JP2001242837A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001242837A JP2001242837A JP2000054958A JP2000054958A JP2001242837A JP 2001242837 A JP2001242837 A JP 2001242837A JP 2000054958 A JP2000054958 A JP 2000054958A JP 2000054958 A JP2000054958 A JP 2000054958A JP 2001242837 A JP2001242837 A JP 2001242837A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- switch
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
にし、画質を向上させる。 【解決手段】 複数のD/A変換回路DA1〜DA4の
それぞれを、ほぼ等しいオン抵抗値を持った複数のスイ
ッチと、前記スイッチを制御する制御回路とで構成し、
前記制御回路は、変換動作時には、同じ数の複数のスイ
ッチをオンにすることで、D/A変換回路DA1〜DA
4の出力抵抗値がほぼ一定になるように制御する。
Description
デジタル信号入力が可能な液晶表示装置に関する。
する技術としては、例えば、特開平05−333817
号公報に記載のものが知られている。
出力する階調数より少ない基準電圧で駆動できるD/A
変換回路の原理を説明する図である。本D/A変換回路
は、2つの基準電圧VA及びVBから、5階調の電圧を
出力VXに発生できる。
スイッチであり、スイッチ92は、高抵抗のスイッチで
ある。本D/A変換回路は、入力信号の下位2ビット
(D1,D0)に対応して、スイッチ91および92
を、同図(A)〜(D)に示すように制御することで、
基準電圧を4等分した電圧を出力する。
により、出力する階調数より少ない基準電圧でD/A変
換回路を駆動できる。さらに、広面積を要する低抵抗の
スイッチを少なくすることで、駆動回路の回路面積を小
さくし、液晶表示装置の非表示部分を小さくすることが
できる。
報記載の技術のように、2つ以上の基準電圧に高抵抗の
スイッチと低抵抗のスイッチを並列に接続して構成する
と、入力信号によってD/A変換回路の出力抵抗値が変
化することになる。
変換回路を構成するスイッチのOFF容量及びON容量
並びにドレイン線の容量の負荷容量があり、これを駆動
する必要がある。なお、これらの負荷容量は、入力信号
にはほとんど依存しない。
合、出力電圧には変化電圧に対して1次の指数関数で近
似できる減衰特性を持った残留電圧が発生する。図17
は、変換時間と、変化電圧に対する残留電圧との関係を
表すグラフである。図17のグラフの横軸は変換時間、
縦軸は変化電圧に対する残留電圧(対数)である。減衰
の傾きは、負荷容量と出力抵抗の積で決まり、出力抵抗
に応じて変化する。図17は、出力抵抗値が最大の場合
(Rmax)と、最小の場合(Rmin)の減衰の様子
を示しており、同図に示すように、両者はその減衰の傾
きが異なる。そのため、変換時間が経過するにつれて残
留電圧の絶対値は小さくなるが、出力抵抗が大きい場合
と小さい場合との相対的な比率は大きくなる。
度に対し、許容される残留電圧が16mV程度であると
すると、従来の液晶表示装置では、残留電圧の比率が
0.002以下になるように変換時間下限Tcとスイッ
チのON抵抗の最大値Rmaxを設定することになる。
きるだけ短時間に行いたいという要求がある。しかしな
がら、D/A変換回路の出力抵抗の最大値Rmaxと、
最小値Rminとの間に、例えば、2倍の差がある場
合、直線の傾きは2倍になる。この場合、変換時間下限
TcにおけるRmaxの残留電圧の比率0.002がそ
のまま残留電圧のばらつきになる。階調によって残留電
圧にばらつきがあるため、変換時間を変換時間下限Tc
より小さくすると、隣接階調間の電圧間隔が変化するた
め画質の劣化を引き起こすことにつながる。
のばらつきを減らす必要があるが、そのためには、D/
A変換時間を延ばす必要が生じる。
抗値を表示階調にかかわらず一定にすることができる液
晶表示装置を提供することにある。これにより、変換時
間下限Tcの近傍または若干短い変換時間で動作して残
留電圧が発生しても、隣接階調間で残留電圧が近似して
いるために隣接階調間の電圧間隔が変化しにくく、画質
の劣化を起こしにくくできる。これにより、画質の向上
や多階調化を容易にすることができる。また、D/A変
換回路の変換時間を短くすることも可能になり、解像度
の増加を容易にすることができる。
置は、少なくとも一方が透明な一対の基板と、当該基板
に挟持された液晶層を有し、前記一対の基板の一方に、
表示領域と、当該表示領域を駆動するための周辺回路を
有し、前記表示領域には、マトリクス状に配置された複
数のドレイン線及びゲート線並びに薄膜トランジスタが
形成され、前記周辺回路は、デジタル画像信号入力可能
な駆動回路を具備する液晶表示装置である。そして、前
記駆動回路は、複数のD/A変換回路を具備し、当該D
/A変換回路は、ほぼ等しいON抵抗値を持った複数の
スイッチと、前記スイッチを制御する制御回路とで構成
され、前記制御回路は変換動作時には、同じ数の複数の
スイッチがONするように、前記スイッチを制御するこ
とを特徴とする。
て、前記複数のスイッチを並列に接続して複数のスイッ
チ群を構成し、当該スイッチ群の一端は、基準電圧を供
給する配線に接続し、前記スイッチ群の他端は、共通接
続して電圧出力部とし、前記制御回路は、前記スイッチ
群の2つあるいは1つのうち、複数かつ一定数のn個の
スイッチをONにするようにしてもよい。
きの範囲は、前記スイッチのON抵抗値の中心値Rと、
前記スイッチのON抵抗値の最大値と最小値の差rとの
間に、r/R<2/nの関係があるようにしてよい。
記電圧出力部の電圧がz段階に変化するとすると、前記
スイッチ群のうち1つが(n−1)個の前記スイッチで
構成され、残りの(m−1)個のスイッチ群がn個の前
記スイッチで構成され、(m−1)は2のべき乗、nは
2のべき乗で、z=(m−1)×nの関係にあるように
してもよい。
1つの前記スイッチ群の全てのスイッチをONにするよ
うにしてもよい。
線との間に、前記D/A変換回路の出力電圧を複数の前
記ドレイン線に分配する分配回路を具備するようにして
もよい。また、水平帰還周期ごとに前記ドレイン線に電
圧を印加するプリチャージ回路を具備するようにしても
よい。
は、複数の薄膜トランジスタのソース電極とドレイン電
極を共通に接続した並列接続により構成されていてもよ
く、薄膜トランジスタと、抵抗の直列接続によって構成
されていてもよい。
て、図面を参照しつつ、詳細に説明する。
1の液晶表示装置の構成を示す図である。同図に示すよ
うに、本液晶表示装置では、絶縁基板1の表面に、表示
領域2と、ドレインドライバ3と、ゲートドライバ4と
が設けられている。
ドレイン線DL及びゲート線SL並びにドレイン線DL
とゲート線SLとの交点毎に配置された画素TFT5及
び表示電極PXからなる。
かりやすくするため、ドレイン線DLを2本、ゲート線
SLを2本しか記述していないが、通常はより多い数で
あり、例えば、横640×縦480×RGBのVGAサ
イズの液晶表示装置では、ゲート線SLが480本、ド
レイン線DLが1920本である。
(TFT)を用いて構成されるもので、D/A変換回路
DA1〜4を備える。1つのドレイン線DLに対して、
一対のD/A変換回路(例えば、DA1とDA2)が接
続され、一対のD/A変換回路には、それぞれ、基準電
圧配線VA1〜5とVB1〜5が接続されている。
圧の高い範囲の基準電圧が供給され、基準電圧配線VB
1〜5には、液晶駆動電圧の低い範囲の基準電圧が供給
される。ドレイン線DLに液晶駆動電圧の高い範囲の電
圧を発生させる場合は、 D/A変換回路DA2とDA
4が機能し、低い範囲の電圧を発生させる場合はD/A
変換回路DA1とDA3が機能する。これによって、液
晶パネルは、交流駆動される。
されるもので、全てのゲート線SLに接続されている。
ゲートドライバ4は、特定のゲート線SLに接続する画
素TFT5をONにして、ドレイン線DLの電圧をサン
プリングする表示電極PXを決定する。
成について説明する。
構成を示す図である。D/A変換回路DA1〜DA4
は、4ビット入力・16階調出力の回路である。なお、
当然の事ながら、ビット数と階調数は、これに限られな
い。
〜DA4は、スイッチS1〜S19と、スイッチS1〜
S19のオン・オフを制御する制御回路CTLとから構
成されている。
を共通に接続することによって並列接続され、スイッチ
群SG1を構成している。同様にして、スイッチS5〜
S8は、スイッチ群SG2を、スイッチS9〜S12
は、スイッチ群SG3を、スイッチS13〜S16は、
スイッチ群SG4を、スイッチS17〜S19は、スイ
ッチ群SG5を構成している。
は、それぞれ、基準電圧入力端子V0〜V4に接続さ
れ、スイッチ群SG1〜5の入出力端子の他方は、全て
共通に接続されて、出力端子Voutに接続される。
れ、制御回路CTLの出力Y1〜Y19が接続されてい
る。Y1〜Y19は、2値の論理信号の出力であり、ス
イッチS1〜S19のON/OFFはこの値により制御
される。
信号と、出力許可信号EN(不図示)が入力される。制
御回路CTLは、4ビットのData信号に入力される
画像信号と出力許可信号ENに従って、Y1〜Y19を
変化させ、スイッチS1〜S19のON/OFFを制御
する。
図である。同図に示すように、制御回路CTLは、入力
信号Dataが0のとき、スイッチS1〜S4がONに
なり、他のスイッチがOFFになるような値を、Y1〜
Y19に出力する。また、入力信号Dataが1のとき
は、スイッチS2〜S5がONになり、他のスイッチが
OFFになるような値を、出力Y1〜Y19に出力す
る。つまり、入力信号Dataがkの場合(k=0〜1
5)、特定の4つのスイッチSk+1〜Sk+4がON
になり、残りのスイッチがOFFになるような値を、Y
1〜Y19に出力する。
の場合の動作であり、EN=0の場合は、制御回路CT
Lは、S1〜S19の全てのスイッチがOFFになるよ
うな値をY1〜Y19に出力する。これにより、Vou
tは基準電圧から切り離されて、D/A変換回路は機能
を停止する。図1に示したように、1つのドレイン線D
Lには2つのD/A変換回路が接続されており、出力許
可信号ENによって2つのD/A変換回路を交互に機能
させることによって、ドレイン線DLに供給する電圧を
交流化する。
ける、入力信号Dataと、出力電圧及び出力抵抗との
関係について説明する。
おける、入力信号Dataと、出力電圧及び出力抵抗と
の関係を説明するための図である。ここでは、1つのス
イッチのON抵抗値をRとする。
4×k(k=[0,1,2,3])の場合、同図(A)に示すよ
うに、VkとVoutは、4つのスイッチで並列に接続
される。Voutの電圧はVkになり、Voutの出力
抵抗は、R/4になる。
すなわち、4×k+j(k=[0,1,2,3]、j=[1,2,3])
である場合、Voutの電圧は、同図(B)、(C)、
(D)に示すように、VkとV(k+1)の電圧を抵抗
により分圧したものになり、Vout={(4−j)×
Vk+j×V(k+1)}/4になる。このときのVo
utの出力抵抗値は、R/4である。
4等分した電圧を発生できるため、D/A変換回路DA
1〜DA4は、5つの基準電圧に対して16階調と、基
準電圧数より多くの階調電圧を発生することができるこ
とになる。また、この場合のD/A変換回路の出力抵抗
値は、1つのスイッチのON抵抗Rより小さなR/4と
することができる。さらに、D/A変換回路の出力抵抗
値は、入力信号に関わらずR/4と一定になる。
スイッチのON抵抗値が製造時の誤差等によりばらつく
と、誤差電圧が発生することになる。このような誤差電
圧は、液晶表示装置の表示画像に階調反転を発生させ、
画質劣化の影響を与える。なお、階調反転とは、階調表
示の明暗関係に逆転部分が発生する現象のことである。
のは、図5に示すように、二つのスイッチ群をそれぞれ
構成するn個のスイッチのうち半分のn/2個がONで
あり、更に、一方のスイッチ群のスイッチのON抵抗が
最小値をとり、他方のスイッチ群のスイッチのON抵抗
が最大値をとる場合である。
値と最小の抵抗値の差をrとして、最大抵抗値を(R+
r/2)、最小抵抗値を(R−r/2)と表すと、2つ
のスイッチ群の抵抗値は、(R−r/2)/(n/2)
と(R+r/2)/(n/2)とになる。図6は、2つ
のスイッチ群の抵抗値がこのような値を有する2つの場
合を示している。すなわち、同図(a)は、基準電圧V
kに接続されたスイッチ群SGkの抵抗が(R+r/
2)/(n/2)で、基準電圧Vk+1に接続されたス
イッチ群SGk+1の抵抗が(R−r/2)/(n/
2)の場合を示しており、同図(b)は、基準電圧Vk
に接続されたスイッチ群SGkの抵抗が(R−r/2)
/(n/2)で、基準電圧Vk+1に接続されたスイッ
チ群SGk+1の抵抗が(R+r/2)/(n/2)の
場合を示している。
力電圧Voutは、同図(a)に示すような場合に、最
も高い電圧(=V1)になり、同図(b)に示すような
場合に、最も低い電圧(=V2)になる。 Vk>V
(k+1)とすると、その逆である。いずれにせよ発生
しうる最大の誤差電圧は|V2−V1|=r/2R×|
Vk−V(k+1)|となる。
差電圧が1階調分の電圧より小さければよい。1階調分
の電圧幅は|Vk−V(k+1)|/nであるから、階
調反転を発生しない条件はr/R<2/nとなる。
示す図である。この場合、制御回路CTLには、Dat
a信号及びEN信号に加えて、S信号が入力される。
=0の場合は、図3の場合と同様に、Data信号=k
(k=0〜15)に対して、特定の4つのスイッチSk
+1〜Sk+4のみがONとなるような値を、Y1〜Y
19に出力する。一方、S=1の場合は、Data信号
=0〜3では、スイッチS1〜S4のみがONとなり、
Data信号=4〜7では、スイッチS5〜S8のみが
ONとなり、Data信号=8〜11では、スイッチS
9〜S12のみがONとなり、Data信号=12〜1
5では、スイッチS13〜S16のみがONとなるよう
な値を、Y1〜Y19に出力する。すなわち、S=1の
場合は、基準電圧入力端子V0〜V3にそれぞれ接続さ
れるスイッチ群SG1〜SG4のいずれか一つのすべて
のスイッチをONにする。
の場合の動作であり、EN=0の場合は、図3の場合と
同様に、S及びDataの値に関わらず、S1〜S19
の全てのスイッチがOFFになる。
変換時間の後半にS=0とすることで、変換時間の前半
に、Voutを目的の出力の電圧に近づける粗調整を
し、変換時間の後半に目的の電圧に微調整する。この動
作により、変換時間の前半では、V0〜V3のいずれか
一つの基準電圧のみが使われることになり、基準電圧V
0〜V4間に電流が流れなくなるのでその分の消費電流
をカットすることができる。
いスイッチ数とスイッチ群の数の関係について説明す
る。
とすると、スイッチ群の数もmとなる。m個の基準電圧
の間の数(m−1)が2のべき乗であると、制御回路C
TLは繰り返しの構造を利用でき、その構成が簡単にな
る。
チの数をnとすると、m個のスイッチ群で発生できる階
調数zは(m−1)×n+1階調になる。階調数zにつ
いても、2のべき乗であると都合がよいが、(m−1)
を2のべき乗であるとすると、zは2のべき乗にならな
くなってしまう。そこで、1つのスイッチ群を(n−
1)個、残りの(m−1)個のスイッチ群をn個のスイ
ッチで構成すると、階調数z=(m−1)×nになり、
nを2のべき乗になる適当な値にすれば、階調数zは2
のべき乗になり、2進数のデータにとって都合がよい構
成となる。
成について説明する。
示す図である。この場合、スイッチは、単体TFTを用
いて構成されている。なお、液晶駆動電圧範囲のうち高
い範囲の電圧を出力するD/A変換回路DA2,DA4
の場合は、pチャネルのTFTを用い、液晶駆動電圧範
囲の低い範囲の電圧を出力するD/A変換回路DA1,
DA3の場合は、nチャネルのTFTを用いるとONの
ときの抵抗を低くできて都合がよい。
例を示す図である。この場合、スイッチは、複数のTF
Tを並列に接続し、ゲート、ソース、ドレインの各電極
を共通に接続して構成されている。 複数のTFTを用
いると、TFTのON抵抗のばらつきを平均化すること
ができ、単体TFTを用いるより安定した抵抗値を得る
ことができる。
の構成例を示す図である。この場合、スイッチは、単体
TFTと、配線材料で形成した抵抗素子とを直列に接続
して構成されている。抵抗値が安定している配線材料で
形成した抵抗を直列に接続することで、TFTのみを用
いた場合より安定した抵抗値を得ることができる。な
お、この場合も、図9のように、TFTを複数接続する
ようにしてもよい。
る第2の液晶表示装置の構成を示す図である。
バの構成を除いて、図1に示した第1の液晶表示装置と
基本的に同じである。
レインドライバ3aは、D/A変換回路DA1〜4と、
分配回路MP1、MP2とから構成されている。 すな
わち、図1に示したドレインドライバ3に、分配回路M
P1、MP2を追加した構成になっている。
図2に示した第1の液晶表示装置のものと同じである。
また、第1の液晶表示装置と同様に、D/A変換回路D
A1及びDA3には、基準電圧配線VB1〜5を介し
て、液晶駆動電圧の低い範囲の基準電圧が供給され、D
/A変換回路DA2及びDA4には、基準電圧配線VA
1〜5を介して、液晶駆動電圧の高い範囲の基準電圧が
供給されている。
た電圧は、分配回路MP1、MP2によって複数のドレ
イン線DLに分配される。分配された電圧は、ドレイン
線容量CDによって一旦保持される。ドレイン線容量C
Dに保持された電圧は、ゲートドライバ4によってON
にされた画素TFT5を介して、対応する表示電極PX
にサンプリングされる。
って、入力i1またはi2に入力された電圧を、出力o
1〜o4のいずれか一つに出力する。図11に示す構成
では、液晶駆動電圧の低い範囲の電圧でドレイン線DL
を駆動する場合は、入力i1に入力された電圧を、出力
o1〜o4のいずれか一つに出力し、液晶駆動電圧の高
い範囲の電圧でドレイン線DLを駆動する場合は、入力
i2に入力された電圧を、出力o1〜o4のいずれか一
つに出力する。
Lに出力すべき電圧をD/A変換回路が出力している間
は、入力i1またはi2に入力された電圧を、出力o1
に出力し、出力o2に接続されたドレイン線DLに出力
すべき電圧をD/A変換回路が出力している間は、入力
i1またはi2に入力された電圧を、出力o2に出力
し、出力o3に接続されたドレイン線DLに出力すべき
電圧をD/A変換回路が出力している間は、入力i1ま
たはi2に入力された電圧を、出力o3に出力し、出力
o4に接続されたドレイン線DLに出力すべき電圧をD
/A変換回路が出力している間は、入力i1またはi2
に入力された電圧を、出力o4に出力する。すなわち、
この場合、D/A変換回路は、時分割で使われ、4本の
ドレイン線DLを駆動する。
を示す図である。同図に示すように、本分配回路は、入
力i1、i2と出力o1〜o4を総当りに接続するスイ
ッチ81で構成されている。このような分配回路を用い
ることによって、1つのD/A変換回路で複数のドレイ
ン線DLを駆動できるので、D/A変換回路の数を削減
することができる。
す図である。同図に示すように、入力信号Dataがk
の場合(k=0〜15)に、特定の4つのスイッチSk
+1〜Sk+4のみがONとなり、残りのスイッチがO
FFとなる。つまり、EN=1の場合の図3と同じ動作
を行う。前述したように、本液晶表示装置では、D/A
変換回路(例えば、DA1とDA2)の切り換えは、分
配回路MP1、MP2で行うので、制御回路CTLでの
制御は不要になる。
路の容量負荷としては、D/A変換回路及び分配回路の
スイッチを構成するTFTの寄生容量並びにドレイン線
容量CDがある。ドレイン線容量CDが、D/A変換回
路及び分配回路のスイッチを構成するTFTの寄生容量
の総和より大きいか、あるいは、同程度である場合に
は、負荷容量はドレイン線容量CDが支配的になるた
め、分配回路を構成するスイッチ81のON抵抗は、い
ずれもほぼ等しくする必要がある。
力と出力との間の抵抗もスイッチ1つ分のON抵抗にな
るため、ドレイン線から見た場合の出力抵抗値は、入力
信号と分配の経路にかかわらず一定となる。
イッチを構成するTFTの寄生容量の総和がドレイン線
容量より圧倒的大きい場合には、ドレイン線容量を無視
できるため、分配回路でのON抵抗値に対する制限はな
い。
を示す図である。同図に示すように、S=0の場合は、
Data信号=k(k=0〜15)に対して、特定の4
つのスイッチSk+1〜Sk+4のみをONにする。ま
た、S=1の場合は、Data=0〜3でS1〜S4の
みをONにし、Data=4〜7でS5〜S8のみをO
Nにし、Data=8〜11でS9〜S12のみをON
にし、Data=12〜15でS13〜S16のみをO
Nにする。つまり、EN=1の場合の図7と同じ動作を
行う。前述したように、本液晶表示装置では、D/A変
換回路(例えば、DA1とDA2)の切り換えは、分配
回路MP1、MP2で行うので、制御回路CTLでの制
御は不要になる。
る第3の液晶表示装置の構成を示す図である。
液晶表示装置に、プリチャージ回路6を加えた構成にな
っている。他の構成要素については、第2の液晶表示装
置と同じである。
に接続され、水平帰還周期ごとに一定の電圧をドレイン
線に充電する。
によって、ドレイン線の電圧を、特定の電圧にチャージ
した後に、D/A変換回路DA1〜DA4によって目的
の電圧にチャージするため、特定の階調に対して変化電
圧幅は一定になる。このため、残留電圧のばらつきは第
2の液晶表示装置に比べ一層低減される。
は、液晶表示装置に内蔵するD/A変換回路を構成する
複数のスイッチを同時にONし、更に、同時にONされ
るスイッチの数は、入力信号によらず一定なので、D/
A変換回路の出力抵抗値は、1つのスイッチのON抵抗
より小さく、かつ、一定になり、D/A変換時の残留電
圧のばらつきを従来より小さくできる。これにより従来
よりも画質向上と多階調化が容易になる。また、D/A
変換時間を短くすることも可能になり、液晶表示装置の
高解像度化が容易になる。
す図である。
である。
内の制御回路の動作例を示す図である。
を説明するための図である。
が大きくなる場合を示す図である。
が大きくなる場合のスイッチ群の抵抗値を示す図であ
る。
内の制御回路の動作例を示す図である。
ッチの構成例を示す図である。
ッチの構成例を示す図である。
イッチの構成例を示す図である。
示す図である。
成を示す図である。
路内の制御回路の動作例を示す図である。
路内の制御回路の動作例を示す図である。
示す図である。
作原理を説明した図である。
化の様子を示す図である。
4…ゲートドライバ、5…画素TFT、6…プリチャー
ジ回路、DA1〜4…D/A変換回路、MP1、2…分
配回路、SL…ゲート線、DL…ドレイン線、CD…ド
レイン線容量、PX…表示電極、VA1〜5、VB1〜
5…基準電圧配線、SG1〜5…スイッチ群、S1〜1
9…スイッチ、CTL…制御回路、81、91、92…
スイッチ
Claims (9)
- 【請求項1】 少なくとも一方が透明な一対の基板と、
当該基板に挟持された液晶層を有し、 前記一対の基板の一方に、表示領域と、当該表示領域を
駆動するための周辺回路を有し、 前記表示領域には、マトリクス状に配置された複数のド
レイン線及びゲート線並びに薄膜トランジスタが形成さ
れ、 前記周辺回路は、デジタル画像信号入力可能な駆動回路
を具備する液晶表示装置であって、 前記駆動回路は、複数のD/A変換回路を具備し、 当該D/A変換回路は、 ほぼ等しいON抵抗値を持った複数のスイッチと、 前記スイッチを制御する制御回路とで構成され、 前記制御回路は変換動作時には、同じ数の複数のスイッ
チがONするように、前記スイッチを制御することを特
徴とする液晶表示装置。 - 【請求項2】 前記D/A変換回路において、 前記複数のスイッチを並列に接続して複数のスイッチ群
を構成し、 当該スイッチ群の一端は、基準電圧を供給する配線に接
続し、前記スイッチ群の他端は、共通接続して電圧出力
部とし、 前記制御回路は、前記スイッチ群の2つあるいは1つの
うち、複数かつ一定数のn個のスイッチをONにするこ
とを特徴とする請求項1に記載の液晶表示装置。 - 【請求項3】 前記スイッチのON抵抗値のばらつきの
範囲は、前記スイッチのON抵抗値の中心値Rと、前記
スイッチのON抵抗値の最大値と最小値の差rとの間
に、r/R<2/nの関係があることを特徴とする請求
項2に記載の液晶表示装置。 - 【請求項4】 前記スイッチ群の数をm個とし、前記電
圧出力部の電圧がz段階に変化するとすると、 前記スイッチ群のうち1つが(n−1)個の前記スイッ
チで構成され、 残りの(m−1)個のスイッチ群がn個の前記スイッチ
で構成され、 (m−1)は2のべき乗、nは2のべき乗で、z=(m
−1)×nの関係にあることを特徴とする請求項2また
は3に記載の液晶表示装置。 - 【請求項5】 前記制御回路は、変換時間の前半に1つ
の前記スイッチ群の全てのスイッチをONにすることを
特徴とする請求項2〜4のいずれか一項に記載の液晶表
示装置。 - 【請求項6】 前記D/A変換回路と前記ドレイン線と
の間に、前記D/A変換回路の出力電圧を複数の前記ド
レイン線に分配する分配回路を具備することを特徴とす
る請求項1〜5のいずれか一項に記載の液晶表示装置。 - 【請求項7】 水平帰還周期ごとに前記ドレイン線に電
圧を印加するプリチャージ回路を具備することを特徴と
する請求項1〜6のいずれか一項に記載の液晶表示装
置。 - 【請求項8】 前記スイッチは、複数の薄膜トランジス
タのソース電極とドレイン電極を共通に接続した並列接
続により構成されていることを特徴とする請求項1〜7
のいずれか一項に記載の液晶表示装置。 - 【請求項9】 前記スイッチは、薄膜トランジスタと、
抵抗の直列接続によって構成されていることを特徴とす
る請求項1〜7のいずれか一項に記載の液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054958A JP4031897B2 (ja) | 2000-02-29 | 2000-02-29 | 液晶表示装置 |
US09/709,434 US6646637B1 (en) | 2000-02-29 | 2000-11-13 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054958A JP4031897B2 (ja) | 2000-02-29 | 2000-02-29 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001242837A true JP2001242837A (ja) | 2001-09-07 |
JP4031897B2 JP4031897B2 (ja) | 2008-01-09 |
Family
ID=18576153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000054958A Expired - Fee Related JP4031897B2 (ja) | 2000-02-29 | 2000-02-29 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6646637B1 (ja) |
JP (1) | JP4031897B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003280596A (ja) * | 2002-01-21 | 2003-10-02 | Sharp Corp | 表示駆動装置およびそれを用いた表示装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3944394B2 (ja) * | 2002-01-08 | 2007-07-11 | 株式会社日立製作所 | 表示装置 |
TW580665B (en) * | 2002-04-11 | 2004-03-21 | Au Optronics Corp | Driving circuit of display |
JP3791452B2 (ja) * | 2002-05-02 | 2006-06-28 | ソニー株式会社 | 表示装置およびその駆動方法、ならびに携帯端末装置 |
JP2008009276A (ja) * | 2006-06-30 | 2008-01-17 | Canon Inc | 表示装置及びそれを用いた情報処理装置 |
CN111710310B (zh) * | 2020-06-30 | 2022-04-22 | 厦门天马微电子有限公司 | 多路分配电路、阵列基板、显示面板和装置及驱动方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0915361A4 (en) * | 1997-04-22 | 1999-12-22 | Matsushita Electric Ind Co Ltd | DRIVER CIRCUIT FOR ACTIVE MATRIX LIQUID CRYSTAL DISPLAY |
JP3428380B2 (ja) * | 1997-07-11 | 2003-07-22 | 株式会社東芝 | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 |
JPH11327518A (ja) * | 1998-03-19 | 1999-11-26 | Sony Corp | 液晶表示装置 |
TW464837B (en) * | 1998-05-20 | 2001-11-21 | Seiko Epson Corp | Driver circuit for electrooptic device, electrooptic device and electronic machine |
KR100268904B1 (ko) * | 1998-06-03 | 2000-10-16 | 김영환 | Tft-lcd 구동 회로 |
US6225931B1 (en) * | 1999-08-30 | 2001-05-01 | Industrial Technology Research Institute | D/A converter with a gamma correction circuit |
-
2000
- 2000-02-29 JP JP2000054958A patent/JP4031897B2/ja not_active Expired - Fee Related
- 2000-11-13 US US09/709,434 patent/US6646637B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003280596A (ja) * | 2002-01-21 | 2003-10-02 | Sharp Corp | 表示駆動装置およびそれを用いた表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US6646637B1 (en) | 2003-11-11 |
JP4031897B2 (ja) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3812130B2 (ja) | デジタル−アナログ変換器、回路基板、電子機器及び液晶表示装置 | |
KR100424828B1 (ko) | 디지털-아날로그 변환기 및 액티브 매트릭스 액정 표시 장치 | |
KR100770723B1 (ko) | 평판 표시 장치의 소스 드라이버의 디지털/아날로그변환장치 및 디지털/아날로그 변환방법. | |
US6750839B1 (en) | Grayscale reference generator | |
JP4004071B2 (ja) | アクティブマトリクスディスプレイの列の駆動システム及び方法 | |
JP4779853B2 (ja) | ディジタル−アナログ変換器および映像表示装置 | |
US7994956B2 (en) | Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit | |
US6876349B2 (en) | Matrix display devices | |
US20040017341A1 (en) | Drive circuit, electro-optical device and driving method thereof | |
US5818406A (en) | Driver circuit for liquid crystal display device | |
JPH10301539A (ja) | 液晶表示装置の駆動回路 | |
JP2002043944A (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
JP2009284310A (ja) | デジタルアナログ変換回路とデータドライバ及び表示装置 | |
US7286071B1 (en) | System for displaying images | |
KR101182300B1 (ko) | 액정표시장치의 구동회로 및 이의 구동방법 | |
US7245283B2 (en) | LCD source driving circuit having reduced structure including multiplexing-latch circuits | |
JP3683604B2 (ja) | 液晶駆動回路 | |
JP2001242837A (ja) | 液晶表示装置 | |
KR20080078772A (ko) | 액정표시장치의 구동회로 | |
EP0686959B1 (en) | Power driving circuit of a thin film transistor liquid crystal display | |
US6653900B2 (en) | Driving method and related apparatus for improving power efficiency of an operational transconductance amplifier | |
JP2004045623A (ja) | 液晶表示装置 | |
JP5086010B2 (ja) | Lcdパネル駆動回路 | |
JPH0720821A (ja) | 多階調薄膜トランジスタ液晶表示装置 | |
JP4463922B2 (ja) | D/a変換回路およびそれを用いた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |