JP4463922B2 - D/a変換回路およびそれを用いた表示装置 - Google Patents
D/a変換回路およびそれを用いた表示装置 Download PDFInfo
- Publication number
- JP4463922B2 JP4463922B2 JP2000020264A JP2000020264A JP4463922B2 JP 4463922 B2 JP4463922 B2 JP 4463922B2 JP 2000020264 A JP2000020264 A JP 2000020264A JP 2000020264 A JP2000020264 A JP 2000020264A JP 4463922 B2 JP4463922 B2 JP 4463922B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- display device
- conversion circuit
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
本発明はD/A変換回路およびそれを用いた表示装置に係わり、特に一定の電圧を作成する抵抗ラダーを用いたD/A変換回路及びこのD/A変換回路を用いた表示装置に関する。
【0002】
【従来の技術】
今日、世の中はマルチメディア時代に入り、画像情報でコミュニケーションを図る機器の重要性がますます高まりつつある。なかでも、液晶表示装置は、薄型で消費電力が小さい為、注目されており、半導体にならぶ基幹産業にまで成長している。液晶表示装置は、現在、10インチサイズのパソコンに主に使用されている。そして、将来はパソコンのみでなく、ワークステーションや家庭用のテレビとして、更に画面サイズの大きい液晶表示装置が使用されると考えられる。しかし、画面サイズの大型化に伴い、製造装置が高価になるばかりではなく、大画面を駆動する為には、電気的に厳しい特性が要求される。このため、画面サイズの大型化とともに、製造コストがサイズの2〜3乗に比例するなど急激に増加する。
【0003】
そこで、最近、小型の液晶表示パネルを作製し、光学的に液晶画像を拡大して表示するプロジェクション(投影)方式が注目されている。これは、半導体の微細化に伴い、性能やコストが良くなるスケーリング則と同様に、サイズを小さくして、特性を向上させ、同時に、低コスト化も図ることができるからである。これらの点から、液晶表示パネルをTFT型とした時、小型で十分な駆動力を有するTFTが要求され、TFTもアモルファスSiを用いたものから多結晶Siを用いたものに移行しつつある。通常のテレビに使われるNTSC規格などの解像度レベルの映像信号は、あまり高速の処理を必要としない。このため、TFTのみでなく、シフトレジスタもしくは、デコーダといった周辺駆動回路まで多結晶Siで製造して、表示領域と周辺駆動回路が一体構造になった液晶表示装置ができる。しかし、多結晶Siでも、単結晶Siに及ばず、NTSC規格より解像度レベルの大きい高品位テレビや、コンピュータの解像度規格でいうXGA(Extended Graphics Array)、SXGA(Super Extended Graphics Array)クラスの表示を実現しようとすると、シフトレジスタなどは複数に分割配置せざるを得ない。この場合、分割のつなぎ目に相当する表示領域にゴーストと呼ばれるノイズが発生し、その問題を解決する対策がこの分野では望まれている。また、一方、多結晶Siの一体構造の表示装置より、駆動力が極めて高い単結晶Si基板を用いる表示装置も注目を集めている。この場合、周辺駆動回路のトランジスタの駆動力は申し分ないので、上述したような分割駆動をする必要はない。このため、ノイズなどの問題は解決できる。
【0004】
多結晶Siを用いた場合でも、単結晶Siを用いた場合でも、TFTのドレインと反射電極とを接続して、反射電極と透明な共通電極との間に液晶を挟持して反射型液晶表示素子を形成し、さらに、同一半導体基板上にその液晶素子を走査するための水平・垂直シフトレジスタを形成した反射型液晶表示装置が提供できる。このような液晶表示装置において、特にマトリクス状に配置された液晶素子の表示のため、1チップ内に外部駆動回路を収容することによって、機能を向上し、製造上の歩留まりも向上することが望まれている。即ち、外部駆動回路の一つに水平と垂直の走査回路が必要であるが、アナログ信号の供給を要求する液晶素子のために、液晶素子の周辺に垂直信号線に応じた数のD/A変換回路を設けることは現実的でなく、また、D/A変換回路の負担を軽減し、さらに液晶回路への書き込み時間もある程度長くする必要があり、液晶素子を高精細化してトータル的に低消費電力にしている。このD/A変換回路の精度によって、階調数が決定される。このD/A変換回路は、複数の連続したレベルの基準電圧発生回路を有し、nビットのディジタル入力信号のうち上位jビットの信号によって前記連続した基準電圧のうちi番目と(i+2)番目の2つを選択し、下位(n−j)ビットの信号によって前記2つの基準電圧レベルの間をさらに分割している。
【0005】
【発明が解決しようとする課題】
従来の前記基準電圧発生回路には、抵抗分割方式があり、はじめにnビットのディジタル入力信号のうち上位jビットの信号によって前記連続した基準電圧のうちi番目と(i+2)番目の2つを選択し、次に前記連続した基準電圧のうち(i+2)番目と(i+4)番目の2つが選択されたとする。この時、直列に接続された抵抗のそれぞれの接続点につながれた、アナログバッファ回路の出力につながる回路により、基準電圧にずれが生じる。
【0006】
さらに、同じ基準電圧だが、選択時に高いほうになるか、低いほうになるかで、アナログバッファ回路の出力につながる回路により、基準電圧の値が変わってしまい、レンジの変わり目でアナログ出力のずれが大きくなる。
【0007】
また、複数の走査線と複数の信号線を有し、複数の走査線と複数の信号線の交差部にスイッチを介して接続された画素電極を形成したアクティブマトリクス回路基板と、対向基板との間に液晶を挟持し、複数の信号線に映像信号を供給する電子回路を有し、電子回路にはD/A変換回路が含まれている液晶表示装置においては、前記信号線にはD/A変換回路の信号が書き込まれるため、入力された信号の値と異なった色が画面に表示され、表示品位を低下させてしまうという問題があった。
【0008】
【課題を解決するための手段及び作用】
本発明は上記の問題点に鑑みなされたものであり、本発明のD/A変換回路は、直列に接続されたn個の抵抗と、n+1個のCMOSスイッチと、前記nより小さく2より大きいm個のアナログバッファ回路と、を有し、前記n個の抵抗により電圧を分割した電圧値を前記n+1個のCMOSスイッチによって前記m個選択して前記m個のアナログバッファ回路を介して前記m個の基準電圧を出力する基準電圧発生回路と、複数の第1スイッチと、デコーダと、複数の第2スイッチと、R−2Rラダー抵抗と、を有し、入力されたディジタル信号に対応してデコーダにより前記複数の第1スイッチのうち2つの前記第1スイッチが選択されて前記m個の基準電圧のうちの2つの基準電圧が選択され、前記2つの基準電圧を前記R−2Rラダー抵抗と前記入力されたディジタル信号により制御された前記第2スイッチとを介して出力することにより、前記入力されたディジタル信号をアナログ信号に変換する変換回路とを有し、前記基準電圧発生回路は、前記ディジタル信号のうち上位ビットを入力して前記ディジタル信号により前記R−2Rラダー抵抗に流れる電流を決定し、当該ディジタル信号の時に前記n+1個のCMOSスイッチのうちの選択すべきm個のCMOSスイッチを決定する演算処理回路を有することを特徴とする。
【0009】
また本発明の表示装置は、複数の走査線と複数の信号線を有するとともに、前記複数の走査線と前記複数の信号線の交差部にスイッチを介して接続された画素電極を形成したアクティブマトリクス回路基板と、対向基板との間に表示媒体を挟持してなる表示装置において、前記複数の信号線に映像信号を供給する手段は請求項1に記載のD/A変換回路を有することを特徴とする。
【0010】
上記本発明の構成により、抵抗分割による電圧に不具合が生じても、これを補正することが可能であり、D/A変換回路の特性を所望のものにすることが可能な回路を提供することができる。さらに、これを液晶表示装置に代表される表示装置に応用することにより、階調電圧が所望のものが得られ、色違いのない表示特性の表示装置を実現するものである。
【0011】
なお、本発明のD/A変換回路は液晶表示装置に好適に用いられるが、液晶表示装置の他に、エレクトロルミネッセンス(EL)表示装置、プラズマディスプレイ装置、電子放出素子を用いたFED装置等の表示装置にも本発明のD/A変換回路を用いることができる。
【0012】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【0013】
(第1の実施例)
図1は本発明のD/A変換回路に係る第1の実施例を示したブロック図である。図2は基準電圧発生回路の構成を示す回路図である。図3は下位ビット変換回路の構成を示す回路図である。
【0014】
図1に示すように、D/A変換回路1は基準電圧発生回路2と下位ビット変換回路3とからなる。図2に示す基準電圧発生回路2は、電圧(Vref2−Vref1)を直列接続した抵抗R0〜R22により抵抗分割し、その抵抗分割による電圧を、演算処理回路21により制御されるスイッチS0〜S23により選択し、選択された電圧をアナログバッファ回路B0〜B5によりバッファし、出力端子から基準電圧REF0〜REF5として出力する。
【0015】
図3に示す下位ビット変換回路3は、基準電圧発生回路2より出力された基準電圧REF0〜REF5のうちの2つ(REF0とREF2、REF1とREF3、REF2とREF4、REF3とREF5のいずれか)を、デコーダ31により2ずつ制御されるスイッチS30〜S37により選択して基準電圧出力REFOUT1、REFOUT2とし、さらに、基準電圧出力REFOUT1、REFOUT2を、抵抗R40〜R43(抵抗値R)と抵抗R30〜R33(抵抗値2R)より構成されるR−2Rラダー抵抗と、ディジタル入力データにより制御されるスイッチS40〜S47とを介してアナログ値Aoutとして出力する。
【0016】
以下、上記D/A変換回路の動作について説明する。
【0017】
まず、直列接続の抵抗R0〜R22の両端に電圧Vref1と電圧Vref2とを与える。電圧Vref1と電圧Vref2との電圧差と、直列抵抗R0〜R22の分割数とによってそれぞれ基準電圧を発生させる。
【0018】
CMOSスイッチであるスイッチS0〜S23は、加えられた電圧によってオン抵抗が変化し、また抵抗R0〜R22に流れる電流は、入力されたディジタル入力信号によって変化する。例えば、nビットのディジタル入力信号のうち上位jビットの信号によって連続した基準電圧のうちi番目と(i+2)番目の2つを選択し、次に連続した基準電圧のうち(i+2)番目と(i+4)番目の2つが選択されたときに、基準電圧が同じ(i+2)番目でも、REFOUT1側か、REFOUT2側かによってR−2Rラダー抵抗に流れる電流が変化し、それによって抵抗R0〜R22に流れる電流が変化する。流れる電流が変化すると、その都度電圧降下分が変わってしまう。これが変化すると、同じ基準電圧でも電圧降下分の変化により電圧値にずれが生じてしまう。
【0019】
ここで、ディジタル入力信号のうち上位ビットを演算処理回路21に入力して、このディジタル入力により流れる電流を決定し、それぞれのディジタル入力値のときに、CMOSスイッチであるスイッチS0〜S23のうちの選択すべきスイッチを決定する。そのスイッチを選択する演算を演算処理回路21にて行う。演算処理回路21によって選択されたCMOSスイッチがオンし、基準電圧REF0〜REF5が出力される。次にデコーダ31により、入力されたディジタル信号に対応して、スイッチS30〜S37のうちの2つのスイッチを選択してオンし、基準電圧REF0〜REF5のうちの2つ(REF0とREF2、REF1とREF3、REF2とREF4、REF3とREF5のいずれか)を基準電圧出力REFOUT1、REFOUT2として出力する。入力されたディジタル信号によってスイッチS40〜S47が選択され、抵抗R40〜R43(抵抗値R)とR30〜R33(抵抗値2R)より構成されるR−2Rラダー抵抗によって、入力されたディジタル信号が変換されてアナログ値Aoutが出力される。
【0020】
以上の動作により、D/A変換回路の基準電圧発生回路のレンジの変わり目でのアナログ出力値のずれがなくなる。
【0021】
(第2の実施例)
図4は本発明に係るD/A変換回路を液晶表示装置に応用した実施例を示したブロック図である。
【0022】
図4において、複数の垂直信号線72と複数の走査線71の交差部にはそれぞれ画素59が形成されている。各画素59は液晶素子からなる画素であり、スイッチングMOSトランジスタ60と液晶61と付加容量62とにより1画素を構成している。画素59内にはMOSトランジスタ60を介して不図示の画素電極が形成されている。走査線71(H1〜H4)は垂直走査回路58に接続され、垂直走査回路58の出力によって順次走査線71が選択される。一方、垂直信号線72には、D/A変換回路(D/Aコンバータ)52,53の出力が出力バッファ回路54,55と信号転送スイッチ57を介して転送される。ここで出力バッファ回路54,55は必ずしも設けなくて良い。
【0023】
D/A変換回路52,53は、実施例1で示したD/A変換回路を用いる。すなわち、D/A変換回路52,53は、基準電圧を連続した抵抗により分割する回路、その抵抗分割による電圧を選択するスイッチ、そのスイッチを選択するための演算処理回路、選択された電圧をバッファするアナログバッファ回路を有する基準電圧発生回路と、デコーダ、抵抗分割によって発生した基準電圧のうち2つを選択するスイッチ、そのデコーダの出力によりアナログ値を出力する回路を有する下位ビット変換回路と備えている。実施例1で示したD/A変換回路を用いることで、D/A変換回路の基準電圧発生回路のレンジの変わり目でアナログ出力値のずれがなくなり、色ずれのない高階調の液晶表示装置を得ることができる。
【0024】
信号転送スイッチ57の制御は、例えばシフトレジスタで構成された転送スイッチ選択回路56によって行われ、水平走査回路42の動作と同期して駆動される。これ以外に転送スイッチ選択回路56は、デコーダ回路でも構成することができる。
【0025】
D/A変換回路52,53には、外部回路となる映像信号並び替え回路41からディジタル信号が、映像信号を記憶する第1及び第2のデータラッチ回路48〜51を介して入力される。第1のデータラッチ回路48,50の制御はラッチ選択パルスをインバータ43で反転した反転信号と、ラッチ選択パルスと水平走査回路42の各出力V1,V2とが入力されるAND回路44,46の出力と、で行われる。また第2のデータラッチ回路49,51の制御はラッチ選択パルスと、ラッチ選択パルスをインバータ43で反転した反転信号と水平走査回路42の各出力V1,V2とが入力されるAND回路45,47の出力と、で行われる。
【0026】
以下、本実施例の動作について図5のタイミング図に従い説明する。
【0027】
図5において、まず第1の水平走査期間にはラッチセレクトパルスをハイレベルとして、水平走査回路42の出力に同期して、ディジタルの映像データが第1のデータラッチ回路48,50に順次転送される。次の水平走査期間ではラッチセレクトパルスをロウレベルとして、第2のデータラッチ回路49,51にデータが転送され、同時に第1のデータラッチ回路48,50の出力がイネーブル状態となり、出力がD/Aコンバータ52,53に入力される。入力されたディジタルの映像データにより、基準電圧を2つ選択し、デコーダとそのデコーダの出力によりアナログ値に変換する。そして転送スイッチ選択回路56によって、転送スイッチ57のうち1つをオン状態(S1をハイレベル)とし、バッファ54を介したアナログ信号を垂直信号線72に転送する。結果的にD/A変換回路52,53の数と同数の液晶画素へ映像信号書き込みが同時に行われる。そして第3の水平走査期間では、再び第1のデータラッチ回路48,50にデータを転送し、同時に第2のデータラッチ回路49,51に保持されたデータが画素へ書き込まれる(S2をハイレベル)。この走査を繰り返し行い、同時に1つの走査線をオン状態としておき所望の画素に映像信号を書き込み、1ライン分の表示になる。以下全てのラインについて順次同様の書き込みを行い、1画面分の表示となる。
【0028】
以上の説明から明らかなように、D/A変換回路内の基準電圧発生回路の選択スイッチの選択を、入力された映像信号データによって選択スイッチの選択をすることによってD/A変換回路の入力の上位ビットが切り替わるときなどに生じる色のとびがなくなり、微分直線性誤差特性が向上する。こうしたことにより、階調が所望のとおり表示できる。
【0029】
【発明の効果】
以上説明したように、本発明によれば、D/A変換回路の基準電圧発生回路の電圧値のずれを補正することが可能になり、微分直線性誤差の特性を改善することができる。また、このような回路を液晶表示装置に使用した場合、コントラストの低下による表示画像の画質の悪化を防止でき、信頼性の向上を図ることができる。更に、液晶の面内均一性が高くなり、階調性もあがる。よって、高輝度、コントラスト、高精細で均一な液晶表示装置を生産することができる。
【図面の簡単な説明】
【図1】本発明のD/A変換回路に係る第1の実施例を示したブロック図である。
【図2】基準電圧発生回路の構成を示す回路図である。
【図3】下位ビット変換回路の構成を示す回路図である。
【図4】本発明に係るD/A変換回路を液晶表示装置に応用した実施例を示したブロック図である。
【図5】図4の液晶表示装置の動作を説明するためのタイミングチャートである。
【符号の説明】
1 D/A変換回路
2 基準電圧発生回路
3 下位ビット変換回路
21 演算処理回路
31 デコーダ
Claims (4)
- 直列に接続されたn個の抵抗と、n+1個のCMOSスイッチと、前記nより小さく2より大きいm個のアナログバッファ回路と、を有し、前記n個の抵抗により電圧を分割した電圧値を前記n+1個のCMOSスイッチによって前記m個選択して前記m個のアナログバッファ回路を介して前記m個の基準電圧を出力する基準電圧発生回路と、複数の第1スイッチと、デコーダと、複数の第2スイッチと、R−2Rラダー抵抗と、を有し、入力されたディジタル信号に対応してデコーダにより前記複数の第1スイッチのうち2つの前記第1スイッチが選択されて前記m個の基準電圧のうちの2つの基準電圧が選択され、前記2つの基準電圧を前記R−2Rラダー抵抗と前記入力されたディジタル信号により制御された前記第2スイッチとを介して出力することにより、前記入力されたディジタル信号をアナログ信号に変換する変換回路とを有し、
前記基準電圧発生回路は、前記ディジタル信号のうち上位ビットを入力して前記ディジタル信号により前記R−2Rラダー抵抗に流れる電流を決定し、当該ディジタル信号の時に前記n+1個のCMOSスイッチのうちの選択すべきm個のCMOSスイッチを決定する演算処理回路を有することを特徴とするD/A変換回路。 - 複数の走査線と複数の信号線を有するとともに、前記複数の走査線と前記複数の信号線の交差部にスイッチを介して接続された画素電極を形成したアクティブマトリクス回路基板と、対向基板との間に表示媒体を挟持してなる表示装置において、
前記複数の信号線に映像信号を供給する手段は請求項1に記載のD/A変換回路を有することを特徴とする表示装置。 - 前記複数の信号線に映像信号を供給する手段は、ディジタル信号である映像信号を記憶する第1及び第2のラッチ回路と、前記第1及び第2のラッチ回路のいずれか一方を選択する走査回路と、選択された前記第1及び第2のラッチ回路のいずれか一方から前記映像信号を入力する前記D/A変換回路と、を有して前記アクティブマトリクス回路基板に形成されていることを特徴とする請求項2に記載の表示装置。
- 前記表示媒体は液晶であることを特徴とする請求項2又は請求項3に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000020264A JP4463922B2 (ja) | 2000-01-28 | 2000-01-28 | D/a変換回路およびそれを用いた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000020264A JP4463922B2 (ja) | 2000-01-28 | 2000-01-28 | D/a変換回路およびそれを用いた表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001211075A JP2001211075A (ja) | 2001-08-03 |
JP2001211075A5 JP2001211075A5 (ja) | 2007-03-15 |
JP4463922B2 true JP4463922B2 (ja) | 2010-05-19 |
Family
ID=18546855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000020264A Expired - Fee Related JP4463922B2 (ja) | 2000-01-28 | 2000-01-28 | D/a変換回路およびそれを用いた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4463922B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4016968B2 (ja) * | 2004-05-24 | 2007-12-05 | セイコーエプソン株式会社 | Da変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器 |
JP2006119614A (ja) * | 2004-09-27 | 2006-05-11 | Semiconductor Energy Lab Co Ltd | アクティブ型表示装置、及びその駆動方法 |
KR100696691B1 (ko) * | 2005-04-13 | 2007-03-20 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 |
KR100696693B1 (ko) * | 2005-04-13 | 2007-03-20 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 |
US8514120B2 (en) * | 2011-11-08 | 2013-08-20 | Texas Instruments Incorporated | Digital-to-analog converter with a shared resistor string |
-
2000
- 2000-01-28 JP JP2000020264A patent/JP4463922B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001211075A (ja) | 2001-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6873312B2 (en) | Liquid crystal display apparatus, driving method therefor, and display system | |
KR0171938B1 (ko) | 액정표시장치 | |
JP4471444B2 (ja) | 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器 | |
JP4786996B2 (ja) | 表示装置 | |
US7961167B2 (en) | Display device having first and second vertical drive circuits | |
US20040212632A1 (en) | Driving circuit for color image display and display device provided with the same | |
JPH05100635A (ja) | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 | |
US6670938B1 (en) | Electronic circuit and liquid crystal display apparatus including same | |
JP2004191581A (ja) | 液晶表示装置およびその駆動方法 | |
JP2001147671A (ja) | 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器 | |
US20030063048A1 (en) | Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof | |
US20020149556A1 (en) | Liquid crystal display apparatus, driving method therefor, and display system | |
KR20000057912A (ko) | 구동회로 일체형 액정표시장치 | |
JP2007206279A (ja) | 液晶表示装置 | |
JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
KR100774895B1 (ko) | 액정 표시 장치 | |
US20070279336A1 (en) | Driving circuit and organic electroluminescence display thereof | |
JP4463922B2 (ja) | D/a変換回路およびそれを用いた表示装置 | |
JPH11101967A (ja) | 液晶表示装置 | |
JP2003186451A (ja) | マトリクス型画像表示装置 | |
JP2009058684A (ja) | 液晶表示装置 | |
JP2003195828A (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
US20070008265A1 (en) | Driver circuit, electro-optical device, and electronic instrument | |
KR20030063156A (ko) | 평면표시장치 | |
KR101197222B1 (ko) | 액정표시장치용 구동회로 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070126 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |