JP2001236027A - El表示装置 - Google Patents

El表示装置

Info

Publication number
JP2001236027A
JP2001236027A JP2000381101A JP2000381101A JP2001236027A JP 2001236027 A JP2001236027 A JP 2001236027A JP 2000381101 A JP2000381101 A JP 2000381101A JP 2000381101 A JP2000381101 A JP 2000381101A JP 2001236027 A JP2001236027 A JP 2001236027A
Authority
JP
Japan
Prior art keywords
film
display device
tft
layer
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000381101A
Other languages
English (en)
Other versions
JP4748847B2 (ja
JP2001236027A5 (ja
Inventor
Takeshi Nishi
毅 西
Noriko Shibata
典子 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000381101A priority Critical patent/JP4748847B2/ja
Publication of JP2001236027A publication Critical patent/JP2001236027A/ja
Publication of JP2001236027A5 publication Critical patent/JP2001236027A5/ja
Application granted granted Critical
Publication of JP4748847B2 publication Critical patent/JP4748847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 EL素子中の陽極における平均膜抵抗の低抵
抗化および高精細な画像表示が可能なEL表示装置及び
それを具備する電気器具を提供する。 【解決手段】 画素間の隙間を埋めるように遮光性の金
属膜109を陽極108上に設けることで、EL素子中
の陽極108における平均膜抵抗を低くし、さらに画素
間の隙間からの光漏れが防げることで、高精細な画像表
示が可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子(半導体
薄膜を用いた素子、代表的には薄膜トランジスタ)を基
板上に作り込んで形成されたEL(エレクトロルミネッ
センス)表示装置及びそのEL表示装置を表示部として
有する電気器具に関する。
【0002】
【従来の技術】近年、基板上に薄膜トランジスタ(以
下、TFTという)を形成する技術が大幅に進歩し、ア
クティブマトリクス型表示装置への応用開発が進められ
ている。特に、ポリシリコン膜を用いたTFTは、従来
のアモルファスシリコン膜を用いたTFTよりも電界効
果移動度が高いので、高速動作が可能である。そのた
め、従来、基板外の駆動回路で行っていた画素の制御
を、画素と同一の基板上に形成した駆動回路で行うこと
が可能となっている。
【0003】このようなアクティブマトリクス型表示装
置は、同一基板上に様々な回路や素子を作り込むことで
製造コストの低減、表示装置の小型化、歩留まりの上
昇、スループットの低減など、様々な利点が得られると
して注目されている。
【0004】アクティブマトリクス型EL表示装置は、
各画素のそれぞれにTFTからなるスイッチング素子
(以下スイッチング用TFTという)を設け、そのスイ
ッチング用TFTによって電流制御を行う駆動素子(以
下電流制御用TFTという)を動作させてEL層(厳密
には発光層)を発光させる。例えば特開平10−189
252号に記載されたEL表示装置がある。
【0005】EL素子は、電場を加えることで発生する
ルミネッセンス(Electro Luminescence)が得られる有
機化合物を含む層(以下、EL層と記す)と、陽極層
と、陰極層とを有する。有機化合物におけるルミネッセ
ンスには、一重項励起状態から基底状態に戻る際の発光
(蛍光)と三重項励起状態から基底状態に戻る際の発光
(リン光)とがあるが、本発明は、どちらの発光を用い
た場合にも適用可能である。
【0006】なお、本明細書では、陽極と陰極の間に設
けられた全ての層をEL層と定義する。EL層には具体
的に、発光層、正孔注入層、電子注入層、正孔輸送層、
電子輸送層等が含まれる。基本的にEL素子は、陽極/
発光層/陰極が順に積層された構造を有しており、この
構造に加えて、陽極/正孔注入層/発光層/陰極や、陽
極/正孔注入層/発光層/電子輸送層/陰極等の順に積
層した構造を有していることもある。
【0007】
【発明が解決しようとする課題】EL表示装置におい
て、陰極、EL層、及び陽極からなる素子(以下EL素
子という)部における陽極の膜抵抗が高くなると電圧降
下により陽極の面内電位分布が不均一になり、EL素子
の輝度にバラツキを生じるといった不具合が生じる。そ
こで、本発明は、EL素子における陽極の膜抵抗を低く
する、またはそれに相当する効果を有する構造のEL表
示装置を提供することを課題とする。そして、そのよう
なEL表示装置を表示部として用いることで表示部の安
定した電気器具を提供することを課題とする。
【0008】
【課題を解決するための手段】本発明について図1を用
いて説明する。図1において、101は絶縁表面を有す
る基板であり、石英基板などの絶縁基板または表面に絶
縁膜を設けたガラス基板、セラミックス基板、結晶化ガ
ラス基板、金属基板もしくはプラスチック基板を用いる
ことができる。
【0009】基板101上には画素102が形成され
る。なお、図1では三つの画素を図示しているが、実際
にはさらに複数の画素がマトリクス状に形成される。ま
た、ここでは三つの画素の一つを説明するが、他の画素
も同じ構造である。
【0010】画素102には各々スイッチング用TFT
103と電流制御用TFT104の二つのTFTが形成
される。このとき、スイッチング用TFT103のドレ
インは電流制御用TFT104のゲートに電気的に接続
されている。さらに、電流制御用TFT104のドレイ
ンには画素電極(この場合、EL素子の陰極を兼ねる)
105が電気的に接続される。こうして画素102が形
成される。
【0011】TFTの各配線及び画素電極は抵抗率の低
い金属を用いて形成すれば良い。ここではアルミニウム
合金を用いると良い。
【0012】画素電極105まで形成されたら、全ての
画素電極の上にアルカリ金属もしくはアルカリ土類金属
を含む絶縁性化合物(以下、アルカリ化合物という)1
06が形成される。なお、アルカリ化合物106の輪郭
を点線で示しているのは数nm程度と膜厚が薄いため層
状に形成されているのか、島状に点在しているのか不明
だからである。
【0013】また、アルカリ化合物としては、フッ化リ
チウム(LiF)、酸化リチウム(Li2O)、フッ化
バリウム(BaF2)、酸化バリウム(BaO)、フッ
化カルシウム(CaF2)、酸化カルシウム(Ca
O)、酸化ストロンチウム(SrO)または酸化セシウ
ム(Cs2O)を用いることができる。これらは絶縁性
であるため、層状に形成されたとしても画素電極間のシ
ョート(短絡)を招くようなことはない。
【0014】勿論、MgAg電極のような公知の導電性
を有する材料を陰極として用いることも可能であるが、
画素電極同士が短絡しないように、陰極自体を選択的に
設けるか、パターニングを行う必要がある。
【0015】アルカリ化合物106が形成されたら、そ
の上にEL層(エレクトロルミネッセンス層)107が
形成される。EL層107は公知の材料や構造を用いる
ことができる。即ち、再結合の場を提供する発光層だけ
でEL層としても良いし、必要に応じて電子注入層、電
子輸送層、正孔輸送層、電子阻止層、正孔素子層もしく
は正孔注入層を積層しても良い。本明細書中では、キャ
リアの注入、輸送または再結合が行われる層をすべて含
めてEL層と呼ぶ。
【0016】また、EL層107として用いる有機物質
は低分子系有機物質であってもポリマー系(高分子系)
有機物質であっても良い。しかし、スピンコート法や印
刷法など容易な成膜方法で形成できるポリマー系有機物
質を用いることが望ましい。
【0017】また、図1の構造は単色発光方式を用いた
場合の例である。即ち、赤色、青色、緑色、白色、黄
色、橙色、紫色などの単色光を発するEL層を用いるこ
とにより、モノトーンの画像表示を行う例である。これ
らの各単色光を発するEL層は、公知の材料で形成すれ
ば良い。
【0018】EL層107の上には、陽極108として
透明導電膜が形成される。透明導電膜としては、酸化イ
ンジウムと酸化スズとの化合物(ITOと呼ばれる)、
酸化インジウムと酸化亜鉛との化合物、酸化スズまたは
酸化亜鉛などを用いることが可能である。
【0019】また、本明細書中において、金属膜109
と陽極108が積層されている部分の膜抵抗および陽極
だけの膜抵抗を平均した陽極全体の膜抵抗、すなわち陽
極に電気的に接続された部分全体の膜抵抗のことを、陽
極の平均膜抵抗と呼ぶことにすると、金属膜109を陽
極上に設けることで、陽極における平均膜抵抗を低くす
ることができる。さらに、金属膜109は、遮光膜とし
ての役割も果たす。
【0020】金属膜109の成膜法としては、陽極への
成膜時のダメージを考慮すると蒸着法が望ましい。
【0021】また、金属膜109を設ける際には、観測
者の視線方向(対向基板の法線方向)から見て画素電極
間の隙間111を隠すように設ける。これは、その部分
が非発光部であることと、画素電極の端部では電界が複
雑になり所望の輝度もしくは色度で発光させることがで
きないためである。
【0022】以上のようにして金属膜109を形成した
ら、第2パッシベーション膜112として絶縁膜が設け
られる。パッシベーション膜112としては、窒化珪素
膜、窒化酸化珪素膜(SiOxNyで表される)を用い
ることが望ましい。酸化珪素膜を用いることも可能であ
るが、なるべく酸素の含有量が少ない絶縁膜が好まし
い。
【0023】ここまで完成した基板を本明細書ではアク
ティブマトリクス基板と呼ぶ。即ち、TFT、そのTF
Tに電気的に接続された画素電極を陰極とし、EL層、
陽極、金属膜からなるEL素子の形成された基板をアク
ティブマトリクス基板と呼ぶ。
【0024】さらに、アクティブマトリクス基板には、
EL素子を封入するようにして対向基板110が貼り付
けられる。なお、ここでは図示されないが、対向基板1
10はシール剤によってアクティブマトリクス基板に貼
り付けられており、113で示される空間は密閉空間と
なっている。
【0025】対向基板110としては、光の進行を妨げ
ないように透光性の基板を用いる必要がある。例えば、
ガラス基板、石英基板またはプラスチック基板が好まし
い。
【0026】また、密閉空間113は不活性ガス(希ガ
スや窒素ガス)を充填しても良いし、不活性液体を充填
しても良い。また、透光性の接着剤や樹脂等を充填し
て、基板全体を接着させても構わない。さらに、この密
閉空間113には酸化バリウム等の乾燥剤を設けておく
ことが好ましい。EL層107は水分に極めて弱いた
め、密閉空間113は極力水分が侵入しないようにする
ことが望ましい。
【0027】以上のような構成からなる本発明のEL表
示装置はEL素子から発した光が対向基板を透過して放
射されて観測者の目に入る。そのため観測者は対向基板
側から画像を認識することができる。このとき、本発明
のEL表示装置の特徴は、EL素子の一部である陽極1
08上に抵抗率の低い金属膜109が設けられており、
さらに金属膜109は画素電極105の隙間111を隠
すように設けられている点である。これにより、EL素
子における陽極の平均膜抵抗を低くすることができるだ
けでなく画素電極105の隙間111における光漏れの
防止ができ、画素間の輪郭が明瞭な画像表示が可能とな
る。
【0028】以上のように、本発明を実施することによ
りEL素子部の陽極の平均膜抵抗を低くし、かつ画素間
の輪郭が明瞭な画像表示を行うEL表示装置や、そのよ
うなEL表示装置を表示部として用いる電気器具を得る
ことができる。
【0029】
【発明の実施の形態】本発明の実施の形態について、図
2、図3を用いて説明する。図2に示したのは本発明で
あるEL表示装置の画素部の断面図であり、図3(A)
はその上面図、図3(B)はその回路構成である。実際
には画素がマトリクス状に複数配列されて画素部(画像
表示部)が形成される。なお、図3(A)をA−A’で
切断した断面図が図2に相当する。従って図2及び図3
で共通の符号を用いているので、適宜両図面を参照する
と良い。また、図3の上面図では二つの画素を図示して
いるが、どちらも同じ構造である。
【0030】図2において、11は基板、12は下地と
なる絶縁膜(以下、下地膜という)である。基板11と
してはガラス基板、ガラスセラミックス基板、石英基
板、シリコン基板、セラミックス基板、金属基板若しく
はプラスチック基板(プラスチックフィルムも含む)を
用いることができる。
【0031】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNyで示される)など珪素、酸素若
しくは窒素を所定の割合で含む絶縁膜を指す。
【0032】ここでは画素内に二つのTFTを形成して
いる。201はスイッチング用素子として機能するTF
T(以下、スイッチング用TFTという)、202はE
L素子へ流す電流量を制御する電流制御用素子として機
能するTFT(以下、電流制御用TFTという)であ
り、どちらもnチャネル型TFTで形成されている。
【0033】nチャネル型TFTの電界効果移動度はp
チャネル型TFTの電界効果移動度よりも大きいため、
動作速度が早く大電流を流しやすい。また、同じ電流量
を流すにもTFTサイズはnチャネル型TFTの方が小
さくできる。そのため、nチャネル型TFTを電流制御
用TFTとして用いた方が表示部の有効面積が広くなる
ので好ましい。
【0034】pチャネル型TFTはホットキャリア注入
が殆ど問題にならず、オフ電流値が低いといった利点が
あって、スイッチング用TFTとして用いる例や電流制
御用TFTとして用いる例が既に報告されている。しか
しながら本発明では、LDD領域の位置を異ならせた構
造とすることでnチャネル型TFTにおいてもホットキ
ャリア注入の問題とオフ電流値の問題を解決し、全ての
画素内のTFT全てをnチャネル型TFTとしている点
にも特徴がある。
【0035】ただし、本発明において、スイッチング用
TFTと電流制御用TFTをnチャネル型TFTに限定
する必要はなく、両方又はどちらか片方にpチャネル型
TFTを用いることも可能である。
【0036】スイッチング用TFT201は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース配線21並びに
ドレイン配線22を有して形成される。
【0037】また、図3に示すように、ゲート電極19
a、19bは、ゲート電極19a、19bよりも低抵抗な別
の材料で形成されたゲート配線211によって電気的に
接続されたダブルゲート構造となっている。勿論、ダブ
ルゲート構造だけでなく、トリプルゲート構造などいわ
ゆるマルチゲート構造(直列に接続された二つ以上のチ
ャネル形成領域を有する活性層を含む構造)であっても
良い。マルチゲート構造はオフ電流値を低減する上で極
めて有効であり、本発明では画素のスイッチング素子2
01をマルチゲート構造とすることによりオフ電流値の
低いスイッチング素子を実現している。
【0038】また、活性層は結晶構造を含む半導体膜で
形成される。即ち、単結晶半導体膜でも良いし、多結晶
半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁
膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲ
ート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
【0039】さらに、スイッチング用TFT201にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を挟んでゲート電極19a、19bと重ならないように設
ける。このような構造はオフ電流値を低減する上で非常
に効果的である。
【0040】また、二つ以上のゲート電極を有するマル
チゲート構造の場合、チャネル形成領域の間に設けられ
た高濃度不純物領域がオフ電流値の低減に効果的であ
る。
【0041】以上のように、マルチゲート構造のTFT
を画素のスイッチング素子201として用いることによ
り、十分にオフ電流値の低いスイッチング素子を実現す
ることができる。そのため、特開平10−189252
号公報の図2のようなコンデンサーを設けなくても十分
な時間(選択されてから次に選択されるまでの間)電流
制御用TFTのゲート電圧を維持しうる。
【0042】次に、電流制御用TFT202は、ソース
領域31、ドレイン領域32、LDD領域33及びチャ
ネル形成領域34を含む活性層、ゲート絶縁膜18、ゲ
ート電極35、第1層間絶縁膜20、ソース配線36並
びにドレイン配線37を有して形成される。なお、ゲー
ト電極35はシングルゲート構造となっているが、マル
チゲート構造であっても良い。
【0043】図2に示すように、スイッチング用TFT
201のドレインは電流制御用TFT202のゲートに
接続されている。具体的には電流制御用TFT202の
ゲート電極35はスイッチング用TFT201のドレイ
ン領域14とドレイン配線(接続配線とも言える)22
を介して電気的に接続されている。また、ソース配線3
6は電流供給線212(図3(A))に接続される。
【0044】電流制御用TFT202はEL素子203
に注入される電流量を制御するための素子であるが、E
L素子の劣化を考慮するとあまり多くの電流を流すこと
は好ましくない。そのため、電流制御用TFT202に
過剰な電流が流れないように、チャネル長(L)は長め
に設計することが好ましい。望ましくは一画素あたり
0.5〜2μm(好ましくは1〜1.5μm)となるよ
うにする。
【0045】以上のことを踏まえると、図9に示すよう
に、スイッチング用TFTのチャネル長をL1(但しL
1=L1a+L1b)、チャネル幅をW1とし、電流制御
用TFTのチャネル長をL2、チャネル幅をW2とした
時、W1は0.1〜5μm(代表的には0.5〜2μ
m)、W2は0.5〜10μm(代表的には2〜5μm)
とするのが好ましい。また、L1は0.2〜18μm
(代表的には2〜15μm)、L2は1〜50μm(代表
的には10〜30μm)とするのが好ましい。但し、本
発明は以上の数値に限定されるものではない。
【0046】また、スイッチング用TFT201に形成
されるLDD領域の長さ(幅)は0.5〜3.5μm、
代表的には2.0〜2.5μmとすれば良い。
【0047】また、図2に示したEL表示装置は、電流
制御用TFT202において、ドレイン領域32とチャ
ネル形成領域34との間にLDD領域33が設けられ
る。ここでは、LDD領域33がゲート絶縁膜18を挟
んでゲート電極35に重なっている領域と重なっていな
い領域とを有する構造を示したが、ゲート絶縁膜18を
挟んでゲート電極35に重なっている領域のみをLDD
領域33とする構造でもよい。
【0048】電流制御用TFT202は、EL素子20
3を発光させるための電流を供給すると同時に、その供
給量を制御して階調表示を可能とする。そのため、電流
を流しても劣化しないようにホットキャリア注入による
劣化対策を講じておく必要がある
【0049】ホットキャリア注入による劣化に関して
は、ゲート電極に対してLDD領域が重なった構造が非
常に効果的であることが知られている。そのため、ゲー
ト絶縁膜18を挟んでゲート電極35に重なっている領
域にLDD領域を設けるという構造が適当であるが、本
実施例ではオフ電流対策としてゲート電極に重ならない
LDD領域も設けるという構造を示した。しかし、ゲー
ト電極に重ならないLDD領域は、必ずしも設けなくて
良い。
【0050】また、ゲート電極に重なったLDD領域の
長さが長すぎるとオン電流を低くしてしまい、逆に短す
ぎるとホットキャリアを防止する効果が弱くなってしま
う。そこで、本実施例では、図2に示すようにこれらを
考慮した長さでゲート電極に重なったLDD領域を設
け、さらにゲート電極に重なったLDD領域を設けるこ
とで生じる容量を保持容量として用いている。
【0051】また、上記構造においてゲート電極とLD
D領域とが重なった領域では寄生容量が形成されてしま
うため、ソース領域31とチャネル形成領域34との間
には設けない方が好ましい。電流制御用TFTはキャリ
ア(ここでは電子)の流れる方向が常に同一であるの
で、ドレイン領域側のみにLDD領域を設けておけば十
分である。
【0052】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT202の活性層(特に
チャネル形成領域)の膜厚を厚くする(好ましくは50
〜100nm、さらに好ましくは60〜80nm)こと
も有効である。逆に、スイッチング用TFT201の場
合はオフ電流値を小さくするという観点から見れば、活
性層(特にチャネル形成領域)の膜厚を薄くする(好ま
しくは20〜50nm、さらに好ましくは25〜40n
m)ことも有効である。
【0053】次に、41は第1パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。材料としては、珪素を含む絶縁
膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を
用いることができる。
【0054】第1パッシベーション膜41の上には、各
TFTを覆うような形で第2層間絶縁膜(平坦化膜と言
っても良い)42を形成し、TFTによってできる段差
の平坦化を行う。第2層間絶縁膜42としては、有機樹
脂膜が好ましく、ポリイミド、ポリアミド、アクリル、
BCB(ベンゾシクロブテン)等を用いると良い。勿
論、十分な平坦化が可能であれば、無機膜を用いても良
い。
【0055】第2層間絶縁膜42によってTFTによる
段差を平坦化することは非常に重要である。後に形成さ
れるEL層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、EL層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
【0056】また、43は遮光性を有する導電膜からな
る画素電極(EL素子の陰極に相当する)であり、第2
層間絶縁膜42及び第1パッシベーション膜41にコン
タクトホール(開孔)を開けた後、形成された開孔部に
おいて電流制御用TFT202のドレイン配線37に接
続されるように形成される。
【0057】画素電極43の上にはアルカリ化合物44
として、5〜10nm厚のフッ化リチウム膜が蒸着法に
より形成される。フッ化リチウム膜は絶縁膜なので膜厚
が厚すぎるとEL層に電流を流すことができなくなって
しまう。また、層状に形成されずに島状に点在するよう
に形成されても問題はない。
【0058】次にEL層45が形成される。本実施形態
では、ポリマー系有機物質をスピンコート法にて形成す
る。ポリマー系有機物質としては公知のあらゆる材料を
用いることが可能である。また、本実施形態ではEL層
45として発光層を単層で用いるが正孔輸送層や電子輸
送層と組み合わせた積層構造の方が発光効率は高いもの
が得られる。但し、ポリマー系有機物質を積層する場合
は蒸着法で形成する低分子有機物質と組み合わせること
が望ましい。スピンコート法では有機溶媒にEL層とな
る有機物質を混合して塗布するので、下地に有機物質が
あると再び溶解してしまう恐れがある。
【0059】本実施形態で用いることのできる代表的な
ポリマー系有機物質としては、ポリパラフェニレンビニ
レン(PPV)系、ポリビニルカルバゾール(PVK)
系、ポリフルオレン系などの高分子材料が挙げられる。
これらのポリマー系有機物質で電子輸送層、発光層、正
孔輸送層または正孔注入層を形成するには、ポリマー前
駆体の状態で塗布し、それを真空中で加熱(焼成)する
ことによりポリマー系有機物質に転化すれば良い。
【0060】具体的には、発光層としては、赤色発光層
にはシアノポリフェニレンビニレン、緑色発光層にはポ
リフェニレンビニレン、青色発光層にはポリフェニレン
ビニレン若しくはポリアルキルフェニレンとすれば良
い。膜厚は30〜150nm(好ましくは40〜100
nm)とすれば良い。また、正孔輸送層としては、ポリ
マー前駆体であるポリテトラヒドロチオフェニルフェニ
レンを用い、加熱によりポリフェニレンビニレンとす
る。膜厚は30〜100nm(好ましくは40〜80n
m)とすれば良い。
【0061】また、ポリマー系有機物質を用いて白色発
光を行うことも可能である。そのためには、特開平8−
96959号公報、特開平7−220871号公報、特
開平9−63770号公報等に記載された技術を引用す
れば良い。ポリマー系有機物質は、ホスト材料を溶解さ
せた溶液中に蛍光色素を添加することで容易に色調整が
可能であるため、白色発光を行う場合には特に有効であ
る。
【0062】以上の例は本発明のEL層として用いるこ
とのできる有機物質の一例であって、本発明を限定する
ものではない。
【0063】また、ここではポリマー系有機物質を用い
てEL素子を形成する例を示しているが、低分子系有機
物質を用いても構わない。さらには、EL層として無機
物質を用いても良い。
【0064】また、EL層45を形成する際、処理雰囲
気は極力水分の少ない乾燥雰囲気とし、不活性ガス中で
行うことが望ましい。EL層は水分や酸素の存在によっ
て容易に劣化してしまうため、形成する際は極力このよ
うな要因を排除しておく必要がある。例えば、ドライ窒
素雰囲気、ドライアルゴン雰囲気等が好ましい。そのた
めには、塗布用処理室や焼成用処理室を、不活性ガスを
充填したクリーンブースに設置し、その雰囲気中で処理
することが望ましい。
【0065】以上のようにしてEL層45を形成した
ら、次に透明導電膜からなる陽極46が形成される。本
実施形態では陽極46として、酸化インジウムと酸化ス
ズの化合物からなる導電膜を用いる。これに少量のガリ
ウムを添加しても良い。
【0066】次に陽極46上に、遮光性の金属膜47
(47a、47b)を形成する。本実施例では、金属膜
47は、画素電極43と隣接する画素電極との隙間を隠
すように配置され、遮光膜としての効果も有する。な
お、本実施形態では、金属膜47としては、陽極46の
膜抵抗(シート抵抗ともいう)よりも金属膜47の膜抵
抗が低くなるようにする。また、陽極材料との密着性も
重要である。なお、密着性を向上させるために適した金
属材料を用いることも重要であるが、陽極(本実施例で
は、酸化インジウムと酸化スズの化合物からなる導電
膜)の成膜条件および成膜後の熱処理条件を最適化する
ことも有効である。
【0067】また、金属膜47としては、抵抗率(比抵
抗ともいう)の低い金属材料を用いることが望ましい。
抵抗率の低い金属材料としては、チタン(Ti)、アル
ミニウム(Al)、タンタル(Ta)、タングステン
(W)、クロム(Cr)、銅(Cu)または銀(Ag)
等を用いることが可能である。
【0068】また、本実施形態では、金属膜47が陽極
46上に直接形成されることから蒸着法で形成すること
が望ましい。膜厚は30〜100nm(好ましくは40
〜80nm)とすれば良い。
【0069】以上のようにして金属膜47を形成した
ら、第2パッシベーション膜48が形成される。本実施
形態では、第2パッシベーション膜48として、10n
m〜1μm(好ましくは200〜500nm)の厚さの
窒化珪素膜を用いる。
【0070】こうして完成したアクティブマトリクス基
板に対向して、対向基板49を設ける。本実施形態では
対向基板49としてガラス基板を用いる。
【0071】また、アクティブマトリクス基板と対向基
板49をシール剤(図示せず)で接着し、密閉空間50
を形成する。なお、本実施形態では、密閉空間50をア
ルゴンガスで充填する。勿論、この密閉空間50内に上
記乾燥剤を配置することも可能である。
【0072】本実施形態のEL表示装置は図2のような
構造の画素からなる画素部を有し、画素内において機能
に応じて構造の異なるTFTが配置されている。即ち、
オフ電流値の十分に低いスイッチング用TFTと、ホッ
トキャリア注入に強い電流制御用TFTとを同じ画素内
に形成することにより、高い信頼性を有し、且つ、EL
素子の低抵抗化を可能にしたEL表示装置が得られる。
【0073】
【実施例】〔実施例1〕本発明の実施例について図4〜
図6を用いて説明する。ここでは、画素部とその周辺に
設けられる駆動回路部のTFTを同時に作製する方法に
ついて説明する。但し、説明を簡単にするために、駆動
回路に関しては基本回路であるCMOS回路を図示する
こととする。
【0074】まず、図4(A)に示すように、ガラス基
板300上に下地膜301を300nmの厚さに形成す
る。本実施例では下地膜301として窒化酸化珪素膜を
積層して用いる。この時、ガラス基板300に接する方
の窒素濃度を10〜25wt%としておくと良い。
【0075】また、下地膜301の一部として、図2に
示した第1パッシベーション膜41と同様の材料からな
る絶縁膜を設けることは有効である。電流制御用TFT
は大電流を流すことになるので発熱しやすく、なるべく
近いところに放熱効果のある絶縁膜を設けておくことは
有効である。
【0076】次に下地膜301の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
【0077】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)302を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
【0078】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
【0079】本実施例では結晶質珪素膜をTFTの活性
層として用いるが、非晶質珪素膜を用いることも可能で
ある。また、オフ電流を低減する必要のあるスイッチン
グ用TFTの活性層を非晶質珪素膜で形成し、電流制御
用TFTの活性層を結晶質珪素膜で形成することも可能
である。非晶質珪素膜はキャリア移動度が低いため電流
を流しにくくオフ電流が流れにくい。即ち、電流を流し
にくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の
両者の利点を生かすことができる。
【0080】次に、図4(B)に示すように、結晶質珪
素膜302上に酸化珪素膜からなる保護膜303を13
0nmの厚さに形成する。この厚さは100〜200n
m(好ましくは130〜170nm)の範囲で選べば良
い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜303は不純物を添加する際に結晶質珪素膜
が直接プラズマに曝されないようにするためと、微妙な
濃度制御を可能にするために設ける。
【0081】そして、その上にレジストマスク304
a、304bを形成し、保護膜303を介してn型を付与
する不純物元素(以下、n型不純物元素という)を添加
する。なお、n型不純物元素としては、代表的には15
族に属する元素、典型的にはリン又は砒素を用いること
ができる。なお、本実施例ではホスフィン(PH3)を
質量分離しないでプラズマ励起したプラズマドーピング
法を用い、リンを1×1018atoms/cm3の濃度で添加す
る。勿論、質量分離を行うイオンインプランテーション
法を用いても良い。
【0082】この工程により形成されるn型不純物領域
305、306には、n型不純物元素が2×1016〜5
×1019atoms/cm3(代表的には5×1017〜5×10
18atoms/cm3)の濃度で含まれるようにドーズ量を調節
する。
【0083】次に、図4(C)に示すように、保護膜3
03およびレジスト304a、304bを除去し、添加
した15族に属する元素の活性化を行う。活性化手段は
公知の技術を用いれば良いが、本実施例ではエキシマレ
ーザー光の照射により活性化する。勿論、パルス発振型
でも連続発振型でも良いし、エキシマレーザー光に限定
する必要はない。但し、添加された不純物元素の活性化
が目的であるので、結晶質珪素膜が溶融しない程度のエ
ネルギーで照射することが好ましい。なお、保護膜30
3をつけたままレーザー光を照射しても良い。
【0084】なお、このレーザー光による不純物元素の
活性化に際して、熱処理による活性化を併用しても構わ
ない。熱処理による活性化を行う場合は、基板の耐熱性
を考慮して450〜550℃程度の熱処理を行えば良
い。
【0085】この工程によりn型不純物領域305、3
06の端部、即ち、n型不純物領域305、306の周
囲に存在するn型不純物元素を添加していない領域との
境界部(接合部)が明確になる。このことは、後にTF
Tが完成した時点において、LDD領域とチャネル形成
領域とが非常に良好な接合部を形成しうることを意味す
る。
【0086】次に、図4(D)に示すように、結晶質珪
素膜の不要な部分を除去して、島状の半導体膜(以下、
活性層という)307〜310を形成する。
【0087】次に、図4(E)に示すように、活性層3
07〜310を覆ってゲート絶縁膜311を形成する。
ゲート絶縁膜311としては、10〜200nm、好ま
しくは50〜150nmの厚さの珪素を含む絶縁膜を用
いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
【0088】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極312〜316を形
成する。このゲート電極312〜316の端部をテーパ
ー状にすることもできる。なお、本実施例ではゲート電
極と、ゲート電極に電気的に接続された引き回しのため
の配線(以下、ゲート配線という)とを別の材料で形成
する。具体的にはゲート電極よりも低抵抗な材料をゲー
ト配線として用いる。これは、ゲート電極としては微細
加工が可能な材料を用い、ゲート配線には微細加工はで
きなくとも配線抵抗が小さい材料を用いるためである。
勿論、ゲート電極とゲート配線とを同一材料で形成して
も構わない。
【0089】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
あらゆる導電膜を用いることができる。ただし、上述の
ように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
【0090】代表的には、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、タングステン(W)、
クロム(Cr)、シリコン(Si)から選ばれた元素か
らなる膜、または前記元素の窒化物膜(代表的には窒化
タンタル膜、窒化タングステン膜、窒化チタン膜)、ま
たは前記元素を組み合わせた合金膜(代表的にはMo−
W合金、Mo−Ta合金)、または前記元素のシリサイ
ド膜(代表的にはタングステンシリサイド膜、チタンシ
リサイド膜)を用いることができる。勿論、単層で用い
ても積層して用いても良い。
【0091】本実施例では、50nm厚の窒化タングス
テン(WN)膜と、350nm厚のタングステン(W)
膜とからなる積層膜を用いる。これはスパッタ法で形成
すれば良い。また、スパッタガスとしてXe、Ne等の
不活性ガスを添加すると応力による膜はがれを防止する
ことができる。
【0092】またこの時、ゲート電極313、316は
それぞれn型不純物領域305、306の一部とゲート
絶縁膜311を挟んで重なるように形成する。この重な
った部分が後にゲート電極と重なったLDD領域とな
る。
【0093】次に、図5(A)に示すように、ゲート電
極312〜316をマスクとして自己整合的にn型不純
物元素(本実施例ではリン)を添加する。こうして形成
される不純物領域317〜323にはn型不純物領域3
05、306の1/2〜1/10(代表的には1/3〜
1/4)の濃度でリンが添加されるように調節する。具
体的には、1×1016〜5×1018atoms/cm3(典型的
には3×1017〜3×1018atoms/cm3)の濃度が好ま
しい。
【0094】次に、図5(B)に示すように、ゲート電
極等を覆う形でレジストマスク324a〜324dを形
成し、n型不純物元素(本実施例ではリン)を添加して
高濃度にリンを含む不純物領域325〜331を形成す
る。ここでもホスフィン(PH3)を用いたイオンドー
プ法で行い、この領域のリンの濃度は1×1020〜1×
1021atoms/cm3(代表的には2×1020〜5×1020a
toms/cm3)となるように調節する。
【0095】この工程によってnチャネル型TFTのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用TFTでは、図5(A)の工程で形成したn型
不純物領域320〜322の一部を残す。この残された
領域が、図2におけるスイッチング用TFTのLDD領
域15a〜15dに対応する。
【0096】次に、図5(C)に示すように、レジスト
マスク324a〜324dを除去し、新たにレジストマ
スク332を形成する。そして、p型不純物元素(本実
施例ではボロン)を添加し、高濃度にボロンを含む不純
物領域333、334を形成する。ここではジボラン
(B26)を用いたイオンドープ法により3×1020
3×1021atoms/cm3(代表的には5×1020〜1×1
21atoms/cm3)の濃度となるようにボロンを添加す
る。
【0097】なお、不純物領域333、334には既に
1×1020〜1×1021atoms/cm3の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も3倍以上の濃度で添加される。そのため、予め形成さ
れていたn型の不純物領域は完全にp型に反転し、p型
の不純物領域として機能する。
【0098】次に、レジストマスク332を除去した
後、それぞれの濃度で添加されたn型またはp型不純物
元素を活性化する。活性化手段としては、ファーネスア
ニール法、レーザーアニール法、またはランプアニール
法で行うことができる。本実施例では電熱炉において窒
素雰囲気中、550℃、4時間の熱処理を行う。
【0099】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くと共に後にオーミックコンタクトを取りにくくな
るからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1p
pm以下とすることが望ましい。
【0100】次に、活性化工程が終了したら図5(D)
に示すように300nm厚のゲート配線335を形成す
る。ゲート配線335の材料としては、アルミニウム
(Al)又は銅(Cu)を主成分(組成として50〜1
00%を占める。)とする金属を用いれば良い。配置と
しては図3のようにゲート配線211とスイッチング用
TFTのゲート電極19a、19b(図4(E)の31
4、315)が電気的に接続するように形成する。
【0101】このような構造とすることでゲート配線の
配線抵抗を非常に小さくすることができるため、面積の
大きい画像表示領域(画素部)を形成することができ
る。即ち、画面の大きさが対角10インチ以上(さらに
は30インチ以上)のEL表示装置を実現する上で、本
実施例の画素構造は極めて有効である。
【0102】次に、図6(A)に示すように、第1層間
絶縁膜336を形成する。第1層間絶縁膜336として
は、珪素を含む絶縁膜を単層で用いるか、2種類以上の
珪素を含む絶縁膜を組み合わせた積層膜を用いれば良
い。また、膜厚は400nm〜1.5μmとすれば良
い。本実施例では、200nm厚の窒化酸化珪素膜の上
に800nm厚の酸化珪素膜を積層した構造とする。
【0103】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
【0104】なお、水素化処理は第1層間絶縁膜336
を形成する前に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
てもよい。
【0105】次に、第1層間絶縁膜336及びゲート絶
縁膜311に対してコンタクトホールを形成し、ソース
配線337〜340と、ドレイン配線341〜343を
形成する。なお、本実施例ではこの電極を、Ti膜を1
00nm、Tiを含むアルミニウム膜を300nm、T
i膜150nmをスパッタ法で連続形成した3層構造の
積層膜とする。勿論、他の導電膜でも良い。
【0106】次に、50〜500nm(代表的には20
0〜300nm)の厚さで第1パッシベーション膜34
4を形成する。本実施例では第1パッシベーション膜3
44として300nm厚の窒化酸化珪素膜を用いる。こ
れは窒化珪素膜で代用しても良い。勿論、図2の第1パ
ッシベーション膜41と同様の材料を用いることが可能
である。
【0107】なお、窒化酸化珪素膜の形成に先立ってH
2、NH3等水素を含むガスを用いてプラズマ処理を行う
ことは有効である。この前処理により励起された水素が
第1層間絶縁膜336に供給され、熱処理を行うこと
で、第1パッシベーション膜344の膜質が改善され
る。それと同時に、第1層間絶縁膜336に添加された
水素が下層側に拡散するため、効果的に活性層を水素化
することができる。
【0108】次に、図6(B)に示すように有機樹脂か
らなる第2層間絶縁膜345を形成する。有機樹脂とし
てはポリイミド、ポリアミド、アクリル、BCB(ベン
ゾシクロブテン)等を使用することができる。特に、第
2層間絶縁膜345は平坦化の意味合いが強いので、平
坦性に優れたアクリルが好ましい。本実施例ではTFT
によって形成される段差を十分に平坦化しうる膜厚でア
クリル膜を形成する。好ましくは1〜5μm(さらに好
ましくは2〜4μm)とすれば良い。
【0109】次に、第2層間絶縁膜345及び第1パッ
シベーション膜344に対してコンタクトホールを形成
し、ドレイン配線343と電気的に接続される画素電極
346を形成する。本実施例では画素電極346として
300nm厚のアルミニウム合金膜(1wt%のチタンを
含有したアルミニウム膜)を形成する。なお、347は
隣接する画素電極の端部である。
【0110】次に、図6(C)に示すように、アルカリ
化合物348を形成する。本実施例ではフッ化リチウム
膜を5nmの厚さを狙って蒸着法により形成する。そし
て、その上に100nm厚のEL層349をスピンコー
ト法により形成する。
【0111】本実施例では、白色発光を示すポリマー系
有機物質として、特開平8−96959号公報または特
開平9−63770号公報に記載された材料を用いる。
例えば、1,2−ジクロロメタンに、PVK(ポリビニ
ルカルバゾール)、Bu−PBD(2−(4'−tert−
ブチルフェニル)−5−(4''−ビフェニル)−1,
3,4−オキサジアゾール)、クマリン6、DCM1
(4−ジシアノメチレン−2−メチル−6−p−ジメチ
ルアミノスチリル−4H−ピラン)、TPB(テトラフ
ェニルブタジエン)、ナイルレッドを溶解したものを用
いれば良い。
【0112】なお、本実施例ではEL層349を上記発
光層のみの単層構造とするが、必要に応じて電子注入
層、電子輸送層、正孔輸送層、正孔注入層、電子阻止層
もしくは正孔素子層を設けても良い。
【0113】次に、EL層349を覆って200nm厚
の透明導電膜からなる陽極350を形成する。本実施例
では酸化インジウムと酸化スズとの化合物からなる膜を
蒸着法により形成し、陽極とする。
【0114】次に、陽極350上に抵抗率の低い金属か
らなる金属膜351を形成する。なお、金属膜351の
膜厚は膜抵抗が陽極350の膜抵抗よりも低抵抗となる
ような金属材料を用いるとよい。
【0115】また、金属膜351は、観測者の視線方向
(対向基板の法線方向)から見て画素電極間の隙間11
1を隠すように設けられることから、金属膜351を成
膜した後にエッチング処理を行う。このとき陽極350
を同時にエッチングしてしまわないようにすることが重
要である。本実施例では、エッチング方法としてドライ
エッチング法を用い、陽極350は酸化インジウムと酸
化スズとの化合物からなるのでエッチングガスに塩素系
のガスを用いている。
【0116】本実施例では、蒸着法によりチタンとアル
ミニウムを成膜した積層構造とし、陽極350上にチタ
ンを50nm、チタンの上にアルミニウムを250nm
成膜して、金属膜351を形成させる。
【0117】チタンを陽極350とアルミニウムの間に
挟む構造とすることで陽極350とアルミニウム間で生
じる電食(電気化学的腐食ともいう)を防ぐことができ
る。なお、ここで用いたチタンの代わりに窒化チタン
(TiN)を用いてもよい。窒化チタンは陽極との電気
的なコンタクトを取りやすいという利点がある。
【0118】なお本実施例では、陽極に対するダメージ
を考慮して蒸着法を用いたが、スパッタ法を用いても良
い。
【0119】本発明における金属膜351は積層構造で
あるが、単層構造としてもよい。
【0120】最後に、プラズマCVD法により窒化珪素
膜からなる第2パッシベーション膜352を100nm
の厚さに形成する。この第2パッシベーション膜352
はEL層349を水分等から保護する。また、EL層3
49で発生した熱を逃がす役割も果たす。放熱効果をさ
らに高めるために、窒化珪素膜と炭素膜(好ましくはダ
イヤモンドライクカーボン膜)を積層して第2パッシベ
ーション膜としてもよい。
【0121】こうして図6(C)に示すような構造のア
クティブマトリクス型EL表示装置が完成する。ところ
で、本実施例のアクティブマトリクス型EL表示装置
は、画素部だけでなく駆動回路部にも最適な構造のTF
Tを配置することにより、非常に高い信頼性を示し、動
作特性も向上しうる。
【0122】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路を形成するCMOS回路のnチャネル型TFT
205として用いる。なお、ここでいう駆動回路として
は、シフトレジスタ、バッファ、レベルシフタ、サンプ
リング回路(サンプル及びホールド回路)などが含まれ
る。デジタル駆動を行う場合には、D/Aコンバータな
どの信号変換回路も含まれうる。
【0123】本実施例の場合、図6(C)に示すよう
に、nチャネル型205の活性層は、ソース領域35
5、ドレイン領域356、LDD領域357及びチャネ
ル形成領域358を含み、LDD領域357はゲート絶
縁膜311を挟んでゲート電極313と重なっている。
【0124】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このnチャネル型TFT205はオフ電流値をあ
まり気にする必要はなく、それよりも動作速度を重視し
た方が良い。従って、LDD領域357は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが
望ましい。即ち、いわゆるオフセットはなくした方がよ
い。
【0125】また、CMOS回路のpチャネル型TFT
206は、ホットキャリア注入による劣化が殆ど気にな
らないので、特にLDD領域を設けなくても良い。勿
論、nチャネル型TFT205と同様にLDD領域を設
け、ホットキャリア対策を講じることも可能である。
【0126】なお、駆動回路の中でもサンプリング回路
は他の回路と比べて少し特殊であり、チャネル形成領域
を双方向に大電流が流れる。即ち、ソース領域とドレイ
ン領域の役割が入れ替わるのである。さらに、オフ電流
値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能
を有するTFTを配置することが望ましい。
【0127】従って、サンプリング回路を形成するnチ
ャネル型TFTは、図10に示すような構造のTFTを
配置することが望ましい。図10に示すように、LDD
領域901a、901bの一部がゲート絶縁膜902を挟
んでゲート電極903と重なる。この効果は電流制御用
TFT202の説明で述べた通りであり、サンプリング
回路の場合はチャネル形成領域904を挟む形で設ける
点が異なる。
【0128】なお、実際には図6(C)まで完成した
ら、図1、図2で説明したようにアクティブマトリクス
基板と対向基板をシール剤で接着する。その際、アクテ
ィブマトリクス基板と対向基板に挟まれた密閉空間の内
部を不活性雰囲気にしたり、内部に吸湿性材料(例えば
酸化バリウム)を配置すると内部に含まれるEL層の信
頼性(寿命)を向上させることができる。
【0129】また、アクティブマトリクス基板と対向基
板を接着する処理が完了したら、基板上に形成された素
子又は回路から引き回された端子と外部信号端子とを接
続するためのコネクター(フレキシブルプリントサーキ
ット:FPC)を取り付けて製品として完成する。
【0130】ここで本実施例のアクティブマトリクス型
EL表示装置の構成を図7の斜視図を用いて説明する。
本実施例のアクティブマトリクス型EL表示装置は、ガ
ラス基板601上に形成された、画素部602と、ゲー
ト側駆動回路603と、ソース側駆動回路604で構成
される。画素部のスイッチング用TFT605はnチャ
ネル型TFTであり、ゲート側駆動回路603に接続さ
れたゲート配線606、ソース側駆動回路604に接続
されたソース配線607の交点に配置されている。ま
た、スイッチング用TFT605のドレインは電流制御
用TFT608のゲートに接続されている。
【0131】さらに、電流制御用TFT608のソース
側は電流供給線609に接続される。本実施例のような
構造では、電流供給線609には所定の電圧が与えられ
ている。また、電流制御用TFT608のドレインには
EL素子610が接続されている。
【0132】そして、外部入出力端子となるFPC61
1には駆動回路まで信号を伝達するための接続配線(接
続配線)612、613、及び電流供給線609に接続
された接続配線614が設けられている。
【0133】また、図7に示したEL表示装置の回路構
成の一例を図8に示す。本実施例のEL表示装置は、ソ
ース側駆動回路701、ゲート側駆動回路(A)70
7、ゲート側駆動回路(B)711、画素部706を有
している。なお、本明細書中において、駆動回路とはソ
ース側処理回路およびゲート側駆動回路を含めた総称で
ある。
【0134】ソース側駆動回路701は、シフトレジス
タ702、レベルシフタ703、バッファ704、サン
プリング回路(サンプル及びホールド回路)705を備
えている。また、ゲート側駆動回路(A)707は、シ
フトレジスタ708、レベルシフタ709、バッファ7
10を備えている。ゲート側駆動回路(B)711も同
様な構成である。
【0135】ここでシフトレジスタ702、708は駆
動電圧が5〜16V(代表的には10V)であり、回路
を形成するCMOS回路に使われるnチャネル型TFT
は図6(C)の205で示される構造が適している。
【0136】また、レベルシフタ703、709、バッ
ファ704、710はシフトレジスタと同様に、図6
(C)のnチャネル型TFT205を含むCMOS回路
が適している。なお、ゲート配線をダブルゲート構造、
トリプルゲート構造といったマルチゲート構造とするこ
とは、各回路の信頼性を向上させる上で有効である。
【0137】また、サンプリング回路705はソース領
域とドレイン領域が反転する上、オフ電流値を低減する
必要があるので、図10のnチャネル型TFT208を
含むCMOS回路が適している。
【0138】また、画素部706には、図2に示した構
造の画素が適している。
【0139】なお、上記構成は、図4〜6に示した作製
工程に従ってTFTを作製することによって容易に実現
することができる。また、本実施例では画素部と駆動回
路の構成のみ示しているが、本実施例の作製工程に従え
ば、その他にも信号分割回路、D/Aコンバータ回路、
オペアンプ回路、γ補正回路など駆動回路以外の論理回
路を同一基板上に形成することが可能であり、さらには
メモリ部やマイクロプロセッサ等を形成しうると考えて
いる。
【0140】さらに、本実施例のEL表示装置について
図11(A)、(B)を用いて説明する。なお、必要に
応じて図7、図8で用いた符号を引用することにする。
【0141】基板(TFTの下の下地膜を含む)100
0はアクティブマトリクス基板であり、基板上に画素部
1001、ソース側駆動回路1002、ゲート側駆動回
路1003が形成されている。それぞれの駆動回路から
の各種配線は、接続配線612〜614を経てFPC6
11に至り外部機器へと接続される。
【0142】このとき少なくとも画素部、好ましくは駆
動回路及び画素部を囲むようにして対向基板1004を
設ける。なお、対向基板1004とアクティブマトリク
ス基板1000の間に密閉空間1006を形成するよう
に接着剤(シール剤)1005で接着する。このとき、
EL素子は完全に前記密閉空間1006に封入された状
態となり、外気から遮断される。
【0143】また、本実施例では接着剤1005として
光硬化性のエポキシ系樹脂を用いるが、アクリレート系
樹脂等の接着剤を用いることも可能である。また、EL
層の耐熱性が許せば熱硬化性樹脂を用いることもでき
る。但し、可能な限り酸素や水分を透過しない材質であ
ることが必要である。接着剤1005はディスペンサー
等の塗布装置を用いて形成すれば良い。
【0144】さらに、本実施例では対向基板1004と
アクティブマトリクス基板1000との間の密閉空間1
006には窒素ガスを充填しておく。さらに、図11
(A)の黒く塗りつぶされている部分1007は金属膜
を示しているが、実際には、陽極1008上で全ての画
素電極間の隙間を埋めるように設けられている。本実施
例では金属膜1007としてチタンとアルミニウムを蒸
着させた積層構造の金属膜を用いる。
【0145】また、図11(B)に示すように、画素部
には個々に孤立したEL素子を有する複数の画素が設け
られ、それらは全て陽極1008を共通電極としてい
る。このとき、EL層は画素部のみ設ければよく、駆動
回路の上に設ける必要はない。EL層を選択的に設ける
には、シャドーマスクを用いた蒸着法、リフトオフ法、
ドライエッチング法もしくはレーザースクライブ法を用
いれば良い。
【0146】陽極1008は、接続配線1009に電気
的に接続される。接続配線1009は陽極1008に所
定の電圧を与えるための電流供給線であり、異方導電性
フィルム1010を介してFPC611に電気的に接続
される。なお、ここでは接続配線1009について説明
したが、他の接続配線612〜614も同様にしてFP
C611に電気的に接続される。
【0147】以上説明したような図11に示す状態は、
FPC611を外部機器の端子に接続することで画素部
に画像を表示することができる。本明細書中では、FP
Cを取り付けることで画像表示が可能な状態となる物
品、即ち、アクティブマトリクス基板と対向基板とを貼
り合わせ、FPCが取り付けられているモジュールをE
L表示装置と定義している。
【0148】〔実施例2〕実施例1ではトップゲート型
TFTの場合について説明したが、本発明はTFT構造
に限定されるものではないので、ボトムゲート型TFT
(代表的には逆スタガ型TFT)を用いて実施しても構
わない。また、逆スタガ型TFTは如何なる手段で形成
されたものでも良い。
【0149】逆スタガ型TFTは工程数がトップゲート
型TFTよりも少なくし易い構造であるため、本発明の
課題である製造コストの低減には非常に有利である。な
お、本実施例の構成は、実施例1の構成と組み合わせる
ことが可能である。
【0150】〔実施例3〕図3(B)ではEL表示装置
の画素においてスイッチング用TFTをマルチゲート構
造とすることによりスイッチング用TFTのオフ電流値
を低減し、保持容量の必要性を排除している。しかしな
がら、従来通りに保持容量を設ける構造としてもよい。
その場合、図12に示すように、スイッチング用TFT
201のドレインに対して電流制御用TFT202のゲ
ートと並列に保持容量1301を形成することになる。
【0151】なお、本実施例の構成は、実施例1、2の
いずれの構成とも自由に組み合わせることができる。即
ち、画素内に保持容量が設けられるだけであって、TF
T構造やEL層の材料等に限定を加えるものではない。
【0152】〔実施例4〕実施例1では、結晶質珪素膜
302の形成手段としてレーザー結晶化を用いている
が、本実施例では異なる結晶化手段を用いる場合につい
て説明する。
【0153】なお、本実施例では、非晶質珪素膜を形成
した後、特開平7−130652号公報に記載された技
術を用いて結晶化を行う。同公報に記載された技術は、
結晶化を促進(助長)する触媒として、ニッケル等の元
素を用い、結晶性の高い結晶質珪素膜を得る技術であ
る。
【0154】また、結晶化工程が終了した後で、結晶化
に用いた触媒を除去する工程を行っても良い。その場
合、特開平10−270363号若しくは特開平8−3
30602号に記載された技術により触媒をゲッタリン
グすれば良い。
【0155】また、本出願人による特願平11−076
967の出願明細書に記載された技術を用いてTFTを
形成しても良い。
【0156】以上のように、実施例1に示した作製工程
は一実施例であって、図2又は実施例1の図6(C)の
構造が実現できるのであれば、他の作製工程を用いても
問題はない。
【0157】なお、本実施例の構成は、実施例1〜3の
いずれの構成とも自由に組み合わせることが可能であ
る。
【0158】〔実施例5〕実施例1では、EL素子中の
陽極108上に金属膜109が画素電極間の隙間111
を隠すように設けられている構造を示しているが、本実
施例では、図15に示すように陽極108上に金属薄膜
114を設け、この金属薄膜114が陽極108と金属
膜109との間に挟まれる構造をとる場合について説明
する。
【0159】金属薄膜114の膜厚は、透光性を失わな
い程度の膜厚とし、10〜50nm程度(好ましくは、
20〜30nm)とする。なお、金属薄膜114上には
実施例1と同様に金属膜109を設ければよい。
【0160】EL素子中の陽極108上に金属薄膜11
4及び金属膜109を積層させることで、陽極の平均膜
抵抗を低くすることができる。
【0161】なお、本実施例の構成は、実施例1〜4の
いずれの構成とも自由に組み合わせることが可能であ
る。
【0162】〔実施例6〕実施例1では、EL素子中の
陽極108上に金属膜109が画素電極間の隙間111
を隠すように設けられている構造を示しているが、本実
施例では、図15に示すように陽極108上にクロムか
らなる金属薄膜114を設け、この金属薄膜114が陽
極108と金属膜109との間に挟まれる構造をとる場
合について説明する。
【0163】金属薄膜114の膜厚は、透光性を失わな
い程度の膜厚とし、50nm程度(好ましくは、30n
m)とする。なお、金属薄膜114上には実施例1と同
様に金属膜109を設ければよい。
【0164】EL素子中の陽極108上に金属薄膜11
4及び金属膜109を積層させることで陽極108の平
均膜抵抗を低くすることができる。
【0165】なお、本実施例において陽極108が、酸
化インジウムと酸化スズの化合物からなり、金属膜10
9がアルミニウムからなる場合、クロムからなる金属薄
膜114を用いることで、陽極108と金属膜109間
に生じる電食を防ぐ役割を果たしている。
【0166】また、本実施例において用いたクロムから
なる金属薄膜114とアルミニウムからなる金属膜10
9は、塩素系のエッチングガスを用いた際に十分な選択
比を有していることから金属膜109のみを部分的にド
ライエッチングする際に有効である。
【0167】なお、本実施例の構成は、実施例1〜5の
いずれの構成とも自由に組み合わせることが可能であ
る。
【0168】〔実施例7〕本発明のEL表示装置を駆動
するにあたって、画像信号としてアナログ信号を用いた
アナログ駆動を行うこともできるし、デジタル信号を用
いたデジタル駆動を行うこともできる。
【0169】アナログ駆動を行う場合、スイッチング用
TFTのソース配線にはアナログ信号が送られ、その階
調情報を含んだアナログ信号が電流制御用TFTのゲー
ト電圧となる。そして、電流制御用TFTでEL素子に
流れる電流を制御し、EL素子の発光強度を制御して階
調表示を行う。
【0170】一方、デジタル駆動を行う場合、アナログ
的な階調表示とは異なり、時分割階調方式と呼ばれる階
調表示を行う。即ち、発光時間の長さを調節すること
で、視覚的に色階調が変化しているように見せる。
【0171】EL素子は液晶素子に比べて非常に応答速
度が速いため、高速で駆動することが可能である。その
ため、1フレームを複数のサブフレームに分割して階調
表示を行う時分割階調方式に適した素子であると言え
る。
【0172】このように、本発明は素子構造に関する技
術であるので、駆動方法は如何なるものであっても構わ
ない。
【0173】なお、本実施例の構成は、実施例1〜6の
いずれの構成とも自由に組み合わせることが可能であ
る。
【0174】〔実施例8〕EL表示装置は自発光により
画像表示を行うため、バックライトを必要としない。ま
た、反射型液晶表示装置は屋外の光を用いて画像表示を
行える点に特徴があるが、暗い所では明るさが足りずに
結局バックライトが必要となる。その点、EL表示装置
は暗い所であっても自発光型であるから何ら問題はな
い。
【0175】しかしながら、実際にEL表示装置を表示
部とする電子装置を屋外で使う場合、当然暗い所で見る
場合も明るい所で見る場合もある。このとき、暗い所で
はさほど輝度が高くなくても十分に認識できるが、明る
い所では輝度が高くないと認識できない場合がありう
る。
【0176】EL層の発光は流す電流量によって変化す
るため、輝度を高くするには流す電流も増え、それに応
じて消費電力も増してしまう。しかし、発光輝度をその
ような高いレベルに合わせてしまうと、暗い所では消費
電力ばかり大きく、必要以上に明るい表示となってしま
うことになる。
【0177】そのような場合に備えて、本発明のEL表
示装置には、外部の明るさをセンサーで感知して、明る
さの程度に応じてEL層の発光輝度を変える機能を持た
せることが望ましい。即ち、明るい所では発光輝度を高
くし、暗い所では発光輝度を低くして消費電力の増加を
防ぐ。その結果、本発明のEL表示装置の消費電力を低
減することが可能となる。
【0178】なお、外部の明るさを感知するセンサーと
しては、CMOSセンサーやCCD等を用いることがで
きる。CMOSセンサーは公知の技術を用いてEL表示
装置の駆動回路や画素部と同一の基板上に形成すれば良
い。また、CCDを形成した半導体チップをEL表示装
置に貼り付けても良いし、EL表示装置を表示部として
用いた電子装置の一部にCCDやCMOSセンサーを設
ける構成としても構わない。
【0179】こうして外部の明るさを感知するセンサー
によって得られた信号に応じて、EL層に流す電流を変
えるための回路を設け、それにより外部の明るさに応じ
てEL層の発光輝度を調節しうる。
【0180】なお、本実施例の構成は、実施例1〜実施
例7のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【0181】〔実施例9〕本発明を実施して形成された
EL表示装置は、自発光型であるため液晶表示装置に比
べて明るい場所での視認性に優れ、しかも視野角が広
い。従って、様々な電気器具の表示部として用いること
ができる。例えば、TV放送等を大画面で鑑賞するには
対角30インチ以上(典型的には40インチ以上)のE
Lディスプレイ(EL表示装置を筐体に組み込んだディ
スプレイ)の表示部として本発明のEL表示装置を用い
るとよい。
【0182】なお、ELディスプレイには、パソコン用
ディスプレイ、TV放送受信用ディスプレイ、広告表示
用ディスプレイ等の全ての情報表示用ディスプレイが含
まれる。また、その他にも様々な電気器具の表示部とし
て本発明のEL表示装置を用いることができる。
【0183】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッド
マウントディスプレイ)、カーナビゲーションシステ
ム、カーオーディオ、ノート型パーソナルコンピュー
タ、ゲーム機器、携帯情報端末(モバイルコンピュー
タ、携帯電話、携帯型ゲーム機または電子書籍等)、記
録媒体を備えた画像再生装置(具体的にはコンパクトデ
ィスク(CD)、レーザーディスク(LD)又はデジタ
ルビデオディスク(DVD)等の記録媒体を再生し、そ
の画像を表示しうるディスプレイを備えた装置)などが
挙げられる。特に、斜め方向から見ることの多い携帯情
報端末は視野角の広さが重要視されるため、EL表示装
置を用いることが望ましい。それら電気器具の具体例を
図13に示す。
【0184】図13(A)はELディスプレイであり、
筐体2001、支持台2002、表示部2003等を含
む。本発明は表示部2003に用いることができる。E
Lディスプレイは自発光型であるためバックライトが必
要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。
【0185】図13(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明のEL表示装置は表示部2102に
用いることができる。
【0186】図13(C)は頭部取り付け型のELディ
スプレイの一部(右片側)であり、本体2201、信号
ケーブル2202、頭部固定バンド2203、投影部2
204、光学系2205、表示部2206等を含む。本
発明は表示部2206に用いることができる。
【0187】図13(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(CD、LDまたはDVD等)2302、
操作スイッチ2303、表示部(a)2304、表示部
(b)2305等を含む。表示部(a)は主として画像
情報を表示し、表示部(b)は主として文字情報を表示
するが、本発明のEL表示装置はこれら表示部(a)、
(b)に用いることができる。なお、記録媒体を備えた
画像再生装置には、CD再生装置、ゲーム機器なども含
まれうる。
【0188】図13(E)は携帯型(モバイル)コンピ
ュータであり、本体2401、カメラ部2402、受像
部2403、操作スイッチ2404、表示部2405等
を含む。本発明のEL表示装置は表示部2405に用い
ることができる。
【0189】図13(F)はパーソナルコンピュータで
あり、本体2501、筐体2502、表示部2503、
キーボード2504等を含む。本発明のEL表示装置は
表示部2503に用いることができる。
【0190】なお、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
【0191】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、EL表示装置は動画表示に好まし
いが、画素間の輪郭がぼやけてしまっては動画全体もぼ
けてしまう。従って、画素間の輪郭を明瞭にするという
本発明のEL表示装置を電気器具の表示部として用いる
ことは極めて有効である。
【0192】また、EL表示装置は発光している部分が
電力を消費するため、発光部分が極力少なくなるように
情報を表示することが望ましい。従って、携帯情報端
末、特に携帯電話やカーオーディオのような文字情報を
主とする表示部にEL表示装置を用いる場合には、非発
光部分を背景として文字情報を発光部分で形成するよう
に駆動することが望ましい。
【0193】ここで図14(A)は携帯電話であり、本
体2601、音声出力部2602、音声入力部260
3、表示部2604、操作スイッチ2605、アンテナ
2606を含む。本発明のEL表示装置は表示部260
4に用いることができる。なお、表示部2604は黒色
の背景に白色の文字を表示することで携帯電話の消費電
力を抑えることができる。
【0194】また、図14(B)はカーオーディオであ
り、本体2701、表示部2702、操作スイッチ27
03、2704を含む。本発明のEL表示装置は表示部
2702に用いることができる。なお、表示部2704
においては、黒色の背景に白色の文字を表示することで
消費電力を抑えることも可能である。
【0195】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例1〜実施例8の
構成を自由に組み合わせたEL表示装置を用いることで
得ることができる。
【0196】〔実施例10〕本発明においてEL層で発
した光のうち、陰極側に向かって光を発したものは、一
旦、陰極で反射された後に陽極側から出てくることにな
る。
【0197】この場合、EL層が発光している部分は、
発光層の材料に応じた波長の光が視認できるが、発光し
ていない部分では、陽極及びEL層を透過して陰極の裏
面側(発光層側の)表面が見える。そのため陰極の裏面
が鏡のように作用して観測者の顔が移り込むという問題
が生じる。そこで、本実施例では、これを避けるための
例について説明する。
【0198】最も簡単な方法としては、EL表示装置に
円偏光フィルムを貼り付けるという方法が可能である。
しかし、円偏光フィルムは高価であるためコストが高く
なってしまうという問題がある。その他には陰極の反射
面に(発光層側に接する面)に起伏部を設けて陰極の反
射面において反射光を散乱させるという方法が可能であ
る。
【0199】具体的には、陽極側から入射した可視光
(外光)を陰極の反射面で乱反射させることにより観測
者から陰極の反射面が視認されないようにするというも
のである。
【0200】陰極の反射面に設ける起伏部は、凹状の窪
みが設けられていても良いし、凸状の突起が設けられて
いても良い。また、凹凸が繰り返された波形表面となっ
ていても良い。これらの起伏部は、フォトリソグラフ
ィ、ホログラフィー(例えば、「シャープ技報,第74
号,pp16-19,1999年8月号」に記載された凹凸反射構
造)の形成技術等を用いても良いし、プラズマ処理やエ
ッチング処理等の表面処理により形成しても良い。ま
た、陰極(または、その下地になる電極)の成膜条件で
起伏部を表面に自然発生させても良い。
【0201】すなわち、規則的に設けられても、不規則
に設けられていても良いが、一画素の面内で平均的に乱
反射が起こるように設けられていなくてはならない。ま
た、陰極に接する他の薄膜に起伏部を形成することもで
きる。特にアルミニウム膜に起伏部を形成する手段とし
て、特開平9−69642号公報、特開平10−144
927号公報を引用することができる。すなわちアルミ
ニウム膜を上記公報に基づいて形成し、その上に陰極を
積層することによって、起伏部を有する陰極を得ること
ができる。
【0202】以上の方法を本発明に用いることで、陰極
裏面における観測者の顔の映り込みを防ぐことができ
る。なお、本実施例の構成は、実施例1〜実施例9の構
成と自由に組み合わせて実施することが可能である。
【0203】
【発明の効果】本発明を実施することで、陽極上に設け
られた金属膜により陽極の平均膜抵抗を低くすることが
可能となる。さらに上記金属膜が遮光性であり、画素間
の隙間を隠すように設けられていることから画素部にお
いて画素間の輪郭を明瞭なものとすることができ、高精
細な画像表示のEL表示装置を得ることが可能となる。
また、本発明のEL表示装置を表示部として用いること
により、信頼性が高く、視認性の高い電気器具を得るこ
とができる。
【図面の簡単な説明】
【図1】 EL表示装置の画素部を示す図。
【図2】 EL表示装置の画素の断面構造を示す図。
【図3】 EL表示装置の画素部の上面構造及び構成
を示す図。
【図4】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
【図5】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
【図6】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
【図7】 ELモジュールの外観を示す図。
【図8】 EL表示装置の回路構成を示す図。
【図9】 EL表示装置の画素を拡大した図。
【図10】 EL表示装置のサンプリング回路の構造を
示す図。
【図11】 ELモジュールの外観及び断面構造を示す
図。
【図12】 EL表示装置の画素の構成を示す図。
【図13】 電気器具の具体例を示す図。
【図14】 電気器具の具体例を示す図。
【図15】 EL表示装置の画素部を示す図。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】TFT及び該TFTに電気的に接続された
    画素電極及び該画素電極を陰極とするEL素子を含む画
    素が配列されたアクティブマトリクス基板を有するEL
    表示装置において、遮光性の金属膜1007が前記EL
    素子の陽極の対向基板側に接し、かつ画素の縁及び画素
    間の隙間を埋めるように設けられていることを特徴とす
    るEL表示装置。
  2. 【請求項2】TFT及び該TFTに電気的に接続された
    画素電極及び該画素電極を陰極とするEL素子を含む画
    素が配列されたアクティブマトリクス基板を有するEL
    表示装置において、遮光性の金属膜1007は、前記E
    L素子の陽極と対向基板に挟まれており、かつ画素の縁
    及び画素間の隙間を埋めるように設けられていることを
    特徴とするEL表示装置。
  3. 【請求項3】請求項1または請求項2に記載のEL表示
    装置において、前記金属膜の膜抵抗が前記陽極の膜抵抗
    よりも低い金属材料を用いることを特徴とするEL表示
    装置。
  4. 【請求項4】請求項1乃至請求項3のいずれか一に記載
    のEL表示装置において、前記金属膜は積層構造である
    ことを特徴とするEL表示装置。
  5. 【請求項5】請求項1乃至請求項4のいずれか一に記載
    のEL表示装置において、前記EL素子の陰極のEL層
    側に起伏部を有することを特徴とするEL表示装置。
  6. 【請求項6】請求項1乃至請求項5のいずれか一に記載
    のEL表示装置を用いたことを特徴とする電気器具。
JP2000381101A 1999-12-15 2000-12-14 El表示装置および電気器具 Expired - Fee Related JP4748847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000381101A JP4748847B2 (ja) 1999-12-15 2000-12-14 El表示装置および電気器具

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP35673299 1999-12-15
JP11-356732 1999-12-15
JP1999356732 1999-12-15
JP2000381101A JP4748847B2 (ja) 1999-12-15 2000-12-14 El表示装置および電気器具

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011036987A Division JP5292421B2 (ja) 1999-12-15 2011-02-23 El表示装置

Publications (3)

Publication Number Publication Date
JP2001236027A true JP2001236027A (ja) 2001-08-31
JP2001236027A5 JP2001236027A5 (ja) 2007-11-22
JP4748847B2 JP4748847B2 (ja) 2011-08-17

Family

ID=26580490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000381101A Expired - Fee Related JP4748847B2 (ja) 1999-12-15 2000-12-14 El表示装置および電気器具

Country Status (1)

Country Link
JP (1) JP4748847B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002352963A (ja) * 2001-05-23 2002-12-06 Sony Corp 表示装置
JP2003076301A (ja) * 2001-09-07 2003-03-14 Matsushita Electric Ind Co Ltd 発光素子、及びそれを用いた表示装置
JP2003208110A (ja) * 2001-11-09 2003-07-25 Semiconductor Energy Lab Co Ltd 発光装置
JP2004047411A (ja) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2004047410A (ja) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2004085898A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
KR20040025383A (ko) * 2002-09-19 2004-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
JP2004126513A (ja) * 2002-06-05 2004-04-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器
JP2004288750A (ja) * 2003-03-19 2004-10-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2006072390A (ja) * 2002-09-25 2006-03-16 Seiko Epson Corp 発光装置
JP2006098663A (ja) * 2004-09-29 2006-04-13 Casio Comput Co Ltd ディスプレイパネル
JP2006113597A (ja) * 2002-09-25 2006-04-27 Seiko Epson Corp 発光装置
KR100611657B1 (ko) 2004-06-30 2006-08-10 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
JP2007041612A (ja) * 2002-01-18 2007-02-15 Semiconductor Energy Lab Co Ltd 発光装置、電子機器
JP2007147814A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp 発光装置およびその製造方法並びに電子機器
JP2008152291A (ja) * 2008-03-06 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2008276256A (ja) * 2008-07-17 2008-11-13 Seiko Epson Corp 電気光学装置及び電子機器
US7589698B2 (en) 2003-03-17 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Display device, semiconductor device, and electronic device
US7839077B2 (en) 2005-08-30 2010-11-23 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of fabricating the same
US8026877B2 (en) 2003-03-26 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US8188945B2 (en) 2002-06-05 2012-05-29 Semiconductor Energy Laboratory Co., Ld. Semiconductor device
JP2013033280A (ja) * 2001-11-09 2013-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014063749A (ja) * 2004-03-16 2014-04-10 Semiconductor Energy Lab Co Ltd 発光装置
US8723760B2 (en) 2002-01-18 2014-05-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8785949B2 (en) 2001-11-09 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP2014207234A (ja) * 2004-04-28 2014-10-30 株式会社半導体エネルギー研究所 表示装置
KR101564629B1 (ko) * 2009-08-17 2015-10-30 엘지디스플레이 주식회사 유기전계발광소자
JP2017188478A (ja) * 2017-06-19 2017-10-12 株式会社半導体エネルギー研究所 発光装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210325A (ja) * 1985-03-15 1986-09-18 Hitachi Ltd 液晶表示素子
JPH0282221A (ja) * 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
JPH05299177A (ja) * 1992-04-22 1993-11-12 Sharp Corp 薄膜エレクトロ・ルミネッセンス素子
JPH0854836A (ja) * 1994-08-10 1996-02-27 Nec Corp アクティブマトリクス型電流制御型発光素子の駆動回路
JPH09306668A (ja) * 1996-05-13 1997-11-28 Hokuriku Electric Ind Co Ltd El素子とその製造方法
JPH1039792A (ja) * 1996-07-19 1998-02-13 Hokuriku Electric Ind Co Ltd El素子とその製造方法
JPH10335068A (ja) * 1997-05-30 1998-12-18 Idemitsu Kosan Co Ltd 発光型表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210325A (ja) * 1985-03-15 1986-09-18 Hitachi Ltd 液晶表示素子
JPH0282221A (ja) * 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
JPH05299177A (ja) * 1992-04-22 1993-11-12 Sharp Corp 薄膜エレクトロ・ルミネッセンス素子
JPH0854836A (ja) * 1994-08-10 1996-02-27 Nec Corp アクティブマトリクス型電流制御型発光素子の駆動回路
JPH09306668A (ja) * 1996-05-13 1997-11-28 Hokuriku Electric Ind Co Ltd El素子とその製造方法
JPH1039792A (ja) * 1996-07-19 1998-02-13 Hokuriku Electric Ind Co Ltd El素子とその製造方法
JPH10335068A (ja) * 1997-05-30 1998-12-18 Idemitsu Kosan Co Ltd 発光型表示装置

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002352963A (ja) * 2001-05-23 2002-12-06 Sony Corp 表示装置
JP2003076301A (ja) * 2001-09-07 2003-03-14 Matsushita Electric Ind Co Ltd 発光素子、及びそれを用いた表示装置
US9905624B2 (en) 2001-11-09 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2004047410A (ja) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
US8648338B2 (en) 2001-11-09 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising an organic compound layer
JP2013033280A (ja) * 2001-11-09 2013-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
US8324618B2 (en) 2001-11-09 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8154015B2 (en) 2001-11-09 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including thin film transistor
US11063102B2 (en) 2001-11-09 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9054199B2 (en) 2001-11-09 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10680049B2 (en) 2001-11-09 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10516010B2 (en) 2001-11-09 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP2003208110A (ja) * 2001-11-09 2003-07-25 Semiconductor Energy Lab Co Ltd 発光装置
US10461140B2 (en) 2001-11-09 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4493905B2 (ja) * 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US9577016B2 (en) 2001-11-09 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8785949B2 (en) 2001-11-09 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP2004047411A (ja) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
US10978613B2 (en) 2002-01-18 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4490403B2 (ja) * 2002-01-18 2010-06-23 株式会社半導体エネルギー研究所 発光装置
JP2007041612A (ja) * 2002-01-18 2007-02-15 Semiconductor Energy Lab Co Ltd 発光装置、電子機器
US8723760B2 (en) 2002-01-18 2014-05-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8188945B2 (en) 2002-06-05 2012-05-29 Semiconductor Energy Laboratory Co., Ld. Semiconductor device
US10062742B2 (en) 2002-06-05 2018-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004126513A (ja) * 2002-06-05 2004-04-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP4588300B2 (ja) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 半導体装置、電子機器
US8624258B2 (en) 2002-06-05 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9859353B2 (en) 2002-06-05 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8975632B2 (en) 2002-06-05 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293477B2 (en) 2002-06-05 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004085898A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
KR20040025383A (ko) * 2002-09-19 2004-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
JP2006113597A (ja) * 2002-09-25 2006-04-27 Seiko Epson Corp 発光装置
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器
JP2006072390A (ja) * 2002-09-25 2006-03-16 Seiko Epson Corp 発光装置
US7589698B2 (en) 2003-03-17 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Display device, semiconductor device, and electronic device
JP2004288750A (ja) * 2003-03-19 2004-10-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2018146981A (ja) * 2003-03-26 2018-09-20 株式会社半導体エネルギー研究所 発光装置
US11430845B2 (en) 2003-03-26 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US8659523B2 (en) 2003-03-26 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US8026877B2 (en) 2003-03-26 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US9300771B2 (en) 2003-03-26 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US9698207B2 (en) 2003-03-26 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
JP2014063749A (ja) * 2004-03-16 2014-04-10 Semiconductor Energy Lab Co Ltd 発光装置
US9231001B2 (en) 2004-04-28 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US9997099B2 (en) 2004-04-28 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2014207234A (ja) * 2004-04-28 2014-10-30 株式会社半導体エネルギー研究所 表示装置
KR100611657B1 (ko) 2004-06-30 2006-08-10 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
JP2006098663A (ja) * 2004-09-29 2006-04-13 Casio Comput Co Ltd ディスプレイパネル
US7839077B2 (en) 2005-08-30 2010-11-23 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of fabricating the same
JP2007147814A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp 発光装置およびその製造方法並びに電子機器
JP2008152291A (ja) * 2008-03-06 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2008276256A (ja) * 2008-07-17 2008-11-13 Seiko Epson Corp 電気光学装置及び電子機器
KR101564629B1 (ko) * 2009-08-17 2015-10-30 엘지디스플레이 주식회사 유기전계발광소자
JP2017188478A (ja) * 2017-06-19 2017-10-12 株式会社半導体エネルギー研究所 発光装置

Also Published As

Publication number Publication date
JP4748847B2 (ja) 2011-08-17

Similar Documents

Publication Publication Date Title
JP5957512B2 (ja) 電気器具
JP6571630B2 (ja) El表示装置
JP4748847B2 (ja) El表示装置および電気器具
JP4942867B2 (ja) El表示装置及び電子装置
JP5412469B2 (ja) 発光装置及び電気器具
JP5634563B2 (ja) El表示装置
JP4472073B2 (ja) 表示装置及びその作製方法
JP4801260B2 (ja) 電気器具
JP2001076872A (ja) 電気光学装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees