JP2001230682A - 複雑性を低減した系列推定技術のクリティカルパスを短縮する方法および装置 - Google Patents

複雑性を低減した系列推定技術のクリティカルパスを短縮する方法および装置

Info

Publication number
JP2001230682A
JP2001230682A JP2000389807A JP2000389807A JP2001230682A JP 2001230682 A JP2001230682 A JP 2001230682A JP 2000389807 A JP2000389807 A JP 2000389807A JP 2000389807 A JP2000389807 A JP 2000389807A JP 2001230682 A JP2001230682 A JP 2001230682A
Authority
JP
Japan
Prior art keywords
reduced complexity
channel
past
dimensional
technique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000389807A
Other languages
English (en)
Other versions
JP3720258B2 (ja
Inventor
Kameran Azadet
アザデット カメラン
Erich Franz Haratsch
フランツ ハーラッチェ エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2001230682A publication Critical patent/JP2001230682A/ja
Application granted granted Critical
Publication of JP3720258B2 publication Critical patent/JP3720258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03184—Details concerning the metric
    • H04L25/03197—Details concerning the metric methods of calculation involving metrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques
    • H04L25/03235—Trellis search techniques with state-reduction using feedback filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03299—Arrangements for operating in conjunction with other apparatus with noise-whitening circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 状態数限定型系列推定（ＲＳＳＥ）等の複雑
性が低減された系列推定技術の処理時間を改良する方法
および装置を提供する。 【解決手段】 ＲＳＳＥにおけるブランチメトリクスに
対するあり得る値が、事前計算されることにより、パイ
プライン化およびクリティカルパスの短縮化が可能とな
る。チャネルメモリにおけるあり得るすべてのシンボル
の組合せに対しブランチメトリクスを事前計算すること
により、フィードバックループからブランチメトリクス
ユニット（ＢＭＵ）および判定帰還ユニット（ＤＦＵ）
を除去することが可能となり、それによってクリティカ
ルパスが低減される。先取りブランチメトリクスユニッ
ト（ＬＡＢＭＵ）およびシンボル間干渉キャンセラ（Ｉ
ＳＩＣ）が、チャネルメモリに対するあり得る値すべて
に対するブランチメトリクスを事前計算する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概して、チャネル
等化および復号化技術に関し、特に、クリティカルパス
の短い系列推定技術に関する。
【０００２】
【従来の技術】ツイストペア導体を使用するローカルエ
リアネットワーク（ＬＡＮ）のための伝送速度は、１０
メガビット／秒（Ｍｂｐｓ）から１ギガビット／秒（Ｇ
ｂｐｓ）まで累進的に増大してきた。例えば、ギガビッ
トイーサネット（登録商標）１０００Ｂａｓｅ−Ｔ規格
は、１２５ＭＨｚのクロック速度で動作し、１Ｇｂｐｓ
を送信するために４つの銅対を備えたカテゴリ５ケーブ
ルを使用する。コーディングゲインに達するために、送
信機により、周知の方法でトレリス符号化変調（ＴＣ
Ｍ）が使用される。受信機に到着する信号は、一般に、
シンボル間干渉（ＩＳＩ）、クロストーク、エコーおよ
びノイズにより破損される。ジョイント（ｊｏｉｎｔ）
等化および復号化のためのアルゴリズムが、パイプライ
ン化することができない非線形フィードバックループを
組込んでいるため、１０００Ｂａｓｅ−Ｔ受信機に対す
る主な挑戦は、チャネルの等化と、１２５ＭＨｚの要求
されたクロック速度での破損されたトレリス符号化信号
の復号化と、を連帯的に行うということである。
【０００３】データ検出は、しばしば、出力シンボルま
たはビットを生成するために最尤系列推定（ＭＬＳＥ）
を使用することによって実行される。最尤系列推定器
（ＭＬＳＥ）は、周知の方法で、あり得るすべての系列
を考慮し、いずれの系列が実際に送信されたかを決定す
る。最尤系列推定器（ＭＬＳＥ）は、最適復号器であ
り、ジョイント等化および復号化を実行するために周知
のビタビアルゴリズムを適用する。最尤系列推定器（Ｍ
ＬＳＥ）のビタビを用いる実現のより詳細な説明につい
ては、参照をもってその開示内容がすべて本明細書内に
援用されたものとする、Gerhard FettweisおよびHeinri
ch Meyrによる「High-Speed Parallel Viterbi Decodin
g Algorithm and VLSI-Architecture」IEEE Communicat
ion Magazine(May 1991)を参照のこと。
【０００４】ビタビアルゴリズムを採用する最尤系列推
定器（ＭＬＳＥ）のハードウェア複雑性を低減するため
に、「状態数限定型系列推定（ＲＳＳＥ）」アルゴリズ
ム等の最適には及ばない多数の方式が提案または提唱さ
れてきた。判定帰還型系列推定（ＤＦＳＥ）および並列
判定帰還型等化（ＰＤＦＥ）技術の特別な場合と同様、
状態数限定型系列推定（ＲＳＳＥ）技術の説明について
は、例えば、それぞれ参照をもってそれらの開示内容が
すべて本明細書内に援用されたものとする、P.R. Chevi
llatおよびE. Eleftheriouによる「Decoding of Trelli
s-Encoded Signals in the Presence of Intersymbol I
nterference and Noise」IEEE Trans.Commun., vol. 3
7, 669-76, (July 1989)、M. V. EyubogluおよびS.U.H.
Qureshiによる「Reduced-State Sequence Estimation F
or Coded Modulation On Intersymbol Interferece Cha
nnels」IEEE JSAC, vol.7, 989-95 (Aug.1989)またはA.
Duel-HallenおよびC.Heegardによる「Delayed decision
-feedback sequence estimation」IEEE Trans. Commu
n., vol.37, pp.428-436, May 1989を参照のこと。Ｍア
ルゴリズムの説明については、例えば、参照をもってそ
の開示内容がすべて本明細書内に援用されたものとす
る、E. F. Haratschによる「High-Speed VLSIImplement
ation of Reduced Complexity Sequence Estimation Al
gorithms WithApplication to Gigabit Ethernet 1000
Base-T」Int’l Symposium on VLSI Technology, Syste
ms,and Applications, Taipei (Jun.1999)を参照のこ
と。
【０００５】概して、状態数限定型系列推定（ＲＳＳ
Ｅ）技術は、いくつかの状態をマージすることにより最
尤系列推定器（ＭＬＳＥ）の複雑性を低減する。ＲＳＳ
Ｅ技術は、パイプライン化することができない非線形フ
ィードバックループを組込んでいる。これらフィードバ
ックループに関連するクリティカルパスは、高速実現の
ための制限要因である。
【０００６】
【発明が解決しようとする課題】参照をもってその開示
内容がすべて本明細書内に援用されたものとする、１９
９９年６月４日に出願され「Method and Apparatus for
Reducing the Computational Complexity and Relaxin
g the Critical Path of Reduced State SequenceEstim
ation (RSSE) Techniques」と題された米国特許出願第
０９／３２６，７８５号は、所定数の状態に対しＲＳＳ
Ｅ技術のハードウェア複雑性を低減すると共にクリティ
カルパス問題を緩和する状態数限定型系列推定（ＲＳＳ
Ｅ）アルゴリズムを開示している。開示されたＲＳＳＥ
アルゴリズムは、処理時間が大幅に改良されたことを示
しているが、多くの高速アプリケーションに対して追加
の処理ゲインが必要である。従って、処理時間が改善さ
れた状態数限定型系列推定（ＲＳＳＥ）アルゴリズムが
必要とされている。更に、超大規模集積（ＶＬＳＩ）技
術を用いる高速実現により適した状態数限定型系列推定
（ＲＳＳＥ）アルゴリズムが必要とされている。
【０００７】
【課題を解決するための手段】概して、所定の数の状態
に対し、ＲＳＳＥ技術等の複雑性が低減された系列推定
技術の処理時間を改良する方法および装置が開示されて
いる。本発明の１つの特徴に従って、状態数限定型系列
推定（ＲＳＳＥ）技術におけるブランチメトリクスに対
する可能な値が、先取り方式で事前計算されることによ
り、パイプライン化およびクリティカルパスの短縮化が
可能となる。これにより、本発明は、従来からの最適ビ
タビ復号器と同様の遅延を提供する。本発明に従ってチ
ャネルメモリにおけるあり得るすべてのシンボルの組合
せに対しブランチメトリクスを事前計算することによ
り、フィードバックループからブランチメトリクスユニ
ット（ＢＭＵ）および判定帰還ユニット（ＤＦＵ）を除
去することが可能となり、それによってクリティカルパ
スが低減される。例示的な実現において、ブランチメト
リクスユニット（ＢＭＵ）および判定帰還ユニット（Ｄ
ＦＵ）の機能は、クリティカルパスから除去されている
先取りブランチメトリクスユニット（ＬＡＢＭＵ）およ
びシンボル間干渉キャンセラ（ＩＳＩＣ）によって実行
される。
【０００８】チャネルメモリに対するあり得るすべての
値に対しブランチメトリクスを事前計算するために先取
りブランチメトリクスユニット（ＬＡＢＭＵ）を提供す
る状態数限定型推定器（ＲＳＳＥ）が開示されている。
各復号化サイクルの開始時に、１組のマルチプレクサ
（ＭＵＸ）は、対応する生残りパスセル（ＳＰＣ）にお
ける生残りシンボルに基づいて適当なブランチメトリク
スを選択し、その後それらは加算比較選択ユニット（Ａ
ＣＳＵ）に送信される。この時、クリティカルパスは、
１つのＭＵＸ、ＡＣＳＣおよびＳＰＣからなる。開示さ
れたＲＳＳＥは、１次元と多次元のトレリス符号両方に
対して利用することができる。
【０００９】多次元ブランチメトリクスの事前計算が計
算上非常に費用がかかる多次元トレリス符号に対し、計
算上の負荷を低減する修正されたＲＳＳＥが開示されて
いる。多次元トレリス符号の各次元に対するメトリクス
は、別々に事前計算される。そして、適当な１次元ブラ
ンチメトリクスが、その次元の対応する生残りパスセル
（ＳＰＣ）における対応する生残りシンボルに基づいて
選択される。そして、多次元ブランチメトリクスユニッ
トが、その選択された１次元ブランチメトリクスを結合
して、多次元ブランチメトリクスを形成する。本発明の
他の態様によれば、チャネルメモリを短縮することによ
り計算上の複雑性を低減するために、プレフィルタリン
グ技術が使用される。ポストカーソルチャネルメモリ長
を切捨てて１にする１０００Ｂａｓｅ−Ｔギガビットイ
ーサネット実現のために、特定の実現の例が提供されて
いる。
【００１０】生残りパスセル内の生残りメモリユニット
に対する新規なメモリ分割された生残りメモリアーキテ
クチャもまた、開示されている。ゼロレイテンシの判定
帰還ユニット（ＤＦＵ）またはマルチプレクサユニット
（ＭＵＸＵ）において必要とされる生残りシンボルの記
憶のためのレイテンシを防止するために、状態数限定型
系列推定（ＲＳＳＥ）に対しハイブリッド生残りメモリ
構成が開示されている。長さＬのチャネルメモリに対す
るＲＳＳＥ実現において、（ｉ）従来からのＲＳＳＥの
判定帰還ユニット（ＤＦＵ）におけるシンボル間干渉キ
ャンセルのため、および（ｉｉ）本発明によるＲＳＳＥ
のマルチプレクサ（ＭＵＳＵ）におけるブランチメトリ
クスの選択のために、Ｌまでの復号化サイクルに対応す
る生残りシンボルが利用される。本発明は、Ｌまでの復
号化サイクルに対応する生残りをレジスタ交換アーキテ
クチャ（ＲＥＡ）に格納し、後の復号化サイクルに対応
する生残りがトレースバックアーキテクチャ（ＴＢＡ）
かまたはレジスタ交換アーキテクチャ（ＲＥＡ）に格納
される。シンボルは、レジスタ交換アーキテクチャ（Ｒ
ＥＡ）からトレースバックアーキテクチャ（ＴＢＡ）ま
で移動される前に、ワードサイズを低減するために情報
ビットにマップされる。１０００Ｂａｓｅ−Ｔ実現にお
いて、第２メモリ区分のトレースバックアーキテクチャ
（ＴＢＡ）によってもたらされるレイテンシにより、１
０００Ｂａｓｅ−Ｔ規格において受信機に対して指定さ
れる密なひとまとまりのレイテンシの侵害がもたらされ
るため、レジスタ交換アーキテクチャ（ＲＥＡ）が生残
りメモリ全体に対して使用される。
【００１１】
【発明の実施の形態】上述したように、状態数限定型系
列推定（ＲＳＳＥ）等の複雑性が低減された系列推定技
術の処理スピードは、再帰的なフィードバックループに
よって制限される。本発明の１つの特徴によれば、かか
る状態数限定型系列推定（ＲＳＳＥ）技術の処理スピー
ドは、先取り方式でブランチメトリクスを事前計算する
ことによって向上される。ブランチメトリクスの事前計
算は、遅延が従来からのビタビ復号器におけるのと同じ
程度であるように、クリティカルパスを短縮する。本発
明の他の特徴によれば、事前計算の計算上の負荷が、多
次元トレリス符号に対して大幅に低減される。チャネル
メモリを短縮することにより、プレフィルタリングは計
算上の複雑性を低減することができる。本発明のＲＳＳ
Ｅ技術により、ギガビットイーサネット１０００Ｂａｓ
ｅ−Ｔ規格等、高速通信システムに対するＲＳＳＥの実
現が可能となる。
【００１２】トレリス符号化変調 上述したように、ＲＳＳＥ技術は、符号化されていない
信号を等化するか、またはトレリス符号化変調（ＴＣ
Ｍ）を用いて符号化されている信号を連帯的に復号化お
よび等化するために使用される場合、ビタビアルゴリズ
ムの計算上の複雑性を低減する。本発明は、本明細書に
おいて、トレリス符号化信号の復号化および等化を用い
て示されているが、当業者には明らかとなるように、符
号化されていない信号の等化にも適用される。ＴＣＭ
は、帯域限定チャネルに対する結合された符号化および
変調方式である。ＴＣＭのより詳細な説明については、
例えば、参照をもってその開示内容がすべて本明細書内
に援用されたものとする、G.Ungerboeckによる「Trelli
s-Coded Modulation With Redundant Signal Sets」IEE
E Comm., Vol. 25, No. 2, 5-21 (Feb. 1987)を参照の
こと。図１は、トレリス符号化通信システムの等価離散
時間型モデルを示す。
【００１３】図１に示すように、ｍビットからなる情報
シンボルＸnが、ＴＣＭ符号器１１０に供給される。レ
ートｍ’／（ｍ’＋１）の符号器であるＴＣＭ符号器１
１０は、ｍ’入力ビットに対して動作し、ｍ’＋１符号
化ビットを生成する。それらは、採用されたサイズ２
m+1の信号コンステレーションから２m'+1部分集合（各
々のサイズが２m-m'）の１つを選択するために使用さ
れ、符号化されていないビットは、選択された部分集合
内の１つのシンボルａnを選択するために使用される。
例示的な実現では、シンボルａnに対する変調方式とし
て、Ｚレベルパルス振幅変調（Ｚ−ＰＡＭ）が使用され
る。しかしながら、本発明の技術は、当業者には明らか
となるように、ＰＳＫまたはＱＡＭ等の他の変調方式に
適用することも可能である。選択されたシンボルａ
nは、等価離散時間型チャネルに送信される。１次元チ
ャネルとすると、時刻ｎにおけるチャネル出力ｚnは、
次のように与えられる。
【数１】 ここで、ｑnはＩＳＩによって破損された信号であり、
｛ｆi｝，ｉ∈［０，．．，Ｌ］は、等価離散時間型チ
ャネルインパルス応答の係数であり（ｆ0＝１は、一般
性を失わずに仮定されている）、Ｌはチャネルメモリの
長さであり、｛ｗn｝はゼロ平均および変数σ2を含むホ
ワイトガウスノイズを表す。
【００１４】トレリス符号器およびチャネルの連結は、
結合された符号およびチャネル状態を定義する。それ
は、次の式で得られる。
【数２】 ここで、μnは符号状態であり、αn＝（ａn-L，．．，
ａn-1）は時刻ｎにおけるチャネル状態である。受信信
号に対する最適な復号器は、結合された符号およびチャ
ネル状態によって定義されるスーパトレリスに対しビタ
ビアルゴリズムを適用する最尤系列推定器（ＭＬＳＥ）
である。ビタビアルゴリズムの計算および記憶要件は、
状態の数に比例する。スーパトレリスの状態の数は、以
下の式で与えられる。
【数３】 ここで、Ｓは符号状態の数である。
【００１５】ビタビアルゴリズムは、すべての状態に対
し効率よくパスメトリクスを累積することにより、最尤
データ系列を探索する。入力ａnにおける状態ξnからの
遷移に対するブランチメトリックは、以下の式で与えら
れる。
【数４】
【００１６】一般に加算比較選択（ＡＣＳ）計算と呼ば
れる以下のパスメトリック計算に従って、先行状態｛ξ
n｝から状態｛ξn+1｝に入るすべてのパスから、最尤パ
スが選択される。
【数５】
【００１７】ビタビアルゴリズムの実現を、図２に示
す。図２に示すビタビ実現２００は、主成分ブランチメ
トリックユニット（ＢＭＵ）２１０と、加算比較選択ユ
ニット（ＡＣＳＵ）２２０と、生残りメモリユニット
（ＳＭＵ）２３０と、から構成されている。ブランチメ
トリックユニット（ＢＭＵ）２１０は、式（４）に従っ
て状態遷移に対しメトリクスを計算する。ＡＣＳユニッ
ト（ＡＣＳＵ）２２０は、各状態に対し式（５）を計算
し、生残りメモリユニット（ＳＭＵ）２３０は、生き残
っているパスを追跡する。ＢＭＵ２１０およびＳＭＵ２
３０におけるデータフローは、厳密に正方向送りされ、
スループットを向上させるためにいかなるレベルでもパ
イプライン化することができる。式（５）におけるＡＣ
Ｓ演算の再帰に、トレリスの次のステップが復号化され
る前に判断が行われることが必要であるため、高速処理
に対するボトルネックはＡＣＳＵ２２０である。
【００１８】ＲＳＳＥ技術は、トレリスのためにＬチャ
ネル係数｛ｆi｝，ｉ∈［０，．．，Ｌ］の最初のＫの
みが考慮されるようにチャネルメモリを切捨てることに
より、最尤系列推定器（ＭＬＳＥ）の複雑性を低減す
る。参照をもってその開示内容すべてが本明細書内に援
用されたものとする、A. Duel-HallenおよびC. Heegard
による「Delayed decision-feedback sequence estimat
ion」IEEE Trans. Commun., vol. 37, pp. 428-436, Ma
y 1989を参照のこと。更に、各々が参照をもってその開
示内容すべてが本明細書内に援用されたものとする、P.
R.ChevillatおよびE.Eleftheriouによる「Decoding of
Trellis-Encoded Signals in the Presence of Intersy
mbol Interference and Noise」IEEE Trans. Comm., Vo
l. 37, 669-676 (Jul. 1989)と、M. V. Eyubogluおよび
S. U. Qureshiによる「Reduced-State Sequence Estima
tion for Coded Modulation on Intersymbol Interfere
nceChannels」IEEE JSAC, Vol. 7, 989-995 (Aug. 198
9)と、に述べられている集合分割原理は、信号アルファ
ベットに適用される。低減された結合チャネルおよび符
号状態は、ＲＳＳＥにおいて次の式で与えられる。
【数６】 ここで、Ｊn-iはデータシンボルａn-iが属している部分
集合である。異なる部分集合Ｊn-iの数は、２miによっ
て与えられる。ここで、ｍiは時刻ｎ−ｉにおける部分
集合分割の深さを定義する。
【数７】 であることが必要である。
【００１９】低減されたスーパトレリスにおける状態の
数は、以下のように与えられる。
【数８】
【００２０】ＲＳＳＥにおいて、入力ａnにおける低減
された状態ρnに対するブランチメトリックは、以下の
修正された形態をとる。
【外６】 式（１０）において、仮の判定として状態ρnのパス履
歴と関連するデータシンボルをとることにより、状態ρ
nに対しＩＳＩ推定値ｕ（ρn）が計算される。状態ρ
n+1に対する最適パスメトリックは、次の式を計算する
ことによって得られる。
【数９】
【００２１】ＲＳＳＥは、各状態が、低減されたトレリ
スでは考慮されないＩＳＩを説明するためにそれ自体の
生残りパスからの判定帰還を使用する、最適状態には及
ばないトレリス復号化アルゴリズムとして見ることがで
きる。
【００２２】図３は、ＲＳＳＥの実現のためのアーキテ
クチャを示す。図３に示すように、判定帰還ユニット
（ＤＦＵ）３４０の判定帰還セル（ＤＦＣ）は、式（１
０）に従ってＳＭＵ３３０の対応する生残りパスセル
（ＳＰＣ）における生残りを考慮することにより、Ｒ個
のＩＳＩ推定値を計算する。ＢＭＵ３１０における各ブ
ランチメトリックセル（ＢＭＣ）は、１つの状態を離れ
るｂ＝２m'の遷移に対するメトリクスを計算する。各状
態に対し、最適パス選択は、式（１１）に従ってＡＣＳ
セル（ＡＣＳＣ）において実行される。ビタビ復号化と
は対照的に、ＡＣＳＣセルだけでなく、ＤＦＣ、ＢＭＣ
およびＳＰＣセルがクリティカルループ内にある。ビタ
ビアルゴリズムの並列処理のための技術は、式（４）に
おけるブランチメトリック計算が式（５）におけるＡＣ
Ｓ機能の判定に依存しない、という事実を利用する。こ
のように、スループットのｋ倍の増大を得るために、先
取り方式でｋのトレリスステップに対してブランチメト
リクスを計算することができる。参照をもってその開示
内容が本明細書内に援用されたものとする、G. Fettwei
sおよびH. Meyrによる「High-Speed Viterbi Processo
r: A Systolic Array Solution」IEEE JSAC, Vol. 8, 1
520-1534 (Oct. 1990)か、または米国特許第５，０４
２，０３６号を参照のこと。しかしながら、ＳＭＵ３３
０のＳＰＣにおいて生残っているシンボルが式（１０）
における判定帰還計算に必要であるため、ＲＳＳＥ技術
に対し、式（９）のブランチメトリック計算は、ＡＣＳ
Ｕ３２０のＡＣＳＣの判定に依存する。このように、上
述したG. FettweisおよびH. Meyrにおいて述べられてい
るブロック処理技術は、ＲＳＳＥの処理をスピードアッ
プするために採用することができない。
【００２３】ブランチメトリクスの事前計算 ＲＳＳＥにおけるクリティカルパスは、ビタビアルゴリ
ズムにおけるよりも多くの演算を含む。特に、ＢＭＣに
おけるブランチメトリック計算は、処理時間という意味
で非常に費用がかかる可能性がある。それは、適切なコ
ーディングゲイン性能を達成するために、テーブルルッ
クアップを求めるかまたは実行することにより、ユーク
リッド距離を求めなければならないためである。また、
ＤＦＣ３４０−ｎにおける式（１０）の計算は、クリテ
ィカルパスに対し重大な負担をかける可能性がある。本
発明に従ってチャネルメモリにおける可能なシンボルの
組合せすべてに対しすべてのブランチメトリクスを事前
計算することにより、フィードバックループからＢＭＵ
３１０およびＤＦＵ３４０を除去することが可能とな
る。これにより、可能性として、ＲＳＳＥにおけるクリ
ティカルパスの大幅な低減が可能となる。
【００２４】原則として、チャネル状態αn＝
（ａn-L，．．，ａn-1）は、Ｕ＝（２m+1）Lの異なる値
をとることができる。
【外７】
【００２５】
【外８】
【００２６】
【外９】 図１に示すトレリス符号器は、チャネルメモリαnにお
けるすべてのシンボルの組合せすべてが可能でない場合
があった。従って、事前計算されなければならないブラ
ンチメトリクスの数は、Ｍ未満である場合があった。事
前計算されなければならないブランチメトリクスの実際
の数は、低減されたスーパトレリスから決定されなけれ
ばならない。
【００２７】
【外１０】
【００２８】
【外１１】 式（１４）における選択関数は、２mLから１のマルチプ
レクサを用いて実現することができる。
【００２９】なお、式（１２）および（１３）は共に、
式（１１）における再帰的ＡＣ関数における判定から独
立している。これにより、式（１２）および（１３）に
おける事前計算は、厳密に正方向送りされ、いかなるレ
ベルでもパイプライン化することができる。加算比較選
択セル（ＡＣＳＣ）および生残りパスセル（ＳＰＣ）に
加えて、式（１４）における選択関数のみがクリティカ
ルパル内にある。
【００３０】本発明によるブランチメトリクスの事前計
算を伴うＲＳＳＥ４００のアーキテクチャを、図４に示
す。
【外１２】 そして、先取りＢＭＵ（ＬＡＢＭＵ）４１０において事
前計算されたＭ＝２ｂＵのブランチメトリクスはすべ
て、ＭＵＸユニット（ＭＵＸＵ）４３０に送信される。
そして、各復号化サイクルの開始時に、ＭＵＸユニット
（ＭＵＸＵ）４３０における各マルチプレクサ（ＭＵ
Ｘ）４３０−ｎが、対応するＳＰＣ４５０−ｎにおける
生残りシンボルに基づいて適当なブランチメトリクスを
選択し、その後それらはＡＣＳＵ４４０に送信される。
ＭＵＸユニット（ＭＵＸＵ）４３０における各マルチプ
レクサ（ＭＵＸ）４３０−ｎは、対応する生き残りパス
セル（ＳＰＣ）４５０−ｎからＬまでのシンボルをと
る。ＡＣＳＵ４４０およびＳＭＵ４５０は、図３の従来
からのＲＳＳＥ３００におけるものと同様に具体化され
てもよい。ＬＡＢＭＵ４１０の出力は、パイプラインレ
ジスタ４６０に配置される。この時、クリティカルパス
は、ＭＵＸ４３０と、ＡＣＳＣ４４０−ｎと、ＳＰＣ４
５０−ｎとから構成されている。ＭＵＸ４３０は、ＳＰ
Ｃ４５０−ｎにおけるシンボルに依存する式（１４）に
従ってブランチメトリックを選択する。事前計算される
ブランチメトリクスの数が、チャネルメモリＬおよび情
報ビットｍの数によって指数関数的に増大するが、この
技術は、小さいｍ（小さいシンボルコンステレーション
サイズに対応する）および短いＬに対して適している。
【００３１】多次元トレリス符号に対する事前計算 大きい信号コンステレーションのための有意なコーディ
ングゲインは、多次元ＴＣＭを用いて達成することがで
きる。図５は、多次元チャネルに対する多次元トレリス
符号化変調の使用を示す。
【外１３】 ここで、｛ｗn,j｝，ｊ∈［０，．．，Ｂ］は、非相関
独立ホワイトガウスノイズ源である。各チャネルに対す
る送信方式として、Ｚ−ＰＡＭが考慮される。以下の結
果は、他の変調方式に対しても同様に有効である。かか
る等価離散時間型チャネルは、例えば、Ｂ＝４、ｍ＝
８、ｍ’＝２、Ｓ＝８、Ｚ＝５の場合の、銅によるギガ
ビットイーサネット１０００Ｂａｓｅ−Ｔにおいて見る
ことができる。参照をもってその開示内容すべてが本明
細書内に援用されたものとする、K. Azadetによる「Gig
abit Ethernet Over Unshielded Twisted Pair Cable
s」Int’l Symposium on VLSI Technology, Systems, a
nd Applications, Taipei (Jun.1999)を参照のこと。
【００３２】情報ビットｍの数によって、ブランチメト
リクスの事前計算の複雑性が指数関数的に増大するた
め、図４に示すような多次元ブランチメトリクスの事前
計算が、大きい信号コンステレーションサイズに対して
計算上費用がかかり過ぎる場合がある。しかしながら、
符号の１次元成分に対してのみブランチメトリクスの事
前計算を実行することにより、複雑性を大幅に低減する
ことができる。
【００３３】次元ｊにおける１次元ブランチメトリック
は、以下の式を計算することによって事前計算される。
【外１４】
【００３４】
【外１５】 これらＣの入力ａn,jの各々は、式（１６）および（１
７）に従うシンボル間干渉のキャンセル後に（ｚn,j）
がスライスされる対応する部分集合の点に対応する。従
って、Ｂ次元すべてを考慮すると、合計Ｎ＝Ｂ×Ｃ×Ｖ
の１次元ブランチメトリクスが事前計算されなければな
らない。これは、「ブランチメトリクスの事前計算」と
題されたセクションで上述したような、多次元事前計算
に必要な事前計算の数より大幅に少なくすることができ
る。Ｃ＝２、Ｌ＝１およびＺ＝５のギガビットイーサネ
ット１０００Ｂａｓｅ−Ｔの場合、１次元事前計算によ
り、合計４×２×５＝４０の１次元ブランチメトリック
事前計算が生じるのに対し、多次元事前計算の結果は、
２3×２9＝４０９６の４次元ブランチメトリック計算と
なる。
【００３５】ＲＳＳＥにおける更なる処理に対する適当
な１次元ブランチメトリクスの選択は、次の式で与えら
れる。
【外１６】 これは、多次元事前計算に必要な２mLから１のＭＵＸに
比較されるＶから１のＭＵＸを使用することによって実
現することができる（例えば、上記１０００Ｂａｓｅ−
Ｔの例では、５から１のＭＵＸが２５６から１のＭＵＸ
と比較される必要がある）。適当な１次元ブランチメト
リクスが選択された後、多次元ブランチメトリックは次
の式で与えられる。
【数１０】
【００３６】図６は、多次元ＲＳＳＥに対する１次元事
前計算のためのアーキテクチャ６００を示す。
【外１７】 ＭＵＸＵ６３０は、各状態に対し、ＳＰＣ６６０−ｎに
おける生残りシンボルに依存する適当な１次元ブランチ
メトリクスを選択する。各多次元ＢＭＣ（ＭＤ−ＢＭ
Ｃ）６４０−ｎは、選択された１次元ブランチメトリク
スを使用することによって多次元ブランチメトリクスを
計算する。この時、クリティカルパスは、１つのＭＵＸ
６３０、ＭＤ−ＢＭＣ６４０、ＡＣＳＣ６５０およびＳ
ＰＣ６６０からなる。ＭＤ−ＢＭＣ６４０は、Ｂ−１の
加算を実行し、その結果、次元Ｂの数が一般に低いため
クリティカルパス全体に対し負担が小さい。
【００３７】プレフィルタリング ブランチメトリクスの事前計算に対する複雑性がチャネ
ルメモリＬと共に指数関数的に増大することを示した。
しかしながら、図７に示すプレフィルタ７１０を使用す
ることにより、チャネルメモリを短縮することができ
る。各々参照をもってその開示内容すべてが本明細書内
に援用されたものとする、E. F. Haratschによる「High
-Speed VLSI Implementation of Reduced Complexity S
equence Estimation Algorithms With Application to
Gigabit Ethernet 1000 Base-T」Int'l Symposium on V
LSI Technology, Systems, and Applications, Taipei
(Jun. 1999)および１９９９年６月４日に出願され、「M
ethod and Appratus for Reducing the Computational
Complexity and Relaxing the Critical Path of Reduc
ed State Sequence Estimation (RSSE) Techniques」と
題された米国特許出願第０９／３２６，７８５号に述べ
られているように、ホワイトマッチドフィルタの後の等
価離散時間型チャネルが最小フェーズであるため、チャ
ネルメモリは、判定帰還型プレフィルタ（ＤＦＰ）によ
りＲＳＳＥに対する大幅な性能損失無しに低い値のＬに
切捨てることができる。代替的に、プレフィルタ７１０
は、参照をもってその開示内容がすべて本明細書内に援
用されたものとする、D. D. FalconerおよびF. R. Mage
eによる「Adaptive Channel Memory Truncation for Ma
ximum-Likelihood Sequence Estimation」The Bell Sys
tems Technical Journal,Vol. 52, No. 9, 1541-62 (No
v. 1973)に述べられているもの等、線形フィルタとして
実現することができる。
【００３８】このように、ブランチメトリクスの事前計
算が非常に費用がかかる大きいチャネルメモリを備えた
チャネルに対し、その事前計算が可能であるようにチャ
ネルメモリを切捨てるために、プレフィルタを使用する
ことができる。
【００３９】１０００Ｂａｓｅ−Ｔギガビットイーサネ
ット例 以下は、１０００Ｂａｓｅ−Ｔギガビットイーサネット
受信機に対する特定の実現の一例である。本明細書で使
用されている１０００Ｂａｓｅ−Ｔギガビットイーサネ
ット規格および関連用語と計算とについては、例えば、
参照をもってその開示内容が本明細書内に援用されたも
のとするM. Hatamian等による「Designconsidertaions
for Gigabit Ethernet 1000 Base-T twisted pair tran
sceivers」Proc. CICC, Santa Clara, CA, pp. 335-34
2, May 1998を参照のこと。
【００４０】１０００Ｂａｓｅ−Ｔギガビットイーサネ
ット実現のための判定帰還型プレフィルタを、図８に示
す。１０００Ｂａｓｅ−Ｔギガビットイーサネット実現
のための図６の１Ｄ−ＬＡＢＭＵユニットの１つによる
１次元ブランチメトリクスの先取り計算を、図９に示
す。図１０は、１０００Ｂａｓｅ−Ｔギガビットイーサ
ネット実現のための図６のマルチプレクサによる１次元
ブランチメトリクスの選択を示す。最後に、図１１は、
ＳＭＵに対して例示的な１４のマージ深さが利用され
る、１０００Ｂａｓｅ−Ｔギガビットイーサネット実現
に対する状態１のレジスタ交換ネットワーク（ＳＰＣ
ｎ）を示す。
【００４１】判定帰還型プレフィルタ ワイヤ対ｊのポストカーソルメモリ長を１４から１に切
捨てる判定帰還型プレイフィルタ８００を図８に示す。
判定帰還型プレフィルタ８００は、ポストカーソルチャ
ネルインパルス応答のテイルを除去するためにそれ自体
のスライサによって得られる仮の判定を使用するため、
判定帰還等化器（ＤＦＥ）の構成に似ている。
【００４２】１次元ブランチメトリクスの事前計算 有効なポストカーソルチャネルメモリが判定帰還型プレ
フィルタ８００の後のものである場合、各ワイヤ対にお
ける１次元ブランチメトリクスの先取り事前計算に対す
る計算上の複雑性は大したものではない。
【外１８】 これを、図９に示す。図９では、スライサ９１０−ｎ
が、１次元部分集合ＡまたはＢにおける最も近接した点
に対する差を計算する。１つの加算、スライシングおよ
び平方に対し１クロックサイクル時間がある。なお、ブ
ランチメトリクスを事前計算する計算上の複雑性は、チ
ャネルメモリと共に指数関数的に増大する。チャネルメ
モリが２であった場合、１次元ブランチメトリクスはワ
イヤ対毎に事前計算されなければならず、チャネルメモ
リが３であった場合、この数は２５０に増大する。
【００４３】１次元ブランチメトリクスの選択
【外１９】 これは、図１０に示すように５：１ＭＵＸ１０１０によ
って行われる。合計で、６４のかかるマルチプレクサが
必要である。
【００４４】４次元ブランチメトリクスの計算 ４Ｄ−ＢＭＵ６４０は、１次元ブランチメトリクスを合
計することにより、トレリスにおける状態遷移に対応す
る４次元ブランチメトリクスを計算する。４Ｄ−ＢＭＵ
６４０は、クリティカルループ内にある。「多次元トレ
リス符号の事前計算」と題されたセクションで上述した
例に示すように、４次元ブランチメトリクスの先取り事
前計算によりクリティカルループから４Ｄ−ＢＭＵ６４
０を取出すことは、計算上の複雑性という意味で実際的
でない。考慮しなければならない可能性が多すぎるとい
うことが容易に分かる。
【００４５】加算比較選択 各状態に対し、４方向ＡＣＳが実行されなければならな
い。処理をスピードアップするために、P. J. Blackお
よびT. H. Mengによる「A 140-Mb/s, 32-state,radix-4
Viterbi decoder」IEEE JSSC, vol. 27, pp. 1877-185
5, Dec. 1992において提案されているアーキテクチャが
選択された。ここでは、並列な６つの比較により、４つ
の候補の中で最小パスメトリックが選択される。状態メ
トリック正規化は、モジュロ演算を用いて行われる。A.
P. Hekstraによる「An Alternative To Metric Rescal
ing In Viterbi Decoders」IEEE Trans. Commun., vol.
37, pp. 1220-1222, Nov. 1989を参照のこと。
【００４６】生残りメモリ ビタビ符号化において、通常、トレースバックアーキテ
クチャ（ＴＢＡ）は、レジスタ交換アーキテクチャ（Ｒ
ＥＡ）より電力消費が大幅に少ないため、生残りメモリ
に対して好ましいアーキテクチャである。R. Cypherお
よびC. B. Shungによる「Generalized Trace-Back Tech
niques For Survivor Memory ManagementIn The Viterb
i Argorithm」Journal of VLSI Signal Processing, vo
l. 5, pp. 85-94, 1993を参照のこと。しかしながら、
トレースバックアーキテクチャ（ＴＢＡ）はレイテンシ
をもたらすため、ゼロレイテンシのＤＦＵまたはＭＵＸ
Ｕに必要な生残りシンボルを格納するためには使用する
ことができない。このように、ハイブリッド生残りメモ
リ配置は、メモリ長Ｌのチャネルに対する状態数限定型
系列推定（ＲＳＳＥ）実現に対して有利であるように見
える。Ｌまでの符号化サイクルに対応する生残りは、レ
ジスタ交換アーキテクチャ（ＲＥＡ）に格納され、後の
復号化サイクルに対応する生残りは、トレースバックア
ーキテクチャ（ＴＢＡ）に格納される。シンボルは、レ
ジスタ交換アーキテクチャ（ＲＥＡ）からトレースバッ
クアーキテクチャ（ＴＢＡ）に移動される前に、ワード
サイズを低減するために情報ビットにマップされる。し
かしながら、１０００Ｂａｓｅ−Ｔにおいて、生残りメ
モリ全体に対してレジスタ交換アーキテクチャ（ＲＥ
Ａ）が使用されなければならない。それは、トレースバ
ックアーキテクチャ（ＴＢＡ）によってもたらされるレ
イテンシが、１０００Ｂａｓｅ−Ｔ規格における受信機
に対して指定された密なひとまとまりのレイテンシの侵
害をもたらすためである。同様に、第１のレジスタ交換
アーキテクチャ（ＲＥＡ）から第２のレジスタ交換アー
キテクチャ（ＲＥＡ）に移動されたシンボルは、ワード
サイズを低減するために情報ビットにマップされる。
【００４７】生残りメモリアーキテクチャを図１１に示
す。この図には、状態１に対応する第１行のみが示され
ている。
【外２０】 状態数限定型系列推定（ＲＳＳＥ）によって見られるチ
ャネルメモリは１つであるため、第１列のみが、１２ビ
ットで表されＭＵＸＵに供給される４次元シンボルを格
納する。この第１列の後、生残りシンボルは情報ビット
にマップされ、その後８ビットとして格納される。マー
ジ深さが１４である場合、このアーキテクチャは、ハイ
ブリッドメモリ分割を採用しないＳＭＵにおける１３４
４のレジスタに比較して９２８のレジスタが必要であ
り、その場合すべての判定が１２ビットの４次元シンボ
ルとして格納される。
【００４８】本明細書で示し述べた実施の形態および変
形態様は、単に本発明の原理を例示するものであり、本
発明の範囲および精神を逸脱することなく種々の変更態
様が当業者によって実現され得る、ということは理解さ
れなければならない。
【図面の簡単な説明】
【図１】従来からのトレリス符号化通信システムの等価
離散時間型モデルを示す図である。
【図２】ビタビアルゴリズムの従来からの実現を示す図
である。
【図３】状態数限定型推定器（ＲＳＳＥ）の従来からの
実現に対するアーキテクチャを示す。
【図４】本発明によるブランチメトリクスの事前計算を
伴う状態数限定型推定器（ＲＳＳＥ）のアーキテクチャ
を示す図である。
【図５】多次元チャネルのために多次元トレリス符号化
変調の使用を示す図である。
【図６】本発明による多次元状態数限定型系列推定器
（ＲＳＳＥ）の１次元事前計算のためのアーキテクチャ
を示す図である。
【図７】本発明によるチャネルメモリを短縮するために
プレフィルタリング技術を利用する、状態数限定型系列
推定器（ＲＳＳＥ）のアーキテクチャを示す図である。
【図８】ポストカーソルチャネルメモリ長を１４から１
に切捨てる１０００Ｂａｓｅ−Ｔギガビットイーサネッ
ト実現のための判定帰還型プレフィルタを示す図であ
る。
【図９】１０００Ｂａｓｅ−Ｔギガビットイーサネット
実現のための図６の１Ｄ−ＬＡＢＭＵユニットのうちの
１つによる１Ｄブランチメトリクスの先取り事前計算を
示す図である。
【図１０】１０００Ｂａｓｅ−Ｔギガビットイーサネッ
ト実現のための図６のマルチプレクサによる１Ｄブラン
チメトリクスの選択を示す図である。
【図１１】１０００Ｂａｓｅ−Ｔギガビットイーサネッ
ト実現のための状態１に対する新規なメモリ分割された
レジスタ交換ネットワーク（ＳＰＣ−ｎ）を示す図であ
る。
フロントページの続き (72)発明者 エリック フランツ ハーラッチェ アメリカ合衆国 07720 ニュージャーシ ィ，ブラッドリー ビーチ，オーシャン パーク アヴェニュー 100ビー

Claims (59)

    【特許請求の範囲】
  1. 【請求項１】 分散チャネルから受信される信号を、複
    雑性を低減した系列推定技術を用いて処理し、該チャネ
    ルはチャネルメモリを有している方法であって、 該チャネルメモリのあり得る値各々に対しブランチメト
    リクスを事前計算するステップと、 対応する状態からの過去の判定に基づいて該事前計算さ
    れたブランチメトリクスの１つを選択するステップと、 所定の状態に対する最適のパスメトリックを有するパス
    を選択するステップと、を含む方法。
  2. 【請求項２】 【外１】
  3. 【請求項３】 前記パスメトリックは、ある時間の前記
    対応するブランチメトリクスの累積である請求項１記載
    の方法。
  4. 【請求項４】 【外２】
  5. 【請求項５】 前記最適パスメトリックは、最小または
    最大パスメトリックである請求項１記載の方法。
  6. 【請求項６】 前記複雑性が低減された系列推定技術
    は、状態数限定型系列推定（ＲＳＳＥ）技術である請求
    項１記載の方法。
  7. 【請求項７】 前記状態数限定型系列推定（ＲＳＳＥ）
    技術は、判定帰還型系列推定（ＤＦＳＥ）技術である請
    求項６記載の方法。
  8. 【請求項８】 前記状態数限定型系列推定（ＲＳＳＥ）
    技術は、並列判定帰還等化（ＰＤＦＥ）技術である請求
    項６記載の方法。
  9. 【請求項９】 前記複雑性を低減した系列推定技術は、
    ビタビアルゴリズムの実現である請求項１記載の方法。
  10. 【請求項１０】 前記複雑性を低減した系列推定技術
    は、Ｍアルゴリズムの実現である請求項１記載の方法。
  11. 【請求項１１】 対応する状態からの前記過去の判定
    は、対応する生残りパスセル（ＳＰＣ）からの過去のシ
    ンボルに基づく請求項１記載の方法。
  12. 【請求項１２】 対応する状態からの前記過去の判定
    は、対応する加算比較選択セル（ＡＣＳＣ）からの過去
    の判定に基づく請求項１記載の方法。
  13. 【請求項１３】 分散チャネルから受信される多次元ト
    レリス符号信号を、複雑性を低減した系列推定技術を用
    いて処理し、該チャネルはチャネルメモリを有している
    方法であって、 該チャネルメモリのあり得る値各々に対しおよび該多次
    元トレリス符号の各次元に対し１次元ブランチメトリッ
    クを事前計算するステップと、 対応する状態からの過去の判定に基づいて該事前計算さ
    れた１次元ブランチメトリックの１つを選択するステッ
    プと、 該選択された１次元ブランチメトリクスを結合すること
    により多次元ブランチメトリックを取得するステップ
    と、を含む方法。
  14. 【請求項１４】 【外３】
  15. 【請求項１５】 【外４】
  16. 【請求項１６】 対応する状態からの前記過去の判定
    は、対応する生残りパスセル（ＳＰＣ）からの過去のシ
    ンボルに基づいている請求項１３記載の方法。
  17. 【請求項１７】 対応する状態からの前記過去の判定
    は、対応する加算比較選択セル（ＡＣＳＣ）からの過去
    の判定に基づいている請求項１３記載の方法。
  18. 【請求項１８】 分散チャネルから受信される多次元ト
    レリス符号信号を、複雑性を低減した系列推定技術を用
    いて処理し、該チャネルはチャネルメモリを有している
    方法であって、 該チャネルメモリのあり得る値各々に対しおよび該多次
    元トレリス符号の各次元に対し１次元ブランチメトリッ
    クを事前計算するステップと、 該１次元ブランチメトリックを結合して少なくとも２次
    元ブランチメトリクスにするステップと、 対応する状態からの過去の判定に基づいて該少なくとも
    ２次元ブランチメトリクスの１つを選択するステップ
    と、を含む方法。
  19. 【請求項１９】 【外５】
  20. 【請求項２０】 複雑性を低減した系列推定器での更な
    る処理のための特定の状態および入力に対応する適当な
    少なくとも２次元ブランチメトリクスの前記選択は、該
    状態および該少なくとも２次元に対する前記生残りシン
    ボルに基づいており、前記選択を、前記次元に対する前
    記状態、入力および異なるチャネル割当についての事前
    計算された少なくとも２次元ブランチメトリクスすべて
    の間で実行する請求項１８記載の方法。
  21. 【請求項２１】 対応する状態からの前記過去の判定
    は、対応する生残りパスセル（ＳＰＣ）からの過去のシ
    ンボルに基づいている請求項１８記載の方法。
  22. 【請求項２２】 対応する状態からの前記過去の判定
    は、対応する加算比較選択セル（ＡＣＳＣ）からの過去
    の判定に基づいている請求項１８記載の方法。
  23. 【請求項２３】 前記選択された少なくとも２次元ブラ
    ンチメトリックを結合することにより多次元ブランチメ
    トリックを取得するステップを更に含む請求項１８記載
    の方法。
  24. 【請求項２４】 分散チャネルから受信される信号を、
    複雑性を低減した系列推定技術を用いて処理し、該チャ
    ネルはチャネルメモリを有している方法であって、 該信号をプレフィルタリングすることにより該チャネル
    メモリを短縮するステップと、 該短縮されたチャネルメモリのあり得る値各々に対しブ
    ランチメトリクスを事前計算するステップと、 対応する状態からの過去の判定に基づいて該事前計算さ
    れたブランチメトリクスの１つを選択するステップと、 所定の状態に対する最適パスメトリックを有するパスを
    選択するステップと、を含む方法。
  25. 【請求項２５】 前記プレフィルタリングするステップ
    は、仮の判定を用いて重要性の低いタップをキャンセル
    する低複雑性キャンセルアルゴリズムで重要性の低いタ
    ップを処理するステップと、状態数限定型系列推定（Ｒ
    ＳＳＥ）技術で重要性の高いタップを処理するステップ
    と、を更に含む請求項２４記載の方法。
  26. 【請求項２６】 前記低複雑性キャンセルアルゴリズム
    は、判定帰還型フィルタ（ＤＦＰ）技術である請求項２
    ４記載の方法。
  27. 【請求項２７】 前記低複雑性キャンセルアルゴリズム
    は、線形等化器技術を利用する請求項２４記載の方法。
  28. 【請求項２８】 前記低複雑性キャンセルアルゴリズム
    は、軟判定帰還型プレフィルタ（ＤＦＰ）技術である請
    求項２４記載の方法。
  29. 【請求項２９】 前記低複雑性キャンセルアルゴリズム
    は、前記重要性の低いタップに関連するシンボル間干渉
    を低減する請求項２４記載の方法。
  30. 【請求項３０】 前記重要性の高いタップは、タップ数
    Ｕより少ないタップからなり、ＵはＬ未満の所定数であ
    る請求項２４記載の方法。
  31. 【請求項３１】 前記複雑性を低減した系列推定技術
    は、判定帰還型系列推定（ＤＦＳＥ）技術である請求項
    ２４記載の方法。
  32. 【請求項３２】 前記複雑性を低減した系列推定技術
    は、並列判定帰還等化（ＰＤＦＥ）技術である請求項２
    ４記載の方法。
  33. 【請求項３３】 前記複雑性を低減した系列推定技術
    は、状態数限定型系列推定（ＲＳＳＥ）技術である請求
    項２４記載の方法。
  34. 【請求項３４】 前記複雑性を低減した系列判定技術
    は、ビタビアルゴリズムの実現である請求項２４記載の
    方法。
  35. 【請求項３５】 前記複雑性を低減した系列判定技術
    は、Ｍアルゴリズムの実現である請求項２４記載の方
    法。
  36. 【請求項３６】 対応する状態からの前記過去の判定
    は、対応する生残りパスセル（ＳＰＣ）からの過去のシ
    ンボルに基づく請求項２４記載の方法。
  37. 【請求項３７】 対応する状態からの前記過去の判定
    は、対応する加算比較選択セル（ＡＣＳＣ）からの過去
    の判定に基づく請求項２４記載の方法。
  38. 【請求項３８】 分散チャネルから受信される信号を、
    複雑性を低減した系列推定技術を用いて処理し、該チャ
    ネルはチャネルメモリを有している方法であって、 該信号をプレフィルタリングすることにより該チャネル
    メモリを短縮するステップと、 該短縮されたチャネルメモリのあり得る値各々に対しお
    よび多次元トレリス符号の各次元に対し１次元ブランチ
    メトリックを事前計算するステップと、 該１次元ブランチメトリックを結合して少なくとも２次
    元ブランチメトリクスにするステップと、 対応する状態からの過去の判定に基づいて該少なくとも
    ２次元ブランチメトリクスの１つを選択するステップ
    と、を含む方法。
  39. 【請求項３９】 長さＬのチャネルメモリを有するチャ
    ネルのための複雑性を低減した系列推定器に対するハイ
    ブリッドな生残りメモリアーキテクチャであって、Ｌま
    での復号化サイクルに対応する生残りを格納するレジス
    タ交換アーキテクチャ（ＲＥＡ）と、後の復号化サイク
    ルに対応する生残りを格納するトレースバックアーキテ
    クチャ（ＴＢＡ）と、を具備し、前記レジスタ交換アー
    キテクチャ（ＲＥＡ）から前記トレースバックアーキテ
    クチャ（ＴＢＡ）へ移動されるシンボルは、情報ビット
    にマップされる生残りメモリアーキテクチャ。
  40. 【請求項４０】 前記複雑性を低減した系列推定技術
    は、状態数限定型系列推定（ＲＳＳＥ）技術である請求
    項３９記載の生残りメモリアーキテクチャ。
  41. 【請求項４１】 前記複雑性を低減した系列推定技術
    は、ビタビアルゴリズムの実現である請求項３９記載の
    生残りメモリアーキテクチャ。
  42. 【請求項４２】 前記複雑性を低減した系列推定技術
    は、Ｍアルゴリズムの実現である請求項３９記載の生残
    りメモリアーキテクチャ。
  43. 【請求項４３】 長さＬのチャネルメモリを有するチャ
    ネルのための複雑性を低減した系列推定器に対するハイ
    ブリッドな生残りメモリアーキテクチャであって、Ｌま
    での復号化サイクルに対応する生残りを格納する第１の
    レジスタ交換アーキテクチャ（ＲＥＡ）と、後の復号化
    サイクルに対応する生残りを格納する第２のレジスタ交
    換アーキテクチャ（ＲＥＡ）と、を具備し、前記第１の
    レジスタ交換アーキテクチャ（ＲＥＡ）から前記第２の
    レジスタ交換アーキテクチャ（ＲＥＡ）へ移動されるシ
    ンボルは、情報ビットにマップされる生残りメモリアー
    キテクチャ。
  44. 【請求項４４】 前記複雑性を低減した系列推定技術
    は、状態数限定型系列推定（ＲＳＳＥ）技術である請求
    項４３記載の生残りメモリアーキテクチャ。
  45. 【請求項４５】 前記複雑性を低減した系列推定技術
    は、ビタビアルゴリズムの実現である請求項４３記載の
    生残りメモリアーキテクチャ。
  46. 【請求項４６】 前記複雑性を低減した系列推定技術
    は、Ｍアルゴリズムの実現である請求項４３記載の生残
    りメモリアーキテクチャ。
  47. 【請求項４７】 チャネルメモリを有する分散チャネル
    から受信した信号を処理する、複雑性を低減した系列推
    定器であって、該チャネルメモリのあり得る値各々に対
    しブランチメトリクスを事前計算する先取りブランチメ
    トリクスユニットと、対応する状態からの過去の判定に
    基づいて該事前計算されたブランチメトリクスの１つを
    選択するマルチプレクサと、所定の状態に対し最適パス
    メトリックを有するパスを選択する加算比較選択ユニッ
    トと、を具備する複雑性を低減した系列推定器。
  48. 【請求項４８】 対応する状態からの前記過去の判定
    は、対応する生残りパスセル（ＳＰＣ）からの過去のシ
    ンボルに基づく請求項４７記載の複雑性を低減した系列
    推定器。
  49. 【請求項４９】 対応する状態からの前記過去の判定
    は、対応する加算比較選択セル（ＡＣＳＣ）からの過去
    の判定に基づく請求項４７記載の複雑性を低減した系列
    推定器。
  50. 【請求項５０】 チャネルメモリを有する分散チャネル
    から受信した信号を処理する、複雑性を低減した系列推
    定器であって、 該チャネルメモリのあり得る値各々に対しおよび多次元
    トレリス符号の各次元に対し１次元ブランチメトリック
    を事前計算する先取りブランチメトリクスユニットと、 対応する状態からの過去の判定に基づいて該事前計算さ
    れた１次元ブランチメトリックの１つを選択するマルチ
    プレクサと、 該選択された１次元ブランチメトリクスを結合すること
    により多次元ブランチメトリックを取得する多次元ブラ
    ンチメトリックセルと、を具備する複雑性を低減した系
    列推定器。
  51. 【請求項５１】 対応する状態からの前記過去の判定
    は、対応する生残りパスセル（ＳＰＣ）からの過去のシ
    ンボルに基づくこ請求項５０記載の複雑性を低減した系
    列推定器。
  52. 【請求項５２】 対応する状態からの前記過去の判定
    は、対応する加算比較選択セル（ＡＣＳＣ）からの過去
    の判定に基づく請求項５０記載の複雑性を低減した系列
    推定器。
  53. 【請求項５３】 チャネルメモリを有する分散チャネル
    から受信した信号を処理する、複雑性を低減した系列推
    定器であって、該チャネルメモリのあり得る値各々に対
    しおよび多次元トレリス符号の各次元に対し１次元ブラ
    ンチメトリックを事前計算する先取りブランチメトリク
    スユニットと、該１次元ブランチメトリックを結合して
    少なくとも２次元ブランチメトリクスにする手段と、対
    応する状態からの過去の判定に基づいて該少なくとも２
    次元ブランチメトリックの１つを選択するマルチプレク
    サと、該選択された少なくとも２次元ブランチメトリッ
    クを結合することにより多次元ブランチメトリックを取
    得する多次元ブランチメトリックセルと、を具備する複
    雑性を低減した系列推定器。
  54. 【請求項５４】 対応する状態からの前記過去の判定
    は、対応する生残りパスセル（ＳＰＣ）からの過去のシ
    ンボルに基づく請求項５３記載の複雑性を低減した系列
    推定器。
  55. 【請求項５５】 対応する状態からの前記過去の判定
    は、対応する加算比較選択セル（ＡＣＳＣ）からの過去
    の判定に基づく請求項５３記載の複雑性を低減した系列
    推定器。
  56. 【請求項５６】 チャネルメモリを有する分散チャネル
    から受信した信号を処理する、複雑性を低減した系列推
    定器であって、該チャネルメモリを短縮するプレフィル
    タと、該チャネルメモリのあり得る値各々に対しブラン
    チメトリクスを事前計算する先取りブランチメトリクス
    ユニットと、対応する状態からの過去の判定に基づいて
    該事前計算されたブランチメトリクスの１つを選択する
    マルチプレクサと、所定の状態に対する最適パスメトリ
    ックを有するパスを選択する加算比較選択ユニットと、
    を具備する複雑性を低減した系列推定器。
  57. 【請求項５７】 対応する状態からの前記過去の判定
    は、対応する生残りパスセル（ＳＰＣ）からの過去のシ
    ンボルに基づく請求項５６記載の複雑性を低減した系列
    推定器。
  58. 【請求項５８】 対応する状態からの前記過去の判定
    は、対応する加算比較選択セル（ＡＣＳＣ）からの過去
    の判定に基づく請求項５６記載の複雑性を低減した系列
    推定器。
  59. 【請求項５９】 チャネルメモリを有する分散チャネル
    から受信した信号を処理する、複雑性を低減した系列推
    定器であって、該チャネルメモリを短縮するプレフィル
    タと、 該短縮されたチャネルメモリのあり得る値各々に対しお
    よび多次元トレリス符号の各次元に対し１次元ブランチ
    メトリックを事前計算する多次元先取りブランチメトリ
    クスユニットと、 該１次元ブランチメトリックを結合して少なくとも２次
    元ブランチメトリクスにする手段と、 対応する状態からの過去の判定に基づいて該少なくとも
    ２次元ブランチメトリクスの１つを選択するマルチプレ
    クサと、を具備する複雑性を低減した系列推定器。
JP2000389807A 1999-12-23 2000-12-22 複雑性を低減した系列推定技術のクリティカルパスを短縮する方法および装置 Expired - Fee Related JP3720258B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/471,920 US6999521B1 (en) 1999-12-23 1999-12-23 Method and apparatus for shortening the critical path of reduced complexity sequence estimation techniques
US09/471920 1999-12-23

Publications (2)

Publication Number Publication Date
JP2001230682A true JP2001230682A (ja) 2001-08-24
JP3720258B2 JP3720258B2 (ja) 2005-11-24

Family

ID=23873508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000389807A Expired - Fee Related JP3720258B2 (ja) 1999-12-23 2000-12-22 複雑性を低減した系列推定技術のクリティカルパスを短縮する方法および装置

Country Status (7)

Country Link
US (2) US6999521B1 (ja)
EP (1) EP1111863B1 (ja)
JP (1) JP3720258B2 (ja)
KR (2) KR100783852B1 (ja)
AU (1) AU7237100A (ja)
CA (1) CA2327910A1 (ja)
TW (1) TW507431B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725931B1 (ko) * 2004-12-17 2007-06-11 한국전자통신연구원 하이브리드 역추적 장치 및 그를 이용한 고속 비터비 복호시스템
JP2008532192A (ja) * 2004-11-08 2008-08-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マルチトラック・デジタルデータ記憶装置のビット検出

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656959B2 (en) * 2001-04-13 2010-02-02 Agere Systems Inc. Pipelined decision-feedback unit in a reduced-state viterbi detector with local feedback
US20050264906A1 (en) * 2004-05-25 2005-12-01 Haratsch Erich F Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system
US7170947B2 (en) * 2001-07-18 2007-01-30 Massana Research Limited Data receiver
WO2004104790A2 (en) * 2003-05-20 2004-12-02 Kagutech Ltd. Digital backplane
US7380199B2 (en) * 2004-05-25 2008-05-27 Agere Systems Inc. Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced-state Viterbi detector
GB0417292D0 (en) * 2004-08-03 2004-09-08 Ttp Communications Ltd Method of and apparatus for improving computational efficiency in sequence estimation
US7555040B2 (en) * 2004-11-05 2009-06-30 Interdigital Technology Corporation Method and apparatus for generating equalizer filter tap coefficients
KR100689039B1 (ko) * 2005-02-01 2007-03-09 삼성전자주식회사 순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더
KR100659777B1 (ko) 2005-12-21 2006-12-20 고려대학교 산학협력단 시스톨릭 패스 메모리, 이를 이용한 비터비 디코더의 패스메모리 및 비터비 디코더
US20070266303A1 (en) * 2006-04-27 2007-11-15 Qualcomm Incorporated Viterbi decoding apparatus and techniques
JP4666646B2 (ja) * 2006-08-24 2011-04-06 ルネサスエレクトロニクス株式会社 軟判定ビタビ復号装置および方法、復号装置および方法
US7903727B2 (en) * 2006-11-24 2011-03-08 Via Technologies, Inc. Channel memory length selection method and apparatus for wireless communication systems
US7831892B2 (en) * 2007-01-20 2010-11-09 Harris Corporation Generic, reduced state, maximum likelihood decoder
US7831893B2 (en) * 2007-01-20 2010-11-09 Harris Corporation Reduced state trellis decoder using programmable trellis parameters
KR101466694B1 (ko) * 2007-08-28 2014-11-28 삼성전자주식회사 Ｅｃｃ 회로, ｅｃｃ 회로를 구비하는 메모리 시스템 및그의 오류 정정 방법
KR20090083110A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 비터비 디코더 및 비터비 디코딩 방법
US8831063B2 (en) * 2008-03-18 2014-09-09 Qualcomm Incorporated Single carrier burst structure for decision feedback equalization and tracking
US10243591B2 (en) * 2016-08-30 2019-03-26 International Business Machines Corporation Sequence detectors
TWI729755B (zh) * 2020-04-01 2021-06-01 智原科技股份有限公司 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法
CN111624964B (zh) * 2020-05-27 2021-08-06 甬矽电子(宁波)股份有限公司 权限动态管控方法、装置、服务端和可读存储介质

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136593A (en) 1989-10-30 1992-08-04 Carnegie-Mellon University Apparatus and method for fixed delay tree search
US5220570A (en) 1990-11-30 1993-06-15 The Board Of Trustees Of The Leland Stanford Junior University Programmable viterbi signal processor
US5537424A (en) * 1994-08-12 1996-07-16 International Business Machines Corporation Matched spectral null codes with partitioned systolic trellis structures
FR2724273B1 (fr) * 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
JP3171772B2 (ja) * 1995-08-23 2001-06-04 沖電気工業株式会社 ビタビ復号方法及びビタビ復号装置
FR2738427B1 (fr) * 1995-08-31 1997-11-21 Sgs Thomson Microelectronics Decodeur convolutif utilisant l'algorithme de viterbi
JP3674111B2 (ja) * 1995-10-25 2005-07-20 三菱電機株式会社 データ伝送装置
DE19545473C2 (de) 1995-12-06 1998-03-12 Kommunikations Elektronik Verfahren zur digitalen Nachrichtenübertragung über ein elektrisches Kabel
KR0157121B1 (ko) * 1995-12-15 1999-02-18 김광호 비터비 디코더의 경로 메트릭 계산회로
KR0169681B1 (ko) * 1995-12-30 1999-03-20 배순훈 비터비 복호기
FR2745139A1 (fr) 1996-02-21 1997-08-22 Philips Electronics Nv Systeme de transmissions numeriques a modulation a phase continue
JP3293742B2 (ja) 1996-06-28 2002-06-17 日本電気株式会社 判定帰還型信号推定器
US5970104A (en) * 1997-03-19 1999-10-19 Cadence Design Systems, Inc. Method and apparatus for generating branch metrics and branch indices for convolutional code Viterbi decoders
KR19980079114A (ko) * 1997-04-30 1998-11-25 배순훈 트렐리스 코드 데이터의 디코딩방법 및 장치
US5931966A (en) 1997-05-19 1999-08-03 Carnegie Mellon University Viterbi detector with a pipelined look-up table of squared errors
JP3747604B2 (ja) * 1997-12-19 2006-02-22 ソニー株式会社 ビタビ復号装置
US6738949B2 (en) * 1998-05-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. Error correction circuit and error correction method
US6201831B1 (en) 1998-11-13 2001-03-13 Broadcom Corporation Demodulator for a multi-pair gigabit transceiver
US6553541B1 (en) * 1999-04-14 2003-04-22 Texas Instruments Incorporated Reduced-complexity sequence detection
US7000175B2 (en) * 2000-11-03 2006-02-14 Agere Systems Inc. Method and apparatus for pipelined joint equalization and decoding for gigabit communications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532192A (ja) * 2004-11-08 2008-08-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マルチトラック・デジタルデータ記憶装置のビット検出
KR100725931B1 (ko) * 2004-12-17 2007-06-11 한국전자통신연구원 하이브리드 역추적 장치 및 그를 이용한 고속 비터비 복호시스템
US7530010B2 (en) 2004-12-17 2009-05-05 Electronics And Telecommunications Research Institute Hybrid trace back apparatus and high-speed viterbi decoding system using the same

Also Published As

Publication number Publication date
KR20010062638A (ko) 2001-07-07
KR100785410B1 (ko) 2007-12-13
AU7237100A (en) 2001-06-28
TW507431B (en) 2002-10-21
EP1111863A2 (en) 2001-06-27
US6999521B1 (en) 2006-02-14
KR100783852B1 (ko) 2007-12-10
JP3720258B2 (ja) 2005-11-24
EP1111863B1 (en) 2015-09-02
US20060039492A1 (en) 2006-02-23
EP1111863A3 (en) 2004-04-14
KR20070080246A (ko) 2007-08-09
US7499498B2 (en) 2009-03-03
CA2327910A1 (en) 2001-06-23

Similar Documents

Publication Publication Date Title
KR100785410B1 (ko) 하이브리드 서바이버 메모리 구조체
US7363576B2 (en) Method and apparatus for pipelined joint equalization and decoding for gigabit communications
US8699557B2 (en) Pipelined decision-feedback unit in a reduced-state Viterbi detector with local feedback
US6690754B1 (en) Method and apparatus for reducing the computational complexity and relaxing the critical path of reduced state sequence estimation (RSSE) techniques
US8949700B2 (en) Method and apparatus for joint equalization and decoding of multidimensional codes transmitted over multiple symbol durations
Haratsch et al. A 1-Gb/s joint equalizer and trellis decoder for 1000BASE-T Gigabit Ethernet
US8189704B2 (en) Method and apparatus for joint equalization and decoding of multilevel codes
Haratsch High-speed VLSI implementation of reduced complexity sequence estimation algorithms with application to Gigabit Ethernet 1000Base-T
US7188302B2 (en) Parallel decision-feedback decoder and method for joint equalizing and decoding of incoming data stream
Haratsch et al. High-speed reduced-state sequence estimation
Haratsch et al. A low complexity joint equalizer and decoder for 1000Base-T Gigabit Ethernet
Bauer et al. Performance of sequential detection schemes for trellis-encoded data signals distorted by intersymbol interference
Gu et al. Complexity reduction of the decoders for interleaved trellis coded modulation schemes for 10 Gigabit Ethernet over copper
Al-Sanie et al. Reduced-complexity sequence estimation for trellis coded modulation with outer Reed-Solomon codes over ISI channels

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees