JP2008532192A - マルチトラック・デジタルデータ記憶装置のビット検出 - Google Patents

Abstract

光及び磁気データ記憶用途でのマルチトラック・フォーマットの使用は、データ密度及びデータ転送レートを含むシステム性能に複数の改善を提供する。しかし、データ密度の完全なる利点は、ジョイント等化及びジョイント検出の使用を通じてのみ実現され得る。これらの機能の実装の複雑性は、変換ドメイン等化構成と、時間変化するトレリスの横型検索に基づく低減した複雑度の検出方法とにより対処される。トレリスは、サンプルの元の近傍に関係するシーケンスの隣接トラックからサンプルを配置することにより得られた、２次元の目標応答の１次元表現から生じる。

Description

本発明は、概して磁気記録データ記憶装置又は光記憶装置のような記憶媒体からの情報の読み出しに関する。

情報記憶媒体（磁気又は光記憶装置）の記憶密度及びデータ転送レートを増加させるニーズは、当該技術分野において周知の目標である。典型的なこのような装置で、データは、磁気記録ではデータが媒体の磁性の方向として符号化されるトラックとして、又は光記憶装置の場合には光学式マークの存在若しくは不在として、フォーマットされて格納される。データは、記憶媒体で符号化データと共に変化する信号を生成するリードトランスデューサ素子（read transducer element）で取り出される。この信号は、記憶媒体及びリードトランスデューサの特性を考慮して、高い信頼度で元のデータを再生することが目的のリードチャネルとして知られる装置により処理される。

データは高密度で格納されるため、通常ではトランスデューサの応答は媒体上の複数の符号化データシンボルに広がる。従って、リードトランスデューサからの受信信号は、トランスデューサの下の符号化データシンボルと、このシンボルの前後の符号化データシンボルとの組み合わせである。このシステムの特性は、シンボル間干渉（ISI：inter-symbol interference）として知られる。これを考慮してこのようなシンボル間干渉の存在の際のデータの信頼度を回復するように効率的なリードチャネルを実装する方法は、当該技術分野において周知である。

リードトランスデューサが近くの符号化データシンボルに応答するため、通常では符号化データのトラックは、隣接トラックからの干渉がデータ再生処理への影響を制限するのに十分小さくなることを確保するのに十分な間隔で分離される。

高密度の記憶装置を実現するために、トラック間の間隔は低減され得る。更に、高いデータ転送レートを実現するために、強固に固定された複数のリードトランスデューサ（N_R）を有する複数のヘッドトランスデューサの使用が使用され得る。この場合、複数のトラックが同時に書き込み及び／読み出し可能であるため、その結果、係数N_Rだけデータ転送レートの増加を生じる。

結果の読み出し信号は、双方のトラック方向の干渉とトラック間の干渉とを有する。従って、これらの信号を受け取り、この２次元のISIを考慮して高い信頼度で元のデータを効率的に再生するリードチャネルシステムを開発する必要がある。

本発明は、同時に読み出される複数のトラックを有する媒体から読み出されたデータを再生する装置を開示し、各トラックの読み出し信号は、そのトラックと他のトラックとの双方からの複数のデータシンボルからの分担（contribution）を有する。

N_Rのリードトランスデューサのそれぞれからの信号は、自動利得制御処理で個々に処理され、低域通過フィルタでフィルタリングされる。各信号は、サンプリング周波数F_SAMPLEでアナログ・デジタル変換器によりサンプリングされ、各読み出し信号のデジタルサンプルを提供する。これらのN_Rのグループのサンプルは、ジョイント・イコライザ（joint equalizer）により処理され、N_Eのデジタルサンプルを生成する。これは、高速変換プロセッサを使用して、Nのサンプルのグループを各行から変換ドメインに変換することにより効率的に実現される。N×N_Rのブロックはブロックの各要素と必要な各出力行の１つの係数とを乗算することにより処理され、NのサンプルのN_Eのグループを生じる。これらのグループのそれぞれは、高速逆変換プロセッサを使用して元のドメインに逆変換される。Nのサンプルのグループを重ねることにより、全体の等化が効率的に実現される。等化係数は、読み出しサンプルを所定の又はプログラム可能な２次元の部分応答に等化するように選択される。

ジョイント・イコライザからのN_Eの出力サンプルは、信号を再サンプリングしてシンボルレートのサンプルを提供するN_Eのサンプルレートの変換器により処理される。これらのシンボルレートのサンプルは、これらのサンプル及び等化される２次元の部分応答の認識を使用し、元のN_Dのデータサンプルを再生するジョイント検出器により使用される。ジョイント検出は、時間変化する１次元の部分応答として２次元の部分応答をみなし、低減状態検出アルゴリズム（reduced state detection algorithm）を使用してデータを再生することにより、効率的に実現される。検出器で維持される状態の数を低減することにより、高い検出性能を維持しつつ、実際に効率的な検出が実現可能になる。

本発明の目的を実現するため、２次元パターンの読み出し又は書き込み方向に沿って複数行のマークの幅を有する２次元パターンのマークに格納されたビットを有する記録担体からビットを取り出す方法であり、複数行の幅に沿って分配されたマークより多くのマークが行の長さに沿って分配され、マークのサンプリングにより、マークの信号波形のサンプルが隣接マークからの２次元のシンボル間干渉により影響を受けることを生じる方法は、サンプルを取り出すステップと、一式の出発状態（departure state）と一式の到着状態（arrival state）とを備えたトレリス（trellis）を使用してサンプルを処理するステップと、現在のサンプルの処理中に使用するために各到着状態を更なる出発状態に変換することによりトレリスを構築するステップと、特定のバックトラップ量（backtracking depth）でのトレリスに沿ったバックトラック動作又はトレースバック動作に基づいて出力ビットを提供するステップとを有する。この方法は、隣接行からの隣接マークに対応するそれぞれ次のサンプルを取り出すことにより、トレリスの状態が２次元パターンから構築され、トレリスは１次元のトレリスであり、それぞれ次のサンプルは１次元のトレリスの入力として使用されることを特徴とする。

隣接行からの隣接マークに対応するそれぞれ次のサンプルを取り出すことにより、検出器の入力は、２次元から１次元に変換され、次のトレリス動作は、トレリスを構築するときに、サンプルの元の近傍を考慮する。

依然としてシンボル間干渉を確立するために必要になるエリアをカバーするマークの２次元配列を１次元で読み出すことにより、データ検出のタスクは１次元のトレリスに減少するため、２次元のトレリスの対策に戻らなければならない代わりに、トレリスに関する既知の技術が適用可能である。行毎（row by row）の手法に比べて、この対策はより信頼のある出力ビットを生じる。その理由は、既に処理された隣接ビットのシンボル間干渉がトレリスで直ちに考慮可能であるからである。行毎の手法では、シンボル間干渉は、隣接行が検出された後にのみ考慮され得る。

この方法の更なる実施例では、サンプルの取り出しが２次元配列の境界に到達すると、かつての同じ行からの隣接マークのビットに対応する次のサンプルを取り出すことにより、トレリスの状態は２次元パターンから構築される。

このことは、２次元配列の境界の行での動作を規定する。

かつての同じ行から次のサンプルを取り出すことにより、検出は読み出し方向に前進し、効率的に、サンプルの取り出しが移動していた方向を反転する。

更なる実施例では、次のサンプルに対応するマークは、行に沿った蛇行パターンを形成する。

サンプルの取り出しが２次元配列の境界に到達すると、かつての同じ行からの隣接マークのビットに対応する次のサンプルを取り出すことにより、トレリスの状態は２次元パターンから構築される。取り出しがマークに沿って移動しているときに作るパターンは、行に沿った蛇行パターンであり、取り出し方向は２次元配列の各境界で反転する。従って、取り出しは最初の行から最後の行に進み、次に方向を反転し、再び最後の行から開始し、再び最初の行に進む。そこで、方向は更に反転し、最初の行から最後の行に進む。

更なる実施例では、次のサンプルに対応するマークは、行に沿ったハッチパターン（hatch pattern）を形成する。

２次元配列の境界の行に到達すると、取り出しは中止し、２次元配列の他の境界の行で継続する。このように、取り出しは最初の行から最後の行に進み、次に再び最初の行から始まり、再び最後の行に進む。

更なる実施例では、１次元のトレリスの出発状態は、分岐メトリックを確立する際に使用される次のビットの第１のセットのサブセクションと、分岐メトリックを確立する際に無視される次のビットの第２のセットのサブセクションとを有する。

１次元のトレリスは、２次元配列から入力サンプルを導いているため、２次元配列で隣接していたマークに対応するサンプルは、もはや隣接せず、２つ以上のグループのサンプルを形成する。

トレリスを構築するときに、関連するこの変換が検討されなければならない。

更なる実施例では、チャネル応答は、何の次のビットが次のビットの第１のセットのサブセクションに含まれるかを決定する。

チャネル応答は、シンボル間干渉に関して隣接マークに対応するサンプルの関係を決定し、従って、分岐メトリックを確立するときに、次のビットのサブセクションの何のセットが使用されるかを決定する。

更なる実施例では、マークの２次元配列は、事前に既知の境界情報（priory known boundary information）を有する境界の行により線引き（delineate）され、１次元のトレリスは、時間変化する１次元のトレリスである。

事前に既知の境界情報の境界の行のマークに対応するサンプルは、トレリスを構築するときに特別の条件を形成するため、トレリスは時間変化するトレリスである必要がある。

更なる実施例では、事前に既知の境界情報はフォースド・ゼロ（forced zero）である。

事前に既知の境界情報としてフォースド・ゼロを使用することにより、検出データの信頼度が向上することが可能になる。

更なる実施例では、次のサンプルの処理中に使用するために到着状態を更なる出発状態に変換することは、ツリー検索動作を実行し、トレリスの各段階でM段階のみを保持することを有する。

ツリー検索を実行し、最大のM段階に制限を課すことにより、トレリスの複雑性がかなり低減される。

更なる実施例では、各段階は２つの分岐を有する。

各状態を２つの分岐のみに制限することにより、トレリスの複雑性が更に低減される。

更なる実施例では、トレリスはフォースド・ゼロのそれぞれについて単一の分岐で拡張される。

フォースド・ゼロは事前に既知であるため、フォースド・ゼロに対応するサンプルに不確定性が存在するため、１つより多くの分岐を使用する必要がない。

図１の図面は、単一のリードトランスデューサからの信頼のあるデータ検出を行う周知の一般的なアーキテクチャを示している。連続時間入力信号310は、可変利得、オフセット及び線形化処理を提供し、リードトランスデューサの可変性及び非線形性を補うアナログ処理回路301を通過する。通常では、この処理は、周知な様々な方法で実装可能な制御及び適応ブロック307に基づく情報で制御される。出力信号320は、連続時間フィルタ302でフィルタリングされ、アナログ・デジタル変換器303でサンプリング可能な出力信号321を生成し、デジタルサンプル321を生成する。これらは、FIRフィルタ304によりデジタルドメインで更にフィルタリングされる。FIRフィルタ304の係数は、所定の又はプログラム可能な目標応答に読み出し信号を整形するように適合され得る。FIRフィルタの出力323は、サンプルレート変換器305でサンプリングされ、良好な信頼度で元のデータビット311を再生するために検出システム306により使用可能なボーレート同期サンプル324を生成する。このような検出器は、しばしば周知のViterbiアルゴリズムに基づき、高データレートで動作するように実装される必要があり、更に、最適に近い検出性能を実現する。制御及び適応ブロック307は、システムが正確に開始して、データを取得可能であり、読み出し信号の特性の何らかの緩やかな変化を追跡することを確保する制御信号を生成するために、ボーレート同期サンプル324のような信号を使用することができる。このようなシステムの設計及び実装は良く理解されている。

図２の図面は、トラックが非常に近いため、読み出し信号がトラックと共に隣接トラックからの干渉を有するマルチトラック・リードトランスデューサを処理可能な開示発明のシステムを示している。これは、２次元のシンボル間干渉として知られており、このような２次元のシンボル間干渉を効率的に処理することが困難であることは周知である。図面では、５個のトランスデューサからの連続入力信号を表す複数（この例では５個）の並列入力230、231、232、234及び235が存在する。これらは全て、従来技術で知られているものと同様に、アナログ処理回路201、202、203、204及び204により独立して処理される。同様に、連続時間フィルタ206、207、208、209及び210は、アナログ・デジタル変換器211、212、213、214及び215でサンプリング可能な出力信号を生成し、デジタルサンプル236、237、238、239及び240を生成する。

図２の開示発明は、リードトランスデューサの２次元応答を所定の又はプログラム可能な目標応答に整形する２次元のフィルタリング機能を提供するために、ジョイント・イコライザ216を使用する。リードトランスデューサは相互にわずかに変化することがあり、目標応答はまたトラック毎に異なるように選択されることがあるため、ジョイント・イコライザは、出力271、272、273、274、275及び240毎に異なるセットの係数をサポートする必要がある。更に、リードトランスデューサは必ずしも間隔を開けて配列される必要がないため、出力の間にわずかの遅延が存在する可能性があり、同様に、出力毎に異なるセットの係数を必要とする。また、イコライザの出力数（図２では６個を図示する）は入力数（図２では５個を図示する）と異なってもよいことも容易にわかる。更に、ジョイント・イコライザはまた、入力サンプルを隣接トラック方向にシフトする応答をも適用できることがわかる。十分に近いリードトランスデューサで、このことは、トランスデューサの物理的な移動ではなく、イコライザ係数の調整を介したリードトランスデューサの効率的な配置を可能にし、トラッキング精度の向上を可能にする。本発明は、この等化を実現する効率的な方法を開示し、セクション１で詳細に説明する。

図２では、ジョイント・イコライザ216の出力271、272、273、274、275及び240は、複数（この例では６個）のサンプルレート変換器217、218、219、220、221及び222で処理される。複数のサンプルレート変換器の全てが独立に動作するが、共通の再サンプリング位相261を使用する。これらのサンプルレート変換器の出力280、281、282、283、284及び285は等化された読み出し信号のボーレートサンプルであり、ジョイント検出器223及び制御／適応ブロック224により使用される。制御／適応ブロックの機能は、既存の１次元のリードチャネルと同様に実装可能である。ジョイント検出器223は、サンプルレート変換器からボーレートサンプルを受け取り、格納されたデータの信頼のある検出290、291、292、293及び294を提供するために、これらの信号と目標等化応答の認識とを使用する。再生データビット数（この例では５個）はイコライザの出力数（この例では６個）以下でもよいことが容易にわかる。ジョイント検出器223の実用的且つ効率的な実装は、本発明に開示されており、セクション5で詳細に説明する。

要約すると、図２の図面は、２次元のシンボル間干渉が存在しても、記憶媒体からのリードトランスデューサからの配列から信頼のあるデータ検出を可能にするリードチャネル構成を開示している。開示の構成は、図２のジョイント・イコライザ216及びジョイント検出器223の効率的な実装に依存し、以下のセクションは、どのようにこのことが実現され得るかを開示する。

図３に進むと、５トラックを備えたジョイント・イコライザのイコライザの例示的な実施例が図示されている。２次元のシンボル間干渉（ISI：Inter-Symbol Interference）を取り入れることは、読み出し処理に本質的に備わっている。ジョイント・イコライザは、元のデータを再生する問題への対策の一部を作り、2D等化を実行するために使用される。使用される５個のレーザスポットの違いのため、５つの異なる2D等化（異なる係数）が必要になる。これらの2D等化は図３で1〜5として番号が付けられている。各イコライザは、固有のセットの重みh_p(i,j)を有し、i,p=0...4であり、j=0...6であり、第pのイコライザ出力は次になる。

従って、図３のジョイント・イコライザの５個の出力を計算するために合計で5²×7の乗算器が必要になる。乗算が全体の複雑性に寄与する唯一の演算ではないが、（フル並列乗算器（full parallel multiplier）として実装されたときに）乗算は最も重要になる。

個々の2D時間ドメイン・イコライザ（TDE：Time Domain Equalizer）の例示的な実施例が図４に示されている。図３の完全なジョイント・イコライザを実装するために、合計で５つが必要である。6〜35の番号が付けられた遅延素子は、遅延入力サンプルを格納する。36〜70の番号が付けられた乗算器は式１の積の項を生成し、71〜104の番号が付けられた加算機は式１の合計を計算する。必要な乗算器の数は35であり、加算器の数は34である。他の可能な時間ドメインの実施例は、転置形式及び乗算・加算構成を有し、必要な乗算及び加算の数に影響を与えない。

変換に基づく技術は、畳み込みを実装する代替手法を提供する。畳み込みはデジタルフィルタリングの中心である。多くの研究が変換の効率的な実装について検討されており、高速フーリエ変換（FFT：Fast Fourier Transform）の見出しのアルゴリズムの系列を生じている。このような係数変換は、１及び２次元信号で利用可能である。マルチトラック・イコライザでは、データサンプル及びフィルタ係数の２次元の性質のため、それぞれ個々のイコライザは２次元イコライザのように見えてもよい。2Dフィルタの一般的な意味では、2D入力がフィルタリングされて2D出力を得る。しかし、ここでは2D入力がフィルタリングされ、５個のイコライザ毎に1D出力y_p(n)を得る。このことは、問題についての変換手法を検討する意味を有する。２次元変換は、入力を2D変換ドメインにマッピングすることができ、フィルタリングが変換された2Dドメインで行われる。逆変換を適用することは、2Dドメインで全てのポイントを使用することを含む。

1D変換のみを使用する更に効率的な手法について説明する。これによって、2D変換が必要なくなる。式１のフィルタ出力y_p(n)は以下のように記述され得る。

ただし、z_p(i,n)=Σ_j=0 ⁶h_p(i,j)x(i,n-j)であり、これは1Dの行の畳み込みである。これらの1D畳み込みのそれぞれは、変換技術を使用して実行され得る。式２の畳み込みの合計は、変換ドメインで実行され得る。この1D手法は、順方向及び逆方向の変換マッピングを簡単にする。このことは、以下の有意な利点を有する。
−１個の２次元順方向変換の代わりに、５個の１次元順方向変換を必要とする。
−５個の２次元逆方向変換の代わりに、５個の１次元逆方向変換を必要とする。
−線形畳み込みを実装するために使用されるときに、２次元変換ドメインより１次元変換ドメインで少ない乗算を使用する。

図５は、１６個のポイントを使用する提案の1D変換手法を使用した単一のイコライザを示している。図面では、１次元変換は105〜109の番号が付けられている。５個の変換のそれぞれからの１６個の変換出力は、変換されたイコライザのタップ値（tap value）H_i ⁰(n)により構成要素に関して乗算される。項H_i ⁰(n)は、時間nでの図５のイコライザ1の第i行の１６個の変換された係数値を表す。変換ドメインでの乗算は、図５で110〜114の番号を付けられた構成要素（この特定の実施例では８０（５×１６）個の乗算器を有する）により実行される。１６個の乗算値の５個の行は、図５の構成要素115により加算され、１６個の値の１個の行を生成する。これは、図５の構成要素116を使用して逆変換され、イコライザ出力を生成する。長いシーケンスの線形畳み込みを実装するためにこのような技術を使用することは、重複保存（overlap-save）又は重複加算（overlap-add）の区分の使用を必要とする。重複保存方法を使用することは、この実施例では１０個の有効な出力値を生じる。

概説したセクションがジョイント・イコライザの５つのイコライザのそれぞれについて繰り返される。入力行の順方向変換は一回のみ生じる。このことは、1D順方向変換がそれぞれの行入力で１回実行されるが、変換された値は複数のイコライザにより１回より多く使用され、このため、順方向変換のオーバーヘッドコストを低減するという利点を提供する。

ここで、一般的な場合について複雑性分析を説明する。マルチトラック・イコライザの行数はPであり、フィルタのタップ幅はQである。２つの場合について検討する。第１に、P≧Qの場合である。P及びQの双方が奇数であると仮定され、各イコライザは第zのイコライザの第i行の前後の(Q-1)/2行でスクエア（square）である。P行以外のx(i,n)の値はゼロである。従って、第iのイコライザでゼロでない行の数は次のようになる。

Pのイコライザに必要な合計の行数は以下のようになる。

第２の場合は、(Q-1)/2＜P＜Qの場合である。第iのイコライザの行数は次のようになる。

この場合に、ジョイント・イコライザを形成するPのイコライザに必要な行数は次のようになる。

時間ドメイン・イコライザでは、各行はQの係数を有する。従って、乗算の総数はSQである。各イコライザが乗算の数に比較して1未満の加算を必要とするため、加算の総数はSQ-Pである。出力毎の複雑性のコストは
出力毎の加算は(4+5+5+4)×7-5=156であり、
出力毎の乗算は(4+5+5+4)×7=161である。

変換ドメインの手法を使用した複雑性分析の目的で、N=2^Kとし、高速順方向及び逆方向変換にFFT構造を使用することを許容する。必要な算術演算は、定数との乗算、乗算及び加算を有する。1D順方向変換は、定数とのN/2・log₂Nの乗算とNlog₂Nの加算とを必要とする。1D逆変換に同じ数の演算が必要になる。合計でPの順方向変換が必要になり、Pの個々のイコライザのそれぞれは１つの1D逆変換を必要とし、合計でPの逆変換になる。変換ドメインでは、それぞれ個々のイコライザはSNの乗算を必要とする。第iのイコライザの変換ドメインでの加算の数は、列のみが合計されるため、N(R_i-1)である。加算の合計数はΣ_i=0 ^P-1N(Ri-1)である。

要約すると、定数の乗算の数はPNlog₂Nであり、加算の数は2PNlog₂N+NΣ_i=0 ^P-1(Ri-1)であり、乗算の数はNSである。変換手法を適用して重複保存方法を使用することで、N＞Qでは、イコライザ毎の出力数はN-Q+1になる。

変換ドメイン技術に基づく提案の実施例は、N=16でP=5の行とQ=7の行タップ（row tap）とを有する。必要な定数の乗算の数は、5×16×log₂16=320である。加算の数は、2×5×16×log₂16+16×((4-1)+(5-1)+(5-1)+(5-1)+(4-1))=928であり、乗算の数は16×(4+5+5+5+4)=368である。16-7+1=10の出力が各ブロック入力で５個のイコライザ毎に生成されることを考慮して、これは以下の複雑性の指標を与える。
出力毎の定数の乗算は320/10=32であり、
出力毎の加算は928/10=92.8であり、
出力毎の乗算は368/10=36.8である。

時間ドメインの実施例と比較して、変換ドメインの実施例は、低減した複雑性の指標を示す。変換ドメインの乗算は時間ドメインの乗算より事実上複雑であるが、小さい変換長（＜256）では、数論変換（NTT：Number Theoretic Transform）が実用的な対策になり得る。これによって、変換ドメインの乗算の複雑性が時間ドメインの乗算の複雑性の約２倍になる。しかし、特定の値のNでは、定数の乗算の数がゼロに低減され得る。畳み込み特性を有する何らかの変換が利用されてもよいことが、容易にわかる。

２次元でのシンボル間干渉（すなわち、トラックに沿ったシンボル間干渉及び隣接トラック間のシンボル間干渉）の存在を考慮するためにジョイント検出が必要になる。このため、ジョイント検出器は、この２次元の干渉を認識しなければならない。周知のように、このことは、シンボル間干渉の目標を選択することにより実現され得る。これは、予め決定されてもよく（部分応答として知られる）、プログラム可能でもよく、適応的でもよい。

部分応答目標の選択は、記録密度と雑音源とに依存する。例えば、磁気記録の場合には、PR4及びEPR4目標に基づく部分応答が考慮され、２次元に拡張可能である。例示的な２次元目標は、

及び

になる。これらは値αによりパラメータ化される。小さい値のαは、小さい側面読み出し応答（small side reading response）を表す。α=1/2の場合は、半径方向の周波数応答が空間周波数1/2d_t（d_tはトラック幅を示す）でヌルを有する興味深い場合を提供する。

光記憶装置では、矩形格子又は六角形格子に基づく対称的な目標が検討され得る。表１４は、光記憶装置に適したいくつかの応答を記載している。

前述の固定部分応答が使用され得るが、最善の性能は、非線形の場合をも考慮し得る一般化された部分応答の使用を通じて実現され得る。このような応答は、指定のサポート領域で２次元ビットパターン毎の予想チャネルサンプルのリストとして特徴付けられ得る。開示の発明は、このような応答と固定部分応答とをサポートする。実際に、できるだけ多くの信号エネルギーが目標応答の正面に（等化を介して）配置される最小位相形式の応答が開示の発明で最善に実行することが、当業者にわかる。

ISIの存在でデータの最適な方向は、Viterbiアルゴリズムの使用を通じた最尤検出で実現され得る。２次元のISIの場合にもViterbiアルゴリズムが使用可能であるが、その実装の複雑性はかなり高くなり得る。半径方向に３行で接線方向に４サンプルの２次元サポート領域でH_2EPR4応答について検討する。図６は、部分応答チャネルをモデル化する状態機械の基礎を示している。

チャネルの状態は、１列がチャネル入力を表す場合に３列のバイナリデータとして表され得る。この情報は、チャネル出力の１列（N_r+2サンプル）を生成するのに十分である。

しかし、これは、2^Nr分岐をそれぞれ有する2^3Nrの状態を備えたViterbi検出器を生じる。例えば、控えめのN_r=8では、それぞれ256の分岐を有して10⁷を超過することになる。このことは、必要なデータレートの形式で実装するには非常に複雑すぎる。従って、検出器の複雑性の低減が必要になる。２トラックシステムについて検討されるが、マルチトラック検出器の低減状態のものが報告される。

＜時間変化するトレリスでの検出＞
開示の発明は、同時に単一の出力を生成する時間変化する有限状態機械としてチャネルを最初にモデリングすることにより、実用的な検出の複雑性を実現する。図７は、必要な状態情報を示している。この場合、ガードバンドの暗示的なゼロが重要な状態情報を表すため、明示的に図示されている。例示的な目標応答のこのモデルでは、チャネル状態は3N_r+2ビットに６のゼロの値を加えたもので表される。実際には、このチャネルモデルでは、チャネルは時間変化する応答で１次元チャネルとして見なされ得る。これは、以下のように単位遅延Dに関する部分応答といて記述され得る。

２のゼロで時間変化する性質は各N_rチャネル入力ビットの後に生じる。

このチャネルのフルViterbi検出器は2^3Nr+2の状態を必要とし、依然としてかなり大きい。しかし、各状態は２つのみの分岐を有する。時間変化する性質は、フォースド・ゼロ（forced zero）のそれぞれの単一の分岐でトレリスを単に拡張することにより、対処可能である。トレリスのこの時間変化する特性は、主要な境界情報を表すため重要であり、この情報を使用しないことは、検出性能のロスを生じ得る。

このような検出構造を実用的にするために、状態数の低減が必要になる。このことは、低減状態検出の使用を通じて実現され得る。実際に、このようなアルゴリズムは、トレリスの各段階でMの状態のみを保持することにより、ツリー検索動作を実行する。Mの状態のそれぞれは、最善のMが保持される2Mの候補を生成するように拡張される。このように、アルゴリズムの複雑性は、検出性能に対する複雑性とトレードオフするように選択され得るパラメータMに関係する。２次元のISIチャネルの時間変化する１次元モデルの使用と共にこのようなアルゴリズムを使用することが本発明で開示され、Mの控えめな値（例えば8〜16の範囲）で良好な性能を実現する。このことは、所要のデータレート（毎秒100メガビット以上）で実用的に実装可能である。

図８は、ジョイント検出構造を示している。並列入力サンプル801、802、803、804は並列−直列変換器805により直列ストリームに変換される。この変換器809の出力は、分岐メトリックユニット（BMU：branch metric unit）に渡される。必要な分岐メトリックユニットの数はMであり、図面はM=3の場合を示している。このため、３個の分岐メトリックユニット806、807及び808が図示されている。これらのユニットは、保持されているMのパス毎に２分岐のメトリックを計算するために直列化サンプル809を使用する。図面では、分岐メトリックユニット806は、現入力ビットが論理1である場合及び現入力ビットが論理0である場合に分岐メトリックを計算するために、直列化サンプル809とパスメモリ812のビットとを使用する。同様に、分岐メトリックユニット807は、現入力メトリックが論理1である場合及び現入力ビットが論理0である場合に分岐メトリックを計算するために、直列化サンプル809とパスメモリ814のビットとを使用し、最後に、分岐メトリックユニット808は、現入力ビットが論理1である場合及び現入力ビットが論理0である場合に分岐メトリックを計算するために、直列化サンプル809とパスメモリ816のビットとを使用する。これらの2M=6の分岐メトリックのそれぞれは、M=3のパスメトリックに加算される。分岐メトリックユニット806からの分岐メトリックは、対応するパスメトリック811に加算され、分岐メトリックユニット807からの分岐メトリックは、対応するパスメトリック813に加算され、分岐メトリックユニット808からの分岐メトリックは、対応するパスメトリック815に加算される。結果の2M=6のメトリックがソータ／セレクタユニット810でソートされ、最善のM-3のパスメトリック及びこれらに対応する更新パスメトリックのみがパスメトリック811、813及び815に保持される。パスメトリックは、現入力ビットが論理1であることを仮定して計算された分岐メトリック出力に選択されたパスメトリックが対応する場合に、論理1が付加されるように更新される。そうでない場合、現入力ビットが論理0であることを仮定して計算された分岐メトリック出力に選択されたパスメトリックが対応する場合に、論理0が付加される。

トレリスの時間変化する性質は、並列−直列変換器805により各境界でセンチネル（sentinel）をその出力809に挿入して処理される。これらは、分岐メトリックユニットにより認識され、現入力ビットが論理0である最善の分岐メトリックと、現入力ビットが論理1である最悪の分岐メトリックとを生成するように動作する。このように、選択されたMの最善の分岐メトリックの全てが、境界位置で論理0の値を備えたパスメモリに対応する。

最終的な決定が最善のパスメモリ812の最終ビットに供給され、直列−並列変換器に822で出力される。この変換器は、論理0の境界ビットを無視しつつ、直列の検出ビットを並列形式に変換する。

2Mの候補からの最善のMの選択は周知であり、ソート又は選択により実現可能である。本発明の主要な開示は、時間変化する１次元の干渉としての２次元の干渉の表現、及び比較的少ない数の残存パスを保持する検出器の適用を介した低減された複雑性の検出の適用である。その結果、実用的な複雑度にし、更に、良好な検出性能にする。

本発明の要旨を逸脱することなく、図８に示す検出システムは多数の同様な方法で実装可能であることが、当業者に明らかである。更に、図示の図面は長いクリティカルパスを有することが当業者に明らである。しかし、図示のシステムは高いデータスループットレートを実現するために、パイプライン化されてウィンドウ化されたモードで使用され得ることも明らかである。

＜発明の要素は以下のように要約され得る＞
データ検出装置は、１つ以上の並列入力チャネルを使用して、２次元のシンボル間干渉の存在の際にデータを検出することができ、１つ以上の並列出力データストリームを生じる。

開示の方法は、独立且つ並列的に動作する１つ以上の信号処理チャネルを有し、１つ以上の並列出力データストリームについて検出データを生成するために、１つ以上の並列チャネルからの信号を使用するジョイント検出プロセッサを有する。

更に、独立且つ並列的に動作する１つ以上の信号処理チャネルを有し、１つ以上の並列出力データストリームの検出データに使用可能な１つ以上の並列信号を生成するために、１つ以上の並列チャネルからの信号を使用するジョイント・イコライザを有する。

更なる態様は、１つ以上の信号処理チャネルが独立且つ並列的に動作する点にあり、１つ以上の並列信号を生成するために１つ以上の並列チャネルからの信号を使用するジョイント・イコライザを有する。１つ以上の並列信号は、更に独立のプロセッサにより処理され、１つ以上の並列出力データストリームについて検出データを生成するために１つ以上の並列チャネルからの信号を使用するジョイント検出プロセッサに適用される。

他の態様は、ジョイント・イコライザが何らかの１次元の変換を適用することにより実装される点にあり、１次元の変換は、イコライザの入力データの１つ以上のチャネルに対して畳み込み特性を処理する。この変換されたデータは、所定の係数、プログラムされた係数又は適応的な係数により変換データを乗算することにより等化を適用し、変換ドメインで等化された又は部分的に等化されたデータを生成するために使用される。

他の態様は、１つ以上のチャネルについて変換ドメインで等化された又は部分的に等化されたデータが合計され、元の信号ドメインに逆変換される点にある。

他の態様は、２次元のシンボル間干渉チャネルの１次元モデルから生じるかのように、入力をトラッキングすることで１つ以上の並列検出入力で動作することにより、ジョイント検出器が実装される点にある。

他の態様は、２次元のシンボル間干渉チャネルの１次元モデルが時間変化し、この時間変化が境界情報を表す点にある。

境界情報は既知の情報を表し得る。

データの検出は、全ての可能な状態のうち限られた数のみが考慮される低減状態検出方法で実装され得る。

低減状態検出方法は、時間変化するトレリスの横型検索に基づいてもよい。

１つ以上の並列検出器の入力データは、境界情報が直列情報において更なる特別のシンボルで示される直列データに変換される。この直列データは検出器で処理され、直列データの決定を生成し、これらの直列データの決定のうち１つ以上が並列データに逆変換される。

従来技術で知られている単一トラックのデータ記憶装置の典型的なリードチャネル構成 マルチトラック・データ記憶装置の開示のリードチャネル構成 P=5のトラックの好ましい実施例のジョイント・イコライザ 5トラックのジョイント・イコライザの５つの個々のイコライザのうち１つの従来の時間ドメイン・イコライザ（TDE：Time Domain Equalizer）の実施例 5トラックのジョイント・イコライザの５つの個々のイコライザのうち１つの提案の変換ドメイン・イコライザ（TFDE：Transform Domain Equalizer）の実施例 マルチトラック・システムの２次元のISIチャネルモデル ２次元のISIチャネルの時間変化する１次元のISIモデル ２次元のISIチャネルの時間変化する１次元のISIモデルの低減状態検出器の実装

Claims (22)

1. ２次元パターンの読み出し又は書き込み方向に沿って複数行のマークの幅を有する２次元パターンのマークに格納されたビットを有する記録担体からビットを取り出す方法であり、前記複数行の幅に沿って分配されたマークより多くのマークが前記行の長さに沿って分配され、前記マークのサンプリングにより、マークの信号波形のサンプルが隣接マークからの２次元のシンボル間干渉により影響を受けることを生じる方法であって：
   サンプルを取り出すステップと；
   一式の出発状態と一式の到着状態とを備えたトレリスを使用して前記サンプルを処理するステップと；
   現在のサンプルの処理中に使用するために各到着状態を更なる出発状態に変換することにより前記トレリスを構築するステップと；
   特定のバックトラップ量での前記トレリスに沿ったバックトラック動作又はトレースバック動作に基づいて出力ビットを提供するステップと；
   を有し、
   隣接行からの隣接マークに対応するそれぞれ次のサンプルを取り出すことにより、前記トレリスの状態が前記２次元パターンから構築され、前記トレリスは１次元のトレリスであり、それぞれ次のサンプルは前記１次元のトレリスの入力として使用されることを特徴とする方法。
2. ２次元配列の境界で、前記トレリスの状態は、同じ行からの隣接マークのビットに対応する次のサンプルを取り出すことにより、前記２次元パターンから構築される請求項１に記載の方法。
3. 前記次のサンプルに対応する前記マークは、前記行に沿った蛇行パターンを形成する請求項２に記載の方法。
4. 前記次のサンプルに対応する前記マークは、前記行に沿ったハッチパターンを形成する請求項１に記載の方法。
5. 前記１次元のトレリスの前記出発状態は、分岐メトリックを確立する際に使用される次のビットの第１のセットのサブセクションと、分岐メトリックを確立する際に無視される次のビットの第２のセットのサブセクションとを有する請求項１ないし４のうちいずれか１項に記載の方法。
6. チャネル応答は、何の次のビットが次のビットの前記第１のセットのサブセクションに含まれるかを決定する請求項５に記載の方法。
7. マークの前記２次元配列は、事前に既知の境界情報を有する境界の行により線引きされ、前記１次元のトレリスは、時間変化する１次元のトレリスである請求項５又は６に記載の方法。
8. 事前に既知の境界情報はフォースド・ゼロである請求項７に記載の方法。
9. 次のサンプルの処理中に使用するために前記到着状態を更なる出発状態に変換することは、ツリー検索動作を実行し、前記トレリスの各段階でM段階のみを保持することを有する請求項１ないし８のうちいずれか１項に記載の方法。
10. 各段階は２つの分岐を有する請求項９に記載の方法。
11. 前記トレリスはフォースド・ゼロのそれぞれについて単一の分岐で拡張される請求項９に記載の方法。
12. ２次元パターンの読み出し又は書き込み方向に沿って複数行のマークの幅を有する２次元パターンのマークに格納されたビットを有する記録担体で、２次元のシンボル間干渉の存在の際にビットを検出するデータ検出装置であり、前記複数行の幅に沿って分配されたマークより多くのマークが前記行の長さに沿って分配され、前記マークのサンプリングにより、マークの信号波形のサンプルが隣接マークからの２次元のシンボル間干渉により影響を受けることを生じるデータ検出装置であって：
    複数の並列入力チャネルに結合された入力を備え、一式の出発状態と一式の到着状態とを備えたトレリスを使用して取得された前記サンプルを処理する信号プロセッサを有し、
    前記信号プロセッサは、現在のサンプルの処理中に使用するために各到着状態を更なる出発状態に変換することにより前記トレリスを構築するように更に構成され、
    前記信号プロセッサは、特定のバックトラップ量での前記トレリスに沿ったバックトラック動作又はトレースバック動作に基づいて出力ビットを提供するように構成された出力を更に有し、
    前記データ検出装置は、前記並列入力チャネルに結合され、それぞれ次のサンプルが隣接行からの隣接マークに対応するように、前記並列入力チャネルからサンプルを取り出し、前記取り出されたサンプルを直列化するように構成され、前記直列化された取り出されたサンプルから前記トレリスの状態を構築するように構成された前記信号プロセッサに前記直列化された取り出されたサンプルを提供するように更に構成された直列化装置を有し、
    前記トレリスは１次元のトレリスであることを特徴とするデータ検出装置。
13. ２次元配列の境界で、前記直列化装置は、同じ行からの隣接マークのビットに対応する次のサンプルを取り出すように構成される請求項１２に記載のデータ検出装置。
14. 次のサンプルのセットは、前記行に沿った蛇行パターンを形成するマークのセットに対応する請求項１３に記載のデータ検出装置。
15. 次のサンプルのセットは、前記行に沿ったハッチパターンを形成するマークのセットに対応する請求項１２に記載のデータ検出装置。
16. 前記１次元のトレリスの前記出発状態は、分岐メトリックを確立する際に使用される次のビットの第１のセットのサブセクションと、分岐メトリックを確立する際に無視される次のビットの第２のセットのサブセクションとを有する請求項１２ないし１５のうちいずれか１項に記載のデータ検出装置。
17. チャネル応答は、何の次のビットが次のビットの前記第１のセットのサブセクションに含まれるかを決定する請求項１５に記載のデータ検出装置。
18. マークの前記２次元配列は、事前に既知の境界情報を有する境界の行により線引きされ、前記１次元のトレリスは、時間変化する１次元のトレリスである請求項１６又は１７に記載の方法。
19. 事前に既知の境界情報はフォースド・ゼロである請求項１８に記載の方法。
20. 次のサンプルの処理中に使用するために前記到着状態を更なる出発状態に変換することは、ツリー検索動作を実行し、前記トレリスの各段階でM段階のみを保持することを有する請求項１２ないし１９のうちいずれか１項に記載の方法。
21. 各段階は２つの分岐を有する請求項２０に記載の方法。
22. 前記トレリスはフォースド・ゼロのそれぞれについて単一の分岐で拡張される請求項２１に記載の方法。

Images