JP2001230549A - 多層プリント配線板用回路基板の製造方法 - Google Patents

多層プリント配線板用回路基板の製造方法

Info

Publication number
JP2001230549A
JP2001230549A JP2000018171A JP2000018171A JP2001230549A JP 2001230549 A JP2001230549 A JP 2001230549A JP 2000018171 A JP2000018171 A JP 2000018171A JP 2000018171 A JP2000018171 A JP 2000018171A JP 2001230549 A JP2001230549 A JP 2001230549A
Authority
JP
Japan
Prior art keywords
base material
copper foil
insulating base
conductive paste
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000018171A
Other languages
English (en)
Other versions
JP4545865B2 (ja
Inventor
Takashi Kariya
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000018171A priority Critical patent/JP4545865B2/ja
Priority to EP00944386A priority patent/EP1220588B1/en
Priority to US10/030,428 priority patent/US6889433B1/en
Priority to DE60030743T priority patent/DE60030743T2/de
Priority to PCT/JP2000/004612 priority patent/WO2001005204A1/ja
Publication of JP2001230549A publication Critical patent/JP2001230549A/ja
Application granted granted Critical
Publication of JP4545865B2 publication Critical patent/JP4545865B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 製造コストを低減させ、かつ層間接続抵抗を
安定化させることができる多層プリント配線板用回路基
板の製造方法を提案すること。 【解決手段】 一面に銅箔12が貼付けられた絶縁性基
材10の他の面からレーザ照射を行って銅箔12に達す
る非貫通孔18を形成し、その非貫通孔18内に導電性
ペースト20を真空加圧脱泡によって充填して充填ビア
ホール22を形成し、導電性ペースト20が露出する側
の絶縁性基材10上に樹脂接着剤層14を設け、その接
着剤層14を介して銅箔24を加熱圧着した後、エッチ
ング処理によって導体回路26、28を有する両面回路
板を製造する。同様に、一面に銅箔12が貼付けられた
絶縁性基材10の銅箔をエッチングして導体回路34を
形成し、絶縁性基材10の他の面からレーザ照射を行っ
て導体回路34に達する非貫通孔18を形成し、その非
貫通孔18内に導電性ペースト20を真空加圧脱泡によ
って充填してビアホール22を形成することによって片
面回路基板40を製造する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層プリント配線
板の製造に供される両面回路基板および片面回路基板の
製造方法についての提案である。
【0002】
【従来の技術】最近の電子機器の小型・軽量・高速・高
機能化の要求に応じて、従来のスルーホール構造の多層
プリント配線板に代えて、高密度配線化に対応し易いイ
ンターステシャルビアホール構造(以下、IVH構造と
略記する)を有する多層プリント配線板が提案されてい
る。
【0003】このIVH構造を有する多層プリント配線
板というのは、積層体を構成する各層間絶縁層に、導体
回路間を電気的に接続するビアホールが設けられている
構造のプリント配線板である。このようなプリント配線
板は、内層導体回路パターン相互間あるいは内層導体回
路パターンと外層導体回路パターン間が、配線基板を貫
通しないビアホール(べリードビアホールあるいはブラ
インドビアホール)によって電気的に接続されているこ
とが特徴である。それ故に、かかるIVH構造の多層プ
リント配線板は、スルーホールを形成するための領域を
特別に設ける必要がなく、各層間接続を微細なビアホー
ルだけで行うことができるため、電子機器の小型化、高
密度化、信号の高速伝搬を容易に実現することができる
ものと期待されている。
【0004】しかしながら、上記IVH構造の多層プリ
ント配線板はその製造工程において、絶縁性樹脂基材と
して、ガラス布にエポキシ樹脂を含浸させたガラスエポ
キシプリプレグのような未硬化樹脂を採用していること
に起因する問題点があった。すなわち、プリプレグ上に
銅箔を熱プレスによって接着し、それをエッチングして
導体回路を形成した回路基板の複数枚を接着剤を介して
積層し、その後、積層された回路基板を一括して熱プレ
スすることによって多層化する際、硬化した樹脂が収縮
するために、ビアホールの位置がXY方向にずれるとい
う現象が見られた。このような位置ずれに対処するに
は、ビアランド径を予め大きくしておく必要があるた
め、精密配線が困難であった。
【0005】なお、このような問題点については、本願
の発明者らは先に、特願平第10-179192号とし
てその改善方法を提案した。このような改善提案は、従
来のような未硬化樹脂からなる絶縁性基材ではなく、硬
化した樹脂からなる樹脂基材をコア材とし、このコア材
の片面または両面に導体回路を形成して、その導体回路
間を充填ビアホールで接続した片面回路基板または両面
回路基板についての提案であり、これらの複数枚を適宜
組み合わせて積層し、一括加熱プレスすることによって
多層プリント配線板を製造する技術である。
【0006】
【発明が解決しようとする課題】ところが、上記の改善
提案については、なお次のような解決すべき課題が残さ
れていた。すなわち、先行提案技術においては、絶縁性
基材の両面に導体回路を有する回路基板の製造は、絶縁
性基材に貫通孔を設け、その貫通孔内へ導電性ペースト
を印刷等の方法で充填して充填ビアホールを形成した
後、両面に銅箔を貼付け、その銅箔をエッチングするこ
とによって両面に導体回路を形成していた。
【0007】しかしながら、このような両面回路基板と
片面回路基板とを積層して多層プリント配線板を製造す
る際に、両面回路基板と片面回路基板とを別個の製造ラ
インにおいて製造しなければならず、多層プリント配線
板の製造コストを押し上げているという現実的な問題が
ある。
【0008】さらに、両面/片面回路基板の製造工程に
おいては、導電性ペーストの充填前の攪拌時あるいは印
刷時において、導電性ペースト内に気泡が巻き込まれ
る、すなわち、気泡混入の問題がある。この導電性ペー
ストへの気泡混入の程度は、一般的には、貫通孔内に充
填するよりも非貫通孔内に充填する場合の方が大きい
が、いずれの場合でも気泡混入を極力減少させることが
層間接続抵抗を安定化させるためには必要である。
【0009】気泡混入を減少させる技術として、導電性
ペーストを充填しながらあるいは充填した後、充填され
たペーストを減圧下において加圧することによって、導
電性ペースト内に巻き込まれた気泡を除去する、いわゆ
る真空加圧脱泡という方法が提案されているが、このよ
うな技術を貫通孔内への充填に効率的に適用することは
難しく、導電性ペースト内に混入した気泡の残留を完全
に回避することは困難である。
【0010】そこで、発明者らは絶縁性基材に設けた貫
通孔内に導電性ペーストを充填する工程を採用しない
で、両面回路基板と片面回路基板とを、それらの一部の
工程を共通する製造工程、すなわち、一面に銅箔を貼付
けた絶縁性基材に非貫通孔を設け、その非貫通孔に導電
性ペーストを充填する工程、を含んだ製造方法を提案す
るものである。本発明は、改善提案技術が抱える上記問
題点に鑑みてなされたものであり、その主たる目的は、
製造コストを低減させ、かつ層間接続抵抗を安定化させ
ることができる多層プリント配線板用の回路基板の製造
方法を提案することにある。
【0011】
【課題を解決するための手段】発明者らは、上掲の目的
を実現するために鋭意研究した結果、以下の内容を要旨
構成とする本発明に想到した。すなわち、 (A) 本発明の多層プリント配線板用回路基板の製造
方法は、硬質の絶縁性基材の両面に導体回路を有し、こ
の絶縁性基材中に前記導体回路間を電気的に接続するビ
アホールが形成された多層プリント配線板用回路基板を
製造するに当たって、その製造工程中に、少なくとも以
下の(1)〜(4)の工程、すなわち、(1)一面に銅
箔が貼付けられた絶縁性基材の他の面に、樹脂フィルム
を粘着させたのち、その樹脂フィルム上からレーザ照射
を行って前記銅箔に達する非貫通孔を形成する工程、
(2)前記非貫通孔内に導電性ペースト充填しながら、
あるいは充填した後、前記絶縁性基材を減圧条件下にお
いて、前記導電性ペーストを加圧する工程、(3)前記
樹脂フィルムを絶縁性基材の表面から剥離させたのち、
前記絶縁性基材の他の面から露出した導電性ペーストを
半硬化させ、そのペーストを含んだ絶縁性基材の表面
に、半硬化状態の樹脂接着剤層を形成し、その樹脂接着
剤層を介して銅箔を加熱圧着して、前記導電性ペースト
と銅箔とを電気的に接続させる工程、(4)前記絶縁性
樹脂に貼付けられた銅箔をエッチングして、導体回路を
形成する工程、とを含むことを特徴とする。
【0012】(B)また、本発明の多層プリント配線板
用回路基板の製造方法は、硬質の絶縁性基材の片面に導
体回路を有し、この絶縁性基材中に前記導体回路に達す
る充填ビアホールが形成された多層プリント配線板用回
路基板を製造するに当たって、その製造工程中に、少な
くとも以下の(1)〜(3)の工程、すなわち、(1)
一面に銅箔が貼付けられた絶縁性基材にエッチング処
理を施して導体回路を形成する工程、(2) 前記記絶
縁性基材の他の面に、樹脂フィルムを貼付け、その樹脂
フィルム上からレーザ照射を行って前記導体回路に達す
る非貫通孔を形成する工程、(3) 前記非貫通孔内に
導電性ペースト充填しながら、あるいは充填した後、前
記絶縁性基材を減圧条件下において前記導電性ペースト
を加圧して前記銅箔との電気的接続を行なう充填ビアホ
ールを形成する工程、とを含むことを特徴とする。
【0013】
【発明の実施の形態】本発明にかかる回路基板の製造方
法の特徴は、全層がIVH構造を有する多層プリント配
線板のコアとなる両面回路基板だけでなく、そのコア回
路基板に積層される積層用回路基板として用いられるの
に好適な片面回路基板を、硬質の絶縁性基材に貫通孔を
設けることなく、両面回路基板と一部共通の工程にて製
造することに特徴がある。
【0014】すなわち、硬質の絶縁性基材の一方の面に
銅箔を貼付け、その絶縁性基材の他方の面から銅箔に達
する非貫通孔を形成した後に、その非貫通孔内に導電性
ペーストを充填しながら、あるいは充填した後、絶縁性
基材を減圧条件下において、導電性ペーストを加圧して
充填ビアホールを形成し、さらに絶縁性基材の他方の面
から露出する導電性ペーストを半硬化させ、そのペース
トを覆って樹脂接着剤層を形成し、その樹脂接着剤を介
して銅箔を絶縁性基材に貼付けた後に、絶縁性基材の両
面に貼付けられた銅箔をエッチングすることによって、
両面に導体回路を有する回路基板を製造することを特徴
とする。
【0015】また、硬質の絶縁性基材の一方の面に銅箔
を貼付け、その絶縁性基材にエッチング処理を施して導
体回路を形成し、絶縁性基材の他方の面から銅箔に達す
る非貫通孔を形成した後に、その非貫通孔内に導電性ペ
ーストを充填しながら、あるいは充填した後、絶縁性基
材を減圧条件下において、導電性ペーストを加圧して充
填ビアホールを形成し、さらに絶縁性基材の他方の面か
ら露出する導電性ペーストを半硬化させ、そのペースト
を覆って樹脂接着剤層を形成することによって、片面に
導体回路を有する回路基板を製造することを特徴とす
る。このような構成によれば、両面回路基板だけでな
く、それと一部共通な製造工程を経て片面回路基板も製
造できるので、製造コストの低減を図ることができ、ま
た、一面に銅箔(導体回路)が貼付けられた絶縁性基材
に設けた非貫通孔内に、真空加圧脱泡によって導電性ペ
ーストを充填するので、導電性ペーストへの気泡の残留
を極力抑えることができるので、安定した層間接続抵抗
を得ることができる。
【0016】本発明の製造方法において用いられる絶縁
性基材は、従来のような半硬化状態のプリプレグではな
く、完全に硬化した樹脂材料から形成される硬質の絶縁
性基材であり、このような材料を用いることによって、
絶縁性基材上へ銅箔を加熱プレスによって圧着させる際
に、プレス圧による絶縁性基材の最終的な厚みの変動が
なくなるので、ビアホールの位置ずれを最小限度に抑え
て、ビアランド径を小さくできる。したがって配線ピッ
チを小さくして配線密度を向上させることができる。ま
た、基材の厚みを実質的に一定に保つことができるの
で、充填ビアホール形成用の非貫通孔をレーザ加工によ
って形成する場合には、そのレーザ照射条件の設定が容
易となる。
【0017】上記絶縁性基材としては、厚さが20〜6
00μmのガラス布エポキシ基材が用いられるのが好ま
しい。その理由は、20μm未満の厚さでは、強度が低
下して取扱が難しくなるとともに、電気的絶縁性に対す
る信頼性が低くなり、600μmを超える厚さでは微細
なビアホールの形成および導電性ペーストの充填が難し
くなるとともに、基板そのものが厚くなるためである。
【0018】上記絶縁性基材の一方の表面には、適切な
樹脂接着剤を介して銅箔が貼り付けられ、エッチング処
理によって導体回路が形成される。このような絶縁性基
材上への銅箔の貼付に代えて、絶縁性基材上に予め銅箔
が貼付られた片面銅張積層板を用いることもできる。
【0019】本発明にかかる両面回路基板を製造する際
には、まず上記銅箔が貼付けられた絶縁性基材の表面と
反対側の表面に、保護フィルムを貼付け、その保護フィ
ルム上からレーザ照射を行って非貫通孔を形成するが、
片面回路基板を製造する際には、まず上記銅箔をエッチ
ングして導体回路を形成した後、この導体回路が形成さ
れた絶縁性基材の表面と反対側の表面に、保護フィルム
を貼付け、その保護フィルム上からレーザ照射を行って
非貫通孔を形成する。上記保護フィルムは、絶縁性基材
の表面から銅箔に達する非貫通孔内に導電性ペーストを
充填する際の印刷用マスクとして機能し、絶縁性基材に
非貫通孔を形成した後は、絶縁性基材から剥離されるよ
うな粘着剤層を有する。この保護フィルムは、たとえ
ば、粘着剤層の厚みが1〜20μmであり、フィルム自
体の厚みが10〜50μmであるPETフィルムから形成
されるのが好ましい。
【0020】その理由は、PETフィルムの厚さに依存
して、導電性ペーストの絶縁性基材表面からの突出量が
決まるので、10μm未満の厚さでは突出量が小さすぎ
て接続不良になりやすく、逆に50μmを超えた厚さで
は、溶融した導電性ペーストが接続界面において拡がり
すぎるので、ファインパターンの形成ができないからで
ある。
【0021】上記範囲の厚さを有するガラスエポキシ基
板上に、レーザ照射によって形成される非貫通孔は、パ
ルスエネルギーが0.5〜100mJ、パルス幅が1〜
100μs、パルス間隔が0.5ms以上、ショット数
が3〜50の条件で照射される炭酸ガスレーザによって
形成されることが好ましく、その口径は、50〜250
μmの範囲であることが望ましい。その理由は、50μ
m未満では非貫通孔内に導電性ペーストを充填し難くな
ると共に、接続信頼性が低くなるからであり、250μ
mを超えると、高密度化が困難になるからである。
【0022】非貫通孔に導電性ペーストを充填する前
に、非貫通孔の内壁面に残留する樹脂残滓を取り除くた
めのデスミア処理を行うことが接続信頼性確保の点から
望ましく、たとえば、プラズマ放電やコロナ放電等を用
いたドライデスミア処理や、過マンガン酸カリウム溶液
等を用いたウエットデスミア処理のいずれでも可能であ
る。
【0023】上記絶縁性基材の非貫通孔に対するデスミ
ア処理の後、真空加圧脱泡法によって、非貫通孔内に充
填される導電性ペーストは、製造コストを低減させ、歩
留まりを向上させるのに好適である。上記導電性ペース
トとしては、銀、銅、金、ニッケル、半田から選ばれる
少なくとも1 種以上の金属粒子を含む導電性ペーストを
使用できる。
【0024】また、前記金属粒子としては、金属粒子の
表面に異種金属をコーティングしたものも使用できる。
具体的には銅粒子の表面に金、銀から選ばれる貴金属を
被覆した金属粒子を使用することができる。上記導電性
ペーストとしては、金属粒子に、エポキシ樹脂、フェノ
ール樹脂などの熱硬化性樹脂、ポリフェニレンスルフイ
ド(PPS)などの熱可塑性樹脂を加えた有機系導電性
ペーストを用いることもできる。このような導電性ペー
ストの非貫通孔内への充填は、メタルマスクを用いた印
刷による方法や、スクイージやディスペンサーを用いた
方法等のいずれの方法でも可能である。
【0025】また、減圧条件および印加する圧力は、導
電性ペーストの粘度、溶剤の種類や量、スルーホールや
ビアホールの開口径および深さに応じて決定され、この
ような適切な条件下での導電性ペーストへの圧力印加
は、例えば、公知のプレス装置やドライフィルム形成用
の真空ラミネータを用いて行うことができる。さらに、
必要に応じて、開口内に充填された導電性ペーストを加
熱して、その流動性を高めることによって、気泡排除の
時間を短縮することができる。
【0026】片面回路基板を製造する際には、上記絶縁
性基材の非貫通孔内に導電性ペーストを充填した後、絶
縁性基材から保護フィルムを剥離させることによって、
充填ビアホールを形成するが、絶縁性基材表面に露出し
た導電性ペーストを覆った半硬化の樹脂接着剤を形成す
ることが望ましい。
【0027】また、両面回路基板を製造する際には、上
記絶縁性基材の非貫通孔内に導電性ペーストを充填した
後、保護フィルムを剥離して、絶縁性基材表面に露出し
た導電性ペーストを覆った半硬化状態の樹脂接着剤を形
成し、この樹脂接着剤を介して絶縁性基材表面に銅箔を
加熱プレスすることによって、導電性ペーストと銅箔と
が電気的に接続される。
【0028】上記樹脂接着剤は、たとえば、ビスフェノ
ールA型エポキシ樹脂から形成され、その厚みは10〜
50μmの範囲が好ましい。また、上記銅箔の厚さは、
5〜18μmが望ましく、また加熱プレスは、適切な温
度および加圧力のもとで行なわれる。より好ましくは、
減圧下において加熱プレスが行なわれ、半硬化状態の樹
脂接着剤層のみを硬化することによって、銅箔を絶縁性
基材に対してしっかりと接着され得るので、従来のプリ
プレグを用いた回路基板に比べて製造時間が短縮され
る。
【0029】上記絶縁性基材の一面に貼付けられた銅箔
は、前述したように絶縁性基材の他の面に予め貼付けて
ある銅箔とともに、適切なエッチング処理が施されて、
絶縁性基材の両面に導体回路が形成される。
【0030】このように導体回路が絶縁性基材の両面に
形成されるような回路基板は、多層プリント配線板を形
成する際のコア基板として適切であるが、各ビアホール
に対応した基板表面には、導体回路の一部としてのビア
ランド(パッド)が、その口径が50〜250μmの範囲
に形成されるのが好ましい実施の形態である。また、導
体回路が絶縁性基材の片面に形成されるような回路基板
は、積層用回路基板として適切であり、ビアホールに充
填された導電性ペーストを基板表面から所定量だけ露出
させて突起状導体を形成することが好ましい。
【0031】以下、本発明にかかる多層プリント配線板
用の両面回路基板の製造方法の一例について、図1を参
照にして具体的に説明する。 本発明にかかる両面回路板を製造するに当たって、絶
縁性基材10の片面に銅箔が12が貼付けられたものを
出発材料として用いる(図1(a)参照)。この絶縁性基
材10は、たとえば、ガラス布エポキシ樹脂基材、ガラ
ス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリ
フェニレンエーテル樹脂基材、アラミド不織布−エポキ
シ樹脂基材、アラミド不織布−ポリイミド樹脂基材から
選ばれるリジッド(硬質)な積層基材が使用され得る
が、ガラス布エポキシ樹脂基材が最も好ましい。
【0032】上記絶縁性基材10の厚さは、20〜60
0μmが望ましい。その理由は、20μm未満の厚さで
は、強度が低下して取扱が難しくなるとともに、電気的
絶縁性に対する信頼性が低くなり、600μmを超える
厚さでは微細なビアホールの形成および導電性ペースト
の充填が難しくなるとともに、基板そのものが厚くなる
ためである。
【0033】また銅箔12の厚さは、5〜18μmが望
ましい。その理由は、後述するようなレーザ加工を用い
て、絶縁性基材にビアホール形成用の非貫通孔を形成す
る際に、薄すぎると貫通してしまうからであり、逆に厚
すぎるとエッチングにより、ファインパターンを形成し
難いからである。上記絶縁性基材10および銅箔12と
しては、特に、エポキシ樹脂をガラスクロスに含潰させ
てBステージとしたプリプレグと、銅箔とを積層して加
熱プレスすることにより得られる片面銅張積層板を用い
ることが好ましい。その理由は、銅箔12が後述するよ
うにエッチングされた後の取扱中に、配線パターンやビ
アホールの位置がずれることがなく、位置精度に優れる
からである。
【0034】このような絶縁性基材10の銅箔12が
貼付けられた表面と反対側の表面に、保護フィルム16
を貼付ける(図1(b)参照)。この保護フィルム16
は、後述する導電性ペーストの印刷用マスクとして使用
され、たとえば、表面に粘着層を設けたポリエチレンテ
レフタレート(PET)フィルムが使用され得る。前記
PETフィルム16は、粘着剤層の厚みが1〜20μ
m、フィルム自体の厚みが10〜50μmであるような
ものが使用される。
【0035】ついで、絶縁性基材10上に貼付けられ
たPETフィルム16上からレーザ照射を行って、PE
Tフィルム16を貫通して、絶縁性基材10の表面から
銅箔12に達する非貫通孔18を形成する(図1(c)参
照)。このレーザ加工は、パルス発振型炭酸ガスレーザ
加工装置によって行われる。加工条件は、パルスエネル
ギーが0.5〜100mJ、パルス幅が1〜100μ
s、パルス間隔が0.5ms以上、ショット数が3〜5
0の範囲内であることが望ましい。このような加工条件
のもとで形成され得る非貫通孔18の口径は、50〜2
50μmであることが望ましい。
【0036】前記の工程で形成された非貫通孔18
の内壁面に残留する樹脂残滓を取り除くために、デスミ
ア処理を行う。このデスミア処理としては、プラズマ放
電、コロナ放電等を用いたドライデスミア処理や過マン
ガン酸カリウム溶液等を用いたウエットデスミア処理が
可能である。
【0037】次に、デスミア処理された非貫通孔18
内に印刷によって導電性ペースト20を充填する(図1
(d)参照)。その後、基板全体を真空チェンバー(図示
を省略)内のステージ上に固定し、1×10〜5×10
Paの減圧下において、絶縁性基材10の導電性ペー
スト20の露出側の表面を適切なプレス装置(図示を省
略)によって、数分間だけ加圧して、半硬化状態にす
る。
【0038】その後、PETフィルム16を絶縁性基
材10の表面から剥離させたのち、半硬化状態の接着剤
層、すなわちBステージの接着剤層14を配置し(図1
(e)参照)、この接着剤層14を介して銅箔24を絶縁
性基材10の表面に加熱プレスによって圧着して、接着
剤層14を硬化させる(図1(f)参照)。この接着剤1
4は、たとえば、エポキシ樹脂ワニスが使用され、その
層厚は10〜50μmの範囲が望ましく、銅箔24の厚
さは、5〜18μmが望ましい。上記加熱プレスによっ
て、銅箔24は硬化した接着剤層14を介して絶縁性基
材10に接着され、導電性ペースト20と銅箔24とが
電気的に接続される。
【0039】ついで、絶縁性基材10の両面に貼付け
られた銅箔12および24上に、それぞれエッチング保
護フィルムを貼付けて、所定の回路パターンのマスクで
披覆した後、エッチング処理を行って、導体回路26お
よび28(ビアランドを含む)を形成する(図1(g)参
照)。この処理工程においては、先ず、銅箔12および
24の表面に感光性ドライフィルムレジストを貼付した
後、所定の回路パターンに沿って露光、現像処理してエ
ッチングレジストを形成し、エッチングレジスト非形成
部分の金属層をエッチングして、ビアランドを含んだ導
体回路パターン26および28を形成する。エッチング
液としては、硫酸一過酸化水素、過硫酸塩、塩化第二
銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の
水溶液が望ましい。上記銅箔12および24をエッチン
グして導体回路26および28を形成する前処理とし
て、ファインパターンを形成しやすくするため、あらか
じめ、銅箔の表面全面をエッチングして厚さを1〜10
μm、より好ましくは2〜8μm程度まで薄くすること
ができる。導体回路の一部としてのビアランドは、その
内径がビアホール径とほぼ同様であるが、その外径は、
50〜250μmの範囲に形成されることが好ましい。
【0040】次に、前記の工程で形成した導体回路
26および28の表面を粗化処理して(粗化層の表示は
省略する)、コア用の両面回路基板30を形成する。こ
の粗化処理は、多層化する際に、接着剤層との密着性を
改善し、剥離(デラミネーション)を防止するためであ
る。粗化処理方法としては、例えば、ソフトエッチング
処理や、黒化(酸化)一還元処理、銅−ニッケルーリン
からなる針状合金めっき(荏原ユージライト製:商品名
インタープレート)の形成、メック社製の商品名「メッ
クエッチボンド」なるエッチング液による表面粗化があ
る。
【0041】この実施形態においては、上記粗化層の形
成は、エッチング液を用いて形成されるのが好ましく、
たとえば、導体回路の表面を第二銅錯体と有機酸の混合
水溶液からエッチング液を用いてエッチング処理するこ
とによって形成することができる。かかるエッチング液
は、スプレーやバブリングなどの酸素共存条件下で、銅
導体回路を溶解させることができ、反応は、次のように
進行するものと推定される。 Cu+Cu(II)A →2Cu(I)An/2 2Cu(I)An/2 +n/4O +nAH (エアレーション) →2Cu(II)A +n/2HO 式中、Aは錯化剤(キレート剤として作用)、nは配位
数を示す。
【0042】この式に示されるように、発生した第一銅
錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体
となって、再び銅の酸化に寄与する。本発明で用いられ
る第二銅錯体は、アゾール類の第二銅錯体がよい。この
有機酸−第二銅錯体からなるエッチング液は、アゾール
類の第二銅錯体および有機酸(必要に応じてハロゲンイ
オン)を、水に溶解して調製することができる。このよ
うなエッチング液は、たとえば、イミダゾール銅(II)
錯体 10重量部、グリコール酸 7重量部、塩化カリ
ウム 5重量部を混合した水溶液から形成される。上記
〜の工程にしたがって製造された、本発明にかかる
多層プリント配線板用両面回路基板は、多層プリント配
線板のコア用回路基板として好適である。
【0043】次に、上記両面回路基板の表面および裏面
にそれぞれ積層される片面回路基板の製造方法につい
て、図2を参照にして説明する。 (1)まず、絶縁性基材10の片面に貼付けられた銅箔
12上に、エッチング保護フィルムを貼付けて、所定の
回路パターンのマスクで披覆した後、エッチング処理を
行って、導体回路34(ビアランドを含む)を形成する
(図2(b)参照)。この処理工程においては、先ず、銅
箔12の表面に感光性ドライフィルムレジストを貼付し
た後、所定の回路パターンに沿って露光、現像処理して
エッチングレジストを形成し、エッチングレジスト非形
成部分の金属層をエッチングして、ビアランドを含んだ
導体回路パターン34を形成する。エッチング液として
は、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第
二鉄の水溶液から選ばれる少なくとも1種の水溶液が望
ましい。上記銅箔12をエッチングして導体回路34を
形成する前処理として、ファインパターンを形成しやす
くするため、あらかじめ、銅箔の表面全面をエッチング
して厚さを1〜10μm、より好ましくは2〜8μm程
度まで薄くすることができる。
【0044】(2)導体回路34を絶縁性基材10の片
面に形成した後、上記両面回路基板の〜の工程にし
たがった処理を行ない(図2(c)〜図2(d)参
照)、その後、PETフィルム16を絶縁性基材10の表
面から剥離させた後、絶縁性基材10の樹脂面および突
起状導体36を覆って接着剤層38を形成することによ
って、絶縁性基材10の片面に導体回路34が形成さ
れ、かつその導体回路34に電気的に接続された充填ビ
アホール22を備えた片面回路基板40が製造される
(図2(e)参照)。上記接着剤層38は、両面回路基
板に片面回路基板を積層して多層プリント配線板を製造
する際に、隣接する回路基板同士を接続するために設け
られ、絶縁性基材10の樹脂面全体に塗布され、乾燥化
された状態の未硬化樹脂からなる接着剤層38として形
成され、取扱が容易になるため、プレキュアしておくこ
とが好ましく、その厚さは、20〜30μmの範囲が望
ましい。
【0045】このように、上記(1)〜(2)の工程に
したがって製造される片面回路基板は、絶縁性基材10
の一方の表面に導体回路34を有し、他方の表面には導
電性ペーストの一部が露出して形成される突起状導体3
6を有するとともに、突起状導体を含んだ絶縁性基材表
面を覆った樹脂接着剤層を有し、これらの複数枚の片面
回路基板は、予め上記工程〜にしたがって製造され
たコア用回路基板30に積層されて多層化される。
【0046】図3は、コア用両面回路基板30の両面
に、3枚の片面回路基板40、42および44が積層さ
れてなる4層基板が、加熱温度150〜200℃、加圧
力1M〜4MPaの条件下で、1度のプレス成形により
一体化された多層プリント配線板を示している。このよ
うに、加圧と同時に加熱することで、各片面回路基板が
製造されて後、多層化する段階において設けた接着剤層
38が硬化し、隣接する片面回路基板との間で強固な接
着が行われる。なお、熱プレスとしては、真空熱プレス
を用いることが好適である。
【0047】上述した実施形態では、コア用両面回路基
板と3層の片面回路基板とを用いて4層に多層化した
が、5層あるいは6層を超える多層プリント配線板の製
造にも適用できる。
【0048】
【実施例】(実施例1) (1)エポキシ樹脂をガラスクロスに含潰させてBステ
ージとしたプリプレグと、銅箔とを積層して加熱プレス
することにより得られる片面銅張積層板を基板として用
いる。絶縁性基材10の厚さは75μm、銅箔12の厚
さは、12μmとした。
【0049】(2)このような絶縁性基材10の銅箔1
2が貼付けられた表面と反対側の表面に、厚さ22μm
のPETフィルム16を貼付ける。上記PETフィルム
16は、厚みが10μmの粘着剤層と、厚みが12μm
のフィルムベースとからなる。
【0050】(3)次いで、PETフィルム16上か
ら、以下のようなレーザ加工条件でパルス発振型炭酸ガ
スレーザを照射して、ビアホール形成用の非貫通孔18
を形成する。 〔レーザ加工条件〕 パルスエネルギー 4.0mJ パルス幅 15μs パルス間隔 2ms以上 ショット数 5
【0051】(4)さらに、非貫通孔18の開口内壁に
残留する樹脂を取り除くために、以下のような条件に
て、プラズマ装置を用いたプラズマクリーニング処理を
施す。 〔プラズマクリーンニング条件〕 電極冷却方式: 水冷 熱伝導性シート: 金属粒子入シリコーン樹脂 反応ガス: OとCFとの混合ガス(O:CF=70:30) チャンバー内真空度: 7.3×10Pa 出力: 500W 通電時間: 3分 回路基板温度: 60℃
【0052】(5)次いで、導電性ペースト20を、P
ETフィルム16を印刷マスクとして、貫通孔18の内
部に充填して、150μmφの充填ビアホール22を形
成する。その際、以下のような条件で真空加圧脱泡を行
う。 〔真空加圧脱泡条件〕 真空度: 2.5×10Pa 加圧力: 2MPa
【0053】(6)PETフィルム16を剥離した後、
ペースト20を100℃で30分間加熱して半硬化さ
せ、さらにBステージのエポキシ樹脂からなる接着剤層
14を設け、この接着剤層14を介して、厚さ12μm
の銅箔24を、以下のような条件のもとで接着剤層14
上に加熱プレスする。 〔加熱プレス条件〕 加熱温度: 180℃ 加熱時間: 70分 圧力: 2MPa 真空度: 2.5×10Pa その後、銅箔12および24に適切なエッチング処理を
施して、導体回路26および28(ビアランドを含む)
を形成して、両面回路基板30を作製した。
【0054】(実施例2) (1)上記実施例1の(1)の工程の後に、絶縁性基材
10の一面に貼付けられた銅箔12に適切なエッチング
処理を施して、導体回路34(ビアランドを含む)を形
成する。 (2)次に、上記実施例1の(2)〜(5)の工程とほ
ぼ同様の処理を行って、導電性ペースト20を非貫通孔
18の内部に充填し、かつ硬化させて、150μmφの
充填ビアホール22を形成し、さらに、PETフィルム
16を剥離させた後に、突起状導体36を含んだ絶縁性
基材10の表面に樹脂接着剤層38を形成して、片面回
路基板40を作製した。
【0055】(比較例1) 硬化されたガラス布エポキシ樹脂基材(厚さ75μ
m)からなる絶縁性基材の両面に接着剤を塗布し、10
0℃で30分間の乾燥を行って厚さ20μmの接着剤層
を形成し、さらにその接着剤層の上に、厚みが10μm
の粘着剤層を有し、フィルム自体の厚みが12μmのP
ETフィルムをラミネートする。
【0056】次いで、PETフィルム上からパルス発
振型炭酸ガスレーザを照射してビアホール形成用の貫通
孔を形成し、さらにPETフィルムを印刷マスクとし
て、印刷によって貫通孔内部に導電性ペーストを充填し
て、150μmφの充填ビアホールを形成する。
【0057】PETフィルムを接着剤層から剥離した
後、厚さ12μmの銅箔を、加熱温度180℃、加熱時
間70分、圧力2MPa、真空度2.5×10Paの
条件のもとで、接着剤層上に加熱プレスする。 その後、基板両面の銅箔に適切なエッチング処理を施
して、導体回路およびビアランドを形成して、コア用両
面回路基板を作製した。
【0058】上記実施例1、実施例2および比較例1に
よって製造された両面回路基板について、非貫通孔内に
残留する樹脂残滓の程度とボイドレスの程度をX線顕微
鏡(EV−1100PC2:ユニハイト製)によって調
べた。その結果、実施例1および実施例2においては、
樹脂残滓はほとんど見当たらず、また500,000個
のビアホール中のボイド数は0であったが、比較例1に
おいては、若干の樹脂残滓が見受けられ、10,000
個のビアホール中のボイド数は5であった。
【0059】
【発明の効果】以上説明したように、本発明によれば、
両面回路基板と片面回路基板とを一部共通な製造工程を
経て製造できるので、製造コストの低減を図ることがで
き、また、一面に銅箔が貼付けられた絶縁性基材に設け
た非貫通孔内に、真空加圧脱泡によって導電性ペースト
を充填するので、導電性ペーストへの気泡の残留を極力
抑えることができ、層間接続抵抗の安定化を図ることが
できる。
【図面の簡単な説明】
【図1】本発明の多層プリント配線板用両面回路基板の
製造工程の一部を示す図。
【図2】本発明の両面回路基板に積層される回路基板の
製造工程の一部を示す図。
【図3】本発明による両面回路基板と片面回路基板とを
積層した4層配線板を示す図。
【符号の説明】
10 絶縁性基材 12 銅箔 14 樹脂接着剤 16 PETフィルム 18 非貫通孔 20 導電性ペースト 22 充填ビアホール 24 銅箔 26、28 導体回路 30 コア用両面回路基板 34 導体回路 36 突起状導体 38 樹脂接着剤 40、42、44 積層用片面回路基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 硬質の絶縁性基材の両面に導体回路を有
    し、この絶縁性基材中に前記導体回路間を電気的に接続
    するビアホールが形成された多層プリント配線板用回路
    基板を製造するに当たって、その製造工程中に、少なく
    とも以下の(1)〜(4)の工程、すなわち、(1)一
    面に銅箔が貼付けられた絶縁性基材の他の面に、樹脂フ
    ィルムを貼付け、その樹脂フィルム上からレーザ照射を
    行って前記銅箔に達する非貫通孔を形成する工程、
    (2)前記非貫通孔内に導電性ペースト充填しながら、
    あるいは充填した後、前記絶縁性基材を減圧条件下にお
    いて、前記導電性ペーストを加圧する工程、(3)前記
    樹脂フィルムを絶縁性基材の表面から剥離させたのち、
    前記絶縁性基材の他の面から露出した導電性ペーストを
    半硬化させ、そのペーストを含んだ絶縁性基材の表面
    に、半硬化状態の樹脂接着剤層を形成し、その樹脂接着
    剤層を介して銅箔を加熱圧着して、前記導電性ペースト
    と銅箔とを電気的に接続させる工程、(4)前記絶縁性
    基材に貼付けられた銅箔をエッチングして、絶縁性基材
    の両面に導体回路を形成する工程、とを含むことを特徴
    とする多層プリント配線板用回路基板の製造方法。
  2. 【請求項2】 硬質の絶縁性基材の片面に導体回路を有
    し、この絶縁性基材中に前記導体回路に達する充填ビア
    ホールが形成された多層プリント配線板用回路基板を製
    造するに当たって、その製造工程中に、少なくとも以下
    の(1)〜(3)の工程、すなわち、(1) 一面に銅
    箔が貼付けられた絶縁性基材にエッチング処理を施して
    導体回路を形成する工程、(2) 前記記絶縁性基材の
    他の面に、樹脂フィルムを貼付け、その樹脂フィルム上
    からレーザ照射を行って前記導体回路に達する非貫通孔
    を形成する工程、(3) 前記非貫通孔内に導電性ペー
    スト充填しながら、あるいは充填した後、前記絶縁性基
    材を減圧条件下において前記導電性ペーストを加圧し
    て、前記銅箔との電気的接続を行なう充填ビアホールを
    形成する工程、とを含むことを特徴とする多層プリント
    配線板用回路基板の製造方法。
JP2000018171A 1999-07-12 2000-01-27 多層プリント配線板用回路基板の製造方法 Expired - Fee Related JP4545865B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000018171A JP4545865B2 (ja) 1999-12-08 2000-01-27 多層プリント配線板用回路基板の製造方法
EP00944386A EP1220588B1 (en) 1999-07-12 2000-07-10 Method of manufacturing printed-circuit board
US10/030,428 US6889433B1 (en) 1999-07-12 2000-07-10 Method of manufacturing printed-circuit board
DE60030743T DE60030743T2 (de) 1999-07-12 2000-07-10 Verfahren zum Herstellen einer Leiterplatte
PCT/JP2000/004612 WO2001005204A1 (fr) 1999-07-12 2000-07-10 Procede de fabrication d'une carte de circuits imprimes

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-348410 1999-12-08
JP34841099 1999-12-08
JP2000018171A JP4545865B2 (ja) 1999-12-08 2000-01-27 多層プリント配線板用回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001230549A true JP2001230549A (ja) 2001-08-24
JP4545865B2 JP4545865B2 (ja) 2010-09-15

Family

ID=26578742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000018171A Expired - Fee Related JP4545865B2 (ja) 1999-07-12 2000-01-27 多層プリント配線板用回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4545865B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109429420A (zh) * 2017-08-22 2019-03-05 宏启胜精密电子(秦皇岛)有限公司 具有电磁屏蔽功能的电路板及其制作方法
CN113498633A (zh) * 2020-01-21 2021-10-12 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0559288U (ja) * 1992-01-20 1993-08-06 株式会社東洋精機製作所 真空脱泡装置
JPH07170046A (ja) * 1993-09-22 1995-07-04 Matsushita Electric Ind Co Ltd プリント配線板及びその製造方法
JPH08337920A (ja) * 1995-06-09 1996-12-24 Sumitomo Chem Co Ltd パラアラミドパルプおよびその製造方法
JPH0936551A (ja) * 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH09162517A (ja) * 1995-12-12 1997-06-20 Yamaichi Electron Co Ltd 回路基板
JPH10117068A (ja) * 1996-10-14 1998-05-06 Cmk Corp 導電性シート及び該導電性シートを用いた多層プリント配線板の製造方法
JPH118471A (ja) * 1997-06-18 1999-01-12 Hitachi Ltd 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JPH1117300A (ja) * 1996-12-26 1999-01-22 Matsushita Electric Ind Co Ltd 配線基板、回路部品実装体、電子部品パッケージ、配線基板の製造方法及び、電子部品のパッケージの製造方法
JPH11204942A (ja) * 1998-01-12 1999-07-30 Hitachi Chem Co Ltd 多層配線板の製造方法
JPH11298106A (ja) * 1998-04-07 1999-10-29 Asahi Chem Ind Co Ltd ビアホール充填型両面プリント配線板およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0559288U (ja) * 1992-01-20 1993-08-06 株式会社東洋精機製作所 真空脱泡装置
JPH07170046A (ja) * 1993-09-22 1995-07-04 Matsushita Electric Ind Co Ltd プリント配線板及びその製造方法
JPH0936551A (ja) * 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH08337920A (ja) * 1995-06-09 1996-12-24 Sumitomo Chem Co Ltd パラアラミドパルプおよびその製造方法
JPH09162517A (ja) * 1995-12-12 1997-06-20 Yamaichi Electron Co Ltd 回路基板
JPH10117068A (ja) * 1996-10-14 1998-05-06 Cmk Corp 導電性シート及び該導電性シートを用いた多層プリント配線板の製造方法
JPH1117300A (ja) * 1996-12-26 1999-01-22 Matsushita Electric Ind Co Ltd 配線基板、回路部品実装体、電子部品パッケージ、配線基板の製造方法及び、電子部品のパッケージの製造方法
JPH118471A (ja) * 1997-06-18 1999-01-12 Hitachi Ltd 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JPH11204942A (ja) * 1998-01-12 1999-07-30 Hitachi Chem Co Ltd 多層配線板の製造方法
JPH11298106A (ja) * 1998-04-07 1999-10-29 Asahi Chem Ind Co Ltd ビアホール充填型両面プリント配線板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109429420A (zh) * 2017-08-22 2019-03-05 宏启胜精密电子(秦皇岛)有限公司 具有电磁屏蔽功能的电路板及其制作方法
CN109429420B (zh) * 2017-08-22 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 具有电磁屏蔽功能的电路板及其制作方法
CN113498633A (zh) * 2020-01-21 2021-10-12 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Also Published As

Publication number Publication date
JP4545865B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
US6889433B1 (en) Method of manufacturing printed-circuit board
US7151228B2 (en) Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same
JP2001168481A (ja) 銅張積層板およびプリント配線板用回路基板とその製造方法
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2001196743A (ja) 接着フィルムを用いた多層プリント配線板の製造法
JP4187352B2 (ja) ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP4592891B2 (ja) 多層回路基板および半導体装置
JP3142270B2 (ja) プリント配線板の製造方法
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP4489899B2 (ja) 多層プリント配線板用両面回路基板の製造方法
JPH1027960A (ja) 多層プリント配線板の製造方法
JP4436946B2 (ja) 片面回路基板の製造方法、および多層プリント配線板の製造方法
JP3942535B2 (ja) 多層配線基板の製造方法
JP2001024323A (ja) 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
JP2002043753A (ja) 多層プリント配線板の製造方法
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP4545866B2 (ja) 多層プリント配線板用回路基板の製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2001217543A (ja) 多層回路基板
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
JP2001217356A (ja) 多層回路基板および半導体装置
JP4545865B2 (ja) 多層プリント配線板用回路基板の製造方法
JPH11204942A (ja) 多層配線板の製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Effective date: 20091030

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Effective date: 20100512

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100629

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20100701

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130709

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees