JP2001230317A - 多層配線構造の形成方法及び半導体装置の多層配線構造 - Google Patents
多層配線構造の形成方法及び半導体装置の多層配線構造Info
- Publication number
- JP2001230317A JP2001230317A JP2000036149A JP2000036149A JP2001230317A JP 2001230317 A JP2001230317 A JP 2001230317A JP 2000036149 A JP2000036149 A JP 2000036149A JP 2000036149 A JP2000036149 A JP 2000036149A JP 2001230317 A JP2001230317 A JP 2001230317A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wiring
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 接続抵抗及び寄生容量が小さく、微細化した
多層配線構造を形成する方法を提供する。 【解決手段】 多層配線構造の本形成方法は、下層配線
１６上に、ＳｉＮ膜８８、第１の絶縁膜９０、エッチン
グ停止層９２、及び第２の絶縁膜９４を成膜する工程
と、ＳｉＮ膜を露出させる接続孔９８を開口する工程
と、保護膜１００を第２の絶縁膜上に成膜しつつ接続孔
を埋め込む工程と、保護膜上にエッチングマスク１０２
を形成する工程と、保護膜のエッチングレートが第２の
絶縁膜より大きなエッチング条件で、保護膜をエッチン
グして第２の絶縁膜を露出させ、かつ接続孔内の保護膜
の上面をエッチング停止層より上方に維持する工程と、
保護膜のエッチングレートが第２の絶縁膜より小さいエ
ッチング条件で、絶縁膜をエッチングして配線溝を形成
すると共に下層配線を露出させるないように接続孔内に
保護膜を残留させる工程と、エッチングマスク及び保護
膜を除去し、かつ接続孔内の保護膜を除去する工程と、
接続孔及び配線溝を金属で埋め込む工程とを備える。
多層配線構造を形成する方法を提供する。 【解決手段】 多層配線構造の本形成方法は、下層配線
１６上に、ＳｉＮ膜８８、第１の絶縁膜９０、エッチン
グ停止層９２、及び第２の絶縁膜９４を成膜する工程
と、ＳｉＮ膜を露出させる接続孔９８を開口する工程
と、保護膜１００を第２の絶縁膜上に成膜しつつ接続孔
を埋め込む工程と、保護膜上にエッチングマスク１０２
を形成する工程と、保護膜のエッチングレートが第２の
絶縁膜より大きなエッチング条件で、保護膜をエッチン
グして第２の絶縁膜を露出させ、かつ接続孔内の保護膜
の上面をエッチング停止層より上方に維持する工程と、
保護膜のエッチングレートが第２の絶縁膜より小さいエ
ッチング条件で、絶縁膜をエッチングして配線溝を形成
すると共に下層配線を露出させるないように接続孔内に
保護膜を残留させる工程と、エッチングマスク及び保護
膜を除去し、かつ接続孔内の保護膜を除去する工程と、
接続孔及び配線溝を金属で埋め込む工程とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線構造及び
多層配線構造の形成方法に関し、更に詳細には、接続抵
抗が小さく、しかも微細化に適した多層配線構造及びそ
の形成方法に関するものである。
多層配線構造の形成方法に関し、更に詳細には、接続抵
抗が小さく、しかも微細化に適した多層配線構造及びそ
の形成方法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化及び微細化が進む
につれて、半導体装置の配線構造の多層化及び微細化が
要求され、それに応えて、多層配線構造を形成する方法
として、埋め込み型プロセス（ダマシン；Damascene ）
を進展させた、デュアルダマシン（Dual-Damascene) プ
ロセスが注目されている。デュアルダマシン法は、下層
配線と、絶縁膜を介して下層配線上に形成された上層配
線と、絶縁膜を貫通して下層配線と上層配線とを接続す
る導体プラグとを備える多層配線構造を形成する方法で
ある。
につれて、半導体装置の配線構造の多層化及び微細化が
要求され、それに応えて、多層配線構造を形成する方法
として、埋め込み型プロセス（ダマシン；Damascene ）
を進展させた、デュアルダマシン（Dual-Damascene) プ
ロセスが注目されている。デュアルダマシン法は、下層
配線と、絶縁膜を介して下層配線上に形成された上層配
線と、絶縁膜を貫通して下層配線と上層配線とを接続す
る導体プラグとを備える多層配線構造を形成する方法で
ある。
【０００３】以下に、図５から図７を参照して、デュア
ルダマシン法による従来の多層配線構造の形成方法を説
明する。図５（ａ）から（ｃ）、図６（ｄ）から
（ｆ）、及び図７（ｇ）と（ｈ）は、それぞれ、従来の
デュアルダマシン法に従って多層配線構造を形成する際
の工程毎の断面図である。先ず、図５（ａ）に示すよう
に、半導体基板１２上にＳｉＯ2 膜等の絶縁膜１４を形
成し、ダマシン法によって絶縁膜１４内上部に下層配線
１６を形成する。下層配線１６は、ＴｉＮ等からなるバ
リヤメタル層１６ａとＣｕからなる配線本体１６ｂとか
ら構成されている。
ルダマシン法による従来の多層配線構造の形成方法を説
明する。図５（ａ）から（ｃ）、図６（ｄ）から
（ｆ）、及び図７（ｇ）と（ｈ）は、それぞれ、従来の
デュアルダマシン法に従って多層配線構造を形成する際
の工程毎の断面図である。先ず、図５（ａ）に示すよう
に、半導体基板１２上にＳｉＯ2 膜等の絶縁膜１４を形
成し、ダマシン法によって絶縁膜１４内上部に下層配線
１６を形成する。下層配線１６は、ＴｉＮ等からなるバ
リヤメタル層１６ａとＣｕからなる配線本体１６ｂとか
ら構成されている。
【０００４】下層配線１６を形成する際には、図示しな
いが、先ず、絶縁膜１４上にフォトレジスト膜を成膜す
る。続いて、そのフォトレジスト膜をフォトリソグラフ
ィ処理して配線溝の溝パターンを有するエッチングマス
クを形成し、次いで異方性ドライエッチング法によって
絶縁膜１４をエッチングし、絶縁膜１４を穿った配線溝
を形成する。更に、絶縁膜１４上にバリヤメタル層１６
ａ、次いでＣｕ層１６ｂをスパッタ法によって堆積する
と共に配線溝をバリヤメタル層１６ａ及びＣｕ層１６ｂ
で埋め込む。続いて、ＣＭＰ（Chemical Mechanical Po
lishing 、化学的機械研磨）法によって絶縁膜１４上の
不要なＣｕ層１６ｂ及びバリヤメタル層１６ａを除去す
ることにより、絶縁膜１４の配線溝を埋め込んだ下層配
線１６を形成することができる。
いが、先ず、絶縁膜１４上にフォトレジスト膜を成膜す
る。続いて、そのフォトレジスト膜をフォトリソグラフ
ィ処理して配線溝の溝パターンを有するエッチングマス
クを形成し、次いで異方性ドライエッチング法によって
絶縁膜１４をエッチングし、絶縁膜１４を穿った配線溝
を形成する。更に、絶縁膜１４上にバリヤメタル層１６
ａ、次いでＣｕ層１６ｂをスパッタ法によって堆積する
と共に配線溝をバリヤメタル層１６ａ及びＣｕ層１６ｂ
で埋め込む。続いて、ＣＭＰ（Chemical Mechanical Po
lishing 、化学的機械研磨）法によって絶縁膜１４上の
不要なＣｕ層１６ｂ及びバリヤメタル層１６ａを除去す
ることにより、絶縁膜１４の配線溝を埋め込んだ下層配
線１６を形成することができる。
【０００５】次いで、Ｃｕが下層配線１６から外方に拡
散するのを防止するために、図５（ｂ）に示すように、
基板全面、即ち絶縁膜１４上及び下層配線１６上にＳｉ
Ｎ膜１８を成膜する。更に、順次、基板全面に層間絶縁
膜としてＳｉＯ2 膜２０、エッチングストッパとしてＳ
ｉＯＮ膜２２、及び上層配線埋め込み用の絶縁膜として
ＳｉＯ2 膜２４を成膜する。次に、ＳｉＯ2 膜２４上に
フォトレジスト膜を成膜し、導体プラグを貫通させる接
続孔の孔パターンを有するエッチングマスク２６を形成
し、続いてＳｉＯ2膜２４、ＳｉＯＮ膜２２及びＳｉＯ
2 膜２０を異方性ドライエッチング法によってエッチン
グして、図５（ｃ）に示すように、ＳｉＮ膜１８を露出
させる接続孔２８を開口する。
散するのを防止するために、図５（ｂ）に示すように、
基板全面、即ち絶縁膜１４上及び下層配線１６上にＳｉ
Ｎ膜１８を成膜する。更に、順次、基板全面に層間絶縁
膜としてＳｉＯ2 膜２０、エッチングストッパとしてＳ
ｉＯＮ膜２２、及び上層配線埋め込み用の絶縁膜として
ＳｉＯ2 膜２４を成膜する。次に、ＳｉＯ2 膜２４上に
フォトレジスト膜を成膜し、導体プラグを貫通させる接
続孔の孔パターンを有するエッチングマスク２６を形成
し、続いてＳｉＯ2膜２４、ＳｉＯＮ膜２２及びＳｉＯ
2 膜２０を異方性ドライエッチング法によってエッチン
グして、図５（ｃ）に示すように、ＳｉＮ膜１８を露出
させる接続孔２８を開口する。
【０００６】次いで、エッチングマスク２６を除去し、
改めてフォトレジスト膜を基板全面に成膜し、図６
（ｄ）に示すように、接続孔２８に連通する上層配線の
配線溝の溝パターン３０を有するエッチングマスク３２
を形成する。次に、エッチングマスク３２から露出した
ＳｉＯ2 膜２４を異方性ドライエッチング法によってエ
ッチングして、図６（ｅ）に示すように、配線溝３４を
形成する。配線溝３４を形成する際、エッチングの進行
は、エッチングストッパとして機能するＳｉＯＮ膜２２
で停止する。次いで、図６（ｆ）に示すように、エッチ
ングマスク３２を除去し、続いて、露出したＳｉＯＮ膜
２２を除去し、またＳｉＮ膜１８をエッチングにより除
去して下層配線１６を露出させる。
改めてフォトレジスト膜を基板全面に成膜し、図６
（ｄ）に示すように、接続孔２８に連通する上層配線の
配線溝の溝パターン３０を有するエッチングマスク３２
を形成する。次に、エッチングマスク３２から露出した
ＳｉＯ2 膜２４を異方性ドライエッチング法によってエ
ッチングして、図６（ｅ）に示すように、配線溝３４を
形成する。配線溝３４を形成する際、エッチングの進行
は、エッチングストッパとして機能するＳｉＯＮ膜２２
で停止する。次いで、図６（ｆ）に示すように、エッチ
ングマスク３２を除去し、続いて、露出したＳｉＯＮ膜
２２を除去し、またＳｉＮ膜１８をエッチングにより除
去して下層配線１６を露出させる。
【０００７】続いて、図７（ｇ）に示すように、ＴｉＮ
膜のバリヤメタル層３６ａ及びＣｕからなる配線本体層
３６ｂを基板全面に成膜して、接続孔２８及び配線溝３
４を埋め込む。次に、ＳｉＯ2 膜２４上の不要なバリヤ
メタル層３６ａ及び配線本体層３６ｂをＣＭＰ法によっ
て除去し、図７（ｈ）に示すように、接続孔２８には導
体プラグ３８を、配線溝３４には上層配線３６を、それ
ぞれ、形成する。
膜のバリヤメタル層３６ａ及びＣｕからなる配線本体層
３６ｂを基板全面に成膜して、接続孔２８及び配線溝３
４を埋め込む。次に、ＳｉＯ2 膜２４上の不要なバリヤ
メタル層３６ａ及び配線本体層３６ｂをＣＭＰ法によっ
て除去し、図７（ｈ）に示すように、接続孔２８には導
体プラグ３８を、配線溝３４には上層配線３６を、それ
ぞれ、形成する。
【０００８】これにより、シングルダマシン法に比べて
少ないプロセス工程数からなるデュアルダマシン法によ
り、下層配線１６と、導体プラグ３８を介して下層配線
１６に接続された上層配線３６とからなる多層配線構造
を形成することができる。
少ないプロセス工程数からなるデュアルダマシン法によ
り、下層配線１６と、導体プラグ３８を介して下層配線
１６に接続された上層配線３６とからなる多層配線構造
を形成することができる。
【０００９】
【発明が解決しようとする課題】しかし、上述の従来の
デュアルダマシン法による多層配線構造の形成には、次
に説明するような問題があった。第１の問題は、図８
（ａ）に示すように、配線溝３４を開口する際、既に開
口している接続孔２８の孔壁も同時にエッチングされ、
接続孔２８の開口径が大きくなることである。この結
果、配線構造の微細化及び高集積化の障害になるという
問題が生じる。
デュアルダマシン法による多層配線構造の形成には、次
に説明するような問題があった。第１の問題は、図８
（ａ）に示すように、配線溝３４を開口する際、既に開
口している接続孔２８の孔壁も同時にエッチングされ、
接続孔２８の開口径が大きくなることである。この結
果、配線構造の微細化及び高集積化の障害になるという
問題が生じる。
【００１０】第２の問題は、同じく図８（ａ）に示すよ
うに、配線溝３４を開口する際に、下層配線１６を覆っ
ていたＳｉＮ膜１８が同時にエッチングされ、下層配線
１６が露出するという問題である。その結果、配線溝３
４を開口した際のエッチングマスク３２をＯ2 −アッシ
ング法等によって除去する際、下層配線１６も併せて酸
化され、導体プラグ３８と下層配線１６との接続抵抗が
増大するという問題が生じる。第３の問題は、図８
（ｂ）に示すように、接続孔２８が隣接して密に形成さ
れている領域では、配線溝３４を開口する際、エッチン
グマスク３２を形成するために成膜したフォトレジスト
膜の膜厚が、接続孔２８の凹部形状の影響によって、薄
くなり、正確な寸法の配線溝を形成できないという問題
である。
うに、配線溝３４を開口する際に、下層配線１６を覆っ
ていたＳｉＮ膜１８が同時にエッチングされ、下層配線
１６が露出するという問題である。その結果、配線溝３
４を開口した際のエッチングマスク３２をＯ2 −アッシ
ング法等によって除去する際、下層配線１６も併せて酸
化され、導体プラグ３８と下層配線１６との接続抵抗が
増大するという問題が生じる。第３の問題は、図８
（ｂ）に示すように、接続孔２８が隣接して密に形成さ
れている領域では、配線溝３４を開口する際、エッチン
グマスク３２を形成するために成膜したフォトレジスト
膜の膜厚が、接続孔２８の凹部形状の影響によって、薄
くなり、正確な寸法の配線溝を形成できないという問題
である。
【００１１】ところで、特開平１０−２２３７５５号公
報は、上層配線又は下層配線の寄生容量の増加及び接続
孔の開口径の拡大を防止する方法として、有機塗布膜を
利用する方法を提案している。図９を参照して、前掲公
報に提案された方法を簡単に説明する。図９（ａ）は前
掲公報で引用された別の従来のデュアルダマシン法によ
る多層配線構造の形成方法を説明する断面図、及び図９
（ｂ）は前掲公報に提案された方法を説明する断面図で
ある。前掲公報によれば、従来の別のデュアルダマシン
法による多層配線構造の形成方法は、図９（ａ）に示す
ように、基板４２上に下層配線４４を形成する。次に、
下層配線４４上に第１のＳｉＯ2 膜４６を堆積した後に
ＳｉＮ膜を成膜し、続いてＳｉＮ膜をエッチングして接
続孔の孔パターンを有するエッチングマスク４８を形成
する。
報は、上層配線又は下層配線の寄生容量の増加及び接続
孔の開口径の拡大を防止する方法として、有機塗布膜を
利用する方法を提案している。図９を参照して、前掲公
報に提案された方法を簡単に説明する。図９（ａ）は前
掲公報で引用された別の従来のデュアルダマシン法によ
る多層配線構造の形成方法を説明する断面図、及び図９
（ｂ）は前掲公報に提案された方法を説明する断面図で
ある。前掲公報によれば、従来の別のデュアルダマシン
法による多層配線構造の形成方法は、図９（ａ）に示す
ように、基板４２上に下層配線４４を形成する。次に、
下層配線４４上に第１のＳｉＯ2 膜４６を堆積した後に
ＳｉＮ膜を成膜し、続いてＳｉＮ膜をエッチングして接
続孔の孔パターンを有するエッチングマスク４８を形成
する。
【００１２】次に、図９（ａ）に示すように、第２のＳ
ｉＯ2 膜５０を成膜し、続いてフォトレジスト膜からな
るエッチングマスク５２を形成し、そして、それをマス
クにして、第２のＳｉＯ2 膜５０をエッチングして上層
配線の配線溝５４を形成する。更に、エッチングマスク
４８をマスクにして第１のＳｉＯ2 膜４６をエッチング
して接続孔５６を形成する。続いて、図示しないが、エ
ッチングマスク５２を除去した後、金属膜を堆積して、
接続孔５６及び配線溝５４を埋め込み、ＣＭＰ法によっ
て第２のＳｉＯ2 膜５０上の金属膜を除去すると共に接
続孔５６を埋め込んだ導体プラグ及び配線溝５４を埋め
込んだ上層配線を形成している。
ｉＯ2 膜５０を成膜し、続いてフォトレジスト膜からな
るエッチングマスク５２を形成し、そして、それをマス
クにして、第２のＳｉＯ2 膜５０をエッチングして上層
配線の配線溝５４を形成する。更に、エッチングマスク
４８をマスクにして第１のＳｉＯ2 膜４６をエッチング
して接続孔５６を形成する。続いて、図示しないが、エ
ッチングマスク５２を除去した後、金属膜を堆積して、
接続孔５６及び配線溝５４を埋め込み、ＣＭＰ法によっ
て第２のＳｉＯ2 膜５０上の金属膜を除去すると共に接
続孔５６を埋め込んだ導体プラグ及び配線溝５４を埋め
込んだ上層配線を形成している。
【００１３】しかし、前掲公報によれば、上述の従来の
多層配線構造の形成方法では、エッチングマスク４８と
して使用したＳｉＮ膜が第１のＳｉＯ2 膜４６と第２の
ＳｉＯ2 膜５０との間に介在するので、配線の寄生容量
が増大し、また、第１のＳｉＯ2 膜４６をエッチングし
て接続孔５６を開口する際、エッチングマスク４８の開
口縁部もエッチングされるために、接続孔５６の開口径
が拡大するという問題がある。
多層配線構造の形成方法では、エッチングマスク４８と
して使用したＳｉＮ膜が第１のＳｉＯ2 膜４６と第２の
ＳｉＯ2 膜５０との間に介在するので、配線の寄生容量
が増大し、また、第１のＳｉＯ2 膜４６をエッチングし
て接続孔５６を開口する際、エッチングマスク４８の開
口縁部もエッチングされるために、接続孔５６の開口径
が拡大するという問題がある。
【００１４】そこで、前掲公報で提案された改良方法
は、図９（ｂ）に示すように、基板６２上に成膜した絶
縁膜６４上に下層配線６６を形成し、次いでＳｉＯ2 膜
６８を成膜し、続いて、ＳｉＯ2 膜６８に接続孔７０を
形成する。次に、反射防止膜（ＡＲＣ）と同じ組成の有
機塗布膜７２を基板全面に成膜し、続いてフォトレジス
ト膜からなるエッチングマスク７４を形成する。尚、有
機塗布膜７２のエッチングレートが、ＳｉＯ2 膜６８の
エッチングレートより小さくなるような有機塗布膜７２
を選択する。次いで、エッチングマスク７４の開口パタ
ーンから露出した有機塗布膜７２及びＳｉＯ2 膜６８を
エッチングして、配線溝７６を形成し、かつエッチング
レートの違いによって、接続孔７０を埋め込み、しかも
配線溝７６の溝底から突出する有機塗布膜７２のプラグ
７８を形成する。
は、図９（ｂ）に示すように、基板６２上に成膜した絶
縁膜６４上に下層配線６６を形成し、次いでＳｉＯ2 膜
６８を成膜し、続いて、ＳｉＯ2 膜６８に接続孔７０を
形成する。次に、反射防止膜（ＡＲＣ）と同じ組成の有
機塗布膜７２を基板全面に成膜し、続いてフォトレジス
ト膜からなるエッチングマスク７４を形成する。尚、有
機塗布膜７２のエッチングレートが、ＳｉＯ2 膜６８の
エッチングレートより小さくなるような有機塗布膜７２
を選択する。次いで、エッチングマスク７４の開口パタ
ーンから露出した有機塗布膜７２及びＳｉＯ2 膜６８を
エッチングして、配線溝７６を形成し、かつエッチング
レートの違いによって、接続孔７０を埋め込み、しかも
配線溝７６の溝底から突出する有機塗布膜７２のプラグ
７８を形成する。
【００１５】そして、アッシング処理によって、エッチ
ングマスク７４と、有機塗布膜７２からなるプラグ７８
を同時に除去することによって、所望寸法の接続孔７０
と配線溝７６を得ることができ、かつ接続孔７０及び配
線溝７６を金属で埋め込むことにより寄生容量の小さい
多層配線構造を形成できるとしている。
ングマスク７４と、有機塗布膜７２からなるプラグ７８
を同時に除去することによって、所望寸法の接続孔７０
と配線溝７６を得ることができ、かつ接続孔７０及び配
線溝７６を金属で埋め込むことにより寄生容量の小さい
多層配線構造を形成できるとしている。
【００１６】しかし、本発明者による実験によれば、上
述の前掲公報に開示された方法では、エッチングして配
線溝７６を形成する際、図１０（ａ）に示すように、プ
ラグ７８が配線溝７６の溝底より突出しているために、
エッチングの際に発生する、エッチングガス中のカーボ
ン系物質とエッチングされる絶縁膜の絶縁膜物質の混合
物が、プラグ７８の側壁にサイドウォール状の堆積物８
０として堆積する。その結果、アッシング処理が完了し
ても、図１０（ｂ）に示すように、堆積物８０が配線溝
７６の溝底上に円筒状に残る。そのため、接続孔７０及
び配線溝７６を金属で埋めて導体プラグ及び上層配線を
形成した際、導体プラグと上層配線との接続抵抗が増大
したり、更には接続孔を良好に埋め込むことができない
という問題があった。
述の前掲公報に開示された方法では、エッチングして配
線溝７６を形成する際、図１０（ａ）に示すように、プ
ラグ７８が配線溝７６の溝底より突出しているために、
エッチングの際に発生する、エッチングガス中のカーボ
ン系物質とエッチングされる絶縁膜の絶縁膜物質の混合
物が、プラグ７８の側壁にサイドウォール状の堆積物８
０として堆積する。その結果、アッシング処理が完了し
ても、図１０（ｂ）に示すように、堆積物８０が配線溝
７６の溝底上に円筒状に残る。そのため、接続孔７０及
び配線溝７６を金属で埋めて導体プラグ及び上層配線を
形成した際、導体プラグと上層配線との接続抵抗が増大
したり、更には接続孔を良好に埋め込むことができない
という問題があった。
【００１７】そこで、本発明の目的は、接続抵抗が小さ
く、微細化した多層配線構造を形成する方法を提供する
ことである。
く、微細化した多層配線構造を形成する方法を提供する
ことである。
【００１８】
【課題を解決するための手段】本発明者は、保護膜で接
続孔を埋め込んで接続孔を保護すると共に、エッチング
条件の相互に異なる保護膜エッチング工程と絶縁膜エッ
チング工程の２段階エッチングにより、配線溝をエッチ
ングした際、接続孔を埋め込んだ保護膜のプラグの上面
が、配線溝の溝底より低くなるようにすることを着想
し、実験を重ねて本発明を発明するに到った。
続孔を埋め込んで接続孔を保護すると共に、エッチング
条件の相互に異なる保護膜エッチング工程と絶縁膜エッ
チング工程の２段階エッチングにより、配線溝をエッチ
ングした際、接続孔を埋め込んだ保護膜のプラグの上面
が、配線溝の溝底より低くなるようにすることを着想
し、実験を重ねて本発明を発明するに到った。
【００１９】上記目的を達成するために、本発明に係る
多層配線構造の形成方法は、下層配線と、絶縁膜を介し
て下層配線上に形成された上層配線と、絶縁膜を貫通し
て下層配線と上層配線を接続する導体プラグとを備える
多層配線構造の形成方法であって、下層配線上に、第１
の絶縁膜、第２の絶縁膜のエッチングに対するエッチン
グストッパ、及び第２の絶縁膜を成膜する工程と、第２
の絶縁膜、エッチングストッパ、及び第１の絶縁膜を貫
通して、下層配線を露出させる接続孔を開口する工程
と、保護膜を第２の絶縁膜上に成膜しつつ保護膜で接続
孔を埋め込む工程と、上層配線の配線パターンを有する
エッチングマスクを保護膜上に形成する工程と、保護膜
のエッチングレートが第２の絶縁膜のエッチングレート
より大きくなるエッチング条件で、エッチングマスク下
の保護膜をエッチングして第２の絶縁膜を露出させると
共に、接続孔内の保護膜の上面を第２の絶縁膜の上面よ
り下方に位置させる保護膜エッチング工程と、保護膜の
エッチングレートが第２の絶縁膜のエッチングレートと
同じか、又は小さくなるエッチング条件で、下層配線が
露出しないように保護膜を接続孔内に残留させながら、
エッチングマスクの配線パターン開口から露出した第２
の絶縁膜及び保護膜をエッチングして、上層配線の配線
溝を形成する第２の絶縁膜エッチング工程と、第２の絶
縁膜上のエッチングマスク及び保護膜を除去し、かつ接
続孔内の保護膜を除去する工程と、接続孔及び配線溝を
金属で埋め込む工程とを備えることを特徴としている。
多層配線構造の形成方法は、下層配線と、絶縁膜を介し
て下層配線上に形成された上層配線と、絶縁膜を貫通し
て下層配線と上層配線を接続する導体プラグとを備える
多層配線構造の形成方法であって、下層配線上に、第１
の絶縁膜、第２の絶縁膜のエッチングに対するエッチン
グストッパ、及び第２の絶縁膜を成膜する工程と、第２
の絶縁膜、エッチングストッパ、及び第１の絶縁膜を貫
通して、下層配線を露出させる接続孔を開口する工程
と、保護膜を第２の絶縁膜上に成膜しつつ保護膜で接続
孔を埋め込む工程と、上層配線の配線パターンを有する
エッチングマスクを保護膜上に形成する工程と、保護膜
のエッチングレートが第２の絶縁膜のエッチングレート
より大きくなるエッチング条件で、エッチングマスク下
の保護膜をエッチングして第２の絶縁膜を露出させると
共に、接続孔内の保護膜の上面を第２の絶縁膜の上面よ
り下方に位置させる保護膜エッチング工程と、保護膜の
エッチングレートが第２の絶縁膜のエッチングレートと
同じか、又は小さくなるエッチング条件で、下層配線が
露出しないように保護膜を接続孔内に残留させながら、
エッチングマスクの配線パターン開口から露出した第２
の絶縁膜及び保護膜をエッチングして、上層配線の配線
溝を形成する第２の絶縁膜エッチング工程と、第２の絶
縁膜上のエッチングマスク及び保護膜を除去し、かつ接
続孔内の保護膜を除去する工程と、接続孔及び配線溝を
金属で埋め込む工程とを備えることを特徴としている。
【００２０】本発明方法では、下層配線、導体プラグ、
及び上層配線を構成する金属の種類には制約なく、例え
ばＣｕ、Ａｌ、Ｗ、及びそれらの合金を使用する。更に
は、下層配線は、ポリシリコン配線でも良い。ＴｉＮ
膜、Ｔａ膜、ＴａＮ膜／Ｔａ膜の積層膜等のバリヤメタ
ル層と、Ｃｕ、Ａｌ、Ｗ、及びそれらの合金等の配線本
体層とで配線を構成するようにしても良い。なお、接続
孔及び配線溝を金属で埋め込む工程では、先ず、配線溝
に露出したエッチングストッパを除去するようにしても
良い。また、本発明方法では、第１の絶縁膜、第２の絶
縁膜、及びエッチングストッパの組成、成膜方法には制
約はない。保護膜として、例えば反射防止膜を好適に使
用することができ、例えばベース樹脂がポリイミド樹脂
又はノボラック樹脂であって、添加剤としてポリビニル
フェノール、ポリメチルメタクリレート等を含む樹脂か
ら反射防止膜を使用する。第２の絶縁膜エッチング工程
では、好適には、保護膜のエッチングレートが、第２の
絶縁膜のエッチングレートより１０％から２０％小さく
なるようなエッチング条件とする。
及び上層配線を構成する金属の種類には制約なく、例え
ばＣｕ、Ａｌ、Ｗ、及びそれらの合金を使用する。更に
は、下層配線は、ポリシリコン配線でも良い。ＴｉＮ
膜、Ｔａ膜、ＴａＮ膜／Ｔａ膜の積層膜等のバリヤメタ
ル層と、Ｃｕ、Ａｌ、Ｗ、及びそれらの合金等の配線本
体層とで配線を構成するようにしても良い。なお、接続
孔及び配線溝を金属で埋め込む工程では、先ず、配線溝
に露出したエッチングストッパを除去するようにしても
良い。また、本発明方法では、第１の絶縁膜、第２の絶
縁膜、及びエッチングストッパの組成、成膜方法には制
約はない。保護膜として、例えば反射防止膜を好適に使
用することができ、例えばベース樹脂がポリイミド樹脂
又はノボラック樹脂であって、添加剤としてポリビニル
フェノール、ポリメチルメタクリレート等を含む樹脂か
ら反射防止膜を使用する。第２の絶縁膜エッチング工程
では、好適には、保護膜のエッチングレートが、第２の
絶縁膜のエッチングレートより１０％から２０％小さく
なるようなエッチング条件とする。
【００２１】更には、本発明方法は、下層配線を不純物
拡散層に言い換え、不純物拡散層と、絶縁膜を介して不
純物拡散層上に形成された配線と、絶縁膜を貫通して不
純物拡散層と配線を接続する導体プラグとを備える配線
構造を形成する際にも適用できる。
拡散層に言い換え、不純物拡散層と、絶縁膜を介して不
純物拡散層上に形成された配線と、絶縁膜を貫通して不
純物拡散層と配線を接続する導体プラグとを備える配線
構造を形成する際にも適用できる。
【００２２】本発明方法では、第２の絶縁膜をエッチン
グして、上層配線の配線溝を形成する際、接続孔の大部
分が保護膜で埋め込まれているので、従来のように、接
続孔の側壁がエッチングされ、開口径が大きくなるよう
なことはない。また、接続孔が密な配置で形成されてい
る接続孔密集領域でも、接続孔が保護膜で埋め込まれて
いるので、従来のように第２の絶縁膜上に成膜したフォ
トレジスト膜の膜厚が、接続孔密集領域上で薄くなるよ
うなことは生じない。更には、第２の絶縁膜上のエッチ
ングマスク及び保護膜を除去する際、下層配線が接続孔
内の保護膜によって保護膜除去の最終段階まで保護され
ているので、従来のように下層配線が酸化されるという
問題が生じない。
グして、上層配線の配線溝を形成する際、接続孔の大部
分が保護膜で埋め込まれているので、従来のように、接
続孔の側壁がエッチングされ、開口径が大きくなるよう
なことはない。また、接続孔が密な配置で形成されてい
る接続孔密集領域でも、接続孔が保護膜で埋め込まれて
いるので、従来のように第２の絶縁膜上に成膜したフォ
トレジスト膜の膜厚が、接続孔密集領域上で薄くなるよ
うなことは生じない。更には、第２の絶縁膜上のエッチ
ングマスク及び保護膜を除去する際、下層配線が接続孔
内の保護膜によって保護膜除去の最終段階まで保護され
ているので、従来のように下層配線が酸化されるという
問題が生じない。
【００２３】本発明の好適な実施態様の保護膜エッチン
グ工程では、接続孔内の保護膜の上面が、第２の絶縁膜
の上面より下方の位置で、かつエッチングストッパより
上方の位置に位置するように接続孔内の保護膜をエッチ
ングする。好適には、保護膜エッチング工程では、接続
孔内の保護膜の上面が、上層配線の配線溝の溝深さの１
／３以上１／２以下の範囲の寸法だけ第２の絶縁膜の上
面より下方の位置に位置するように、接続孔内の保護膜
をエッチングする。保護膜を異方性ドライエッチングに
より除去する際には、エッチング後に保護膜が配線溝内
に残らないように保護膜のエッチングレートを大きくす
る必要があるが、接続孔内の保護膜の上面が、上層配線
の配線溝の溝深さの１／３以下の寸法で第２の絶縁膜の
上面より下方に位置するときには、フォトレジスト膜の
膜厚を厚くすることが必要になって、好ましくないから
である。また、接続孔内の保護膜の上面が、上層配線の
配線溝の溝深さの１／２以上の寸法で第２の絶縁膜の上
面より下方に位置するときには、保護膜のエッチング中
に接続孔内の保護膜が除去され、接続孔の開口径が拡大
し、更には下層配線が損傷を受ける恐れがあるからであ
る。
グ工程では、接続孔内の保護膜の上面が、第２の絶縁膜
の上面より下方の位置で、かつエッチングストッパより
上方の位置に位置するように接続孔内の保護膜をエッチ
ングする。好適には、保護膜エッチング工程では、接続
孔内の保護膜の上面が、上層配線の配線溝の溝深さの１
／３以上１／２以下の範囲の寸法だけ第２の絶縁膜の上
面より下方の位置に位置するように、接続孔内の保護膜
をエッチングする。保護膜を異方性ドライエッチングに
より除去する際には、エッチング後に保護膜が配線溝内
に残らないように保護膜のエッチングレートを大きくす
る必要があるが、接続孔内の保護膜の上面が、上層配線
の配線溝の溝深さの１／３以下の寸法で第２の絶縁膜の
上面より下方に位置するときには、フォトレジスト膜の
膜厚を厚くすることが必要になって、好ましくないから
である。また、接続孔内の保護膜の上面が、上層配線の
配線溝の溝深さの１／２以上の寸法で第２の絶縁膜の上
面より下方に位置するときには、保護膜のエッチング中
に接続孔内の保護膜が除去され、接続孔の開口径が拡大
し、更には下層配線が損傷を受ける恐れがあるからであ
る。
【００２４】第２の絶縁膜として、ＳｉＯ2 膜、ＢＰＳ
Ｇ膜、ＴＥＯＳ膜等の無機絶縁膜を成膜する際には、保
護膜として有機性の膜を成膜する。例えば、保護膜とし
て、露光の際の反射防止膜（ＡＲＣ）の成膜材料と同じ
材料、例えばＳｉＬＫ（商品名）等で有機性の膜を成膜
する。かつ 保護膜エッチング工程では、フルオロカー
ボン系ガスと酸素ガスと不活性ガスとがエッチングガス
中に含まれており、第２の絶縁膜エッチング工程では、
フルオロカーボン系ガスと不活性ガスとがエッチングガ
ス中に含まれており、かつ酸素ガスが含まれていない。
ここで、フルオロカーボン系ガスとはＣＦ4 、Ｃ4 Ｆ8
等を言う。また、第２の絶縁膜として、例えばダウケミ
カル製のＳｉＬＫ等の有機絶縁膜を成膜する際には、保
護膜として無機性の膜を成膜する。
Ｇ膜、ＴＥＯＳ膜等の無機絶縁膜を成膜する際には、保
護膜として有機性の膜を成膜する。例えば、保護膜とし
て、露光の際の反射防止膜（ＡＲＣ）の成膜材料と同じ
材料、例えばＳｉＬＫ（商品名）等で有機性の膜を成膜
する。かつ 保護膜エッチング工程では、フルオロカー
ボン系ガスと酸素ガスと不活性ガスとがエッチングガス
中に含まれており、第２の絶縁膜エッチング工程では、
フルオロカーボン系ガスと不活性ガスとがエッチングガ
ス中に含まれており、かつ酸素ガスが含まれていない。
ここで、フルオロカーボン系ガスとはＣＦ4 、Ｃ4 Ｆ8
等を言う。また、第２の絶縁膜として、例えばダウケミ
カル製のＳｉＬＫ等の有機絶縁膜を成膜する際には、保
護膜として無機性の膜を成膜する。
【００２５】Ｃｕを主成分とする金属で下層配線を形成
するときには、下層配線上にＳｉＮ膜を成膜し、次いで
第１の絶縁膜を成膜する。本発明方法では、第２の絶縁
膜をエッチングして、上層配線の配線溝を形成する際、
接続孔が保護膜で埋め込まれ、ＳｉＮ膜が保護膜で覆わ
れているので、従来のように、ＳｉＮ膜がエッチングさ
れ、その結果、エッチングマスクをアッシング処理して
除去する際、下層配線が酸化されるようなことは生じな
い。第２の絶縁膜としてＳｉＯ2 膜を成膜する際には、
エッチングストッパとしてＳｉＯＮ膜を成膜する。
するときには、下層配線上にＳｉＮ膜を成膜し、次いで
第１の絶縁膜を成膜する。本発明方法では、第２の絶縁
膜をエッチングして、上層配線の配線溝を形成する際、
接続孔が保護膜で埋め込まれ、ＳｉＮ膜が保護膜で覆わ
れているので、従来のように、ＳｉＮ膜がエッチングさ
れ、その結果、エッチングマスクをアッシング処理して
除去する際、下層配線が酸化されるようなことは生じな
い。第２の絶縁膜としてＳｉＯ2 膜を成膜する際には、
エッチングストッパとしてＳｉＯＮ膜を成膜する。
【００２６】本発明に係る多層配線構造は、上述の多層
配線構造の形成方法によって、形成されていることを特
徴としている。
配線構造の形成方法によって、形成されていることを特
徴としている。
【００２７】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例 本実施形態例は、本発明に係る多層配線構造の形成方法
の実施形態の一例であって、図１（ａ）から（ｃ）、図
２（ｄ）から（ｆ）、図３（ｇ）から（ｉ）及び図４
（ｊ）及び（ｋ）は、それぞれ、本実施形態例の方法に
従って、多層配線構造を形成する際の工程毎の基板断面
図である。本実施形態例で示した絶縁膜の組成、エッチ
ングストッパの組成、膜厚、エッチングレート、圧力、
温度等の数値は、本発明の理解を容易にするための例示
であって、本発明方法がこれらの数値に限定されるもの
ではない。
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例 本実施形態例は、本発明に係る多層配線構造の形成方法
の実施形態の一例であって、図１（ａ）から（ｃ）、図
２（ｄ）から（ｆ）、図３（ｇ）から（ｉ）及び図４
（ｊ）及び（ｋ）は、それぞれ、本実施形態例の方法に
従って、多層配線構造を形成する際の工程毎の基板断面
図である。本実施形態例で示した絶縁膜の組成、エッチ
ングストッパの組成、膜厚、エッチングレート、圧力、
温度等の数値は、本発明の理解を容易にするための例示
であって、本発明方法がこれらの数値に限定されるもの
ではない。
【００２８】本実施形態例では、先ず、従来の方法と同
様にして、図１（ａ）に示すように、半導体基板８２上
にＳｉＯ2 膜等の絶縁膜８４を形成し、ダマシン法によ
って絶縁膜８４の上層に線厚４０００Åの下層配線８６
を形成する。下層配線８６は、膜厚４００ÅのＴｉＮか
らなるバリヤメタル層８６ａとＣｕからなる配線本体８
６ｂとから構成されている。
様にして、図１（ａ）に示すように、半導体基板８２上
にＳｉＯ2 膜等の絶縁膜８４を形成し、ダマシン法によ
って絶縁膜８４の上層に線厚４０００Åの下層配線８６
を形成する。下層配線８６は、膜厚４００ÅのＴｉＮか
らなるバリヤメタル層８６ａとＣｕからなる配線本体８
６ｂとから構成されている。
【００２９】下層配線８６を形成する際には、図示しな
いが、先ず、絶縁膜１４上にフォトレジスト膜を成膜
し、フォトレジスト膜をフォトリソグラフィ処理して配
線溝の溝パターンを有するエッチングマスクを形成し、
次いでエッチングにより絶縁膜１４を穿って溝深さ４０
０ｎｍの配線溝を形成する。次いで、基板上にバリヤメ
タル層８６ａ、次いでＣｕ層８６ｂをスパッタ法によっ
て堆積すると共に配線溝をバリヤメタル層８６ａ及びＣ
ｕ層８６ｂで埋め込む。続いて、ＣＭＰ法によって絶縁
膜１４上のＣｕ層８６ｂ及びバリヤメタル層８６ａを除
去する。
いが、先ず、絶縁膜１４上にフォトレジスト膜を成膜
し、フォトレジスト膜をフォトリソグラフィ処理して配
線溝の溝パターンを有するエッチングマスクを形成し、
次いでエッチングにより絶縁膜１４を穿って溝深さ４０
０ｎｍの配線溝を形成する。次いで、基板上にバリヤメ
タル層８６ａ、次いでＣｕ層８６ｂをスパッタ法によっ
て堆積すると共に配線溝をバリヤメタル層８６ａ及びＣ
ｕ層８６ｂで埋め込む。続いて、ＣＭＰ法によって絶縁
膜１４上のＣｕ層８６ｂ及びバリヤメタル層８６ａを除
去する。
【００３０】次いで、Ｃｕが下層配線８６から拡散する
のを防止するために、図１（ｂ）に示すように、基板全
面、即ち絶縁膜８４上及び下層配線８６上に膜厚５００
ÅのＳｉＮ膜８８を成膜する。更に、順次、基板全面に
層間絶縁膜として膜厚７０００ÅのＳｉＯ2 膜９０、エ
ッチングストッパとして膜厚５００ÅのＳｉＯＮ膜９
２、及び上層配線埋め込み用の絶縁膜として膜厚４００
０ÅのＳｉＯ2 膜９４を成膜する。
のを防止するために、図１（ｂ）に示すように、基板全
面、即ち絶縁膜８４上及び下層配線８６上に膜厚５００
ÅのＳｉＮ膜８８を成膜する。更に、順次、基板全面に
層間絶縁膜として膜厚７０００ÅのＳｉＯ2 膜９０、エ
ッチングストッパとして膜厚５００ÅのＳｉＯＮ膜９
２、及び上層配線埋め込み用の絶縁膜として膜厚４００
０ÅのＳｉＯ2 膜９４を成膜する。
【００３１】次に、ＳｉＯ2 膜９４上にフォトレジスト
膜を成膜し、導体プラグを貫通させる接続孔の孔パター
ンを有するエッチングマスク９６を形成し、次いで次の
エッチング条件でＳｉＯ2 膜９４、ＳｉＯＮ膜９２及び
ＳｉＯ2 膜９０を異方性ドライエッチング法によってエ
ッチングして、図１（ｃ）に示すように、底部にＳｉＮ
膜８８を露出させる孔径０．２μｍから０．５μｍの接
続孔９８を開口する。尚、下層配線８６はＳｉＮ膜８８
によって覆われている。 エッチング条件 圧力：２Ｐａ（１５ｍTorr） 温度：２０℃ エッチングガス：Ｃ4 Ｆ3 ／ＣＯ／Ａｒ＝１：４：１２ ＳｉＯ2 膜に対するエッチングレート：４８００Å／ｍ
ｉｎ
膜を成膜し、導体プラグを貫通させる接続孔の孔パター
ンを有するエッチングマスク９６を形成し、次いで次の
エッチング条件でＳｉＯ2 膜９４、ＳｉＯＮ膜９２及び
ＳｉＯ2 膜９０を異方性ドライエッチング法によってエ
ッチングして、図１（ｃ）に示すように、底部にＳｉＮ
膜８８を露出させる孔径０．２μｍから０．５μｍの接
続孔９８を開口する。尚、下層配線８６はＳｉＮ膜８８
によって覆われている。 エッチング条件 圧力：２Ｐａ（１５ｍTorr） 温度：２０℃ エッチングガス：Ｃ4 Ｆ3 ／ＣＯ／Ａｒ＝１：４：１２ ＳｉＯ2 膜に対するエッチングレート：４８００Å／ｍ
ｉｎ
【００３２】エッチングマスク９６を除去し、次いで、
図２（ｄ）に示すように、露光の際に使用する反射防止
膜と同じ組成を有する有機膜からなる保護膜１００を、
ＳｉＯ2 膜９４上の膜厚が２０００Åになるように、基
板全面に塗布し、かつ接続孔９８を保護膜１００で埋め
込む。本実施形態例では、保護膜１００として、ベース
樹脂がポリイミド樹脂又はノボラック樹脂であって、添
加剤としてポリビニルフェノール又はポリメチルメタク
リレート、更に染料を含む樹脂からなる反射防止膜を使
用している。続いて、図２（ｅ）に示すように、保護膜
１００上に、膜厚１μｍのフォトレジスト膜を成膜し、
次いで、フォトリソグラフィ処理によって、溝幅が０．
３μｍの配線溝パターンを有するエッチングマスク１０
２を形成する。
図２（ｄ）に示すように、露光の際に使用する反射防止
膜と同じ組成を有する有機膜からなる保護膜１００を、
ＳｉＯ2 膜９４上の膜厚が２０００Åになるように、基
板全面に塗布し、かつ接続孔９８を保護膜１００で埋め
込む。本実施形態例では、保護膜１００として、ベース
樹脂がポリイミド樹脂又はノボラック樹脂であって、添
加剤としてポリビニルフェノール又はポリメチルメタク
リレート、更に染料を含む樹脂からなる反射防止膜を使
用している。続いて、図２（ｅ）に示すように、保護膜
１００上に、膜厚１μｍのフォトレジスト膜を成膜し、
次いで、フォトリソグラフィ処理によって、溝幅が０．
３μｍの配線溝パターンを有するエッチングマスク１０
２を形成する。
【００３３】次いで、保護膜１００のエッチングレート
が、ＳｉＯ2 膜９４のエッチングレートより大きくなる
エッチング条件、例えば次のエッチング条件で、エッチ
ングマスク１０２から露出した保護膜１００を異方性ド
ライエッチング法によってエッチングする保護膜エッチ
ング工程を実施する。これにより、図２（ｆ）に示すよ
うに、保護膜１００の下のＳｉＯ2 膜９４が露出すると
共に接続孔９８内の保護膜１００がエッチングされ、そ
の上面がＳｉＯ2 膜９４の上面より低く、かつＳｉＯＮ
膜９２より高い位置に位置する。 圧力：２．７Ｐａ（２０ｍTorr） 温度：２０℃ エッチングガス：ＣＦ4 ／Ｏ2 ／Ａｒ＝１：１：１０ ＳｉＯ2 膜に対するエッチングレート：１１０Å／ｍｉ
ｎ 保護膜に対するエッチングレート ：２２００Å／ｍ
ｉｎ
が、ＳｉＯ2 膜９４のエッチングレートより大きくなる
エッチング条件、例えば次のエッチング条件で、エッチ
ングマスク１０２から露出した保護膜１００を異方性ド
ライエッチング法によってエッチングする保護膜エッチ
ング工程を実施する。これにより、図２（ｆ）に示すよ
うに、保護膜１００の下のＳｉＯ2 膜９４が露出すると
共に接続孔９８内の保護膜１００がエッチングされ、そ
の上面がＳｉＯ2 膜９４の上面より低く、かつＳｉＯＮ
膜９２より高い位置に位置する。 圧力：２．７Ｐａ（２０ｍTorr） 温度：２０℃ エッチングガス：ＣＦ4 ／Ｏ2 ／Ａｒ＝１：１：１０ ＳｉＯ2 膜に対するエッチングレート：１１０Å／ｍｉ
ｎ 保護膜に対するエッチングレート ：２２００Å／ｍ
ｉｎ
【００３４】次いで、保護膜１００のエッチングレート
が、ＳｉＯ2 膜９４のエッチングレートより１０％から
２０％小さくなるようなエッチング条件、例えば、次の
エッチング条件で、エッチングマスク１０２から露出し
たＳｉＯ2 膜９４を異方性ドライエッチング法によって
エッチングするＳｉＯ2 膜エッチング工程を実施する。
これにより、図３（ｇ）に示すように、配線溝１０４が
形成される。エッチングでは、ＳｉＯＮ膜９２がエッチ
ングストッパとして機能し、またエッチングレートの差
によって、接続孔９８内の保護膜１００の上面はＳｉＯ
Ｎ膜９２より低い位置にあるものの、ＳｉＮ膜８８を覆
っている。 圧力：５３．３Ｐａ（４００ｍTorr） 温度：２０℃ エッチングガス：ＣＦ4 ／Ａｒ＝１：５ ＳｉＯ2 膜に対するエッチングレート：６０００Å／ｍ
ｉｎ 保護膜に対するエッチングレート ：５０００Å／ｍ
ｉｎ
が、ＳｉＯ2 膜９４のエッチングレートより１０％から
２０％小さくなるようなエッチング条件、例えば、次の
エッチング条件で、エッチングマスク１０２から露出し
たＳｉＯ2 膜９４を異方性ドライエッチング法によって
エッチングするＳｉＯ2 膜エッチング工程を実施する。
これにより、図３（ｇ）に示すように、配線溝１０４が
形成される。エッチングでは、ＳｉＯＮ膜９２がエッチ
ングストッパとして機能し、またエッチングレートの差
によって、接続孔９８内の保護膜１００の上面はＳｉＯ
Ｎ膜９２より低い位置にあるものの、ＳｉＮ膜８８を覆
っている。 圧力：５３．３Ｐａ（４００ｍTorr） 温度：２０℃ エッチングガス：ＣＦ4 ／Ａｒ＝１：５ ＳｉＯ2 膜に対するエッチングレート：６０００Å／ｍ
ｉｎ 保護膜に対するエッチングレート ：５０００Å／ｍ
ｉｎ
【００３５】次いで、エッチングマスク１０２、ＳｉＯ
2 膜９４上の保護膜１００、及び接続孔９８内の保護膜
１００をＯ2 アッシング処理により除去して、図３
（ｈ）に示すように、接続孔９８及び接続孔９８に連通
する配線溝１０４を形成し、接続孔９８の底部にＳｉＮ
膜８８を露出させる。続いて、従来と同様にエッチング
して、図３（ｉ）に示すように、露出したＳｉＯＮ膜９
２を除去し、またＳｉＮ膜８８を除去して下層配線８６
を露出させる。
2 膜９４上の保護膜１００、及び接続孔９８内の保護膜
１００をＯ2 アッシング処理により除去して、図３
（ｈ）に示すように、接続孔９８及び接続孔９８に連通
する配線溝１０４を形成し、接続孔９８の底部にＳｉＮ
膜８８を露出させる。続いて、従来と同様にエッチング
して、図３（ｉ）に示すように、露出したＳｉＯＮ膜９
２を除去し、またＳｉＮ膜８８を除去して下層配線８６
を露出させる。
【００３６】続いて、従来と同様に、図４（ｊ）に示す
ように、膜厚４００ÅのＴｉＮ膜のバリヤメタル層１０
６ａ及びＣｕからなる配線本体層１０６ｂを基板全面に
成膜して、接続孔９８及び配線溝１０４を埋め込む。次
に、図４（ｋ）に示すように、ＳｉＯ2 膜９４上のバリ
ヤメタル層１０６ａ及び配線本体層１０６ｂをＣＭＰ法
によって除去し、接続孔９８には導体プラグ１０８を、
配線溝１０４には上層配線１０６を、それぞれ、形成す
る。これにより、シングルダマシン法に比べて少ないプ
ロセス工程数からなるデュアルダマシン法により、下層
配線８６と、導体プラグ１０８を介して下層配線８６に
接続された上層配線１０６とからなる多層配線構造を形
成することができる。
ように、膜厚４００ÅのＴｉＮ膜のバリヤメタル層１０
６ａ及びＣｕからなる配線本体層１０６ｂを基板全面に
成膜して、接続孔９８及び配線溝１０４を埋め込む。次
に、図４（ｋ）に示すように、ＳｉＯ2 膜９４上のバリ
ヤメタル層１０６ａ及び配線本体層１０６ｂをＣＭＰ法
によって除去し、接続孔９８には導体プラグ１０８を、
配線溝１０４には上層配線１０６を、それぞれ、形成す
る。これにより、シングルダマシン法に比べて少ないプ
ロセス工程数からなるデュアルダマシン法により、下層
配線８６と、導体プラグ１０８を介して下層配線８６に
接続された上層配線１０６とからなる多層配線構造を形
成することができる。
【００３７】本実施形態例の方法に従って形成した多層
配線構造は、接続孔９８が保護膜１００で保護されてい
るので、開口径が大きくなることがなく、また、エッチ
ングマスク１０２及び保護膜１００をアッシング処理す
る際、エッチングの最終段階まで、ＳｉＮ膜８８が保護
膜１００で覆われているので、従来のように、ＳｉＮ膜
８８がエッチングされ、その結果、下層配線８６が露出
し、酸化されるようなことが生じない。また、接続孔９
８は隣接して密に形成されている領域でも、接続孔９８
が保護膜１００で埋め込まれているので、エッチングマ
スク１０２を形成するためのフォトレジスト膜を成膜す
る際にも、接続孔密集領域で膜厚が薄くなるようなこと
がない。
配線構造は、接続孔９８が保護膜１００で保護されてい
るので、開口径が大きくなることがなく、また、エッチ
ングマスク１０２及び保護膜１００をアッシング処理す
る際、エッチングの最終段階まで、ＳｉＮ膜８８が保護
膜１００で覆われているので、従来のように、ＳｉＮ膜
８８がエッチングされ、その結果、下層配線８６が露出
し、酸化されるようなことが生じない。また、接続孔９
８は隣接して密に形成されている領域でも、接続孔９８
が保護膜１００で埋め込まれているので、エッチングマ
スク１０２を形成するためのフォトレジスト膜を成膜す
る際にも、接続孔密集領域で膜厚が薄くなるようなこと
がない。
【００３８】実施形態例の変形例 実施形態例では、保護膜エッチング工程で、エッチング
ガスとして、ＣＦ4 ／Ｏ2 ／Ａｒの混合ガスを使用して
いるが、これに限らず、例えばＣ4 Ｆ8 ／Ｏ2／Ａｒの
混合ガスを使用することもできる。また、実施形態例で
は、ＳｉＯ2 膜エッチング工程で、エッチングガスとし
て、ＣＦ4 ／Ａｒの混合ガス使用しているが、これに限
らず、例えばＣ4 Ｆ8 ／Ｏ 2 ／Ａｒの混合ガスを使用す
ることもできる。また、バリヤメタル層として、膜厚４
００ÅのＴｉＮ膜に代えて、膜厚４００ÅのＴａ膜、更
には膜厚２００ÅのＴａＮ膜と膜厚２００ÅのＴａ膜の
積層膜を使用することもできる。
ガスとして、ＣＦ4 ／Ｏ2 ／Ａｒの混合ガスを使用して
いるが、これに限らず、例えばＣ4 Ｆ8 ／Ｏ2／Ａｒの
混合ガスを使用することもできる。また、実施形態例で
は、ＳｉＯ2 膜エッチング工程で、エッチングガスとし
て、ＣＦ4 ／Ａｒの混合ガス使用しているが、これに限
らず、例えばＣ4 Ｆ8 ／Ｏ 2 ／Ａｒの混合ガスを使用す
ることもできる。また、バリヤメタル層として、膜厚４
００ÅのＴｉＮ膜に代えて、膜厚４００ÅのＴａ膜、更
には膜厚２００ÅのＴａＮ膜と膜厚２００ÅのＴａ膜の
積層膜を使用することもできる。
【００３９】また、本実施形態例では、配線本体層とし
てＣｕを堆積させているが、これに限らず、Ａｌ（アル
ミニウム）、Ａｌ合金、Ｗ（タングステン）等の金属を
使用することができる。配線本体層がＣｕ以外の金属の
場合には、必ずしも、金属の拡散を防止するＳｉＮ膜８
８を成膜する必要はない。
てＣｕを堆積させているが、これに限らず、Ａｌ（アル
ミニウム）、Ａｌ合金、Ｗ（タングステン）等の金属を
使用することができる。配線本体層がＣｕ以外の金属の
場合には、必ずしも、金属の拡散を防止するＳｉＮ膜８
８を成膜する必要はない。
【００４０】
【発明の効果】本発明方法によれば、保護膜で接続孔を
埋め込む工程を備え、保護膜のエッチングレートが第２
の絶縁膜のエッチングレートより大きくなるエッチング
条件で先ず保護膜をエッチングし、次いで保護膜のエッ
チングレートが第２の絶縁膜のエッチングレートと同じ
か、又は小さくなるエッチング条件で第２の絶縁膜をエ
ッチングすることにより、上層配線の配線溝を形成す
る。これにより、配線溝の形成の際、接続孔の大部分が
保護膜で埋め込まれているので、従来のように、接続孔
の側壁がエッチングされ、開口径が大きくなるようなこ
とはない。また、接続孔が密な配置で形成されている接
続孔密集領域でも、接続孔が保護膜で埋め込まれている
ので、従来のように第２の絶縁膜上に成膜したフォトレ
ジスト膜の膜厚が、接続孔密集領域上で薄くなるような
ことは生じない。更には、接続孔内の保護膜除去の最終
段階まで、下層配線が露出しないので、下層配線の酸化
等の問題が生じない。更には、下層配線をＣｕを主成分
とする金属で下層配線を形成するときには、下層配線上
にＳｉＮ膜を成膜し、次いで第１の絶縁膜を成膜する。
本発明方法では、第２の絶縁膜をエッチングして、上層
配線の配線溝を形成する際、接続孔が保護膜で埋め込ま
れ、ＳｉＮ膜が保護膜で覆われているので、従来のよう
に、ＳｉＮ膜がエッチングされ、その結果、エッチング
マスクをアッシング処理して除去する際、下層配線が酸
化されるようなことは生じない。
埋め込む工程を備え、保護膜のエッチングレートが第２
の絶縁膜のエッチングレートより大きくなるエッチング
条件で先ず保護膜をエッチングし、次いで保護膜のエッ
チングレートが第２の絶縁膜のエッチングレートと同じ
か、又は小さくなるエッチング条件で第２の絶縁膜をエ
ッチングすることにより、上層配線の配線溝を形成す
る。これにより、配線溝の形成の際、接続孔の大部分が
保護膜で埋め込まれているので、従来のように、接続孔
の側壁がエッチングされ、開口径が大きくなるようなこ
とはない。また、接続孔が密な配置で形成されている接
続孔密集領域でも、接続孔が保護膜で埋め込まれている
ので、従来のように第２の絶縁膜上に成膜したフォトレ
ジスト膜の膜厚が、接続孔密集領域上で薄くなるような
ことは生じない。更には、接続孔内の保護膜除去の最終
段階まで、下層配線が露出しないので、下層配線の酸化
等の問題が生じない。更には、下層配線をＣｕを主成分
とする金属で下層配線を形成するときには、下層配線上
にＳｉＮ膜を成膜し、次いで第１の絶縁膜を成膜する。
本発明方法では、第２の絶縁膜をエッチングして、上層
配線の配線溝を形成する際、接続孔が保護膜で埋め込ま
れ、ＳｉＮ膜が保護膜で覆われているので、従来のよう
に、ＳｉＮ膜がエッチングされ、その結果、エッチング
マスクをアッシング処理して除去する際、下層配線が酸
化されるようなことは生じない。
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態
例の方法に従って、多層配線構造を形成する際の工程毎
の基板断面図である。
例の方法に従って、多層配線構造を形成する際の工程毎
の基板断面図である。
【図２】図２（ｄ）から（ｆ）は、それぞれ、図１
（ｃ）に続いて、実施形態例の方法に従って、多層配線
構造を形成する際の工程毎の基板断面図である。
（ｃ）に続いて、実施形態例の方法に従って、多層配線
構造を形成する際の工程毎の基板断面図である。
【図３】図３（ｇ）から（ｉ）は、それぞれ、図２
（ｆ）に続いて、実施形態例の方法に従って、多層配線
構造を形成する際の工程毎の基板断面図である。
（ｆ）に続いて、実施形態例の方法に従って、多層配線
構造を形成する際の工程毎の基板断面図である。
【図４】図４（ｊ）及び（ｋ）は、それぞれ、図３
（ｉ）に続いて、実施形態例の方法に従って、多層配線
構造を形成する際の工程毎の基板断面図である。
（ｉ）に続いて、実施形態例の方法に従って、多層配線
構造を形成する際の工程毎の基板断面図である。
【図５】図５（ａ）から（ｃ）は、それぞれ、従来のデ
ュアルダマシン法に従って多層配線構造を形成する際の
工程毎の断面図である。
ュアルダマシン法に従って多層配線構造を形成する際の
工程毎の断面図である。
【図６】図６（ｄ）から（ｆ）は、それぞれ、図５
（ｃ）に続いて、従来のデュアルダマシン法に従って多
層配線構造を形成する際の工程毎の断面図である。
（ｃ）に続いて、従来のデュアルダマシン法に従って多
層配線構造を形成する際の工程毎の断面図である。
【図７】図７（ｇ）と（ｈ）は、それぞれ、図６（ｆ）
に続いて、従来のデュアルダマシン法に従って多層配線
構造を形成する際の工程毎の断面図である。
に続いて、従来のデュアルダマシン法に従って多層配線
構造を形成する際の工程毎の断面図である。
【図８】図８（ａ）及び（ｂ）は、それぞれ、従来のデ
ュアルダマシン法に従って多層配線構造を形成する際の
問題を説明する断面図である。
ュアルダマシン法に従って多層配線構造を形成する際の
問題を説明する断面図である。
【図９】図９（ａ）は前掲公報で引用された別の従来の
デュアルダマシン法による多層配線構造の形成方法を説
明する断面図、及び図９（ｂ）は前掲公報に提案された
方法を説明する断面図である。
デュアルダマシン法による多層配線構造の形成方法を説
明する断面図、及び図９（ｂ）は前掲公報に提案された
方法を説明する断面図である。
【図１０】図１０（ａ）及び（ｂ）は、それぞれ、前掲
公報の方法に従って多層配線構造を形成する際の問題を
説明する断面図である。
公報の方法に従って多層配線構造を形成する際の問題を
説明する断面図である。
【符号の説明】 １２ 基板 １４ 絶縁膜 １６ 下層配線 １８ ＳｉＮ膜 ２０ ＳｉＯ2 膜 ２２ ＳｉＯＮ膜 ２４ ＳｉＯ2 膜 ２６ エッチングマスク ２８ 接続孔 ３０ 溝パターン ３２ エッチングマスク ３４ ＳｉＯ2 膜 ３６ 上層配線 ３８ 導体プラグ ４２ 基板 ４４ 下層配線 ４６ 第１のＳｉＯ2 膜 ４８ エッチングマスク ５０ 第２のＳｉＯ2 膜 ５２ エッチングマスク ５４ 配線溝 ５６ 接続孔 ６２ 基板 ６４ 絶縁膜 ６６ 下層配線 ６８ ＳｉＯ2 膜 ７０ 接続孔 ７２ 有機塗布膜 ７４ エッチングマスク ７６ 配線溝 ７８ プラグ ８０ ポリマー ８２ 基板 ８４ 絶縁膜 ８６ 下層配線 ８８ ＳｉＮ膜 ９０ ＳｉＯ2 膜 ９２ ＳｉＯＮ膜 ９４ ＳｉＯ2 膜 ９６ エッチングマスク ９８ 接続孔 １００ 保護膜 １０２ エッチングマスク １０４ 配線溝 １０６ 上層配線 １０８ 導体プラグ
フロントページの続き Ｆターム(参考） 5F033 HH08 HH09 HH11 HH19 HH21 HH32 HH33 JJ08 JJ09 JJ11 JJ19 JJ21 JJ32 JJ33 KK08 KK09 KK11 KK19 KK21 KK32 KK33 MM01 MM02 MM12 MM13 NN06 NN07 PP15 QQ04 QQ09 QQ15 QQ16 QQ25 QQ28 QQ30 QQ35 QQ48 QQ92 RR04 RR06 RR08 SS11 SS22 TT02 XX01 XX15
Claims (11)
- 【請求項１】 下層配線と、絶縁膜を介して下層配線上
に形成された上層配線と、絶縁膜を貫通して下層配線と
上層配線を接続する導体プラグとを備える多層配線構造
の形成方法であって、 下層配線上に、第１の絶縁膜、第２の絶縁膜のエッチン
グに対するエッチングストッパ、及び第２の絶縁膜を成
膜する工程と、 第２の絶縁膜、エッチングストッパ、及び第１の絶縁膜
を貫通して、下層配線を露出させる接続孔を開口する工
程と、 保護膜を第２の絶縁膜上に成膜しつつ保護膜で接続孔を
埋め込む工程と、 上層配線の配線パターンを有するエッチングマスクを保
護膜上に形成する工程と、 保護膜のエッチングレートが第２の絶縁膜のエッチング
レートより大きくなるエッチング条件で、エッチングマ
スク下の保護膜をエッチングして第２の絶縁膜を露出さ
せると共に、接続孔内の保護膜の上面を第２の絶縁膜の
上面より下方に位置させる保護膜エッチング工程と、 保護膜のエッチングレートが第２の絶縁膜のエッチング
レートと同じか、又は小さくなるエッチング条件で、下
層配線が露出しないように保護膜を接続孔内に残留させ
ながら、エッチングマスクの配線パターン開口から露出
した第２の絶縁膜及び保護膜をエッチングして、上層配
線の配線溝を形成する第２の絶縁膜エッチング工程と、 第２の絶縁膜上のエッチングマスク及び保護膜を除去
し、かつ接続孔内の保護膜を除去する工程と、 接続孔及び配線溝を金属で埋め込む工程とを備えること
を特徴とする多層配線構造の形成方法。 - 【請求項２】 保護膜エッチング工程では、接続孔内の
保護膜の上面が、第２の絶縁膜の上面より下方の位置
で、かつエッチングストッパより上方の位置に位置する
ように接続孔内の保護膜をエッチングすることを特徴と
する請求項１に記載の多層配線構造の形成方法。 - 【請求項３】 保護膜エッチング工程では、接続孔内の
保護膜の上面が、上層配線の配線溝の溝深さの１／３以
上１／２以下の範囲の寸法だけ第２の絶縁膜の上面より
下方の位置に位置するように、接続孔内の保護膜をエッ
チングすることを特徴とする請求項１に記載の多層配線
構造の形成方法。 - 【請求項４】 第２の絶縁膜として無機絶縁膜を成膜す
る際には、保護膜として有機性の膜を成膜し、かつ 保
護膜エッチング工程では、フルオロカーボン系ガス、酸
素ガス、及び不活性ガスを含むエッチングガスを使った
異方性ドライエッチング法によってエッチングし、第２
の絶縁膜エッチング工程では、フルオロカーボン系ガス
及び不活性ガスを含み、酸素ガスを含まないエッチング
ガスを使って異方性ドライエッチング法によってエッチ
ングすることを特徴とする請求項１から３のうちのいず
れか１項に記載の多層配線構造の形成方法。 - 【請求項５】 第２の絶縁膜として有機絶縁膜を成膜す
る際には、保護膜として無機性の膜を成膜し、かつ 保
護膜エッチング工程では、フルオロカーボン系ガス及び
不活性ガスを含み、酸素ガスを含まないエッチングガス
を使った異方性ドライエッチング法によってエッチング
し、第２の絶縁膜エッチング工程では、フルオロカーボ
ン系ガス、酸素ガス、及び不活性ガスを含むエッチング
ガスを使った異方性ドライエッチング法によってエッチ
ングすることを特徴とする請求項１から３のうちのいず
れか１項に記載の多層配線構造の形成方法。 - 【請求項６】 露光の際の反射防止膜の成膜材料と同じ
材料で、有機性の膜を成膜することを特徴とする請求項
４又は５に記載の多層配線構造の形成方法。 - 【請求項７】 Ｃｕを主成分とする金属で下層配線を形
成するときには、下層配線上に金属拡散防止膜としてＳ
ｉＮ膜を成膜し、次いで第１の絶縁膜を成膜することを
特徴とする請求項１から６のうちのいずれか１項に記載
の多層配線構造の形成方法。 - 【請求項８】 第２の絶縁膜としてＳｉＯ2 膜を成膜す
る際には、エッチングストッパとしてＳｉＯＮ膜を成膜
することを特徴とする請求項１から７のうちのいずれか
１項に記載の多層配線構造の形成方法。 - 【請求項９】 請求項１から６及び８のいずれかに記載
の多層配線構造の形成方法において、 下層配線を不純物拡散層に言い換え、不純物拡散層と、
絶縁膜を介して不純物拡散層上に形成された配線と、絶
縁膜を貫通して不純物拡散層と配線を接続する導体プラ
グとを備える配線構造を形成することを特徴とする配線
構造の形成方法。 - 【請求項１０】 請求項１から８に記載の多層配線構造
の形成方法によって形成されたことを特徴とする半導体
装置の多層配線構造。 - 【請求項１１】 請求項９に記載の配線構造の形成方法
によって形成されたことを特徴とする半導体装置の多層
配線構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000036149A JP2001230317A (ja) | 2000-02-15 | 2000-02-15 | 多層配線構造の形成方法及び半導体装置の多層配線構造 |
| US09/784,267 US6514856B2 (en) | 2000-02-15 | 2001-02-15 | Method for forming multi-layered interconnect structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000036149A JP2001230317A (ja) | 2000-02-15 | 2000-02-15 | 多層配線構造の形成方法及び半導体装置の多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230317A true JP2001230317A (ja) | 2001-08-24 |
Family
ID=18560234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000036149A Pending JP2001230317A (ja) | 2000-02-15 | 2000-02-15 | 多層配線構造の形成方法及び半導体装置の多層配線構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6514856B2 (ja) |
| JP (1) | JP2001230317A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068850A (ja) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| KR100447325B1 (ko) * | 2002-12-13 | 2004-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| US7064059B2 (en) | 2003-12-03 | 2006-06-20 | Samsung Electronics, Co., Ltd | Method of forming dual damascene metal interconnection employing sacrificial metal oxide layer |
| JP2007251105A (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2009514187A (ja) * | 2003-06-24 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路デバイス内の相互接続構造体 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US6935023B2 (en) | 2000-03-08 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Method of forming electrical connection for fluid ejection device |
| US7183195B2 (en) * | 2002-02-22 | 2007-02-27 | Samsung Electronics, Co., Ltd. | Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler |
| EP1385201B1 (en) * | 2002-07-24 | 2012-09-05 | Samsung Electronics Co., Ltd. | Method of fabricating dual damascene interconnections of microelectronic device |
| US6902872B2 (en) | 2002-07-29 | 2005-06-07 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
| US6716737B2 (en) | 2002-07-29 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
| DE10240176A1 (de) * | 2002-08-30 | 2004-04-29 | Advanced Micro Devices, Inc., Sunnyvale | Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik |
| JP4487489B2 (ja) * | 2002-09-20 | 2010-06-23 | 三菱電機株式会社 | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 |
| JP4571785B2 (ja) * | 2003-05-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7309448B2 (en) * | 2003-08-08 | 2007-12-18 | Applied Materials, Inc. | Selective etch process of a sacrificial light absorbing material (SLAM) over a dielectric material |
| US7632689B2 (en) * | 2006-10-03 | 2009-12-15 | Spansion Llc | Methods for controlling the profile of a trench of a semiconductor structure |
| US7838415B2 (en) | 2007-01-16 | 2010-11-23 | United Microelectronics Corp. | Method of fabricating dual damascene structure |
| CN102543837A (zh) * | 2010-12-22 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 顶层金属互连层结构和制作方法 |
| KR20140083696A (ko) * | 2012-12-26 | 2014-07-04 | 제일모직주식회사 | 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스 |
| KR102201092B1 (ko) | 2014-09-16 | 2021-01-11 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| TWI650833B (zh) | 2015-04-01 | 2019-02-11 | 聯華電子股份有限公司 | 具有金屬閘極之半導體元件及其製作方法 |
| US9653345B1 (en) * | 2016-01-07 | 2017-05-16 | United Microelectronics Corp. | Method of fabricating semiconductor structure with improved critical dimension control |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| US5821603A (en) * | 1996-05-29 | 1998-10-13 | Microunity Systems Engineering, Inc. | Method for depositing double nitride layer in semiconductor processing |
| JPH10223755A (ja) | 1997-02-03 | 1998-08-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
| US6042999A (en) * | 1998-05-07 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company | Robust dual damascene process |
| US6319815B1 (en) * | 1998-10-21 | 2001-11-20 | Tokyo Ohka Kogyo Co., Ltd. | Electric wiring forming method with use of embedding material |
| US6362093B1 (en) * | 1999-08-20 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene method employing sacrificial via fill layer |
| US6426298B1 (en) * | 2000-08-11 | 2002-07-30 | United Microelectronics Corp. | Method of patterning a dual damascene |
-
2000
- 2000-02-15 JP JP2000036149A patent/JP2001230317A/ja active Pending
-
2001
- 2001-02-15 US US09/784,267 patent/US6514856B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068850A (ja) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| KR100447325B1 (ko) * | 2002-12-13 | 2004-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| JP2009514187A (ja) * | 2003-06-24 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路デバイス内の相互接続構造体 |
| JP4763600B2 (ja) * | 2003-06-24 | 2011-08-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法 |
| US7064059B2 (en) | 2003-12-03 | 2006-06-20 | Samsung Electronics, Co., Ltd | Method of forming dual damascene metal interconnection employing sacrificial metal oxide layer |
| JP2007251105A (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7906433B2 (en) | 2006-03-20 | 2011-03-15 | Fujitsu Semiconductor Limited | Semiconductor device having wirings formed by damascene and its manufacture method |
| JP4728153B2 (ja) * | 2006-03-20 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8546949B2 (en) | 2006-03-20 | 2013-10-01 | Fujitsu Semiconductor Limited | Semiconductor device having wirings formed by damascene |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010027002A1 (en) | 2001-10-04 |
| US6514856B2 (en) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001230317A (ja) | 多層配線構造の形成方法及び半導体装置の多層配線構造 | |
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US7589425B2 (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| JP2002043419A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2003197738A (ja) | 半導体装置のマスク層および二重ダマシーン相互接続構造 | |
| US6620727B2 (en) | Aluminum hardmask for dielectric etch | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JPWO2005013356A1 (ja) | 溝配線を有する半導体装置および半導体装置の製造方法 | |
| JP2004228111A (ja) | 半導体装置及びその製造方法 | |
| KR20030002037A (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| US6518669B2 (en) | Semiconductor device including a pad and a method of manufacturing the same | |
| US6444573B1 (en) | Method of making a slot via filled dual damascene structure with a middle stop layer | |
| JP3586190B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003209166A (ja) | 半導体装置及びその製造方法 | |
| KR20050002953A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030038521A (ko) | 반도체 장치의 제조 방법 | |
| KR0172726B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| US20090166884A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH10173051A (ja) | 配線形成方法 | |
| KR20050004671A (ko) | 반도체 소자의 금속배선 형성방법 |