JP2001210789A - 薄膜コンデンサ内蔵電子回路及びその製造方法 - Google Patents

薄膜コンデンサ内蔵電子回路及びその製造方法

Info

Publication number
JP2001210789A
JP2001210789A JP2000017758A JP2000017758A JP2001210789A JP 2001210789 A JP2001210789 A JP 2001210789A JP 2000017758 A JP2000017758 A JP 2000017758A JP 2000017758 A JP2000017758 A JP 2000017758A JP 2001210789 A JP2001210789 A JP 2001210789A
Authority
JP
Japan
Prior art keywords
capacitor
substrate
layer
electronic circuit
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000017758A
Other languages
English (en)
Inventor
Naoki Matsushima
直樹 松嶋
Eiji Matsuzaki
永二 松崎
Hidetaka Shigi
英孝 志儀
Yasunori Narizuka
康則 成塚
Tetsuya Yamazaki
哲也 山崎
Kazuhiko Horikoshi
和彦 堀越
Yoichi Abe
洋一 阿部
Shosaku Ishihara
昌作 石原
Kiyoshi Ogata
潔 尾形
Toshiyuki Arai
利行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000017758A priority Critical patent/JP2001210789A/ja
Priority to US09/765,413 priority patent/US20010026444A1/en
Publication of JP2001210789A publication Critical patent/JP2001210789A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】本発明は、形成温度の高い金属酸化物を誘電体
層とする薄膜コンデンサを、電子回路を構成する部材に
損傷を与えることなく内蔵することで、高周波信号を伝
送する際の電源ノイズ等に起因した信号エラーの発生を
抑制し、高品質・高信頼性を有する電子回路及びその製
造方法を提供することにある。 【解決手段】ペロブスカイト結晶構造を有する金属酸化
物を誘電体層とする薄膜コンデンサを第１の基板上に形
成し、その後、電子回路が形成された第２の基板上に転
写した後、上記薄膜コンデンサのパターニング、電気的
な接続を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンデンサを内蔵
する電子回路及びその製造方法に係わる。特に、高速高
周波数の信号を伝送させる、高品質かつ高信頼性を有す
る薄膜コンデンサ内蔵電子回路及びその製造方法に係わ
る。
【０００２】
【従来の技術】近年の電子回路においては、伝送する信
号の高速化、高周波数化が要求されている。これに伴
い、電源から発生するノイズによって信号エラーが発生
する可能性も高くなる傾向にあり、特に、Ｃ−ＭＯＳ
ＬＳＩを用いた高性能電子計算機においては、この現象
が深刻な問題である。この現象を抑止する手段の一つと
して有効なのが、電源とＬＳＩ素子間にバイパスコンデ
ンサを搭載する方式である。このバイパスコンデンサが
高周波領域におけるノイズ低減に寄与させるために要求
される仕様は、静電容量が大きいことに加え、コンデン
サとＬＳＩ素子間のインダクタンスが小さいこと等が挙
げられる。
【０００３】電極／絶縁体（誘電体）／電極の積層構造
からなるコンデンサの静電容量Ｃは、周知の通りＣ＝ε
r×ε０×Ｓ／ｄ(εｒ：誘電体の比誘電率、ε０：真空
の誘電率、Ｓ：コンデンサの電極面積、ｄ：誘電体の膜
厚)で表わされ、静電容量Ｃを増大させる手段として、
比誘電率の増大、電極面積の増大、並びに誘電体膜厚の
低減が考えられる。しかしながら、電極面積の増大は自
己インダクタンスの増大を招く危険性があり、また、膜
厚の低減はコンデンサの耐電圧の低下、更には電極間シ
ョートを起こす恐れがある。従って、静電容量Ｃを増大
させる方法として、誘電体の比誘電率を増大させるこ
と、換言すれば比誘電率の大きい誘電体材料を使用する
ことが極めて有効と考えられる。
【０００４】比誘電率の大きな材料として、ペロブスカ
イト型結晶構造を有する金属酸化物が知られている。具
体的にはチタン酸ストロンチウム、チタン酸バリウムス
トロンチウム、マグネシウム酸ニオブ酸鉛、チタン酸バ
リウム、ジルコン酸チタン酸鉛、タンタル酸ビスマスス
トロンチウム及びこれらを主成分とする金属酸化物等が
挙げられる。
【０００５】一方、コンデンサとＬＳＩチップ間のイン
ダクタンスを減らす最も有効な方法は、これらを結ぶ配
線の距離をできる限り小さくすることである。従来良く
用いられている通常の電子回路においては、ＬＳＩ素子
が搭載される電子回路基板上にＬＳＩ素子と同様に、は
んだ接続等の方法を用いてチップコンデンサを搭載し、
これをバイパスコンデンサとする方式を採っている。し
かしながら、この方法ではコンデンサからＬＳＩ素子に
至るまでの配線距離を小さくするには限界があるため、
さらに伝送経路を短くするために電子回路基板内にコン
デンサを内蔵するという手法が検討された。例えば、特
開平９−３５９９７号公報の段落番号［０００５］に
は、薄膜コンデンサ内蔵型モジュール１５は、モジュー
ル用基板１０上に薄膜コンデンサ１３が設けられ、この
薄膜コンデンサ１３上に薄膜多層回路１４が設けられ
る。そして、モジュール用基板１０はＡｌＮ、Ａｌ２Ｏ
３またはＳｉＣのセラミック焼結体１１と、このセラミ
ック焼結体１１の表面に設けられたガラス層１２とを備
えることが開示されている。
【０００６】
【発明が解決しようとする課題】上記した従来技術にお
いて、薄膜コンデンサ１３と薄膜多層回路１４の上に配
置されたＬＳＩ１４ｄとの間に薄膜多層回路１４が存在
するため、伝送する信号の周波数が高くなると薄膜多層
回路１４に設けられたスルホール配線のインダクタンス
成分がモジュール回路特性に大きな影響を及ぼすという
欠点を有していた。
【０００７】従って、上記の問題を回避するためには、
薄膜コンデンサ１３を薄膜多層回路１４の上部に形成す
ることが必須である。更に理想的には、薄膜多層回路１
４とＬＳＩ１４ｄとを接続するために用いた半田ボール
のインダクタンスの影響まで考慮に入れる必要があり、
望ましくはＬＳＩ素子１４ｄの電極の直上、あるいは半
田バンプ形成のために設けられるＬＳＩ素子１４ｄの再
配列配線層内に薄膜コンデンサ１３を形成することが要
求されている。
【０００８】しかしながら、バイパスコンデンサとし
て、誘電率の大きな材料、即ちペロブスカイト結晶構造
を有する材料を用いて電子回路の薄膜配線層内、ＬＳＩ
素子の電極直上、あるいはＬＳＩ素子の再配列配線層内
に形成する場合、ＬＳＩ素子等の電子回路が薄膜コンデ
ンサを形成する際に必要な加熱温度に耐えられないとい
う問題が発生する。
【０００９】ペロブスカイト型結晶構造を有する金属酸
化物薄膜を形成する場合、結晶化あるいは酸素欠損の補
修等を目的として、その形成方法によらず加熱処理工程
を施すことが必須である。そして、その具体的な加熱処
理温度は金属酸化物の種類や成膜方法によって異なる
が、例えば、チタン酸バリウムストロンチウムをスパッ
タリングで成膜する場合、ペロブスカイト結晶構造を得
るために成膜時の温度をおよそ４５０℃以上にする必要
がある。また、マグネシウム酸ニオブ酸鉛の場合、およ
そ６００℃以上の熱処理が必要となる。チタン酸ストロ
ンチウムは上述の金属酸化物の中では最も低い温度で結
晶化するが、それでも３５０℃以上を必要とする。尚、
２００℃程度の低温でもある程度結晶化するが、そのと
きの比誘電率は非常に低く、酸化タンタルや窒化シリコ
ン等のペロブスカイト結晶構造を持たない誘電体に対す
るアドバンテージはほとんどなくなる。
【００１０】一方、ＬＳＩチップの表面には、パッシベ
ーション膜としてポリイミド等の有機絶縁膜が形成され
る。また、ＬＳＩ素子上にはんだバンプ用再配列配線層
を形成する場合も、その薄膜絶縁層としてポリイミド等
の有機絶縁膜を使用するのが一般的である。さらには、
ＬＳＩ素子等を搭載する電子回路基板では、その電子回
路特性を良好にするためにポリイミドに代表される低誘
電率の有機絶縁膜を用いるのが通常である。ポリイミド
は耐熱性樹脂であり、有機物の中では高温に耐えられる
材料ではあるが、その熱分解温度は４５０℃程度で、雰
囲気中に高濃度の酸素があれば３５０℃程度でもその特
性は劣化する。また、ポリイミドに３００℃程度の熱を
加えるとポリイミドは大幅に軟化する。従って、その上
層に薄膜が形成されている場合、ポリイミドの軟化によ
り薄膜の膜応力が開放され、当該薄膜は膜応力の開放に
より皺あるいはクラックが発生する可能性が非常に高く
なる。当該薄膜が薄膜コンデンサの場合、これらの現象
は主にショート不良の原因となり、従って特性の良好な
薄膜コンデンサを安定して得ることができない。
【００１１】以上の問題に鑑み、本発明は、ペロブスカ
イト結晶構造を有する高誘電体材料を用いた薄膜コンデ
ンサをＬＳＩ素子近傍に搭載し、高周波信号を伝送する
際に電源ノイズを起因とする信号エラーを発生しない、
高品質・高信頼性の薄膜コンデンサ内蔵電子回路を提供
することにある。
【００１２】
【課題を解決するための手段】上記した問題を解決し、
高品質・高信頼性の薄膜コンデンサ内蔵電子回路を提供
するするために、本発明の薄膜コンデンサ内蔵電子回路
は、配線部を有する第１の基板と、上部電極と下部電極
とに挟まれた誘電体層を有するコンデンサと、接着層
と、保護膜とを備え、上記コンデンサの上部電極が接着
層に接するように配置して第１の基板に接続し、そして
上記の保護膜と接着層とを貫通して設けたスルホール部
を介して、上部電極と下部電極とが第１の基板の配線部
に接続されるようにした。
【００１３】また、上記の接着層の替わりに、上記した
コンデンサの上部電極に接合金属層を設け、この接合金
属層を第１の基板に配置された一方の配線部に接続し、
保護膜を貫通して設けられたスルホール部を介して、下
部電極が第１の基板の他方の配線部に接続されるように
した。
【００１４】更に本発明においては、上記の接着層が異
方性導電接着層であって、コンデンサの上部電極がこの
異方性導電接着層を介して第１の基板の一方の配線部に
接続するように配置し、そして下部電極は保護膜に設け
られたスルホール部を通り、異方性導電接着層を介して
第１の基板の他方の配線部に接続されるようにした。
【００１５】そして上記の誘電体層はペロブスカイト型
結晶構造を有する金属酸化物であり、少なくともチタン
酸ストロンチウム、チタン酸バリウムストロンチウム、
マグネシウム酸ニオブ酸鉛、チタン酸バリウム、ジルコ
ン酸チタン酸鉛、タンタル酸ビスマスストロンチウム及
びこれらを主成分とする金属酸化物の中の何れかを用い
た。
【００１６】更に本発明では、上部電極及び下部電極は
少なくとも２層以上の金属層で構成され、上記した誘電
体層に接するように設けた一方の金属層に比較して、他
方の金属層の電気抵抗を小さくし、そして、上記の第１
の基板には、配線部とトランジスタ部とを備えた半導体
装置を用いた。
【００１７】本発明は配線部を有する第１の基板と、上
部電極と下部電極とに挟まれた誘電体層を有するコンデ
ンサと、接着層と、保護膜とを備えたコンデンサ内蔵電
子回路の製造方法であって、（１）第１の基板とは異な
る第２の基板にコンデンサを形成する工程（コンデンサ
形成工程）と、（２）第２の基板に設けられたコンデン
サと第１の基板とを、接着層を介して貼り合わせる工程
（基板貼り合わせ工程）と、（３）コンデンサを含め、
第２の基板の少なくとも一部を除去することによって、
第１の基板の所定の位置にコンデンサを転写する工程
（コンデンサ転写工程）と、（４）コンデンサを覆う保
護膜と接着層との所定の位置にスルホールを形成し、コ
ンデンサと第１の基板に配された配線部とを接続する工
程（接続工程）とを経て形成する。
【００１８】また、上記のコンデンサ形成工程におい
て、第２の基板上に剥離層を形成した後、剥離層の上に
下部電極と誘電体層と上部電極とからなるコンデンサを
積層形成するものであって、コンデンサ転写工程におい
て、剥離層を除去することによってこのコンデンサを第
１の基板上に転写するようにした。
【００１９】更にまた、第２の基板上に下部電極と誘電
体層と上部電極とからなるコンデンサを積層形成した
後、第２の基板を除去することによって上記のコンデン
サを第１の基板上に転写するようにした。
【００２０】そして、第２の基板上に剥離層及び下部電
極と誘電体層と上部電極とからなるコンデンサとを順次
積層形成した後、上部電極を所定のパターンに加工し、
少なくとも剥離層または第２の基板を除去することによ
って上記のコンデンサを第１の基板上に転写するように
した。
【００２１】また本発明は、（１）第１の基板とは異な
る第２の基板の所定の位置に溝を形成する工程（溝形成
工程）と、（２）この溝を含み、第２の基板上に剥離層
とコンデンサと接合金属膜とを順次形成する工程（コン
デンサ形成工程）と、（３）第２の基板に設けられたコ
ンデンサと第１の基板とを接合金属膜を介して貼り合わ
せる工程（基板貼り合わせ工程）と、（４）少なくとも
剥離層または第２の基板を除去することによって、第１
の基板の所定の位置にコンデンサを転写する工程（コン
デンサ転写工程）と、（５）コンデンサを覆う保護膜の
所定の位置にスルホールを形成し、コンデンサと第１の
基板に配された配線部とを接続する工程（接続工程）と
を経て形成する。
【００２２】更に、第２の基板に設けられたコンデンサ
と第１の基板とを異方性導電接着層を介して貼り合わ
せ、コンデンサを含む第２の基板の少なくとも一部を除
去することによって、第１の基板の所定の位置に上記し
たコンデンサを転写するようにした。
【００２３】そして、第２の基板上に形成した剥離層の
上に下部電極と誘電体層と上部電極とからなるコンデン
サを積層形成した後、上記の剥離層を除去することによ
ってコンデンサを第１の基板上に転写した。
【００２４】また、第２の基板上に剥離層及び下部電極
と誘電体層と上部電極とからなるコンデンサとを順次積
層形成した後、上部電極を所定のパターンに加工した
後、少なくとも剥離層または第２の基板を除去すること
によって上記のコンデンサを第１の基板上に転写するよ
うにした。
【００２５】
【発明の実施の形態】以下、本発明の実施例について、
図面を用いて説明する。
【００２６】本発明の第１の実施例として、薄膜コンデ
ンサ内蔵電子回路基板の製造工程を図１に例示する。
【００２７】先ず、薄膜コンデンサの下地基板として第
２の基板１を用意する。本実施例では第２の基板１とし
てその表面に酸化膜の形成されたシリコンウェハ１１を
用いた。この第２の基板は、窒化アルミニウムやチタン
酸ストロンチウム等のシリコンウェハ以外の材料でも構
わないが、これらに求められる条件として、表面が平滑
であり、かつ高誘電体を有する薄膜コンデンサ形成時の
温度や雰囲気等に耐えられることが必要である。
【００２８】次に、この第２の基板１の上に薄膜コンデ
ンサ２を形成するが、その前の工程として、本実施例で
は後述の第１の基板３に転写した第２の基板１を剥離す
る際に必要となる剥離層１２として、Ｃｒ薄膜を良く知
られた方法、即ちスパッタリング法を用いて形成する
（図１（ａ））。この剥離層１２は電極材料や高誘電体
材料を形成する際に変質、拡散、剥離等を起こさないこ
と、特定のエッチング液によって溶解すること、かつそ
のエッチング液が第１の基板３等にダメージを与えない
こと、等の条件を満たせば、Ｃｒ薄膜以外でも構わな
い。また成膜方法についても、スパッタリング法以外に
良く知られた蒸着やＣＶＤ（Chemical Vapour Depositi
on)等を用いても良い。
【００２９】次に、剥離層１２の上層に薄膜コンデンサ
２を形成する工程を説明する。
【００３０】先ず、第１の接着層１３として、Ｔｉ薄膜
を良く知られたスパッタリング法を用いて成膜し、その
膜厚を例えば２ｎｍとした。Ｔｉ膜は、この上層に形成
する第１の電極層１４として良く用いられるＰｔ薄膜等
が他の材料との接着性が良好でないため、これを補助す
る目的で設けたものである。従って、材料としてはＴｉ
以外でも構わないが、適用条件として、ポリイミド等の
有機材料との接着性が比較的良好なこと、剥離層１２を
エッチング除去する際に用いるエッチング液に溶解しな
いこと等が必要である。また、Ｔｉ薄膜の成膜方法につ
いても、スパッタリング法以外の蒸着やＣＶＤ等でも構
わない。次に、コンデンサの第１の電極層１４として、
Ｐｔ薄膜を同様にスパッタリング法を用いて成膜する
（図１（ｂ））。膜厚は例えば１００ｎｍとした。そし
て、第１の電極層１４の材料はＰｔ以外でも構わない
が、必要な条件は、第１の電極層１４に接する金属酸化
物の酸素を奪い取らないこと、即ち、第１の電極層１４
の材料はその酸化物生成自由エネルギーができる限り高
いこと、更には第１の電極層１４とその上に形成する誘
電体の電子障壁が高いこと、即ち仕事関数が大きいこと
が必要であって、白金族金属並びに導電性を有する白金
族金属の酸化物が望ましい。また、その成膜方法につい
ても、スパッタリング法以外の良く知られた蒸着法やＣ
ＶＤ法等で構わないが、その必要条件として、平坦な表
面を有する薄膜が形成できること、そして望ましくはＰ
ｔの（１１１）面に優先的に配向することが良い。
【００３１】次に、薄膜コンデンサ２の誘電体層１５と
して、高誘電率を有する金属酸化物薄膜を成膜する（図
１（ｃ））。本実施例では、チタン酸バリウムストロン
チウム膜を良く知られたスパッタリング法を用いて成膜
した。一例として、形成温度は４５０℃、膜厚は２００
ｎｍとした。誘電体層１５の材料に関しては、ペロブス
カイト型結晶構造を示し、比誘電率の大きい材料であれ
ば上記以外でも構わない。例えば、チタン酸ストロンチ
ウム、マグネシウム酸ニオブ酸鉛、チタン酸バリウム、
ジルコン酸チタン酸鉛、タンタル酸ビスマスストロンチ
ウム及びこれらを主成分とする金属酸化物が好適であ
る。また、上記した誘電体材料の形成方法に関しては、
スパッタリング法以外の例えば良く知られたＣＶＤ法や
ＭＯＤ法(Metal Organic Decomposition)、ＰＬＤ法(Ph
ysical Laser Deposition)等でも構わないが、いずれの
成膜方法においても、結晶化・酸素欠損リカバリーのた
めに３５０℃以上の熱処理工程が必須でなる。
【００３２】本実施例では、成膜時の温度を４５０℃に
設定し、これによりチタン酸バリウムストロンチウムの
結晶化を行ったが、成膜温度を２００℃程度に設定して
アモルファスの薄膜を成膜し、その後酸素を含有する雰
囲気で、かつ４００℃以上の温度にて昇温速度を非常に
高くした加熱処理(Rapid Thermal Annealing; RTAと略
す）を行うことにより結晶化を行っても良い。いずれに
しても、ペロブスカイト型結晶構造を有する金属酸化物
は少なくとも３５０℃以上の熱工程を必ず通す必要があ
る。
【００３３】誘電体成膜工程が完了した後に、第２の電
極層１６としてＰｔ薄膜を第１の電極層１４と同一の条
件で成膜し、更に第２の接着層１７としてＴｉ薄膜を第
１の接着層１３と同一の条件にて成膜し、薄膜コンデン
サ２の原形を完成させる（図１（ｄ））。
【００３４】最後に、薄膜コンデンサ２が形成された第
２の基板１を、酸素を含有する雰囲気にて熱処理を行
い、誘電体層１５としての金属酸化物薄膜中の酸素欠損
を修復し、コンデンサ特性を向上させる。この時の条件
は、一例として５００℃で３０分、酸素１００％雰囲気
中とした。
【００３５】以上の各工程を経て、第２の基板１上には
比誘電率約５００、静電容量約２μＦ／ｃｍ2の薄膜コ
ンデンサ２が形成される。
【００３６】次に、第１の基板３を用意する。本実施例
では、ＬＳＩ素子に再配列配線としての電極２１が形成
された基板を用いた。従って、上記した第１の基板３に
設けた薄膜コンデンサ２を転写する第１の基板３の表面
には、電極２１と例えばポリイミドからなる有機絶縁膜
２２とが存在している。この有機絶縁層２２は、再配列
配線層の絶縁層として存在するばかりでなく、外部から
のα線の遮蔽、並びに第２の基板１と接続させる際に、
基板とＬＳＩ素子間の熱歪みの緩和を目的として必須で
ある。
【００３７】このポリイミドからなる有機絶縁膜２２
は、上記のチタン酸バリウムストロンチウムの形成温度
である４５０℃では容易に熱分解を起こす。従って、従
来の技術ではこのＬＳＩ素子の上に直接チタン酸バリウ
ムストロンチウムを誘電体とする薄膜コンデンサ２を形
成することは、技術的にも不可能と言わざるを得ない。
【００３８】そこで本実施例では、薄膜コンデンサ２が
既に形成された第２の基板１と第１の基板３とを接着
し、その後第２の基板１の基板１１（シリコンウエー
ハ）を除去することによって、薄膜コンデンサ２を第１
の基板３に転写する方法を用いて上記した問題を回避す
るようにした。
【００３９】以下に、その転写方法を説明する。本実施
例では、接着方法として耐熱性樹脂からなる有機接着剤
を用いて、例えば高温プレス法を用いて第１の基板３と
第２の基板１とを接着する方法を適用した。
【００４０】先ず、第２の基板１の薄膜コンデンサ２が
形成されている面と、第１の基板３の薄膜コンデンサ２
を転写する面を向かい合わせ、その間に耐熱性樹脂から
接着剤、例えば有機接着シート２３を設置する（図１
（ｅ））。この状態を保持しつつ、例えば平行平板型真
空圧着機のチャンバー内に設置し、第１の基板３と第２
の基板１とを接着シート２３を介して圧着する（図１
（ｆ））。この工程によって、第２の基板１の表面上に
形成した薄膜コンデンサ２は、有機接着シート２３を介
して第１の基板３と接着される。そしてこの有機接着シ
ート２３は、後に電子回路等の絶縁層となるため、接着
性が良好なことに加えて電気特性に優れること（低誘電
率、高抵抗率等）が要求される。尚、本実施例では圧着
装置として平行平板式を用いたが、これ以外の装置、例
えば静水圧式のものを用いても構わない。
【００４１】その後、第２の基板１の基体であるシリコ
ンウェハ１１を除去する。本実施例では、シリコンウェ
ハ１１と薄膜コンデンサ２との間に設けたＣｒ剥離層１
２を良く知られたウェットエッチング法を用いてこのＣ
ｒ剥離層１２を選択的に溶解し、その結果としてシリコ
ンウェハ１１を剥離する方法を適用した。
【００４２】Ｃｒ剥離層１２のエッチング液には、ひと
つの例として、塩酸と塩化アルミニウムの混合水溶液を
用いた。本液に薄膜コンデンサ２を含む第１の基板３及
び第２の基板１を浸漬し、さらにこの溶液に対して例え
ば超音波を用いた機械的な外力を加えることによって、
Ｃｒ剥離層１２のみが選択的にエッチングされ、最終的
には第２の基板１の基体であるシリコンウエーハ１１と
第１の基板３とが分離され、薄膜コンデンサ２は第１の
基板３上に残る。このときの薄膜コンデンサ２の積層構
造は、第１の基板３の上に、接着シート２３、第２の電
極１６、誘電体１５、第１の電極１４の順に積層した構
造を示す。
【００４３】以上の工程を経て、図１（ｇ）に示すごと
く、ペロブスカイト結晶構造を有する特性の良好な薄膜
コンデンサ２が、第２の基板３としてのＬＳＩ素子上に
転写された。
【００４４】次に、薄膜コンデンサ２に対してパターン
形成の工程を説明する。
【００４５】先ず、第１の接着層１３であるＴｉ薄膜と
第１の電極層１４であるＰｔ薄膜を、通常のフォトリソ
グラフィ技術により一括してパターン形成する。次に、
誘電体層１５であるチタン酸バリウムストロンチウムを
同様に通常のフォトリソグラフィ技術によりパターニン
グを行う。そして更に同様に、第２の電極層１６である
Ｐｔ薄膜と第２の接着層であるＴｉ薄膜についてもやは
りフォトリソグラフィ技術により一括加工する。（図１
（ｈ））。
【００４６】このようにして薄膜コンデンサ２の基本的
なパターンの形成は完了するが、薄膜コンデンサ２をＬ
ＳＩ素子及びＬＳＩ素子を搭載する第１の基板３に電気
的に接続し、上記した薄膜コンデンサ２をバイパスコン
デンサとして機能させるための工程を施す。
【００４７】先ず、上記した薄膜コンデンサ２を含む第
１の基板３の上に、例えばポリイミド等からなる有機絶
縁膜２４を形成する。そして、この有機絶縁膜２４に対
してフォトリソグラフィ等を用いてスルーホール２５を
形成し、電極層１４、１６の夫々の一部を露出させる
（図１（ｉ））。
【００４８】次に、接着シート２３に対して例えばレー
ザーアブレーション等の方法を用いてスルーホール２５
を形成し、第１の基板３に設けられた電極２１を露出さ
せる（図１（ｊ））。
【００４９】次に、薄膜コンデンサ２との電気的な接続
と半田接続用バンプ形成の二つの目的を持った金属薄膜
配線層２６を形成する。その材料には一例としてＮｉを
主成分とする合金を、また成膜方法には例えばスパッタ
リング法を、パターン形成には通常のフォトリソグラフ
ィ法を用いた。このようにして、薄膜コンデンサ内蔵電
子回路は完成する（図１（ｋ））。
【００５０】以上で説明した工程を経て完成した薄膜コ
ンデンサ内蔵電子回路は、ペロブスカイト結晶構造を有
する金属酸化物を誘電体とする薄膜コンデンサをバイパ
スコンデンサとして機能させることによって、高周波信
号を伝送する際に、電源ノイズに起因した信号エラーの
発生を抑制させることが出来る。
【００５１】次に、第２の実施例として、図２を用い
て、本発明に係わる電子回路基板の製造工程を説明す
る。
【００５２】本実施例と第１の実施例との違いは、第２
の基板１として用いた基体（シリコンウエーハ）１１の
除去方法である。本実施例では、シリコンウエーハ１１
を直接溶解等の手法を用いて除去するため、第１の実施
例に示したようなＣｒ剥離層１２を設ける必要がない。
【００５３】従って、第２の基板１の基体１１として、
表面に酸化膜の形成されたシリコンウェハを用いた。そ
してその表面にまず形成するのは、第１の接着層１３の
Ｔｉ薄膜であって、その成膜条件は第１の実施例の場合
と同一である。
【００５４】次に、第１の電極層１４の形成（図２
（ｂ））、誘電体層１５の形成（図２（ｃ））、第２の
電極層１６の形成（図２（ｄ））と続くが、それらの材
料及び形成条件は、第１の実施例の場合と同一とした。
【００５５】次に、第１の基板３への接着工程を実施す
るが（図２（ｄ）、（ｅ））、これらに関してもその部
材、形成条件等は基本的には第一の実施例の場合と同様
である。
【００５６】続いて、第２の基板１の基体１１であるシ
リコンウェーハの直接除去を行う。本実施例では、その
除去方法としてウェットエッチング法を用いた。エッチ
ング液には水酸化カリウム水溶液を用い、約８０℃の液
温に保持した溶液に上記した接合済みの第１の基板３及
び第２の基板を浸漬させる。
【００５７】この処理によって、シリコンウェーハ１１
は完全に除去される。このとき、第２の基板１であるシ
リコンウェーハ１１の表面に形成されていた酸化シリコ
ン膜が残留するが、第１の基板３をフッ酸と硝酸の混合
水溶液に浸漬させることにより、除去することが出来
る。
【００５８】以上の工程を経て、薄膜コンデンサ２は第
１の基板３の表面上に転写される（図２（ｇ））。
【００５９】シリコンウエーハ１１の除去方法に関し
て、本実施例ではウェットエッチング法を用いたが、こ
れ以外の方法、例えば研削等の機械的な除去方法やドラ
イエッチング法等を用いてもよく、またこれらの併用で
も構わない。そして、第２の基板１に用いる材料の選定
条件は、第１の実施例に記した条件に加え、上記の第２
の基板１を選択的に除去可能なエッチング方法が存在す
ること、並びにそのエッチング方法が薄膜コンデンサ２
を含む第１の基板３に悪影響を与えないことである。
【００６０】薄膜コンデンサ２のパターニング工程以降
の工程（図２（ｈ）〜（ｋ））は、基本的には第１の実
施例で示した工程（図１（ｈ）〜（ｋ））と同様である
ので、省略する。以上に説明したように、ペロブスカイ
ト結晶構造の金属酸化物を誘電体層に有する薄膜コンデ
ンサを内蔵した高品質、高信頼性の薄膜コンデンサ内蔵
電子回路が完成する。
【００６１】次に、第３の実施例について、図３を用い
て本発明に係わる薄膜コンデンサ内蔵電子回路基板の製
造工程を説明する。
【００６２】本実施例の特徴は、第２の基板１から第１
の基板３へ薄膜コンデンサ２を転写する工程に先立ち、
薄膜コンデンサ２の一部をパターニング加工することで
ある。
【００６３】先ず、第２の基板１のシリコンウェーハ１
１上に剥離層１２及び薄膜コンデンサ２を形成する工程
は、第１の実施例に示した工程（図１（ａ）〜（ｄ））
と同一である（図３（ａ））。
【００６４】次に、第２の基板１上に形成された薄膜コ
ンデンサ２の第２の接着層１７であるＴｉ薄膜と第２の
電極層１６であるＰｔ薄膜とを一括でパターニングを行
う（図３（ｂ））。ここで、パターンの形成方法には、
通常のフォトリソグラフィ技術を用いた。
【００６５】次に、第２の接着層１７及び第２の電極層
１６がパターニングされた第２の基板１と第１の基板３
とを、耐熱性有機接着シート２３を介して接着する（図
３（ｃ））。第１の基板３には、第１の実施例の場合と
同様に、電極２１及び有機絶縁膜２２からなるＬＳＩを
用いた。このときの接着条件は、第１の実施例で述べた
条件と同一である。
【００６６】次に、剥離層１２を選択的に溶解させるこ
とによって、第２の基板１の基体であるシリコンウェー
ハ１１を剥離し、薄膜コンデンサ２を第１の基板３の表
面上に転写する（図３（ｅ））。この工程の諸条件に関
しても、第１の実施例の場合と同一である。
【００６７】次に、薄膜コンデンサ２のパターニングを
行う。先ず、パターンの形成されていない第１の接着層
１３及び第１の電極層１４を、良く知られたフォトリソ
グラフィ技術を用いて一括加工する。そして同様に、誘
電体層１５であるチタン酸バリウムストロンチウム薄膜
もフォトリソグラフィ技術によりパターニングを行う。
ここで、第２の電極層１６及び第２の接着層１７に関し
ては既にパターニング済みであるため、この工程によっ
て薄膜コンデンサ２のパターン形成は完了する（図３
（ｆ））。
【００６８】次に、絶縁層としての有機接着シート２３
にレーザーアブレーション等の方法を用いてスルーホー
ル２５を形成し、第１の基板３の表面上に形成されてい
る電極２１の一部を露出させる（図３（ｇ））。
【００６９】次に、薄膜コンデンサ２の電気的な接続と
半田接続用バンプ形成の二つの目的を持った金属薄膜配
線層２６を形成し、薄膜コンデンサ内蔵電子回路が完成
する（図３（ｈ））。
【００７０】以上の工程を経て完成した薄膜コンデンサ
内蔵電子回路は、ペロブスカイト結晶構造を有する金属
酸化物を誘電体層とした薄膜コンデンサ２をバイパスコ
ンデンサとして機能させることによって、高周波信号を
伝送する際に問題となる電源ノイズに起因した伝送信号
エラーの発生を抑制させることが可能になる。
【００７１】次に、本発明の第４の実施例について、図
４を用いて本発明に係わる薄膜コンデンサ内蔵電子回路
基板の製造工程を説明する。
【００７２】本実施例の特徴は、薄膜コンデンサ２を転
写する前に、この薄膜コンデンサ２のパターニングを行
うこと、及び薄膜コンデンサ２と第１の基板３との接着
を電気的な接続方法を用いて実現するものである。
【００７３】先ず、第２の基板１の基体として、シリコ
ンウェーハ１１を用意する（図４（ａ））。次に、第２
の基板１の表面上に、通常のフォトリソグラフィ技術を
用いて溝３１を形成する（図４（ｂ））。本実施例で
は、シリコンウェーハの表面に予め形成された酸化シリ
コン膜をマスクとし、水酸化カリウム水溶液に第２の基
板３を浸漬させることによって溝３１を形成した。従っ
て、第２の基板１の材料として要求されることは、第１
の実施例に記した事項に加え、第２の基板１を精度良く
加工することが可能なエッチング方法を有することであ
る。
【００７４】次に、第２の基板１の溝３１が形成された
表面上に、剥離層１２及び薄膜コンデンサ２を順次に成
膜する。これらの工程に関しては、第１の実施例で示し
た工程（図１（ａ）〜（ｄ））と同一とした。そして、
薄膜コンデンサ２の形成と連続させて、その上方に第１
の基板３と電気的な接続をするための接合金属膜３２の
形成を行う。本実施例では、接合金属３２として、Ｐｂ
／Ｓｎ共晶はんだを用いた。
【００７５】次に、第２の基板１に形成された薄膜コン
デンサ２を、第１の基板３に転写する工程を説明す
る。。
【００７６】先ず、第２の基板１に設けた接合金属膜３
２のパターンと第１の基板３に設けられた電極２１のパ
ターンが一致するようにそれぞれの位置を決め、その後
プレス機等を用いて加熱・圧着する（図４（ｅ））。第
１の基板３には、第１の実施例の場合と同様に、電極２
１と有機絶縁膜２２が表面上に形成されたＬＳＩ素子を
用いた。尚、電極２１の材料に関しては、薄膜コンデン
サ２の上層に存在するＰｂ／Ｓｎ共晶はんだ層と十分な
接続ができるように、Ｎｉを主成分とする金属膜を用い
た。
【００７７】次に、塩酸と塩化アルミニウムの混合水溶
液を用いて、第２の基板１と薄膜コンデンサ２との界面
に形成された剥離層１２を選択的に溶解し、基体１１と
薄膜コンデンサ２とを分離する。剥離層１２の除去工程
は、第１の実施例の場合と同様である。以上の工程によ
り、図４（ｆ）に示すごとく、ペロブスカイト結晶構造
を有する特性の良好な薄膜コンデンサ２が、第２の基板
３の上に転写された。
【００７８】次に、薄膜コンデンサ２をＬＳＩを含む第
１の基板３上に設けた電極２１と電気的に接続し、バイ
パスコンデンサとして機能させるため工程を施す。本実
施例では、薄膜コンデンサ２を第１の基板２に転写した
時点で薄膜コンデンサ２の一方の電極１６は既に電極２
１と電気的に接続されているため、第１の電極層１４に
導体を接続する工程のみが必要となる。
【００７９】先ず、薄膜コンデンサ２の上に例えばポリ
イミド等からなる有機絶縁膜２４を形成し、この有機絶
縁膜２４にフォトリソグラフィ等を用いてスルーホール
２５を形成し、電極層１４と第２の基板３に設けた電極
２１の一部を露出させる（図４（ｇ））。
【００８０】最後に、薄膜コンデンサ２の電気的接続と
はんだ接続用バンプ形成の二つの目的を持った金属薄膜
配線層２６を形成する。材料や工程条件に関しては第１
の実施例で述べた場合と同様であって、以上の工程を経
て薄膜コンデンサ内蔵電子回路が完成する（図４
（ｈ））。
【００８１】以上により、薄膜コンデンサ内蔵電子回路
として、ペロブスカイト結晶構造を有する金属酸化物を
誘電体層に用いた薄膜コンデンサ２をバイパスコンデン
サとして機能させることによって、高周波信号を伝送す
る際に問題となる、電源ノイズに起因した伝送信号エラ
ーの発生を抑制することが可能になる。
【００８２】第５の実施例として、図５を用いて本発明
に係わる薄膜コンデンサ内蔵電子回路基板の製造工程を
説明する。
【００８３】本実施例の特徴は、薄膜コンデンサ２と第
１の基板３との電気的な接続を異方性導電接着フィルム
を用いて行うことであって、第１の実施例と第４の実施
例とを複合したことにある。
【００８４】先ず、第２の基板１のシリコンウェーハ１
１上に剥離層１２並びに薄膜コンデンサの部材を形成す
るが、これらの工程に関しては、第１の実施例の工程
（図１（ａ）〜（ｄ））と同一であるので、省略する
（図５（ａ））。
【００８５】次に、第２の基板１に形成された薄膜コン
デンサ２を、第１の基板３に転写するために、先ず、第
１の基板３を用意する。第１の基板３には、第１の実施
例で説明した場合と同様に電極２１と有機絶縁膜２２が
表面に存在するＬＳＩ素子を用いた。但し、後で述べる
圧着工程において、電極２１と薄膜コンデンサ２の電極
１６とを電気的に接続させるために、電極２１は、有機
絶縁膜２２の表面に対して凸の状態になるように形成し
た。
【００８６】次に、上記した薄膜コンデンサ２を転写す
る面と第２の基板１の薄膜コンデンサ２が存在する面と
を、異方性導電性接着フィルム４１を介して向かい合わ
せ（図５（ｂ））、この状態を保持したままで、例えば
プレス機に設置し、加熱・圧着することによって両者を
接続させる（図５（ｃ））。
【００８７】異方性導電性接着フィルム４１は、有機絶
縁シートの中に導電性の微粒子が散在しているものであ
って、加圧されることによって第１の基板３の表面にお
いて凸になっている部分、即ちＬＳＩ素子上の電極２１
の存在する箇所が導通部分４２となり、薄膜コンデンサ
２の第１の電極層１４と電気的に接続される。電極２１
の存在しない箇所は非導通部分４３となり、有機絶縁層
として機能する。
【００８８】次に、塩酸と塩化アルミニウムの混合水溶
液を用いて、シリコンウエーハ１１と薄膜コンデンサ２
との界面に形成された剥離層１２を選択的に溶解し、シ
リコンウエーハ１１と薄膜コンデンサ２とを分離する。
剥離層１２の除去工程については、第１の実施例に記載
した場合と同様であるので、省略する。
【００８９】以上の工程により、図４（ｆ）に示すごと
く、ペロブスカイト結晶構造を有する特性の良好な薄膜
コンデンサ２が、第１の基板３として用いたＬＳＩ素子
上に転写された。
【００９０】次に、薄膜コンデンサ２に対するパターニ
ングを、第１の接着層１３及び第１の電極層１４（一括
加工）、誘電体層１５、第２の電極層１６及び第２の接
着層（一括加工）の順で行い（図５（ｅ））、これらの
各工程の条件は第１の実施例で述べた場合と同一であ
る。
【００９１】次に、薄膜コンデンサ２をＬＳＩ素子とＬ
ＳＩ素子を搭載した基板に対して電気的に接続し、薄膜
コンデンサ２をバイパスコンデンサとして機能させるた
め工程を施す。本実施例では、第４の実施例と同様に、
薄膜コンデンサ２をＬＳＩ素子に転写した時点で第２の
電極１６は第２の接着層１７及び異方性導電性接着フィ
ルム４１を介して電極２１と電気的に接続されているた
め、第１の電極１４に導体を接続する工程のみが必要と
なる。
【００９２】先ず、薄膜コンデンサ２の上方に例えばポ
リイミド等からなる有機絶縁膜２４を形成し、フォトリ
ソグラフィ等を用いてこの絶縁膜２４にスルーホール２
５を形成させ、第１の電極層１４（実際に表面に露出し
ているのは第１の接着層１３）と第２の電極層１６の一
部を露出させる（図５（ｆ））。
【００９３】次に、薄膜コンデンサ２との電気的な接続
と半田接続用バンプ形成の二つの目的を持った金属薄膜
配線層２６を形成する。材料や工程条件に関しては第１
の実施例の場合と同様であるので省略する。このように
して、薄膜コンデンサ内蔵電子回路は完成する（図５
（ｇ））。
【００９４】以上の工程により完成した薄膜コンデンサ
内蔵電子回路は、ペロブスカイト結晶構造を有する金属
酸化物を誘電体層とした薄膜コンデンサをバイパスコン
デンサとして機能させることによって、高周波信号を伝
送する際に問題となり得る、例えば電源ノイズに起因し
た伝送信号エラーの発生を抑制することが可能となる。
【００９５】本発明の第６の実施例として、図６を用い
て本発明に係わる薄膜コンデンサ内蔵電子回路基板の製
造工程を説明する。
【００９６】本実施例の特徴は、第２の基板１から第１
の基板３へ薄膜コンデンサ２を転写する前に、薄膜コン
デンサ２のパターンを一部形成すること、並びに薄膜コ
ンデンサ２と第１の基板３との異方性導電性接着フィル
ム４１を用いて行うことで、第３の実施例と第５の実施
例の複合である。
【００９７】先ず、第２の基板１のシリコンウェーハ１
１上に剥離層１２並びに薄膜コンデンサ２の部材を形成
するが、これらの工程に関しては、第１の実施例で述べ
た工程（図１（ａ）〜（ｄ））と同一であるので、省略
する（図６（ａ））。
【００９８】次に、第２の基板１上に形成された薄膜コ
ンデンサ２の第２の接着層１７、第２の電極層１６と誘
電体層１５を、順次あるいは一括でパターニングする
（図６（ｂ））。パターンの形成方法としては、それぞ
れ通常のフォトリソグラフィ技術を用いた。
【００９９】次に、第２の基板１に形成された薄膜コン
デンサ２を第１の基板３に異方性導電フィルム４１を用
いて転写する（図６（ｃ）〜（ｅ））。各部材や工程の
条件については、第５の実施例と同一であるので省略し
た。但し、本実施例では、薄膜コンデンサ２の電極層１
６と誘電体層１５があらかじめパターン形成されている
ので、第１の基板３上の電極２１パターンと合うよう
に、接着時に位置合わせをする必要がある。
【０１００】次に、薄膜コンデンサ２の第１の接着層１
３、第１の電極層１４、誘電体層１５を順次あるいは一
括でパターニングを行う（図６（ｆ））。各工程の条件
については、第１の実施例と同一であるので、省略し
た。本実施例では、この段階で、薄膜コンデンサ２の上
下電極とＬＳＩ素子の電極２１との電気的接続が完了す
る。
【０１０１】次に、薄膜コンデンサ２の上方に例えばポ
リイミド等からなる有機絶縁膜２４を形成し、通常のフ
ォトリソグラフィ技術等を用いてスルーホール２５を形
成し、第１の電極層１４（実際に表面に露出しているの
は第１の接着層１３）と第２の電極層１６の一部を露出
させる（図６（ｇ））。
【０１０２】最後に、薄膜コンデンサ２との電気的な接
続と半田接続用バンプ形成の二つの目的を持った金属薄
膜配線層２６を形成して、薄膜コンデンサ内蔵電子回路
は完成する（図６（ｈ））。
【０１０３】以上の工程により完成した薄膜コンデンサ
内蔵電子回路は、ペロブスカイト結晶構造を有する金属
酸化物を誘電体層に持った薄膜コンデンサをバイパスコ
ンデンサとして機能させることで、高周波信号を伝送す
る際に問題となり得る、例えば電源ノイズ等に起因した
伝送信号エラーの発生を抑制させることが可能になる。
【０１０４】本発明の第７の実施例について、図７を用
いて本発明に係わる薄膜コンデンサ内蔵電子回路基板の
製造工程を説明する。
【０１０５】本実施例の特徴は、本発明による薄膜コン
デンサに用いた下地電極材料及びその構造が及ぼす誘電
体膜特性への影響を回避することが可能な点を利用し
て、電極を低電気抵抗化及び厚膜化することによって、
薄膜コンデンサの特性のひとつである直流抵抗成分及び
自己インダクタンスの低減を図ったことである。
【０１０６】本実施例の製造方法は、基本的には第１の
実施例に準ずる。
【０１０７】先ず、薄膜コンデンサ２の下地基板として
第２の基板１のシリコンウェーハ１１を用意する。第２
の基板１に求められる条件としては第１の実施例で述べ
た場合と同様である。
【０１０８】次に、この第２の基板１の上に剥離層１２
及び薄膜コンデンサ２を形成する（図７（ａ））。これ
らの諸条件に関して第１の実施例の場合と同一とした
が、第１の接着層及び第２の接着層の形成は除外した。
【０１０９】次に、この上に第２の低抵抗薄膜５１とし
て、Ａｌ薄膜を例えばスパッタリング法を用いて例えば
膜厚１μｍに形成し、その下層に形成されたＰｔ薄膜と
合わせて第２の電極層１６とする（図７（ｂ））。Ａｌ
の成膜工程は、スパッタリング法以外の例えば蒸着法等
を用いても構わない。
【０１１０】このようにして第２の電極１６を低抵抗薄
膜を含む積層膜とした薄膜コンデンサ２を形成した第２
の基板１を、第１の基板３と接着する（図７（ｃ））。
第１の基板３には、第１の実施例と同一のものを用い
た。また、接着方法についても第１の実施例と同様を方
法を適用した。
【０１１１】その後、第１の実施例と同一の条件によ
り、シリコンウェーハ１１を除去する（図７（ｄ））。
これによって、（図７（ｅ））に示すごとくペロブスカ
イト結晶構造を有する誘電体層１５と低抵抗薄膜を含む
積層膜である第２の電極１６を有する薄膜コンデンサ２
が、第１の基板３としてのＬＳＩ素子上に転写された。
【０１１２】次に、第１の基板３の上層に第１の低抵抗
薄膜５２としてのＡｌ薄膜を成膜する（図７（ｆ））。
膜厚は第２の低抵抗膜５１と同様に約１μｍとした。こ
れにより、第１の電極層は１４は、第２の薄膜層１６と
同様にＰｔ薄膜とＡｌ薄膜の積層膜により構成される。
【０１１３】次に、薄膜コンデンサ２に対してパターン
形成を行う（図１（ｇ））。
【０１１４】先ず、第１の電極層１４を、通常のフォト
リソグラフィ技術によりパターン形成する。そして続い
て、誘電体層１５であるチタン酸バリウムストロンチウ
ムを通常のフォトリソグラフィ技術を用いてパターニン
グする。同様に、第２の電極層１６についても同様に加
工する。
【０１１５】このようにして薄膜コンデンサの基本的な
パターンの形成は完了する。その後の工程は、第１の実
施例で述べた図１（ｉ）〜図１（ｋ）と同一であり、図
７（ｊ）に示すごとく薄膜コンデンサ内蔵電子回路は完
成する。
【０１１６】一般に、Ａｌ材料は融点が低い（約６６０
℃）ため、高誘電体薄膜を形成するのに必要な温度付近
に晒されると、ヒロックと呼ばれる突起状の結晶が形成
され、その表面粗さが増大する。従ってコンデンサ電極
としてＡｌ単層膜を用いた場合には、その表面形状が薄
膜コンデンサの特性に大きく影響を及ぼし、最悪の場合
にはＡｌヒロックが誘電体膜を突き抜け、その結果、電
気的な短絡という現象を引き起こす。
【０１１７】本実施例では、薄膜コンデンサの電極を積
層構造とし、誘電体層と低抵抗のＡｌ電極との間にバリ
ア層（ここではＰｔ膜）を設けることによって、上記し
た問題を回避し、コンデンサの性能を向上させることが
可能になったばかりでなく、ペロブスカイト結晶構造を
有する金属酸化物を誘電体層とした薄膜コンデンサをバ
イパスコンデンサとして機能させることによって、高周
波信号を伝送する際に問題となり得る、例えば電源ノイ
ズ等に起因した伝送信号エラーの発生等を抑制すること
が可能となる。
【０１１８】以上に、本発明による薄膜コンデンサ内蔵
電子回路及びその製造方法について説明したが、図１
（ｋ）に例示された構造の薄膜コンデンサの性能につい
て、代表的な特性である両電極の結晶性及び組成を評価
した。
【０１１９】先ず、第２の基板１の最上層に形成されて
いるＰｔ電極の結晶性を良く知られたＸ線回折法を用い
て評価し、その結果、格子定数が０．３９２２ｎｍとい
う結果を得た。一般にＰｔ薄膜の格子定数は、加熱によ
って収縮するので、成膜時の基板加熱あるいは熱処理等
の熱履歴を表す指標となる。図８は熱処理温度とＰｔの
格子定数との相関を表したグラフで、格子定数は熱処理
温度によりほぼ一義的に決まる。本図から、本発明によ
る第１の電極１４として用いたＰｔ薄膜はおよそ４５０
℃の熱履歴が掛かっていることが判明した。
【０１２０】この結果から予想出来ることは、Ｐｔ薄膜
を電極とする薄膜コンデンサを直接ＬＳＩ素子を含む第
１の基板３の上に形成する場合、その基板３を構成する
部材は４５０℃の熱処理に耐えられるものでなければな
らないことになる。上記したように、第１の基板３はＬ
ＳＩ素子を含み、配線や電極、その絶縁用の有機膜等で
構成されており、現実には４５０℃の熱履歴を受けると
その機能を維持することができない。
【０１２１】一方、第２の電極１６として用いたＰｔ薄
膜についても同様に格子定数を測定した結果、０．３９
２８ｎｍの値を示し、図８から約３００℃程度の熱が加
わっていることが判明した。
【０１２２】次に、第１の接着層１３、第１の電極１
４、誘電体層１５、第２の電極１６からなる積層膜につ
いて、良く知られたオージェ電子分光法を用いて深さ方
向の組成プロファイルの測定を行った。本測定に関し
て、接着層にはＴｉ、両電極にはＰｔ、誘電体層にはチ
タン酸ジルコン酸鉛（ＰＺＴ）を用いた。その結果を図
９に示すが、第１の接着層１３として形成したＴｉが第
１の電極１４であるＰｔ層内に含まれていることが分か
る。これは、熱処理によってＴｉがＰｔ層内に拡散した
ことに起因し、この現象からも４５０℃の熱履歴が加え
られたことの証となる。
【０１２３】以上のことから、図１（ｋ）に例示された
電子回路に内蔵された薄膜コンデンサ２の誘電体層１５
は第１の電極１４の上層に成膜され、その上層に第２の
電極１６が成膜されたものであって、第２の基板３の上
方に直接形成されたものではなく、上記で述べたよう
に、別途形成された薄膜コンデンサ２が最終的には第２
の基板３上に配設されたということが分かる。
【０１２４】こうして作製された薄膜コンデンサ２の特
性は、比誘電率が約５００、静電容量は約２μＦ／ｃｍ
2の性能を示した。
【０１２５】従って、上記の薄膜コンデンサを内蔵した
電子回路を用いることによって、高周波信号を伝送する
際に問題となり得る、例えば電源ノイズ等に起因した伝
送信号エラーの発生を抑制することが可能な、高速の信
号伝送が実現される。
【０１２６】
【発明の効果】以上で説明したように、本発明は高周波
信号を伝送させる際に生じる電源ノイズ等に起因した信
号エラーを起こすことのない、高品質で、高信頼性を有
する薄膜コンデンサ内蔵電子回路を形成することが出来
る。
【図面の簡単な説明】
【図１】第１の実施例を説明する薄膜コンデンサ内臓電
子回路の製造工程を示す工程図である。
【図２】第２の実施例を説明する薄膜コンデンサ内臓電
子回路の製造工程を示す工程図である。
【図３】第３の実施例を説明する薄膜コンデンサ内臓電
子回路の製造工程を示す工程図である。
【図４】第４の実施例を説明する薄膜コンデンサ内臓電
子回路の製造工程を示す工程図である。
【図５】第５の実施例を説明する薄膜コンデンサ内臓電
子回路の製造工程を示す工程図である。
【図６】第６の実施例を説明する薄膜コンデンサ内臓電
子回路の製造工程を示す工程図である。
【図７】第７の実施例を説明する薄膜コンデンサ内臓電
子回路の製造工程を示す工程図である。
【図８】Ｐｔ薄膜の形成温度と格子定数との相関を示す
図である。
【図９】第１の実施例に示した薄膜コンデンサの第１の
電極及び第２の電極の組成分布を説明する図である。
【符号の説明】
１…第２の基板、２…薄膜コンデンサ、３…第１の基板
（ＬＳＩ）、１１…基体（シリコンウェーハ）、１２…
剥離層（Ｃｒ薄膜）、１３…第１の接着層（Ｔｉ薄
膜）、１４…第１の電極層（Ｐｔ薄膜）、１５…誘電体
層（チタン酸バリウムストロンチウム薄膜）、１６…第
２の電極層（Ｐｔ薄膜）、１７…第２の接着層（Ｔｉ薄
膜）、２１…電極、２２…有機絶縁膜（ポリイミド）、
２３…有機接着シート、２４…有機絶縁膜、２５…スル
ーホール、２６…金属薄膜層（Ｎｉ合金薄膜）、３１…
溝、３２…接合金属膜、４１…異方性導電性接着フィル
ム、４２…異方性導電性接着フィルムの導通部分、４３
…異方性導電性接着フィルムの非導通部分、５１…第２
の低抵抗薄膜（Ａｌ薄膜）、５２…第１の低抵抗薄膜
（Ａｌ薄膜）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 成塚 康則 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 山崎 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 堀越 和彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 阿部 洋一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 石原 昌作 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 尾形 潔 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 荒井 利行 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E082 AB03 BB05 BC14 EE05 EE18 EE23 EE37 FG03 FG26 FG42 KK01 MM24 5F038 AC05 AC15 BH03 BH19 EZ17 EZ20

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】配線部を有する第１の基板と、上部電極と
    下部電極とに挟まれた誘電体層を有するコンデンサと、
    接着層と、保護膜とを備え、前記コンデンサの上部電極
    が前記接着層に接するように配置されて前記第１の基板
    に接続され、前記保護膜と前記接着層とを貫通して設け
    られたスルホール部を介して、前記上部電極と前記下部
    電極とが前記第１の基板の配線部に接続されてなること
    を特徴とするコンデンサ内蔵電子回路。
  2. 【請求項２】配線部を有する第１の基板と、上部電極と
    下部電極とに挟まれた誘電体層を有するコンデンサと、
    保護膜とを備え、前記コンデンサの上部電極に設けられ
    た接合金属層と前記第１の基板に配置された一方の配線
    部とが接続され、前記保護膜を貫通して設けられたスル
    ホール部を介して、前記下部電極が前記第１の基板の他
    方の配線部に接続されてなることを特徴とするコンデン
    サ内蔵電子回路。
  3. 【請求項３】配線部を有する第１の基板と、上部電極と
    下部電極とに挟まれた誘電体層を有するコンデンサと、
    異方性導電接着層と、保護膜とを備え、前記コンデンサ
    の上部電極が前記異方性導電接着層を介して前記第１の
    基板の一方の配線部に接続配置され、、前記下部電極は
    前記保護膜に設けられたスルホール部を通り、前記異方
    性導電接着層を介して前記第１の基板の他方の配線部に
    接続されてなることを特徴とするコンデンサ内蔵電子回
    路。
  4. 【請求項４】前記誘電体層は、ペロブスカイト型結晶構
    造を有する金属酸化物を用いたことを特徴とする、請求
    項１乃至３の何れかに記載のコンデンサ内蔵電子回路。
  5. 【請求項５】前記誘電体層は、少なくともチタン酸スト
    ロンチウム、チタン酸バリウムストロンチウム、マグネ
    シウム酸ニオブ酸鉛、チタン酸バリウム、ジルコン酸チ
    タン酸鉛、タンタル酸ビスマスストロンチウム及びこれ
    らを主成分とする金属酸化物の中の何れかを用いたこと
    を特徴とする、請求項１乃至３の何れかに記載のコンデ
    ンサ内蔵電子回路。
  6. 【請求項６】前記上部電極及び下部電極は少なくとも２
    層以上の金属層で構成され、前記誘電体層に接して配置
    された一方の金属層に比較して、他方の金属層の電気抵
    抗が小さいことを特徴とする、請求項１乃至３の何れか
    に記載のコンデンサ内蔵電子回路。
  7. 【請求項７】前記第１の基板は、配線部とトランジスタ
    部とを備えた半導体装置であることを特徴とする、請求
    項１乃至３の何れかに記載のコンデンサ内蔵電子回路。
  8. 【請求項８】配線部を有する第１の基板と、上部電極と
    下部電極とに挟まれた誘電体層を有するコンデンサと、
    接着層と、保護膜とを備えたコンデンサ内蔵電子回路の
    製造方法において、（１）前記第１の基板とは異なる第
    ２の基板に前記コンデンサを形成する工程（コンデンサ
    形成工程）と、（２）該第２の基板に設けられた前記コ
    ンデンサと前記第１の基板とを、前記接着層を介して貼
    り合わせる工程（基板貼り合わせ工程）と、（３）前記
    コンデンサを含め、前記第２の基板の少なくとも一部を
    除去することによって、前記第１の基板の所定の位置に
    前記コンデンサを転写する工程（コンデンサ転写工程）
    と、（４）該コンデンサを覆う保護膜と前記接着層との
    所定の位置にスルホールを形成し、前記コンデンサと前
    記第１の基板に配された配線部とを接続する工程（接続
    工程）と、を備えたことを特徴とするコンデンサ内蔵電
    子回路の製造方法。
  9. 【請求項９】前記コンデンサ形成工程において、前記第
    ２の基板上に剥離層を形成した後、該剥離層の上に下部
    電極と誘電体層と上部電極とからなるコンデンサを積層
    形成するものであって、前記コンデンサ転写工程におい
    て、前記剥離層を除去することによって前記コンデンサ
    を前記第１の基板上に転写することを特徴とする、請求
    項８記載のコンデンサ内蔵電子回路の製造方法。
  10. 【請求項１０】前記コンデンサ形成工程において、前記
    第２の基板上に下部電極と誘電体層と上部電極とからな
    るコンデンサを積層形成するものであって、前記コンデ
    ンサ転写工程において、前記第２の基板を除去すること
    によって前記コンデンサを前記第１の基板上に転写する
    ことを特徴とする、請求項８記載のコンデンサ内蔵電子
    回路の製造方法。
  11. 【請求項１１】前記コンデンサ形成工程において、前記
    第２の基板上に剥離層及び下部電極と誘電体層と上部電
    極とからなるコンデンサとを順次積層形成した後、該上
    部電極を所定のパターンに加工するものであって、前記
    コンデンサ転写工程において、少なくとも前記剥離層ま
    たは前記第２の基板を除去することによって前記コンデ
    ンサを前記第１の基板上に転写することを特徴とする、
    請求項８記載のコンデンサ内蔵電子回路の製造方法。
  12. 【請求項１２】配線部を有する第１の基板と、上部電極
    と下部電極とに挟まれた誘電体層を有するコンデンサ
    と、接合金属膜と、保護膜とを備えたコンデンサ内蔵電
    子回路の製造方法において、（１）前記第１の基板とは
    異なる第２の基板の所定の位置に溝を形成する工程（溝
    形成工程）と、（２）該溝を含み、前記第２の基板上に
    剥離層と前記コンデンサと前記接合金属膜とを順次形成
    する工程（コンデンサ形成工程）と、（３）該第２の基
    板に設けられた前記コンデンサと前記第１の基板とを、
    前記接合金属膜を介して貼り合わせる工程（基板貼り合
    わせ工程）と、（４）少なくとも前記剥離層または前記
    第２の基板を除去することによって、前記第１の基板の
    所定の位置に前記コンデンサを転写する工程（コンデン
    サ転写工程）と、（５）該コンデンサを覆う保護膜の所
    定の位置にスルホールを形成し、前記コンデンサと前記
    第１の基板に配された配線部とを接続する工程（接続工
    程）と、を備えたことを特徴とするコンデンサ内蔵電子
    回路の製造方法。
  13. 【請求項１３】配線部を有する第１の基板と、上部電極
    と下部電極とに挟まれた誘電体層を有するコンデンサ
    と、異方性導電接着層と、保護膜とを備えたコンデンサ
    内蔵電子回路の製造方法において、（１）前記第１の基
    板とは異なる第２の基板に前記コンデンサを形成する工
    程（コンデンサ形成工程）と、（２）該第２の基板に設
    けられた前記コンデンサと前記第１の基板とを、前記異
    方性導電接着層を介して貼り合わせる工程（基板貼り合
    わせ工程）と、（３）前記コンデンサを含め、前記第２
    の基板の少なくとも一部を除去することによって、前記
    第１の基板の所定の位置に前記コンデンサを転写する工
    程（コンデンサ転写工程）と、（４）該コンデンサを覆
    う保護膜の所定の位置にスルホールを形成し、前記コン
    デンサと前記第１の基板に配された配線部とを前記スル
    ホールを通り、前記異方性導電接着層を介して接続する
    工程（接続工程）と、を備えたことを特徴とするコンデ
    ンサ内蔵電子回路の製造方法。
  14. 【請求項１４】前記コンデンサ形成工程において、前記
    第２の基板上に剥離層を形成した後、該剥離層の上に下
    部電極と誘電体層と上部電極とからなるコンデンサを積
    層形成するものであって、前記コンデンサ転写工程にお
    いて、前記剥離層を除去することによって前記コンデン
    サを前記第１の基板上に転写することを特徴とする、請
    求項１３記載のコンデンサ内蔵電子回路の製造方法。
  15. 【請求項１５】前記コンデンサ形成工程において、前記
    第２の基板上に剥離層及び下部電極と誘電体層と上部電
    極とからなるコンデンサとを順次積層形成した後、該上
    部電極を所定のパターンに加工するものであって、前記
    コンデンサ転写工程において、少なくとも前記剥離層ま
    たは前記第２の基板を除去することによって前記コンデ
    ンサを前記第１の基板上に転写することを特徴とする、
    請求項１３記載のコンデンサ内蔵電子回路の製造方法。
JP2000017758A 2000-01-21 2000-01-21 薄膜コンデンサ内蔵電子回路及びその製造方法 Pending JP2001210789A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000017758A JP2001210789A (ja) 2000-01-21 2000-01-21 薄膜コンデンサ内蔵電子回路及びその製造方法
US09/765,413 US20010026444A1 (en) 2000-01-21 2001-01-22 Electronic circuit board with built-in thin film capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000017758A JP2001210789A (ja) 2000-01-21 2000-01-21 薄膜コンデンサ内蔵電子回路及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001210789A true JP2001210789A (ja) 2001-08-03

Family

ID=18544712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000017758A Pending JP2001210789A (ja) 2000-01-21 2000-01-21 薄膜コンデンサ内蔵電子回路及びその製造方法

Country Status (2)

Country Link
US (1) US20010026444A1 (ja)
JP (1) JP2001210789A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069320A1 (ja) * 2004-01-19 2005-07-28 Murata Manufacturing Co., Ltd 薄膜キャパシタ、該薄膜キャパシタの製造方法、及び電子装置の製造方法、並びに電子装置
JP2008512877A (ja) * 2004-09-10 2008-04-24 バルサチリス・エルエルシー 微小電子部品および／または光電子回路シートを製作する方法
JP2009500919A (ja) * 2005-06-30 2009-01-08 デ，ロシェモント，エル．，ピエール 電気コンポーネントおよびその製造方法
US7773364B2 (en) 2006-07-26 2010-08-10 Tdk Corporation Method of manufacturing capacitor
JP2011238766A (ja) * 2010-05-10 2011-11-24 Japan Science & Technology Agency 誘電体構造体、及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US20050176209A1 (en) * 2003-02-14 2005-08-11 Rf Micro Devices, Inc. Embedded passive components
TW200607428A (en) * 2004-06-25 2006-02-16 Ibiden Co Ltd PCB and its manufacturing method
KR100594299B1 (ko) * 2004-10-29 2006-06-30 삼성전자주식회사 유연성 인쇄 회로 및 이것이 구비된 하드 디스크 드라이브
US8470680B2 (en) * 2008-07-28 2013-06-25 Kemet Electronics Corporation Substrate with embedded patterned capacitance
US20100066683A1 (en) * 2008-09-17 2010-03-18 Shih-Chang Chang Method for Transferring Thin Film to Substrate
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102257978B1 (ko) * 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101740818B1 (ko) * 2015-10-28 2017-05-26 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
WO2019173803A1 (en) * 2018-03-08 2019-09-12 Alliance For Sustainable Energy, Llc Perovskite-containing devices and methods of making the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069320A1 (ja) * 2004-01-19 2005-07-28 Murata Manufacturing Co., Ltd 薄膜キャパシタ、該薄膜キャパシタの製造方法、及び電子装置の製造方法、並びに電子装置
JP2008512877A (ja) * 2004-09-10 2008-04-24 バルサチリス・エルエルシー 微小電子部品および／または光電子回路シートを製作する方法
JP2009500919A (ja) * 2005-06-30 2009-01-08 デ，ロシェモント，エル．，ピエール 電気コンポーネントおよびその製造方法
US7773364B2 (en) 2006-07-26 2010-08-10 Tdk Corporation Method of manufacturing capacitor
US8085523B2 (en) 2006-07-26 2011-12-27 Tdk Corporation Method of manufacturing capacitor
JP2011238766A (ja) * 2010-05-10 2011-11-24 Japan Science & Technology Agency 誘電体構造体、及びその製造方法

Also Published As

Publication number Publication date
US20010026444A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
JP5463908B2 (ja) キャパシタ搭載インターポーザ及びその製造方法
JP4997757B2 (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2001210789A (ja) 薄膜コンデンサ内蔵電子回路及びその製造方法
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
US7564139B2 (en) Semiconductor device and method for manufacturing the same
JP2014187094A (ja) 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法
JP2007234843A (ja) 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
JP2003158002A (ja) チップ型電子部品とその製造方法
WO2007010681A1 (ja) 薄膜キャパシタ及び該薄膜キャパシタの製造方法
JP2012138595A (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2004071589A (ja) 薄膜キャパシタ、それを内蔵した配線基板、それを搭載した半導体集積回路および電子機器システム
JP2001358248A (ja) キャパシタを内蔵した回路基板とその製造方法
JP4735929B2 (ja) 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP2007266182A (ja) 半導体装置及び半導体装置の製造方法
JP2001274036A (ja) フィルム状コンデンサ及びその製造方法
JP4196351B2 (ja) フィルム状コンデンサの製造方法
JP2001274036A5 (ja)
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP2006019443A (ja) 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法
US5950292A (en) Methods of fabricating applique circuits
JP2001284485A (ja) 薄膜電子部品および基板
JP4775753B2 (ja) 誘電体薄膜キャパシタの製造方法
JP2007251052A (ja) キャパシタ及びその製造方法
JPH10135077A (ja) 薄膜キャパシタ
JP2001135743A (ja) キャパシタ内蔵の回路基板とその製造方法ならびにそれを用いた半導体装置