JP2001196957A - Burst signal amplifier - Google Patents
Burst signal amplifierInfo
- Publication number
- JP2001196957A JP2001196957A JP2000002280A JP2000002280A JP2001196957A JP 2001196957 A JP2001196957 A JP 2001196957A JP 2000002280 A JP2000002280 A JP 2000002280A JP 2000002280 A JP2000002280 A JP 2000002280A JP 2001196957 A JP2001196957 A JP 2001196957A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst signal
- output
- burst
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Circuits Of Receivers In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はバースト信号増幅装
置に係り、特にバースト信号休止期間の増幅装置の利得
を制御してバースト信号休止期間直後のバースト信号の
先頭で出力が制限値を越えないようにしたものに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burst signal amplifying apparatus, and more particularly, to controlling the gain of an amplifying apparatus during a burst signal idle period so that the output does not exceed a limit value at the beginning of a burst signal immediately after the burst signal idle period. Regarding what was done.
【０００２】[0002]
【従来の技術】例えばディジタル方式の携帯電話システ
ムにおいて、基地局と端末器の間で交換される信号はバ
ースト信号として交換されている。2. Description of the Related Art For example, in a digital cellular phone system, a signal exchanged between a base station and a terminal is exchanged as a burst signal.
【０００３】従来のバースト信号増幅装置を図１４によ
り説明する。図１４において、５１は外部制御機能付ア
ッテネータの如き利得制御部、５２は増幅器、５３は信
号分岐回路、５４は出力レベル検知回路、５５は積分回
路、５６は直流増幅器である。A conventional burst signal amplifier will be described with reference to FIG. In FIG. 14, reference numeral 51 denotes a gain control unit such as an attenuator with an external control function, 52 denotes an amplifier, 53 denotes a signal branch circuit, 54 denotes an output level detection circuit, 55 denotes an integration circuit, and 56 denotes a DC amplifier.
【０００４】入力端子ｔ１に入力された入力信号ｖ１
は、例えば外部制御機能付アッテネータの如き利得制御
部５１により抑制されたのち増幅器５２により増幅さ
れ、信号分岐回路５３を経由して出力端子ｔ２から出力
信号ｖ２として出力される。このとき増幅器５２の出力
は信号分岐回路５３においてその一部分が分岐されて出
力レベル検知回路５４によりその出力レベルが検出さ
れ、これに応じた制御電圧が積分回路５５に入力され
る。この積分回路５５の出力は直流増幅器５６により増
幅されて利得制御部５１に対する制御信号となる。The input signal v1 input to the input terminal t1
Is suppressed by a gain control unit 51 such as an attenuator with an external control function, is amplified by an amplifier 52, and is output as an output signal v2 from an output terminal t2 via a signal branch circuit 53. At this time, a part of the output of the amplifier 52 is branched in the signal branching circuit 53, the output level is detected by the output level detecting circuit 54, and a control voltage corresponding to this is input to the integrating circuit 55. The output of the integration circuit 55 is amplified by the DC amplifier 56 and becomes a control signal for the gain control unit 51.
【０００５】このようにして入力信号ｖ１がその前の入
力信号の大きさにより制御され、入力レベル変動があっ
ても出力信号レベルが変化しないように、自動レベル制
御（ＡＬＣ）あるいは自動利得制御（ＡＧＣ）が行われ
る。このようにして、例えば図１１に示す如く、ａ点の
入力レベル信号に対して、増幅器５２の飽和レベルであ
るｃ点よりも抑制されたｂ点のレベルで出力されること
になる。In this way, the input signal v1 is controlled by the magnitude of the previous input signal, and the automatic level control (ALC) or the automatic gain control (ALC) is performed so that the output signal level does not change even if the input level fluctuates. AGC) is performed. In this way, for example, as shown in FIG. 11, the input level signal at the point a is output at the level at the point b which is suppressed from the point c which is the saturation level of the amplifier 52.
【０００６】このレベル制御機構は増幅器の安定動作の
ためにレベル検知後一定の時定数をもって制御が行われ
るように設計されている。This level control mechanism is designed so that control is performed with a constant time constant after level detection for stable operation of the amplifier.
【０００７】このようなバースト信号増幅装置に、図１
２に示す如き、信号期間Ｔ１と休止期間Ｔ２がＴ１＜Ｔ
２の時間関係にある間欠的な信号が入力されると、バー
スト信号Ｂ２の先頭部分では、積分回路５５の積分時定
数が信号期間Ｔ１に比べて大きく設計されていると積分
回路はこの信号期間Ｔ１内で充分充電されず、また反対
に信号期間Ｔ１に比べて小さく設計されていると積分回
路はこの信号期間Ｔ１内で充分充電されレベル制御が正
常に動作される。In such a burst signal amplifying apparatus, FIG.
As shown in FIG. 2, the signal period T1 and the pause period T2 are T1 <T
When an intermittent signal having a time relationship of 2 is input, if the integration time constant of the integration circuit 55 is designed to be larger at the head of the burst signal B2 than the signal period T1, the integration circuit will If it is not sufficiently charged within T1, and if it is designed to be smaller than the signal period T1, the integration circuit will be sufficiently charged within this signal period T1 and the level control will operate normally.
【０００８】しかし、何れの場合でも休止期間では積分
回路は完全に放電され、レベル制御動作は最大利得にな
る制御を行うので、バースト信号が来ると増幅器は最大
利得で増幅し、図１１において、ａ点の入力レベル信号
に対して前記抑制されたｂ点のレベルで出力されずに増
幅器５２の飽和レベルであるｃ点のレベルで出力される
ことになる。そして図１３に示す如く、許容出力レベル
であるｂ点レベルを越えｃ点レベルまでの信号が出力さ
れ、その出力信号の先頭部分において、許容出力である
ｂ点レベルを越えたヒット現象を呈することになる。However, in any case, the integrator circuit is completely discharged during the idle period, and the level control operation controls the maximum gain. Therefore, when the burst signal comes, the amplifier amplifies with the maximum gain. The input level signal at the point a is not output at the suppressed level at the point b but is output at the level at the point c which is the saturation level of the amplifier 52. As shown in FIG. 13, a signal exceeding the permissible output level b point level and up to the c point level is output, and at the beginning of the output signal, a hit phenomenon exceeding the permissible output point b level is exhibited. become.
【０００９】バースト信号の周期がＴ１＞Ｔ２の場合、
積分回路の時定数をＴ１相当にするとバースト信号が繰
返し入力されるとき積分回路はいずれ充電状態になり、
所定のレベル制御が行われるが、逆にＴ１＜Ｔ２の場合
はバースト信号の先頭でつねにヒットを生じたり、全く
制御されないで常に最大出力まで増幅された異常出力が
出ることになる。When the cycle of the burst signal is T1> T2,
If the time constant of the integration circuit is set to be equivalent to T1, the integration circuit will be charged when the burst signal is repeatedly input.
A predetermined level control is performed. Conversely, when T1 <T2, a hit always occurs at the head of the burst signal, or an abnormal output amplified to the maximum output is output without any control.
【００１０】[0010]
【発明が解決しようとする課題】ところでディジタル方
式の携帯電話システムにおいて、基地局と端末器の間で
交換される信号はバースト信号として交換されている。
この場合前記バースト信号では、図１２に示すように、
バースト信号Ｂ１の存在している期間Ｔ１と、信号休止
期間Ｔ２の関係は、実用化されているシステムではＴ
１：Ｔ２＝１：４程度になることがある。In a digital portable telephone system, signals exchanged between a base station and a terminal are exchanged as burst signals.
In this case, in the burst signal, as shown in FIG.
The relationship between the period T1 in which the burst signal B1 exists and the signal pause period T2 is T
1: T2 = 1: 4 in some cases.
【００１１】この信号を、例えばＡＬＣ機能付の増幅器
で増幅すると、信号休止期間後に入力される信号は、前
記の如くその出力信号にヒット現象が生じ、後述する障
害を呈することがある。即ちヒットするレベルは増幅器
の飽和レベルまで増大するので、飽和出力が大きい増幅
器では通常レベル以上の１０〜２０ｄＢ程度大きな値と
なり、通常レベル以上のものが出力されることから、端
末器あるいは測定器を破損させたり誤動作させたりする
可能性がある。If this signal is amplified by, for example, an amplifier having an ALC function, the signal input after the signal pause period may cause a hit phenomenon in the output signal as described above, and may cause a failure described later. That is, the level of the hit increases to the saturation level of the amplifier. Therefore, in the amplifier having a large saturation output, the value becomes about 10 to 20 dB larger than the normal level, and a signal having the normal level or more is output. It may be damaged or malfunction.
【００１２】ディジタル方式の携帯電話システムでは、
基地局と端末器の間で伝送される信号はバースト信号と
して交換されている。基地局と端末器の間の信号を中継
増幅する装置では、入力信号レベルが大きく変動するの
でＡＬＣ機能やＡＧＣ機能付きの増幅器が使用される。In a digital cellular phone system,
Signals transmitted between the base station and the terminal are exchanged as burst signals. In an apparatus that relays and amplifies a signal between a base station and a terminal, an amplifier having an ALC function or an AGC function is used because the input signal level fluctuates greatly.
【００１３】図１４に示す増幅器５２に、図１２に示す
バースト信号が入力されると、図１４における積分回路
５５を構成する抵抗ＲとコンデンサＣの積Ｔ＝Ｃ×Ｒで
決まる時定数により増幅器の応答は遅れ、図１３に示す
如き、信号ヒット現象が生じたり、場合により利得制御
部５１におけるＡＬＣ動作が全く効かない場合が生じ
る。When the burst signal shown in FIG. 12 is input to the amplifier 52 shown in FIG. 14, the amplifier has a time constant determined by the product T = C × R of the resistor R and the capacitor C constituting the integrating circuit 55 in FIG. 13, the signal hit phenomenon occurs as shown in FIG. 13, or the ALC operation in the gain control unit 51 may not work at all in some cases.
【００１４】本発明の目的はこのような信号ヒット現象
を最小限に逓減した、例えばディジタル方式携帯電話信
号の中継増幅器、端末器等を安定に動作させることが出
来るバースト信号増幅装置を提供することである。It is an object of the present invention to provide a burst signal amplifying apparatus capable of stably operating, for example, a digital portable telephone signal relay amplifier, a terminal device, etc., in which such a signal hit phenomenon is reduced to a minimum. It is.
【００１５】[0015]
【課題を解決するための手段】本発明の原理を図１にも
とづき説明する。図１において、１は利得制御部、２は
増幅器、３は信号分岐回路、４は出力レベル検知回路、
５は積分回路の如き時定数制御回路、６は直流増幅器で
ある。The principle of the present invention will be described with reference to FIG. In FIG. 1, 1 is a gain control unit, 2 is an amplifier, 3 is a signal branch circuit, 4 is an output level detection circuit,
5 is a time constant control circuit such as an integrating circuit, and 6 is a DC amplifier.
【００１６】本発明の前記目的は下記の構成により達成
することができる。The above object of the present invention can be achieved by the following constitutions.
【００１７】（１）信号が間欠的に送られてくる通信シ
ステムのバースト信号増幅装置に於いて、バースト信号
増幅装置の出力値を検知する出力検知手段４と、この出
力値を保持し、時定数を可変制御することが出来る可変
時定数回路５を具備し、バースト信号休止期間におい
て、前記可変時定数回路５の時定数が大きくなるように
制御して出力レベルを一定に保つようにしたことを特徴
とする。(1) In a burst signal amplifying device of a communication system in which a signal is intermittently transmitted, an output detecting means 4 for detecting an output value of the burst signal amplifying device, and holding the output value, A variable time constant circuit 5 capable of variably controlling a constant is provided, and the output level is kept constant by controlling the time constant of the variable time constant circuit 5 to be large during a burst signal pause period. It is characterized by.
【００１８】（２）信号が間欠的に送られてくる通信シ
ステムのバースト信号増幅装置において、バースト信号
増幅装置の出力信号をサンプリングするサンプリング手
段と、このサンプリング出力をディジタル信号に変換す
るＡ／Ｄ変換手段と、このディジタル信号に基づきバー
スト信号増幅装置の出力を制御する利得制御手段と、デ
ィジタル信号値を保持するディジタル信号保持手段と、
バースト信号の休止期間を検出する休止期間検知手段を
設け、バースト信号休止期間のとき、ディジタル信号保
持手段の書き換えを停止して、前記ディジタル信号保持
手段に保持されたディジタル信号値に基づきバースト信
号増幅装置の出力を制御することを特徴とする。(2) In a burst signal amplifying device of a communication system in which signals are intermittently transmitted, sampling means for sampling an output signal of the burst signal amplifying device and an A / D for converting this sampling output into a digital signal. Conversion means, gain control means for controlling the output of the burst signal amplifying device based on the digital signal, digital signal holding means for holding a digital signal value,
A pause period detecting unit for detecting a pause period of the burst signal is provided. During the pause period of the burst signal, rewriting of the digital signal holding unit is stopped, and the burst signal amplification is performed based on the digital signal value held in the digital signal holding unit. The output of the device is controlled.
【００１９】（３）信号が間欠的に送られてくる通信シ
ステムのバースト信号増幅装置において、バースト信号
増幅装置の出力信号をサンプリングするサンプリング手
段と、このサンプリング出力をディジタル信号に変換す
るＡ／Ｄ変換手段と、このディジタル信号に基づきバー
スト信号増幅装置の出力を制御する利得制御手段と、デ
ィジタル信号値を保持するディジタル信号保持手段と、
バースト信号の休止期間を検出する休止期間検知手段
と、バースト信号休止期間のときバースト信号増幅装置
を制御する利得制御値を保持する外部データ保持手段を
設け、バースト信号休止期間のとき前記外部データ保持
手段に保持されたディジタル信号値に基づきバースト信
号増幅装置の出力を制御することを特徴とする。(3) In a burst signal amplifying device of a communication system in which a signal is intermittently transmitted, sampling means for sampling an output signal of the burst signal amplifying device and an A / D for converting this sampling output into a digital signal. Conversion means, gain control means for controlling the output of the burst signal amplifying device based on the digital signal, digital signal holding means for holding a digital signal value,
A pause period detecting unit for detecting a pause period of the burst signal; and an external data holding unit for holding a gain control value for controlling the burst signal amplifying device during the burst signal pause period. The output of the burst signal amplifying device is controlled based on the digital signal value held in the means.
【００２０】これにより下記の作用効果を奏することが
できる。As a result, the following functions and effects can be obtained.
【００２１】（１）バースト信号増幅装置の出力値を検
知する出力検知手段と、この出力値を保持し、時定数を
可変制御することが出来る可変時定数回路を具備し、出
力レベルを一定に保つ制御機能付増幅器の制御時定数を
信号の有無に従い変更するので、入力信号がなくなった
ことを、例えば増幅器の出力レベルを検出することによ
り検知したとき制御時定数を大きくすることにより積分
回路の放電の時間を大きくして信号休止期間の長い場合
でも充分に制御利得を確保することが出来るので、休止
期間直後のバースト信号に対してもＡＬＣ等の利得制御
を行うことが可能になり、信号ヒット現象を最小限に抑
制することが出来る。(1) Output detection means for detecting the output value of the burst signal amplifying device, and a variable time constant circuit capable of holding the output value and variably controlling the time constant, to keep the output level constant Since the control time constant of the amplifier with the control function to be maintained is changed according to the presence or absence of a signal, when the absence of an input signal is detected, for example, by detecting the output level of the amplifier, the control time constant is increased to increase the control time constant. Since the control time can be sufficiently ensured even when the signal pause period is long by increasing the discharge time, it is possible to perform gain control such as ALC even for the burst signal immediately after the pause period, Hit phenomena can be minimized.
【００２２】（２）バースト信号休止期間のとき、デー
タ記憶回路により構成される前記ディジタル信号保持手
段に保持されたディジタル信号値に基づきバースト信号
増幅装置の出力を制御するようにしたので、入力信号が
なくなったことを、増幅器の出力レベルを検出すること
により検知したときディジタル信号保持手段の書き換え
を停止し、ディジタル信号保持手段には入力信号がなく
なる前の利得制御データが残っているためこれにより利
得制御を続けることが出来るので、休止期間直後のバー
スト信号に対してもＡＬＣ等の利得制御を行うことが出
来、信号ヒット現象を最小限に抑制することが出来る。(2) Since the output of the burst signal amplifying device is controlled based on the digital signal value held in the digital signal holding means constituted by the data storage circuit during the burst signal pause period, the input signal When the disappearance of the signal is detected by detecting the output level of the amplifier, the rewriting of the digital signal holding means is stopped, and the gain control data before the input signal is lost remains in the digital signal holding means. Since the gain control can be continued, the gain control such as ALC can be performed even on the burst signal immediately after the pause period, and the signal hit phenomenon can be suppressed to a minimum.
【００２３】（３）増幅器出力データの急変を検知する
と、データ記憶回路により構成されるディジタル信号保
持手段の書き換えを停止して、別途準備された値に記憶
回路に書込み増幅器の利得を保持するようにしたので、
バースト信号間でレベルが大きく変動して再来した信号
のレベルが前の値と大きく異なり、前のデータを基準に
して利得制御するとき再来信号に対して適正な増幅制御
が出来ず信号ヒットを起こすような時に対しても、信号
休止を検出したとき事前に定められた値または信号休止
前の数回の受信バースト信号の平均値をプリセットして
利得制御するので、効果的に信号ヒット現象を抑制でき
る。(3) When a sudden change in the amplifier output data is detected, rewriting of the digital signal holding means constituted by the data storage circuit is stopped, and the gain of the write amplifier is held in the storage circuit at a separately prepared value. Because it was
The level of the burst signal greatly fluctuates, and the level of the re-established signal is significantly different from the previous value. When performing gain control based on the previous data, appropriate amplification control cannot be performed on the re-established signal and a signal hit occurs. Even in such a case, when a signal pause is detected, the gain is controlled by presetting a predetermined value or the average value of several received burst signals before the signal pause, effectively suppressing the signal hit phenomenon. it can.
【００２４】[0024]
【発明の実施の形態】（１）本発明の一実施の形態 本発明の一実施の形態を図２及び図３にもとづき説明す
る。図２は本発明の一実施の形態であり、図３は本発明
における時定数可変回路説明図である。図中同一記号は
同一部を示し、１は利得制御部、２は増幅器、３は信号
分岐回路、４は出力レベル検知回路、５は積分回路の如
き時定数制御回路、６は直流増幅器、７はスイッチであ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS (1) One Embodiment of the Present Invention One embodiment of the present invention will be described with reference to FIGS. FIG. 2 shows an embodiment of the present invention, and FIG. 3 is an explanatory diagram of a time constant variable circuit in the present invention. In the figure, the same symbols indicate the same parts, 1 is a gain control unit, 2 is an amplifier, 3 is a signal branch circuit, 4 is an output level detection circuit, 5 is a time constant control circuit such as an integration circuit, 6 is a DC amplifier, 7 Is a switch.
【００２５】利得制御部１は入力信号のレベルを制御し
て信号ヒットが生じないようにするものであって、例え
ば制御レベルが可変のアッテネータで構成されている。The gain control section 1 controls the level of the input signal so as not to cause a signal hit, and is constituted by, for example, an attenuator having a variable control level.
【００２６】増幅器２は利得制御部１を経由した入力信
号を増幅するものである。The amplifier 2 amplifies the input signal that has passed through the gain controller 1.
【００２７】信号分岐回路３は増幅器２の出力を出力端
子ｔ２と出力レベル検知回路４の検波回路４−１とに分
岐出力するものである。The signal branch circuit 3 branches and outputs the output of the amplifier 2 to the output terminal t2 and the detection circuit 4-1 of the output level detection circuit 4.
【００２８】出力レベル検知回路４は前記増幅器２の出
力レベルを検出して、この出力レベルが規定された値以
下の小さな値のとき信号休止と判断してスイッチ７をオ
フ制御するものであり、検波回路４ー１とレベル検知回
路４ー２を具備するものである。The output level detection circuit 4 detects the output level of the amplifier 2 and, when the output level is a small value equal to or less than a prescribed value, judges that the signal is stopped and controls the switch 7 to be turned off. It comprises a detection circuit 4-1 and a level detection circuit 4-2.
【００２９】時定数制御回路５は積分回路で構成され、
コンデンサ５ー１、抵抗５ー２（Ｒ１）、抵抗５ー３
（Ｒ２）を具備し、信号休止のときコンデンサ５ー１の
放電電流時間が拡大出来るように時定数制御されるもの
である。このため、常時短絡されている抵抗５ー３（Ｒ
２）の値は抵抗５ー２（Ｒ１）の値の例えば１０倍の大
きさを有する。The time constant control circuit 5 is composed of an integrating circuit.
Capacitor 5-1, resistor 5-2 (R1), resistor 5-3
(R2) is provided, and the time constant is controlled so that the discharge current time of the capacitor 5-1 can be extended when the signal is stopped. For this reason, the resistor 5-3 (R
The value of 2) has, for example, ten times the value of the resistor 5-2 (R1).
【００３０】直流増幅器６は時定数制御回路５の出力を
増幅してこれを利得制御部１に送出して、入力信号をこ
れに応じて抑制制御するものである。The DC amplifier 6 amplifies the output of the time constant control circuit 5 and sends it to the gain control section 1 to control the input signal accordingly.
【００３１】スイッチ７はレベル検知回路４ー２の出力
により抵抗５ー３（Ｒ２）を開放・短絡制御するもので
あり、この場合は前記信号休止のとき抵抗５ー３（Ｒ
２）を開放制御するものである。The switch 7 controls the opening and shorting of the resistor 5-3 (R2) by the output of the level detection circuit 4-2. In this case, the resistor 5-3 (R2) is used when the signal is stopped.
Opening control is performed in 2).
【００３２】本発明の動作を説明する。通常はスイッチ
７はオンであり、したがって時定数制御回路５の抵抗５
ー３（Ｒ２）は短絡されている。The operation of the present invention will be described. Normally, the switch 7 is turned on.
-3 (R2) is short-circuited.
【００３３】始めに図２に示す入力端子ｔ１に図４
（Ａ）に示すようなバースト信号Ｂ１が入力されるとこ
れが利得制御部１、増幅器２、信号分岐回路３を経由し
て出力される。このときバースト信号Ｂ１の始めの部分
は利得制御部１におけるＡＬＣが機能しないため、図４
（Ｂ）に示すように、出力信号Ｏ１の最初の部分には信
号ヒットが存在する。しかしその出力信号が信号分岐回
路３から出力レベル検知回路４の検波回路４−１を経由
して時定数制御回路５のコンデンサ５ー１に充電されて
レベル制御信号となり、これが直流増幅器６を経由して
利得制御部１に印加され、これによりＡＬＣ機能が動作
して続くバースト信号Ｂ１の出力信号Ｏ１の部分には信
号ヒットが存在しないものとなる。First, the input terminal t1 shown in FIG.
When a burst signal B1 as shown in FIG. 1A is input, it is output via a gain control unit 1, an amplifier 2, and a signal branch circuit 3. At this time, since the ALC in the gain control unit 1 does not function at the beginning of the burst signal B1, FIG.
As shown in (B), there is a signal hit in the first part of the output signal O1. However, the output signal is charged from the signal branching circuit 3 to the capacitor 5-1 of the time constant control circuit 5 via the detection circuit 4-1 of the output level detection circuit 4 to become a level control signal. Then, the signal is applied to the gain control unit 1, whereby the ALC function is operated and the signal hit does not exist in the portion of the output signal O 1 of the burst signal B 1 that follows.
【００３４】バースト信号Ｂ１が終わり信号休止期間Ｔ
２になると検波回路４ー１の入力は略ゼロになる。これ
をレベル検知回路４ー２が検出して信号休止期間Ｔ２に
なったことを認識し、スイッチ７をオフに制御する。こ
れにより抵抗５ー３（Ｒ２）が開放されて時定数制御回
路５の時定数に抵抗５ー３（Ｒ２）が追加され、コンデ
ンサ５ー１の放電時定数を大きく拡大して直流増幅器６
の出力をこの信号休止期間Ｔ２の間保持して利得制御部
１の制御利得を略信号休止期間Ｔ２前の値に保つことが
出来る。The end of the burst signal B1 and the signal pause period T
At 2, the input of the detection circuit 4-1 becomes substantially zero. This is detected by the level detection circuit 4-2 to recognize that the signal suspension period T2 has come, and the switch 7 is turned off. As a result, the resistor 5-3 (R2) is opened, the resistor 5-3 (R2) is added to the time constant of the time constant control circuit 5, and the discharge time constant of the capacitor 5-1 is greatly enlarged to increase the DC amplifier 6
Is maintained during the signal suspension period T2, and the control gain of the gain control unit 1 can be maintained substantially at the value before the signal suspension period T2.
【００３５】この様にして信号休止期間でもバースト信
号が終了する直前の制御利得を保ち、再来したバースト
信号Ｂ２に対しても出力信号Ｏ２に示す如く、信号ヒッ
トを抑制することが出来る。In this manner, the control gain just before the end of the burst signal is maintained even in the signal pause period, and the signal hit can be suppressed even for the re-appeared burst signal B2 as shown in the output signal O2.
【００３６】なお前記説明では、時定数の変更を、図５
（Ａ）に示す如く、積分回路の抵抗を、例えばスイッチ
ＳＷにてＲ１をＲ１＋Ｒ２に変化させて実現する方法に
ついて記載したが、本発明は勿論これのみに限定される
ものではなく、例えば図５（Ｂ）に示す如く、コンデン
サＣ１、Ｃ２の一方をスイッチＳＷにより切替接続する
ように構成してもよい。なおこのとき切替えられるコン
デンサＣ２は他のコンデンサＣ１と同じ電圧Ｖｂで充電
しておく。 （２）本発明の第２の実施の形態 本発明の第２の実施の形態を図６〜図８により説明す
る。図６はディジタル式バースト信号増幅装置の説明
図、図７は本発明の原理図、図８は本発明の第２の実施
の形態を示す。In the above description, the change of the time constant is described in FIG.
As shown in (A), the method of realizing the resistance of the integration circuit by changing R1 to R1 + R2 by using, for example, a switch SW has been described. However, the present invention is not limited to this, and is not limited thereto. As shown in (B), one of the capacitors C1 and C2 may be switched and connected by a switch SW. At this time, the switched capacitor C2 is charged with the same voltage Vb as the other capacitors C1. (2) Second Embodiment of the Present Invention A second embodiment of the present invention will be described with reference to FIGS. FIG. 6 is an explanatory diagram of a digital burst signal amplifying device, FIG. 7 is a principle diagram of the present invention, and FIG. 8 shows a second embodiment of the present invention.
【００３７】１１は制御レベルが可変のアッテネータの
如き利得制御部であって前記利得制御部１に相当するも
の、１２は増幅器であって前記増幅器２に相当するも
の、１３は信号分岐回路であって前記信号分岐回路３に
相当するもの、１４は検波回路であって前記検波回路４
ー１に相当するもの、１５はサンプリング回路、１６は
Ａ／Ｄ変換器、１７は記憶回路、１８は休止検知回路、
１９はデータ比較回路、２０は利得設定回路である。Reference numeral 11 denotes a gain control unit such as an attenuator having a variable control level, which corresponds to the gain control unit 1, 12 denotes an amplifier, which corresponds to the amplifier 2, and 13 denotes a signal branch circuit. 14 is a detection circuit, which corresponds to the signal branching circuit 3,
15 is a sampling circuit, 16 is an A / D converter, 17 is a storage circuit, 18 is a pause detection circuit,
19 is a data comparison circuit, and 20 is a gain setting circuit.
【００３８】ディジタル式バースト信号増幅装置では、
図６に示す如く、信号分岐回路１３の分岐出力が検波回
路１４を経由してサンプリング回路１５によりサンプリ
ングされ、このアナログのサンプリング値がＡ／Ｄ変換
器１６によりディジタル変換されこのディジタル値が記
憶回路１７に記憶される。そしてこの記憶されたディジ
タル値により入力信号が利得制御部１１でＡＬＣ制御さ
れる。バースト信号休止期間では記憶回路１７に記憶さ
れるデータの値が略ゼロであるので、前記図１４と同様
に、バースト信号休止期間ではＡＬＣ制御が行われず、
バースト信号休止期間直後のバースト信号に対しては信
号ヒットが存在することになる。In a digital burst signal amplifier,
As shown in FIG. 6, the branch output of the signal branch circuit 13 is sampled by a sampling circuit 15 via a detection circuit 14, the analog sampling value is converted to a digital value by an A / D converter 16, and the digital value is stored in a storage circuit. 17 is stored. The gain control unit 11 ALC-controls the input signal based on the stored digital value. Since the value of the data stored in the storage circuit 17 is substantially zero during the burst signal pause period, the ALC control is not performed during the burst signal pause period, as in FIG.
A signal hit exists for the burst signal immediately after the burst signal pause period.
【００３９】これを避けるための、本発明の第２の実施
の形態を、図７の原理図により簡単に説明する。このた
め本発明では、休止検知回路１８を設ける。休止検知回
路１８は、バースト信号の存在している期間Ｔ１ではＡ
／Ｄ変換器１６の出力を記憶回路１７に記憶すると共に
このＡ／Ｄ変換器１６の出力をスルーで出力してこれに
より利得制御部１１にてＡＬＣ制御をおこない、入力信
号が一定の値で出力するように出力制御する。To avoid this, a second embodiment of the present invention will be briefly described with reference to the principle diagram of FIG. Therefore, in the present invention, the pause detection circuit 18 is provided. In the period T1 during which the burst signal is present, the pause detection circuit 18 outputs A
The output of the A / D converter 16 is stored in the storage circuit 17 and the output of the A / D converter 16 is output through the A / D converter 16 so that the gain controller 11 performs ALC control. Output control to output.
【００４０】しかし休止検知回路１８はＡ／Ｄ変換器１
６の出力が略ゼロになりこれによってバースト信号休止
期間であることを検知すると、記憶回路１７における記
憶動作を停止するとともに、利得制御部１１に対して前
記記憶動作停止直前のデータを記憶回路１７から出力さ
せる。これにより利得制御部１１はバースト信号休止期
間ではこの記憶回路１７から出力されたデータによりＡ
ＬＣ制御を行うので、バースト信号休止期間直後のバー
スト信号に対して信号ヒットを抑制することが出来る。However, the pause detection circuit 18 is provided by the A / D converter 1
When the output of the storage circuit 6 becomes substantially zero and it is detected that the burst signal is in a pause period, the storage operation in the storage circuit 17 is stopped, and the data immediately before the storage operation is stopped is stored in the gain control section 11. Output from Accordingly, the gain control unit 11 uses the data output from the storage circuit 17 during the burst signal pause period to
Since the LC control is performed, it is possible to suppress a signal hit for the burst signal immediately after the burst signal pause period.
【００４１】本発明の第２の実施の形態を、図８により
説明する。前記バースト信号休止期間検知はデータ比較
回路１９により行う。このデータ比較回路１９には、図
示省略した、バースト信号休止期間検知用基準値が印加
されており、Ａ／Ｄ変換器１６の出力がこれを越えたと
き、バースト信号期間Ｔ１と認識する。データ比較回路
１９は、バースト信号の存在している期間Ｔ１ではＡ／
Ｄ変換器１６の出力を記憶回路１７に記憶すると共にこ
のＡ／Ｄ変換器１６の出力をスルーで出力する。この出
力は利得設定回路２０に印加され、これにより利得制御
部１１はＡＬＣ制御を行う。A second embodiment of the present invention will be described with reference to FIG. The detection of the burst signal pause period is performed by the data comparison circuit 19. A reference value for detecting a burst signal pause period, not shown, is applied to the data comparison circuit 19, and when the output of the A / D converter 16 exceeds this, it is recognized as a burst signal period T1. During the period T1 when the burst signal exists, the data comparison circuit 19 outputs A / A
The output of the D / D converter 16 is stored in the storage circuit 17, and the output of the A / D converter 16 is output through. This output is applied to the gain setting circuit 20, whereby the gain control unit 11 performs ALC control.
【００４２】またデータ比較回路１９は、Ａ／Ｄ変換器
１６の出力が略ゼロになってバースト信号休止期間であ
ることを認識すると、記憶回路１７における記憶動作を
停止するとともに、利得制御部１１に対して前記記憶動
作停止直前のデータを記憶回路１７から出力させる。こ
の出力は利得設定回路２０に印加され、これにより利得
制御部１１はバースト信号休止期間ではこの記憶回路１
７から出力されたデータによりＡＬＣ制御を行うので、
バースト信号休止期間直後のバースト信号に対して信号
ヒットを抑制することが出来る。When the data comparison circuit 19 recognizes that the output of the A / D converter 16 has become substantially zero and the burst signal is in a pause period, the data comparison circuit 19 stops the storage operation in the storage circuit 17 and at the same time, controls the gain control unit 11. , The data immediately before the stop of the storage operation is output from the storage circuit 17. This output is applied to the gain setting circuit 20 so that the gain control unit 11 controls the storage circuit 1 during the pause period of the burst signal.
Since ALC control is performed by the data output from 7,
It is possible to suppress a signal hit for a burst signal immediately after the burst signal pause period.
【００４３】このようにしてディジタル制御の場合でも
バースト信号休止期間直後のバースト信号に対して信号
ヒットを抑制することが出来る。 （３）本発明の第３の実施の形態 本発明の第３の実施の形態を図９及び図１０により説明
する。図９はその原理図、図１０は本発明の第３の実施
の形態を示す。As described above, even in the case of digital control, a signal hit can be suppressed for a burst signal immediately after a burst signal pause period. (3) Third Embodiment of the Present Invention A third embodiment of the present invention will be described with reference to FIGS. FIG. 9 shows the principle, and FIG. 10 shows a third embodiment of the present invention.
【００４４】図において他と同記号は同一部を示し、２
１は外部データ保持回路、２２はデータ比較回路、２３
はデータ切換回路である。In the figure, the same symbols as the others indicate the same parts,
1 is an external data holding circuit, 22 is a data comparing circuit, 23
Is a data switching circuit.
【００４５】外部データ保持回路２１は、バースト信号
休止期間の間利得制御部１１を制御するデータが記入さ
れているものである。このデータは、バースト信号休止
を検知したとき事前に定められた値またはバースト信号
休止前の数回の受信バースト信号の平均値等が利用され
るがこれらに限定されるものではない。In the external data holding circuit 21, data for controlling the gain control section 11 during the burst signal pause period is written. As this data, a value determined in advance when a burst signal pause is detected or an average value of several received burst signals before the burst signal pause is used, but is not limited thereto.
【００４６】休止検知回路１８は、バースト信号の存在
している期間Ｔ１ではＡ／Ｄ変換器１６の出力を記憶回
路１７に記憶すると共にこのＡ／Ｄ変換器１６の出力を
スルーで出力してこれにより利得制御部１１にてＡＬＣ
制御を行い、入力信号を一定の値で出力制御する。The pause detecting circuit 18 stores the output of the A / D converter 16 in the storage circuit 17 and outputs the output of the A / D converter 16 through during the period T1 when the burst signal exists. As a result, the gain controller 11
Control is performed, and the output of the input signal is controlled at a constant value.
【００４７】しかし休止検知回路１８はＡ／Ｄ変換器１
６の出力が略ゼロになってバースト信号休止期間である
ことを検知すると、このＡ／Ｄ変換器１６の出力を停止
し、外部データ保持回路２１に保持したデータを記憶回
路１７に記入しこれを出力してこれにより利得制御部１
１にてＡＬＣ制御を行い、入力信号を一定の値で出力制
御する。これによりバースト信号休止期間直後のバース
ト信号に対して信号ヒットを抑制することが出来る。However, the pause detection circuit 18 is provided with the A / D converter 1
When the output of the A / D converter 16 is substantially zero and it is detected that the burst signal is in the idle period, the output of the A / D converter 16 is stopped, and the data held in the external data holding circuit 21 is written in the storage circuit 17. And thereby the gain control unit 1
In step 1, ALC control is performed, and the output of the input signal is controlled at a constant value. This makes it possible to suppress a signal hit for the burst signal immediately after the burst signal pause period.
【００４８】本発明の第３の実施の形態を図１０により
説明する。前記バースト信号休止期間検知はデータ比較
回路２２により行う。このデータ比較回路２２には、図
示省略した、バースト信号休止期間検知用基準値が印加
されており、Ａ／Ｄ変換器１６の出力がこれを越えたと
き、バースト信号期間Ｔ１と認識する。データ比較回路
２２は、バースト信号の存在している期間Ｔ１ではＡ／
Ｄ変換器１６の出力を記憶回路１７に記憶すると共にこ
の記憶回路１７からの出力をデータ切替回路２３が出力
するようにデータ切替回路２３を制御する。このデータ
切替回路２３の出力は利得設定回路２０に印加され、こ
れにより利得制御部１１はＡＬＣ制御を行う。A third embodiment of the present invention will be described with reference to FIG. The detection of the burst signal pause period is performed by the data comparison circuit 22. A reference value for detecting a burst signal pause period, not shown, is applied to the data comparison circuit 22. When the output of the A / D converter 16 exceeds this, the burst signal period T1 is recognized. During the period T1 when the burst signal exists, the data comparison circuit 22 outputs A / A
The output of the D converter 16 is stored in the storage circuit 17 and the data switching circuit 23 is controlled such that the output from the storage circuit 17 is output by the data switching circuit 23. The output of the data switching circuit 23 is applied to a gain setting circuit 20, whereby the gain control unit 11 performs ALC control.
【００４９】またデータ比較回路２２は、Ａ／Ｄ変換器
１６の出力が略ゼロになってバースト信号休止期間であ
ることを認識すると、前記外部データ保持回路２１に保
持したデータを出力するようにデータ切替回路２３を制
御するので、今度はこの外部データ保持回路２１に保持
したデータが利得設定回路２０に印加され、これにより
利得制御部１１はＡＬＣ制御を行う。このようにしてバ
ースト信号休止期間直後のバースト信号に対して信号ヒ
ットを抑制することが出来る。When the data comparison circuit 22 recognizes that the output of the A / D converter 16 has become substantially zero and the burst signal is in the idle period, the data comparison circuit 22 outputs the data held in the external data holding circuit 21. Since the data switching circuit 23 is controlled, the data held in the external data holding circuit 21 is applied to the gain setting circuit 20 and the gain control unit 11 performs ALC control. In this manner, a signal hit can be suppressed for the burst signal immediately after the burst signal pause period.
【００５０】前記説明では外部データ保持回路２１に保
持されたデータは、バースト信号休止を検知したとき事
前に定められた値またはバースト信号休止前の数回の受
信バースト信号の平均値が使用できるのみならず、他の
データ例えばバースト信号休止前の数回の受信バースト
信号のパターンに基づき定められたデータを記入するよ
うにしてもよい。In the above description, the data held in the external data holding circuit 21 can use only a predetermined value when the burst signal pause is detected or the average value of several received burst signals before the burst signal pause. Instead, other data, for example, data determined based on the pattern of the received burst signal several times before the pause of the burst signal may be written.
【００５１】[0051]
【発明の効果】 本発明における前記各実施の形態によ
り下記の作用効果を奏することができる。According to the embodiments of the present invention, the following functions and effects can be obtained.
【００５２】（１）バースト信号増幅装置の出力値を検
知する出力検知手段と、この出力値を保持し、時定数を
可変制御することが出来る可変時定数回路を具備し、出
力レベルを一定に保つ制御機能付増幅器の制御時定数を
信号の有無に従い変更するので、入力信号がなくなった
ことを、例えば増幅器の出力レベルを検出することによ
り検知したとき制御時定数を大きくすることにより積分
回路の放電の時間を大きくして信号休止期間の長い場合
でも充分に制御利得を確保することが出来るので、休止
期間直後のバースト信号に対してもＡＬＣ等の利得制御
を行うことが可能になり、信号ヒット現象を最小限に抑
制することが出来る。(1) An output detecting means for detecting the output value of the burst signal amplifying device, and a variable time constant circuit capable of holding the output value and variably controlling the time constant are provided to keep the output level constant. Since the control time constant of the amplifier with the control function to be maintained is changed according to the presence or absence of a signal, when the absence of an input signal is detected, for example, by detecting the output level of the amplifier, the control time constant is increased to increase the control time constant. Since the control time can be sufficiently ensured even when the signal pause period is long by increasing the discharge time, it is possible to perform gain control such as ALC even for the burst signal immediately after the pause period, Hit phenomena can be minimized.
【００５３】（２）バースト信号休止期間のとき、デー
タ記憶回路により構成される前記ディジタル信号保持手
段に保持されたディジタル信号値に基づきバースト信号
増幅装置の出力を制御するようにしたので、入力信号が
なくなったことを、増幅器の出力レベルを検出すること
により検知したときディジタル信号保持手段の書き換え
を停止し、ディジタル信号保持手段には入力信号がなく
なる前の利得制御データが残っているためこれにより利
得制御を続けることが出来るので、休止期間直後のバー
スト信号に対してもＡＬＣ等の利得制御を行うことが出
来、信号ヒット現象を最小限に抑制することが出来る。(2) Since the output of the burst signal amplifier is controlled based on the digital signal value held in the digital signal holding means constituted by the data storage circuit during the burst signal pause period, the input signal When the disappearance of the signal is detected by detecting the output level of the amplifier, the rewriting of the digital signal holding means is stopped, and the gain control data before the input signal is lost remains in the digital signal holding means. Since the gain control can be continued, the gain control such as ALC can be performed even on the burst signal immediately after the pause period, and the signal hit phenomenon can be suppressed to a minimum.
【００５４】（３）増幅器出力データの急変を検知する
と、データ記憶回路により構成されるディジタル信号保
持手段の書き換えを停止して、別途準備された値に記憶
回路に書込み増幅器の利得を保持するようにしたので、
バースト信号間でレベルが大きく変動して再来した信号
のレベルが前の値と大きく異なり、前のデータを基準に
して利得制御するとき再来信号に対して適正な増幅制御
が出来ず信号ヒットを起こすような時に対しても、信号
休止を検出したとき事前に定められた値または信号休止
前の数回の受信バースト信号の平均値をプリセットして
利得制御するので、効果的に信号ヒット現象を抑制でき
る。(3) When a sudden change in the amplifier output data is detected, rewriting of the digital signal holding means constituted by the data storage circuit is stopped, and the gain of the write amplifier is held in the storage circuit at a separately prepared value. Because it was
The level of the burst signal greatly fluctuates, and the level of the re-established signal is significantly different from the previous value. When performing gain control based on the previous data, appropriate amplification control cannot be performed on the re-established signal and a signal hit occurs. Even in such a case, when a signal pause is detected, the gain is controlled by presetting a predetermined value or the average value of several received burst signals before the signal pause, effectively suppressing the signal hit phenomenon. it can.
【図１】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.
【図２】本発明の一実施の形態である。FIG. 2 is an embodiment of the present invention.
【図３】本発明における時定数可変回路説明図である。FIG. 3 is an explanatory diagram of a time constant variable circuit according to the present invention.
【図４】本発明におけるバースト信号受信状態説明図で
ある。FIG. 4 is an explanatory diagram of a burst signal reception state in the present invention.
【図５】時定数制御状態説明図である。FIG. 5 is an explanatory diagram of a time constant control state.
【図６】ディジタル式バースト信号増幅装置の説明図で
ある。FIG. 6 is an explanatory diagram of a digital burst signal amplifying device.
【図７】本発明の原理図である。FIG. 7 is a principle diagram of the present invention.
【図８】本発明の第２の実施の形態である。FIG. 8 is a second embodiment of the present invention.
【図９】本発明の原理図である。FIG. 9 is a principle diagram of the present invention.
【図１０】本発明の第３の実施の形態である。FIG. 10 is a third embodiment of the present invention.
【図１１】増幅器の特性説明図である。FIG. 11 is a diagram illustrating characteristics of an amplifier.
【図１２】バースト信号説明図である。FIG. 12 is an explanatory diagram of a burst signal.
【図１３】バースト信号受信状態説明図である。FIG. 13 is an explanatory diagram of a reception state of a burst signal.
【図１４】樹来例である。FIG. 14 is an example of a tree.
１ 利得制御部 ２ 増幅器 ３ 信号分岐回路 ４ 出力レベル検知回路 ５ 時定数制御回路 ６ 直流増幅器 ７ スイッチ DESCRIPTION OF SYMBOLS 1 Gain control part 2 Amplifier 3 Signal branch circuit 4 Output level detection circuit 5 Time constant control circuit 6 DC amplifier 7 Switch
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 孝之 東京都品川区南大井６丁目20番14号 富士 通システムコンストラクション株式会社内 (72)発明者 森田 俊之 東京都品川区南大井６丁目20番14号 富士 通システムコンストラクション株式会社内 Ｆターム(参考） 5K061 AA11 BB12 CC52 CD04 JJ07 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takayuki Sato 6-20-14 Minamioi, Shinagawa-ku, Tokyo Inside Fujitsu System Construction Limited (72) Inventor Toshiyuki Morita 6-20 Minamioi, Shinagawa-ku, Tokyo No. 14 F-term in Fujitsu System Construction Limited (reference) 5K061 AA11 BB12 CC52 CD04 JJ07
Claims (3)
のバースト信号増幅装置に於いて、 バースト信号増幅装置の出力値を検知する出力検知手段
と、 この出力値を保持し、時定数を可変制御することが出来
る可変時定数回路を具備し、 バースト信号休止期間において、前記可変時定数回路の
時定数が大きくなるように制御して出力レベルを一定に
保つようにしたことを特徴とするバースト信号増幅装
置。An output detecting means for detecting an output value of a burst signal amplifying device in a burst signal amplifying device of a communication system in which a signal is intermittently transmitted, holding the output value, and setting a time constant. A variable time constant circuit which can be variably controlled, and wherein the output level is kept constant by controlling the time constant of the variable time constant circuit to be large during a burst signal pause period. Burst signal amplifier.
のバースト信号増幅装置において、 バースト信号増幅装置の出力信号をサンプリングするサ
ンプリング手段と、 このサンプリング出力をディジタル信号に変換するＡ／
Ｄ変換手段と、 このディジタル信号に基づきバースト信号増幅装置の出
力を制御する利得制御手段と、 ディジタル信号値を保持するディジタル信号保持手段
と、 バースト信号の休止期間を検出する休止期間検知手段を
設け、 バースト信号休止期間のとき、ディジタル信号保持手段
の書き換えを停止して、前記ディジタル信号保持手段に
保持されたディジタル信号値に基づきバースト信号増幅
装置の出力を制御することを特徴とするバースト信号増
幅装置。2. A burst signal amplifying device for a communication system in which a signal is intermittently transmitted, a sampling means for sampling an output signal of the burst signal amplifying device, and an A / A for converting the sampling output into a digital signal.
D conversion means, gain control means for controlling the output of the burst signal amplifying device based on the digital signal, digital signal holding means for holding the digital signal value, and pause period detection means for detecting the pause period of the burst signal. A burst signal amplifying device which stops the rewriting of the digital signal holding means during a burst signal suspension period and controls the output of the burst signal amplifying device based on the digital signal value held by the digital signal holding means. apparatus.
のバースト信号増幅装置において、 バースト信号増幅装置の出力信号をサンプリングするサ
ンプリング手段と、 このサンプリング出力をディジタル信号に変換するＡ／
Ｄ変換手段と、 このディジタル信号に基づきバースト信号増幅装置の出
力を制御する利得制御手段と、 ディジタル信号値を保持するディジタル信号保持手段
と、 バースト信号の休止期間を検出する休止期間検知手段
と、 バースト信号休止期間のときバースト信号増幅装置を制
御する利得制御値を保持する外部データ保持手段を設
け、 バースト信号休止期間のとき前記外部データ保持手段に
保持されたディジタル信号値に基づきバースト信号増幅
装置の出力を制御することを特徴とするバースト信号増
幅装置。3. A burst signal amplifying device for a communication system in which a signal is intermittently transmitted, a sampling means for sampling an output signal of the burst signal amplifying device, and an A / A for converting the sampling output into a digital signal.
D conversion means, gain control means for controlling the output of the burst signal amplifying device based on the digital signal, digital signal holding means for holding the digital signal value, pause period detecting means for detecting the pause period of the burst signal, External data holding means for holding a gain control value for controlling the burst signal amplifying device during the burst signal pause period; and a burst signal amplifying device based on the digital signal value held by the external data holding device during the burst signal pause period. A burst signal amplifying device for controlling an output of a burst signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002280A JP2001196957A (en) | 2000-01-11 | 2000-01-11 | Burst signal amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002280A JP2001196957A (en) | 2000-01-11 | 2000-01-11 | Burst signal amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001196957A true JP2001196957A (en) | 2001-07-19 |
Family
ID=18531413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002280A Withdrawn JP2001196957A (en) | 2000-01-11 | 2000-01-11 | Burst signal amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001196957A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007532017A (en) * | 2003-07-14 | 2007-11-08 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Method and apparatus for automatic gain control of radio receiver |
| WO2012101722A1 (en) * | 2011-01-27 | 2012-08-02 | 三洋電機株式会社 | Reception device |
| JP5861127B2 (en) * | 2011-03-29 | 2016-02-16 | パナソニックＩｐマネジメント株式会社 | Conversion device and receiving device |
-
2000
- 2000-01-11 JP JP2000002280A patent/JP2001196957A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007532017A (en) * | 2003-07-14 | 2007-11-08 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Method and apparatus for automatic gain control of radio receiver |
| WO2012101722A1 (en) * | 2011-01-27 | 2012-08-02 | 三洋電機株式会社 | Reception device |
| US9112577B2 (en) | 2011-01-27 | 2015-08-18 | Panasonic Intellectual Property Management Co., Ltd. | Receiving apparatus that receives packet signal |
| JP5935044B2 (en) * | 2011-01-27 | 2016-06-15 | パナソニックＩｐマネジメント株式会社 | Receiver |
| US9553556B2 (en) | 2011-01-27 | 2017-01-24 | Panasonic Intellectual Property Management Co., Ltd. | Receiving apparatus that receives packet signal |
| JP5861127B2 (en) * | 2011-03-29 | 2016-02-16 | パナソニックＩｐマネジメント株式会社 | Conversion device and receiving device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9955254B2 (en) | Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system | |
| JP2937673B2 (en) | Communication device | |
| US9161123B2 (en) | Control of a microphone | |
| CN111052598B (en) | Reducing audio artifacts in amplifiers with configurable final output stage | |
| JPH08222961A (en) | Rf power amplifier with intensified efficiency in low electric power | |
| US7804967B2 (en) | Circuit for preventing output of pop noise | |
| US5834978A (en) | Apparatus for protecting power amp module | |
| JP2001196957A (en) | Burst signal amplifier | |
| CN104967964A (en) | Terminal microphone fault processing apparatus, method and terminal | |
| KR100786454B1 (en) | Energy saving method for the wireless reception of data modulated to a carrier signal | |
| US5352988A (en) | Automatic gain controller | |
| JP2750796B2 (en) | Power amplifier IC for audio | |
| KR100222901B1 (en) | Monitor voice signal input sensitivity automatic control circuit | |
| JPS63227242A (en) | Gain control circuit of listening amplifier through loudspeaker for suppressing larsen effect | |
| US10020778B1 (en) | Reducing audio artifacts in an amplifier with configurable final output stage | |
| CN211352368U (en) | Sound equipment and power amplification system and mute circuit thereof | |
| CN220123058U (en) | Audio circuit applied to water leakage detection equipment | |
| JP3667888B2 (en) | Transmission power control device | |
| JP3785682B2 (en) | Sound amplifier silencer | |
| KR101252162B1 (en) | Mobile communication terminal and operating method thereof | |
| JPS61261950A (en) | Telephone set circuit | |
| KR20010077763A (en) | circuit for automatic switch of audio and microphone signal | |
| KR20050122712A (en) | Power amplifier module | |
| JPH04137864A (en) | Picture input/output device | |
| JPS5970009A (en) | Circuit for generating voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |