JP2001196562A - Method of manufacturing cylindrical capacitor element - Google Patents
Method of manufacturing cylindrical capacitor elementInfo
- Publication number
- JP2001196562A JP2001196562A JP2000008039A JP2000008039A JP2001196562A JP 2001196562 A JP2001196562 A JP 2001196562A JP 2000008039 A JP2000008039 A JP 2000008039A JP 2000008039 A JP2000008039 A JP 2000008039A JP 2001196562 A JP2001196562 A JP 2001196562A
- Authority
- JP
- Japan
- Prior art keywords
- hsg
- lower electrode
- forming
- cylinder
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、減圧気相成長装置
（ＬＰ−ＣＶＤ装置）を用いたシリンダー型容量素子の
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a cylindrical capacitive element using a low-pressure vapor deposition apparatus (LP-CVD apparatus).
【０００２】[0002]
【従来の技術】従来技術において、ＤＲＡＭ（Dynamic
Random AccessMemory）は、一個のＭＯＳトランジスタ
と一個のキャパシタ構造を有するものが代表的である。
キャパシタ構造としては、ＨＳＧ（Hemi-Spherical Gra
ined Si）とシリンダー型の下部電極構造を有するもの
が主流であり、また、近年ではメモリ部とロジック部を
１つのチップに搭載する技術が開発されている。しか
し、この混載技術においては、高速化に対応させるため
に低温化プロセスが必要であり、空乏化が懸念される。
また、メモリ部の占有面積がかなり小さいので、シリン
ダー電極を形成してからＨＳＧ形成を行うと、ＨＳＧの
形成不良が発生する。そのため、図３（ａ）〜（ｃ）に
示すように、下部電極となるアモルファスシリコン膜１
１を成膜してからＨＳＧ１３形成を行い、シリンダー電
極を形成する方法が採られている。2. Description of the Related Art In the prior art, DRAM (Dynamic
A Random Access Memory typically has one MOS transistor and one capacitor structure.
As the capacitor structure, HSG (Hemi-Spherical Gra
The mainstream is a device having an ined Si) and a cylinder-type lower electrode structure. In recent years, a technology for mounting a memory unit and a logic unit on one chip has been developed. However, in this mixed technology, a low-temperature process is required in order to cope with a high speed, and depletion is a concern.
Further, since the occupied area of the memory portion is considerably small, if HSG formation is performed after the cylinder electrode is formed, a defective formation of HSG occurs. Therefore, as shown in FIGS. 3A to 3C, the amorphous silicon film 1 serving as a lower electrode is formed.
1 is formed, HSG 13 is formed, and a cylinder electrode is formed.
【０００３】しかしながら、上記方法では、アモルファ
スシリコン膜１１成膜と、ＨＳＧ１３形成を行う処理装
置が異なるため、工程数が多くなるという問題がある。
これに対し、工程数を削減するために、ＬＰ−ＣＶＤ装
置を用いてＨＳＧ形成を含んだ下部電極を形成する試み
がなされている。However, in the above method, the processing apparatus for forming the amorphous silicon film 11 and the processing apparatus for forming the HSG 13 are different.
On the other hand, in order to reduce the number of steps, an attempt has been made to form a lower electrode including HSG formation using an LP-CVD apparatus.
【０００４】また、近年のメモリセルの微細化に伴い、
シリンダー側壁部の膜厚を薄くする必要がある。従来技
術として、ウエハ全面にＨＳＧ形成するＢｌａｎｋｅｔ
−ＨＳＧ技術がある。しかし、微細化により、電極のス
ペースが狭い下部電極形成用開口１４を設けた後、Ｂｌ
ａｎｋｅｔ−ＨＳＧ処理を行うと、シリンダー側壁部の
アモルファスシリコン膜１１の膜厚が薄いために、ＨＳ
Ｇ形成の際にすべて消費されてしまい、スペーサー層で
ある酸化膜が露出してしまう。Further, with the recent miniaturization of memory cells,
It is necessary to reduce the thickness of the cylinder side wall. As a conventional technique, Blanket for forming HSG on the entire surface of a wafer
-There is HSG technology. However, after the lower electrode forming opening 14 having a narrow electrode space is provided due to miniaturization, Bl
When the annet-HSG process is performed, the thickness of the amorphous silicon film 11 on the side wall of the cylinder is small,
All of them are consumed during the formation of G, and the oxide film serving as the spacer layer is exposed.
【０００５】また、同一バッチでまず、所定の膜厚のア
モルファスシリコン膜１１を成膜してから、Ｂｌａｎｋ
ｅｔ−ＨＳＧ処理を行うことも考えられている。しか
し、この場合、アモルファスシリコン膜に存在する結晶
核が成長してしまい、ＨＳＧの粒径を制御することがで
きず、所望のグレインサイズを持つＨＳＧを形成するこ
とができないという問題がある。In the same batch, first, an amorphous silicon film 11 having a predetermined thickness is formed, and then a blank is formed.
It is also considered to perform an et-HSG process. However, in this case, there is a problem that crystal nuclei existing in the amorphous silicon film grow, the grain size of HSG cannot be controlled, and HSG having a desired grain size cannot be formed.
【０００６】[0006]
【発明が解決しようとする課題】本発明は、前述した事
情に鑑みてなされたもので、その主な目的の一つは、シ
リンダー構造を有するＤＲＡＭキャパシタ部において、
下部電極上にブランケットＨＳＧを形成する際、シリン
ダー側壁に接する酸化膜が露出することなく、所望のグ
レインサイズを持つＨＳＧを得ることができるシリンダ
ー型容量素子の製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and one of its main objects is to provide a DRAM capacitor having a cylinder structure.
An object of the present invention is to provide a method of manufacturing a cylinder-type capacitive element capable of obtaining an HSG having a desired grain size without exposing an oxide film in contact with a cylinder side wall when a blanket HSG is formed on a lower electrode.
【０００７】[0007]
【課題を解決するための手段】本発明は、前記目的を達
成するため、ＬＰ−ＣＶＤ装置を用いたシリンダー型容
量素子の製造方法であって、シリンダー側壁となるアモ
ルファスシリコン膜を形成する第一の段階と、前記アモ
ルファスシリコン膜の表面に酸化層を形成する第二の段
階と、前記酸化層の表面にＨＳＧを形成する第三の段階
とを具備し、かつ、前記第一〜第三の段階を同一バッチ
で行うことを特徴とするシリンダー型容量素子の製造方
法を提供する。According to the present invention, there is provided a method of manufacturing a cylinder type capacitive element using an LP-CVD apparatus, the method comprising: forming an amorphous silicon film serving as a side wall of a cylinder; And a second step of forming an oxide layer on the surface of the amorphous silicon film, and a third step of forming an HSG on the surface of the oxide layer, and the first to third Provided is a method for manufacturing a cylinder-type capacitive element, wherein the steps are performed in the same batch.
【０００８】また、本発明は、前記目的を達成するた
め、ＬＰ−ＣＶＤ装置を用いたシリンダー型容量素子の
製造方法であって、シリンダー側壁となるアモルファス
シリコン膜を形成する第一の段階と、前記アモルファス
シリコン膜の表面に酸化層を形成する第二の段階と、前
記酸化層の表面にＨＳＧを形成する第三の段階と、前記
アモルファスシリコン膜及びＨＳＧ中に不純物を拡散す
る第四の段階とを具備し、かつ、前記第一〜第四の段階
を同一バッチで行うことを特徴とするシリンダー型容量
素子の製造方法を提供する。In order to achieve the above object, the present invention provides a method for manufacturing a cylinder-type capacitive element using an LP-CVD apparatus, comprising: a first step of forming an amorphous silicon film serving as a cylinder side wall; A second step of forming an oxide layer on the surface of the amorphous silicon film, a third step of forming HSG on the surface of the oxide layer, and a fourth step of diffusing impurities in the amorphous silicon film and HSG , And wherein the first to fourth steps are performed in the same batch.
【０００９】図１に、本発明によるシリンダー型下部電
極の基板断面図を示すように、シリンダー電極部は、第
一のアモルファスシリコン膜１１、酸化層１２、ＨＳＧ
層１３から構成されている。本発明では、ＨＳＧシリン
ダー電極を減圧気相成長装置（ＬＰ−ＣＶＤ装置）によ
り同一バッチで形成し、その際、第一のアモルファスシ
リコン膜上に薄い酸化層を設けることを特徴としてい
る。このＨＳＧ層の下に形成されている酸化層は、第一
のα―Ｓｉ上層にブランケットＨＳＧを形成する際に、
マイグレーション（シリコンがＨＳＧ化のために消費さ
れない）を抑制するという役目を果たす。したがって、
スペースの狭いシリンダー電極内に、シリンダー側壁部
である酸化膜を露出させることなく、所望のグレインサ
イズを有するブランケットＨＳＧを形成できるという効
果が得られる。FIG. 1 is a sectional view of a substrate of a cylinder type lower electrode according to the present invention. As shown in FIG. 1, the cylinder electrode portion includes a first amorphous silicon film 11, an oxide layer 12, and an HSG.
It is composed of a layer 13. The present invention is characterized in that the HSG cylinder electrode is formed in the same batch by a low pressure vapor phase epitaxy apparatus (LP-CVD apparatus), and in that case, a thin oxide layer is provided on the first amorphous silicon film. The oxide layer formed under the HSG layer is used to form a blanket HSG on the first α-Si upper layer.
It serves to suppress migration (silicon is not consumed for HSG). Therefore,
The effect is obtained that a blanket HSG having a desired grain size can be formed in the cylinder electrode having a narrow space without exposing the oxide film serving as the cylinder side wall.
【００１０】[0010]
【発明の実施の形態】図２を参照して、本発明によるブ
ランケットＨＳＧ構造のシリンダー電極の形成方法につ
いて説明するが、本発明は下記例に限定されるものでは
ない。図２（ａ）から（ｆ）は、本発明の下部電極形成
における各工程の層構造を示す基板断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for forming a cylinder electrode having a blanket HSG structure according to the present invention will be described with reference to FIG. 2, but the present invention is not limited to the following example. 2A to 2F are cross-sectional views of a substrate showing a layer structure in each step in forming a lower electrode according to the present invention.
【００１１】図２（ａ）に示すように、シリコン基板１
に素子分離膜３を形成し、素子分離された領域にゲート
酸化膜を成膜し、続いてゲート電極４、さらにソース／
ドレイン拡散領域２を形成して、ｎ−ＭＯＳＦＥＴを作
成する。次に、基板全面にエッチングストッパーである
シリコン窒化膜８、ＢＰＳＧ膜からなるスペーサー層９
及び第二シリコン酸化膜１０を順次堆積する。続いてフ
ォトリソグイラフィによりパターニングし、シリコン窒
化膜８をストッパーとしてエッチングし、下部電極形成
用開口１４を設ける。なお、図中５は容量コンタクトプ
ラグ、６はＢＰＳＧからなる層間絶縁膜、７は第一シリ
コン酸化膜を示す。As shown in FIG. 2A, a silicon substrate 1
An element isolation film 3 is formed on the substrate, and a gate oxide film is formed on the region where the element is isolated.
The drain diffusion region 2 is formed to form an n-MOSFET. Next, a silicon nitride film 8 serving as an etching stopper and a spacer layer 9 made of a BPSG film are formed on the entire surface of the substrate.
And a second silicon oxide film 10 are sequentially deposited. Subsequently, patterning is performed by photolithography, etching is performed using the silicon nitride film 8 as a stopper, and an opening 14 for forming a lower electrode is provided. In the figure, reference numeral 5 denotes a capacitor contact plug, 6 denotes an interlayer insulating film made of BPSG, and 7 denotes a first silicon oxide film.
【００１２】次に、開口１４の開口壁全面にわたり、下
記の条件により、第一の段階から第四の段階までをＬＰ
−ＣＶＤ装置内で同一バッチで処理する。最初に、ウエ
ハを炉内に搬送させ、処理温度で安定させる。第一の段
階では、膜厚１００〜３００Åの下部電極膜１１を成長
させることにより、図２（ｂ）の構造を得る。この下部
電極膜１１は、一定のリン濃度である単層、異なるリン
濃度を有する複層構造、ノンドープのアモルファスシリ
コン、またはポリシリコン膜でも良い。リン濃度に関し
ては、結晶欠陥を防止するために、０〜２Ｅ２０（ａｔ
ｏｍｓ／ｃｍ3）が好ましい。また、膜厚に関しては、
所望するシリンダーの寸法によるものとする。Next, over the entire surface of the opening wall of the opening 14, the first to fourth steps are performed by LP under the following conditions.
-Processing in the same batch in a CVD apparatus. First, the wafer is transferred into a furnace and stabilized at the processing temperature. In the first stage, the structure shown in FIG. 2B is obtained by growing the lower electrode film 11 having a thickness of 100 to 300 °. The lower electrode film 11 may be a single layer having a constant phosphorus concentration, a multilayer structure having different phosphorus concentrations, non-doped amorphous silicon, or a polysilicon film. Regarding the phosphorus concentration, in order to prevent crystal defects, 0 to 2E20 (at
oms / cm 3 ). As for the film thickness,
It depends on the desired cylinder dimensions.
【００１３】第二の段階では、下部電極膜１１の成長を
終了させ、反応炉内をパージした後に炉内に酸素を導入
し、下部電極膜１１の表面に薄い酸化層１２を形成する
ことにより、図２（ｃ）の構造を得る。酸化層１２の形
成条件としては、５６０〜５８０℃の処理温度、０．０
１〜２Ｔｏｒｒ（約１．３３〜約２６６Ｐａ）の圧力、
０．２〜３ＳＬＭの流量で、３〜１０分間処理を行う。
この酸化層１２は、下部電極膜中に存在する結晶核の成
長を抑制し、かつ、ＨＳＧ形成の際に下部電極膜１１を
消費しないためのバリア膜となる。In the second stage, the growth of the lower electrode film 11 is terminated, oxygen is introduced into the furnace after purging the reactor, and a thin oxide layer 12 is formed on the surface of the lower electrode film 11. 2 (c) is obtained. The conditions for forming the oxide layer 12 include a processing temperature of 560 to 580 ° C., a processing temperature of 0.0
A pressure of 1-2 Torr (about 1.33 to about 266 Pa);
The treatment is performed at a flow rate of 0.2 to 3 SLM for 3 to 10 minutes.
The oxide layer 12 serves as a barrier film for suppressing the growth of crystal nuclei existing in the lower electrode film and not consuming the lower electrode film 11 during HSG formation.
【００１４】第三の段階では、第二の段階で形成した酸
化層１２上に、次の条件によりＨＳＧ層１３を形成する
ことにより、図２（ｄ）の構造を得る。ＨＳＧ層１３の
形成条件としては、５６０〜５８０℃の処理温度、１５
０〜３００ＳＣＣＭの流量で、ＳｉＨ4ガスを１Ｔｏｒ
ｒ（約１３３Ｐａ）以下の処理圧力で５〜１５分間炉内
に導入し、核付けを行う。次に、ポンプで炉内を引きき
り、１０〜３０分間アニールを行い、ＨＳＧ層１３を形
成する。アニール時間と、ＳｉＨ4ガスの照射時間を制
御することにより、所望のグレインサイズを有するＨＳ
Ｇ層１３を形成することができる。In the third step, the HSG layer 13 is formed on the oxide layer 12 formed in the second step under the following conditions to obtain the structure shown in FIG. 2D. The conditions for forming the HSG layer 13 include a processing temperature of 560 to 580 ° C.,
At a flow rate of 0 to 300 SCCM, SiH 4 gas is supplied at 1 Torr.
r (about 133 Pa) or less and introduced into the furnace for 5 to 15 minutes to perform nucleation. Next, the inside of the furnace is pulled with a pump, and annealing is performed for 10 to 30 minutes to form the HSG layer 13. By controlling the annealing time and the irradiation time of the SiH 4 gas, HS having a desired grain size can be obtained.
The G layer 13 can be formed.
【００１５】第四の段階では、ＨＳＧ形成温度でＰＨ3
（フォスフィン）ガスを流し、ＨＳＧ層１３及び下部電
極膜１１中に不純物を拡散する。この処理により、空乏
化が改善されると同時に、ＨＳＧの表面にＰＨ3が吸着
し、マイグレーションを抑制する効果が得られる。ＨＳ
Ｇのマイグレーションを抑制するガスとしては、Ｈ2，
Ｏ2等のガスでもよい。In the fourth stage, PH 3 is formed at the HSG formation temperature.
(Phosphine) gas is flowed to diffuse impurities into the HSG layer 13 and the lower electrode film 11. By this treatment, depletion is improved, and at the same time, the effect of adsorbing PH 3 on the surface of the HSG and suppressing migration is obtained. HS
As a gas for suppressing the migration of G, H 2 ,
A gas such as O 2 may be used.
【００１６】以上の第一から第四段階の終了後、ウエハ
を回収し、シリンダー電極底面を保護するためにＳＯＧ
（Spin on Glass）膜１５等を形成することにより、図
２（ｅ）の構造を得る。その後、ドライエッチング又は
ＣＭＰ等でエッチバックすることにより、図２（ｆ）の
構造を有するシリンダＨＳＧ下部電極を得る。続いて、
容量絶縁膜形成工程以降の処理を行う。After completion of the first to fourth steps, the wafer is collected and SOG is used to protect the bottom surface of the cylinder electrode.
By forming the (Spin on Glass) film 15 and the like, the structure of FIG. 2E is obtained. Thereafter, the cylinder HSG lower electrode having the structure shown in FIG. 2F is obtained by etching back by dry etching or CMP. continue,
Processes after the capacitor insulating film forming process are performed.
【００１７】上記説明では、バッチタイプの減圧ＣＶＤ
装置で説明したが、枚葉式のＣＶＤ装置であってもよ
い。また、第一から第四段階の処理温度は同一であって
もよく、それぞれの段階で温度が異なってもよい。容量
絶縁膜形成工程前に、ＰＨ3による不純物拡散を行った
場合は、表面に高濃度の不純物層が存在し、寿命が劣化
するため、ＨＳＧ表層を除去する処理を行う。In the above description, the batch type low pressure CVD
Although the apparatus has been described, a single wafer type CVD apparatus may be used. Further, the processing temperatures in the first to fourth stages may be the same, and the temperatures may be different in each stage. If impurity diffusion with PH 3 is performed before the step of forming the capacitive insulating film, a process of removing the HSG surface layer is performed because a high-concentration impurity layer exists on the surface and the life is deteriorated.
【００１８】[0018]
【発明の効果】本実施例の第一の効果は、スペースの狭
いシリンダー内に、スペーサー層である酸化膜を露出さ
せることなく、所望のグレインサイズを持つＨＳＧを形
成することができる点にある。これは、アモルファスシ
リコン膜の表面に酸化層を形成することで、ＨＳＧ形成
時にこの酸化層がバリア膜となり、アモルファスシリコ
ン膜を消費しないためである。The first effect of this embodiment is that an HSG having a desired grain size can be formed in a cylinder having a narrow space without exposing an oxide film serving as a spacer layer. . This is because, by forming an oxide layer on the surface of the amorphous silicon film, the oxide layer becomes a barrier film during HSG formation, and the amorphous silicon film is not consumed.
【００１９】本発明の第二の効果は、連続処理における
ＨＳＧの形成不良を改善できる点である。これは、アモ
ルファスシリコン成膜とＨＳＧ形成を連続して処理した
場合、アモルファスシリコン膜中に存在する結晶核の成
長を酸化層で抑制できるからである。The second effect of the present invention is that defective formation of HSG in continuous processing can be improved. This is because, when amorphous silicon film formation and HSG formation are successively performed, the growth of crystal nuclei existing in the amorphous silicon film can be suppressed by the oxide layer.
【００２０】本発明の第三の効果は、工程の短縮化及び
コストダウンができるという点である。これは、従来の
工程では第一の段階、第三の段階、第四の段階を別装置
で処理していたため、ＴＡＴが長く、装置コストも高く
なるが、本発明では、同じ装置で第一から第四の段階ま
での処理が可能であり、工程短縮等が図れるためであ
る。A third effect of the present invention is that the process can be shortened and the cost can be reduced. This is because in the conventional process, the first stage, the third stage, and the fourth stage are processed by different apparatuses, so that the TAT is long and the equipment cost is high. This is because the processes from the first stage to the fourth stage can be performed, and the process can be shortened.
【図１】本発明によるシリンダー型下部電極の基板断面
図である。FIG. 1 is a cross-sectional view of a substrate of a cylinder-type lower electrode according to the present invention.
【図２】（ａ）〜（ｆ）は、本発明の下部電極形成にお
ける各工程の層構造を示す基板断面図である。FIGS. 2A to 2F are cross-sectional views of a substrate showing a layer structure in each step in forming a lower electrode according to the present invention.
【図３】（ａ）〜（ｃ）は、従来技術の下部電極形成に
おける各工程の層構造を示す基板断面図である。FIGS. 3A to 3C are cross-sectional views of a substrate showing a layer structure in each step in forming a lower electrode according to a conventional technique.
１．シリコン基板 ２．拡散層 ３．素子分離膜 ４．ゲート電極 ５．容量コンタクトプラグ ６．ＢＰＳＧからなる層間絶縁膜 ７．第一シリコン酸化膜 ８．シリコン窒化膜 ９．ＢＰＳＧからなるスペーサー層 １０．第二のシリコン酸化膜 １１ 下部電極膜 １２．酸化層 １３．ＨＳＧ層 １４．下部電極形成用開口 １５ ＳＯＧ膜 1. 1. Silicon substrate Diffusion layer 3. 3. Device isolation film Gate electrode 5. 5. Capacitive contact plug 6. Interlayer insulating film made of BPSG 7. First silicon oxide film 8. Silicon nitride film 9. Spacer layer made of BPSG Second silicon oxide film 11 Lower electrode film 12. Oxide layer 13. HSG layer 14. Opening for forming lower electrode 15 SOG film
Claims (8)
容量素子の製造方法であって、シリンダー側壁となる下
部電極膜を形成する第一の段階と、前記下部電極膜の表
面に酸化層を形成する第二の段階と、前記酸化層の表面
にＨＳＧを形成する第三の段階とを具備し、かつ、前記
第一〜第三の段階を同一バッチで行うことを特徴とする
シリンダー型容量素子の製造方法。1. A method for manufacturing a cylinder-type capacitive element using an LP-CVD apparatus, comprising: a first step of forming a lower electrode film serving as a cylinder side wall; and forming an oxide layer on a surface of the lower electrode film. And a third step of forming HSG on the surface of the oxide layer, and wherein the first to third steps are performed in the same batch. Manufacturing method.
容量素子の製造方法であって、シリンダー側壁となる下
部電極膜を形成する第一の段階と、前記下部電極膜の表
面に酸化層を形成する第二の段階と、前記酸化層の表面
にＨＳＧを形成する第三の段階と、前記下部電極膜及び
ＨＳＧ中に不純物を拡散する第四の段階とを具備し、か
つ、前記第一〜第四の段階を同一バッチで行うことを特
徴とするシリンダー型容量素子の製造方法。2. A method for manufacturing a cylinder-type capacitor using an LP-CVD apparatus, comprising: a first step of forming a lower electrode film serving as a cylinder side wall; and forming an oxide layer on a surface of the lower electrode film. A second step of forming an HSG on the surface of the oxide layer, and a fourth step of diffusing impurities into the lower electrode film and the HSG, and A method for manufacturing a cylinder-type capacitive element, wherein the fourth step is performed in the same batch.
あることを特徴とする請求項１又は２に記載のシリンダ
ー型容量素子の製造方法。3. The method according to claim 1, wherein the lower electrode film is an amorphous silicon film.
を特徴とする請求項１又は２に記載のシリンダー型容量
素子。4. The cylinder-type capacitive element according to claim 1, wherein the lower electrode film is a polysilicon film.
下部電極膜表面に酸化層を形成することを特徴とする請
求項１又は２に記載のシリンダー型容量素子の製造方
法。5. By introducing oxygen into the reactor,
3. The method according to claim 1, wherein an oxide layer is formed on the surface of the lower electrode film.
０．０１〜２Ｔｏｒｒ（約１．３３〜２６６Ｐａ）の圧
力、０．２〜３ｓｌｍの流量で、３〜１０分間処理し、
形成することを特徴とする請求項５に記載のシリンダー
型容量素子の製造方法。6. An oxide layer having a processing temperature of 560 to 580 ° C.
Treating at a pressure of 0.01 to 2 Torr (about 1.33 to 266 Pa) at a flow rate of 0.2 to 3 slm for 3 to 10 minutes;
The method for manufacturing a cylinder-type capacitor according to claim 5, wherein the capacitor is formed.
ーションを抑制するガスを流す工程を含むことを特徴と
する、請求項２に記載のシリンダー型容量素子の製造方
法。7. The method according to claim 2, wherein the fourth step includes a step of flowing a gas for suppressing migration of HSG.
ス種としてＰＨ3、Ｏ2、Ｈ2ガスであることを特徴とす
る請求項７に記載のシリンダー型容量素子の製造方法。8. The method according to claim 7, wherein PH 3 , O 2 , and H 2 gases are used as gas species for suppressing migration of HSG.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000008039A JP2001196562A (en) | 2000-01-17 | 2000-01-17 | Method of manufacturing cylindrical capacitor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000008039A JP2001196562A (en) | 2000-01-17 | 2000-01-17 | Method of manufacturing cylindrical capacitor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001196562A true JP2001196562A (en) | 2001-07-19 |
Family
ID=18536376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000008039A Pending JP2001196562A (en) | 2000-01-17 | 2000-01-17 | Method of manufacturing cylindrical capacitor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001196562A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287197A (en) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | Capacitor having nanotube and method of manufacturing the same |
| US7298002B2 (en) | 2004-06-24 | 2007-11-20 | Elpida Memory Inc. | Hemispherical silicon grain capacitor with variable grain size |
| KR100927785B1 (en) * | 2002-11-20 | 2009-11-20 | 매그나칩 반도체 유한회사 | Capacitor Formation Method for Semiconductor Device |
| US7897475B2 (en) | 2007-03-28 | 2011-03-01 | Renesas Electronics Corporation | Semiconductor device having projection on lower electrode and method for forming the same |
-
2000
- 2000-01-17 JP JP2000008039A patent/JP2001196562A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100927785B1 (en) * | 2002-11-20 | 2009-11-20 | 매그나칩 반도체 유한회사 | Capacitor Formation Method for Semiconductor Device |
| US7298002B2 (en) | 2004-06-24 | 2007-11-20 | Elpida Memory Inc. | Hemispherical silicon grain capacitor with variable grain size |
| JP2006287197A (en) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | Capacitor having nanotube and method of manufacturing the same |
| US7897475B2 (en) | 2007-03-28 | 2011-03-01 | Renesas Electronics Corporation | Semiconductor device having projection on lower electrode and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2636755B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7176109B2 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| JPH09266290A (en) | Semiconductor device manufacturing method | |
| JPH09298284A (en) | Semiconductor capacitor element formation | |
| US6376328B1 (en) | Method for producing capacitor elements, and capacitor element | |
| JPH0786431A (en) | Manufacture of semiconductor device | |
| JP3149910B2 (en) | Method for manufacturing semiconductor device | |
| TW557568B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP2001196562A (en) | Method of manufacturing cylindrical capacitor element | |
| US7547607B2 (en) | Methods of fabricating integrated circuit capacitors using a dry etching process | |
| JP2007053279A (en) | Method for manufacturing semiconductor device | |
| JPH1022467A (en) | Semiconductor device and manufacture thereof | |
| US7141846B2 (en) | Semiconductor storage device and method for manufacturing the same | |
| JP2001110750A (en) | Formation method of tungsten silicide film and manufacturing method of metal-insulating film- semiconductor type transistor | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| JP3269531B2 (en) | Method for manufacturing semiconductor device | |
| JP3075620B2 (en) | Method for manufacturing semiconductor device | |
| KR20010030348A (en) | Method for Manufacturing Semiconductor Memory Devices | |
| JPH07111253A (en) | Silicide forming method and manufacture of semiconductor device | |
| JP3439381B2 (en) | Method for manufacturing semiconductor device | |
| KR100346453B1 (en) | Fabricating method for storage node of semiconductor device | |
| JP3019803B2 (en) | Method for manufacturing semiconductor device | |
| JP2008235636A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JPH0594954A (en) | Forming method of semiconductor film | |
| JPH0969521A (en) | Fabrication of semiconductor device |