JP2001190028A - 二次電池の保護方法及び保護回路 - Google Patents
二次電池の保護方法及び保護回路Info
- Publication number
- JP2001190028A JP2001190028A JP37467899A JP37467899A JP2001190028A JP 2001190028 A JP2001190028 A JP 2001190028A JP 37467899 A JP37467899 A JP 37467899A JP 37467899 A JP37467899 A JP 37467899A JP 2001190028 A JP2001190028 A JP 2001190028A
- Authority
- JP
- Japan
- Prior art keywords
- secondary battery
- voltage
- turned
- transistor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
荷を接続した放電時に、二次電池(300)の両端の電
池電圧(Vcc)が所定の過放電検出しきい値電圧(Vth
(od))よりも低くなったときに、放電制御スイッチ(F
ET1)の出力インピーダンスを、オンするときより大
きくかつオフするときより小さい抵抗値にする。
Description
イオン電池のような、充電可能な電池(二次電池)を備
えた電池ユニットに用いられる二次電池の保護回路に関
し、特に、過放電防止機構と過電流防止機構とを備えた
二次電池の保護回路に関する。
にリチウムイオン電池は、過放電、過充電に弱いため、
過放電状態、過充電状態を検出して、過放電状態及び過
充電状態から二次電池を保護するための保護回路が不可
欠である。すなわち、保護回路は、過放電防止機構と過
充電防止機構とを備えている。尚、この保護回路には、
二次電池の放電中における過電流状態をも検出して、過
電流状態から二次電池を保護しているものもある。この
場合、保護回路は、過放電防止機構と過充電防止機構と
過電流防止機構とを備えている。以下では、先ず、過放
電防止機構と過充電防止機構とを備えた、二次電池の保
護回路について説明する。
ば、特許第2872365号公報(以下、「先行技術文
献」と呼ぶ。)に「充電式の電源回路」として開示され
ている。以下では、この先行技術文献の記載に基づい
て、従来の二次電池の保護回路について説明する。
を備えた電池ユニット100’について説明する。電池
ユニット100’は電池パックとも呼ばれ、正極端子1
01と負極端子102とを持つ。正極端子101及び負
極端子102は外部接続端子とも呼ばれる。正極端子1
01と負極端子102との間には、負荷(図示せず)ま
たは充電器(図示せす)が接続される。
も1個のリチウムイオン電池(単位電池)301を含む
二次電池300を有する。二次電池300はバッテリ電
圧(電池電圧)Vccを発生している。この二次電池30
0には保護回路200’が並列に接続されている。保護
回路200’は、過放電防止機構(後で図面を参照して
詳述する)と、過充電防止機構と、過電流防止機構(後
で図面を参照して詳述する)とを持つ。
過放電検出しきい値電圧Vth(od)が設定されている。す
なわち、過放電防止機構は、放電中に、バッテリ電圧V
ccと過放電検出しきい値電圧Vth(od)とを比較し、バッ
テリ電圧Vccが過放電検出しきい値電圧Vth(od)よりも
低くなると「過放電」と判定して、論理ローレベルの過
放電検出信号を出力する。一方、放電中に、バッテリ電
圧Vccが、過放電検出しきい値電圧Vth(od)に過放電用
ヒステリシス電圧Vhy(od)を加えて得られる過放電復帰
電圧(Vth(od)+Vhy(od))よりも高くなると、過放電
防止機構は論理ハイレベルの過放電保護解除信号を出力
する。
構には、過充電検出しきい値電圧Vth(oc)が設定されて
いる。すなわち、過充電防止機構は、充電中に、バッテ
リ電圧Vccと過充電検出しきい値電圧Vth(oc)とを比較
し、バッテリ電圧Vccが過充電検出しきい値電圧Vth(o
c)よりも高くなると過充電と判定して、論理ローレベル
の過充電検出信号を出力する。一方、充電中に、バッテ
リ電圧Vccが、過充電検出しきい値電圧Vth(oc)から過
充電用ヒステリシス電圧Vhy(oc)を引いて得られる過充
電復帰電圧(Vth(oc)−Vhy(oc))よりも低くなると、
過充電防止機構は論理ハイレベルの過充電保護解除信号
を出力する。
ては後で図面を参照して詳述する。
端子102との間には、第1及び第2の電界効果トラン
ジスタFET1及びFET2が直列接続されている。第
1の電界効果トランジスタFET1は放電制御FETま
たは放電制御スイッチと呼ばれ、第2の電界効果トラン
ジスタFET2は充電制御FETまたは充電制御スイッ
チと呼ばれる。
ートに過放電防止機構から論理ローレベルの過放電検出
信号が供給されると、第1の電界効果トランジスタFE
T1はオフする。一方、第1の電界効果トランジスタF
ET1のゲートに過放電防止機構から論理ハイレベルの
過放電保護解除信号が供給されると、第1の電界効果ト
ランジスタFET1はオンする。同様に、第2の電界効
果トランジスタFET2のゲートに過充電防止機構から
論理ローレベルの過充電検出信号が供給されると、第2
の電界効果トランジスタFET2はオフする。第2の電
界効果トランジスタFET2のゲートに過充電防止機構
から論理ハイレベルの過充電保護解除信号が供給される
と、第2の電界効果トランジスタFET2はオンする。
に、第1の電界効果トランジスタFET1は寄生ダイオ
ードDp1を持ち、その順方向が二次電池300の充電方
向になるように接続されている。また、第2の電界効果
トランジスタFET2は、寄生ダイオードDp2を持ち、
その順方向が二次電池300の放電方向になるように接
続されている。尚、寄生ダイオードDp1およびDp2はボ
ディダイオードとも呼ばれる。
池ユニット(電池パック)100’の動作について説明
する。最初に放電時の動作について説明し、後で充電時
の動作について説明する。
02との間に負荷(図示せず)が接続される。二次電池
300が放電していくと、図4の点線で示すように、そ
のバッテリ電圧Vccは徐々に低下していく。そして、バ
ッテリ電圧Vccが過放電検出しきい値電圧Vth(od)より
も低くなると、過放電防止機構は論理ローレベルの過放
電検出信号を出力する。この過放電検出信号に応答し
て、第1の電界効果トランジスタFET1はオフし、こ
れにより過放電が防止される。
りユーザに知らされると、ユーザは外部接続端子10
1、102間から負荷を取り外し、その代りに外部接続
端子101、102間に充電器(図示せず)を接続す
る。これにより、二次電池300の充電が開始される。
このとき、第1の電界効果トランジスタFET1では、
その寄生ダイオードDp1を介して充電電流が流れる。そ
して、二次電池300のバッテリ電圧Vccが、過放電検
出しきい値電圧Vth(od)よりも高くなると、過放電防止
機構は、論理ハイレベルの過放電保護解除信号を出力す
る。この過放電保護解除信号に応答して、第1の電界効
果トランジスタFET1はオンする。
間に接続されてから第1の電界効果トランジスタFET
1がオンするまでの期間、第1の電界効果トランジスタ
FET1ではその寄生ダイオードDp1を介して充電電流
が流れ続けるので、そこでエネルギーが消費される。
が続けられると、そのバッテリ電圧Vccは、図4の実線
で示すように、徐々に上昇する。そして、バッテリ電圧
Vccが過充電検出しきい値電圧Vth(oc)よりも高くなる
と、過充電防止機構は論理ローレベルの過充電検出信号
を出力する。この過充電検出信号に応答して、第2の電
界効果トランジスタFET2はオフし、これにより過充
電が防止される。
示せず)によりユーザに知らされると、ユーザは充電が
完了したと判断する。そして、ユーザは、外部接続端子
101、102間から充電器を取り外し、その代りに外
部接続端子101、102間に負荷を接続する。これに
より、二次電池300から負荷への放電が開始される。
このとき、第2の電界効果トランジスタFET2では、
その寄生ダイオードDp2を介して放電電流が流れる。そ
して、二次電池300のバッテリ電圧Vccが、過充電検
出しきい値電圧Vth(oc)よりも低くなると、過充電防止
機構は論理ハイレベルの過充電保護解除信号を出力す
る。この過充電保護解除信号に応答して、第2の電界効
果トランジスタFET2はオンする。
に接続されてから第2の電界効果トランジスタFET2
がオンするまでの期間、第2の電界効果トランジスタF
ET2ではその寄生ダイオードDp2を介して放電電流が
流れ続けるので、そこでエネルギーが消費される。
過電流防止機構とを備えた、従来の二次電池の保護回路
について説明する。尚、実際の保護回路は、前述したよ
うに、過充電防止機構をも備えているけれども、本発明
は過充電防止機構には直接関係しないので、それについ
ての図示および説明を省略する。
と、バイアス維持回路220と、放電オフ制御部230
と、出力段240’と、過電流検出部250と、充電検
出部260とを有する。バイアス維持回路220と放電
オフ制御部230と出力段240’との組み合わせは出
力制御部と呼ばれる。また、過放電検出部210と出力
制御部との組み合わせは放電制御回路と呼ばれる。
レータCO1と、ヒステリシススイッチとして動作する
npn形トランジスタQ1と、pnp形トランジスタQ
2と、電池電圧Vccが供給される電源端子と接地端子と
の間に直列接続されたブリーダ抵抗R1,R2,R3
と、過放電検出電圧を設定するための過放電検出用基準
電圧を発生する基準電圧発生回路VR1とを有する。
地され、コレクタは抵抗R2とR3との接続点に接続さ
れている。すなわち、抵抗R3の両端に並列にnpn形
トランジスタQ1が接続されている。npn形トランジ
スタQ1のベースはpnp形トランジスタQ2のコレク
タに接続されている。pnp形トランジスタQ2のエミ
ッタは電源端子に接続されている。過放電検出コンパレ
ータCO1の−入力端子は基準電圧発生回路VR1に接
続され、+入力端子は抵抗R1とR2との接続点に接続
されている。
30との間には、npn形トランジスタQ3,Q4と、
pnp形トランジスタQ5とが挿入されている。npn
形トランジスタQ3のエミッタは接地され、ベースは過
放電検出コンパレータCO1の出力端子に接続されてい
る。npn形トランジスタQ4のエミッタは接地され、
コレクタはnpn形トランジスタQ3のコレクタに接続
されている。すなわち、npn形トランジスタQ3およ
びQ4は互いに並列に接続されている。pnp形トラン
ジスタQ5のエミッタは電源端子に接続され、ベースと
コレクタとは互いに接続され、コレクタはnpn形トラ
ンジスタQ3およびQ4のコレクタに接続されている。
また、pnp形トランジスタQ5のベースはpnp形ト
ランジスタQ2のベースに接続されている。すなわち、
pnp形トランジスタQ5とQ2との組み合わせは、カ
レントミラー回路を構成している。
CO2と、定電流源IO1と、pnp形トランジスタQ
5と、コンデンサC1と、npn形トランジスタQ6
と、pnp形トランジスタQ7およびQ8とを有する。
地され、ベースは過放電検出コンパレータCO1の出力
端子に接続されている。pnp形トランジスタQ7のエ
ミッタは電源端子に接続され、ベースとコレクタは互い
に接続され、コレクタはnpn形トランジスタQ6のコ
レクタに接続されている。pnp形トランジスタQ8の
エミッタは電源端子に接続され、ベースはpnp形トラ
ンジスタQ7のベースに接続されている。すなわち、p
np形トランジスタQ7およびQ8の組み合わせはカレ
ントミラー回路を構成している。コンパレータCO2の
+入力端子は定電流源IO1を介して接地されている。
定電流源IO1に並列にコンデンサC1が接続されてい
る。また、コンパレータCO2の+入力端子にはpnp
形トランジスタQ8のコレクタが接続されている。コン
パレータCO2の出力端子はnpn形トランジスタQ4
のベースに接続されている。
230との間には、pnp形トランジスタQ9と、ツェ
ナーダイオードZD1と、直列接続されたブリーダ抵抗
R4,R5,R6,R7とが、設けられている。直列接
続されたブリーダ抵抗R4〜R7は、ツェナーダイオー
ドZD1に並列に接続されている。
源端子に接続され、ベースはpnp形トランジスタQ5
のベースに接続されている。すなわち、pnp形トラン
ジスタQ5とQ9の組み合わせはカレントミラー回路を
構成している。pnp形トランジスタQ9のコレクタは
ツェナーダイオードZD1を介して接地されている。ブ
リーダ抵抗R4〜R7はツェナーダイオードZD1のツ
ェナー電圧を第1乃至第3の分圧電圧V1,V2,V3
に分圧する。ここで、V1>V2>V3の関係がある。
0に供給され、第2の分圧電圧V2はバイアス維持回路
220に供給され、第3の分圧電圧V3は過電流検出部
250に供給されている。第2の分圧電圧V2はコンパ
レータCO2の−入力端子に供給される。
O3とnpn形トランジスタQ10とを有する。コンパ
レータCO3の−入力端子にはコンデンサC1の充電電
圧が供給され、+入力端子には第1の分圧電圧V1が供
給されている。コンパレータCO3の出力端子はnpn
形トランジスタQ10のベースに接続されている。np
n形トランジスタQ10のエミッタは接地されている。
Q11と、npn形トランジスタQ12およびQ13
と、pnp形トランジスタQ14およびQ15と、np
n形トランジスタQ16およびQ17と、定電流源IO
2とを有する。
電源端子に接続され、ベースはpnp形トランジスタQ
5のベースに接続されている。すなわち、pnp形トラ
ンジスタQ5およびQ11の組み合わせはカレントミラ
ー回路として働く。pnp形トランジスタQ11のコレ
クタはnpn形トランジスタQ12のコレクタに接続さ
れている。npn形トランジスタQ12のコレクタは、
自身のベースとnpn形トランジスタQ10のコレクタ
とに接続され、エミッタは接地されている。すなわち、
npn形トランジスタQ12とQ10は並列に接続され
ている。
スにはnpn形トランジスタQ13のベースに接続され
ている。npn形トランジスタQ13のエミッタは接地
されている。すなわち、npn形トランジスタQ12お
よびQ13の組み合わせはカレントミラー回路として働
く。npn形トランジスタQ13のコレクタはpnp形
トランジスタQ14のコレクタに接続されている。pn
p形トランジスタQ14のエミッタは電源端子に接続さ
れ、ベースは自身のコレクタとpnp形トランジスタQ
15のベースとに接続されている。npn形トランジス
タQ15のエミッタは電源端子に接続されている。すな
わち、pnp形トランジスタQ14およびQ15の組み
合わせはカレントミラー回路として働く。pnp形トラ
ンジスタQ15のコレクタは、npn形トランジスタQ
16およびQ17のコレクタに接続されると共に、放電
制御FETのゲートに接続されている。npn形トラン
ジスタQ16およびQ17のエミッタは接地されてい
る。npn形トランジスタQ17のベースは定電流源I
O2を介して電源端子に接続されている。
を有する。コンパレータCO4の−入力端子には第3の
分圧電圧V3が供給され、+入力端子は抵抗R8を介し
て放電制御FETのドレインに接続されている。また、
コンパレータCO4の出力端子はnpn形トランジスタ
Q16,Q18,およびQ19のベースに接続されてい
る。
接地され、コレクタは過放電検出コンパレータCO1の
出力端子とnpn形トランジスタQ16のベースとに接
続されている。npn形トランジスタQ19のエミッタ
は接地され、コレクタは抵抗R9を介して放電制御FE
Tのドレインに接続されている。
基準電圧発生回路VR2とを有する。コンパレータCO
5の+入力端子には基準電圧発生回路VR2からの基準
電圧が供給され、−入力端子は抵抗R8を介して放電制
御FETのドレインに接続されている。コンパレータC
O5の出力端子はnpn形トランジスタQ18のコレク
タに接続されている。
00’における放電制御回路の動作について説明する。
る。過放電検出コンパレータCO1は、電池電圧Vccが
過放電検出電圧より高いとき、論理“H”レベルの信号
を出力する。過放電検出コンパレータCO1の出力が論
理“H”レベルのとき、npn形トランジスタQ2によ
り過放電検出コンパレータCO1以降の全回路にバイア
ス電流が流れ動作する。
レータCO2の+入力端子に接続されたコンデンサC1
をpnp形トランジスタQ8により充電する。このコン
デンサC1の充電電圧が、コンパレータCO2の−入力
端子に供給される第2の分圧電圧以上になると、npn
形トランジスタQ4がオン状態になり、前述したバイア
ス電流はこのループからも動作維持するように働く。
ンパレータCO3の−入力端子の電位が持ち上がるの
で、コンパレータCO3の出力は論理“L”レベルとな
り、npn形トランジスタQ10はオフ状態となる。
240’のnpn形トランジスタQ12がオン状態にあ
り、pnp形トランジスタQ15により放電制御FET
のゲートを論理“H”レベルにし、放電制御FETはオ
ン状態になる。
ると、過放電検出コンパレータCO1の出力が論理
“L”レベルになり、npn形トランジスタQ3はオフ
状態になる。出力制御部は、npn形トランジスタQ4
によりバイアス電流が維持されており、動作は継続す
る。
コンパレータCO1の出力が論理“L”レベルで、オフ
状態となるので、コンパレータCO2の+入力端子に接
続されたコンデンサC1は定電流源IO1により放電さ
れる。
ータCO3の−入力端子に印加される電圧が上記コンデ
ンサC1の放電により下がり、コンパレータCO3の−
入力端子の電位が+入力端子に供給される第1の分圧電
圧V1より下がった時点で、npn形トランジスタQ1
0がオン状態に、pnp形トランジスタQ15がオフ状
態になる。npn形トランジスタQ17により放電制御
FETのゲート電圧を論理“L”レベルにし、放電制御
FETはオフになる。
の電位が−入力端子に供給される第2の分圧電圧以下に
なった時点で、npn形トランジスタQ4もオフ状態と
なる。これにより、放電制御部のバイアスがなくなり、
放電制御部全体の回路電流は零になる。
形トランジスタQ17により論理“L”レベルを維持す
る。npn形トランジスタQ17のベース電流は微小電
流であるので、npn形トランジスタQ17の能力を極
力抑え、回路電流の低減を図っている。
ると、過放電検出部210のヒステリシススイッチQ1
がオフになり、過放電検出部210のしきい値が変る。
これにより、過放電検出部210にヒステリシスを持た
せている。
る。
タCO4の−入力端子には、ツェナーダイオードZD1
のツェナー電圧を抵抗分圧した第3の分圧電圧V3が供
給され、+入力端子には、放電制御FETのドレイン電
圧が入力されている。
は非常に小さい。このオン抵抗をRonで表すと、上記ド
レイン電圧として、[負荷(放電)電流×Ron]が発生
している。
れるドレイン電圧[負荷(放電)電流×Ron]がその−
入力端子に供給されている第3の分圧電圧V3より高く
なると、npn形トランジスタQ18がオン状態とな
る。これにより、コンパレータCO2の+入力端子を持
ち上げているpnp形トランジスタQ8をオフ状態にさ
せ、定電流源IO1によりコンデンサC1を放電させ
る。
パレータCO3の出力が反転すると、npn形トランジ
スタQ10がオン状態、npn形トランジスタQ12お
よびpnp形トランジスタQ15がオフ状態、npn形
トランジスタQ16がオンになり、放電制御FETのゲ
ートは論理“L”レベルになる。
放電検出コンパレータCO1の出力が論理“H”レベル
のままであれば、npn形トランジスタQ3はオン状態
を維持する。したがって、全体回路のバイアス電流はこ
の電流により維持され、全体回路の動作を継続すること
ができる。
形トランジスタQ19もオン状態になる。これは負荷電
流をnpn形トランジスタQ19経由で流すためであ
る。npn形トランジスタQ19の電流能力と負荷電流
との関係で放電制御FETのドレイン電圧が決まる。す
なわち、負荷電流が小さくなると、ドレイン電圧が低下
する。ドレイン電圧がコンパレータCO4の−入力端子
に供給される第3の分圧電圧V3以下になると、元の状
態に戻る。
る。
れ、充電電流により放電制御FETのドレイン電圧が、
コンパレータCO5の+入力端子に印加されている基準
電圧以下まで低下したとする。すると、コンパレータC
O5の出力が反転し、コンパレータCO2の+入力端子
の電位を持ち上げるpnp形トランジスタQ8をオンさ
せる。これによりコンデンサC1を充電する。コンパレ
ータCO2の+入力端子に印加されるコンデンサC1の
充電電圧がその−入力端子に印加される第2の分圧電圧
V2以上になると、npn形トランジスタQ4がオン状
態になる。これにより、全体回路のバイアス電流が流
れ、回路全体が動作状態となる。
ジスタQ12およびpnp形トランジスタQ15がオン
状態になり、放電制御FETのゲートを論理“H”レベ
ルにする。これにより、放電制御FETはオン状態にな
る。
状態になるので、過放電検出部210の過放電検出コン
パレータCO1のしきい値は過放電検出電圧側に移行す
る。すなわち、ヒステリシスが解除される。
と、そのドレイン電圧がソース電圧まで上昇する。これ
により、充電検出部260のコンパレータCO5の出力
は再度切り替わり、pnp形トランジスタQ8はオフ状
態となる。定電流源IO1によるコンデンサC1の放電
により、コンデンサC1の充電電圧がコンパレータCO
2の−入力端子に印加される第2の分圧電圧V2まで下
がる期間の間、全体回路のバイアス電流は維持される。
合、上述した動作が繰り返し行われる。電池電圧Vccが
過放電検出電圧以上になると、過放電検出部210の過
放電検出コンパレータCO1の出力が論理“H”レベル
になる。これにより、npn形トランジスタQ2による
バイアス維持と、pnp形トランジスタQ5によりコン
パレータCO2の+入力端子を論理“H”レベルにする
ことで、コンパレータCO2の出力は論理“H”レベル
を維持する。
の保護回路200’では、外部接続端子101,102
間に負荷を接続した放電時において、一旦、過放電防止
機構によって過放電状態が検出されて第1の電界効果ト
ランジスタFET1がオフすると、その後に、たとえ外
部接続端子101、102間に充電器を接続したとして
も、前述したように、第1の電界効果トランジスタFE
T1は直ぐにはオンしない。この第1の電界効果トラン
ジスタFET1がオフしている間、第1の電界効果トラ
ンジスタFET1ではその寄生ダイオードDp1を介し
て充電電流が流れ続ける。この時間の間、第1の電界効
果トランジスタFET1ではエネルギーが消費されるこ
とになる。その為、この期間が余りに長いと、第1の電
界効果トランジスタFET1で熱が発生し、この発生し
た熱により第1の電界効果トランジスタFET1が破壊
する虞がある。
接続端子101,102間に充電器を接続した充電時に
おいて、充電回路側で二次電池300の正確なバッテリ
電圧Vccを測定することができない。すなわち、バッテ
リ電圧Vccが低いと、充電回路側では、このバッテリ電
圧Vccに寄生ダイオードDp1の順方向電圧VFを加算し
て得られる電圧(Vcc+VF)を測定してしまい、真値
に対して高く測定してしまう。例えば、バッテリ電圧V
ccが2.4Vで、順方向電圧VFが0.6Vであるとす
ると、第1の電界効果トランジスタFET1がオフして
いる間は、充電回路側ではバッテリ電圧が3.0Vであ
ると測定してしまう。そして、第1の電界効果トランジ
スタFET1がオンしたときに初めて、真のバッテリ電
圧Vccに近い電圧を測定できることになる。
イッチ(放電制御FET)が破壊するのを防止すること
ができる、二次電池の保護方法および保護回路を提供す
ることにある。
真のバッテリ電圧に近い電圧を測定することが可能な、
二次電池の保護方法および保護回路を提供することにあ
る。
池(300)から外部接続端子(101,102)間に
接続された負荷(400)へ流す放電電流を放電制御ス
イッチ(FET1)のオン/オフにより制御することに
より、前記二次電池(300)を保護する方法におい
て、前記外部接続端子(101,102)間に前記負荷
を接続した放電時に、前記二次電池(300)の両端の
電圧(Vcc)が所定の過放電検出しきい値電圧(Vth(o
d))よりも低くなったときに、前記放電制御スイッチ
(FET1)の出力インピーダンスを、オンするときよ
り大きくかつオフするときより小さい抵抗値にすること
を特徴とする二次電池の保護方法が得られる。
0)から外部接続端子(101,102)間に接続され
た負荷(400)へ流す放電電流を放電制御スイッチ
(FET1)のオン/オフにより制御することにより、
前記二次電池(300)を保護する回路において、前記
外部接続端子(101,102)間に前記負荷を接続し
た放電時に、前記二次電池(300)の両端の電圧(V
cc)が所定の過放電検出しきい値電圧(Vth(od))より
も低くなったときに、前記放電制御スイッチ(FET
1)の出力インピーダンスを、オンするときより大きく
かつオフするときより小さい抵抗値にする設定する手段
を備えたことを特徴とする二次電池の保護回路が得られ
る。
にするために付したものであり、一例にすぎず、これら
に限定されないのは勿論である。
実施の形態について詳細に説明する。
係る保護回路200について説明する。図示の保護回路
200は、以下に述べる点が相違していることを除い
て、図に示した保護回路200’と実質的に同様の構成
を有する。
0’では、npn形トランジスタQ3のベースは、過放
電検出部210の過電流検出コンパレータCO1の出力
端子に接続されているのに対して、本実施の形態の保護
回路200では、npn形トランジスタQ3のベース
は、過電流検出部250のコンパレータCO4の出力端
子にインバータIVを介して接続されていることであ
る。相違点の2つ目は、従来の保護回路200’では、
過電流検出部250のコンパレータCO4の出力端子と
放電制御FETのドレインとの間に、npn形トランジ
スタQ19と抵抗R9とが挿入されているのに対して、
本実施の形態の保護回路200では、npn形トランジ
スタQ19と抵抗R9とを削除したことである。相違点
の3つ目は、従来の保護回路200’では、出力段24
0’において、定電流源IO2とnpn形トランジスタ
Q17とは直接接続されているのに対して、本実施の形
態の保護回路200では、出力段240において、定電
流源IO2とnpn形トランジスタQ17のコレクタと
の間にクランプダイオードD1を接続すると共に、定電
流源IO2とnpn形トランジスタQ17のベースとの
間にレベルシフトダイオードD2を接続したことであ
る。
する。まず、過放電時の動作について説明する。本実施
の形態では、過放電検出コンパレータCO1の出力によ
りpnp形トランジスタQ8のみオン・オフさせ、放電
制御部のバイアス電流はバイアス維持回路220とコン
パレータCO4の出力で決める様にしている。
の出力が論理“L”レベルになると、npn形トランジ
スタQ6がオフ状態になる。このとき、出力制御部はn
pn形トランジスタQ4によりバイアス電流が維持され
ており、動作は継続する。
コンパレータCO1の出力が論理“L”レベルのとき、
オフ状態になるので、コンパレータCO2の+入力端子
に接続されたコンデンサC1は、定電流源IO1により
放電される。コンパレータCO2の+入力端子の電位
(すなわち、コンデンサC1の充電電圧)が放電により
下がり、コンパレータCO3の−入力端子の電位(コン
デンサC1の充電電圧)がその+入力端子の電位(第1
の分圧電圧V1)より下がって時点で、npn形トラン
ジスタQ10がオン状態、pnp形トランジスタQ15
がオフ状態になる。この時、npn形トランジスタQ1
7で放電制御FETのゲートを論理“L”レベルにしよ
うとするが、この論理“L”レベルを追加したクランプ
ダイオードD1でクランプする。これにより、放電制御
FET(第1の電界効果トランジスタFET1)のオン
電圧のぎりぎりのところで止める事で、放電制御FET
を完全にオフさせない状態とする。
効果トランジスタFET1)をオフ状態とするのではな
く、オン状態のときよりも高くかつオフ状態のときより
も低くなるように、その出力インピーダンスを上げるよ
うなゲート−ソース間電圧VGSを供給する。
に、一般に、電界効果トランジスタFETは、オン状態
では20mΩのオン抵抗値を持っており、オフ状態では
無限大∞に近い抵抗値を持つ。そして、図2(b)に示
されるように、電界効果トランジスタFETのゲート−
ソース間電圧VGSが0.7Vよりもより大きいときに、
電界効果トランジスタFETはオン状態となり、0.7
Vよりもより小さいときに、電界効果トランジスタFE
Tはオフ状態となる。換言すれば、図2(a)および図
2(b)の破線楕円で示されるように、ゲート−ソース
間電圧VGSが0.7V付近では、電界効果トランジスタ
FETはオン時の抵抗値より大きく、オフ時の抵抗値よ
りも小さい抵抗値を持つ。このような抵抗値を持つよう
に、出力制御制御部は、ゲート−ソース間電圧VGSを決
定する。
トランジスタFET1)のインピーダンスが高くなの
で、放電電流が流れれば、放電制御FETのドレイン電
圧が上昇する。したがって、過電流検出部250(コン
パレータCO4)により過電保護動作が働く。すなわ
ち、コンパレータCO4の出力が論理“L”レベルとな
り、npn形トランジスタQ16がオン状態となるの
で、放電制御FET(第1の電界効果トランジスタFE
T1)を完全にオフ状態とする。その結果、過放電が防
止される。
るので、npn形トランジスタQ3がオフ状態となり、
バイアス電流がオフとなる。これにより、回路全体の動
作が停止する。
知手段(図示せず)によりユーザに知らされると、ユー
ザは外部接続端子101、102間から負荷を取り外
し、その代りに外部接続端子101、102間に充電器
(図示せず)を接続する。これにより、二次電池300
の充電が開始される。
充電電流が放電制御FETのボディダイオード経由で電
流が流れ、放電制御FETのドレイン電圧はソース電圧
以下になる。したがって、充電検出部260のコンパレ
ータCO5の出力が反転し、通常動作に復帰する。ま
た、過電流検出部250のコンパレータCO4の出力が
反転するので、過電流検出が解除される。この動作は
「充電復帰動作」と呼ばれる。
間に充電器を接続すると、第1の電界効果トランジスタ
FET1(放電制御FET)は直ちにオン状態となる。
したがって、第1の電界効果トランジスタFET1(放
電制御FET)において無駄なエネルギーが消費される
ことなく、第1の電界効果トランジスタFET1(放電
制御FET)で熱が発生するのを防止することができ
る。その結果、第1の電界効果トランジスタFET1
(放電制御FET)が破壊するのを防止することが可能
となる。
タFET1(放電制御FET)は直ちにオン状態となる
ので、充電回路側では二次電池300のバッテリ電圧
(電池電圧)Vccに近い値を計測することが可能とな
る。
説明を例に挙げて説明してきたが、本発明は上述した実
施の形態に限定しないのは勿論である。
では、放電時に二次電池のバッテリ電圧が過放電検出し
きい値電圧Vth(od)よりも低くなると、放電制御スイッ
チをオフ状態にするのではなくハイインピーダンス状態
にし、過電流動作させるようにしている。従って、放電
制御スイッチの復帰を、「再充電」により行うことが可
能となり、充電時に従来のように寄生ダイオードDp1を
充電電流が流れることはなく、放電制御スイッチが発熱
するのを防止することが可能となる。また、充電時に
は、充電回路側では二次電池のバッテリ電圧を直読する
ことができるので、充電動作を確実に行うことができ
る。
の構成を示す回路図である。
作を説明するための図である。
の構成を示すブロック図である。
の図である。
回路図である。
Claims (2)
- 【請求項1】 二次電池から外部接続端子間に接続され
た負荷へ流す放電電流を放電制御スイッチのオン/オフ
により制御することにより、前記二次電池を保護する方
法において、 前記外部接続端子間に前記負荷を接続した放電時に、前
記二次電池の両端の電圧が所定の過放電検出しきい値電
圧よりも低くなったときに、前記放電制御スイッチの出
力インピーダンスを、オンするときより大きくかつオフ
するときより小さい抵抗値にすることを特徴とする二次
電池の保護方法。 - 【請求項2】 二次電池から外部接続端子間に接続され
た負荷へ流す放電電流を放電制御スイッチのオン/オフ
により制御することにより、前記二次電池を保護する回
路において、 前記外部接続端子間に前記負荷を接続した放電時に、前
記二次電池の両端の電圧が所定の過放電検出しきい値電
圧よりも低くなったときに、前記放電制御スイッチの出
力インピーダンスを、オンするときより大きくかつオフ
するときより小さい抵抗値にする設定する手段を備えた
ことを特徴とする二次電池の保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37467899A JP4182313B2 (ja) | 1999-12-28 | 1999-12-28 | 二次電池の保護方法及び保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37467899A JP4182313B2 (ja) | 1999-12-28 | 1999-12-28 | 二次電池の保護方法及び保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001190028A true JP2001190028A (ja) | 2001-07-10 |
JP4182313B2 JP4182313B2 (ja) | 2008-11-19 |
Family
ID=18504251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37467899A Expired - Fee Related JP4182313B2 (ja) | 1999-12-28 | 1999-12-28 | 二次電池の保護方法及び保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4182313B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7646169B2 (en) | 2004-03-25 | 2010-01-12 | O2Micro International Ltd. | Trickle discharge for battery pack protection |
US8232773B2 (en) | 2004-03-25 | 2012-07-31 | O2Micro, Inc. | Over voltage transient controller |
US8618805B2 (en) | 2004-03-25 | 2013-12-31 | 02Micro, Inc. | Battery pack with a battery protection circuit |
CN107181303A (zh) * | 2017-06-29 | 2017-09-19 | 浙江机电职业技术学院 | 超级电容充放电检测电路及其检测控制方法 |
-
1999
- 1999-12-28 JP JP37467899A patent/JP4182313B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7646169B2 (en) | 2004-03-25 | 2010-01-12 | O2Micro International Ltd. | Trickle discharge for battery pack protection |
US8232773B2 (en) | 2004-03-25 | 2012-07-31 | O2Micro, Inc. | Over voltage transient controller |
US8618805B2 (en) | 2004-03-25 | 2013-12-31 | 02Micro, Inc. | Battery pack with a battery protection circuit |
CN107181303A (zh) * | 2017-06-29 | 2017-09-19 | 浙江机电职业技术学院 | 超级电容充放电检测电路及其检测控制方法 |
CN107181303B (zh) * | 2017-06-29 | 2023-04-28 | 浙江机电职业技术学院 | 超级电容充放电检测电路及其检测控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4182313B2 (ja) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380927B2 (ja) | 過充電保護回路 | |
KR101035065B1 (ko) | 충전제어 기능 부착 전지팩 | |
US6340880B1 (en) | Method of protecting a chargeable electric cell | |
US5554919A (en) | Charge/discharge circuit having a simple circuit for protecting a secondary cell from overcharging and overdischarging | |
JP3665574B2 (ja) | 充放電制御回路と充電式電源装置 | |
JPH09163612A (ja) | 充電回路 | |
JP3935922B2 (ja) | 二次電池の充放電制御回路 | |
EP0871273A1 (en) | Battery protective circuit | |
JP3844063B2 (ja) | 二次電池の保護回路 | |
JPH06276696A (ja) | 二次電池の過放電保護回路 | |
US5523669A (en) | Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed | |
JP4182313B2 (ja) | 二次電池の保護方法及び保護回路 | |
JP3674794B2 (ja) | 蓄電池充電回路 | |
JPH11127543A (ja) | 二次電池の保護回路装置 | |
JP2001145271A (ja) | 二次電池の保護方法及び保護回路 | |
JP3632720B2 (ja) | 電源制御回路 | |
JP2002369373A (ja) | 電池モジュール | |
JP3689798B2 (ja) | 電源監視ic及び電池パック | |
JP3968531B2 (ja) | 電池ユニット | |
JP3561394B2 (ja) | 充放電保護回路及びバッテリーパック | |
JP3361712B2 (ja) | 充放電制御回路 | |
JP2001169477A (ja) | 二次電池の保護方法及び保護回路 | |
JP2001352692A (ja) | バックアップ電源充電装置 | |
JP2002176731A (ja) | 二次電池の保護方法およびその回路 | |
US20220190625A1 (en) | Mask control circuit, controller including the mask control circuit, charge/discharge control circuit, and battery device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080806 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4182313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140912 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |