JP2001347031A - 遊技機 - Google Patents
遊技機Info
- Publication number
- JP2001347031A JP2001347031A JP2000174522A JP2000174522A JP2001347031A JP 2001347031 A JP2001347031 A JP 2001347031A JP 2000174522 A JP2000174522 A JP 2000174522A JP 2000174522 A JP2000174522 A JP 2000174522A JP 2001347031 A JP2001347031 A JP 2001347031A
- Authority
- JP
- Japan
- Prior art keywords
- data
- state
- power
- game
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
らされることを防止するとともに遊技店での遊技機運用
上の利便性を向上させ、遊技者に不当な利益がもたらさ
れることを防止する。 【解決手段】 電気部品制御マイクロコンピュータを含
む電気部品制御手段と、電気部品制御マイクロコンピュ
ータが制御を行う際に発生する変動データを記憶する変
動データ記憶手段と、電源断時から少なくとも所定期間
は電源断直前の変動データ記憶手段の記憶内容の保持が
可能な記憶内容保持手段と、所定の操作状態とすること
により一部の変動データを除く変動データについて初期
化することが可能なクリア手段を備える。
Description
じて遊技が行われるパチンコ遊技機やコイン遊技機等の
遊技機に関し、特に、遊技盤における遊技領域において
遊技者の操作に応じて遊技が行われる遊技機に関する。
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。
があらかじめ定められた特定の表示態様の組合せとなる
ことを、通常、「大当り」という。なお、遊技価値と
は、遊技機の遊技領域に設けられた可変入賞球装置の状
態が打球が入賞しやすい遊技者にとって有利な状態にな
ることや、遊技者にとって有利な状態となるための権利
を発生させたりすることである。
所定回数開放して打球が入賞しやすい大当り遊技状態に
移行する。そして、各開放期間において、所定個(例え
ば10個)の大入賞口への入賞があると大入賞口は閉成
する。そして、大入賞口の開放回数は、所定回数(例え
ば16ラウンド)に固定されている。なお、各開放につ
いて開放時間(例えば29.5秒)が決められ、入賞数
が所定個に達しなくても開放時間が経過すると大入賞口
は閉成する。また、大入賞口が閉成した時点で所定の条
件(例えば、大入賞口内に設けられているVゾーンへの
入賞)が成立していない場合には、大当り遊技状態は終
了する。
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
表示結果が導出表示されている可変表示部の表示態様が
特定の表示態様の組合せとなる表示条件を満たしている
状態を「リーチ」という。そして、可変表示部に可変表
示される識別情報の表示結果が「リーチ」となる条件を
満たさない場合には「はずれ」となり、可変表示状態は
終了する。遊技者は、大当りをいかにして発生させるか
を楽しみつつ遊技を行う。
入賞口に遊技球が入賞すると、あらかじめ決められてい
る個数の賞球払出が行われる。遊技の進行は主基板に搭
載された遊技制御手段によって制御されるので、入賞に
もとづく賞球個数は、遊技制御手段によって決定され、
賞球制御基板に送信される。なお、以下、遊技制御手段
およびその他の制御手段を、それぞれ電気部品制御手段
と呼ぶことがある。
には、遊技制御手段を初めとする種々の電気部品制御手
段が搭載されている。一般に、各電気部品制御手段はマ
イクロコンピュータで構成される。すなわち、ROM等
にプログラムが格納され、制御上一時的に発生するデー
タや制御進行に伴って変化するデータがRAMに格納さ
れる。すると、遊技機に停電等による電源断状態が発生
すると、RAM内のデータは失われてしまう。よって、
停電等からの復旧時には、最初の状態(例えば、遊技店
においてその日最初に遊技機に電源投入されたときの状
態)に戻さざるを得ないので、遊技者に不利益がもたら
される可能性がある。例えば、大当たり遊技中において
電源断が発生し遊技機が最初の状態に戻ってしまうので
は、遊技者は大当たりの発生にもとづく利益を享受する
ことができなくなってしまう。
不測の電源断が生じたときに、必要なデータを電源バッ
クアップRAMに保存し、電源が復旧したときに保存さ
れていたデータを復元して遊技を再開させればよい。し
かし、そのような制御を行うと、遊技機が設置されてい
る遊技店の利便性が損なわれる場合がある。例えば、停
電が生じて遊技が続行できなくなった場合に遊技の再開
を待たずに遊技の続行をあきらめた遊技者があったとき
には、他の遊技者が遊技途中の状態から遊技を開始でき
ることになるので、遊技状態を停電前の状態に復旧させ
ることは好ましくない。
技が行われる場合であっても、遊技状態の全てを初期状
態とすることが好ましくない場合がある。すなわち、遊
技状態を初期状態とするときに、例えば遊技者にとって
有利な遊技状態であることを示す乱数の判定値とその判
定値の初期値との同期をとることが可能であるため、停
電前に得られていた遊技者にとって有利な遊技状態が、
停電発生後に遊技を始めた者によって不当に得られてし
まうおそれがある。
遊技者に不利益がもたらされることを防止することがで
きるとともに、遊技店での遊技機運用上の利便性を向上
させることに加えて、遊技者に不当な利益がもたらされ
ることを防止することが可能な遊技機を提供することを
目的とする。
所定の遊技を行うことが可能な遊技機であって、遊技機
に設けられた電気部品を制御するための電気部品制御マ
イクロコンピュータを含む電気部品制御手段と、電気部
品制御マイクロコンピュータが制御を行う際に発生する
変動データを記憶する変動データ記憶手段(例えば、R
AM)と、電源断時から少なくとも所定期間は電源断直
前の変動データ記憶手段の記憶内容の保持が可能な記憶
内容保持手段と、所定の操作状態とすることにより一部
の変動データを除く変動データについて初期化すること
が可能なクリア手段(例えば、クリアスイッチ921)
を備えることを特徴とするものである。
化されない変動データは、遊技者に有利な遊技状態とす
るか否かの判定に用いるために更新される判定用カウン
タデータ(例えば、特定遊技状態とするか否かを判断す
るための特別図柄判定用乱数カウンタの判定値)を含む
ことが好ましい。
より初期化される変動データは、少なくとも遊技状態に
かかわるデータ(例えば、確変か否か、特別図柄や普通
図柄の変動時間の短縮、可変入賞球装置15の開放時間
の延長や開放時間の増加等、通常の遊技状態よりも次回
の大当りを発生させるまでの遊技媒体の使用量を抑制可
能な状態、大当り状態か否かなどを示す例えばフラグな
どのデータ)を含むとしてもよい。
より初期化される変動データは、少なくとも価値付与の
数量(例えば、遊技球の払い出し数量や、画像式遊技機
の場合の得点が意味する数量を示す概念である)にかか
わるデータを含むようにしてもよい。
合に、電気部品制御マイクロコンピュータに対してクリ
ア信号を出力し、電気部品制御マイクロコンピュータ
は、クリア信号に応じて変動データを初期化する変動デ
ータ初期化処理(例えば、初期化処理などの、RAMの
記憶内容をクリアする処理を含む処理)を実行するよう
にしてもよい。
リア信号に応じて割込処理を発生させ、変動データ初期
化処理を実行するようにしてもよい。
などの遊技機の裏面側に設けられるものであってもよ
い。
ピュータが搭載される電気部品制御基板(例えば、主制
御基板31や、払出制御基板37など)に設けられるも
のであってもよい。
技の進行に係わる制御を行う遊技制御用マイクロコンピ
ュータであるようにしてもよい。
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図1はパチン
コ遊技機1を正面からみた正面図である。なお、ここで
は、遊技機の一例としてパチンコ遊技機を示すが、本発
明はパチンコ遊技機に限られず、例えばコイン遊技機等
であってもよい。また、画像式の遊技機やスロット機に
適用することもできる。
額縁状に形成されたガラス扉枠2を有する。ガラス扉枠
2の下部表面には打球供給皿3がある。打球供給皿3の
下部には、打球供給皿3からあふれた景品球を貯留する
余剰球受皿4と打球を発射する打球操作ハンドル(操作
ノブ)5が設けられている。ガラス扉枠2の後方には、
遊技盤6が着脱可能に取り付けられている。また、遊技
盤6の前面には遊技領域7が設けられている。
柄を可変表示するための可変表示部9と7セグメントL
EDによる可変表示器10とを含む可変表示装置8が設
けられている。この実施の形態では、可変表示部9に
は、「左」、「中」、「右」の3つの図柄表示エリアが
ある。可変表示装置8の側部には、打球を導く通過ゲー
ト11が設けられている。通過ゲート11を通過した打
球は、球出口13を経て始動入賞口14の方に導かれ
る。通過ゲート11と球出口13との間の通路には、通
過ゲート11を通過した打球を検出するゲートスイッチ
12がある。また、始動入賞口14に入った入賞球は、
遊技盤6の背面に導かれ、始動口スイッチ17によって
検出される。また、始動入賞口14の下部には開閉動作
を行う可変入賞球装置15が設けられている。可変入賞
球装置15は、ソレノイド16によって開状態とされ
る。
状態(大当り状態)においてソレノイド21によって開
状態とされる開閉板20が設けられている。この実施の
形態では、開閉板20が大入賞口を開閉する手段とな
る。開閉板20から遊技盤6の背面に導かれた入賞球の
うち一方(Vゾーン)に入った入賞球はVカウントスイ
ッチ22で検出される。また、開閉板20からの入賞球
はカウントスイッチ23で検出される。可変表示装置8
の下部には、始動入賞口14に入った入賞球数を表示す
る4個の表示部を有する始動入賞記憶表示器18が設け
られている。この例では、4個を上限として、始動入賞
がある毎に、始動入賞記憶表示器18は点灯している表
示部を1つずつ増やす。そして、可変表示部9の可変表
示が開始される毎に、点灯している表示部を1つ減ら
す。
設けられ、遊技球の入賞口19,24への入賞は入賞口
スイッチ19a,24aによって検出される。遊技領域
7の左右周辺には、遊技中に点滅表示される装飾ランプ
25が設けられ、下部には、入賞しなかった打球を吸収
するアウト口26がある。また、遊技領域7の外側の左
右上部には、効果音を発する2つのスピーカ27が設け
られている。遊技領域7の外周には、遊技効果LED2
8aおよび遊技効果ランプ28b,28cが設けられて
いる。
の近傍に、景品球払出時に点灯する賞球ランプ51が設
けられ、他方のスピーカ27の近傍に、補給球が切れた
ときに点灯する球切れランプ52が設けられている。さ
らに、図1には、パチンコ遊技台1に隣接して設置さ
れ、プリペイドカードが挿入されることによって球貸し
を可能にするカードユニット50も示されている。
あるか否かを示す使用可表示ランプ151、カード内に
記録された残額情報に端数(100円未満の数)が存在
する場合にその端数を打球供給皿3の近傍に設けられる
度数表示LEDに表示させるための端数表示スイッチ1
52、カードユニット50がいずれの側のパチンコ遊技
機1に対応しているのかを示す連結台方向表示器15
3、カードユニット50内にカードが投入されているこ
とを示すカード投入表示ランプ154、記録媒体として
のカードが挿入されるカード挿入口155、およびカー
ド挿入口155の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット50を解放
するためのカードユニット錠156が設けられている。
レールを通って遊技領域7に入り、その後、遊技領域7
を下りてくる。打球が通過ゲート11を通ってゲートス
イッチ12で検出されると、可変表示器10の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口14に入り始動口スイッチ17で検出されると、図柄
の変動を開始できる状態であれば、可変表示部9内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を1増やす。
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板20が、一定時間経過する
まで、または、所定個数(例えば10個)の打球が入賞
するまで開放する。そして、開閉板20の開放中に打球
が特定入賞領域に入賞しVカウントスイッチ22で検出
されると、継続権が発生し開閉板20の開放が再度行わ
れる。継続権の発生は、所定回数(例えば15ラウン
ド)許容される。
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器10における停止図柄が所定の図
柄(当り図柄)である場合に、可変入賞球装置15が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器10における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置15の開放時間と
開放回数が高められる。
ている各基板について説明する。図2に示すように、パ
チンコ遊技機1の裏面では、枠体2A内の機構板の上部
に球貯留タンク38が設けられ、パチンコ遊技機1が遊
技機設置島に設置された状態でその上方から遊技球が球
貯留タンク38に供給される。球貯留タンク38内の遊
技球は、誘導樋39を通って球払出機構(図示せず)に
至る。
る可変表示制御ユニット29、遊技制御用マイクロコン
ピュータ等が搭載された遊技制御基板(主基板)31が
設置されている。また、球払出制御を行う払出制御用マ
イクロコンピュータ等が搭載された払出制御基板37、
およびモータの回転力を利用して打球を遊技領域7に発
射する打球発射装置が設置されている。さらに、装飾ラ
ンプ25、遊技効果LED28a、遊技効果ランプ28
b,28c、賞球ランプ51および球切れランプ52に
信号を送るためのランプ制御基板35、スピーカ27か
らの音声発生を制御するための音声制御基板70および
打球発射装置を制御するための発射制御基板91も設け
られている。なお、払出制御基板37には、エラー表示
用LED374も搭載されている。
VおよびDC5Vを作成する電源回路が搭載された電源
基板910が設けられ、上方には、各種情報を遊技機外
部に出力するための各端子を備えたターミナル基板16
0が設置されている。ターミナル基板160には、少な
くとも、後述する球切れ検出スイッチ167の出力を導
入して外部出力するための球切れ用端子、賞球個数信号
を外部出力するための賞球用端子および球貸し個数信号
を外部出力するための球貸し用端子が設けられている。
また、中央付近には、主基板31からの各種情報を遊技
機外部に出力するための各端子を備えた情報端子盤(外
部情報出力装置)34が設置されている。
び音声制御基板70からの信号を、枠側に設けられてい
る遊技効果LED28a、遊技効果ランプ28b,28
c、賞球ランプ51および球切れランプ52に供給する
ための電飾中継基板A77および度数表示LED等を搭
載した残高表示基板74が示されている。また、この実
施の形態では、各基板(例えば、主基板31、払出制御
基板37)に含まれる変動データ記憶手段(例えば、バ
ックアップRAM)に記憶されたバックアップデータを
クリアするためのクリアスイッチ921が搭載されたス
イッチ基板190が設けられている。なお、スイッチ基
板190には、例えば主基板などの他の基板と接続され
るコネクタ(図44、図45参照)が設けられている。
さらに、図示はしないが、信号中継の必要に応じて他の
中継基板も設けられる。
背面からみた背面図である。球貯留タンク38に貯留さ
れた遊技球は誘導樋39を通り、図3に示されるよう
に、球切れ検出器(球切れスイッチ)187a,187
bを通過して球供給樋186a,186bを経て球払出
装置97に至る。球払出装置97から払い出された遊技
球は、連絡口45を通ってパチンコ遊技機1の前面に設
けられている打球供給皿3に供給される。連絡口45の
側方には、パチンコ遊技機1の前面に設けられている余
剰玉受皿4に連通する余剰玉通路46が形成されてい
る。入賞にもとづく景品球が多数払い出されて打球供給
皿3が満杯になり、ついには遊技球が連絡口45に到達
した後さらに遊技球が払い出されると遊技球は、余剰玉
通路46を経て余剰玉受皿4に導かれる。さらに遊技球
が払い出されると、感知レバー47が満タンスイッチ4
8を押圧して満タンスイッチ48がオンする。その状態
では、球払出装置97内のステッピングモータの回転が
停止して球払出装置97の動作が停止するとともに打球
発射装置34の駆動も停止する。
チ(図示せず)、始動口スイッチ17およびVカウント
スイッチ22からの信号が、主基板31に送られる。主
基板31のCPU56は、始動口スイッチ17がオンす
ると6個の賞球払出に対応した入賞が発生したことを知
る。また、カウントスイッチ23がオンすると15個の
賞球払出に対応した入賞が発生したことを知る。そし
て、入賞口スイッチがオンすると10個の賞球払出に対
応した入賞が発生したことを知る。なお、この実施の形
態では、例えば、入賞口24に入賞した遊技球は、入賞
口24からの入賞球流路に設けられている入賞口スイッ
チ24aで検出され、入賞口19に入賞した遊技球は、
入賞口19からの入賞球流路に設けられている入賞口ス
イッチ19aで検出される。
クリアスイッチ921の構成の一例を示す外観構成図で
ある。クリアスイッチ921は、本例では、「OF
F」、「ON」および「クリア」の選択切り換えがされ
る切換操作スイッチ921aを有する。クリアスイッチ
921は、「OFF」が選択されているときは何らの信
号も発生せずに動作停止中となっており、「ON」が選
択されているときはハイレベルの信号を出力する。クリ
アスイッチ921は、この例では、遊技機1に対する電
源供給のオン/オフ切換のためのスイッチ(後述する電
源スイッチ920)と連動された構成とされている。従
って、クリアスイッチ921で「OFF」が選択されて
いるときには遊技機1の電源供給が停止された状態(遊
技機の電源がオフの状態)にあり、「ON」および「ク
リア」が選択されているときには遊技機1が稼動してい
る状態(遊技機の電源がオンの状態)にある。また、ク
リアスイッチ921は、「クリア」が選択されていると
きに、ローレベルのクリア信号を出力する。なお、クリ
アスイッチ921は、電源スイッチ920と連動されな
い構成とされていてもよい。
例を示すブロック図である。なお、図5には、払出制御
基板37、ランプ制御基板35、音制御基板70、発射
制御基板91、表示制御基板80およびスイッチ基板1
90も示されている。主基板31には、プログラムに従
ってパチンコ遊技機1を制御する基本回路53と、ゲー
トスイッチ12、始動口スイッチ17、Vカウントスイ
ッチ22、カウントスイッチ23、球切れスイッチ18
7、入賞口スイッチ19a,24aおよび賞球カウント
スイッチ301Aからの信号を基本回路53に与えるス
イッチ回路58と、可変入賞球装置15を開閉するソレ
ノイド16および開閉板20を開閉するソレノイド21
等を基本回路53からの指令に従って駆動するソレノイ
ド回路59とが搭載されている。なお、この実施の形態
では、スイッチ回路58は、スイッチ基板190に搭載
されたクリアスイッチ921からの信号をも基本回路5
3に与える。
に従って、大当りの発生を示す大当り情報、可変表示部
9の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路64を含む。
ム等を記憶するROM54、ワークメモリとして使用さ
れる記憶手段の一例であるRAM55、プログラムに従
って制御動作を行うCPU56およびI/Oポート部5
7を含む。この実施の形態では、ROM54,RAM5
5はCPU56に内蔵されている。すなわち、CPU5
6は、1チップマイクロコンピュータである。なお、1
チップマイクロコンピュータは、少なくともRAM55
が内蔵されていればよく、ROM54およびI/Oポー
ト部57は外付けであっても内蔵されていてもよい。ま
た、I/Oポート部57は、マイクロコンピュータにお
ける情報入出力可能な端子である。
本回路53をリセットするためのシステムリセット回路
65と、基本回路53から与えられるアドレス信号をデ
コードしてI/Oポート部57のうちのいずれかのI/
Oポートを選択するための信号を出力するアドレスデコ
ード回路67とが設けられている。なお、球払出装置9
7から主基板31に入力されるスイッチ情報もあるが、
図5ではそれらは省略されている。
発射制御基板91上の回路によって制御される駆動モー
タ94で駆動される。そして、駆動モータ94の駆動力
は、操作ノブ5の操作量に従って調整される。すなわ
ち、発射制御基板91上の回路によって、操作ノブ5の
操作量に応じた速度で打球が発射されるように制御され
る。
板35に搭載されているランプ制御手段が、遊技盤に設
けられている始動記憶表示器18、ゲート通過記憶表示
器41および装飾ランプ25の表示制御を行うととも
に、枠側に設けられている遊技効果ランプ・LED28
a,28b,28c、賞球ランプ51および球切れラン
プ52の表示制御を行う。また、特別図柄を可変表示す
る可変表示部9および普通図柄を可変表示する可変表示
器10の表示制御は、表示制御基板80に搭載されてい
る表示制御手段によって行われる。
ブロック図である。図6に示すように、第1の電源監視
回路(第1の電源監視手段、あるいは電源監視手段)か
らの電圧低下信号が、CPU56のマスク不能割込端子
(XNMI端子)に接続されている。第1の電源監視回
路は、遊技機が使用する各種直流電源のうちのいずれか
の電源の電圧を監視して電源電圧低下を検出する回路で
ある。この実施の形態では、VSLの電源電圧を監視して
電圧値が所定値以下になるとローレベルの電圧低下信号
を発生する。VSLは、遊技機で使用される直流電圧のう
ちで最大のものであり、この例では+30Vである。従
って、CPU56は、割込処理によって電源断の発生を
確認することができる。なお、この実施の形態では、第
1の電源監視回路は、後述する電源基板に搭載されてお
り、割込処理によって電源断の発生が確認される。
されているが、この実施の形態では、システムリセット
回路65は、第2の電源監視回路(第2の電源監視手
段)も兼ねている。すなわち、リセットIC651は、
電源投入時に、外付けのコンデンサの容量で決まる所定
時間だけ出力をローレベルとし、所定時間が経過すると
出力をハイレベルにする。すなわち、リセット信号をハ
イレベルに立ち上げてCPU56を動作可能状態にす
る。また、リセットIC651は、第1の電源監視回路
が監視する電源電圧と等しい電源電圧であるVSLの電源
電圧を監視して電圧値が所定値(第1の電源監視回路が
電圧低下信号を出力する電源電圧値よりも低い値)以下
になるとローレベルの電圧低下信号を発生する。従っ
て、CPU56は、第1の電源監視回路からの電圧低下
信号に応じて所定の電力供給停止時処理を行った後、シ
ステムリセットされる。なお、この実施の形態では、リ
セット信号と第2の電源監視回路からの電圧低下信号と
は同一の信号である。
らのリセット信号は、NAND回路947に入力される
とともに、反転回路(NOT回路)944を介してカウ
ンタIC941のクリア端子に入力される。カウンタI
C941は、クリア端子への入力がローレベルになる
と、発振器943からのクロック信号をカウントする。
そして、カウンタIC941のQ5出力がNOT回路9
45,946を介してNAND回路947に入力され
る。また、カウンタIC941のQ6出力は、フリップ
フロップ(FF)942のクロック端子に入力される。
フリップフロップ942のD入力はハイレベルに固定さ
れ、Q出力は論理和回路(OR回路)949に入力され
る。OR回路949の他方の入力には、NAND回路9
47の出力がNOT回路948を介して導入される。そ
して、OR回路949の出力が、CPU56のリセット
端子に接続されている。このような構成によれば、電源
投入時に、CPU56のリセット端子に2回のリセット
信号(ローレベル信号)が与えられるので、CPU56
は、確実に動作を開始する。
出電圧(電圧低下信号を出力することになる電圧)を+
22Vとし、第2の電源監視回路の検出電圧を+9Vと
する。そのように構成した場合には、第1の電源監視回
路と第2の電源監視回路とは、同一の電源VSLの電圧を
監視するので、第1の電圧監視回路が電圧低下信号を出
力するタイミングと第2の電圧監視回路が電圧低下信号
を出力するタイミングの差を所望の所定期間に確実に設
定することができる。所望の所定期間とは、第1の電源
監視回路からの電圧低下信号に応じて電力供給停止時処
理を開始してから電力供給停止時処理が確実に完了する
までの期間である。
号を出力することになる第1検出条件は+30V電源電
圧が+22Vにまで低下したことであり、第2の電源監
視手段が検出信号を出力することになる第2検出条件は
+30V電源電圧が+9Vにまで低下したことになる。
ただし、ここで用いられている電圧値は一例であって、
他の値を用いてもよい。
監視回路および第2の電圧監視回路の監視電圧として+
5V電源電圧を用いることも可能である。その場合に
も、第1の電圧監視回路の検出電圧は、第2の電圧監視
回路の検出電圧よりも高く設定される。
から電力が供給されていない間、RAMの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、+5V電源が復旧すると、シ
ステムリセット回路65からリセット信号が発せられる
ので、CPU56は、通常の動作状態に復帰する。その
とき、必要なデータがバックアップRAMに保存されて
いるので、停電等からの復旧時に停電発生時の遊技状態
に復帰することができる。
のリセット端子に2回のリセット信号(ローレベル信
号)が与えられる構成が示されたが、リセット信号の立
ち上がりタイミングが1回しかなくても確実にリセット
解除されるCPUを使用する場合には、符号941〜9
49で示された回路素子は不要である。その場合、リセ
ットIC651の出力がそのままリセット端子に接続さ
れる。
は、I/Oポート(PIO)およびタイマ/カウンタ回
路(CTC)も内蔵している。PIOは、PB0〜PB
3の4ビットおよびPA0〜PA7の1バイトのポート
を有する。PB0〜PB3およびPA0〜PA7のポー
トは、入力/出力いずれにも設定できる。ただし、この
実施の形態では内蔵PIOを使用しない。その場合に
は、例えば、全ポートを入力モードとして、全ポートを
グラウンドレベルに接続する。なお、電源投入時に、P
IOは自動的に入力モードに設定される。
90に搭載されたクリアスイッチ921の出力信号が、
入力ポート570を介して入力される。なお、入力ポー
ト570には、Vカウントスイッチ22などの他の各ス
イッチの出力信号も入力されている。このような構成に
よれば、クリアスイッチ921の切換により出力信号が
クリア信号(ローレベル信号)とされていると、CPU
56にクリア信号が与えられるので、CPU56により
変動データ記憶手段の記憶内容が初期データとされる処
理が行われるが、その詳細は後述する。
例を示すブロック図である。電源基板910は、主基板
31、表示制御基板80、音声制御基板70、ランプ制
御基板35および払出制御基板37等の電気部品制御基
板と独立して設置され、遊技機内の各電気部品制御基板
および機構部品が使用する電圧を生成する。この例で
は、AC24V、VSL(DC+30V)、DC+21
V、DC+12VおよびDC+5Vを生成する。また、
バックアップ電源となるコンデンサ916は、DC+5
Vすなわち各基板上のIC等を駆動する電源のラインか
ら充電される。
圧を24Vに変換する。AC24V電圧は、コネクタ9
15に出力される。また、整流回路912は、AC24
Vから+30Vの直流電圧を生成し、DC−DCコンバ
ータ913およびコネクタ915に出力する。DC−D
Cコンバータ913は、+22V、+12Vおよび+5
Vを生成してコネクタ915に出力する。コネクタ91
5は例えば中継基板に接続され、中継基板から各電気部
品制御基板および機構部品に必要な電圧の電力が供給さ
れる。なお、トランス911の入力側には、遊技機に対
する電源供給を停止したり開始させたりするための電源
スイッチ920が設置されている。
ラインは分岐してバックアップ+5Vラインを形成す
る。バックアップ+5Vラインとグラウンドレベルとの
間には大容量のコンデンサ916が接続されている。コ
ンデンサ916は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップRAM(電源
バックアップされているRAMすなわち記憶内容保持状
態となりうる記憶手段)に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
+5Vラインとバックアップ+5Vラインとの間に、逆
流防止用のダイオード917が挿入される。
源から充電可能な電池を用いてもよい。電池を用いる場
合には、+5V電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。
の電源監視回路を構成する電源監視用IC902が搭載
されている。電源監視用IC902は、VSL電源電圧を
導入し、VSL電源電圧を監視することによって電源断の
発生を検出する。具体的には、VSL電源電圧が所定値
(この例では+22V)以下になったら、電源断が生ず
るとして電圧低下信号を出力する。なお、監視対象の電
源電圧は、各電気部品制御基板に搭載されている回路素
子の電源電圧(この例では+5V)よりも高い電圧であ
ることが好ましい。この例では、交流から直流に変換さ
れた直後の電圧であるVSLが用いられている。電源監視
用IC902からの電圧低下信号は、主基板31や払出
制御基板37等に供給される。
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のCPUが暫くの間動作しうる程度の電圧で
ある。また、電源監視用IC902が、CPU等の回路
素子を駆動するための電圧(この例では+5V)よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、CPUが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。さらに、監視電圧
としてVSL(+30V)を用いる場合には、遊技機の各
種スイッチに供給される電圧が+12Vであることか
ら、電源瞬断時のスイッチオン誤検出の防止も期待でき
る。すなわち、+30V電源の電圧を監視すると、+3
0V作成の以降に作られる+12Vが落ち始める以前の
段階でそれの低下を検出できる。よって、+12V電源
の電圧が低下するとスイッチ出力がオン状態を呈するよ
うになるが、+12Vより早く低下する+30V電源電
圧を監視して電源断を認識すれば、スイッチ出力がオン
状態を呈する前に電源復旧待ちの状態に入ってスイッチ
出力を検出しない状態となることができる。
制御基板とは別個の電源基板910に搭載されているの
で、第1の電源監視回路から複数の電気部品制御基板に
電圧低下信号を供給することができる。電圧低下信号を
必要とする電気部品制御基板が幾つあっても第1の電源
監視手段は1つ設けられていればよいので、各電気部品
制御基板における各電気部品制御手段が後述する復帰制
御を行っても、遊技機のコストはさほど上昇しない。
用IC902の検出出力(電圧低下信号)は、バッファ
回路918,919を介してそれぞれの電気部品制御基
板(例えば主基板31と払出制御基板37)に伝達され
るが、例えば、1つの検出出力を中継基板に伝達し、中
継基板から各電気部品制御基板に同じ信号を分配する構
成でもよい。また、電圧低下信号を必要とする基板数に
応じたバッファ回路を設けてもよい。
は、主基板31におけるCPU56が実行するメイン処
理を示すフローチャートである。遊技機に対する電源が
投入されると、メイン処理において、CPU56は、ま
ず、必要な初期設定を行う(ステップS1)。
を介して入力されるクリアスイッチ921の出力信号の
状態を、本例では1回だけ確認する(ステップS2)。
クリアスイッチ921がオン(図4の「クリア」が選択
されている状態)である場合には、ローレベルのクリア
信号が出力されている。従って、CPU56は、クリア
スイッチ921がオンとされていれば、部分初期化処理
を実行する(ステップS2a)。
では、電源スイッチ920のオンと同時に稼動状態(図
4の「ON」が選択されている状態)となり、その後の
判断により例えば直ちにオンとされる(例えば、図4の
「ON」を経由してそのまま「クリア」に切り替られて
オンとされる)。また、クリアスイッチ921は、電源
スイッチ920押下後の例えば所定期間内にオンとされ
てもよい。なお、クリアスイッチ921が電源スイッチ
920と連動された構成でない場合には、電源スイッチ
920がオンする前にオンとされていてもよい。電源ス
イッチ920押下後にオン状態とされることを考慮し
て、ステップS2の判定前にディレイ時間をおいてもよ
い。また、CPU56がクリアスイッチ921の出力信
号の状態を確認する時期は、電源が投入されたあとの所
定期間内であれば何時であってもよい。また、CPU5
6がクリアスイッチ921の出力信号の状態を2回以上
確認する構成としてもよい。
アスイッチ921がオンの状態でなければ(すなわち、
図4の「クリア」でなく、「ON」が選択されている状
態)、CPU56は、電源断時にバックアップRAM領
域のデータ保護処理(例えばパリティデータの付加等の
停電発生NMI処理)が行われたか否か確認する(ステ
ップS3)。この実施の形態では、不測の電源断が生じ
た場合には、バックアップRAM領域のデータを保護す
るための処理が行われている。そのような保護処理が行
われていた場合をバックアップありとする。バックアッ
プなしを確認したら、CPU56は初期化処理を実行す
る(ステップS3,S4)。なお、この実施の形態で
は、バックアップRAM領域にバックアップデータがあ
るか否かは、電源断時にバックアップRAM領域に設定
されるバックアップフラグの状態によって確認される。
例えば、バックアップフラグ領域に「55H」が設定さ
れていればバックアップあり(オン状態)を意味し、
「55H」以外の値が設定されていればバックアップな
し(オフ状態)を意味する。バックアップフラグ領域に
設定されている「55H」は、停電発生NMI処理にお
いてバックアップRAM領域のデータ保護処理が完了し
たときに設定されたデータであり、バックアップRAM
領域のデータにもとづくパリティコードである。
ータがある場合には、CPU56は、バックアップRA
M領域のデータチェック(例えばパリティチェック)を
行う(ステップS5)。不測の電源断が生じた後に復旧
した場合には、バックアップRAM領域のデータは保存
されていたはずであるから、チェック結果は正常にな
る。チェック結果が正常でない場合には、内部状態を電
源断時の状態に戻すことができないので、停電復旧時で
ない電源投入時に実行される初期化処理を実行する(ス
テップS6,S4)。
は、内部状態を電源断時の状態に戻すための遊技状態復
旧処理を行う(ステップS7)。図9に示すように、バ
ックアップフラグの値が「55H」に設定され、かつ、
チェック結果が正常である場合に、ステップS7の遊技
状態復旧処理が実行される。そして、バックアップRA
M領域に保存されていたPC(プログラムカウンタ)の
退避値がPCに設定され、そのアドレスに復帰する(ス
テップS8)。
が完了すると、メイン処理で、タイマ割込フラグの監視
(ステップS10)の確認が行われるループ処理に移行
する。なお、ループ内では、表示用乱数更新処理(ステ
ップS9)も実行される。
でクリアスイッチ921がオンでない場合に、バックア
ップデータの有無が確認されていたが、逆に、バックア
ップデータの有無を確認した後、バックアップデータが
存在する場合(さらに、バックアップ領域のチェックを
行い、バックアップ領域のチェック結果が正常であった
ことが確認された場合であってもよい)にクリアスイッ
チ921の操作状態を確認するようにしてもよい。この
場合、ステップS2aの部分初期化処理を終えると、ス
テップS7の遊技状態復旧処理が実行される。
でバックアップデータの有無が確認された後、バックア
ップデータが存在する場合にステップS5でバックアッ
プ領域のチェックが行われたが、逆に、バックアップ領
域のチェック結果が正常であったことが確認された後、
バックアップデータの有無の確認を行うようにしてもよ
い。また、バックアップデータの有無の確認、またはバ
ックアップ領域のチェックの何れか一方の確認を行うこ
とによって、停電復旧処理を実行するか否かを判定して
もよい。
か判断する場合のパリティチェック(ステップS5)の
際に、すなわち、遊技状態を復旧するか否か判断する際
に、保存されていたRAMデータにおける特別プロセス
フラグ等や始動入賞記憶数データによって、遊技機が遊
技待機状態(図柄変動中でなく、大当り遊技中でなく、
確変中でなく、また、始動入賞記憶がない状態)である
ことが確認されたら、遊技状態復旧処理を行わずに初期
化処理を実行するようにしてもよい。
処理(ステップS2a)のあとに、ステップS3のバッ
クアップデータの有無を確認するようにしていたが、部
分初期化処理を終えたら、遊技状態復旧処理(ステップ
S7)が実行されるようにしてもよい。
示すフローチャートである。初期設定処理において、C
PU56は、まず、割込禁止に設定する(ステップS1
a)。割込禁止に設定すると、CPU56は、割込モー
ドを割込モード2に設定し(ステップS1b)、スタッ
クポインタにスタックポインタ指定アドレスを設定する
(ステップS1c)。そして、CPU56は、内蔵デバ
イスレジスタの初期化を行う(ステップS1d)。ま
た、内蔵デバイス(内蔵周辺回路)であるCTC(カウ
ンタ/タイマ)およびPIO(パラレル入出力ポート)
の初期化(ステップS1e)を行った後、RAMをアク
セス可能状態に設定する(ステップS1f)。
6には、マスク可能な割込(INT)のモードとして以
下の3種類のモードが用意されている。なお、マスク可
能な割込が発生すると、CPU56は、自動的に割込禁
止状態に設定するとともに、プログラムカウンタの内容
をスタックにセーブする。
イスがRST命令(1バイト)またはCALL命令(3
バイト)をCPUの内部データバス上に送出する。よっ
て、CPU56は、RST命令に対応したアドレスまた
はCALL命令で指定されるアドレスの命令を実行す
る。リセット時に、CPU56は自動的に割込モード0
になる。よって、割込モード1または割込モード2に設
定したい場合には、初期設定処理において、割込モード
1または割込モード2に設定するための処理を行う必要
がある。
常に0038(h)番地に飛ぶモードである。
(Iレジスタ)の値(1バイト)と内蔵デバイスが出力
する割込ベクタ(1バイト:最下位ビット0)から合成
されるアドレスが、割込番地を示すモードである。すな
わち、割込番地は、上位アドレスが特定レジスタの値と
され下位アドレスが割込ベクタとされた2バイトで示さ
れるアドレスである。従って、任意の(飛び飛びではあ
るが)偶数番地に割込処理を設置することができる。各
内蔵デバイスは割込要求を行うときに割込ベクタを送出
する機能を有している。
内蔵デバイスからの割込要求を容易に処理することが可
能になり、また、プログラムにおける任意の位置に割込
処理を設置することが可能になる。さらに、割込モード
1とは異なり、割込発生要因毎のそれぞれの割込処理を
用意しておくことも容易である。上述したように、この
実施の形態では、初期設定処理のステップS1bにおい
て、CPU56は割込モード2に設定される。
a)の処理を示すフローチャートである。図11に示す
ように、部分初期化処理では、RAMの一部をクリアす
る処理が行われる(ステップS2aa)。すなわち、R
AMに保存されている変動データの一部がクリアされ
る。なお、本例では、少なくとも判定用カウンタ(特別
図柄判定用乱数カウンタ、普通図柄判定用乱数カウン
タ、確率変動とするか否かを示すためのカウンタ、時短
とするか否かを示すためのカウンタなどの遊技状態の判
定に用いられる乱数などの値が格納されているカウン
タ)の内容がクリアされない構成とされている。
て、例えば、遊技状態にかかわる変動データ(例えば、
大当りか否か、確変か否か、時短中か否かなどを示すデ
ータ)がクリアされる。この場合、クリアスイッチ92
1の操作にもとづくRAMの一部クリア処理において、
変動データのうちの一部のデータとして、例えば確変フ
ラグや、時短フラグのみがクリアされるようにしてもよ
い。なお、上記のクリアされるデータは一例であって、
クリアされるデータとしてどのデータが選択されていて
もよい。また、判定用カウンタの一部または全部がクリ
アされる構成としてもよい。
初期設定テーブルのアドレス値にもとづいて、データが
クリアされた作業領域に初期値(初期データ)を設定す
る初期値設定処理(ステップS2ab)が行われる。
4)の処理を示すフローチャートである。図12に示す
ように、初期化処理では、RAMのクリア処理が行われ
る(ステップS4a)。次いで、作業領域初期設定テー
ブルのアドレス値にもとづいて、所定の作業領域(例え
ば、普通図柄判定用乱数カウンタ、普通図柄判定用バッ
ファ、特別図柄左中右図柄バッファ、払出コマンド格納
ポインタなど)に初期値(初期データ)を設定する初期
値設定処理(ステップS4b)が行われる。そして、2
ms毎に定期的にタイマ割込がかかるようにCPU56
に設けられているCTCのレジスタの設定が行われる
(ステップS4c)。すなわち、初期値(初期データ)
として2msに相当する値が所定のレジスタ(時間定数
レジスタ)に設定される。そして、初期設定処理(ステ
ップS1)において割込禁止(図10参照)とされてい
るので、初期化処理を終える前に割込が許可される(ス
テップS4d)。
の内蔵CTCが繰り返しタイマ割込を発生するように設
定される。この実施の形態では、繰り返し周期は2ms
に設定される。そして、図13に示すように、タイマ割
込が発生すると、CPU56は、タイマ割込フラグをセ
ットする(ステップS13)。
タイマ割込フラグがセットされたことを検出すると、タ
イマ割込フラグをリセットするとともに(ステップS1
1)、遊技制御処理を実行する(ステップS12)。以
上の制御によって、この実施の形態では、遊技制御処理
は2ms毎に起動されることになる。なお、この実施の
形態では、タイマ割込処理ではフラグセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。
くとも判定用カウンタはクリアしない構成としている。
従って、判定用カウンタのカウント値(判定値)と初期
値との同期がとられることによって不当に有利な遊技状
態とされてしまう不正行為を防止することができる。す
なわち、判定用カウンタがクリアされるようにすると、
例えば大当りを示す特別図柄判定用乱数の判定値と特別
図柄判定用乱数の初期値との同期をとることが可能とな
り、判定用カウンタがクリアされる前に得られていた例
えば大当りなどの有利な遊技状態を判定用カウンタがク
リアされたあとに不当に得られてしまうおそれがある。
しかし、本例では、少なくとも判定用カウンタはクリア
されないため、上記のような不正行為により不当な遊技
状態が得られることを防止することができる。
は、変動データの一部をクリアするようにしたので、復
旧させる必要のないデータを除く変動データにもとづい
て遊技状態を復旧させることができる。なお、変動デー
タの一部として遊技状態にかかわる変動データをクリア
する構成とすれば、電源断前に得られていた例えば確変
などの有利な遊技状態を、電源投入後に不当に得ること
を防止することができ、あるいは不利な遊技状態を不当
に与えてしまうことを防止することができる。
は、クリアスイッチの操作状態に応じて電源断時の状態
に復旧するか否かの判断が行われる。従って、例えば停
電後の電源復旧時や遊技機の再稼動時などにおいて電源
投入される際に、状況に応じた判断により、バックアッ
プデータ記憶領域の内容にもとづいて電源断時の状態に
復旧させ、あるいは初期データにもとづいて稼動を開始
させることを選択することができる。従って、電源断が
発生しても、遊技者に不利益がもたらされることを防止
することができるとともに、遊技店での遊技機運用上の
利便性を向上させることもできる。
を示すフローチャートである。遊技制御処理において、
CPU56は、まず、スイッチ回路58を介して、ゲー
トセンサ12、始動口センサ17、カウントセンサ23
および入賞口スイッチ19a,24aの状態を入力し、
各入賞口や入賞装置に対する入賞があったか否か判定す
る(スイッチ処理:ステップS21)。
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
(エラー処理:ステップS22)。
の乱数等の各判定用乱数を示す各カウンタ(判定用カウ
ンタ)を更新する処理を行う(ステップS23)。CP
U56は、さらに、停止図柄の種類を決定する乱数等の
表示用乱数を更新する処理を行う(ステップS24)。
処理を行う(ステップS25)。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機1を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う(ステッ
プS26)。普通図柄プロセス処理では、7セグメント
LEDによる可変表示器10を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。
に送出される制御コマンドをRAM55の所定の領域に
設定して制御コマンドを送出する処理を行う(コマンド
制御処理:ステップS27)。
用コンピュータに供給される大当り情報、始動情報、確
率変動情報などのデータを出力するデータ出力処理を行
う(ステップS29)。
たときにソレノイド回路59に駆動指令を行う(ステッ
プS30)。ソレノイド回路59は、駆動指令に応じて
ソレノイド16,21を駆動し、可変入賞球装置15ま
たは開閉板20を開状態または閉状態とする。
検出するためのスイッチ17,23,19a,24aの
検出出力にもとづく賞球数の設定などを行う(ステップ
S31)。具体的には、入賞検出に応じて払出制御基板
37に払出制御コマンドを出力する。払出制御基板37
に搭載されている払出制御用CPU371は、払出制御
コマンドに応じて賞球払出装置97Aを駆動する。
に移行すべきか否かを判定する処理が含まれ、CPU5
6の内部タイマが定期的に発生するタイマ割込にもとづ
くタイマ割込処理で遊技制御処理に移行すべきか否かを
判定するためのフラグがセットされるので、遊技制御処
理の全てが確実に実行される。つまり、遊技制御処理の
全てが実行されるまでは、次回の遊技制御処理に移行す
べきか否かの判定が行われないので、遊技制御処理中の
全ての各処理が実行完了することは保証されている。
が実行する遊技制御処理は、CPU56の内部タイマが
定期的に発生するタイマ割込にもとづくタイマ割込処理
でセットされるフラグに応じて実行されたが、定期的に
(例えば2ms毎)信号を発生するハードウェア回路を
設け、その回路からの信号をCPU56の外部割込端子
に導入し、割込信号によって遊技制御処理に移行すべき
か否かを判定するためのフラグをセットするようにして
もよい。
理の全てが実行されるまでは、フラグの判定が行われな
いので、遊技制御処理中の全ての各処理が実行完了する
ことが保証される。
からの電圧変化信号にもとづくNMIに応じて実行され
る停電発生NMI処理の一例を示すフローチャートであ
る。停電発生NMI処理において、CPU56は、ま
ず、停電時などの電源断時直前の割込許可/禁止状態を
バックアップするために、割込禁止フラグの内容をパリ
ティフラグに格納する(ステップS41)。次いで、割
込禁止に設定する(ステップS42)。停電発生NMI
処理ではRAM内容の保存を確実にするためにチェック
サムの生成処理を行う。その処理中に他の割込処理が行
われたのではチェックサムの生成処理が完了しないうち
にCPUが動作し得ない電圧にまで低下してしまうこと
が考えられるので、まず、他の割込が生じないような設
定がなされる。なお、停電発生NMI処理におけるステ
ップS44〜S50は、電力供給停止時処理の一例であ
る。なお、割込処理中では他の割込がかからないような
仕様のCPUを用いている場合には、ステップS42の
処理は不要である。
グが既にセットされているか否か確認する(ステップS
42)。バックアップフラグが既にセットされていれ
ば、以後の処理を行わない。バックアップフラグがセッ
トされていなければ、以下の電力供給停止時処理を実行
する。すなわち、ステップS44からステップS50の
処理を実行する。
AM領域に格納する(ステップS44)。その後、バッ
クアップフラグをセットする(ステップS45)。そし
て、バックアップRAM領域のバックアップチェックデ
ータ領域に適当な初期値を設定し(ステップS46)、
初期値およびバックアップRAM領域のデータについて
順次排他的論理和をとったあと反転し(ステップS4
7)、最終的な演算値をバックアップパリティデータ領
域に設定する(ステップS48)。また、RAMアクセ
ス禁止状態にする(ステップS49)。さらに、全ての
出力ポートをオフ状態にする(ステップS50)。電源
電圧が低下していくときには、各種信号線のレベルが不
安定になってRAM内容が化ける可能性があるが、この
ようにRAMアクセス禁止状態にしておけば、バックア
ップRAM内のデータが化けることはない。
る。すなわち、何らの処理もしない状態になる。従っ
て、図6に示されたリセットIC651からのシステム
リセット信号によって外部から動作禁止状態にされる前
に、内部的に動作停止状態になる。よって、電源断時に
確実にCPU56は動作停止する。その結果、上述した
RAMアクセス禁止の制御および動作停止制御によっ
て、電源電圧が低下していくことに伴って生ずる可能性
がある異常動作に起因するRAMの内容破壊等を確実に
防止することができる。
I処理では最終部でプログラムをループ状態にしたが、
ホールト(HALT)命令を発行するように構成しても
よい。
した後にセットされるバックアップフラグは、上述した
ように、電源投入時において復旧すべきバックアップデ
ータがあるか否か(停電からの復旧か否か)を判断する
際に使用される。また、ステップS41からS50の処
理は、CPU56がシステムリセット回路65からのシ
ステムリセット信号を受ける前に完了する。換言すれ
ば、システムリセット回路65からのシステムリセット
信号を受ける前に完了するように、電圧監視回路の検出
電圧の設定が行われている。
開始時に、バックアップフラグの確認が行われる。そし
て、バックアップフラグが既にセットされている場合に
は電力供給停止時処理を実行しない。上述したように、
バックアップフラグは、必要なデータのバックアップが
完了し、その後電力供給停止時処理が完了したことを示
すフラグである。従って、例えば、リセット待ちのルー
プ状態で何らかの原因で再度NMIが発生したとして
も、電力供給停止時処理が重複して実行されてしまうよ
うなことはない。
ないような仕様のCPUを用いている場合には、ステッ
プS43の判断は不要である。
成方法の一例を説明するための説明図である。ただし、
図16に示す例では、簡単のために、バックアップデー
タRAM領域のデータのサイズを3バイトとする。電源
電圧低下にもとづく停電発生処理において、図16に示
すように、バックアップチェックデータ領域に、初期デ
ータ(この例では00H)が設定される。次に、「00
H」と「F0H」の排他的論理和がとられ、その結果と
「16H」の排他的論理和がとられる。さらに、その結
果と「DFH」の排他的論理和がとられる。そして、そ
の結果(この例では「39H」)を反転して得られた値
(この例では「C6H」)がバックアップパリティデー
タ領域に設定される。
理においてパリティ診断が行われる。バックアップ領域
の全データがそのまま保存されていれば、電源再投入時
に、図16に示すようなデータがバックアップ領域に設
定されている。
は、電源発生MNI処理にて実行された処理と同様の処
理を行う。すなわち、バックアップチェックデータ領域
に、初期データ(この例では00H)が設定され、「0
0H」と「F0H」の排他的論理和がとられ、その結果
と「16H」の排他的論理和がとられる。さらに、その
結果と「DFH」の排他的論理和がとられる。そして、
その結果(この例では「39H」)を反転した最終演算
結果を得る。バックアップ領域の全データがそのまま保
存されていれば、最終的な演算結果は、「C6H」、す
なわちバックアップチェックデータ領域に設定されてい
るデータと一致する。バックアップRAM領域内のデー
タにビット誤りが生じていた場合には、最終的な演算結
果は「C6H」にならない。
とバックアップチェックデータ領域に設定されているデ
ータとを比較して、一致すればパリティ診断正常とす
る。一致しなければ、パリティ診断異常とする。
制御手段には、遊技機の電源が断しても、所定期間電源
バックアップされる変動データ記憶手段(この例ではバ
ックアップRAM)が設けられ、電源投入時に、CPU
56(具体的にはCPU56が実行するプログラム)
は、変動データ記憶手段がバックアップ状態にあればバ
ックアップデータにもとづいて遊技状態を回復させる遊
技状態復旧処理(ステップS7)を行うように構成され
る。
であれば、変動データ記憶手段に記憶されている全ての
バックアップデータにもとづく遊技状態復旧処理は実行
されず、部分初期化処理(ステップS2a)が実行され
たあと、変動データ記憶手段に記憶されているバックア
ップデータの一部のデータにもとづいて遊技状態復旧処
理が実行される。従って、遊技店員等は、電源スイッチ
920の投入等にもとづく遊技機の電源投入時に、クリ
アスイッチ921を操作することによって、変動データ
記憶手段に記憶されている全てのバックアップデータに
もとづく遊技状態復旧処理を実行するか、変動データ記
憶手段に記憶されているバックアップデータの一部のデ
ータにもとづく遊技状態復旧処理を実行するかを選択す
ることができる。従って、電源断が発生しても遊技者に
不利益がもたらされることを防止することができるとと
もに、遊技店での遊技機運用上の利便性を向上させるこ
ともできる遊技機が提供される。
に電源基板910に電源監視回路が搭載され、図6に示
されたように主基板31にシステムリセット回路65が
搭載されている。そして、電源電圧が低下していくとき
に、システムリセット回路65がローレベルのシステム
リセット信号を発生する時期は、電源監視回路(この例
では電源監視用IC902)がローレベルのNMI割込
信号を発生する時期よりも遅くなるように設定されてい
る。さらに、システムリセット回路65からのローレベ
ルのシステムリセット信号は、CPU56のリセット端
子に入力されている。
源監視用IC902)からの電圧低下信号にもとづいて
停電発生処理(電力供給停止時処理)を実行した後にル
ープ状態に入るのであるが、ループ状態において、リセ
ット状態に入ることになる。すなわち、CPU56の動
作が完全に停止する。+5V電源電圧値以下において
は、CPU56の正常な動作が担保できない(即ち、動
作の管理ができない状態が発生する)が、CPU56は
正常に動作できる電源が供給されている状態でリセット
状態になるので、不定データにもとづいて異常動作して
しまうことは防止される。
56が、電源監視回路からの検出出力の入力に応じてル
ープ状態に入るとともに、システムリセット回路65か
らの検出出力の入力に応じてシステムリセットされるよ
うに構成されている。従って、電源断時に確実なデータ
保存が行われ、遊技者に不利益がもたらされることが防
止される。
C902と、システムリセット回路65は、同一の電源
電圧を監視しているが、異なる電源電圧を監視してもよ
い。例えば、電源基板910の電源監視回路が+30V
電源電圧を監視し、システムリセット回路65が+5V
電源電圧を監視してもよい。そして、システムリセット
回路65がローレベルのシステムリセット信号を発生す
るタイミングは電源監視回路がNMI割込信号を発生す
るタイミングに対して遅くなるように、システムリセッ
ト回路65のしきい値レベル(システムリセット信号を
発生する電圧レベル)が設定される。例えば、しきい値
は4.25Vである。4.25Vは、通常時の電圧より
低いが、CPU56が暫くの間動作しうる程度の電圧で
ある。なお、システムリセット回路65に設けられた遅
延手段の遅延時間(例えばコンデンサの容量)を調整し
て、システムリセット回路65がローレベルのシステム
リセット信号を発生するタイミングを電源監視回路がN
MI割込信号を発生するタイミングに対して遅らせるよ
うにしてもよい。
は、マスク不能割込端子(NMI端子)を介して電源基
板からのNMI割込信号(電源監視手段からのNMI割
込信号)を検知したが、NMI割込信号をマスク可能割
込割込端子(IRQ端子)に導入してもよい。その場合
には、割込処理(IRQ処理)で電力供給停止時処理が
実行される。また、入力ポートを介して電源基板からの
NMI割込信号を検知してもよい。その場合には、メイ
ン処理において入力ポートの監視が行われる。
子を介して電源基板からの割込信号を検知する場合に、
メイン処理のステップS12における遊技制御処理の開
始時にIRQ割込マスクをセットし、遊技制御処理の終
了時にIRQ割込マスクを解除するようにしてもよい。
そのようにすれば、遊技制御処理の開始前および終了後
に割込がかかることになって、遊技制御処理が中途で中
断されることはない。従って、払出制御コマンドを払出
制御基板37に送出しているときなどにコマンド送出が
中断されてしまうようなことはない。よって、停電が発
生するようなときでも、払出制御コマンド等は確実に送
出完了する。
(電力供給停止時処理)において、既にデータがバック
アップされ電力供給停止時処理が既に実行されたことを
示すバックアップフラグがセットされている場合には電
力供給停止時処理を実行しないように構成されている。
電源が断する過程では、再度NMIが発生する可能性が
ある。すると、停電発生処理においてバックアップフラ
グの確認を行わない場合には、再度発生したNMIによ
って再度電力供給停止時処理が実行される。
理では、レジスタの内容をバックアップRAMに格納す
る処理が行われる(図15におけるステップS44参
照)。最初に実行された正規の電力供給停止時処理後の
リセット待ちの状態では電源電圧が徐々に低下していく
ので、レジスタの内容が破壊される可能性もある。すな
わち、レジスタ値は、電源断が検出されたときの状態
(最初にNMIが発生したとき)から変化している可能
性がある。そのような状態で再度電力供給停止時処理が
実行されると、電源断が検出されたときの状態のレジス
タ値とは異なる値がバックアップRAMに格納されてし
まう。すると、電源復旧時に実行される停電復旧処理に
おいて、電源断が検出されたときの状態のレジスタ値と
は異なる値がレジスタに復旧されてしまう。その結果、
電源断時の遊技状態とは異なる遊技状態が再現されてし
まう可能性が生ずる。
る。図17は、図8のステップS7に示された遊技状態
復旧処理の一例を示すフローチャートである。この例で
は、CPU56は、バックアップRAMに保存されてい
た値を各レジスタに復元する(ステップS61)。そし
て、バックアップRAMに保存されていたデータにもと
づいて停電時の遊技状態を確認して復帰させる(ステッ
プS62)。例えば、バックアップRAMに保存されて
いたデータにもとづいて、ソレノイド回路59を介して
ソレノイド16やソレノイド21を駆動し、始動入賞口
14や開閉板20の開閉状態の復旧を行う。また、電源
断中でも保存されていた特別図柄プロセスフラグおよび
普通図柄プロセスフラグの値に応じて、電源断時の特別
図柄プロセス処理の進行状況および普通図柄プロセス処
理の進行状況に対応した制御コマンドを、表示制御基板
80、ランプ制御基板35および音声制御基板70に送
出する(ステップS64)。
元された内部状態に応じて、各種電気部品の状態復元が
行われるとともに、表示制御基板80、ランプ制御基板
35および音声制御基板70に対して、制御状態を電源
断時の状態に戻すための制御コマンド(電源断時の制御
状態を生じさせるための制御コマンド)が送出される。
そのような制御コマンドは、一般に、電源断前に最後に
送出された1つまたは複数の制御コマンドである。
復旧処理によって、以下のような状態復旧が可能であ
る。
0)の状態が復元される。表示制御手段によって制御さ
れる普通図柄の表示状態(可変表示器10の表示状態)
は、電源断時に変動中であった場合を除いて復元され
る。表示制御手段によって制御される特別図柄の表示状
態(可変表示部9の表示状態)は、電源断時に変動中で
あった場合を除いて復元される。さらに、可変表示部9
に表示される背景やキャラクタは、特別図柄変動中およ
び大当り遊技中であった場合を除いて復元される。
は、可変表示パターンの変動時間(例えば10秒)およ
び既に実行した時間(例えば4秒)の情報がバックアッ
プされる。そして、主基板31は、復旧時に、表示パタ
ーンを示す表示制御コマンドおよび停止図柄を示す表示
制御コマンドを表示制御基板80に出力し、残り時間
(上述の例では6秒)経過後に、図柄を停止させるため
表示制御コマンドを出力する。従って、特別図柄の表示
状態は、電源断時に特別図柄の変動中であった場合に
は、復旧時に、表示されていない残りの時間(上述の例
では6秒)につき可変表示が実行される。なお、復旧時
に表示制御基板80に対して出力される表示パターンを
示す表示制御コマンドは、電源断前に出力された表示パ
ターンを示す表示制御コマンドと同じものであってもよ
いが、「停電復旧中です」のような画像を表示させるた
めのコマンドとしてもよい。この場合、「停電復旧中で
す」の表示は、残りの時間(上述の例では6秒)表示さ
れる。なお、特別図柄の変動中に電源断となった場合
の、普通図柄の表示状態にについても、上述と同様の制
御が行われる。
にも、上述した特別図柄の変動中に電源断となった場合
と同様に、ラウンド中あるいはラウンド間のインターバ
ルの残り時間について、復旧時に、表示、音、ランプ、
ソレノイド21などを制御するが、主基板31は、表示
制御基板80に対して電源断前に出力した確定時の図柄
(停止図柄)を指定する表示制御コマンドを出力する。
これにより、ラウンド中あるいはラウンド間の大当り図
柄による演出が可能となり(大当り図柄で大当り演出す
る機種について)、また、大当り終了後の変動開始時に
表示する図柄も表示制御基板80が認識することができ
る。
5、始動記憶表示器18、ゲート通過記憶表示器41、
賞球ランプ51および球切れランプ52の表示状態が復
元される。遊技効果ランプ・LED28a,28b,2
8cの表示状態は、特別図柄変動中および大当り遊技中
であった場合を除いて復元される。ただし、電源断時に
大当り遊技中であった場合には、各制御区間の最初の状
態に復元可能である。各制御区間とは、例えば、大当り
開始報知状態、大入賞口開放前状態、大入賞口開放中状
態、大当り終了報知状態である。なお、特別図柄変動中
に電源断となったあと復旧した場合には、上述した可変
表示部9や可変表示装置10の表示制御と同様に、残り
時間分だけ遊技効果ランプ・LED28a,28b,2
8cの表示状態を制御するようにしてもよいが、消灯ま
たは停電復旧時特有のパターンで点灯/点滅させるよう
にしてもよい。
別図柄変動中および大当り遊技中であった場合を除いて
復元される。ただし、電源断時に大当り遊技中であった
場合には、各制御区間の最初の状態に復元可能である。
なお、特別図柄変動中に電源断となったあと復旧した場
合には、上述した可変表示部9や可変表示装置10の表
示制御と同様に、残り時間分だけ音発生状態を制御する
ようにしてもよいが、無音または停電復旧時特有の音声
パターン(例えば「停電復旧中です」との音声)を出力
するようにしてもよい。
復旧時に、主基板31の遊技制御手段から表示制御手
段、ランプ制御手段および音声制御手段に対して状態復
元のための制御コマンドが送出されるが、表示制御手
段、ランプ制御手段および音声制御手段が電源バックア
ップされる場合には、主基板31からの制御コマンドを
用いることなく、表示制御手段、ランプ制御手段および
音声制御手段が独自に制御状態を復元するように構成し
てもよい。
に搭載されている払出制御手段は、電源バックアップさ
れているので、電源断からの復旧時に、賞球払出状態お
よび球貸し制御状態は、電源断時の状態に復旧する。こ
の実施の形態では、発射制御基板は払出制御手段に接続
されているので、発射制御基板91における制御状態も
同様に復元される。
と、この実施の形態では、CPU56は、前回の電源断
時の割込許可/禁止状態を復帰させるため、バックアッ
プRAMに保存されていたパリティフラグの値を確認す
る(ステップS65)。パリティフラグがクリアであれ
ば、割込許可設定を行う(ステップS66)。一方、パ
リティフラグがオンであれば、そのまま(ステップS1
aで設定された割込禁止状態のまま)遊技状態復旧処理
を終える。
するとメイン処理にリターンするように遊技状態復旧処
理プログラムが構成されているが、電力供給停止時処理
において保存されているスタックポインタが指すスタッ
クエリア(バックアップRAM領域にある)に記憶され
ているアドレス(電源断時のNMI割込発生時に実行さ
れていたアドレス)に戻るようにしてもよい。
が実行されたあとに遊技状態復旧処理(ステップS7)
が行われた場合には、クリアされなかったRAMに記憶
されている変動データにもとづいて遊技状態が復旧され
る。従って、クリアされた変動データにかかわる遊技状
態は復元されない。
あと、復旧処理を終える前まで、または初期化処理を終
える前までの間は、割込禁止状態とする構成としたこと
で、割込みにより処理が中断されることを防止すること
ができるため、初期設定、クリアスイッチ921の操作
状態やバックアップデータ記憶領域の内容に応じて行わ
れる電源断時の状態に復旧させるか否かの判断、部分初
期化処理、および復旧処理(または初期化処理)を確実
に完了させることができる。なお、上記のように復旧処
理を終える前まで割込禁止状態とする構成とした場合で
あっても、電源断時の割込禁止/許可状態をパリティフ
ラグによりバックアップしているため、復旧処理におい
て電源断時の割込禁止/許可状態を確実に復旧させるこ
とができる。
段において、データ保存処理および復旧処理が行われる
場合について説明したが、払出制御手段、音声制御手
段、ランプ制御手段および表示制御手段におけるRAM
の一部も電源バックアップされ、払出制御手段、表示制
御手段、音制御手段およびランプ制御手段も、上述した
ような処理を行ってもよい。ただし、払出制御手段、表
示制御手段、音制御手段およびランプ制御手段は、復旧
時にコマンド送出処理を行う必要はない。
態の一例を示す説明図である。この実施の形態では、払
出制御コマンドは2バイト構成であり、1バイト目はM
ODE(コマンドの分類)を表し、2バイト目はEXT
(コマンドの種類)を表す。なお、図18に示されたコ
マンド形態は一例であって他のコマンド形態を用いても
よい。
を示す説明図である。図19に示された例において、コ
マンドFF00(H)は、払出可能状態を指定する払出
制御コマンドである。コマンドFF01(H)は、払出
停止状態を指定する払出制御コマンドである。また、コ
マンドF0XX(H)は、賞球個数を指定する払出制御
コマンドである。2バイト目の「XX」が払出個数を示
す。
段からFF01(H)の払出制御コマンドを受信すると
賞球払出および球貸しを停止する状態となり、FF00
(H)の払出制御コマンドを受信すると賞球払出および
球貸しができる状態になる。また、賞球個数を指定する
払出制御コマンドを受信すると、受信したコマンドで指
定された個数に応じた賞球払出制御を行う。
一例を示すタイミング図である。この実施の形態では、
払出制御コマンドは2バイト構成であり、例えば、図2
0に示されるように、払出制御信号の1バイト目および
2バイト目が出力されているときに、それぞれINT信
号がオン(この例ではローレベル)になる。INT信号
のオン期間は例えば1μs以上であり、1バイト目と2
バイト目との間には例えば10μs以上の期間があけら
れる。なお、払出制御コマンドは、1バイト構成として
もよい。
が認識可能に1回だけ送出される。認識可能とは、この
例では、INT信号がオン状態になることであり、認識
可能に1回だけ送出されるとは、この例では、払出制御
信号の1バイト目および2バイト目のそれぞれに応じて
INT信号が1回だけオン状態になることである。
ンドを1バイト構成としてもよい。その場合、8ビット
の払出制御信号CD〜CD7によって払出制御コマンド
が出力される。そして、払出制御信号が出力されている
ときに、INT信号がオン(この例ではローレベル)に
なる。INT信号のオン期間は例えば1μs以上であ
る。払出制御手段は、INT信号に応じた割込処理によ
って払出制御信号CD〜CD7を入力する。
段において各処理が行われる場合の例として、払出制御
手段においてデータ保存や復旧などが行われる場合につ
いて説明する。
一構成例を示すブロック図である。図22に示すよう
に、第1の電源監視回路(第1の電源監視手段)からの
電圧低下信号が、バッファ回路960を介して払出制御
用CPU371のマスク不能割込端子(XNMI端子)
に接続されている。第1の電源監視回路は、遊技機が使
用する各種直流電源のうちのいずれかの電源の電圧を監
視して電源電圧低下を検出する回路である。この実施の
形態では、VSLの電源電圧を監視して電圧値が所定値以
下になるとローレベルの電圧低下信号を発生する。VSL
は、遊技機で使用される直流電圧のうちで最大のもので
あり、この例では+30Vである。従って、払出制御用
CPU371は、割込処理によって電源断の発生を確認
することができる
2端子には、主基板31からのINT信号が接続されて
いる。CLK/TRG2端子にクロック信号が入力され
ると、払出制御用CPU371に内蔵されているタイマ
カウンタレジスタCLK/TRG2の値がダウンカウン
トされる。そして、レジスタ値が0になると割込が発生
する。従って、タイマカウンタレジスタCLK/TRG
2の初期値を「1」に設定しておけば、INT信号の入
力に応じて割込が発生することになる。
回路975も搭載されているが、この実施の形態では、
システムリセット回路975は、第2の電源監視回路
(第2の電源監視手段)も兼ねている。すなわち、リセ
ットIC976は、電源投入時に、外付けのコンデンサ
に容量で決まる所定時間だけ出力をローレベルとし、所
定時間が経過すると出力をハイレベルにする。また、リ
セットIC976は、電源基板910に搭載されている
第1の電源監視回路が監視する電源電圧と等しい電源電
圧であるVSLの電源電圧を監視して電圧値が所定値(例
えば+9V)以下になるとローレベルの電圧低下信号を
発生する。従って、電源断時には、リセットIC976
からの電圧低下信号がローレベルになることによって払
出制御用CPU371がシステムリセットされる。な
お、図22に示すように、電圧低下信号はリセット信号
と同じ出力信号である。
めの所定値は、通常時の電圧より低いが、払出制御用C
PU371が暫くの間動作しうる程度の電圧である。ま
た、リセットIC976が、払出制御用CPU371が
必要とする電圧(この例では+5V)よりも高い電圧を
監視するように構成されているので、払出制御用CPU
371が必要とする電圧に対して監視範囲を広げること
ができる。従って、より精密な監視を行うことができ
る。
間、払出制御用CPU371の内蔵RAMの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、遊技機に対する電源が断しても内容は保存され
る。そして、+5V電源が復旧すると、システムリセッ
ト回路975からリセット信号が発せられるので、払出
制御用CPU371は、通常の動作状態に復帰する。そ
のとき、必要なデータがバックアップされているので、
停電等からの復旧時には停電発生時の遊技状態に復帰す
ることができる。
基板910に搭載されている第1の電源監視回路が、遊
技機で使用される直流電圧のうちで最も高い電源VSLの
電圧を監視して、その電源の電圧が所定値を下回ったら
電圧低下信号(電源断検出信号)を発生する。電源断検
出信号が出力されるタイミングでは、IC駆動電圧は、
まだ各種回路素子を十分駆動できる電圧値になってい
る。従って、IC駆動電圧で動作する払出制御基板37
の払出制御用CPU371が所定の電力供給停止時処理
を行うための動作時間が確保されている。
遊技機で使用される直流電圧のうちで最も高い電源VSL
の電圧を監視することになるが、電源断検出信号を発生
するタイミングが、IC駆動電圧で動作する電気部品制
御手段が所定の電力供給停止時処理を行うための動作時
間が確保されるようなタイミングであれば、監視対象電
圧は、最も高い電源VSLの電圧でなくてもよい。すなわ
ち、少なくともIC駆動電圧よりも高い電圧を監視すれ
ば、電気部品制御手段が所定の電力供給停止時処理を行
うための動作時間が確保されるようなタイミングで電源
断検出信号を発生することができる。
は、賞球カウントスイッチ301A等の遊技機の各種ス
イッチに供給される電圧が+12Vであることから、電
源断時のスイッチオン誤検出の防止も期待できる電圧で
あることが好ましい。すなわち、スイッチに供給される
電圧(スイッチ電圧)である+12V電源電圧が落ち始
める以前の段階で、電圧低下を検出できることが好まし
い。よって、少なくともスイッチ電圧よりも高い電圧を
監視することが好ましい。
190に搭載されたクリアスイッチ921の出力信号
が、入力ポート372を介して入力される。なお、入力
ポート372には、本例では、賞球カウントスイッチ3
01Aおよび球貸しカウントスイッチ301Bの各スイ
ッチの出力信号も入力されている。このような構成によ
れば、クリアスイッチ921の切換により出力信号がク
リア信号(ローレベル信号)とされていると、払出制御
用CPU371にクリア信号が与えられるので、払出制
御用CPU371により後述する初期化処理が行われ
る。
ムリセット回路975は、電源投入時に、コンデンサの
容量で決まる期間のローレベルを出力し、その後ハイレ
ベルを出力する。すなわち、リセット解除タイミングは
1回だけである。しかし、図6に示された主基板31の
場合と同様に、複数回のリセット解除タイミングが発生
するような回路構成を用いてもよい。
ン処理を示すフローチャートである。メイン処理では、
払出制御用CPU371は、まず、必要な初期設定を行
う(ステップS701)。
理を示すフローチャートである。初期設定処理におい
て、払出制御用CPU371は、まず、割込禁止に設定
する(ステップS701a)。次に、払出制御用CPU
371は、割込モードを割込モード2に設定し(ステッ
プS701b)、スタックポインタにスタックポインタ
指定アドレスを設定する(ステップS701c)。ま
た、払出制御用CPU371は、内蔵デバイスレジスタ
の初期化(ステップS701d)、CTC(カウンタ/
タイマ)およびPIO(パラレル入出力ポート)の初期
化(ステップS701e)を行ったあと、RAMをアク
セス可能状態に設定する(ステップS701f)。
込としてCH2,CH3のカウントアップにもとづく割
込を使用する。CH2のカウントアップにもとづく割込
は、上述したタイマカウンタレジスタCLK/TRG2
の値が「0」になったときに発生する割込である。従っ
て、ステップS701eにおいて、タイマカウンタレジ
スタCLK/TRG2に初期値「1」が設定される。ま
た、CH3のカウントアップにもとづく割込は、CPU
の内部クロックをカウントダウンしてレジスタ値が
「0」になったら発生する割込であり、後述する2ms
タイマ割込として用いられる。具体的には、CH3のレ
ジスタ値はシステムクロックの1/256周期で減算さ
れる。ステップS701eにおいて、CH3のレジスタ
には、初期値として2msに相当する値が設定される。
なお、CH2に関する割込番地は0074Hであり、C
H3に関する割込番地は0076Hである。
ポート372を介して入力されるクリアスイッチ921
の出力信号の状態を、本例では1回だけ確認する(ステ
ップS702)。クリアスイッチ921がオン(図4の
「クリア」とされている状態)である場合には、その出
力がローレベルとされている。従って、払出制御用CP
U371は、クリアスイッチ921がオンであれば、部
分初期化処理を実行する(ステップS702a)。な
お、クリアスイッチ921は、電源スイッチ920がオ
ンする前にオンとされていてもよく、電源スイッチ92
0と同時にオンとされてもよい。さらに、電源スイッチ
920押下後の例えば所定期間内にオンとされてもよ
い。電源スイッチ920押下後にオン状態とされること
を考慮して、ステップS2の判定前にディレイ時間をお
いてもよい。
えると、または、クリアスイッチ921がオフ状態(図
4の「ON」とされている状態)であれば、払出制御用
CPU371は、払出制御用のバックアップRAM領域
にバックアップデータが存在しているか否かの確認を行
う(ステップS703)。すなわち、例えばバックアッ
プRAM領域に形成されている後述する総合個数記憶ま
たは貸し球個数記憶(図28参照)などの記憶情報の有
無を確認して、例えば未払出の賞球個数および貸し球個
数に関するバックアップデータがないかどうか確認す
る。不測の電源断が生じた場合には、多くの場合何らか
のデータがバックアップRAM領域に保存されており、
バックアップRAM領域のデータは保存されていたはず
であるから、後に復旧した場合の確認結果の多くはバッ
クアップデータありとなる。バックアップデータなしと
いう確認結果であれば、前回の電源オフ時に未払出の遊
技球がなかったことになり、内部状態を電源断時の状態
に戻す必要がないので、停電復旧時でない電源投入時に
実行される初期化処理を実行する(ステップS703,
S704)。なお、本例では、バックアップRAM領域
にバックアップデータが存在しているか否かは、電源断
時にバックアップRAM領域に設定されるバックアップ
フラグによって確認する。
ータが存在している場合には、この実施の形態では、払
出制御用CPU371は、バックアップRAM領域のデ
ータチェック(この例ではパリティチェック)を行う
(ステップS705)。不測の電源断が生じた後に復旧
した場合には、バックアップRAM領域のデータは保存
されていたはずであるから、チェック結果は正常にな
る。チェック結果が正常でない場合には、内部状態を電
源断時の状態に戻すことができないので、停電復旧時で
ない電源投入時に実行される初期化処理を実行する(ス
テップS706,S704)。
CPU371は、内部状態を電源断時の状態に戻すため
の払出状態復旧処理を行う(ステップS707)。そし
て、バックアップRAM領域に保存されていたPC(プ
ログラムカウンタ)の指すアドレスに復帰する(ステッ
プS708)。
4)を終えると、払出制御用CPU371により実行さ
れるメイン処理は、タイマ割込フラグの監視(ステップ
S709)の確認が行われるループ処理に移行する。
02でクリアスイッチ921がオフである場合に、バッ
クアップデータの有無が確認されていたが、逆に、バッ
クアップデータの有無を確認した後、バックアップデー
タが存在する場合(さらに、バックアップ領域のチェッ
クを行い、バックアップ領域のチェック結果が正常であ
ったことが確認された場合であってもよい)にクリアス
イッチ921の操作状態を確認するようにしてもよい。
この場合、ステップS702aの部分初期化処理を終え
ると、払出状態復旧処理(ステップS707)が実行さ
れる。
03でバックアップデータの有無が確認された後、バッ
クアップデータが存在する場合にステップS705でバ
ックアップ領域のチェックが行われたが、逆に、バック
アップ領域のチェック結果が正常であったことが確認さ
れた後、バックアップデータの有無の確認を行うように
してもよい。また、バックアップデータの有無の確認、
またはバックアップ領域のチェックの何れか一方の確認
を行うことによって、停電復旧処理を実行するか否かを
判定してもよい。
か判断する場合のパリティチェック(ステップS70
5)の際などに、すなわち、遊技状態を復旧するか否か
判断する際に、保存されていたRAMデータにおける払
出遊技球数データ等によって、遊技機が払出待機状態
(払出途中でない状態)であることが確認されたら、払
出状態復旧処理を行わずに初期化処理を実行するように
してもよい。
処理(ステップS702a)のあとに、ステップS70
3のバックアップデータの有無を確認するようにしてい
たが、部分初期化処理を終えたら、払出状態復旧処理
(ステップS707)が実行されるようにしてもよい。
02a)の処理を示すフローチャートである。図25に
示すように、部分初期化処理では、レジスタの一部や、
RAMの一部をクリアする処理が行われる(ステップS
702aa)。すなわち、レジスタやRAMの一部のク
リア処理によって、例えば、価値付与の数量にかかわる
変動データ(例えば、総合個数記憶(図28参照)に記
憶されている入賞にもとづき払い出される遊技球の数量
などを示すデータ)など、一部の変動データがクリアさ
れる。
と、作業領域初期設定テーブルのアドレス値にもとづい
て、データがクリアされた作業領域に初期値(初期デー
タ)を設定する初期値設定処理(ステップS702a
b)が行われる。
に、レジスタおよびRAMのクリア処理(ステップS9
01)が行われる(ステップS902)。そして、初期
設定処理(ステップS701a)において割込禁止とさ
れているので、初期化処理を終える前に割込が許可され
る(ステップS903)。
71の内部タイマ(CH3)が繰り返しタイマ割込を発
生するように設定される。また、繰り返し周期は2ms
に設定される。そして、図27に示すように、タイマ割
込が発生すると、払出制御用CPU371は、タイマ割
込フラグをセットする(ステップS712)。なお、2
msタイマ割込処理において、必要ならば、CH3のレ
ジスタに対して初期値再設定が行われる。
09において、タイマ割込フラグがセットされたことを
検出すると、タイマ割込フラグをリセットするとともに
(ステップS710)、払出制御処理を実行する(ステ
ップS711)。以上の制御によって、この実施の形態
では、払出制御処理は2ms毎に起動されることにな
る。なお、この実施の形態では、タイマ割込処理ではフ
ラグセットのみがなされ、払出制御処理はメイン処理に
おいて実行されるが、タイマ割込処理で払出制御処理を
実行してもよい。
に、クリア信号が入力されているか否かを確認するだけ
で、通常の初期化処理を行うか否か決定できる。すなわ
ち、簡単な判断によって、未払出の遊技球について払出
処理再開を行うことなく通常の運用を開始することがで
きる。また、クリア信号が入力されていなければ、払出
制御用CPU371は、バックアップRAMの保存デー
タを確認することで、払出中の状態を復元するか否か決
定できる。すなわち、簡単な判断によって、未払出の遊
技球について払出処理再開を行うことができる。
も、主基板31のCPU56と同様に、パリティチェッ
クコードによって記憶内容保存の確実化を図っている。
データの一部をクリアするようにしたので、復旧させる
必要のないデータを除く変動データにもとづいて遊技状
態を復旧させることができる。なお、変動データの一部
として価値付与の数量にかかわる変動データをクリアす
る構成とすれば、電源断前に得られていた遊技球を、電
源投入後に不当に得ることを防止することができる。
の有無により電源断時の払出状態に復旧するか否かの判
断を行うようにしたことで、停電後の電源復旧時などに
おいて電源投入された時に、バックアップデータ記憶領
域の内容に応じて電源断時の状態に復旧させるか否かの
判断を行うことができる。従って、バックアップデータ
にもとづく制御を実現することができるとともに、不必
要な復旧処理の実行を防止することができる。
であれば、バックアップデータ記憶領域に記憶されてい
る全ての変動データにもとづく遊技状態復旧処理(ステ
ップS707)は実行されず、部分初期化処理(ステッ
プS702a)が実行されたあとに、バックアップデー
タ記憶領域に記憶されている変動データの一部にもとづ
いて遊技状態復旧処理(ステップS707)が実行され
る。従って、遊技店員等は、電源スイッチ920の投入
等にもとづく遊技機の電源投入時に、クリアスイッチ9
21を操作することによって、バックアップデータ記憶
領域(変動データ記憶手段)に記憶されているバックア
ップデータの全てにもとづく遊技状態復旧処理を実行す
るか、バックアップデータ記憶領域に記憶されているバ
ックアップデータの一部にもとづく遊技状態復旧処理を
実行するかを選択することができる。従って、電源断が
発生しても遊技者に不利益がもたらされることを防止す
ることができるとともに、遊技店での遊技機運用上の利
便性を向上させることもできる遊技機が提供される。
タの状態により電源断時の払出状態に復旧するか否かの
判断を行うようにしたことで、停電後の電源復旧時など
において電源投入された時に、バックアップデータ記憶
領域の内容の状態に応じて電源断時の状態に復旧させる
か否かの判断を行うことができる。従って、遊技店員等
がクリアスイッチ921を操作することによって、バッ
クアップデータの一部または全部のどちらにもとづく遊
技状態復旧処理の実行が選択された場合であっても、正
常なバックアップデータにもとづく制御を実現すること
ができるとともに、異常が発生したバックアップデータ
にもとづく復旧処理の実行を防止することができる。
するRAMの使用例を示す説明図である。この例では、
バックアップRAM領域に総合個数記憶(例えば2バイ
ト)および貸し球個数記憶が形成されている。総合個数
記憶は、主基板31の側から指示された払出個数の総数
を記憶するものである。貸し球個数記憶は、未払出の球
貸し個数を記憶するものである。
ド受信処理を示すフローチャートである。主基板31か
らの払出制御用のINT信号は払出制御用CPU371
のCLK/TRG2端子に入力されている。よって、主
基板31からのINT信号がオン状態になると、払出制
御用CPU371に割込がかかり、図29に示す払出制
御コマンドの受信処理が開始される。この実施の形態で
は、受信した払出制御コマンドを格納するための12バ
イトの確定コマンドバッファ領域が設けられている。そ
して、受信した払出制御コマンドの格納位置を示すため
にコマンド受信個数カウンタが用いられる。なお、払出
制御コマンドは、2バイト構成であるから、実質的には
6個の払出制御コマンドを確定コマンドバッファ領域に
格納可能である。
出制御用CPU371は、まず、払出制御コマンドデー
タの入力に割り当てられている入力ポートからデータを
読み込む(ステップS851)。そして、2バイト構成
の払出制御コマンドのうちの1バイト目であるか否か確
認する(ステップS852)。1バイト目であるか否か
は、受信したコマンドの先頭ビットが「1」であるか否
かで確認できる。先頭ビットが「1」であるのは、2バ
イト構成の払出制御コマンドのうちのMODEバイト
(1バイト目)のはずである(図18参照)。先頭ビッ
トが「1」であれば、有効な1バイト目を受信したとし
て、受信したコマンドを確定コマンドバッファ領域にお
けるコマンド受信個数カウンタが示す確定コマンドバッ
ファに格納する(ステップS853)。
ければ、1バイト目を既に受信したか否か確認する(ス
テップS854)。既に受信したか否かは、受信バッフ
ァ(ステップS853における確定コマンドバッファ)
に有効なデータが設定されているか否かで確認できる。
受信した1バイトのうちの先頭ビットが「0」であるか
否か確認する。そして、先頭ビットが「0」であれば、
有効な2バイト目を受信したとして、受信したコマンド
を、確定コマンドバッファ領域におけるコマンド受信個
数カウンタ+1が示す確定コマンドバッファに格納する
(ステップS855)。先頭ビットが「0」であるの
は、2バイト構成の払出制御コマンドのうちのEXTバ
イト(2バイト目)のはずである(図18参照)。な
お、ステップ845のYのあとの確認で、受信した1バ
イトのうちの先頭ビットが「0」でなければ、処理を終
了する。
コマンドデータを格納すると、コマンド受信個数カウン
タに2を加算する(ステップS856)。そして、コマ
ンド受信カウンタが12以上であるか否か確認し(ステ
ップS857)、12以上であればコマンド受信個数カ
ウンタをクリアする(ステップS858)。
理を示すフローチャートである。払出制御処理におい
て、払出制御用CPU371は、まず、中継基板72を
介して入力ポート372bに入力される賞球カウントス
イッチ301A、球貸しカウントスイッチ301Bがオ
ンしたか否かを判定する(スイッチ処理:ステップS7
51)。
(例えば、払出モータ289の回転数を検出するモータ
位置センサ)からの信号入力状態を確認してセンサの状
態判定などを行う(入力判定処理:ステップS75
2)。払出制御用CPU371は、さらに、受信した払
出制御コマンドを解析し、解析結果に応じた処理を実行
する(コマンド解析実行処理:ステップS753)。
板31より受信した払出停止指示コマンドに応じて払出
停止状態に設定し、あるいは受信した払出開始指示コマ
ンドに応じて払出停止状態の解除を行う(ステップS7
54)。また、プリペイドカードユニット制御処理を行
う(ステップS755)。
要求に応じて貸し球を払い出す制御を行う(ステップS
756)。さらに、払出制御用CPU371は、総合個
数記憶に格納された個数の賞球を払い出す賞球制御処理
を行う(ステップS757)。そして、払出制御用CP
U371は、出力ポート372cおよび中継基板72を
介して球払出装置97の払出機構部分における払出モー
タ289に向けて駆動信号を出力し、ステップS756
の球貸し制御処理またはステップS757の賞球制御処
理で設定された回転数分払出モータ289を回転させる
払出モータ制御処理を行う(ステップS758)。
89としてステッピングモータが用いられ、払出モータ
289を制御するために1−2相励磁方式が用いられ
る。従って、具体的には、払出モータ制御処理におい
て、8種類の励磁パターンデータが繰り返し払出モータ
289に出力される。また、この実施の形態では、各励
磁パターンデータが4msずつ出力される。
果に応じてエラー表示LED374に所定の表示を行う
(エラー処理:ステップS759)。検出されるエラー
として、例えば、次の8種類がある。
き、または払出モータ289が1回転したときに賞球カ
ウントスイッチ301Aが1個も遊技球の通過を検出し
なかったとき。エラー表示LED374に「0」が表示
される。
したとき、または払出モータ289が1回転したときに
球貸しカウントスイッチ301Bが1個も遊技球の通過
を検出しなかったとき。エラー表示LED374に
「1」が表示される。
球カウントスイッチ301Aが0.5秒以上オンを検出
したとき。エラー表示LED374に「2」が表示され
る。
球貸しカウントスイッチ301Bが0.5秒以上オンを
検出したとき。エラー表示LED374に「3」が表示
される。
9が正常に回転しないとき。具体的には、払出モータ位
置センサのオンが所定期間以上継続したり、オフが所定
期間以上継続した場合。エラー表示LED374に
「4」が表示される。なお、払出モータ球噛みエラーが
生じた場合には、払出制御用CPU371は、50ms
の基準励磁相の出力を行った後、1−2相励磁の励磁パ
ターンデータのうちの4種類の励磁パターンデータを8
ms毎に出力することによる払出モータ289の逆回転
と正回転を繰り返す。
VL信号のオフが検出されたとき。エラー表示LED3
74に「5」が表示される。
定のタイミング以外でプリペイドカードユニット50か
ら信号出力されたことを検出したとき。エラー表示LE
D374に「6」が表示される。
示す払出制御コマンドを受信したとき。エラー表示LE
D374に「7」が表示される。なお、主基板31から
払出開始を示す払出制御コマンドを受信したときには、
その時点から2002ms後に、払出停止状態から払出
可能状態に復帰する。
力する情報信号を制御する処理を行う(出力処理:ステ
ップS760)。なお、情報信号は、貸し球の払出一単
位(例えば25個)ごとに所定時間オンとなり、続いて
所定時間オフを出力する信号である。
からの電圧変化信号にもとづくNMIに応じて実行され
る停電発生NMI処理の一例を示すフローチャートであ
る。なお、この実施の形態では、NMI割込番地は00
66Hである。停電発生NMI処理において、払出制御
用CPU371は、まず、割込禁止フラグの内容をパリ
ティフラグに格納する(ステップS801)。次いで、
割込禁止に設定する(ステップS802)。停電発生N
MI処理では、本例では主基板31において実行された
処理と同様に、RAM内容の保存を確実にするためのチ
ェックサムの生成処理を行う。その処理中に他の割込処
理が行われたのではチェックサムの生成処理が完了しな
いうちに払出制御用CPU371が動作し得ない電圧に
まで低下してしまうことがことも考えられるので、ま
ず、他の割込が生じないような設定がなされる。なお、
停電発生NMI処理におけるステップS804〜S81
0は、電力供給停止時処理の一例である。
いような仕様のCPUを用いている場合には、ステップ
S802の処理は不要である。
クアップフラグが既にセットされているか否か確認する
(ステップS803)。バックアップフラグが既にセッ
トされていれば、以後の処理を行わない。バックアップ
フラグがセットされていなければ、以下の電力供給停止
時処理を実行する。すなわち、ステップS804からス
テップS810の処理を実行する。
AM領域に格納する(ステップS804)。その後、バ
ックアップフラグをセットする(ステップS805)。
そして、バックアップRAM領域のバックアップチェッ
クデータ領域に適当な初期値を設定し(ステップS80
6)、初期値およびバックアップRAM領域のデータに
ついて順次排他的論理和をとったあと反転し(ステップ
S807)、最終的な演算値をバックアップパリティデ
ータ領域に設定する(ステップS808)。また、RA
Mアクセス禁止状態にする(ステップS809)。さら
に、全ての出力ポートをオフ状態にする(ステップS8
10)。電源電圧が低下していくときには、各種信号線
のレベルが不安定になってRAM内容が化ける可能性が
あるが、このようにRAMアクセス禁止状態にしておけ
ば、バックアップRAM内のデータが化けることはな
い。
プ処理にはいる。すなわち、何らの処理もしない状態に
なる。従って、図22に示されたリセットIC976か
らのシステムリセット信号によって外部から動作禁止状
態にされる前に、内部的に動作停止状態になる。よっ
て、電源断時に確実に払出制御用CPU371は動作停
止する。その結果、上述したRAMアクセス禁止の制御
および動作停止制御によって、電源電圧が低下していく
ことに伴って生ずる可能性がある異常動作に起因するR
AMの内容破壊等を確実に防止することができる。な
お、この実施の形態では、停電発生NMI処理では最終
部でプログラムをループ状態にしたが、ホールト(HA
LT)命令を発行するように構成してもよい。
した後にセットされるバックアップフラグは、上述した
ように、電源投入時において復旧すべきバックアップデ
ータがあるか否か(停電からの復旧か否か)を判断する
際に使用される。また、ステップS801からS810
の処理は、払出制御用CPU371がシステムリセット
回路975からのシステムリセット信号を受ける前に完
了する。換言すれば、システムリセット回路975から
のシステムリセット信号を受ける前に完了するように、
電圧監視回路の検出電圧の設定が行われている。
開始時に、バックアップフラグの確認が行われる。そし
て、バックアップフラグが既にセットされている場合に
は電力供給停止時処理を実行しない。上述したように、
バックアップフラグは、必要なデータのバックアップが
完了し、その後電力供給停止時処理が完了したことを示
すフラグである。従って、例えば、リセット待ちのルー
プ状態で何らかの原因で再度NMIが発生したとして
も、電力供給停止時処理が重複して実行されてしまうよ
うなことはない。
ないような仕様のCPUを用いている場合には、ステッ
プS803の判断は不要である。
PU371は、マスク不能外部割込端子(NMI端子)
を介して電源基板からのNMI割込信号(電源監視手段
からのNMI割込信号)を検知したが、NMI割込信号
をマスク可能割込割込端子(IRQ端子)に導入しても
よい。その場合には、IRQ処理によって図31に示さ
れた停電発生NMI処理が実行される。また、入力ポー
トを介してNMI割込信号を検知してもよい。その場合
には、払出制御用CPU371が実行するメイン処理に
おいて、入力ポートの監視が行われる。
成方法の一例を説明するための説明図である。ただし、
図32に示す例では、簡単のために、バックアップデー
タRAM領域のデータのサイズを3バイトとする。電源
電圧低下にもとづく停電発生処理において、図32に示
すように、バックアップチェックデータ領域に、初期デ
ータ(この例では00H)が設定される。次に、「00
H」と「F0H」の排他的論理和がとられ、その結果と
「16H」の排他的論理和がとられる。さらに、その結
果と「DFH」の排他的論理和がとられる。そして、そ
の結果(この例では「39H」)を反転して得られた値
(この例では「C6H」)がバックアップパリティデー
タ領域に設定される。
理においてパリティ診断が行われる。バックアップ領域
の全データがそのまま保存されていれば、電源再投入時
に、図32に示すようなデータがバックアップ領域に設
定されている。
御用CPU371は、図31のステップS806および
ステップS807にて実行された処理と同様の処理を行
う。すなわち、バックアップチェックデータ領域に、初
期データ(この例では00H)が設定され、「00H」
と「F0H」の排他的論理和がとられ、その結果と「1
6H」の排他的論理和がとられる。さらに、その結果と
「DFH」の排他的論理和がとられる。そして、その結
果(この例では「39H」)を反転した最終演算結果を
得る。バックアップ領域の全データがそのまま保存され
ていれば、最終的な演算結果は、「C6H」、すなわち
バックアップチェックデータ領域に設定されているデー
タと一致する。バックアップRAM領域内のデータにビ
ット誤りが生じていた場合には、最終的な演算結果は
「C6H」にならない。
的な演算結果とバックアップチェックデータ領域に設定
されているデータとを比較して、一致すればパリティ診
断正常とする。一致しなければ、パリティ診断異常とす
る。
制御手段には、遊技機の電源が断しても、所定期間電源
バックアップされる記憶手段(この例ではバックアップ
RAM)が設けられ、電源投入時に、払出制御用CPU
371(具体的には払出制御用CPU371が実行する
プログラム)は、記憶手段がバックアップ状態にあれば
バックアップデータにもとづいて払出状態を回復させる
払出状態復旧処理(ステップS707)を行うように構
成される。
る。図33は、図23のステップS707に示された払
出状態復旧処理の一例を示すフローチャートである。こ
の例では、払出制御用CPU371は、バックアップR
AMに保存されていた値をレジスタに復元する(ステッ
プS861)。そして、バックアップRAMに保存され
ていたデータにもとづいて停電時の払出状態を復旧する
ための処理を行う。例えば、賞球中処理中フラグのセッ
ト等を行う。
では、払出制御用CPU371は、前回の電源断時の割
込許可/禁止状態を復帰させるため、バックアップRA
Mに保存されていたパリティフラグの値を確認する(ス
テップS862)。パリティフラグがクリアであれば、
割込許可設定を行う(ステップS863)。一方、パリ
ティフラグがオンであれば、そのまま(ステップS70
1aで設定された割込禁止状態のまま)払出状態復旧処
理を終える。
すると払出制御メイン処理にリターンするように払出状
態復旧処理プログラムが構成されているが、電力供給停
止時処理において保存されているスタックポインタが指
すスタックエリア(バックアップRAM領域にある)に
記憶されているアドレス(電源断時のNMI割込発生時
に実行されていたアドレス)に戻るようにしてもよい。
あと、払出状態復旧処理を終える前まで、または初期化
処理を終える前までは、割込禁止状態とする構成とした
ことで、割込みにより処理が中断されることを防止する
ことができるため、初期設定、バックアップデータ記憶
領域の内容に応じて行われる電源断時の払出状態に復旧
させるか否かの判断、および復旧処理(または初期化処
理)を確実に完了させることができる。なお、上記のよ
うに復旧処理を終える前まで割込禁止状態とする構成と
した場合であっても、電源断時の割込禁止/許可状態を
パリティフラグによりバックアップしているため、復旧
処理において電源断時の割込禁止/許可状態を確実に復
旧させることができる。
a)が実行されたあとに払出状態復旧処理(ステップS
707)が行われた場合には、クリアされなかったレジ
スタやRAMに記憶されている変動データにもとづいて
払出状態が復旧される。従って、クリアされた変動デー
タにかかわる払出状態は復元されない。
NMI割込信号(ここでは、電源断信号)の様子を示す
タイミング図である。遊技機に対する電力供給が断たれ
ると、最も高い直流電源電圧であるVSLの電圧値は徐々
に低下する。そして、この例では、+22Vにまで低下
すると、電源基板910に搭載されている電源監視用I
C902から電源断信号(電圧低下信号)が出力される
(ローレベルになる)。
に示す例では主基板31および払出制御基板37)に導
入され、CPU56および払出制御用CPU371のN
MI端子に入力される。CPU56および払出制御用C
PU371は、上述したNMI処理によって、所定の電
力供給停止時処理を実行する。
の例では+9V)にまで低下すると、主基板31や払出
制御基板37に搭載されているリセットIC651の出
力がローレベルになり、CPU56および払出制御用C
PU371がシステムリセット状態になる。なお、CP
U56および払出制御用CPU371は、システムリセ
ット状態とされる前に、電力供給停止時処理を完了して
いる。
回路を駆動するための+5V)を生成することが可能な
電圧を下回ると、各基板において各回路が動作できない
状態となる。しかし、少なくとも主基板31や払出制御
基板37では、電力供給停止時処理が実行され、CPU
56および払出制御用CPU371がシステムリセット
状態とされている。
めの所定値は、通常時の電圧より低いが、払出制御用C
PU371が暫くの間動作し得る程度の電圧である。ま
た、リセットIC976が、払出制御用CPU371が
必要とする電圧(この例では+5V)よりも高い電圧を
監視するように構成されているので、払出制御用CPU
371が必要とする電圧に対して監視範囲を広げること
ができる。従って、より精密な監視を行うことができ
る。
0に搭載されている電源監視回路が、遊技機で使用され
る直流電圧のうちで最も高い電源VSLの電圧を監視し
て、その電源の電圧が所定値を下回ったら電圧低下信号
(電源断検出信号)を発生する。図34に示すように、
電源断検出信号が出力されるタイミングでは、IC駆動
電圧は、まだ各種回路素子を十分駆動できる電圧値にな
っている。従って、IC駆動電圧で動作する払出制御基
板37の払出制御用CPU371が所定の電力供給停止
時処理を行うための動作時間が確保されている。
で使用される直流電圧のうちで最も高い電源VSLの電圧
を監視することになるが、電源断検出信号を発生するタ
イミングが、IC駆動電圧で動作する電気部品制御手段
が所定の電力供給停止時処理を行うための動作時間が確
保されるようなタイミングであれば、監視対象電圧は、
最も高い電源VSLの電圧でなくてもよい。すなわち、少
なくともIC駆動電圧よりも高い電圧を監視すれば、電
気部品制御手段が所定の電力供給停止時処理を行うため
の動作時間が確保されるようなタイミングで電源断検出
信号を発生することができる。
は、賞球カウントスイッチ301A等の遊技機の各種ス
イッチに供給される電圧が+12Vであることから、電
源断時のスイッチオン誤検出の防止も期待できる電圧で
あることが好ましい。すなわち、スイッチに供給される
電圧(スイッチ電圧)である+12V電源電圧が落ち始
める以前の段階で、電圧低下を検出できることが好まし
い。よって、少なくともスイッチ電圧よりも高い電圧を
監視することが好ましい。
路および他の電圧監視回路の監視電圧として+5V電源
電圧を用いることも可能である。その場合にも、電圧監
視回路の検出電位は、他の電圧監視回路の検出電位より
も高く設定される。
の操作状態にもとづいて電源断時の状態に復旧するか、
あるいは変動データの一部をクリアしたあと遊技状態や
払出状態を復旧するかの判断を行うようにしたことで、
停電後の電源復旧時などの電源投入時に、復旧させる必
要のないデータを除く変動データにもとづいて遊技状態
を復旧させることができる。従って、バックアップデー
タにもとづく制御を実現することができるとともに、不
必要な変動データにもとづく復旧処理の実行を防止する
ことができる。
して、価値付与の数量にかかわる変動データとされた場
合には、電源断前に得られていた遊技球を、電源投入後
に不当に得ることを防止することができる。また、例え
ば、クリアされる一部の変動データとして、遊技状態に
かかわる変動データとされた場合には、電源断前に得ら
れていた例えば確変などの有利な遊技状態を、電源投入
後に不当に得ることを防止することができ、あるいは不
利な遊技状態を不当に与えてしまうことを防止すること
ができる。
いて、少なくとも判定用カウンタをクリアしないように
したことで、判定用カウンタのカウント値と初期値との
同期がとられることによって不当に有利な遊技状態とさ
れてしまう不正行為を防止することができる。すなわ
ち、判定用カウンタがクリアされるようにすると、例え
ば特別図柄判定用乱数のスタート値(通常「0」)から
大当りを示す特別図柄判定用乱数判定値に相当するカウ
ント値までの同期をとることが可能となり、特別図柄判
定用乱数判定値がカウントされるタイミングで不正信号
を主基板31に入力することにより大当りなどの有利な
遊技状態を判定用カウンタがクリアされたあとに不当に
得られてしまうおそれがある。しかし、上述した各実施
の形態では、少なくとも判定用カウンタをクリアしない
構成とし、判定用カウンタについての変動データの内容
を確実に保護する構成としており、特別図柄判定用乱数
から抽出された初期値乱数の値をスタート値として、ス
タートから大当りを示す特別図柄判定用乱数判定値に相
当するカウント値までのタイミングを常時ずらすことが
できるため、上記のような不正行為により不当な遊技状
態が得られることはない。従って、遊技者に不当な利益
がもたらされることを防止することができる。なお、判
定用カウンタのカウント数は常に同じである(すなわ
ち、任意に抽出されたスタート値から最終値までカウン
トしたら、0に戻ってスタート値の前の数値までカウン
トする)。
リアされる一部の変動データは、あらかじめ主基板31
などの制御プログラムに設定されていてもよく、遊技場
の管理者などによって設定するようにしてもよい。遊技
場の管理者などが設定する構成とする場合には、例え
ば、例えば遊技機裏面側にクリアする変動データの範囲
を選択するためのクリア内容設定ボタンを設ける構成と
すればよい。この場合、例えば、クリア内容設定ボタン
が押下されなければオールクリアが設定され、ボタンを
押下するたびにクリアの範囲が移行するようにすればよ
い。例えば、オールクリア(コード0)、確変や時短な
どのフラグのクリア(コード1)、賞球記憶のクリア
(コード2)、大当りフラグのクリア(コード3)、保
留記憶のクリア(コード4)などのようにコードを割り
当てるとともに、選択されているコードが認識できるよ
うに表示する表示手段(例えば7セグメントLED)を
例えば遊技機裏面側に設けるようにすればよい。
1の操作状態にもとづいて電源断時の状態に復旧するか
否かの判断を行うようにしたことで、主基板31に含ま
れる変動データ記憶手段(例えば、バックアップRA
M)に賞球の払出数が記憶されているときに点灯する賞
球未払出ランプを設けた構成としても、クリアスイッチ
921の操作によって賞球の払出数をクリアすることが
できるため、主基板31の変動データ記憶手段に記憶さ
れている賞球の払出数と払出制御基板37の総合個数記
憶(図28参照)に記憶されている賞球の払出数との間
の食い違いによって賞球未払出ランプが誤って点灯し続
けてしまうことを回避することができる。
の状態により電源断時の状態に復旧するか否かの判断を
行うようにしたことで、停電後の電源復旧時などにおい
て電源投入された時に、バックアップデータ記憶領域の
内容の状態に応じて電源断時の状態に復旧させるか否か
の判断を行うことができる。従って、正常なバックアッ
プデータにもとづく制御を実現することができるととも
に、異常が発生したバックアップデータにもとづく復旧
処理の実行を防止することができる。
可能に設けられている遊技盤側にスイッチ基板190を
設け、このスイッチ基板190にクリアスイッチ921
を搭載する構成としたことで、通常は機種変更に伴って
交換される遊技盤にクリアスイッチを設ける構成とする
ことができ、複数機種で共用可能な本体側に搭載するの
と比較して容易に開発することができる。
始したあと、復旧処理を終える前まで、または初期化処
理を終える前までの間(初期準備処理の間)は、割込禁
止状態とする構成としたことで、割込みにより処理が中
断されることを防止することができるため、初期設定、
バックアップデータ記憶領域の内容に応じて行われる電
源断時の状態に復旧させるか否かの判断、および復旧処
理(または初期化処理)を確実に完了させることができ
る。なお、上記のように復旧処理を終える前まで割込禁
止状態とする構成とした場合であっても、電源断時の割
込禁止/許可状態をパリティフラグによりバックアップ
しているため、復旧処理において電源断時の割込禁止/
許可状態を確実に復旧させることができる。この場合、
上記初期準備処理に含まれる処理は一例であり、初期準
備処理は、例えば初期設定処理を開始したあとバックア
ップデータにもとづく復旧を行うか否かを決定するまで
の間の処理など、上述した処理の一部であってもよい。
入後の所定期間内にクリアスイッチ921の所定の操作
状態が確認されたときにバックアップRAMの一部をク
リアする構成としていたが、遊技機1の稼働中にRAM
をクリアする構成としてもよい。
してCH1(2msタイマ割込の設定がされるチャネル
(例えば、CH0)とは別のチャネル)のカウントアッ
プにもとづく割込を使用する。CH1のカウントアップ
にもとづく割込は、タイマカウンタレジスタCLK/T
RG1の値が「0」になったときに発生する割込であ
る。例えば図35に示すように、クリアスイッチ921
の出力信号が、CPU56に内蔵されたCTCのCH1
に対応した入力端子に入力されるように構成する。ま
た、例えば初期設定処理(図10)のCTCの設定(ス
テップS1e)において、クリア信号の入力にもとづく
割込がかかるように、CPU56に設けられているCT
CのCH1に対応するレジスタCLK/TRG1の設定
をしておく。すなわち、レジスタCLK/TRG1に、
初期値(初期データ)として例えば「1」が設定され
る。そして、クリア信号の入力にもとづく割込処理(以
下、CTC1割込処理という)により部分初期化処理が
実行されるように設定しておく。
OR回路949の出力が、AND回路(論理積回路)9
55に入力されている。また、クリアスイッチ921の
出力信号がタイマ956に入力されている。AND回路
955の他方の入力端子には、タイマ956の出力信号
が入力される。そして、AND回路955の出力が、C
PU56のリセット端子に接続されている。
U371周りの構成の一例を示す図である。この例で
は、タイマ/カウンタ割込としてCH1のカウントアッ
プにもとづく割込を使用する。CH1のカウントアップ
にもとづく割込は、タイマカウンタレジスタCLK/T
RG1の値が「0」になったときに発生する割込であ
る。図36に示すように、クリアスイッチ921の出力
信号が、払出制御用CPU371に内蔵されたCTCの
CH1に対応した入力端子に入力されるように構成す
る。また、例えば初期設定処理(図24)のCTCの設
定(ステップS701e)において、クリア信号の入力
にもとづく割込がかかるように、払出制御用CPU37
1に設けられているCTCのCH1に対応するレジスタ
CLK/TRG1の設定をしておく。すなわち、レジス
タCLK/TRG1に、初期値(初期データ)として例
えば「1」が設定される。そして、クリア信号の入力に
もとづく割込処理により、主基板31における処理と同
様に、部分初期化処理が実行されるように設定してお
く。
システムリセット回路975の出力が、AND回路95
5aに入力されている。また、クリアスイッチ921の
出力信号がタイマ956aに入力されている。AND回
路955aの他方の入力端子には、タイマ956aの出
力信号が入力される。そして、AND回路955aの出
力が、払出制御用CPU371のリセット端子に接続さ
れている。
921がオンされると、クリア信号がCPU56および
払出制御用CPU371の入力端子に入力される。クリ
ア信号が入力され、CTCのダウンカウント処理により
レジスタCLK/TRG1の設定値が0になると、CP
U56は、CTC1割込処理を開始し、例えば図38に
示すように本例ではステップS2aと同様の部分初期化
処理を実行して(ステップS14)、RAMに記憶され
ている変動データの一部をクリアするなどの処理を実行
する。なお、払出制御用CPU371についても、上述
したCPU56と同様に、CTC1割込処理において例
えば図39に示すようにステップS702aと同様の部
分初期化処理を実行して(ステップS713)、RAM
に記憶されている変動データの一部をクリアするなどの
処理を実行する。
956,956aなどの出力信号と、遊技機における動
作状態の一例を示すタイミング図である。なお、図37
では、払出制御基板37における動作状態の様子も示さ
れている。また、クリアスイッチ921がオンすると、
本例ではクリア信号がタイマ956,956aにも入力
される。クリア信号が入力すると、タイマ956,95
6aは、所定時間(例えば、RAMのクリア処理を終え
るまでの時間)を計時して、その時間の経過後にローレ
ベルのシステムリセット信号を出力する。すると、CP
U56および払出制御用CPU371は、リセット状態
(動作不能状態)となる。そして、クリアスイッチ92
1が「ON」に切り替えられると、クリアスイッチ92
1は、ハイレベルの信号を出力する。このハイレベル信
号が入力すると、タイマ956,956aは、出力信号
をハイレベルに立ち上げてCPU56および払出制御用
CPU371の動作を開始させる。このように、本例で
は、遊技機の稼動中にRAMがクリアされると、システ
ムリセットがかけられるように構成されている。
中であっても、クリアスイッチをオンするだけでRAM
に記憶されている変動データの一部を初期データとする
ことができる。従って、電源投入後の所定期間を経過し
たあとであっても、RAMの内容の一部を即時にクリア
することができ、RAMクリアの選択の自由度を向上さ
せることができる。
他の例では、CTC1割込処理により部分初期化処理
(ステップS14、ステップS713)を実行する構成
としていたが、例えばCTC1割込処理においてステッ
プS2aまたはステップS702aにジャンプするよう
に設定しておくようにしてもよい。
921がオンされて、レジスタCLK/TRG1の設定
値が0になると、例えば図40に示すように、CPU5
6は、CTC1割込処理を実行する。CTC1割込処理
において、CPU56は、CTC1割込フラグ(本例で
は、クリアスイッチ921が操作され、RAMのクリア
要求がされたことを示すフラグ)をセットする(ステッ
プS15)。また、同様に、払出制御用CPU371
は、例えば図41に示すように、CTC1割込処理にお
いて、払出制御用CPU371は、CTC1割込フラグ
をセットする(ステップS714)。
行するメイン処理の例を示すフローチャートである。図
42に示すように、この例ではループ処理の中にCTC
1割込フラグを確認する処理(ステップS16)が含ま
れている。すなわち、CPU56は、ステップS16に
おいて、CTC1割込フラグがセットされたことを検出
すると、部分初期化処理を実行する(ステップS2
a)。なお、CTC1割込フラグのリセットは、例えば
ステップS2aの部分初期化処理において行われる。ま
た、この例において、ステップS2の判断を行わない構
成としてもよい。
U371が実行するメイン処理の例を示すフローチャー
トである。図43に示すように、この例ではループ処理
の中にCTC1割込フラグを確認する処理(ステップS
715)が含まれている。すなわち、払出制御用CPU
371は、ステップS715において、CTC1割込フ
ラグがセットされたことを検出すると、部分初期化処理
を実行する(ステップS702a)。なお、CTC1割
込フラグのリセットは、例えばステップS702aの部
分初期化処理において行われる。また、この例におい
て、ステップS702の判断を行わない構成としてもよ
い。
初期化処理(ステップS2aまたはステップS702
a)にジャンプするように設定しておく構成とした場合
であっても、遊技機の稼働中に、クリアスイッチをオン
するだけでRAMに記憶されている変動データの一部を
初期データとすることができる。従って、電源投入後の
所定期間を経過したあとであっても、RAMの内容の一
部を即時にクリアすることができ、RAMクリアの選択
の自由度を向上させることができる。
パチンコ遊技機1の裏面にスイッチ基板190が搭載さ
れた状態の例として、図2を参照して枠体2Aを含む裏
面の状態について説明したが、さらに詳細には、上述し
た各実施の形態におけるスイッチ基板190は、例えば
図44に示すように、遊技機1の裏面側の遊技盤6に設
置されている。なお、図44には、例えば主基板などの
他の基板と接続されるためのコネクタ922が開示され
ている。
切替可能なクリアスイッチの例について説明したが、ク
リアスイッチが押しボタン構造とされていてもよい。図
45は、クリアスイッチを押しボタン構造とした場合の
回路構成の例を示す回路図である。この場合、遊技機の
電源がオンされている状態において、クリアスイッチ9
21が押下されていれば、クリア信号がコネクタ922
を介して例えば主基板31などの各基板に対して送信さ
れる。また、クリアスイッチ921が押下されていなけ
れば、ハイレベルの出力信号が送信される。
視手段は、電源基板および電気部品制御基板のいずれか
に設置されたが、どこに設置されていてもよく、遊技機
の構造上の都合等に応じて任意の位置に設置することが
できる。
段としてRAMを用いた場合を示したが、記憶手段とし
て、電気的に書き換えが可能な記憶手段であればRAM
以外のものを用いてもよい。
御手段以外の他の電気部品制御手段として払出制御手段
を例示したが、表示制御手段、音制御手段およびランプ
制御手段についても、上述した制御を行うように構成し
てもよい。
路は電源基板910に設けられたが、電源監視回路は主
基板31や払出制御基板37などの電気部品制御基板に
設けられていてもよい。なお、電源回路が搭載された電
気部品制御基板が構成される場合には、電源基板には、
電源監視回路は搭載されない。
ッチ921はスイッチ基板190に搭載されていたが、
クリアスイッチ921は主基板31、払出制御基板3
7、あるいは電源基板910などの電気部品制御基板に
設けられていてもよい。
板190は、クリアスイッチ921を搭載するための専
用基板としていたが、例えば賞球カウントスイッチ30
1Aなどの出力信号を中継する中継基板としての役割を
あわせ持つ構成としてもよい。
の所定期間内にクリアスイッチ921の操作状態が所定
の状態とされているか否かを確認することにより、変動
データを初期データとするか否かの判断をしていたが、
例えば電源投入後の所定期間内(例えば10秒以内)に
始動口スイッチ17などの入賞検出スイッチがオンした
か否かを確認するようにしてもよい。この場合、クリア
スイッチ921の操作状態の確認と同様の構成により、
電源投入後の所定期間内に例えば遊技店の店員により入
賞検出スイッチがオンされると、CPU56および払出
制御用CPU371により入賞検出スイッチのオンが確
認されるようにする。そして、入賞検出スイッチのオン
が確認されると、CPU56および払出制御用CPU3
71が、例えばステップS2aに示した部分初期化処理
を実行し、バックアップRAMに保持されている変動デ
ータの一部を初期データとし、一部については初期デー
タにもとづいて遊技を開始させるように構成すればよ
い。
は、始動入賞にもとづいて可変表示部9に可変表示され
る特別図柄の停止図柄が所定の図柄の組み合わせになる
と所定の遊技価値が遊技者に付与可能になる第1種パチ
ンコ遊技機であったが、始動入賞にもとづいて開放する
電動役物の所定領域への入賞があると所定の遊技価値が
遊技者に付与可能になる第2種パチンコ遊技機や、始動
入賞にもとづいて可変表示される図柄の停止図柄が所定
の図柄の組み合わせになると開放する所定の電動役物へ
の入賞があると所定の権利が発生または継続する第3種
パチンコ遊技機であっても、本発明を適用できる。
ット機等においても、停電等による電源断時に、電源断
直前のデータをバックアップRAM等に保存し、電源復
旧時に保存データにもとづく制御再開処理を行うように
構成されている場合などには本発明を適用することがで
きる。例えば、スロット機に適用した場合には、内部フ
ラグ(ビック、レギュラー、小役などのフラグ)やビッ
ク中などの状態の復旧の有無を選択することができる。
を、所定の遊技を行うことが可能な遊技機であって、遊
技機に設けられた電気部品を制御するための電気部品制
御マイクロコンピュータを含む電気部品制御手段と、電
気部品制御マイクロコンピュータが制御を行う際に発生
する変動データを記憶する変動データ記憶手段と、電源
断時から少なくとも所定期間は電源断直前の変動データ
記憶手段の記憶内容の保持が可能な記憶内容保持手段
と、所定の操作状態とすることにより一部の変動データ
を除く変動データについて初期化することが可能なクリ
ア手段を備えることを特徴とする構成としたので、初期
化することが好ましくない変動データや初期化の必要が
ない一部の変動データについては初期化しないようにす
ることができるという効果がある。また、バックアップ
されていた変動データの一部をクリアすることができる
ため、例え電源断が発生しても遊技者に不利益がもたら
されることを防止することができる。従って、必要に応
じて遊技状態の一部を初期状態とすることができる。ま
た、遊技状態を継続させるか、あるいは遊技状態の一部
を初期状態とするかについて選択することができるた
め、例え電源断が発生しても遊技者に不利益がもたらさ
れることを防止することができるとともに、遊技店での
遊技機運用上の利便性の向上が図られることに加えて、
遊技者に不当な利益がもたらされることを防止すること
が可能となる。
化されない変動データは、遊技者に有利な遊技状態とす
るか否かの判定に用いるために更新される判定用カウン
タデータを含むことを特徴とする場合には、判定用カウ
ンタデータについて同期がとられてしまうことを防止す
ることができるため、遊技者に不当な利益がもたらされ
ることを防止することができる。
より初期化される変動データは、少なくとも遊技状態に
かかわるデータを含むとした場合には、電源断前に得ら
れていた例えば確変などの有利な遊技状態を、電源投入
後に不当に得ることを回避することができ、あるいは不
利な遊技状態を不当に与えてしまうことを回避すること
ができる。
より初期化される変動データは、少なくとも価値付与の
数量にかかわるデータを含むとした場合には、電源断前
に得られていた遊技媒体を、電源投入後に不当に得るこ
とを回避することができる。
合に、電気部品制御マイクロコンピュータに対してクリ
ア信号を出力し、電気部品制御マイクロコンピュータ
が、クリア信号に応じて変動データを初期化する変動デ
ータ初期化処理を実行するとした場合には、クリア手段
を所定の操作状態とするたけの簡単な操作により、変動
データの一部を初期化することができ、一部の遊技につ
いて、初期データにもとづく遊技を実行させることがで
きる。
リア信号に応じて割込処理を発生させ、変動データ初期
化処理を実行するとした場合には、割込処理により、簡
易な構成で変動データ部分初期化処理を実行させること
ができる。
るようにした場合には、遊技者に操作されることを防止
することができるため、遊技者により誤操作されること
を防止することができる。
ピュータが搭載される電気部品制御基板に設けられると
した場合には、簡単な改良を加えるだけでクリア手段を
搭載することができ、容易にRAMの部分初期化処理を
行うことを可能とすることができる。
技の進行に係わる制御を行う遊技制御用マイクロコンピ
ュータであるとした場合には、遊技制御手段におけるR
AMの部分初期化処理を実行することができる。
図である。
示す正面図である。
示す背面図である。
である。
ブロック図である。
PU周りの一構成例を示すブロック図である。
る。
の例を示すフローチャートである。
法の例を示す説明図である。
ある。
である。
る。
ャートである。
ある。
ートである。
を説明するための説明図である。
トである。
示す説明図である。
図である。
すタイミング図である。
タイミング図である。
払出制御用CPU周りの一構成例を示すブロック図であ
る。
例を示すフローチャートである。
示すフローチャートである。
を示すフローチャートである。
すフローチャートである。
示すフローチャートである。
示す説明図である。
を示すフローチャートである。
の例を示すフローチャートである。
I処理の例を示すフローチャートである。
を説明するための説明図である。
処理の例を示すフローチャートである。
の様子の例を示すタイミング図である。
の例を示すためのCPU周りの一構成例を示すブロック
図である。
の例を示すための払出制御用CPU周りの一構成例を示
すブロック図である。
号の様子の例を示すタイミング図である。
示すフローチャートである。
処理の例を示すフローチャートである。
例を示すフローチャートである。
処理の他の例を示すフローチャートである。
理の他の例を示すフローチャートである。
他の例を示すフローチャートである。
らみた例を示す正面図である。
ある。
Claims (9)
- 【請求項1】 所定の遊技を行うことが可能な遊技機で
あって、 遊技機に設けられた電気部品を制御するための電気部品
制御マイクロコンピュータを含む電気部品制御手段と、
前記電気部品制御マイクロコンピュータが制御を行う際
に発生する変動データを記憶する変動データ記憶手段
と、電源断時から少なくとも所定期間は電源断直前の変
動データ記憶手段の記憶内容の保持が可能な記憶内容保
持手段と、所定の操作状態とすることにより一部の変動
データを除く変動データについて初期化することが可能
なクリア手段を備えることを特徴とする遊技機。 - 【請求項2】 クリア手段を所定の操作状態としても初
期化されない変動データは、遊技者に有利な遊技状態と
するか否かの判定に用いるために更新される判定用カウ
ンタデータを含むことを特徴とする請求項1記載の遊技
機。 - 【請求項3】 クリア手段を所定の操作状態とすること
により初期化される変動データは、少なくとも遊技状態
にかかわるデータを含む請求項1または請求項2記載の
遊技機。 - 【請求項4】 クリア手段を所定の操作状態とすること
により初期化される変動データは、少なくとも価値付与
の数量にかかわるデータを含む請求項1ないし請求項3
記載の遊技機。 - 【請求項5】 クリア手段は、所定の操作状態とされた
場合に、電気部品制御マイクロコンピュータに対してク
リア信号を出力し、前記電気部品制御マイクロコンピュ
ータは、前記クリア信号に応じて変動データを初期化す
る変動データ初期化処理を実行する請求項1ないし請求
項4記載の遊技機。 - 【請求項6】 電気部品制御マイクロコンピュータは、
クリア信号に応じて割込処理を発生させ、変動データ初
期化処理を実行する請求項5記載の遊技機。 - 【請求項7】 クリア手段は、遊技機の裏面側に設けら
れる請求項1ないし請求項6記載の遊技機。 - 【請求項8】 クリア手段は、電気部品制御マイクロコ
ンピュータが搭載される電気部品制御基板に設けられる
請求項1ないし請求項7記載の遊技機。 - 【請求項9】 電気部品制御マイクロコンピュータは、
遊技の進行に係わる制御を行う遊技制御用マイクロコン
ピュータである請求項1ないし請求項8記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174522A JP4712161B2 (ja) | 2000-06-09 | 2000-06-09 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174522A JP4712161B2 (ja) | 2000-06-09 | 2000-06-09 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001347031A true JP2001347031A (ja) | 2001-12-18 |
JP4712161B2 JP4712161B2 (ja) | 2011-06-29 |
Family
ID=18676546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000174522A Expired - Lifetime JP4712161B2 (ja) | 2000-06-09 | 2000-06-09 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4712161B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002186724A (ja) * | 2000-10-12 | 2002-07-02 | Sanyo Product Co Ltd | 遊技機 |
JP2003024600A (ja) * | 2001-07-12 | 2003-01-28 | Heiwa Corp | 遊技機 |
JP2006271687A (ja) * | 2005-03-29 | 2006-10-12 | Daiman:Kk | 遊技機 |
JP2009125441A (ja) * | 2007-11-27 | 2009-06-11 | Olympia:Kk | 遊技機 |
JP2009285487A (ja) * | 2009-09-08 | 2009-12-10 | Heiwa Corp | 遊技機 |
JP2017221588A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社ニューギン | 弾球遊技機 |
JP2017221587A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社ニューギン | 弾球遊技機 |
JP2017221589A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社ニューギン | 遊技機 |
JP2017221586A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社ニューギン | 遊技機 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000024284A (ja) * | 1998-07-14 | 2000-01-25 | Toyomaru Sangyo Kk | 遊技機 |
-
2000
- 2000-06-09 JP JP2000174522A patent/JP4712161B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000024284A (ja) * | 1998-07-14 | 2000-01-25 | Toyomaru Sangyo Kk | 遊技機 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002186724A (ja) * | 2000-10-12 | 2002-07-02 | Sanyo Product Co Ltd | 遊技機 |
JP2003024600A (ja) * | 2001-07-12 | 2003-01-28 | Heiwa Corp | 遊技機 |
JP2006271687A (ja) * | 2005-03-29 | 2006-10-12 | Daiman:Kk | 遊技機 |
JP2009125441A (ja) * | 2007-11-27 | 2009-06-11 | Olympia:Kk | 遊技機 |
JP2009285487A (ja) * | 2009-09-08 | 2009-12-10 | Heiwa Corp | 遊技機 |
JP2017221588A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社ニューギン | 弾球遊技機 |
JP2017221587A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社ニューギン | 弾球遊技機 |
JP2017221589A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社ニューギン | 遊技機 |
JP2017221586A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社ニューギン | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP4712161B2 (ja) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3588016B2 (ja) | 遊技機 | |
JP3583339B2 (ja) | 遊技機 | |
JP4425971B2 (ja) | 遊技機 | |
JP4642915B2 (ja) | 遊技機 | |
JP3588035B2 (ja) | 遊技機 | |
JP4712161B2 (ja) | 遊技機 | |
JP4906998B2 (ja) | 遊技機 | |
JP3583336B2 (ja) | 遊技機 | |
JP2001300013A (ja) | 遊技機 | |
JP2002035245A (ja) | 遊技機 | |
JP4121689B2 (ja) | 遊技機 | |
JP4267178B2 (ja) | 遊技機 | |
JP3583327B2 (ja) | 遊技機 | |
JP2001087472A (ja) | 遊技機 | |
JP2001120736A (ja) | 遊技機 | |
JP2001347013A (ja) | 遊技機 | |
JP2002058835A (ja) | 遊技機 | |
JP4425968B2 (ja) | 遊技機 | |
JP2001087527A (ja) | 遊技機 | |
JP2001224809A (ja) | 遊技機 | |
JP4642914B2 (ja) | 遊技機 | |
JP4425967B2 (ja) | 遊技機 | |
JP4425969B2 (ja) | 遊技機 | |
JP4425970B2 (ja) | 遊技機 | |
JP2001300014A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4712161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |