JP2001185679A - Semiconductor switching device - Google Patents

Semiconductor switching device

Info

Publication number
JP2001185679A
JP2001185679A JP36964099A JP36964099A JP2001185679A JP 2001185679 A JP2001185679 A JP 2001185679A JP 36964099 A JP36964099 A JP 36964099A JP 36964099 A JP36964099 A JP 36964099A JP 2001185679 A JP2001185679 A JP 2001185679A
Authority
JP
Japan
Prior art keywords
wiring
igbt
semiconductor switch
control
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36964099A
Other languages
Japanese (ja)
Other versions
JP4138192B2 (en
Inventor
Hirotaka Muto
浩隆 武藤
Takeshi Oi
健史 大井
Hiroshi Nakatake
浩 中武
Hiroshi Masunaga
博史 益永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP36964099A priority Critical patent/JP4138192B2/en
Publication of JP2001185679A publication Critical patent/JP2001185679A/en
Application granted granted Critical
Publication of JP4138192B2 publication Critical patent/JP4138192B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress current vibration during turning off in a semiconductor switching device in which a plurality of semiconductor elements are are connected in parallel. SOLUTION: In a semiconductor switching device in which a plurality of semiconductor elements are connected in parallel, a ferrite core is inserted on any route among module gate wiring branch points and IGBT element gate pads, so that a high-freqency vibration can be eliminated during turning off of IGBT and an errorneous operation of the module be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、インバータやコン
バータ等の電力変換機器に利用される半導体スイッチ装
置に関する。より具体的にはＩＧＢＴモジュールやＭＯ
ＳＦＥＴモジュール、さらにはＩＧＢＴモジュール内部
に半導体スイッチ素子の駆動制御回路を内蔵したインテ
リジェントパワーモジュール（ＩＰＭ）のモジュール内
部での半導体スイッチ素子の高周波振動に起因する誤動
作防止に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor switch device used for power conversion equipment such as an inverter and a converter. More specifically, IGBT module and MO
The present invention relates to prevention of malfunction caused by high-frequency vibration of a semiconductor switch element in an intelligent power module (IPM) module in which a drive control circuit for a semiconductor switch element is incorporated in an SFET module and further in an IGBT module.

【０００２】[0002]

【従来の技術】半導体スイッチ装置にはスイッチ素子と
してＭＯＳＦＥＴ（Metal Oxide Semiconductor Field
Effect Transistor）素子を複数個搭載したＭＯＳＦＥ
Ｔモジュール、ＩＧＢＴ（Insulated Gate Bipolar Tra
nsistor）素子を複数個搭載したＩＧＢＴモジュールな
どがある。ここでは、半導体スイッチ素子であるＩＧＢ
Ｔ素子と還流用ダイオード素子が複数個並列に接続され
たＩＧＢＴモジュールを例として従来技術により構成さ
れる半導体スイッチ装置を説明する。ＩＧＢＴモジュー
ルはインバータやコンバータ等の電力変換装置に使用さ
れる。従来のＩＧＢＴモジュールとして、たとえば著
者：S. Bernet, R. Teichmann, A. Zuckerberger, P. S
teimer, タイトル：“Comparison of High Power IGBTs
and Hard Driven GTOs for High Power Inverters”,
会議名：Applied Power ElectronicsConference、講演
番号：１６．１, 開催場所：Anaheim, 米国に記載され
たものがある。また、圧接型半導体スイッチ装置の構造
の従来例としては著者：Y. Takahashi, K. Yoshikawa,
M. Soutome, T. Fujii, H. Kirihata, Y. Seki, “2.5k
V-1000A Power Pack IGBT (Power Flat-Packaged NPT T
ype RC-IGBT)”, IEEE Transactions on Electron Devi
ces, Vol. 46, No. 1, January 1999に記載されている。2. Description of the Related Art In a semiconductor switch device, a MOSFET (Metal Oxide Semiconductor Field) is used as a switch element.
Effect Transistor) MOSFE with multiple elements
T module, IGBT (Insulated Gate Bipolar Tra)
An IGBT module equipped with a plurality of nsistor elements is known. Here, IGB which is a semiconductor switch element
A description will be given of a semiconductor switch device configured by a conventional technique using an IGBT module in which a plurality of T elements and a plurality of return diode elements are connected in parallel as an example. IGBT modules are used in power converters such as inverters and converters. As conventional IGBT modules, for example, authors: S. Bernet, R. Teichmann, A. Zuckerberger, P. S
teimer, Title: “Comparison of High Power IGBTs
and Hard Driven GTOs for High Power Inverters ”,
Conference name: Applied Power Electronics Conference, Lecture number: 16.1, Location: Anaheim, USA. Also, as a conventional example of the structure of a press-contact type semiconductor switch device, author: Y. Takahashi, K. Yoshikawa,
M. Soutome, T. Fujii, H. Kirihata, Y. Seki, “2.5k
V-1000A Power Pack IGBT (Power Flat-Packaged NPT T
ype RC-IGBT) ”, IEEE Transactions on Electron Devi
ces, Vol. 46, No. 1, January 1999.

【０００３】ここでは、半導体スイッチ装置の従来技術
としてモジュールタイプの半導体スイッチ装置のひとつ
であるＩＧＢＴモジュールを図８、図９を用いて説明す
る。図８にはＩＧＢＴモジュールの半導体素子部を中心
とした平面図を示した。図９にはＩＧＢＴモジュールの
断面図を示した。本モジュールでは半導体スイッチ素子
としてＩＧＢＴ素子と還流用ダイオード素子がそれぞれ
４個並列に接続されてひとつのモジュールを構成してい
る。ＩＧＢＴ素子とダイオード素子が逆並列、すなわ
ち、ＩＧＢＴ素子のエミッタとダイオード素子のアノー
ドが接続され、また、ＩＧＢＴ素子のコレクタとダイオ
ード素子のカソードが接続されている。Here, an IGBT module, which is one of the module type semiconductor switch devices, will be described as a conventional semiconductor switch device with reference to FIGS. 8 and 9. FIG. FIG. 8 is a plan view centering on the semiconductor element portion of the IGBT module. FIG. 9 shows a cross-sectional view of the IGBT module. In this module, four IGBT elements and four free-wheeling diode elements are connected in parallel as semiconductor switch elements to constitute one module. The IGBT element and the diode element are anti-parallel, that is, the emitter of the IGBT element and the anode of the diode element are connected, and the collector of the IGBT element and the cathode of the diode element are connected.

【０００４】図８および図９において、１は銅からな
り、ＩＧＢＴ素子を冷却するための放熱板、２は絶縁基
板である窒化アルミニウム基板であり、両面に電極パタ
ーンが張り付けられている。２１はＩＧＢＴあるいはダ
イオード素子がその上にはんだ付けされる窒化アルミニ
ウム基板上の電極パターンである。窒化アルミニウム基
板２は銅放熱板１上にはんだづけにより接合されてい
る。窒化アルミニウム基板上の電極パターン２１上には
ＩＧＢＴ素子３ａとダイオード素子４ａが隣り合わせに
はんだ付けされている。In FIGS. 8 and 9, reference numeral 1 denotes copper, a radiator plate for cooling the IGBT element, and 2 denotes an aluminum nitride substrate, which is an insulating substrate, on both sides of which electrode patterns are adhered. Reference numeral 21 denotes an electrode pattern on an aluminum nitride substrate on which an IGBT or a diode element is soldered. The aluminum nitride substrate 2 is joined on the copper heat sink 1 by soldering. The IGBT element 3a and the diode element 4a are soldered adjacent to each other on the electrode pattern 21 on the aluminum nitride substrate.

【０００５】並列に接続されている４個のＩＧＢＴ素子
３ａ、３ｂ、３ｃ、３ｄとダイオード素子４ａ、４ｂ、
４ｃ、４ｄは同様の配線がなされているので、本説明で
はＩＧＢＴ素子３ａおよびダイオード素子４ａに関して
詳細に説明する。[0005] Four IGBT elements 3a, 3b, 3c, 3d and diode elements 4a, 4b,
Since the same wiring is provided for 4c and 4d, in this description, the IGBT element 3a and the diode element 4a will be described in detail.

【０００６】ＩＧＢＴ素子３ａの表面にパターニングさ
れているエミッタ電極３ａ１とダイオード素子４ａの表
面にパターニングされているアノード電極４ａ１はアル
ミワイヤ５１で接続され、さらにアルミワイヤ５１は主
回路エミッタ中継基板７に接続されている。窒化アルミ
ニウム基板上電極パターン２１にはモジュールコレクタ
電極９がはんだづけにより接続され、エミッタ中継基板
７にはモジュールエミッタ電極１０がはんだ付けにより
接続されている。モジュールコレクタ電極９とモジュー
ルエミッタ電極１０は、４００Ａ程度の大電流が通電さ
れ、インバータ等の回路を構成する際に他の半導体モジ
ュール等（図示せず）とモジュール匡体２５の外部にお
いて配線、接続される。The emitter electrode 3a1 patterned on the surface of the IGBT element 3a and the anode electrode 4a1 patterned on the surface of the diode element 4a are connected by an aluminum wire 51, and the aluminum wire 51 is connected to the main circuit emitter relay board 7. It is connected. The module collector electrode 9 is connected to the aluminum nitride substrate electrode pattern 21 by soldering, and the module emitter electrode 10 is connected to the emitter relay substrate 7 by soldering. The module collector electrode 9 and the module emitter electrode 10 are supplied with a large current of about 400 A, and are connected to other semiconductor modules and the like (not shown) outside the module housing 25 when configuring a circuit such as an inverter. Is done.

【０００７】また、ＩＧＢＴ素子のゲートに電圧を印加
するために、アルミニウムワイヤ５２がＩＧＢＴ素子３
ａのゲートパッド３ａ２と、放熱板１上にはんだ付けさ
れた制御配線基板１１ａ上のゲート配線パターン１１ａ
１に接続されている。また、アルミニウムワイヤ５３が
ＩＧＢＴのエミッタ電極３ａ１と制御配線基板１１ａ上
の制御エミッタ配線パターン１１ａ２に接続されてい
る。Further, in order to apply a voltage to the gate of the IGBT element, the aluminum wire 52 is connected to the IGBT element 3.
a gate pad 3a2 and a gate wiring pattern 11a on a control wiring board 11a soldered on the heat sink 1
1 connected. An aluminum wire 53 is connected to the emitter electrode 3a1 of the IGBT and the control emitter wiring pattern 11a2 on the control wiring board 11a.

【０００８】制御配線基板１１ａ上のゲート配線パター
ン１１ａ１はワイヤボンド５４により、放熱板１上には
んだ付けされた制御配線中継基板１２上のゲート配線パ
ターン１２１に接続されている。制御配線基板１１ａ上
ゲート配線パターンにはゲートバランス抵抗１３が配置
されている。また、制御配線基板１１ａ上の制御エミッ
タ配線パターン１１ａ２はワイヤボンド５５により制御
配線中継基板１２上制御エミッタ配線パターン１２２に
接続されている。The gate wiring pattern 11a1 on the control wiring board 11a is connected by wire bonds 54 to the gate wiring pattern 121 on the control wiring relay board 12 soldered on the heat sink 1. A gate balance resistor 13 is arranged on the gate wiring pattern on the control wiring board 11a. The control emitter wiring pattern 11a2 on the control wiring board 11a is connected to the control emitter wiring pattern 122 on the control wiring relay board 12 by a wire bond 55.

【０００９】前記のＩＧＢＴ素子３ａとダイオード素子
４ａに関する配線は、他の３個のＩＧＢＴとダイオード
に関しても同様にそれぞれ対応する制御配線基板１１ａ
と１１ｂに関してなされている。The wiring for the IGBT element 3a and the diode element 4a is the same as that for the other three IGBTs and diodes.
And 11b.

【００１０】図９において１８はモジュールゲート端子
であり（図８には記載せず）モジュール内部において、
図８に示した制御配線基板中継基板１２上のゲート配線
パターン１２１の接続点１２３に接続されている。ま
た、図９において１９はモジュール制御エミッタ端子で
あり（図８には記載せず）モジュール内部において、図
８に示した制御配線基板中継基板１２上の制御エミッタ
配線パターン１２２の接続点１２４に接続されている。In FIG. 9, reference numeral 18 denotes a module gate terminal (not shown in FIG. 8).
It is connected to the connection point 123 of the gate wiring pattern 121 on the control wiring board relay board 12 shown in FIG. In FIG. 9, reference numeral 19 denotes a module control emitter terminal (not shown in FIG. 8), which is connected to a connection point 124 of the control emitter wiring pattern 122 on the control wiring board relay board 12 shown in FIG. Have been.

【００１１】図１０には図８、図９に構造を示したＩＧ
ＢＴモジュールの等価回路を示した。図中、Ｃはコレク
タ、Ｅは主回路エミッタ、６４はゲートドライブ回路で
ある。Ｌｇ１はゲートワイヤおよび制御基板上ゲート配
線に付随する浮遊インダクタンス、Ｌｇｅ１は制御基板
上制御エミッタ配線に付随する浮遊インダクタンス、Ｌ
ｇ２は制御基板中継基板上ゲート配線に付随する浮遊イ
ンダクタンス、Ｌｇｅ２は制御基板中継基板上制御エミ
ッタ配線に付随する浮遊インダクタンス、Ｌｅは主回路
エミッタ配線に付随する浮遊インダクタンス、Ｌｃはコ
レクタ配線に付随する浮遊インダクタンスである。Ｒｇ
ｂはゲートバランス抵抗である。これらの浮遊インダク
タンスは他のＩＧＢＴ素子３ｂ、３ｃ、３ｄに関する配
線経路にも同様に存在する。FIG. 10 shows an IG whose structure is shown in FIGS.
The equivalent circuit of the BT module is shown. In the figure, C is a collector, E is a main circuit emitter, and 64 is a gate drive circuit. Lg1 is the stray inductance associated with the gate wire and the gate wiring on the control board, Lge1 is the stray inductance associated with the control emitter wiring on the control board, L
g2 is the stray inductance associated with the gate wiring on the control board relay substrate, Lge2 is the stray inductance associated with the control emitter wiring on the control board relay board, Le is the stray inductance associated with the main circuit emitter wiring, and Lc is the collector wiring. It is stray inductance. Rg
b is a gate balance resistance. These stray inductances similarly exist in the wiring paths for the other IGBT elements 3b, 3c, 3d.

【００１２】ＩＧＢＴモジュール内部においては以上の
ようにゲート配線と制御エミッタ配線がなされており、
ゲート信号は制御基板中継基板上、すなわち図１０の等
価回路上では分岐点８１ａで、ＩＧＢＴ素子３ａ、３ｂ
の組と３ｃ、３ｄの組に分岐される。、さらに制御配線
基板１１ａと１１ｂ上において分岐点８１ｂ、８１ｃに
おいて分岐されゲートバランス抵抗１３を通して各ＩＧ
ＢＴ素子のゲートパッドへと伝達される。また、制御エ
ミッタ配線に関しても同様に分岐して各ＩＧＢＴ素子の
エミッタ電極へ接続される。In the IGBT module, the gate wiring and the control emitter wiring are formed as described above.
The gate signal is applied to the IGBT elements 3a, 3b at the branch point 81a on the control board relay board, that is, on the equivalent circuit of FIG.
And a set of 3c and 3d. Further, each IG is branched at the branch points 81b and 81c on the control wiring boards 11a and 11b and
It is transmitted to the gate pad of the BT element. Similarly, the control emitter wiring is also branched and connected to the emitter electrode of each IGBT element.

【００１３】[0013]

【発明が解決しようとする課題】ＩＧＢＴモジュールが
適用されるインバータでは制御系統の指令にしたがって
ＩＧＢＴモジュールがオンオフを所定のタイミングで繰
り返すことによって、直流電力が交流電力に変換され
る。したがって、ＩＧＢＴモジュールが誤動作しないこ
とが極めて重要である。In an inverter to which the IGBT module is applied, DC power is converted into AC power by repeating ON / OFF of the IGBT module at a predetermined timing in accordance with a command of a control system. Therefore, it is extremely important that the IGBT module does not malfunction.

【００１４】半導体モジュールがオン、オフする際に
は、モジュールコレクタ電流とコレクタエミッタ間電圧
にマイクロ秒以下の極めて高速の変化が生ずるために、
スイッチング時に電流振動することがある。このような
電流振動により、ゲート電位が変動すると、ＩＧＢＴが
オフであるべきときにオン状態となったり、オンである
べきときにオフ状態となったりするという誤動作が生ず
る。When the semiconductor module is turned on and off, the module collector current and the collector-emitter voltage change at a very high speed of less than microseconds.
Current oscillation may occur during switching. When the gate potential fluctuates due to such a current oscillation, an erroneous operation occurs in which the IGBT is turned on when it should be turned off, or turned off when it should be turned on.

【００１５】たとえば、半導体モジュールがターンオフ
する際に生ずる電流振動の問題が前記文献”2.5kV-1000
A Power Pack IGBT (Power Flat-Packaged NPT Type RC
-IGBT), IEEETransactions on Electron Devices, Vol.
46, NO. 1, January 1999に記載されている。ＩＧＢＴ
モジュールあるいは圧接型ＩＧＢＴ半導体スイッチ装置
ではスイッチ装置内部において、ＩＧＢＴ素子が複数個
並列に接続されている。この複数個の素子が不均一にス
イッチング動作をするとＩＧＢＴ素子の静電容量と、並
列に接続されたＩＧＢＴ素子間の配線経路が有する浮遊
インダクタンスで構成される共振回路によりＩＧＢＴチ
ップ間で電流が振動する。図１１はこのような振動が発
生している場合のＩＧＢＴモジュール内の特定のＩＧＢ
Ｔ素子のコレクタ電流波形を示した図である。振動電流
の周波数はＩＧＢＴモジュールの構造やＩＧＢＴ素子の
内部構造に依存するが、数ＭＨｚ以上の高周波である。
ターンオフ後２から３μｓｅｃ後に電流が振動している
ことがわかる。従来、ＩＧＢＴのようなスイッチ素子に
おいて、ターンオフ時に問題となる電流振動は、電流が
立ち下がる瞬間に発生していたものであり、図１１に示
したように電流が立ち下がった後２から３μｓｅｃ後の
振動は近年報告されるようになってきた新たな現象であ
り、その発生メカニズムや振動電流の経路に関しては明
確とはなっていない。For example, the problem of current oscillation that occurs when a semiconductor module is turned off is described in the aforementioned document “2.5 kV-1000”.
A Power Pack IGBT (Power Flat-Packaged NPT Type RC
-IGBT), IEEETransactions on Electron Devices, Vol.
46, NO. 1, January 1999. IGBT
In a module or pressure contact type IGBT semiconductor switch device, a plurality of IGBT elements are connected in parallel inside the switch device. When the plurality of elements perform a switching operation non-uniformly, a current oscillates between the IGBT chips due to a resonance circuit formed by a capacitance of the IGBT elements and a floating inductance of a wiring path between the IGBT elements connected in parallel. I do. FIG. 11 shows a specific IGB in the IGBT module when such vibration occurs.
FIG. 4 is a diagram showing a collector current waveform of a T element. The frequency of the oscillating current depends on the structure of the IGBT module and the internal structure of the IGBT element, but is a high frequency of several MHz or more.
It can be seen that the current oscillates 2 to 3 μsec after the turn-off. Conventionally, in a switching element such as an IGBT, a current oscillation that causes a problem at the time of turn-off occurs at the moment when the current falls, and as shown in FIG. 11, after 2 to 3 μsec after the current falls. Is a new phenomenon that has recently been reported, and its generation mechanism and oscillating current path are not clear.

【００１６】不均一なスイッチング動作は各ＩＧＢＴ素
子間でのワイヤボンド配線インダクタンスの不均一や、
動作中の各ＩＧＢＴ素子間の温度差などによって生ず
る。このような並列チップ間に流れる振動電流はＩＧＢ
Ｔ素子のゲート電位を変動させ誤動作させる可能性があ
り、抑制することが望まれていた。The non-uniform switching operation may cause non-uniformity in wire bond wiring inductance between IGBT elements,
It is caused by a temperature difference between the respective IGBT elements during operation. The oscillating current flowing between such parallel chips is IGB
There is a possibility that the gate potential of the T element may fluctuate to cause a malfunction, and it has been desired to suppress the malfunction.

【００１７】前記文献（著者：Y. Takahashiらの文献）
によれば、このような振動電流はその発生メカニズムは
明らかではないが、図１２の破線に示したように並列に
接続されたＩＧＢＴ素子間のコレクタ−エミッタ間で振
動していると考えられている。図１２において、６０は
コレクタ、６１は主回路エミッタ、２３ａ、２３ｂ、２
３ｃ、２３ｄは各ＩＧＢＴ素子のエミッタコレクタ間容
量を示す。従来技術、たとえば前記文献（著者：Y. Tak
ahashiら）においては、その振動電流を抑制するために
各ＩＧＢＴ素子の主回路エミッタ側配線にインダクタン
スを増加させるために磁性材料であるパーマロイリング
２４を挿入することにより振動を抑制する手法が開示さ
れている。References (author: References by Y. Takahashi et al.)
According to this, such an oscillating current is not clear in its generation mechanism, but is considered to oscillate between the collector and the emitter between the IGBT elements connected in parallel as shown by the broken line in FIG. I have. 12, 60 is a collector, 61 is a main circuit emitter, 23a, 23b, 2
Reference numerals 3c and 23d denote the capacitance between the emitter and the collector of each IGBT element. Prior art, for example, as described in the literature (author: Y. Tak
ahashi et al.) disclose a method of suppressing vibration by inserting a permalloy ring 24, which is a magnetic material, to increase inductance in the main circuit emitter side wiring of each IGBT element in order to suppress the oscillating current. ing.

【００１８】しかしながら、パーマロイリングをエミッ
タ電極に挿入するという従来技術による振動抑制方法に
は次の問題があった。まず第一に、前記文献で開示され
ている従来技術が適用されているスイッチ装置は、圧接
型のＩＧＢＴ素子スイッチ装置に関するものであるため
に、スイッチ装置内各ＩＧＢＴ素子のエミッタ−コレク
タ電極は銅板で構成されている。したがって、その銅板
の周りに高周波損失素子を挿入するのは構造上比較的簡
単である。一方、図８、図９に示したようなモジュール
タイプの半導体装置ではＩＧＢＴ素子のコレクタ側はセ
ラミック基板上銅パターンにはんだづけされる。また、
エミッタはワイヤボンドにより配線される。したがっ
て、パーマロイリングの主回路エミッタ配線経路への挿
入が極めて困難であるという問題があった。However, the conventional vibration suppressing method of inserting a permalloy ring into the emitter electrode has the following problems. First, since the switch device to which the prior art disclosed in the above-mentioned document is applied relates to a press-contact type IGBT device switch device, an emitter-collector electrode of each IGBT device in the switch device is a copper plate. It is composed of Therefore, it is relatively simple in structure to insert a high-frequency loss element around the copper plate. On the other hand, in the module type semiconductor device as shown in FIGS. 8 and 9, the collector side of the IGBT element is soldered to the copper pattern on the ceramic substrate. Also,
The emitter is wired by wire bonds. Therefore, there is a problem that it is extremely difficult to insert the permalloy ring into the main circuit emitter wiring path.

【００１９】さらに、各ＩＧＢＴ素子の主回路エミッタ
配線のワイヤボンドの幅は１０ｍｍ以上あり、またコレ
クタの大きさも１０ｘ１０ｍｍ2以上あるため、何れか
の位置にパーマロイリングを設置すると大きな設置領域
を占有し、ＩＧＢＴ素子を収容しているパッケージが大
きくなってしまうという問題があった。Further, since the width of the wire bond of the main circuit emitter wiring of each IGBT element is 10 mm or more and the size of the collector is 10 × 10 mm 2 or more, if a permalloy ring is installed at any position, a large installation area is occupied. In addition, there is a problem that a package accommodating the IGBT element becomes large.

【００２０】さらに、パーマロイは高周波において磁性
体としての性能が劣るという問題がある。パーマロイは
周波数が１００ｋＨｚ以上ぐらいから透磁率が低下し、
高周波での振動を減衰させることはできない。実際、
２．５ｋＶから５ｋＶの高耐圧ＩＧＢＴ素子ではオフ時
の素子１個あたりのエミッタ−コレクタ間容量は１００
ｐＦ前後である。素子間の浮遊インダクタンスは配線構
造に依存するが１００ｎＨ以下である。これらの値から
計算される共振周波数は約５０ＭＨｚとなる。すなわ
ち、高耐圧であればあるほど素子の静電容量が小さくな
り、振動周波数が高くなると考えられる。このような高
周波では従来技術で使用されていたパーマロイは透磁率
が低下し磁性体としての効果が低くなり、振動の抑制効
果が低い。Further, there is a problem that permalloy is inferior in performance as a magnetic material at high frequencies. Permalloy has a low magnetic permeability because the frequency is about 100 kHz or more,
Vibrations at high frequencies cannot be attenuated. In fact,
In the high-breakdown-voltage IGBT element of 2.5 kV to 5 kV, the capacitance between the emitter and the collector per element at the time of off is 100.
It is around pF. The stray inductance between elements depends on the wiring structure, but is 100 nH or less. The resonance frequency calculated from these values is about 50 MHz. That is, it is considered that the higher the breakdown voltage, the smaller the capacitance of the element and the higher the vibration frequency. At such a high frequency, permalloy used in the prior art has a low magnetic permeability, a low effect as a magnetic material, and a low vibration suppression effect.

【００２１】また、ＩＧＢＴ素子スイッチング時の振動
を抑制する一般的な方法として、特開平４−６５８６６
に開示されているようにゲートバランス抵抗を並列接続
された各ＩＧＢＴのゲート配線に挿入する方法が従来技
術としてある。しかしながら、ゲートバランス抵抗の増
加はＩＧＢＴモジュールのスイッチング速度の低下を招
き、結果としてスイッチング損失の増大という電気特性
の悪化を招くという問題があった。As a general method for suppressing the vibration at the time of switching the IGBT element, see Japanese Patent Application Laid-Open No. 4-65886.
A method of inserting a gate balance resistor into the gate wiring of each IGBT connected in parallel as disclosed in Japanese Patent Application Laid-Open No. H10-157, as an example. However, there has been a problem that an increase in the gate balance resistance causes a decrease in the switching speed of the IGBT module, resulting in an increase in switching loss and a deterioration in electrical characteristics.

【００２２】本発明の目的とするところは、半導体スイ
ッチ装置でのターンオフ時の電流振動を抑制することに
ある。特に、高周波損失素子をコレクタ配線および主回
路エミッタ配線に装着することなく、高周波振動を抑制
することを目的とする。また、おおよそ５ＭＨｚ以上の
高周波でも振動電流の抑制が可能で、かつ、スイッチン
グ速度を低下させることのない半導体スイッチ装置を得
ることである。さらに、半導体スイッチ装置の大きさを
増大させることなく振動を抑制することを目的とする。An object of the present invention is to suppress current oscillation at the time of turn-off in a semiconductor switch device. In particular, it is an object of the present invention to suppress high-frequency vibration without attaching a high-frequency loss element to a collector wiring and a main circuit emitter wiring. Another object of the present invention is to provide a semiconductor switch device that can suppress an oscillating current even at a high frequency of about 5 MHz or more and does not lower the switching speed. Still another object is to suppress vibration without increasing the size of the semiconductor switch device.

【００２３】[0023]

【課題を解決するための手段】本発明の半導体スイッチ
装置は、複数の半導体スイッチ素子が並列に接続されて
構成される半導体スイッチ装置において、半導体スイッ
チ装置のゲート端子の分岐点と、各半導体スイッチ素子
のゲートパッドとの間の配線経路に高周波損失素子を挿
入したものである。According to the present invention, there is provided a semiconductor switch device comprising a plurality of semiconductor switch elements connected in parallel, comprising: a branch point of a gate terminal of the semiconductor switch device; A high-frequency loss element is inserted in a wiring path between the element and a gate pad.

【００２４】また、複数の半導体スイッチ素子が並列に
接続されて構成される半導体スイッチ装置において、半
導体スイッチ装置の制御エミッタ端子分岐点と、各半導
体スイッチ素子のエミッタ電極との間の配線経路に高周
波損失素子を挿入したものである。Further, in a semiconductor switch device configured by connecting a plurality of semiconductor switch elements in parallel, a high-frequency wave is connected to a wiring path between a control emitter terminal branch point of the semiconductor switch device and an emitter electrode of each semiconductor switch element. A loss element is inserted.

【００２５】また、高周波損失素子を制御配線基板上に
配置したものである。Further, the high-frequency loss element is arranged on a control wiring board.

【００２６】また、高周波損失素子を中継端子ピンに挿
入したものである。Further, a high-frequency loss element is inserted into a relay terminal pin.

【００２７】また、ＩＧＢＴなどの半導体スイッチ素子
と半導体スイッチ素子を制御・駆動する制御回路を保有
し、制御回路内にて半導体スイッチ素子へのゲート信号
が分岐される半導体スイッチ装置において、制御回路基
板上に高周波損失素子を配置したものである。In a semiconductor switch device having a semiconductor switch element such as an IGBT and a control circuit for controlling and driving the semiconductor switch element, wherein a gate signal to the semiconductor switch element is branched in the control circuit, a control circuit board is provided. A high-frequency loss element is arranged on the top.

【００２８】また、高周波損失素子としてフェライトを
用いる。Further, ferrite is used as a high-frequency loss element.

【００２９】[0029]

【発明の実施の形態】実施の形態１ 図１には本発明の第１の実施の形態のＩＧＢＴモジュー
ルの平面図を示した。図中、図８の符号と同一の符号は
同一のものを示す。本発明では制御配線基板１１ａおよ
び１１ｂのゲート配線パターン１１ａ１および１１ｂ１
に高周波損失素子のひとつであるフェライトコア１４を
各ＩＧＢＴ素子ごとに挿入した。FIG. 1 is a plan view of an IGBT module according to a first embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 8 indicate the same components. In the present invention, the gate wiring patterns 11a1 and 11b1 of the control wiring boards 11a and 11b are provided.
A ferrite core 14, which is one of the high-frequency loss elements, was inserted for each IGBT element.

【００３０】図１２に示したように、従来技術に開示さ
れた並列ＩＧＢＴ素子間の振動電流はＩＧＢＴのエミッ
タとコレクタ間の容量と、配線の浮遊インダクタンスで
振動電流が発生し、主回路エミッタ、コレクタを振動電
流が流れていると考えられていた。発明者らによる詳細
な振動電流経路の調査の結果、このような振動電流はエ
ミッタ・コレクタ間を流れているとは限らないことを見
出した。As shown in FIG. 12, the oscillating current between the parallel IGBT elements disclosed in the prior art generates an oscillating current due to the capacitance between the emitter and the collector of the IGBT and the floating inductance of the wiring. It was thought that an oscillating current was flowing through the collector. As a result of a detailed investigation of the oscillating current path by the inventors, it has been found that such an oscillating current does not always flow between the emitter and the collector.

【００３１】発明者らが見いだした振動電流が流れる経
路を簡単に説明するために、図２に示した２つのＩＧＢ
Ｔ素子が並列に接続されている場合の等価回路を用いて
説明する。図２において、６０はコレクタ、６１は主回
路エミッタ、６２は制御エミッタ、６３はゲート、３５
ａはＩＧＢＴ素子のターンオフ時の等価回路である。図
２の等価回路においてＣｅｃはＩＧＢＴのエミッタ−コ
レクタ間静電容量、Ｃｇｃはのゲート−コレクタ間容
量、Ｃｇｅはゲートエ−ミッタ間容量である。２６は主
回路エミッタ配線、２７はコレクタ配線、２８はゲート
配線であり、ゲート配線にはゲートバランス抵抗１３と
フェライトコア１４が挿入されている。２９は制御エミ
ッタ配線である。図２からわかるように２つのＩＧＢＴ
素子間ではＩＧＢＴ素子の主回路エミッタ配線２６とコ
レクタ配線２７で並列に接続されているだけではなく、
ゲート配線２８と、制御エミッタ配線２９がそれぞれの
配線インダクタンスＬｇ、Ｌｇｅを介して接続されてい
る。したがって、ＩＧＢＴ素子間の共振電流の経路とし
ては、ゲート配線２８や制御エミッタ配線２９もあり得
る。In order to briefly explain the path through which the oscillating current found by the present inventors flows, two IGBs shown in FIG.
Description will be made using an equivalent circuit in the case where T elements are connected in parallel. In FIG. 2, 60 is a collector, 61 is a main circuit emitter, 62 is a control emitter, 63 is a gate, 35
a is an equivalent circuit when the IGBT element is turned off. In the equivalent circuit of FIG. 2, Cec is the capacitance between the emitter and collector of the IGBT, Cgc is the capacitance between the gate and collector, and Cge is the capacitance between the gate and emitter. 26 is a main circuit emitter wiring, 27 is a collector wiring, 28 is a gate wiring, and a gate balance resistor 13 and a ferrite core 14 are inserted in the gate wiring. 29 is a control emitter wiring. As can be seen from FIG. 2, two IGBTs
Between the elements, not only are the main circuit emitter wirings 26 and collector wirings 27 of the IGBT elements connected in parallel,
The gate wiring 28 and the control emitter wiring 29 are connected via respective wiring inductances Lg and Lge. Therefore, the path of the resonance current between the IGBT elements may include the gate wiring 28 and the control emitter wiring 29.

【００３２】図３は本発明において適用される高周波損
失素子であるフェライトコアのインピーダンスの周波数
特性の一例を示している。挿入したフェライトコアのイ
ンピーダンス成分中の抵抗特性は図３に示したように、
高周波で抵抗値が大きくなる周波数特性をもつ。図４は
図１に示したように制御基板上のゲート配線にフェライ
トコアを装着した場合の、ターンオフ時の電流波形であ
る。ゲート配線２８にフェライトコアを挿入したことに
より図１１に見られるような振動電流がなくなっている
ことがわかる。すなわち、ゲート配線にフェライトコア
を装着することによってコレクタの振動電流がなくなっ
ていることから、振動電流は主回路エミッタではなく、
ゲート配線とコレクタ配線を主に流れていたことを示し
ている。FIG. 3 shows an example of the frequency characteristic of the impedance of a ferrite core which is a high-frequency loss element applied in the present invention. The resistance characteristic in the impedance component of the inserted ferrite core is as shown in FIG.
It has frequency characteristics in which the resistance value increases at high frequencies. FIG. 4 is a current waveform at the time of turn-off when a ferrite core is mounted on the gate wiring on the control board as shown in FIG. It can be seen that the insertion of the ferrite core into the gate wiring 28 eliminates the oscillating current as shown in FIG. That is, since the oscillating current of the collector is eliminated by attaching the ferrite core to the gate wiring, the oscillating current is not the main circuit emitter,
This indicates that the current mainly flows through the gate wiring and the collector wiring.

【００３３】その理由は、図１に示したようなモジュー
ルタイプの半導体スイッチ素子ではエミッタ配線がワイ
ヤボンドでなされるために主回路エミッタのインダクタ
ンスよりも制御配線やゲート配線のインダクタンスの方
が小さくなるためにインダクタンスの低い制御エミッタ
やゲート配線を流れやすくなるものと考えられる。The reason is that in the module type semiconductor switch element as shown in FIG. 1, since the emitter wiring is made by wire bonding, the inductance of the control wiring and the gate wiring is smaller than the inductance of the main circuit emitter. For this reason, it is considered that it is easy to flow through the control emitter and the gate wiring with low inductance.

【００３４】フェライトコアの大きさは、たとえば表面
実装タイプのフェライトコア素子を用いれば大きさがた
とえば２ｘ１ｘ１ｍｍ3程度の非常に小さな体積しか占
有しない。The size of the ferrite core occupies only a very small volume of, for example, about 2 × 1 × 1 mm 3 when a surface mount type ferrite core element is used.

【００３５】また、図３に示したようにフェライトコア
の１ＭＨ以下でのインピーダンスは低いので、ＩＧＢＴ
モジュールのターンオン時間やターンオフ時間などのス
イッチング特性には影響を与えない。Further, as shown in FIG. 3, since the impedance of the ferrite core at 1 MH or less is low, the IGBT
It does not affect the switching characteristics such as turn-on time and turn-off time of the module.

【００３６】また、使用するＩＧＢＴ素子の耐圧や種類
によって振動周波数は異なると考えられるが、その場合
には周波数特性が最適となるようなフェライトを選定す
ればよい。フェライトはＮｉＯとＦｅ2Ｏ3からなるニッ
ケルフェライト、ＺｎＯとＦｅ2Ｏ3からなるＺｎフェラ
イトなどがあり、その材料組成により各種の周波数特性
をもったものがある。The vibration frequency may vary depending on the withstand voltage and type of the IGBT element used. In this case, a ferrite having an optimum frequency characteristic may be selected. The ferrite includes nickel ferrite composed of NiO and Fe 2 O 3, Zn ferrite composed of ZnO and Fe 2 O 3, and others having various frequency characteristics depending on the material composition.

【００３７】本実施の形態では、複数の半導体スイッチ
素子が並列に接続されて構成される半導体スイッチ装置
において、制御配線基板上のゲート配線経路にフェライ
トコアを挿入したことによって、高周波振動電流を抑制
できる効果がある。また、ゲート配線に挿入することに
より、新たに付加する部品の大きさが小さいものでよ
く、モジュールの大きさの増大を招かないという効果が
ある。また、本実施の形態では低周波でインピーダンス
が低いという特徴を持つフェライトコアを用いたのでＩ
ＧＢＴモジュールのスイッチング特性に影響を与えない
という効果もある。In this embodiment, in a semiconductor switch device configured by connecting a plurality of semiconductor switch elements in parallel, a ferrite core is inserted into a gate wiring path on a control wiring board, thereby suppressing a high-frequency oscillation current. There is an effect that can be done. In addition, by inserting into the gate wiring, the size of the newly added component may be small, and there is an effect that the size of the module is not increased. Further, in the present embodiment, since a ferrite core having a characteristic of low impedance at low frequency is used,
There is also an effect that the switching characteristics of the GBT module are not affected.

【００３８】また、放熱板にはんだづけされている制御
基板上にフェライトを装着したことにより、冷却効果が
高くフェライトの温度上昇を防げるという効果もある。In addition, since the ferrite is mounted on the control board soldered to the heat sink, the cooling effect is high and the temperature of the ferrite can be prevented from rising.

【００３９】本実施の形態では、フェライトコアをゲー
ト配線経路に装着したが、制御配線のインダクタンスに
依存して振動電流が制御エミッタ配線経路を流れる場合
もある。そのような場合にはフェライトコアを制御配線
基板上の制御エミッタ配線に挿入すると振動電流抑制の
効果が高くなる。In this embodiment, the ferrite core is mounted on the gate wiring path, but an oscillating current may flow through the control emitter wiring path depending on the inductance of the control wiring. In such a case, inserting a ferrite core into the control emitter wiring on the control wiring board increases the effect of suppressing the oscillating current.

【００４０】さらに、フェライトは高周波での損失効果
が高いので、高耐圧ＩＧＢＴ素子を使用した際の高周波
電流の抑制できるという効果がある。Further, since ferrite has a high loss effect at a high frequency, there is an effect that a high frequency current can be suppressed when a high breakdown voltage IGBT element is used.

【００４１】実施の形態２ 図５には本発明の第２の実施の形態の半導体モジュール
の平面図を示した。図中同一符号は同一のものを示す。
図６には半導体モジュールと制御回路基板のあいだの中
継端子部を詳細に記した断面図を示した。本実施の形態
では半導体スイッチ素子であるＩＧＢＴ素子とそれらを
駆動する制御回路基板が一体となったインテリジェント
パワーモジュール（ＩＰＭ）において振動電流を防止し
たモジュール構造を示す。ＩＰＭではモジュール内部に
ゲート駆動信号を発生する回路が搭載された制御回路基
板４３が収容されている。Embodiment 2 FIG. 5 shows a plan view of a semiconductor module according to a second embodiment of the present invention. The same reference numerals in the drawings indicate the same components.
FIG. 6 is a sectional view showing a relay terminal portion between the semiconductor module and the control circuit board in detail. This embodiment shows a module structure in which an oscillating current is prevented in an intelligent power module (IPM) in which an IGBT element that is a semiconductor switch element and a control circuit board that drives the IGBT element are integrated. In the IPM, a control circuit board 43 on which a circuit for generating a gate drive signal is mounted is housed inside the module.

【００４２】４３ａ、４３ｂは制御回路基板４３上の回
路配線パターン、４４１ａ、４４１ｂは制御回路基板上
配線パターンと制御配線中継基板上のゲート配線パター
ンとを接続するゲート中継ピン、４４２ａ、４４２ｂは
制御回路基板４３と制御配線中継基板１５上の制御エミ
ッタ配線パターンとを接続する制御エミッタ中継ピン、
４６は制御信号接続コネクタである。４７ａ、４７ｂは
振動電流を抑制するために装着されたフェライトコアで
ある。43a and 43b are circuit wiring patterns on the control circuit board 43, 441a and 441b are gate relay pins for connecting the wiring pattern on the control circuit board and the gate wiring pattern on the control wiring relay board, and 442a and 442b are control elements. A control emitter relay pin for connecting the circuit board 43 and the control emitter wiring pattern on the control wiring relay board 15,
46 is a control signal connection connector. 47a and 47b are ferrite cores mounted to suppress the oscillating current.

【００４３】制御コネクタ４６に伝達されるオンオフ指
令にしたがい、制御回路基板４３上の回路で発生された
ゲート信号は制御回路基板上で分岐され、制御回路基板
と制御配線基板を接続するゲート中継ピン４４１ａ、４
４１ｂおよび制御エミッタ中継ピン４４２ａ、４４２ｂ
に伝達される。さらにゲート電位信号は制御配線中継基
板上ゲート配線パターン１５ａ１を経由し、さらに制御
回路基板１１ａを経由してＩＧＢＴ素子のゲートパッド
３ａ２に伝えられる。According to the ON / OFF command transmitted to the control connector 46, a gate signal generated by a circuit on the control circuit board 43 is branched on the control circuit board, and a gate relay pin for connecting the control circuit board to the control wiring board. 441a, 4
41b and control emitter relay pins 442a, 442b
Is transmitted to Further, the gate potential signal is transmitted to the gate pad 3a2 of the IGBT element via the gate wiring pattern 15a1 on the control wiring relay board and further via the control circuit board 11a.

【００４４】したがって、本実施の形態では図５に示し
た左側の２個のＩＧＢＴ素子３ａ、３ｂと右側の２個の
ＩＧＢＴ素子３ｃ、３ｄのゲート配線と制御エミッタ配
線は制御回路基板４３上で並列に接続される。したがっ
て、図５、６に示したようなモジュール配線構造では隣
り合うＩＧＢＴ素子間に加えて中継ピン４４１ａ、４４
２ａ、４４１ｂ、４４２ｂおよび制御回路基板上の配線
パターンを介して振動電流が流れる可能性がある。Therefore, in this embodiment, the gate wiring and the control emitter wiring of the two left IGBT elements 3a and 3b and the two right IGBT elements 3c and 3d shown in FIG. Connected in parallel. Therefore, in the module wiring structure as shown in FIGS. 5 and 6, the relay pins 441 a and 44
An oscillating current may flow through 2a, 441b, 442b and the wiring pattern on the control circuit board.

【００４５】このような経路での振動電流を抑制するに
は、ゲート中継ピンに高周波損失素子を装着することに
より、高周波振動を発生しないようにすることができ
る。In order to suppress the oscillating current in such a path, high-frequency oscillation can be prevented by mounting a high-frequency loss element on the gate relay pin.

【００４６】本実施の形態では、制御回路基板と半導体
スイッチ素子が一体となったモジュールにおいて制御回
路基板と中継基板とを接続する中継電極ピンにフェライ
トコアを装着することによって高周波振動を発生しない
ようにしている。したがって、本発明の実施の形態で
は、リング状のフェライトコアを中継ピンに装着するだ
けでよく、このために新たに、制御回路基板や制御回路
中継基板の配線パターンを変更する必要がなく、低コス
トで高周波振動の発生しないモジュールが実現可能であ
る。In this embodiment, in a module in which a control circuit board and a semiconductor switch element are integrated, a ferrite core is attached to a relay electrode pin connecting the control circuit board and the relay board so that high-frequency vibration is not generated. I have to. Therefore, in the embodiment of the present invention, it is only necessary to attach the ring-shaped ferrite core to the relay pin. Therefore, it is not necessary to newly change the control circuit board or the wiring pattern of the control circuit relay board. A module that does not generate high-frequency vibration at a low cost can be realized.

【００４７】実施の形態３ 図７には本発明の第３の実施の形態の半導体モジュール
の制御回路基板の主要部分のみを示した。ＩＧＢＴ素子
搭載部分は実施の形態２と同様である。本発明では実施
の形態２で示したの同じＩＰＭでの振動を抑制できる他
の方法の実施の形態を示す。４３は制御回路基板、４６
は制御信号用接続端子、４８は制御回路部品実装部分で
ある。４９ａ、４９ｂは制御回路基板４３上のゲート配
線の中継端子パターンである。フェライトコア５０ａ、
５０ｂはゲート回路出力とゲート配線中継ピンはんだづ
け用パターンとの間に装着されている。本実施の形態で
は制御回路基板上のゲート信号線分岐点と中継端子ピン
との間の制御回路基板上配線パターンににフェライトコ
アが配置されている。Third Embodiment FIG. 7 shows only a main part of a control circuit board of a semiconductor module according to a third embodiment of the present invention. The IGBT element mounting portion is the same as in the second embodiment. In the present invention, an embodiment of another method capable of suppressing the vibration in the same IPM shown in Embodiment 2 will be described. 43 is a control circuit board, 46
Is a control signal connection terminal, and 48 is a control circuit component mounting portion. 49a and 49b are relay terminal patterns of the gate wiring on the control circuit board 43. Ferrite core 50a,
Reference numeral 50b is mounted between the gate circuit output and the gate wiring relay pin soldering pattern. In the present embodiment, the ferrite core is arranged in the wiring pattern on the control circuit board between the gate signal line branch point on the control circuit board and the relay terminal pin.

【００４８】本実施の形態ではフェライトコアを制御回
路基板上の配線パターン上に配置したので、制御回路基
板４３上の部品の実装時に同時にフェライトコアを実装
することができ、モジュールの組立が簡単になるという
効果がある。In this embodiment, since the ferrite core is arranged on the wiring pattern on the control circuit board, the ferrite core can be mounted at the same time when the components on the control circuit board 43 are mounted, and the module can be easily assembled. It has the effect of becoming.

【００４９】[0049]

【発明の効果】本発明の請求項１にかかわる半導体スイ
ッチ装置は、複数の半導体スイッチ素子が並列に接続さ
れて構成される半導体スイッチ装置において、半導体ス
イッチ装置のゲート配線分岐点と、各半導体スイッチ素
子のゲートパッドとの間の配線経路のいずれかの位置に
高周波損失素子を挿入したので、ターンオフ時の電流振
動を抑制することができる。According to a first aspect of the present invention, there is provided a semiconductor switch device comprising a plurality of semiconductor switch elements connected in parallel, wherein a gate wiring branch point of the semiconductor switch device and each semiconductor switch are provided. Since the high-frequency loss element is inserted at any position in the wiring path between the element and the gate pad, current oscillation at the time of turn-off can be suppressed.

【００５０】本発明の請求項２にかかわる半導体スイッ
チ装置は、複数の半導体スイッチ素子が並列に接続され
て構成される半導体スイッチ装置において、半導体スイ
ッチ装置の制御エミッタ配線分岐点と、当該半導体スイ
ッチ装置内の各半導体スイッチ素子のエミッタ電極との
間の配線経路に高周波損失素子を挿入したので、ターン
オフ時の電流振動を抑制することができる。A semiconductor switch device according to a second aspect of the present invention is a semiconductor switch device comprising a plurality of semiconductor switch elements connected in parallel, wherein a control emitter wiring branch point of the semiconductor switch device and the semiconductor switch device Since the high-frequency loss element is inserted in the wiring path between each semiconductor switch element and the emitter electrode, current oscillation at the time of turn-off can be suppressed.

【００５１】本発明の請求項３にかかわる半導体スイッ
チ装置は、高周波損失素子を制御配線基板上に配置した
ので装置の大型化を避けることができる。In the semiconductor switch device according to the third aspect of the present invention, since the high-frequency loss element is arranged on the control wiring board, it is possible to avoid an increase in the size of the device.

【００５２】本発明の請求項４にかかわる半導体スイッ
チ装置は、高周波損失素子を制御回路基板と半導体スイ
ッチ装置内に配置された制御配線基板との間の中継ピン
に配置したので回路基板の配線パターンを変更する必要
がない。According to the semiconductor switch device of the fourth aspect of the present invention, the high-frequency loss element is disposed on the relay pin between the control circuit substrate and the control wiring substrate disposed in the semiconductor switch device. Need not be changed.

【００５３】本発明の請求項５にかかわる半導体スイッ
チ装置は、高周波損失素子としてフェライトを使用した
ので高周波での損失効果が大きく、電流振動を効果的に
抑制できるとともに、１ＭＨｚ以下でのインピーダンス
は低いのでターンオンやターンオフなどのスイッチング
特性には影響を与えない。In the semiconductor switch device according to the fifth aspect of the present invention, since ferrite is used as the high-frequency loss element, the effect of loss at high frequencies is large, current oscillation can be effectively suppressed, and the impedance at 1 MHz or less is low. Therefore, switching characteristics such as turn-on and turn-off are not affected.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の第１の実施の形態からなるＩＧＢＴ
モジュールの平面図である。FIG. 1 shows an IGBT according to a first embodiment of the present invention.
It is a top view of a module.

【図２】 本発明の第１の実施の形態からなるＩＧＢＴ
モジュールの２素子分の等価回路を示す図である。FIG. 2 is an IGBT according to the first embodiment of the present invention.
It is a figure showing an equivalent circuit for two elements of a module.

【図３】 本発明の第１の実施の形態で適用されるフェ
ライトコアの周波数特性を示す図である。FIG. 3 is a diagram illustrating frequency characteristics of a ferrite core applied in the first embodiment of the present invention.

【図４】 本発明の第１の実施の形態からなるＩＧＢＴ
モジュールのターンオフ時の電流・電圧波形を示す図で
ある。FIG. 4 is an IGBT according to the first embodiment of the present invention.
It is a figure which shows the current / voltage waveform at the time of module turn-off.

【図５】 本発明の第２の実施の形態からなるＩＧＢＴ
モジュールの平面図を示す図である。FIG. 5 shows an IGBT according to a second embodiment of the present invention.
It is a figure showing the top view of a module.

【図６】 本発明の第２の実施の形態からなるＩＧＢＴ
モジュールの中継ピン部分を中心とする断面を示す図で
ある。FIG. 6 shows an IGBT according to a second embodiment of the present invention.
It is a figure showing a section centering on a relay pin part of a module.

【図７】 本発明の第３の実施の形態からなるＩＧＢＴ
モジュールの制御回路基板の平面図である。FIG. 7 shows an IGBT according to a third embodiment of the present invention.
It is a top view of the control circuit board of a module.

【図８】 従来技術からなるＩＧＢＴモジュールの平面
図である。FIG. 8 is a plan view of a conventional IGBT module.

【図９】 従来技術からなるＩＧＢＴモジュールの断面
図である。FIG. 9 is a sectional view of an IGBT module according to the related art.

【図１０】 従来技術からなるＩＧＢＴモジュールの等
価回路示す図である。FIG. 10 is a diagram showing an equivalent circuit of an IGBT module according to the related art.

【図１１】 従来技術からなるＩＧＢＴモジュールのタ
ーンオフ時の電流・電圧波形を示す図である。FIG. 11 is a diagram showing current / voltage waveforms at the time of turn-off of an IGBT module according to the related art.

【図１２】 従来技術において考えられていたＩＧＢＴ
モジュール内の高周波振動電流経路を示す図である。FIG. 12: IGBT considered in the prior art
It is a figure showing a high frequency oscillation current course in a module.

【符号の説明】[Explanation of symbols]

１ 放熱板、２ 窒化アルミニウム基板、２１ 基板上
の電極パターン、３ａ，３ｂ，３ｃ，３ｄ ＩＧＢＴ素
子、３ａ１ エミッタ電極、３ａ２ ゲートパッド、４
ａ，４ｂ，４ｃ，４ｄ ダイオード素子、４ａ１ アノ
ード電極、７ 主回路エミッタ中継基板、９ モジュー
ルエミッタ電極、１０ モジュールコレクタ電極、１１
ａ，１１ｂ 制御配線基板、１１ａ１，１１ｂ１ ゲー
ト配線パターン、１１ａ２，１１ｂ２ 制御エミッタ配
線パターン、１２ 制御配線中継基板、１２１ 制御エ
ミッタ配線パターン、１２２ ゲート配線パターン、１
３ ゲートバランス抵抗、１４ フェライトコア、１５
制御配線中継基板、１５ａ１，１５ｂ１ ゲート配線
パターン、１５ａ２，１５ｂ２ 制御エミッタ配線パタ
ーン、１８ モジュールゲート端子、１９ モジュール
制御エミッタ端子、２３ａ，２３ｂ，２３ｃ，２３ｄ
ＩＧＢＴ、２４ パーマロイリング、２５ 樹脂匡体、
２６ 主回路エミッタ配線、２７ コレクタ配線、２８
ゲート配線、２９ 制御エミッタ配線、４３ 制御回
路基板、４４１ａ，４４１ｂゲート中継ピン、４４２
ａ，４４２ｂ 制御エミッタ中継ピン、４６ 制御信号
接続コネクタ、４７ａ，４７ｂ フェライトコア、４８
ゲートドライブ回路実装領域、４９ａ，４９ｂ ゲー
ト配線中継端子パターン、５０ａ，５０ｂ フェライト
コア、６０ コレクタ、６１ 主回路エミッタ、６２
制御エミッタ、６３ ゲート。REFERENCE SIGNS LIST 1 heat sink, 2 aluminum nitride substrate, 21 electrode pattern on substrate, 3a, 3b, 3c, 3d IGBT element, 3a1 emitter electrode, 3a2 gate pad, 4
a, 4b, 4c, 4d Diode element, 4a1 anode electrode, 7 main circuit emitter relay board, 9 module emitter electrode, 10 module collector electrode, 11
a, 11b Control wiring board, 11a1, 11b1 Gate wiring pattern, 11a2, 11b2 Control emitter wiring pattern, 12 Control wiring relay board, 121 Control emitter wiring pattern, 122 Gate wiring pattern, 1
3 Gate balance resistance, 14 Ferrite core, 15
Control wiring relay board, 15a1, 15b1 Gate wiring pattern, 15a2, 15b2 Control emitter wiring pattern, 18 module gate terminal, 19 module control emitter terminal, 23a, 23b, 23c, 23d
IGBT, 24 permalloy ring, 25 resin housing,
26 Main circuit emitter wiring, 27 Collector wiring, 28
Gate wiring, 29 control emitter wiring, 43 control circuit board, 441a, 441b gate relay pin, 442
a, 442b Control emitter relay pin, 46 Control signal connector, 47a, 47b Ferrite core, 48
Gate drive circuit mounting area, 49a, 49b Gate wiring relay terminal pattern, 50a, 50b Ferrite core, 60 Collector, 61 Main circuit emitter, 62
Control emitter, 63 gate.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中武 浩 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 益永 博史 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J055 AX21 AX25 AX41 AX56 CX00 CX07 CX19 DX09 DX73 GX00 GX06 GX07 GX08  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Hiroshi Nakatake 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Mitsubishi Electric Corporation (72) Hiroshi Masunaga 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation F-term (reference) 5J055 AX21 AX25 AX41 AX56 CX00 CX07 CX19 DX09 DX73 GX00 GX06 GX07 GX08

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 複数の半導体スイッチ素子が並列に接続
されて構成される半導体スイッチ装置において、半導体
スイッチ装置のゲート配線分岐点と、各半導体スイッチ
素子のゲートパッドとの間の配線経路のいずれかの位置
に高周波損失素子を挿入したことを特徴とする半導体ス
イッチ装置。In a semiconductor switch device configured by connecting a plurality of semiconductor switch elements in parallel, one of a wiring path between a gate wiring branch point of the semiconductor switch device and a gate pad of each semiconductor switch element. A high frequency loss element is inserted at the position of (1). 【請求項２】 複数の半導体スイッチ素子が並列に接続
されて構成される半導体スイッチ装置において、半導体
スイッチ装置の制御エミッタ配線分岐点と、当該半導体
スイッチ装置内の各半導体スイッチ素子のエミッタ電極
との間の配線経路に高周波損失素子を挿入したことを特
徴とする半導体スイッチ装置。2. A semiconductor switch device comprising a plurality of semiconductor switch devices connected in parallel, wherein a control emitter wiring branch point of the semiconductor switch device is connected to an emitter electrode of each semiconductor switch device in the semiconductor switch device. A high-frequency loss element is inserted in a wiring path between the semiconductor switching devices. 【請求項３】 高周波損失素子を制御配線基板上に配置
したことを特徴とする請求項１または２記載の半導体ス
イッチ装置。3. The semiconductor switch device according to claim 1, wherein the high-frequency loss element is disposed on the control wiring board. 【請求項４】 高周波損失素子を制御回路基板と半導体
スイッチ装置内に配置された制御配線基板との間の中継
ピンに配置したことを特徴とする請求項１または２記載
の半導体スイッチ装置。4. The semiconductor switch device according to claim 1, wherein the high-frequency loss element is disposed on a relay pin between the control circuit substrate and a control wiring substrate disposed in the semiconductor switch device. 【請求項５】 高周波損失素子としてフェライトを使用
したことを特徴とする請求項１、２、３または４記載の
半導体スイッチ装置。5. The semiconductor switch device according to claim 1, wherein ferrite is used as the high-frequency loss element.
JP36964099A 1999-12-27 1999-12-27 Semiconductor switch device Expired - Fee Related JP4138192B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36964099A JP4138192B2 (en) 1999-12-27 1999-12-27 Semiconductor switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36964099A JP4138192B2 (en) 1999-12-27 1999-12-27 Semiconductor switch device

Publications (2)

Publication Number Publication Date
JP2001185679A true JP2001185679A (en) 2001-07-06
JP4138192B2 JP4138192B2 (en) 2008-08-20

Family

ID=18494952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36964099A Expired - Fee Related JP4138192B2 (en) 1999-12-27 1999-12-27 Semiconductor switch device

Country Status (1)

Country Link
JP (1) JP4138192B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159851A1 (en) * 2001-12-06 2003-06-26 Infineon Technologies Ag Semiconductor component arrangement with reduced tendency to oscillate
JP2006502560A (en) * 2002-01-29 2006-01-19 アドバンスド パワー テクノロジー，インコーポレイテッド Split gate power module and method for suppressing its internal oscillation
KR100773842B1 (en) * 2005-07-20 2007-11-06 후지쯔 가부시끼가이샤 Relay board and semiconductor device having the relay board
JP2007329387A (en) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp Semiconductor device
US7425757B2 (en) 2003-12-22 2008-09-16 Fuji Electric Device Technology Co., Ltd. Semiconductor power module
JP2008235124A (en) * 2007-03-23 2008-10-02 Mitsubishi Electric Corp Induction heating cooker
JP2009021345A (en) * 2007-07-11 2009-01-29 Mitsubishi Electric Corp Power semiconductor module
JP2010027710A (en) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp Semiconductor module
JP2010027691A (en) * 2008-07-15 2010-02-04 Mitsubishi Electric Corp Semiconductor device
US7719092B2 (en) 2005-06-20 2010-05-18 Fuji Electric Device Technology Co., Ltd. Power semiconductor module
JP2011210771A (en) * 2010-03-29 2011-10-20 Fuji Electric Co Ltd Semiconductor device
EP2541596A1 (en) * 2011-06-29 2013-01-02 Hitachi, Ltd. Power semiconductor module
JP2014063806A (en) * 2012-09-20 2014-04-10 Toshiba Corp Semiconductor device
CN105489561A (en) * 2014-10-06 2016-04-13 英飞凌科技股份有限公司 Semiconductor packages and modules with integrated ferrite material
JP2016197821A (en) * 2015-04-03 2016-11-24 シャープ株式会社 Gate drive circuit
JP2017524267A (en) * 2014-07-03 2017-08-24 トランスフォーム インコーポレーテッド Switching circuit with ferrite beads
CN107342207A (en) * 2016-04-29 2017-11-10 细美事有限公司 Substrate temperature control apparatus, substrate board treatment and control method
US10186607B2 (en) 2014-07-04 2019-01-22 Mitsubishi Electric Corporation Power semiconductor device including a semiconductor switching element
WO2019044748A1 (en) * 2017-09-04 2019-03-07 三菱電機株式会社 Semiconductor module and electric power converter
WO2019064874A1 (en) * 2017-09-29 2019-04-04 日立オートモティブシステムズ株式会社 Power conversion device
CN109698174A (en) * 2017-10-23 2019-04-30 三菱电机株式会社 Semiconductor device
JP2019091850A (en) * 2017-11-16 2019-06-13 富士電機株式会社 Power semiconductor device
JPWO2022059052A1 (en) * 2020-09-15 2022-03-24
WO2022145250A1 (en) * 2021-01-04 2022-07-07 ローム株式会社 Semiconductor apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019006894T5 (en) 2019-02-22 2021-11-04 Mitsubishi Electric Corporation SEMICONDUCTOR UNIT AND POWER CONVERTER
JP7282147B1 (en) 2021-12-01 2023-05-26 三菱電機株式会社 Semiconductor equipment and power conversion equipment

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159851A1 (en) * 2001-12-06 2003-06-26 Infineon Technologies Ag Semiconductor component arrangement with reduced tendency to oscillate
US7023086B2 (en) 2001-12-06 2006-04-04 Infineon Technologies Ag Semiconductor component arrangement with a reduced oscillation tendency
DE10159851B4 (en) * 2001-12-06 2006-05-24 Infineon Technologies Ag Semiconductor device arrangement with reduced oscillation tendency
JP2006502560A (en) * 2002-01-29 2006-01-19 アドバンスド パワー テクノロジー，インコーポレイテッド Split gate power module and method for suppressing its internal oscillation
JP4732692B2 (en) * 2002-01-29 2011-07-27 マイクロセミ コーポレーション Power module and manufacturing method thereof
US7425757B2 (en) 2003-12-22 2008-09-16 Fuji Electric Device Technology Co., Ltd. Semiconductor power module
US7719092B2 (en) 2005-06-20 2010-05-18 Fuji Electric Device Technology Co., Ltd. Power semiconductor module
KR100773842B1 (en) * 2005-07-20 2007-11-06 후지쯔 가부시끼가이샤 Relay board and semiconductor device having the relay board
US7405448B2 (en) 2006-06-09 2008-07-29 Mitsubishi Electric Corporation Semiconductor device having a resistance for equalizing the current distribution
JP2007329387A (en) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp Semiconductor device
DE102007001191B4 (en) * 2006-06-09 2010-09-09 Mitsubishi Electric Corp. Semiconductor device having a resistor for balancing the current distribution
JP2008235124A (en) * 2007-03-23 2008-10-02 Mitsubishi Electric Corp Induction heating cooker
JP2009021345A (en) * 2007-07-11 2009-01-29 Mitsubishi Electric Corp Power semiconductor module
JP2010027691A (en) * 2008-07-15 2010-02-04 Mitsubishi Electric Corp Semiconductor device
JP2010027710A (en) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp Semiconductor module
JP2011210771A (en) * 2010-03-29 2011-10-20 Fuji Electric Co Ltd Semiconductor device
EP2541596A1 (en) * 2011-06-29 2013-01-02 Hitachi, Ltd. Power semiconductor module
US9000601B2 (en) 2011-06-29 2015-04-07 Hitachi Power Semiconductor Device, Ltd. Power semiconductor module
JP2014063806A (en) * 2012-09-20 2014-04-10 Toshiba Corp Semiconductor device
US8823053B2 (en) 2012-09-20 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor device including a plurality of first flat plates containing a material that absorbs an electromagnetic wave at a high frequency
JP2017524267A (en) * 2014-07-03 2017-08-24 トランスフォーム インコーポレーテッド Switching circuit with ferrite beads
US10186607B2 (en) 2014-07-04 2019-01-22 Mitsubishi Electric Corporation Power semiconductor device including a semiconductor switching element
DE112014006786B4 (en) 2014-07-04 2023-08-03 Mitsubishi Electric Corporation power semiconductor device
CN105489561A (en) * 2014-10-06 2016-04-13 英飞凌科技股份有限公司 Semiconductor packages and modules with integrated ferrite material
US9852928B2 (en) 2014-10-06 2017-12-26 Infineon Technologies Ag Semiconductor packages and modules with integrated ferrite material
JP2016197821A (en) * 2015-04-03 2016-11-24 シャープ株式会社 Gate drive circuit
CN107342207A (en) * 2016-04-29 2017-11-10 细美事有限公司 Substrate temperature control apparatus, substrate board treatment and control method
CN113410117A (en) * 2016-04-29 2021-09-17 细美事有限公司 Substrate temperature control device, substrate processing device, and control method
US10563919B2 (en) 2016-04-29 2020-02-18 Semes Co., Ltd. Method, system, and apparatus for controlling a temperature of a substrate in a plasma processing chamber
JPWO2019044748A1 (en) * 2017-09-04 2020-07-02 三菱電機株式会社 Semiconductor module and power converter
WO2019044748A1 (en) * 2017-09-04 2019-03-07 三菱電機株式会社 Semiconductor module and electric power converter
US11063025B2 (en) 2017-09-04 2021-07-13 Mitsubishi Electric Corporation Semiconductor module and power conversion device
JP2019068534A (en) * 2017-09-29 2019-04-25 日立オートモティブシステムズ株式会社 Power conversion device
US11127695B2 (en) 2017-09-29 2021-09-21 Hitachi Automotive Systems, Ltd. Power conversion device for reducing an inductance difference between control signal wires of a power semiconductor and suppressing a current unbalancing of the control signals
WO2019064874A1 (en) * 2017-09-29 2019-04-04 日立オートモティブシステムズ株式会社 Power conversion device
CN109698174A (en) * 2017-10-23 2019-04-30 三菱电机株式会社 Semiconductor device
CN109698174B (en) * 2017-10-23 2023-02-03 三菱电机株式会社 Semiconductor device with a plurality of semiconductor chips
JP2019091850A (en) * 2017-11-16 2019-06-13 富士電機株式会社 Power semiconductor device
JPWO2022059052A1 (en) * 2020-09-15 2022-03-24
WO2022059052A1 (en) * 2020-09-15 2022-03-24 株式会社三社電機製作所 Power semiconductor module
JP7370475B2 (en) 2020-09-15 2023-10-27 株式会社三社電機製作所 power semiconductor module
WO2022145250A1 (en) * 2021-01-04 2022-07-07 ローム株式会社 Semiconductor apparatus

Also Published As

Publication number Publication date
JP4138192B2 (en) 2008-08-20

Similar Documents

Publication Publication Date Title
JP4138192B2 (en) Semiconductor switch device
CN105103289B (en) Semiconductor device
JP7183591B2 (en) semiconductor equipment
CN107799511A (en) Packaging body for chip bridge capacitor
US11444036B2 (en) Power module assembly
JP2001274322A (en) Power semiconductor module
EP1292027B1 (en) Power semiconductor device
JP2002153079A (en) Semiconductor device
US10530354B2 (en) Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device
JP3787037B2 (en) Semiconductor module
US11942452B2 (en) Semiconductor module arrangement
CN107710576B (en) Power converter with parallel-connected semiconductor switches
KR102579440B1 (en) Power module of double side cooling
JP2012050176A (en) Power module for power conversion device
JPH11163257A (en) Semiconductor device
US20130293002A1 (en) Device comprising an electronic component with high switching speed
JP3845644B2 (en) Snubber circuit
JP2894402B2 (en) Semiconductor device
JPH0729933A (en) Power semiconductor device
US11430721B2 (en) Power module
JP2000277685A (en) Hybrid integrated circuit device
US20230402336A1 (en) Semiconductor module
WO2022264714A1 (en) Power semiconductor module and power conversion device
JP2005020869A (en) Driving unit for voltage drive type semiconductor device
JPH08191239A (en) Power semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees