JP4138192B2 - Semiconductor switch device - Google Patents

Semiconductor switch device Download PDF

Info

Publication number
JP4138192B2
JP4138192B2 JP36964099A JP36964099A JP4138192B2 JP 4138192 B2 JP4138192 B2 JP 4138192B2 JP 36964099 A JP36964099 A JP 36964099A JP 36964099 A JP36964099 A JP 36964099A JP 4138192 B2 JP4138192 B2 JP 4138192B2
Authority
JP
Japan
Prior art keywords
wiring
control
semiconductor switch
igbt
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36964099A
Other languages
Japanese (ja)
Other versions
JP2001185679A (en
Inventor
浩隆 武藤
健史 大井
浩 中武
博史 益永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP36964099A priority Critical patent/JP4138192B2/en
Publication of JP2001185679A publication Critical patent/JP2001185679A/en
Application granted granted Critical
Publication of JP4138192B2 publication Critical patent/JP4138192B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Electronic Switches (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、インバータやコンバータ等の電力変換機器に利用される半導体スイッチ装置に関する。より具体的にはIGBTモジュールやMOSFETモジュール、さらにはIGBTモジュール内部に半導体スイッチ素子の駆動制御回路を内蔵したインテリジェントパワーモジュール(IPM)のモジュール内部での半導体スイッチ素子の高周波振動に起因する誤動作防止に関するものである。
【0002】
【従来の技術】
半導体スイッチ装置にはスイッチ素子としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)素子を複数個搭載したMOSFETモジュール、IGBT(Insulated Gate Bipolar Transistor)素子を複数個搭載したIGBTモジュールなどがある。ここでは、半導体スイッチ素子であるIGBT素子と還流用ダイオード素子が複数個並列に接続されたIGBTモジュールを例として従来技術により構成される半導体スイッチ装置を説明する。IGBTモジュールはインバータやコンバータ等の電力変換装置に使用される。従来のIGBTモジュールとして、たとえば著者:S. Bernet, R. Teichmann, A. Zuckerberger, P. Steimer, タイトル:“Comparison of High Power IGBTs and Hard Driven GTOs for High Power Inverters”, 会議名:Applied Power Electronics Conference、講演番号:16.1, 開催場所:Anaheim, 米国に記載されたものがある。また、圧接型半導体スイッチ装置の構造の従来例としては著者:Y. Takahashi, K. Yoshikawa, M. Soutome, T. Fujii, H. Kirihata, Y. Seki, “2.5kV-1000A Power Pack IGBT (Power Flat-Packaged NPT Type RC-IGBT)”, IEEE Transactions on Electron Devices, Vol. 46, No. 1, January 1999に記載されている。
【0003】
ここでは、半導体スイッチ装置の従来技術としてモジュールタイプの半導体スイッチ装置のひとつであるIGBTモジュールを図8、図9を用いて説明する。図8にはIGBTモジュールの半導体素子部を中心とした平面図を示した。図9にはIGBTモジュールの断面図を示した。本モジュールでは半導体スイッチ素子としてIGBT素子と還流用ダイオード素子がそれぞれ4個並列に接続されてひとつのモジュールを構成している。IGBT素子とダイオード素子が逆並列、すなわち、IGBT素子のエミッタとダイオード素子のアノードが接続され、また、IGBT素子のコレクタとダイオード素子のカソードが接続されている。
【0004】
図8および図9において、1は銅からなり、IGBT素子を冷却するための放熱板、2は絶縁基板である窒化アルミニウム基板であり、両面に電極パターンが張り付けられている。21はIGBTあるいはダイオード素子がその上にはんだ付けされる窒化アルミニウム基板上の電極パターンである。窒化アルミニウム基板2は銅放熱板1上にはんだづけにより接合されている。窒化アルミニウム基板上の電極パターン21上にはIGBT素子3aとダイオード素子4aが隣り合わせにはんだ付けされている。
【0005】
並列に接続されている4個のIGBT素子3a、3b、3c、3dとダイオード素子4a、4b、4c、4dは同様の配線がなされているので、本説明ではIGBT素子3aおよびダイオード素子4aに関して詳細に説明する。
【0006】
IGBT素子3aの表面にパターニングされているエミッタ電極3a1とダイオード素子4aの表面にパターニングされているアノード電極4a1はアルミワイヤ51で接続され、さらにアルミワイヤ51は主回路エミッタ中継基板7に接続されている。窒化アルミニウム基板上電極パターン21にはモジュールコレクタ電極9がはんだづけにより接続され、エミッタ中継基板7にはモジュールエミッタ電極10がはんだ付けにより接続されている。モジュールコレクタ電極9とモジュールエミッタ電極10は、400A程度の大電流が通電され、インバータ等の回路を構成する際に他の半導体モジュール等(図示せず)とモジュール匡体25の外部において配線、接続される。
【0007】
また、IGBT素子のゲートに電圧を印加するために、アルミニウムワイヤ52がIGBT素子3aのゲートパッド3a2と、放熱板1上にはんだ付けされた制御配線基板11a上のゲート配線パターン11a1に接続されている。また、アルミニウムワイヤ53がIGBTのエミッタ電極3a1と制御配線基板11a上の制御エミッタ配線パターン11a2に接続されている。
【0008】
制御配線基板11a上のゲート配線パターン11a1はワイヤボンド54により、放熱板1上にはんだ付けされた制御配線中継基板12上のゲート配線パターン121に接続されている。制御配線基板11a上ゲート配線パターンにはゲートバランス抵抗13が配置されている。また、制御配線基板11a上の制御エミッタ配線パターン11a2はワイヤボンド55により制御配線中継基板12上制御エミッタ配線パターン122に接続されている。
【0009】
前記のIGBT素子3aとダイオード素子4aに関する配線は、他の3個のIGBTとダイオードに関しても同様にそれぞれ対応する制御配線基板11aと11bに関してなされている。
【0010】
図9において18はモジュールゲート端子であり(図8には記載せず)モジュール内部において、図8に示した制御配線基板中継基板12上のゲート配線パターン121の接続点123に接続されている。また、図9において19はモジュール制御エミッタ端子であり(図8には記載せず)モジュール内部において、図8に示した制御配線基板中継基板12上の制御エミッタ配線パターン122の接続点124に接続されている。
【0011】
図10には図8、図9に構造を示したIGBTモジュールの等価回路を示した。図中、Cはコレクタ、Eは主回路エミッタ、64はゲートドライブ回路である。Lg1はゲートワイヤおよび制御基板上ゲート配線に付随する浮遊インダクタンス、Lge1は制御基板上制御エミッタ配線に付随する浮遊インダクタンス、Lg2は制御基板中継基板上ゲート配線に付随する浮遊インダクタンス、Lge2は制御基板中継基板上制御エミッタ配線に付随する浮遊インダクタンス、Leは主回路エミッタ配線に付随する浮遊インダクタンス、Lcはコレクタ配線に付随する浮遊インダクタンスである。Rgbはゲートバランス抵抗である。これらの浮遊インダクタンスは他のIGBT素子3b、3c、3dに関する配線経路にも同様に存在する。
【0012】
IGBTモジュール内部においては以上のようにゲート配線と制御エミッタ配線がなされており、ゲート信号は制御基板中継基板上、すなわち図10の等価回路上では分岐点81aで、IGBT素子3a、3bの組と3c、3dの組に分岐される。、さらに制御配線基板11aと11b上において分岐点81b、81cにおいて分岐されゲートバランス抵抗13を通して各IGBT素子のゲートパッドへと伝達される。また、制御エミッタ配線に関しても同様に分岐して各IGBT素子のエミッタ電極へ接続される。
【0013】
【発明が解決しようとする課題】
IGBTモジュールが適用されるインバータでは制御系統の指令にしたがってIGBTモジュールがオンオフを所定のタイミングで繰り返すことによって、直流電力が交流電力に変換される。したがって、IGBTモジュールが誤動作しないことが極めて重要である。
【0014】
半導体モジュールがオン、オフする際には、モジュールコレクタ電流とコレクタエミッタ間電圧にマイクロ秒以下の極めて高速の変化が生ずるために、スイッチング時に電流振動することがある。このような電流振動により、ゲート電位が変動すると、IGBTがオフであるべきときにオン状態となったり、オンであるべきときにオフ状態となったりするという誤動作が生ずる。
【0015】
たとえば、半導体モジュールがターンオフする際に生ずる電流振動の問題が前記文献”
2.5kV-1000A Power Pack IGBT (Power Flat-Packaged NPT Type RC-IGBT), IEEE Transactions on Electron Devices, Vol. 46, NO. 1, January 1999に記載されている。IGBTモジュールあるいは圧接型IGBT半導体スイッチ装置ではスイッチ装置内部において、IGBT素子が複数個並列に接続されている。この複数個の素子が不均一にスイッチング動作をするとIGBT素子の静電容量と、並列に接続されたIGBT素子間の配線経路が有する浮遊インダクタンスで構成される共振回路によりIGBTチップ間で電流が振動する。図11はこのような振動が発生している場合のIGBTモジュール内の特定のIGBT素子のコレクタ電流波形を示した図である。振動電流の周波数はIGBTモジュールの構造やIGBT素子の内部構造に依存するが、数MHz以上の高周波である。ターンオフ後2から3μsec後に電流が振動していることがわかる。従来、IGBTのようなスイッチ素子において、ターンオフ時に問題となる電流振動は、電流が立ち下がる瞬間に発生していたものであり、図11に示したように電流が立ち下がった後2から3μsec後の振動は近年報告されるようになってきた新たな現象であり、その発生メカニズムや振動電流の経路に関しては明確とはなっていない。
【0016】
不均一なスイッチング動作は各IGBT素子間でのワイヤボンド配線インダクタンスの不均一や、動作中の各IGBT素子間の温度差などによって生ずる。このような並列チップ間に流れる振動電流はIGBT素子のゲート電位を変動させ誤動作させる可能性があり、抑制することが望まれていた。
【0017】
前記文献(著者:Y. Takahashiらの文献)によれば、このような振動電流はその発生メカニズムは明らかではないが、図12の破線に示したように並列に接続されたIGBT素子間のコレクタ−エミッタ間で振動していると考えられている。図12において、60はコレクタ、61は主回路エミッタ、23a、23b、23c、23dは各IGBT素子のエミッタコレクタ間容量を示す。従来技術、たとえば前記文献(著者:Y. Takahashiら)においては、その振動電流を抑制するために各IGBT素子の主回路エミッタ側配線にインダクタンスを増加させるために磁性材料であるパーマロイリング24を挿入することにより振動を抑制する手法が開示されている。
【0018】
しかしながら、パーマロイリングをエミッタ電極に挿入するという従来技術による振動抑制方法には次の問題があった。まず第一に、前記文献で開示されている従来技術が適用されているスイッチ装置は、圧接型のIGBT素子スイッチ装置に関するものであるために、スイッチ装置内各IGBT素子のエミッタ−コレクタ電極は銅板で構成されている。したがって、その銅板の周りに高周波損失素子を挿入するのは構造上比較的簡単である。一方、図8、図9に示したようなモジュールタイプの半導体装置ではIGBT素子のコレクタ側はセラミック基板上銅パターンにはんだづけされる。また、エミッタはワイヤボンドにより配線される。したがって、パーマロイリングの主回路エミッタ配線経路への挿入が極めて困難であるという問題があった。
【0019】
さらに、各IGBT素子の主回路エミッタ配線のワイヤボンドの幅は10mm以上あり、またコレクタの大きさも10x10mm2以上あるため、何れかの位置にパーマロイリングを設置すると大きな設置領域を占有し、IGBT素子を収容しているパッケージが大きくなってしまうという問題があった。
【0020】
さらに、パーマロイは高周波において磁性体としての性能が劣るという問題がある。パーマロイは周波数が100kHz以上ぐらいから透磁率が低下し、高周波での振動を減衰させることはできない。実際、2.5kVから5kVの高耐圧IGBT素子ではオフ時の素子1個あたりのエミッタ−コレクタ間容量は100pF前後である。素子間の浮遊インダクタンスは配線構造に依存するが100nH以下である。これらの値から計算される共振周波数は約50MHzとなる。すなわち、高耐圧であればあるほど素子の静電容量が小さくなり、振動周波数が高くなると考えられる。このような高周波では従来技術で使用されていたパーマロイは透磁率が低下し磁性体としての効果が低くなり、振動の抑制効果が低い。
【0021】
また、IGBT素子スイッチング時の振動を抑制する一般的な方法として、特開平4−65866に開示されているようにゲートバランス抵抗を並列接続された各IGBTのゲート配線に挿入する方法が従来技術としてある。しかしながら、ゲートバランス抵抗の増加はIGBTモジュールのスイッチング速度の低下を招き、結果としてスイッチング損失の増大という電気特性の悪化を招くという問題があった。
【0022】
本発明の目的とするところは、半導体スイッチ装置でのターンオフ時の電流振動を抑制することにある。特に、高周波損失素子をコレクタ配線および主回路エミッタ配線に装着することなく、高周波振動を抑制することを目的とする。また、おおよそ5MHz以上の高周波でも振動電流の抑制が可能で、かつ、スイッチング速度を低下させることのない半導体スイッチ装置を得ることである。さらに、半導体スイッチ装置の大きさを増大させることなく振動を抑制することを目的とする。
【0023】
本発明の半導体スイッチ装置は、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、
前記複数の半導体スイッチ素子のそれぞれのゲート電極と導体を介して接続されたゲート配線パターンが設けられた制御配線基板、
前記複数の半導体スイッチ素子を駆動するためのゲート駆動信号を発生する回路が搭載された制御回路基板、
前記制御配線基板の前記ゲート配線パターンと前記制御回路基板上の前記回路の配線パターンとを接続する中継ピン、および
前記中継ピンに装着された高周波損失素子を備えたものである。
【0024】
また、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、
前記複数の半導体スイッチ素子のそれぞれのエミッタ電極と導体を介して接続された制御エミッタ配線パターンが設けられた制御配線基板、
前記複数の半導体スイッチ素子を駆動するためのゲート駆動信号を発生する回路が搭載された制御回路基板、
前記制御配線基板の前記制御エミッタ配線パターンと前記制御回路基板上の前記回路の配線パターンとを接続する中継ピン、および
前記中継ピンに装着された高周波損失素子を備えたものである。
【0025】
また、高周波損失素子を制御配線基板上に配置したものである。
【0026】
また、高周波損失素子を中継端子ピンに挿入したものである。
【0027】
また、IGBTなどの半導体スイッチ素子と半導体スイッチ素子を制御・駆動する制御回路を保有し、制御回路内にて半導体スイッチ素子へのゲート信号が分岐される半導体スイッチ装置において、制御回路基板上に高周波損失素子を配置したものである。
【0028】
また、高周波損失素子としてフェライトを用いる。
【0029】
【発明の実施の形態】
実施の形態1
図1には本発明の第1の実施の形態のIGBTモジュールの平面図を示した。図中、図8の符号と同一の符号は同一のものを示す。本発明では制御配線基板11aおよび11bのゲート配線パターン11a1および11b1に高周波損失素子のひとつであるフェライトコア14を各IGBT素子ごとに挿入した。
【0030】
図12に示したように、従来技術に開示された並列IGBT素子間の振動電流はIGBTのエミッタとコレクタ間の容量と、配線の浮遊インダクタンスで振動電流が発生し、主回路エミッタ、コレクタを振動電流が流れていると考えられていた。発明者らによる詳細な振動電流経路の調査の結果、このような振動電流はエミッタ・コレクタ間を流れているとは限らないことを見出した。
【0031】
発明者らが見いだした振動電流が流れる経路を簡単に説明するために、図2に示した2つのIGBT素子が並列に接続されている場合の等価回路を用いて説明する。図2において、60はコレクタ、61は主回路エミッタ、62は制御エミッタ、63はゲート、35aはIGBT素子のターンオフ時の等価回路である。図2の等価回路においてCecはIGBTのエミッタ−コレクタ間静電容量、Cgcはのゲート−コレクタ間容量、Cgeはゲートエ−ミッタ間容量である。26は主回路エミッタ配線、27はコレクタ配線、28はゲート配線であり、ゲート配線にはゲートバランス抵抗13とフェライトコア14が挿入されている。29は制御エミッタ配線である。図2からわかるように2つのIGBT素子間ではIGBT素子の主回路エミッタ配線26とコレクタ配線27で並列に接続されているだけではなく、ゲート配線28と、制御エミッタ配線29がそれぞれの配線インダクタンスLg、Lgeを介して接続されている。したがって、IGBT素子間の共振電流の経路としては、ゲート配線28や制御エミッタ配線29もあり得る。
【0032】
図3は本発明において適用される高周波損失素子であるフェライトコアのインピーダンスの周波数特性の一例を示している。挿入したフェライトコアのインピーダンス成分中の抵抗特性は図3に示したように、高周波で抵抗値が大きくなる周波数特性をもつ。図4は図1に示したように制御基板上のゲート配線にフェライトコアを装着した場合の、ターンオフ時の電流波形である。ゲート配線28にフェライトコアを挿入したことにより図11に見られるような振動電流がなくなっていることがわかる。すなわち、ゲート配線にフェライトコアを装着することによってコレクタの振動電流がなくなっていることから、振動電流は主回路エミッタではなく、ゲート配線とコレクタ配線を主に流れていたことを示している。
【0033】
その理由は、図1に示したようなモジュールタイプの半導体スイッチ素子ではエミッタ配線がワイヤボンドでなされるために主回路エミッタのインダクタンスよりも制御配線やゲート配線のインダクタンスの方が小さくなるためにインダクタンスの低い制御エミッタやゲート配線を流れやすくなるものと考えられる。
【0034】
フェライトコアの大きさは、たとえば表面実装タイプのフェライトコア素子を用いれば大きさがたとえば2x1x1mm3程度の非常に小さな体積しか占有しない。
【0035】
また、図3に示したようにフェライトコアの1MH以下でのインピーダンスは低いので、IGBTモジュールのターンオン時間やターンオフ時間などのスイッチング特性には影響を与えない。
【0036】
また、使用するIGBT素子の耐圧や種類によって振動周波数は異なると考えられるが、その場合には周波数特性が最適となるようなフェライトを選定すればよい。フェライトはNiOとFe23からなるニッケルフェライト、ZnOとFe23からなるZnフェライトなどがあり、その材料組成により各種の周波数特性をもったものがある。
【0037】
本実施の形態では、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、制御配線基板上のゲート配線経路にフェライトコアを挿入したことによって、高周波振動電流を抑制できる効果がある。また、ゲート配線に挿入することにより、新たに付加する部品の大きさが小さいものでよく、モジュールの大きさの増大を招かないという効果がある。また、本実施の形態では低周波でインピーダンスが低いという特徴を持つフェライトコアを用いたのでIGBTモジュールのスイッチング特性に影響を与えないという効果もある。
【0038】
また、放熱板にはんだづけされている制御基板上にフェライトを装着したことにより、冷却効果が高くフェライトの温度上昇を防げるという効果もある。
【0039】
本実施の形態では、フェライトコアをゲート配線経路に装着したが、制御配線のインダクタンスに依存して振動電流が制御エミッタ配線経路を流れる場合もある。そのような場合にはフェライトコアを制御配線基板上の制御エミッタ配線に挿入すると振動電流抑制の効果が高くなる。
【0040】
さらに、フェライトは高周波での損失効果が高いので、高耐圧IGBT素子を使用した際の高周波電流の抑制できるという効果がある。
【0041】
実施の形態2
図5には本発明の第2の実施の形態の半導体モジュールの平面図を示した。図中同一符号は同一のものを示す。図6には半導体モジュールと制御回路基板のあいだの中継端子部を詳細に記した断面図を示した。本実施の形態では半導体スイッチ素子であるIGBT素子とそれらを駆動する制御回路基板が一体となったインテリジェントパワーモジュール(IPM)において振動電流を防止したモジュール構造を示す。IPMではモジュール内部にゲート駆動信号を発生する回路が搭載された制御回路基板43が収容されている。
【0042】
43a、43bは制御回路基板43上の回路配線パターン、441a、441bは制御回路基板上配線パターンと制御配線中継基板上のゲート配線パターンとを接続するゲート中継ピン、442a、442bは制御回路基板43と制御配線中継基板15上の制御エミッタ配線パターンとを接続する制御エミッタ中継ピン、46は制御信号接続コネクタである。47a、47bは振動電流を抑制するために装着されたフェライトコアである。
【0043】
制御コネクタ46に伝達されるオンオフ指令にしたがい、制御回路基板43上の回路で発生されたゲート信号は制御回路基板上で分岐され、制御回路基板と制御配線基板を接続するゲート中継ピン441a、441bおよび制御エミッタ中継ピン442a、442bに伝達される。さらにゲート電位信号は制御配線中継基板上ゲート配線パターン15a1を経由し、さらに制御回路基板11aを経由してIGBT素子のゲートパッド3a2に伝えられる。
【0044】
したがって、本実施の形態では図5に示した左側の2個のIGBT素子3a、3bと右側の2個のIGBT素子3c、3dのゲート配線と制御エミッタ配線は制御回路基板43上で並列に接続される。したがって、図5、6に示したようなモジュール配線構造では隣り合うIGBT素子間に加えて中継ピン441a、442a、441b、442bおよび制御回路基板上の配線パターンを介して振動電流が流れる可能性がある。
【0045】
このような経路での振動電流を抑制するには、ゲート中継ピンに高周波損失素子を装着することにより、高周波振動を発生しないようにすることができる。
【0046】
本実施の形態では、制御回路基板と半導体スイッチ素子が一体となったモジュールにおいて制御回路基板と中継基板とを接続する中継電極ピンにフェライトコアを装着することによって高周波振動を発生しないようにしている。したがって、本発明の実施の形態では、リング状のフェライトコアを中継ピンに装着するだけでよく、このために新たに、制御回路基板や制御回路中継基板の配線パターンを変更する必要がなく、低コストで高周波振動の発生しないモジュールが実現可能である。
【0047】
実施の形態3
図7には本発明の第3の実施の形態の半導体モジュールの制御回路基板の主要部分のみを示した。IGBT素子搭載部分は実施の形態2と同様である。本発明では実施の形態2で示したの同じIPMでの振動を抑制できる他の方法の実施の形態を示す。43は制御回路基板、46は制御信号用接続端子、48は制御回路部品実装部分である。49a、49bは制御回路基板43上のゲート配線の中継端子パターンである。フェライトコア50a、50bはゲート回路出力とゲート配線中継ピンはんだづけ用パターンとの間に装着されている。本実施の形態では制御回路基板上のゲート信号線分岐点と中継端子ピンとの間の制御回路基板上配線パターンににフェライトコアが配置されている。
【0048】
本実施の形態ではフェライトコアを制御回路基板上の配線パターン上に配置したので、制御回路基板43上の部品の実装時に同時にフェライトコアを実装することができ、モジュールの組立が簡単になるという効果がある。
【0049】
【発明の効果】
本発明の請求項1にかかわる半導体スイッチ装置は、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、半導体スイッチ装置のゲート配線分岐点と、各半導体スイッチ素子のゲートパッドとの間の配線経路のいずれかの位置に高周波損失素子を挿入したので、ターンオフ時の電流振動を抑制することができる。
【0050】
本発明の請求項2にかかわる半導体スイッチ装置は、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、半導体スイッチ装置の制御エミッタ配線分岐点と、当該半導体スイッチ装置内の各半導体スイッチ素子のエミッタ電極との間の配線経路に高周波損失素子を挿入したので、ターンオフ時の電流振動を抑制することができる。
【0051】
本発明の請求項3にかかわる半導体スイッチ装置は、高周波損失素子を制御配線基板上に配置したので装置の大型化を避けることができる。
【0052】
本発明の請求項4にかかわる半導体スイッチ装置は、高周波損失素子を制御回路基板と半導体スイッチ装置内に配置された制御配線基板との間の中継ピンに配置したので回路基板の配線パターンを変更する必要がない。
【0053】
本発明の請求項5にかかわる半導体スイッチ装置は、高周波損失素子としてフェライトを使用したので高周波での損失効果が大きく、電流振動を効果的に抑制できるとともに、1MHz以下でのインピーダンスは低いのでターンオンやターンオフなどのスイッチング特性には影響を与えない。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態からなるIGBTモジュールの平面図である。
【図2】 本発明の第1の実施の形態からなるIGBTモジュールの2素子分の等価回路を示す図である。
【図3】 本発明の第1の実施の形態で適用されるフェライトコアの周波数特性を示す図である。
【図4】 本発明の第1の実施の形態からなるIGBTモジュールのターンオフ時の電流・電圧波形を示す図である。
【図5】 本発明の第2の実施の形態からなるIGBTモジュールの平面図を示す図である。
【図6】 本発明の第2の実施の形態からなるIGBTモジュールの中継ピン部分を中心とする断面を示す図である。
【図7】 本発明の第3の実施の形態からなるIGBTモジュールの制御回路基板の平面図である。
【図8】 従来技術からなるIGBTモジュールの平面図である。
【図9】 従来技術からなるIGBTモジュールの断面図である。
【図10】 従来技術からなるIGBTモジュールの等価回路示す図である。
【図11】 従来技術からなるIGBTモジュールのターンオフ時の電流・電圧波形を示す図である。
【図12】 従来技術において考えられていたIGBTモジュール内の高周波振動電流経路を示す図である。
【符号の説明】
1 放熱板、2 窒化アルミニウム基板、21 基板上の電極パターン、 3a,3b,3c,3d IGBT素子、3a1 エミッタ電極、3a2 ゲートパッド、4a,4b,4c,4d ダイオード素子、4a1 アノード電極、7 主回路エミッタ中継基板、9 モジュールエミッタ電極、10 モジュールコレクタ電極、11a,11b 制御配線基板、11a1,11b1 ゲート配線パターン、11a2,11b2 制御エミッタ配線パターン、12 制御配線中継基板、121 制御エミッタ配線パターン、122 ゲート配線パターン、13 ゲートバランス抵抗、14 フェライトコア、15 制御配線中継基板、15a1,15b1 ゲート配線パターン、15a2,15b2 制御エミッタ配線パターン、18 モジュールゲート端子、19 モジュール制御エミッタ端子、23a,23b,23c,23d IGBT、24 パーマロイリング、 25 樹脂匡体、26 主回路エミッタ配線、27 コレクタ配線、28 ゲート配線、29 制御エミッタ配線、43 制御回路基板、441a,441b ゲート中継ピン、442a,442b 制御エミッタ中継ピン、46 制御信号接続コネクタ、47a,47b フェライトコア、48 ゲートドライブ回路実装領域、49a,49b ゲート配線中継端子パターン、50a,50b フェライトコア、60 コレクタ、61 主回路エミッタ、62 制御エミッタ、 63 ゲート。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor switch device used for power conversion equipment such as an inverter and a converter. More specifically, the present invention relates to the prevention of malfunction caused by high-frequency vibration of the semiconductor switch element in the module of the intelligent power module (IPM) which incorporates the drive control circuit of the semiconductor switch element in the IGBT module and MOSFET module, and further in the IGBT module. Is.
[0002]
[Prior art]
Semiconductor switch devices include MOSFET modules having a plurality of MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) as switching elements, and IGBT modules having a plurality of IGBTs (Insulated Gate Bipolar Transistors). Here, a semiconductor switch device constituted by the prior art will be described by taking as an example an IGBT module in which a plurality of IGBT elements which are semiconductor switch elements and a plurality of free-wheeling diode elements are connected in parallel. The IGBT module is used in a power conversion device such as an inverter or a converter. As a conventional IGBT module, for example, the authors: S. Bernet, R. Teichmann, A. Zuckerberger, P. Steimer, Title: “Comparison of High Power IGBTs and Hard Driven GTOs for High Power Inverters”, Conference Name: Applied Power Electronics Conference , Lecture number: 16.1, Location: Anaheim, USA. Also, as a conventional example of the structure of the pressure contact type semiconductor switch device, authors: Y. Takahashi, K. Yoshikawa, M. Soutome, T. Fujii, H. Kirihata, Y. Seki, “2.5kV-1000A Power Pack IGBT (Power Flat-Packaged NPT Type RC-IGBT) ”, IEEE Transactions on Electron Devices, Vol. 46, No. 1, January 1999.
[0003]
Here, an IGBT module, which is one of the module type semiconductor switch devices, will be described with reference to FIGS. FIG. 8 shows a plan view centering on the semiconductor element portion of the IGBT module. FIG. 9 shows a cross-sectional view of the IGBT module. In this module, four IGBT elements and four free-wheeling diode elements are connected in parallel as semiconductor switching elements to constitute one module. The IGBT element and the diode element are anti-parallel, that is, the emitter of the IGBT element and the anode of the diode element are connected, and the collector of the IGBT element and the cathode of the diode element are connected.
[0004]
8 and 9, reference numeral 1 is made of copper, a heat sink for cooling the IGBT element, 2 is an aluminum nitride substrate which is an insulating substrate, and electrode patterns are pasted on both surfaces. Reference numeral 21 denotes an electrode pattern on an aluminum nitride substrate on which an IGBT or a diode element is soldered. The aluminum nitride substrate 2 is joined to the copper heat sink 1 by soldering. The IGBT element 3a and the diode element 4a are soldered side by side on the electrode pattern 21 on the aluminum nitride substrate.
[0005]
Since the four IGBT elements 3a, 3b, 3c, and 3d connected in parallel and the diode elements 4a, 4b, 4c, and 4d have the same wiring, in this description, the IGBT element 3a and the diode element 4a are described in detail. Explained.
[0006]
The emitter electrode 3a1 patterned on the surface of the IGBT element 3a and the anode electrode 4a1 patterned on the surface of the diode element 4a are connected by an aluminum wire 51, and the aluminum wire 51 is further connected to the main circuit emitter relay substrate 7. Yes. The module collector electrode 9 is connected to the electrode pattern 21 on the aluminum nitride substrate by soldering, and the module emitter electrode 10 is connected to the emitter relay substrate 7 by soldering. The module collector electrode 9 and the module emitter electrode 10 are energized with a large current of about 400 A, and when configuring a circuit such as an inverter, wiring and connection are made outside of the module housing 25 with other semiconductor modules (not shown). Is done.
[0007]
In order to apply a voltage to the gate of the IGBT element, the aluminum wire 52 is connected to the gate pad 3a2 of the IGBT element 3a and the gate wiring pattern 11a1 on the control wiring board 11a soldered on the heat sink 1. Yes. An aluminum wire 53 is connected to the emitter electrode 3a1 of the IGBT and the control emitter wiring pattern 11a2 on the control wiring substrate 11a.
[0008]
The gate wiring pattern 11 a 1 on the control wiring board 11 a is connected to the gate wiring pattern 121 on the control wiring relay board 12 soldered onto the heat sink 1 by wire bonds 54. A gate balance resistor 13 is disposed on the gate wiring pattern on the control wiring board 11a. The control emitter wiring pattern 11 a 2 on the control wiring board 11 a is connected to the control emitter wiring pattern 122 on the control wiring relay board 12 by wire bonds 55.
[0009]
The wiring relating to the IGBT element 3a and the diode element 4a is also related to the corresponding control wiring boards 11a and 11b for the other three IGBTs and diodes.
[0010]
In FIG. 9, reference numeral 18 denotes a module gate terminal (not shown in FIG. 8), which is connected to the connection point 123 of the gate wiring pattern 121 on the control wiring board relay substrate 12 shown in FIG. In FIG. 9, reference numeral 19 denotes a module control emitter terminal (not shown in FIG. 8), which is connected to the connection point 124 of the control emitter wiring pattern 122 on the control wiring board relay board 12 shown in FIG. Has been.
[0011]
FIG. 10 shows an equivalent circuit of the IGBT module whose structure is shown in FIGS. In the figure, C is a collector, E is a main circuit emitter, and 64 is a gate drive circuit. Lg1 is a floating inductance associated with the gate wire and the gate wiring on the control board, Lge1 is a floating inductance associated with the control emitter wiring on the control board, Lg2 is a floating inductance associated with the gate wiring on the control board relay board, and Lge2 is relaying the control board The floating inductance associated with the control emitter wiring on the substrate, Le is the floating inductance associated with the main circuit emitter wiring, and Lc is the floating inductance associated with the collector wiring. Rgb is a gate balance resistor. These stray inductances are also present in the wiring paths related to the other IGBT elements 3b, 3c, and 3d.
[0012]
In the IGBT module, the gate wiring and the control emitter wiring are formed as described above, and the gate signal is on the control board relay board, that is, on the equivalent circuit of FIG. Branches to a group of 3c and 3d. Further, it branches at the branch points 81b and 81c on the control wiring boards 11a and 11b, and is transmitted to the gate pads of the IGBT elements through the gate balance resistor 13. Further, the control emitter wiring is similarly branched and connected to the emitter electrode of each IGBT element.
[0013]
[Problems to be solved by the invention]
In an inverter to which an IGBT module is applied, DC power is converted into AC power by repeating ON / OFF of the IGBT module at a predetermined timing in accordance with a control system command. Therefore, it is extremely important that the IGBT module does not malfunction.
[0014]
When the semiconductor module is turned on and off, the module collector current and the collector-emitter voltage change very rapidly, which is less than a microsecond, so that current oscillation may occur during switching. When the gate potential fluctuates due to such current oscillation, a malfunction occurs in which the IGBT is turned on when it should be turned off or turned off when it should be turned on.
[0015]
For example, the problem of current oscillation that occurs when a semiconductor module is turned off is referred to as “
2.5kV-1000A Power Pack IGBT (Power Flat-Packaged NPT Type RC-IGBT), IEEE Transactions on Electron Devices, Vol. 46, NO. 1, January 1999. In the IGBT module or the pressure contact type IGBT semiconductor switch device, a plurality of IGBT elements are connected in parallel inside the switch device. When the plurality of elements perform non-uniform switching operation, the current is oscillated between the IGBT chips by the resonance circuit composed of the capacitance of the IGBT element and the floating inductance of the wiring path between the IGBT elements connected in parallel. To do. FIG. 11 is a diagram showing a collector current waveform of a specific IGBT element in the IGBT module when such vibration is generated. The frequency of the oscillating current depends on the structure of the IGBT module and the internal structure of the IGBT element, but is a high frequency of several MHz or more. It can be seen that the current oscillates 2 to 3 μsec after the turn-off. Conventionally, in a switching element such as an IGBT, a current oscillation that becomes a problem at the time of turn-off occurs at the moment when the current falls, and after 2 to 3 μsec after the current falls as shown in FIG. Is a new phenomenon that has been reported in recent years, and its generation mechanism and oscillation current path are not clear.
[0016]
The nonuniform switching operation is caused by nonuniformity of wire bond wiring inductance among the IGBT elements, temperature difference between the IGBT elements during operation, and the like. Such an oscillating current flowing between parallel chips may cause the gate potential of the IGBT element to fluctuate and malfunction, and it has been desired to suppress it.
[0017]
According to the above document (author: Y. Takahashi et al.), The generation mechanism of such an oscillating current is not clear, but the collector between IGBT elements connected in parallel as shown by the broken line in FIG. -It is considered to vibrate between emitters. In FIG. 12, 60 is a collector, 61 is a main circuit emitter, and 23a, 23b, 23c, and 23d are emitter-collector capacitances of the respective IGBT elements. In the prior art, for example, the above-mentioned document (author: Y. Takahashi et al.), A permalloy ring 24, which is a magnetic material, is inserted in the main circuit emitter side wiring of each IGBT element in order to suppress the oscillation current. A technique for suppressing vibration by doing so is disclosed.
[0018]
However, the conventional vibration suppression method of inserting a permalloy ring into the emitter electrode has the following problems. First of all, since the switch device to which the prior art disclosed in the above literature is applied relates to a pressure contact type IGBT element switch device, the emitter-collector electrode of each IGBT element in the switch device is a copper plate. It consists of Therefore, it is relatively easy to insert a high-frequency loss element around the copper plate. On the other hand, in the module type semiconductor device as shown in FIGS. 8 and 9, the collector side of the IGBT element is soldered to the copper pattern on the ceramic substrate. The emitter is wired by wire bonding. Therefore, there is a problem that it is extremely difficult to insert the permalloy ring into the main circuit emitter wiring path.
[0019]
Furthermore, the width of the wire bond of the main circuit emitter wiring of each IGBT element is 10 mm or more, and the size of the collector is also 10 × 10 mm.2Because of the above, there is a problem that if a permalloy ring is installed at any position, it occupies a large installation area, and the package containing the IGBT element becomes large.
[0020]
Furthermore, permalloy has a problem that the performance as a magnetic substance is inferior at high frequencies. Permalloy has a low magnetic permeability from a frequency of about 100 kHz or higher, and cannot attenuate vibrations at high frequencies. Actually, in a high breakdown voltage IGBT element of 2.5 kV to 5 kV, the emitter-collector capacitance per element at the time of off is around 100 pF. Although the stray inductance between elements depends on the wiring structure, it is 100 nH or less. The resonance frequency calculated from these values is about 50 MHz. That is, it is considered that the higher the withstand voltage, the smaller the capacitance of the element and the higher the vibration frequency. At such a high frequency, permalloy used in the prior art has a low magnetic permeability and a low effect as a magnetic material, and a vibration suppressing effect is low.
[0021]
Further, as a general method for suppressing vibration at the time of IGBT element switching, a method of inserting a gate balance resistor into the gate wiring of each IGBT connected in parallel as disclosed in JP-A-4-65866 is a conventional technique. is there. However, an increase in the gate balance resistance causes a decrease in the switching speed of the IGBT module, resulting in a problem in that the electrical characteristics deteriorate due to an increase in switching loss.
[0022]
An object of the present invention is to suppress current oscillation during turn-off in a semiconductor switch device. In particular, an object is to suppress high-frequency vibration without attaching a high-frequency loss element to the collector wiring and the main circuit emitter wiring. Another object of the present invention is to obtain a semiconductor switch device capable of suppressing an oscillating current even at a high frequency of about 5 MHz or more and not reducing the switching speed. Furthermore, it aims at suppressing a vibration, without increasing the magnitude | size of a semiconductor switch apparatus.
[0023]
  The semiconductor switch device of the present invention is a semiconductor switch device configured by connecting a plurality of semiconductor switch elements in parallel.
A control wiring board provided with a gate wiring pattern connected via a conductor to each gate electrode of the plurality of semiconductor switch elements;
A control circuit board on which a circuit for generating a gate drive signal for driving the plurality of semiconductor switch elements is mounted;
A relay pin that connects the gate wiring pattern of the control wiring board and the wiring pattern of the circuit on the control circuit board; and
A high-frequency loss element attached to the relay pinIs.
[0024]
  In the semiconductor switch device configured by connecting a plurality of semiconductor switch elements in parallel,
A control wiring board provided with a control emitter wiring pattern connected via a conductor to each emitter electrode of the plurality of semiconductor switch elements;
A control circuit board on which a circuit for generating a gate drive signal for driving the plurality of semiconductor switch elements is mounted;
A relay pin for connecting the control emitter wiring pattern of the control wiring board and the wiring pattern of the circuit on the control circuit board; and
A high-frequency loss element attached to the relay pinIs.
[0025]
Moreover, the high frequency loss element is arranged on the control wiring board.
[0026]
Further, a high frequency loss element is inserted into the relay terminal pin.
[0027]
Further, in a semiconductor switch device having a semiconductor switch element such as an IGBT and a control circuit for controlling and driving the semiconductor switch element, and a gate signal to the semiconductor switch element is branched in the control circuit, a high frequency is provided on the control circuit board. A loss element is arranged.
[0028]
Further, ferrite is used as the high frequency loss element.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1
FIG. 1 is a plan view of the IGBT module according to the first embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 8 denote the same elements. In the present invention, a ferrite core 14 that is one of high-frequency loss elements is inserted into the gate wiring patterns 11a1 and 11b1 of the control wiring boards 11a and 11b for each IGBT element.
[0030]
As shown in FIG. 12, the oscillating current between the parallel IGBT elements disclosed in the prior art is generated by the capacitance between the emitter and collector of the IGBT and the floating inductance of the wiring, and oscillates the main circuit emitter and collector. It was thought that current was flowing. As a result of detailed investigation of the oscillating current path by the inventors, it has been found that such oscillating current does not always flow between the emitter and the collector.
[0031]
In order to briefly explain the path through which the oscillating current found by the inventors, a description will be given using an equivalent circuit in the case where the two IGBT elements shown in FIG. 2 are connected in parallel. In FIG. 2, 60 is a collector, 61 is a main circuit emitter, 62 is a control emitter, 63 is a gate, and 35a is an equivalent circuit when the IGBT element is turned off. In the equivalent circuit of FIG. 2, Cec is an IGBT emitter-collector capacitance, Cgc is a gate-collector capacitance, and Cge is a gate-emitter capacitance. 26 is a main circuit emitter wiring, 27 is a collector wiring, 28 is a gate wiring, and a gate balance resistor 13 and a ferrite core 14 are inserted into the gate wiring. Reference numeral 29 denotes a control emitter wiring. As can be seen from FIG. 2, the two IGBT elements are not only connected in parallel by the main circuit emitter wiring 26 and the collector wiring 27 of the IGBT element, but also the gate wiring 28 and the control emitter wiring 29 are connected to each wiring inductance Lg. , Lge. Therefore, there can be a gate wiring 28 and a control emitter wiring 29 as a path of the resonance current between the IGBT elements.
[0032]
FIG. 3 shows an example of frequency characteristics of impedance of a ferrite core which is a high frequency loss element applied in the present invention. As shown in FIG. 3, the resistance characteristic in the impedance component of the inserted ferrite core has a frequency characteristic in which the resistance value increases at a high frequency. FIG. 4 shows a current waveform at turn-off when a ferrite core is attached to the gate wiring on the control board as shown in FIG. It can be seen that the oscillating current as shown in FIG. 11 is eliminated by inserting the ferrite core into the gate wiring 28. That is, since the oscillating current of the collector is eliminated by attaching the ferrite core to the gate wiring, it indicates that the oscillating current mainly flows through the gate wiring and the collector wiring, not the main circuit emitter.
[0033]
The reason is that in the module type semiconductor switching element as shown in FIG. 1, the emitter wiring is formed by wire bonding, so that the inductance of the control wiring and the gate wiring is smaller than the inductance of the main circuit emitter. It is thought that it becomes easy to flow through the control emitter and gate wiring having a low level.
[0034]
The size of the ferrite core is, for example, 2 × 1 × 1 mm if a surface mount type ferrite core element is used.ThreeOccupies only a very small volume.
[0035]
Further, as shown in FIG. 3, since the impedance of the ferrite core at 1 MH or less is low, the switching characteristics such as the turn-on time and turn-off time of the IGBT module are not affected.
[0036]
Moreover, although it is thought that a vibration frequency changes with the pressure | voltage resistance and kind of IGBT element to be used, in that case, what is necessary is just to select the ferrite from which a frequency characteristic becomes optimal. Ferrite is NiO and Fe2OThreeNickel ferrite consisting of ZnO and Fe2OThreeThere are Zn ferrite and the like having various frequency characteristics depending on the material composition.
[0037]
In the present embodiment, in the semiconductor switch device configured by connecting a plurality of semiconductor switch elements in parallel, the effect of suppressing the high-frequency oscillation current by inserting the ferrite core into the gate wiring path on the control wiring board is effective. is there. Further, by inserting into the gate wiring, the size of the newly added component may be small, and there is an effect that the size of the module is not increased. Further, in this embodiment, since the ferrite core having the characteristic of low frequency and low impedance is used, there is an effect that the switching characteristics of the IGBT module are not affected.
[0038]
In addition, since the ferrite is mounted on the control board that is soldered to the heat radiating plate, there is an effect that the cooling effect is high and the temperature rise of the ferrite can be prevented.
[0039]
In this embodiment, the ferrite core is attached to the gate wiring path, but there are cases where the oscillating current flows through the control emitter wiring path depending on the inductance of the control wiring. In such a case, if the ferrite core is inserted into the control emitter wiring on the control wiring board, the effect of suppressing the oscillating current is enhanced.
[0040]
Further, since ferrite has a high loss effect at a high frequency, there is an effect that a high frequency current can be suppressed when a high voltage IGBT element is used.
[0041]
Embodiment 2
FIG. 5 shows a plan view of a semiconductor module according to the second embodiment of the present invention. In the drawings, the same reference numerals denote the same components. FIG. 6 is a cross-sectional view showing in detail the relay terminal portion between the semiconductor module and the control circuit board. In the present embodiment, a module structure is shown in which an oscillating current is prevented in an intelligent power module (IPM) in which an IGBT element as a semiconductor switch element and a control circuit board for driving them are integrated. In the IPM, a control circuit board 43 on which a circuit for generating a gate drive signal is mounted is housed inside the module.
[0042]
43a and 43b are circuit wiring patterns on the control circuit board 43, 441a and 441b are gate relay pins for connecting the wiring pattern on the control circuit board and the gate wiring pattern on the control wiring relay board, and 442a and 442b are control circuit boards 43. Reference numeral 46 denotes a control emitter relay pin for connecting the control emitter wiring pattern on the control wiring relay board 15 to the control emitter wiring pattern. Reference numerals 47a and 47b denote ferrite cores mounted to suppress the oscillating current.
[0043]
In accordance with the ON / OFF command transmitted to the control connector 46, the gate signal generated by the circuit on the control circuit board 43 is branched on the control circuit board, and the gate relay pins 441a and 441b connecting the control circuit board and the control wiring board. And transmitted to the control emitter relay pins 442a and 442b. Further, the gate potential signal is transmitted to the gate pad 3a2 of the IGBT element via the gate wiring pattern 15a1 on the control wiring relay substrate and further via the control circuit substrate 11a.
[0044]
Therefore, in the present embodiment, the gate wiring and the control emitter wiring of the two IGBT elements 3a and 3b on the left side and the two IGBT elements 3c and 3d on the right side shown in FIG. 5 are connected in parallel on the control circuit board 43. Is done. Therefore, in the module wiring structure as shown in FIGS. 5 and 6, there is a possibility that an oscillating current flows through the relay pins 441a, 442a, 441b, 442b and the wiring pattern on the control circuit board in addition to between the adjacent IGBT elements. is there.
[0045]
In order to suppress the oscillating current in such a path, a high frequency loss element is attached to the gate relay pin, so that no high frequency vibration can be generated.
[0046]
In the present embodiment, in a module in which a control circuit board and a semiconductor switch element are integrated, a high frequency vibration is prevented from being generated by attaching a ferrite core to a relay electrode pin that connects the control circuit board and the relay board. . Therefore, in the embodiment of the present invention, it is only necessary to attach the ring-shaped ferrite core to the relay pin. For this reason, there is no need to newly change the wiring pattern of the control circuit board or the control circuit relay board. A module that does not generate high-frequency vibration can be realized at low cost.
[0047]
Embodiment 3
FIG. 7 shows only the main part of the control circuit board of the semiconductor module according to the third embodiment of the present invention. The IGBT element mounting portion is the same as in the second embodiment. In the present invention, an embodiment of another method capable of suppressing the vibration in the same IPM shown in the embodiment 2 will be described. 43 is a control circuit board, 46 is a control signal connection terminal, and 48 is a control circuit component mounting portion. 49a and 49b are relay terminal patterns of the gate wiring on the control circuit board 43. The ferrite cores 50a and 50b are mounted between the gate circuit output and the gate wiring relay pin soldering pattern. In this embodiment, a ferrite core is arranged in a wiring pattern on the control circuit board between the gate signal line branch point on the control circuit board and the relay terminal pin.
[0048]
In this embodiment, since the ferrite core is arranged on the wiring pattern on the control circuit board, the ferrite core can be mounted simultaneously with the mounting of the components on the control circuit board 43, and the assembly of the module is simplified. There is.
[0049]
【The invention's effect】
According to a first aspect of the present invention, there is provided a semiconductor switch device comprising a plurality of semiconductor switch elements connected in parallel, wherein a gate wiring branch point of the semiconductor switch device, a gate pad of each semiconductor switch element, Since the high-frequency loss element is inserted at any position in the wiring path between, current oscillation at the time of turn-off can be suppressed.
[0050]
According to a second aspect of the present invention, there is provided a semiconductor switch device comprising a plurality of semiconductor switch elements connected in parallel, the control emitter wiring branch point of the semiconductor switch device, and each of the semiconductor switch devices in the semiconductor switch device. Since the high-frequency loss element is inserted in the wiring path between the emitter electrode of the semiconductor switch element, current oscillation at the time of turn-off can be suppressed.
[0051]
In the semiconductor switch device according to the third aspect of the present invention, since the high frequency loss element is arranged on the control wiring board, the size of the device can be avoided.
[0052]
In the semiconductor switch device according to the fourth aspect of the present invention, the high frequency loss element is arranged on the relay pin between the control circuit board and the control wiring board arranged in the semiconductor switch device, so the wiring pattern of the circuit board is changed. There is no need.
[0053]
Since the semiconductor switch device according to claim 5 of the present invention uses ferrite as the high frequency loss element, the loss effect at high frequency is large, current oscillation can be effectively suppressed, and the impedance at 1 MHz or less is low, so Does not affect switching characteristics such as turn-off.
[Brief description of the drawings]
FIG. 1 is a plan view of an IGBT module according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an equivalent circuit for two elements of the IGBT module according to the first embodiment of the present invention.
FIG. 3 is a diagram showing frequency characteristics of a ferrite core applied in the first embodiment of the present invention.
FIG. 4 is a diagram showing current / voltage waveforms at the time of turn-off of the IGBT module according to the first embodiment of the present invention.
FIG. 5 is a plan view of an IGBT module according to a second embodiment of the present invention.
FIG. 6 is a view showing a cross section centering on a relay pin portion of an IGBT module according to a second embodiment of the present invention;
FIG. 7 is a plan view of a control circuit board of an IGBT module according to a third embodiment of the present invention.
FIG. 8 is a plan view of a conventional IGBT module.
FIG. 9 is a cross-sectional view of a conventional IGBT module.
FIG. 10 is a diagram showing an equivalent circuit of an IGBT module according to the prior art.
FIG. 11 is a diagram showing current / voltage waveforms at the time of turn-off of an IGBT module according to the prior art.
FIG. 12 is a diagram showing a high-frequency oscillating current path in the IGBT module considered in the prior art.
[Explanation of symbols]
1 heat sink, 2 aluminum nitride substrate, 21 electrode pattern on substrate, 3a, 3b, 3c, 3d IGBT element, 3a1 emitter electrode, 3a2 gate pad, 4a, 4b, 4c, 4d diode element, 4a1 anode electrode, 7 main Circuit emitter relay board, 9 module emitter electrode, 10 module collector electrode, 11a, 11b control wiring board, 11a1, 11b1 gate wiring pattern, 11a2, 11b2 control emitter wiring pattern, 12 control wiring relay board, 121 control emitter wiring pattern, 122 Gate wiring pattern, 13 Gate balance resistor, 14 Ferrite core, 15 Control wiring relay board, 15a1, 15b1 Gate wiring pattern, 15a2, 15b2 Control emitter wiring pattern, 18 Module gate 19 module control emitter terminal, 23a, 23b, 23c, 23d IGBT, 24 permalloy ring, 25 resin casing, 26 main circuit emitter wiring, 27 collector wiring, 28 gate wiring, 29 control emitter wiring, 43 control circuit board, 441a, 441b Gate relay pin, 442a, 442b Control emitter relay pin, 46 Control signal connector, 47a, 47b Ferrite core, 48 Gate drive circuit mounting area, 49a, 49b Gate wiring relay terminal pattern, 50a, 50b Ferrite core, 60 Collector, 61 main circuit emitter, 62 control emitter, 63 gate.

Claims (3)

複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、In a semiconductor switch device configured by connecting a plurality of semiconductor switch elements in parallel,
前記複数の半導体スイッチ素子のそれぞれのゲート電極と導体を介して接続されたゲート配線パターンが設けられた制御配線基板、A control wiring board provided with a gate wiring pattern connected via a conductor to each gate electrode of the plurality of semiconductor switch elements;
前記複数の半導体スイッチ素子を駆動するためのゲート駆動信号を発生する回路が搭載された制御回路基板、A control circuit board on which a circuit for generating a gate drive signal for driving the plurality of semiconductor switch elements is mounted;
前記制御配線基板の前記ゲート配線パターンと前記制御回路基板上の前記回路の配線パターンとを接続する中継ピン、およびA relay pin that connects the gate wiring pattern of the control wiring board and the wiring pattern of the circuit on the control circuit board; and
前記中継ピンに装着された高周波損失素子を備えたことを特徴とする半導体スイッチ装置。A semiconductor switch device comprising a high-frequency loss element attached to the relay pin.
複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、In a semiconductor switch device configured by connecting a plurality of semiconductor switch elements in parallel,
前記複数の半導体スイッチ素子のそれぞれのエミッタ電極と導体を介して接続された制御エミッタ配線パターンが設けられた制御配線基板、A control wiring board provided with a control emitter wiring pattern connected via a conductor to each emitter electrode of the plurality of semiconductor switch elements;
前記複数の半導体スイッチ素子を駆動するためのゲート駆動信号を発生する回路が搭載された制御回路基板、A control circuit board on which a circuit for generating a gate drive signal for driving the plurality of semiconductor switch elements is mounted;
前記制御配線基板の前記制御エミッタ配線パターンと前記制御回路基板上の前記回路の配線パターンとを接続する中継ピン、およびA relay pin for connecting the control emitter wiring pattern of the control wiring board and the wiring pattern of the circuit on the control circuit board; and
前記中継ピンに装着された高周波損失素子を備えたことを特徴とする半導体スイッチ装置。A semiconductor switch device comprising a high-frequency loss element attached to the relay pin.
高周波損失素子としてフェライトを使用したことを特徴とする請求項1または2記載の半導体スイッチ装置。 3. The semiconductor switch device according to claim 1, wherein ferrite is used as the high frequency loss element.
JP36964099A 1999-12-27 1999-12-27 Semiconductor switch device Expired - Fee Related JP4138192B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36964099A JP4138192B2 (en) 1999-12-27 1999-12-27 Semiconductor switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36964099A JP4138192B2 (en) 1999-12-27 1999-12-27 Semiconductor switch device

Publications (2)

Publication Number Publication Date
JP2001185679A JP2001185679A (en) 2001-07-06
JP4138192B2 true JP4138192B2 (en) 2008-08-20

Family

ID=18494952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36964099A Expired - Fee Related JP4138192B2 (en) 1999-12-27 1999-12-27 Semiconductor switch device

Country Status (1)

Country Link
JP (1) JP4138192B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2541596A1 (en) 2011-06-29 2013-01-02 Hitachi, Ltd. Power semiconductor module
DE112018004893T5 (en) 2017-09-04 2020-06-10 Mitsubishi Electric Corporation Semiconductor module and power converter device
DE112019006894T5 (en) 2019-02-22 2021-11-04 Mitsubishi Electric Corporation SEMICONDUCTOR UNIT AND POWER CONVERTER
JP7282147B1 (en) 2021-12-01 2023-05-26 三菱電機株式会社 Semiconductor equipment and power conversion equipment

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159851B4 (en) 2001-12-06 2006-05-24 Infineon Technologies Ag Semiconductor device arrangement with reduced oscillation tendency
DE60308148T2 (en) * 2002-01-29 2007-08-16 Advanced Power Technology Inc., Bend POWER MODULE WITH PARTITIONED GATE AND METHOD FOR SUPPRESSING VIBRATIONS THEREIN
JP4423462B2 (en) 2003-12-22 2010-03-03 富士電機システムズ株式会社 Semiconductor power module
JP4492454B2 (en) 2005-06-20 2010-06-30 富士電機システムズ株式会社 Power semiconductor module
JP4703300B2 (en) * 2005-07-20 2011-06-15 富士通セミコンダクター株式会社 Relay board and semiconductor device including the relay board
JP2007329387A (en) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp Semiconductor device
JP4889534B2 (en) * 2007-03-23 2012-03-07 三菱電機株式会社 Induction heating cooker
JP5125269B2 (en) * 2007-07-11 2013-01-23 三菱電機株式会社 Power semiconductor module
JP5206188B2 (en) * 2008-07-15 2013-06-12 三菱電機株式会社 Semiconductor device
JP5207862B2 (en) * 2008-07-16 2013-06-12 三菱電機株式会社 Semiconductor module
JP5293666B2 (en) * 2010-03-29 2013-09-18 富士電機株式会社 Semiconductor device
JP2014063806A (en) * 2012-09-20 2014-04-10 Toshiba Corp Semiconductor device
US9543940B2 (en) * 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
CN106663675B (en) 2014-07-04 2019-10-25 三菱电机株式会社 Power semiconductor device
US9852928B2 (en) 2014-10-06 2017-12-26 Infineon Technologies Ag Semiconductor packages and modules with integrated ferrite material
JP6495077B2 (en) * 2015-04-03 2019-04-03 シャープ株式会社 Gate drive circuit
KR20170123830A (en) * 2016-04-29 2017-11-09 세메스 주식회사 Apparatus for controlling temperature of substrate, apparatus for treating substrate comprising the same, and method of controlling the same
JP6838243B2 (en) * 2017-09-29 2021-03-03 日立Astemo株式会社 Power converter
JP6819540B2 (en) * 2017-10-23 2021-01-27 三菱電機株式会社 Semiconductor device
JP6958274B2 (en) * 2017-11-16 2021-11-02 富士電機株式会社 Power semiconductor devices
US20230360991A1 (en) * 2020-09-15 2023-11-09 Sansha Electric Manufacturing Co., Ltd. Power semiconductor module
US20230378038A1 (en) * 2021-01-04 2023-11-23 Rohm Co., Ltd. Semiconductor apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2541596A1 (en) 2011-06-29 2013-01-02 Hitachi, Ltd. Power semiconductor module
DE112018004893T5 (en) 2017-09-04 2020-06-10 Mitsubishi Electric Corporation Semiconductor module and power converter device
US11063025B2 (en) 2017-09-04 2021-07-13 Mitsubishi Electric Corporation Semiconductor module and power conversion device
DE112019006894T5 (en) 2019-02-22 2021-11-04 Mitsubishi Electric Corporation SEMICONDUCTOR UNIT AND POWER CONVERTER
JP7282147B1 (en) 2021-12-01 2023-05-26 三菱電機株式会社 Semiconductor equipment and power conversion equipment
JP2023081422A (en) * 2021-12-01 2023-06-13 三菱電機株式会社 Semiconductor device and power conversion device

Also Published As

Publication number Publication date
JP2001185679A (en) 2001-07-06

Similar Documents

Publication Publication Date Title
JP4138192B2 (en) Semiconductor switch device
Xing et al. Extraction of parasitics within wire-bond IGBT modules
JP7183591B2 (en) semiconductor equipment
JPH0669415A (en) Semiconductor device
WO2013077081A1 (en) Semiconductor device and electronic apparatus
JP2001274322A (en) Power semiconductor module
US11444036B2 (en) Power module assembly
KR102065118B1 (en) Dual side cooling power module and manufacturing method of the same
WO2001089090A1 (en) Power semiconductor device
JP3228839B2 (en) Power semiconductor device
US10530354B2 (en) Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device
JP3787037B2 (en) Semiconductor module
JP2016195223A (en) Semiconductor device and method of manufacturing the same
JP3648954B2 (en) Semiconductor device
JP2012038803A (en) Power module
CN107710576B (en) Power converter with parallel-connected semiconductor switches
JP2002141465A (en) Semiconductor module for electric power
US11942452B2 (en) Semiconductor module arrangement
JP2005512325A (en) Semiconductor component structure with reduced vibration tendency
JP2012050176A (en) Power module for power conversion device
US10790249B2 (en) Discrete electronic component comprising a transistor
US20130293002A1 (en) Device comprising an electronic component with high switching speed
KR20200085116A (en) Power module of double side cooling
JPH0729933A (en) Power semiconductor device
US11430721B2 (en) Power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees