JP2001171173A - Ｌｅｄ表示装置 - Google Patents
Ｌｅｄ表示装置Info
- Publication number
- JP2001171173A JP2001171173A JP36047199A JP36047199A JP2001171173A JP 2001171173 A JP2001171173 A JP 2001171173A JP 36047199 A JP36047199 A JP 36047199A JP 36047199 A JP36047199 A JP 36047199A JP 2001171173 A JP2001171173 A JP 2001171173A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gradation
- pulse
- output
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【課題】 階調データのステップ幅を均一にして、ＬＥ
Ｄプリンターにおいて印字した場合の濃淡がスムーズに
見えるようにしたＬＥＤ表示装置を提供する。 【解決手段】ｎビットのアップダウンカウンタ回路８
と、ｎビットの階調入力データとアップダウンカウンタ
回路のｎビットの出力データとが一致した時に、スター
ト信号、ストップ信号を発生する一致回路９と、スター
ト信号及びストップ信号を振り分けて出力する振分回路
１０と、スタート信号によってセットされると共にスト
ップ信号によってリセットされるＲＳフリップフロップ
回路１１と、ＲＳフリップフロップ回路１１から出力さ
れる階調パルスに応じてＬＥＤ２を駆動する出力回路５
を備える。
Ｄプリンターにおいて印字した場合の濃淡がスムーズに
見えるようにしたＬＥＤ表示装置を提供する。 【解決手段】ｎビットのアップダウンカウンタ回路８
と、ｎビットの階調入力データとアップダウンカウンタ
回路のｎビットの出力データとが一致した時に、スター
ト信号、ストップ信号を発生する一致回路９と、スター
ト信号及びストップ信号を振り分けて出力する振分回路
１０と、スタート信号によってセットされると共にスト
ップ信号によってリセットされるＲＳフリップフロップ
回路１１と、ＲＳフリップフロップ回路１１から出力さ
れる階調パルスに応じてＬＥＤ２を駆動する出力回路５
を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＥＤ（発光ダイ
オード）表示装置に関し、特に階調入力データに応じて
ＬＥＤの輝度を段階的に変化させる階調表示可能なＬＥ
Ｄ表示装置に関するものである。
オード）表示装置に関し、特に階調入力データに応じて
ＬＥＤの輝度を段階的に変化させる階調表示可能なＬＥ
Ｄ表示装置に関するものである。
【０００２】
【従来の技術】近年、階調表示可能なＬＥＤ表示装置
は、例えばプリンターヘッド等に用いられており、印字
の濃淡を段階的に設定可能としている。従来、この種の
ＬＥＤ表示装置として、例えば特開昭５８−７８４７６
号公報、特開平５−２６５３９９公報、特開平８−３９
８６２号公報、特開平８−１９７７７３号公報、特開平
８−３２８８５１１号公報、特開平９−２４４５７０号
公報などに開示されるものがある。以下では、その代表
的なものの１つとして特開昭５８−７８４７６号公報を
引用して従来例のＬＥＤ表示装置の構成を説明する。
は、例えばプリンターヘッド等に用いられており、印字
の濃淡を段階的に設定可能としている。従来、この種の
ＬＥＤ表示装置として、例えば特開昭５８−７８４７６
号公報、特開平５−２６５３９９公報、特開平８−３９
８６２号公報、特開平８−１９７７７３号公報、特開平
８−３２８８５１１号公報、特開平９−２４４５７０号
公報などに開示されるものがある。以下では、その代表
的なものの１つとして特開昭５８−７８４７６号公報を
引用して従来例のＬＥＤ表示装置の構成を説明する。
【０００３】図３において、ＬＥＤ１８はリード２１，
２２に並列に接続されかつＬＥＤと抵抗Ｒとの間の接続
点に位置したドライバー２８を介して、抵抗Ｒに接続さ
れている。各ドライバー２８は、集積回路３０に接続さ
れている。この集積回路３０は、４つのグループに分け
られた複数のトリステートバッファ３２を有している。
各ＬＥＤは各ドライバー２８をトリステートバッファ３
２の１つに接続されている。このバッファ３２の各々は
４つのバス３４の１つに接続されている。
２２に並列に接続されかつＬＥＤと抵抗Ｒとの間の接続
点に位置したドライバー２８を介して、抵抗Ｒに接続さ
れている。各ドライバー２８は、集積回路３０に接続さ
れている。この集積回路３０は、４つのグループに分け
られた複数のトリステートバッファ３２を有している。
各ＬＥＤは各ドライバー２８をトリステートバッファ３
２の１つに接続されている。このバッファ３２の各々は
４つのバス３４の１つに接続されている。
【０００４】４つのバス３４はそれぞれ２進値８、４、
２或いは１に応じて異なった時間について等しい電力を
供給する。この２進値はバッファ３２ゲートする時間を
示す。これらの時間のシーケンスは図４に示されてい
る。バッファ３２はラッチ３６に接続されている。この
ラッチ４０はリード４０を介してシフトレジスタ３８
に、及びラッチクロック３７に接続されている。データ
入力リード４４及びクロックリード４６がシフトレジス
タ３８に接続されている。
２或いは１に応じて異なった時間について等しい電力を
供給する。この２進値はバッファ３２ゲートする時間を
示す。これらの時間のシーケンスは図４に示されてい
る。バッファ３２はラッチ３６に接続されている。この
ラッチ４０はリード４０を介してシフトレジスタ３８
に、及びラッチクロック３７に接続されている。データ
入力リード４４及びクロックリード４６がシフトレジス
タ３８に接続されている。
【０００５】データは、レジスタが一杯にされるまで各
クロックパルス毎にシフトレジスタ３８にシリアルに供
給される。次のクロックパルスによって、レジスタ３８
内のデータはパラレルにラッチ３６に送られる。次に、
このラッチ３６は、選択した選択した期間ドライバー２
８を使用可能とするためにバス３４を介して選択的に使
用可能とされるバッファ３２に、情報を与える。
クロックパルス毎にシフトレジスタ３８にシリアルに供
給される。次のクロックパルスによって、レジスタ３８
内のデータはパラレルにラッチ３６に送られる。次に、
このラッチ３６は、選択した選択した期間ドライバー２
８を使用可能とするためにバス３４を介して選択的に使
用可能とされるバッファ３２に、情報を与える。
【０００６】詳細には、このラッチは情報がクロックさ
れた時に１グループ中のバッファ３２の各々に「１」或
いは「０」を与える。バス３４は次に、等しくない時間
長についてそのグループの各バッファ３２を順次ゲート
する。例えば、第１のバッファは８単位時間ゲートさ
れ、第２のバッファは４単位時間ゲートされる等であ
る。ラッチがバッファ３２上に「１」を与えるとこのバ
ッファは関連したバス３４により与えられた時間長間ゲ
ートされるが、このラッチがこのバッファに「０」を与
えるとその出力は零である。
れた時に１グループ中のバッファ３２の各々に「１」或
いは「０」を与える。バス３４は次に、等しくない時間
長についてそのグループの各バッファ３２を順次ゲート
する。例えば、第１のバッファは８単位時間ゲートさ
れ、第２のバッファは４単位時間ゲートされる等であ
る。ラッチがバッファ３２上に「１」を与えるとこのバ
ッファは関連したバス３４により与えられた時間長間ゲ
ートされるが、このラッチがこのバッファに「０」を与
えるとその出力は零である。
【０００７】例えば「２」及び「４」のバス３４に接続
されたバッファ３２がラッチ３６によって「１」を与え
られ、かつ「８」及び「１」のバス３４に接続されたバ
ッファ３２がラッチによって「０」を与えられた場合に
は、ＬＥＤ１８は６単位時間だけ使用可能にされる。
されたバッファ３２がラッチ３６によって「１」を与え
られ、かつ「８」及び「１」のバス３４に接続されたバ
ッファ３２がラッチによって「０」を与えられた場合に
は、ＬＥＤ１８は６単位時間だけ使用可能にされる。
【０００８】
【発明が解決しようとする課題】上述のように、従来例
のＬＥＤ表示装置は２進数で重み付けされた異なる時間
のデータ（波形）を予め作成しておき、これらのデータ
を選択又は合成することによって、パルス階調制御を行
なっていた。
のＬＥＤ表示装置は２進数で重み付けされた異なる時間
のデータ（波形）を予め作成しておき、これらのデータ
を選択又は合成することによって、パルス階調制御を行
なっていた。
【０００９】しかしながら、波形を合成する際に各波形
がタイミングよく重なり合わなかったり、逆に重なり過
ぎたりして、１階調ずつ階調が上がる際の階調幅の精度
が悪くなるという問題があった。例えば、図５に示すよ
うに３ビットの階調データの例で説明すると、階調幅
「１」のパルスＰ１、階調幅「２」のパルスのパルスＰ
２及び階調幅「４」のパルスＰ３が予め準備され、これ
らのパルスＰ１〜Ｐ３の選択／合成による全ての階調パ
ルスが作成される。
がタイミングよく重なり合わなかったり、逆に重なり過
ぎたりして、１階調ずつ階調が上がる際の階調幅の精度
が悪くなるという問題があった。例えば、図５に示すよ
うに３ビットの階調データの例で説明すると、階調幅
「１」のパルスＰ１、階調幅「２」のパルスのパルスＰ
２及び階調幅「４」のパルスＰ３が予め準備され、これ
らのパルスＰ１〜Ｐ３の選択／合成による全ての階調パ
ルスが作成される。
【００１０】例えば、階調「７」のパルスはパルスＰ１
〜Ｐ３の合成パルス（Ｐ１＋Ｐ２＋Ｐ３）によって作成
される。しかし、図５の円で囲まれた波形部分の拡大図
で示すように、タイミングが合わないとパルスＰ２，Ｐ
３が重ならず瞬間的にオフレベルが生じるとＬＥＤが瞬
間的に消灯するおそれがある。また、パルスＰ２，Ｐ３
が重なり過ぎるとパルス時間幅が短くなってしまう。
〜Ｐ３の合成パルス（Ｐ１＋Ｐ２＋Ｐ３）によって作成
される。しかし、図５の円で囲まれた波形部分の拡大図
で示すように、タイミングが合わないとパルスＰ２，Ｐ
３が重ならず瞬間的にオフレベルが生じるとＬＥＤが瞬
間的に消灯するおそれがある。また、パルスＰ２，Ｐ３
が重なり過ぎるとパルス時間幅が短くなってしまう。
【００１１】そうするとＬＥＤの実効値が減少し、例え
ば階調が１から２に移行する場合に、実際には例えば階
調１．９にしか達しないことが生じる。また、パルスＰ
２，Ｐ３のように連続していないパルスの場合にもＬＥ
Ｄの実効値の減少が生じる。ＬＥＤの実効値が減少する
と、例えばＬＥＤプリンターの場合には印字の濃淡度が
階調データに応じてスムーズに上がっていないという問
題を生じる。特に、近年のＬＥＤプリンターでは、例え
ば２５６階調と多数の階調ステップを有しているため階
調幅のリニアリティが損なわれることになる。特に、カ
ラー表示の場合には階調精度が要求されるため問題が大
きい。
ば階調が１から２に移行する場合に、実際には例えば階
調１．９にしか達しないことが生じる。また、パルスＰ
２，Ｐ３のように連続していないパルスの場合にもＬＥ
Ｄの実効値の減少が生じる。ＬＥＤの実効値が減少する
と、例えばＬＥＤプリンターの場合には印字の濃淡度が
階調データに応じてスムーズに上がっていないという問
題を生じる。特に、近年のＬＥＤプリンターでは、例え
ば２５６階調と多数の階調ステップを有しているため階
調幅のリニアリティが損なわれることになる。特に、カ
ラー表示の場合には階調精度が要求されるため問題が大
きい。
【００１２】本発明は上記従来技術の課題に鑑みてなさ
れたものであり、階調データのステップ幅を均一にし
て、ＬＥＤプリンターにおいて印字した場合の濃淡がス
ムーズに見えるようにしたＬＥＤ表示装置を提供するこ
とを目的とする。
れたものであり、階調データのステップ幅を均一にし
て、ＬＥＤプリンターにおいて印字した場合の濃淡がス
ムーズに見えるようにしたＬＥＤ表示装置を提供するこ
とを目的とする。
【００１３】
【課題を解決するための手段】第１の発明のＬＥＤ表示
装置は、ｎビットの階調入力データ値に比例した時間間
隔を置いて第１のパルス信号及び第２のパルス信号を発
生する第１の回路手段と、第１及び第２のパルス信号間
の時間に相当するパルス時間を有する階調パルスを発生
する第２の回路手段と、階調パルスに応じてＬＥＤを駆
動する出力回路手段とを有することを特徴とするもので
ある。
装置は、ｎビットの階調入力データ値に比例した時間間
隔を置いて第１のパルス信号及び第２のパルス信号を発
生する第１の回路手段と、第１及び第２のパルス信号間
の時間に相当するパルス時間を有する階調パルスを発生
する第２の回路手段と、階調パルスに応じてＬＥＤを駆
動する出力回路手段とを有することを特徴とするもので
ある。
【００１４】かかる手段によれば、ｎビットの階調入力
データ値に応じたパルス時間を有する階調パルスを発生
させているので、階調パルスは所定の時間幅を持った連
続のパルスとなる。したがって、予め重み付けして作成
したデータ（波形）を選択／合成するという従来例と異
なり、タイミングによって波形の重なりや乖離が生じる
ことがないため、ＬＥＤの実効値を一定に保つことがで
き、しかも階調データのステップ幅を均一にすることが
可能となる。
データ値に応じたパルス時間を有する階調パルスを発生
させているので、階調パルスは所定の時間幅を持った連
続のパルスとなる。したがって、予め重み付けして作成
したデータ（波形）を選択／合成するという従来例と異
なり、タイミングによって波形の重なりや乖離が生じる
ことがないため、ＬＥＤの実効値を一定に保つことがで
き、しかも階調データのステップ幅を均一にすることが
可能となる。
【００１５】第２の発明のＬＥＤ表示装置は、ｎビット
のアップダウンカウンタ回路と、ｎビットの階調入力デ
ータとアップダウンカウンタ回路のｎビットの出力デー
タとが一致した時に、順次に第１のパルス信号、第２の
パルス信号を発生する一致回路と、第１のパルス信号及
び第２のパルス信号を振り分けて出力する振分回路と、
第１のパルス信号によってセットされると共に第２のパ
ルス信号によってリセットされるフリップフロップ回路
と、フリップフロップ回路から出力される階調パルスに
応じてＬＥＤを駆動する出力回路とを有することを特徴
とするものである。
のアップダウンカウンタ回路と、ｎビットの階調入力デ
ータとアップダウンカウンタ回路のｎビットの出力デー
タとが一致した時に、順次に第１のパルス信号、第２の
パルス信号を発生する一致回路と、第１のパルス信号及
び第２のパルス信号を振り分けて出力する振分回路と、
第１のパルス信号によってセットされると共に第２のパ
ルス信号によってリセットされるフリップフロップ回路
と、フリップフロップ回路から出力される階調パルスに
応じてＬＥＤを駆動する出力回路とを有することを特徴
とするものである。
【００１６】かかる手段によれば、アップダウンカウン
タ回路のアップカウント時とダウンカウント時に同一の
カウンタ出力値が２回出現する。そこで、そのカウンタ
出力値と階調入力データとの一致をとることにより、階
調入力データに応じた時間間隔を有する第１のパルス信
号、第２のパルス信号を発生させ、さらにフリップフロ
ップ回路を介して、階調入力データに応じた時間幅を持
った階調パルスを得ることができる。したがって、この
階調パルスは単一かつ連続であって、波形の重なりや乖
離が生じることがないため、ＬＥＤの実効値を一定に保
つことができる。しかも階調データのステップ幅を均一
にすることが可能となる。
タ回路のアップカウント時とダウンカウント時に同一の
カウンタ出力値が２回出現する。そこで、そのカウンタ
出力値と階調入力データとの一致をとることにより、階
調入力データに応じた時間間隔を有する第１のパルス信
号、第２のパルス信号を発生させ、さらにフリップフロ
ップ回路を介して、階調入力データに応じた時間幅を持
った階調パルスを得ることができる。したがって、この
階調パルスは単一かつ連続であって、波形の重なりや乖
離が生じることがないため、ＬＥＤの実効値を一定に保
つことができる。しかも階調データのステップ幅を均一
にすることが可能となる。
【００１７】第３の発明のＬＥＤ表示装置は、第２の発
明において、階調入力データを所定のクロックに基づい
て保持し且つ出力するラッチ回路を備え、このラッチ回
路の出力と前記アップダウンカウンタ回路の出力を前記
一致回路に印加すると共に、前記クロックに基づいてア
ップダウンカウンタ回路のデータの初期設定を行うこと
を特徴とするものである。
明において、階調入力データを所定のクロックに基づい
て保持し且つ出力するラッチ回路を備え、このラッチ回
路の出力と前記アップダウンカウンタ回路の出力を前記
一致回路に印加すると共に、前記クロックに基づいてア
ップダウンカウンタ回路のデータの初期設定を行うこと
を特徴とするものである。
【００１８】かかる手段によれば、アップダウンカウン
タ回路の出力と階調入力データとを一致回路に印加する
タイミングを正確に制御できると共に、アップダウンカ
ウンタ回路のデータの初期設定用クロックとラッチ回路
のクロックを共用しているので回路構成が簡便である。
タ回路の出力と階調入力データとを一致回路に印加する
タイミングを正確に制御できると共に、アップダウンカ
ウンタ回路のデータの初期設定用クロックとラッチ回路
のクロックを共用しているので回路構成が簡便である。
【００１９】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図１及び図２を参照しながら説明する。図１は、本
発明の実施形態に係るＬＥＤ表示装置を示す概略回路
図、図２は本発明の実施形態に係るＬＥＤ表示装置の動
作を説明する波形図である。
て、図１及び図２を参照しながら説明する。図１は、本
発明の実施形態に係るＬＥＤ表示装置を示す概略回路
図、図２は本発明の実施形態に係るＬＥＤ表示装置の動
作を説明する波形図である。
【００２０】図１において、１はＬＥＤアレイであり、
複数のＬＥＤ２がパラレルに配列されている。各ＬＥＤ
２は抵抗３を介して集積回路の各外部接続端子４に接続
されている。５は、各外部接続端子４に接続され、各Ｌ
ＥＤ２を点灯させるために定電流を流す定電流出力回路
である。
複数のＬＥＤ２がパラレルに配列されている。各ＬＥＤ
２は抵抗３を介して集積回路の各外部接続端子４に接続
されている。５は、各外部接続端子４に接続され、各Ｌ
ＥＤ２を点灯させるために定電流を流す定電流出力回路
である。
【００２１】６は、シフトレジスタであり、シフトクロ
ックＣＬＫ１に基づいて、例えば印字データがシリアル
に入力され順次シフトされる。また、７はシフトレジス
タ６からパラレルに出力されるデータをクロックＣＬＫ
２に基づいて保持し且つ出力するラッチ回路である。ラ
ッチ回路７は各ＬＥＤ２毎に設けられ、シフトレジスタ
６からｎビットの階調入力データをラッチする。
ックＣＬＫ１に基づいて、例えば印字データがシリアル
に入力され順次シフトされる。また、７はシフトレジス
タ６からパラレルに出力されるデータをクロックＣＬＫ
２に基づいて保持し且つ出力するラッチ回路である。ラ
ッチ回路７は各ＬＥＤ２毎に設けられ、シフトレジスタ
６からｎビットの階調入力データをラッチする。
【００２２】８は、カウンタークロックＣＰに基づいて
動作するｎビットのアップダウンカウンタである。アッ
プダウンカウンタ８は、ラッチ回路７に印加されたクロ
ックＣＫ２と同じクロックＣＫ２に基づいて、所定の初
期値に設定される。すなわち、アップダウンカウンタ８
は、クロックＣＫ２に基づいて初期値に設定され、例え
ばこの初期値からアップカウント／ダウンカウントを開
始する。また、アップダウンカウンタ８の出力は、後述
するすべての一致回路９に共通に印加されている。
動作するｎビットのアップダウンカウンタである。アッ
プダウンカウンタ８は、ラッチ回路７に印加されたクロ
ックＣＫ２と同じクロックＣＫ２に基づいて、所定の初
期値に設定される。すなわち、アップダウンカウンタ８
は、クロックＣＫ２に基づいて初期値に設定され、例え
ばこの初期値からアップカウント／ダウンカウントを開
始する。また、アップダウンカウンタ８の出力は、後述
するすべての一致回路９に共通に印加されている。
【００２３】９はラッチ回路７の出力とアップダウンカ
ウンタ８の出力が供給され、これらの出力のｎビットデ
ータが一致したときに、順次スタート信号、ストップ信
号を発生する一致回路である。一致回路９は、例えば排
他的論理和回路（ExclusiveNor回路）によって構成され
ている。
ウンタ８の出力が供給され、これらの出力のｎビットデ
ータが一致したときに、順次スタート信号、ストップ信
号を発生する一致回路である。一致回路９は、例えば排
他的論理和回路（ExclusiveNor回路）によって構成され
ている。
【００２４】上述のアップダウンカウンタ８と一致回路
９は、後に説明する動作例からも明らかなように、ｎビ
ットの階調入力データに比例した時間間隔を置いて発生
するスタート信号、ストップ信号を発生する第１の回路
手段を構成している。
９は、後に説明する動作例からも明らかなように、ｎビ
ットの階調入力データに比例した時間間隔を置いて発生
するスタート信号、ストップ信号を発生する第１の回路
手段を構成している。
【００２５】１０は上記スタート信号及びストップ信号
を振り分けて出力する振分回路である。例えば、アップ
ダウンカウンタ８においてアップカウント状態かダウン
カウント状態かを示す判別信号を作成し、この判別信号
がＨレベルのとき、スタート信号を第１の信号ラインに
出力し、この判別信号がＬレベルのとき、ストップ信号
を第２の信号ラインに出力するように構成されている。
を振り分けて出力する振分回路である。例えば、アップ
ダウンカウンタ８においてアップカウント状態かダウン
カウント状態かを示す判別信号を作成し、この判別信号
がＨレベルのとき、スタート信号を第１の信号ラインに
出力し、この判別信号がＬレベルのとき、ストップ信号
を第２の信号ラインに出力するように構成されている。
【００２６】１１は、ＲＳフリップフロップ回路であ
る。振分回路１０から別々に振り分けられて出力される
スタート信号はＲＳフリップフロップ回路１１のセット
端子に印加され、ストップ信号はリセット端子に印加さ
れる。従って、ＲＳフリップフロップ回路１１はスター
ト信号によってセットされると共にストップ信号によっ
てリセットされる。
る。振分回路１０から別々に振り分けられて出力される
スタート信号はＲＳフリップフロップ回路１１のセット
端子に印加され、ストップ信号はリセット端子に印加さ
れる。従って、ＲＳフリップフロップ回路１１はスター
ト信号によってセットされると共にストップ信号によっ
てリセットされる。
【００２７】上述の振分回路１０及びＲＳフリップフロ
ップ回路１１は、後に説明する動作例からも明らかなよ
うに、スタート信号、ストップ信号の間の時間に相当す
る階調パルスを発生する第２の回路手段を構成してい
る。
ップ回路１１は、後に説明する動作例からも明らかなよ
うに、スタート信号、ストップ信号の間の時間に相当す
る階調パルスを発生する第２の回路手段を構成してい
る。
【００２８】そして、ＲＳフリップフロップ回路１１か
らはｎビットの階調入力データ値に応じた時間幅を有す
る階調パルスが出力され、定電流回路５に印加される。
定電流回路５は、階調パルスの時間幅に応じて各ＬＥＤ
２に定電流を供給する。
らはｎビットの階調入力データ値に応じた時間幅を有す
る階調パルスが出力され、定電流回路５に印加される。
定電流回路５は、階調パルスの時間幅に応じて各ＬＥＤ
２に定電流を供給する。
【００２９】次に、図２を参照しながら、本実施形態に
係るＬＥＤ表示回路の動作例を説明する。説明の簡単の
ために階調入力データが３ビットである場合について説
明する。いま、クロックＣＬＫ２に基づいて、アップダ
ウンカウンタ８は「７」（２進データ「１１１」）に初
期設定される。そして、カウンタクロックＣＰに基づい
てダウンカウントを開始する。
係るＬＥＤ表示回路の動作例を説明する。説明の簡単の
ために階調入力データが３ビットである場合について説
明する。いま、クロックＣＬＫ２に基づいて、アップダ
ウンカウンタ８は「７」（２進データ「１１１」）に初
期設定される。そして、カウンタクロックＣＰに基づい
てダウンカウントを開始する。
【００３０】一方、ラッチ回路７から、例えば階調入力
データ「７」（２進データ「１１１」）がクロックＣＬ
Ｋ２に基づいて出力される。すると、一致回路９は、ア
ップダウンカウンタ８の出力とラッチ回路７の出力が
「７」で一致するため、まずスタート信号を発生する。
そして、スタート信号は振分回路１０によって振り分け
られてＲＳフリップフロップ回路１１のセット端子に印
加される。これにより、ＲＳフリップフロップ回路１１
は、セットされ階調パルスが立ち上がり、且つＨレベル
を維持し続ける。
データ「７」（２進データ「１１１」）がクロックＣＬ
Ｋ２に基づいて出力される。すると、一致回路９は、ア
ップダウンカウンタ８の出力とラッチ回路７の出力が
「７」で一致するため、まずスタート信号を発生する。
そして、スタート信号は振分回路１０によって振り分け
られてＲＳフリップフロップ回路１１のセット端子に印
加される。これにより、ＲＳフリップフロップ回路１１
は、セットされ階調パルスが立ち上がり、且つＨレベル
を維持し続ける。
【００３１】そして、アップダウンカウンタ８はダウン
カウントを続け、カウンタ値が「０」になると、アップ
カウントに転じて再びアップダウンカウンタ８は「７」
を出力する。すると、一致回路９は、ストップ信号を発
生する。スタート信号とストップ信号間の時間幅は、明
らかに階調入力データに比例している。
カウントを続け、カウンタ値が「０」になると、アップ
カウントに転じて再びアップダウンカウンタ８は「７」
を出力する。すると、一致回路９は、ストップ信号を発
生する。スタート信号とストップ信号間の時間幅は、明
らかに階調入力データに比例している。
【００３２】ストップ信号は振分回路１０によって振り
分けられてＲＳフリップフロップ回路１１のリセット端
子に印加される。これにより、ＲＳフリップフロップ回
路１１は、リセットされ階調パルスが立ち下がる。従っ
て、階調パルスの時間幅は、階調入力データ「７」に比
例した時間幅になる。そして、この階調パルスの印加さ
れた定電流出力回路５は、階調入力データ値に比例した
時間の間、ＬＥＤ２を点灯させるように定電流を供給す
る。
分けられてＲＳフリップフロップ回路１１のリセット端
子に印加される。これにより、ＲＳフリップフロップ回
路１１は、リセットされ階調パルスが立ち下がる。従っ
て、階調パルスの時間幅は、階調入力データ「７」に比
例した時間幅になる。そして、この階調パルスの印加さ
れた定電流出力回路５は、階調入力データ値に比例した
時間の間、ＬＥＤ２を点灯させるように定電流を供給す
る。
【００３３】上述の動作例では、階調入力データが
「７」である場合を説明したが、これに限らず、階調入
力データが他の値である場合でも同様のことが言える。
例えば、階調入力データが「３」（２進データ「０１
１」）の場合には、アップダウンカウンタ８のカウンタ
値が３になる時が同様に２回生じる。ダウンカウント時
にスタート信号が、アップカウント時にストップ信号が
発生する。従って、階調パルスの時間幅はこの場合も階
調入力データ「３」に比例した幅となる。
「７」である場合を説明したが、これに限らず、階調入
力データが他の値である場合でも同様のことが言える。
例えば、階調入力データが「３」（２進データ「０１
１」）の場合には、アップダウンカウンタ８のカウンタ
値が３になる時が同様に２回生じる。ダウンカウント時
にスタート信号が、アップカウント時にストップ信号が
発生する。従って、階調パルスの時間幅はこの場合も階
調入力データ「３」に比例した幅となる。
【００３４】また、上述の動作例では、アップダウンカ
ウンタ８の初期設定を「７」としたが、これに限らず、
例えば「０」に初期設定してもよい。このときは、アッ
プダウンカウンタ８はまずアップカウントを開始し、
「７」までカウントすると、続いてカウントダウンを行
なう。この場合、階調入力データに比例した階調パルス
の時間幅を得るには、階調入力データ値を変換すること
が必要となる。例えば、階調入力データが「７」（２進
データ「１１１」）のとき、各ビットの補数をとること
により、「０」（２進データ「０００」）に変換すれば
よい。
ウンタ８の初期設定を「７」としたが、これに限らず、
例えば「０」に初期設定してもよい。このときは、アッ
プダウンカウンタ８はまずアップカウントを開始し、
「７」までカウントすると、続いてカウントダウンを行
なう。この場合、階調入力データに比例した階調パルス
の時間幅を得るには、階調入力データ値を変換すること
が必要となる。例えば、階調入力データが「７」（２進
データ「１１１」）のとき、各ビットの補数をとること
により、「０」（２進データ「０００」）に変換すれば
よい。
【００３５】
【発明の効果】本発明によれば、階調パルスは、階調入
力データに応じた時間幅を持った連続のパルスとなる。
したがって、波形の重なりや乖離が生じることがないた
め、ＬＥＤの実効値を一定に保つことができ、しかも階
調データのステップ幅を均一にすることが可能となる。
力データに応じた時間幅を持った連続のパルスとなる。
したがって、波形の重なりや乖離が生じることがないた
め、ＬＥＤの実効値を一定に保つことができ、しかも階
調データのステップ幅を均一にすることが可能となる。
【００３６】これにより、ＬＥＤプリンターにより印字
した場合の濃淡がスムーズに見えるようになる。特に、
カラーＬＰＨにおいてはその効果が顕著に現れる。
した場合の濃淡がスムーズに見えるようになる。特に、
カラーＬＰＨにおいてはその効果が顕著に現れる。
【図１】本発明の実施形態に係るＬＥＤ表示回路を示す
概略回路図である。
概略回路図である。
【図２】本発明の実施形態に係るＬＥＤ表示回路の動作
を説明する波形図である。
を説明する波形図である。
【図３】従来例に係るＬＥＤ表示回路を示す概略回路図
である。
である。
【図４】従来例に係るＬＥＤ表示回路の動作を説明する
波形図である。
波形図である。
【図５】従来例に係るＬＥＤ表示回路の問題点を説明す
る波形図である。
る波形図である。
１ ＬＥＤアレイ ２ ＬＥＤ ３ 抵抗 ４ 外部接続端子 ５ 定電流出力回路 ６ シフトレジスタ ７ ラッチ回路 ８ アップダウンカウンタ ９ 一致回路 １０ 振分回路 １１ フリップフロップ回路
Claims (3)
- 【請求項１】 ｎビットの階調入力データ値に比例した
時間間隔を置いて第１のパルス信号及び第２のパルス信
号を発生する第１の回路手段と、 前記第１及び第２のパルス信号間の時間に相当するパル
ス時間を有する階調パルスを発生する第２の回路手段
と、 前記階調パルスに応じてＬＥＤを駆動する出力回路手段
とを有することを特徴とするＬＥＤ表示装置。 - 【請求項２】 ｎビットのアップダウンカウンタ回路
と、 ｎビットの階調入力データと前記アップダウンカウンタ
回路のｎビットの出力データとが一致した時に、順次に
第１のパルス信号、第２のパルス信号を発生する一致回
路と、 前記第１のパルス信号及び第２のパルス信号を振り分け
て出力する振分回路と、 前記第１のパルス信号によってセットされると共に前記
第２のパルス信号によってリセットされるフリップフロ
ップ回路と、 前記フリップフロップ回路から出力される階調パルスに
応じてＬＥＤを駆動する出力回路とを有することを特徴
とするＬＥＤ表示装置。 - 【請求項３】 階調入力データを所定のクロックに基づ
いて保持し且つ出力するラッチ回路を備え、このラッチ
回路の出力と前記アップダウンカウンタ回路の出力を前
記一致回路に印加すると共に、前記クロックに基づいて
前記アップダウンカウンタ回路のデータの初期設定を行
うことを特徴とする請求項２に記載に記載のＬＥＤ表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36047199A JP2001171173A (ja) | 1999-12-20 | 1999-12-20 | Ｌｅｄ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36047199A JP2001171173A (ja) | 1999-12-20 | 1999-12-20 | Ｌｅｄ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001171173A true JP2001171173A (ja) | 2001-06-26 |
Family
ID=18469552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36047199A Pending JP2001171173A (ja) | 1999-12-20 | 1999-12-20 | Ｌｅｄ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001171173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006181883A (ja) * | 2004-12-28 | 2006-07-13 | Kyocera Mita Corp | 画像形成装置 |
-
1999
- 1999-12-20 JP JP36047199A patent/JP2001171173A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006181883A (ja) * | 2004-12-28 | 2006-07-13 | Kyocera Mita Corp | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967192A (en) | Light-emitting element array driver circuit | |
| US20060274016A1 (en) | Liquid crystal display having data driver and gate driver | |
| JP3167435B2 (ja) | ドライバー回路 | |
| JP2004177918A (ja) | 駆動表示装置及び装置セット | |
| US5323438A (en) | Programmable pulse-width modulation signal generator | |
| US6232940B1 (en) | Picture data transfer control apparatus and display apparatus | |
| US4989224A (en) | Coincidence circuit | |
| JP2001171173A (ja) | Ｌｅｄ表示装置 | |
| US20040223046A1 (en) | Drive ic and optical print head | |
| US6493109B1 (en) | Print head driving apparatus and printer using the same | |
| JP3154789B2 (ja) | サーマルヘッド駆動回路及びサーマルヘッド | |
| JP3180972B2 (ja) | Ｌｅｄ駆動用ｉｃ | |
| JP2785642B2 (ja) | 階調記録方法 | |
| JPH09244570A (ja) | Ｌｅｄ表示駆動装置 | |
| US11908384B2 (en) | Method of generating a PWM signal and circuit for generating a PWM signal | |
| JPH024547A (ja) | 発光素子駆動装置 | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JP3179962B2 (ja) | Ｌｅｄアレイの駆動制御回路 | |
| JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
| JPH06297769A (ja) | Ｌｅｄプリントヘッド | |
| JPH06234238A (ja) | Ｌｅｄアレイ駆動回路 | |
| JPH0720711B2 (ja) | 発光素子駆動装置 | |
| JPH10207436A (ja) | 表示装置の駆動回路 | |
| JPH0263756A (ja) | 画像記録装置の光源駆動装置 | |
| JPH11170596A (ja) | Ｌｅｄアレー駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090624 |