JP2001168269A - 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法 - Google Patents

半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法

Info

Publication number
JP2001168269A
JP2001168269A JP34868999A JP34868999A JP2001168269A JP 2001168269 A JP2001168269 A JP 2001168269A JP 34868999 A JP34868999 A JP 34868999A JP 34868999 A JP34868999 A JP 34868999A JP 2001168269 A JP2001168269 A JP 2001168269A
Authority
JP
Japan
Prior art keywords
mounting structure
electrode
wiring
insulating layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34868999A
Other languages
English (en)
Other versions
JP4320492B2 (ja
Inventor
Takuya Sasaya
卓也 笹谷
Shinichiro Kawakita
晋一郎 川北
Nobuaki Kawahara
伸章 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP34868999A priority Critical patent/JP4320492B2/ja
Publication of JP2001168269A publication Critical patent/JP2001168269A/ja
Application granted granted Critical
Publication of JP4320492B2 publication Critical patent/JP4320492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を配線基板にコンパクトに実装し
て他の部品の実装効率を向上させる。 【解決手段】 下地となる多層配線基板12上に層間貫
通電極18およびバンプ電極19などを形成し、半導体
素子17をフリップチップ実装する。この上に熱硬化性
樹脂を塗布して熱硬化させ、研削することにより半導体
素子17を所定厚さにすると共に層間接続電極18を露
出させる。配線電極21を形成して熱硬化性樹脂を塗布
し、多層配線基板13を載せて圧力を加えた状態で熱硬
化させ、配線電極21と多層配線基板13とを電気的に
も接続する。実装構造14は、複数階層を積層して積層
型回路モジュールを構成することもできる。多層配線基
板12,13の両面側に全面に面実装素子を実装でき、
中継基板を用いないでコンパクトな厚さで形成できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、下地となる配線基
板もしくは他の実装構造体の上に積層形成する半導体素
子の実装構造および積層型回路モジュールならびに半導
体素子の実装構造の製造方法に関する。
【0002】
【発明が解決しようとする課題】近年、電子回路は、搭
載部品の小型化や接続電極の狭ピッチ化と使用する配線
基板の高密度化により小型化が進んできており、ベアチ
ップを用いたフリップチップ実装と高密度集積配線基板
を用いることで回路の実装サイズは、ほぼ搭載部品自体
の占有面積(フットプリント面積)と同等の面積となる
までになってきている。したがって、これ以上の小型化
を図るためには、回路構成部品(ベアチップ)を縦方向
に積層した三次元的な積層実装構造を採用する必要があ
る。
【0003】この場合、ベアチップを用いた実装方式で
は、例えば、次の文献に系統的にまとめられてい
る。『"A Review of 3-D Packaging Technology" IEEE
Transactions on components,packaging,and manufactu
ring technology-part B,vol.21,No.1,Feb.1998 』
【0004】これには、例えば図11(a),(b)に
示すような構成のものが開示されている。これらは、半
導体素子としてのベアチップを直接積層して形成するタ
イプのものである。同図(a)のものは、複数のベアチ
ップ1のそれぞれに、表裏面を貫通する電極として貫通
電極2を形成しておき、これらのベアチップ1を積層す
ることにより貫通電極2を上下のベアチップ1との間で
も電気的に接続するようにしたものである。これによ
り、貫通電極2を通じて互いに電気的に接続された状態
で複数のベアチップ1を積層した構成としたものであ
る。また、同図(b)に示すものでは、ベアチップ1の
側面に端面電極3を設けてベアチップ1を直接積層した
状態で端面電極3により互いに電気的に接続された状態
となるようにして形成したものである。
【0005】一方、図12に示すものは、ベアチップ1
を直接積層するのではなく、中継基板4を介して積層す
るようにしたものである。すなわち、ベアチップ1をそ
れぞれ中継基板4にフリップチップ実装したものを積層
する場合に、各層の中継基板4に形成した配線パターン
5間を電気的に接続すると共に層間距離を所定の間隔に
保持させるスペーサとしての機能を兼ね備えた柱状の層
間接続電極6により接続した状態で積層することにより
構成したものである。
【0006】上述のような積層型回路モジュールを形成
する場合に、それらのシステムを構成する回路の多く
は、複数のICやLSIを含む構成とされることが一般
的であり、その結果、搭載する半導体チップは異種、異
形のものが採用される場合が一般的な構成となる。した
がって、このような積層型回路モジュールを安価に提供
するためには、特殊な半導体チップではなく、その積層
回路型モジュールの仕様を満たす範囲内でできるだけ既
存のICやLSIを用いることや、複雑な実装プロセス
を使用しないということが製造工程上で要求される。
【0007】また、既存のICやLSIの各半導体チッ
プに形成されている電極パッドは、ワイヤボンディング
により接続するものに対応して形成されているものが多
く、前述したような表裏面を貫通する特殊な電極2や端
面電極3などは必ずしも形成されているわけではない。
しかも、そのような半導体チップは、必ずしもウエハ状
態で入手できるとは限らないため、チップ状態で供給さ
れる場合にはそのような特殊な電極2や端面電極3を形
成するなどの追加工程を実施すること自体が非情に困難
な場合が発生してくる。
【0008】以上の点から、このような従来の技術の範
囲では、積層型回路モジュールを小型化しようとする場
合に発生する不具合もしくは技術的課題として次のよう
な点があげられる。第1に、積層したチップ間の電気的
接続を、チップに貫通電極を形成したり端面電極を設け
て行なうので、チップ外形や電極レイアウトが同一なも
のにしか対応できなくなる不具合がある。
【0009】第2に、チップにそのような貫通電極や端
面電極を設ける構成自体が特殊な製造工程を必要とする
ものとなり、チップの製造工程が複雑化してしまう不具
合がある。第3に、実装プロセスにおいては、例えば貫
通電極を形成するなどウエハレベルでの処理が必要とな
るため、チップ状態で供給される場合には対応すること
ができなくなる不具合がある。
【0010】一方、中継基板4となる回路基板にベアチ
ップ1を実装し、その中継基板4を積層していく方法で
は、異種・異形のベアチップへの適応が可能であるが、
この場合には次のような問題が生ずる。第1に、中継基
板4を用いる必要があるから、積層構造を形成する場合
にその中継基板4の板厚分だけ全体の高さ寸法が大きく
なり、実装可能な積層の層数に制約が生ずる。
【0011】第2に、ベアチップのフリップチップ実装
を適用する場合(ワイヤーボンディングを用いると実装
サイズが大きくなる)、フリップチップ実装に対応した
高価な高密度配線基板が中継基板として必要になり、コ
ストが上昇してしまう。第3に、フリップチップ実装構
造を採用するために、ベアチップにバンプ電極を設けて
おく必要があり、前述と同様の技術的課題が発生する。
【0012】本発明は、上記事情に鑑みてなされたもの
で、その目的は、半導体素子にバンプ電極の形成や層間
貫通電極形成などの特殊な加工工程を付加することな
く、異種・異形のチップを複数実装することができ、し
かも複数積層して回路モジュールを形成する場合でも中
継基板などを用いないで厚さ寸法を極力薄くすることが
でき、積層効率を高めることができるようにした半導体
素子の実装構造および積層型回路モジュールならびに半
導体素子の実装構造の製造方法を提供することにある。
【0013】
【課題を解決するための手段】請求項1の発明によれ
ば、下地となる配線基板あるいは他の実装構造の上に電
気的に接続した半導体素子および層間接続電極を含んだ
状態に素子用絶縁層が形成されている構成としているの
で、その上部に直接上部配線基板を積層する構成とした
り、あるいは同じような構成の実装構造を積層すること
ができ、その場合でも、全体の高さ寸法を必要最小限に
することができる。そして、半導体素子を下地となる配
線基板の接続電極部に電気的に接続する構成であるから
半導体素子自体に特殊な加工を施す必要もなく、設計自
由度の高い実装構造を得ることができるようになる。ま
た、素子用絶縁層に層間接続電極を埋め込んた状態に形
成しているので、この上に直接他の半導体素子を実装す
ることができ、中継基板を必要としない構成で積層型の
構成とすることができる。
【0014】請求項2の発明によれば、上記請求項1の
発明の構成において、素子用絶縁層の上部に配線電極が
内部に形成された配線用絶縁層を積層した構成としてい
るので、配線用絶縁層の上部に設ける配線基板あるいは
他の実装構造などの配線パターンの位置と素子用絶縁層
中に形成している層間接続電極の位置とにずれがある場
合でも、配線用絶縁層を介在させることで簡単に接続す
ることができるようになる。この配線用絶縁層は、配線
電極を含む程度の厚さ寸法で形成できるので、配線基板
などの中継基板を設ける必要がなく、厚さ寸法を薄くし
た状態に形成することができる。
【0015】また、素子用絶縁層の表面に半導体素子の
裏面側が露出する場合でも配線用絶縁層によりこれを覆
うようにすることができ、上部に配置される配線基板や
他の実装構造に対して電気的な絶縁状態を保持すること
ができる。さらには、上部に配設する他の実装構造に使
用する半導体素子の実装に際して自由度の高い配線パタ
ーンを提供することもできる。
【0016】請求項3の発明によれば、上下に配置され
る下地となる配線基板あるいは他の実装構造のうちの一
方に、その接続電極部に電気的に接続した半導体素子お
よび層間接続電極を含んだ状態に素子用絶縁層が形成さ
れている構成としているので、その上部に直接他方の配
線基板あるいは実装構造を積層する構成とすることがで
きる。そして、これによって、上下に配線基板を設ける
場合には、その配線基板の全面に渡って他の素子を実装
することが可能であり、素子用絶縁層内に実装している
半導体装置の占有面積に制約を受けることなく広い範囲
に高密度で実装する面積を得ることができるようにな
る。
【0017】請求項4の発明によれば、上下に配置され
る下地となる配線基板あるいは他の実装構造のうちの一
方に、その接続電極部に電気的に接続した半導体素子お
よび層間接続電極を含んだ状態に素子用絶縁層が形成さ
れると共に、配線電極を含んだ状態で配線用絶縁層が形
成された構成としているので、その上部に直接他方の配
線基板あるいは実装構造を積層する構成とすることがで
きる。これによって、上下に配線基板を設ける場合に
は、その配線基板の全面に渡って他の素子を実装するこ
とが可能であり、素子用絶縁層内に実装している半導体
装置の占有面積に制約を受けることなく広い範囲に高密
度で実装する面積を得ることができるようになる。
【0018】また、この構成によって配線用絶縁層の上
部に設ける配線基板の配線パターンの位置と素子用絶縁
層中に形成している層間接続電極の位置とにずれがある
場合でも、配線用絶縁層を介在させることで簡単に接続
することができるようになる。この配線用絶縁層は、配
線電極を含む程度の厚さ寸法で形成できるので、配線基
板などの中継基板を設ける必要がなく、厚さ寸法を薄く
した状態に形成することができる。さらに、素子用絶縁
層の表面に半導体素子の裏面側が露出する場合でも配線
用絶縁層によりこれを覆うようにすることができ、上部
に配置される配線基板に対して電気的な絶縁状態を保持
することができる。
【0019】請求項5の発明によれば、請求項2または
4の発明において、配線用絶縁層を熱硬化性樹脂により
形成しているので、配線電極を埋め込み加工する場合に
作業性が良くなると共に、熱硬化処理をした後に研削な
どの処理をする際に加工性が向上する。
【0020】請求項6の発明によれば、請求項1ないし
5の発明において、素子用絶縁層を熱硬化性樹脂により
形成しているので、半導体素子および層間接続電極を埋
め込み加工する場合に作業性が良くなると共に、熱硬化
処理をした後に研削などの処理をする際に加工性が向上
し、しかも、半導体素子の耐湿性を向上することができ
るなどの特性を得ることができる。
【0021】請求項7の発明によれば、請求項1ないし
6の発明において、半導体素子をベアチップとしてフリ
ップチップ実装する構成としているので、狭い面積でコ
ンパクトに実装でき、しかも、絶縁体で周囲を取り囲む
ようにするので、ベアチップの動作の信頼性の向上を図
ることもできる。
【0022】請求項8の発明によれば、請求項7の発明
において、ベアチップをバンプ電極を介して下地に電気
的に接続するので、ベアチップ側あるいは下地の接続電
極部側のいずれかにあらかじめバンプ電極を形成してお
くことにより実装することができる。この場合、ベアチ
ップ側にバンプ電極を形成する後工程を付加することが
難しい場合でも、下地側にバンプ電極を形成することで
対応することができるので、製造工程が困難になること
はない。
【0023】請求項11の発明によれば、下地としての
下部配線基板に、請求項1または2に記載の半導体素子
の実装構造が少なくとも1階層分形成され、この上に上
部配線基板の配線パターンが形成された部分を実装構造
の層間接続電極もしくは配線用電極と対向する状態で電
気的に接続して設ける構成としているので、上下に配設
する配線基板は、それらの表面に他の回路素子を実装す
る場合に全面に渡って使用することができるようにな
り、半導体素子の実装面積による制約を受けなくなるの
で、実装効率を高めたコンパクトな構成を実現すること
ができるようになる。
【0024】請求項12の発明によれば、上記請求項1
1の発明において、半導体素子の実装構造を2階層分以
上設ける構成の場合に、少なくとも上部配線基板と接す
る位置に形成される階層の半導体素子の実装構造を、そ
の上部配線基板を下地として形成しているので、これに
より、上下に配置する配線基板と素子用絶縁層との応力
などを緩和して全体として半導体素子が受ける応力を抑
制した構成とすることができるようになる。
【0025】請求項13の発明によれば、素子実装工程
にて下地としての配線基板もしくは他の実装構造の上に
半導体素子を電気的に接続して固定し、層間接続電極形
成工程にて下地の上に層間接続電極を形成し、素子用絶
縁層形成工程にて層間接続電極および半導体素子を覆う
状態に絶縁体を配置形成し、この後、研削工程にて絶縁
体の下地と反対側の面を研削処理してその研削面に層間
接続電極を露出させた状態として素子用絶縁層を形成す
るので、下地に固定する半導体素子のサイズや種類など
に制約を受けることなく実装でき、しかも素子用絶縁層
に半導体素子を埋め込むようにして形成しているので、
この上部に配線基板もしくは他の実装構造を直接設ける
ことができ、全体の厚さ寸法を半導体素子の厚さ寸法程
度に抑制して実装効率を高めることができる。また、素
子実装工程の後に層間接続電極形成工程を実施するの
で、下地への半導体素子の実装の際に、下地に層間接続
電極がない状態で行なえるので、作業性が高いという利
点がある。
【0026】請求項14の発明によれば、上述の請求項
13の発明の製造工程に対して、層間接続電極形成工程
を素子実装工程に先だって実施するようにしているの
で、例えば、半導体素子を実装する際に必要となるバン
プ電極などを下地側に形成する場合には層間接続電極の
形成と同時あるいは続いて実施することができ、また、
半導体素子を実装した状態で層間接続電極の形成が困難
となる場合などにおいては、このようにすることで確実
に製造することができるようになる。
【0027】請求項15の発明によれば、上記請求項1
3および14の発明において、研削工程を、半導体素子
も同時に研削しながら素子用絶縁層を形成するようにし
ているので、半導体素子としての実装時の厚さ寸法が完
成時の厚さ寸法よりも厚い状態で割れや欠けなどの発生
を防止しながら取り扱い易い状態で実装作業を行なうこ
とができ、この後絶縁層が周囲に充填された状態で研削
により必要な厚さ寸法まで調整することができ、薄く研
削する際に割れや欠けの発生を極力防止することができ
るようになる。
【0028】請求項16の発明によれば、請求項13な
いし15の発明において、配線用電極形成工程にて素子
用絶縁層の上に配線用電極を形成し、配線用絶縁層形成
工程にて配線用電極の一部を残した状態で他の部分を覆
うようにして絶縁体を充填して配線用絶縁層を形成する
ので、素子用絶縁層と上部に設ける層とを確実に絶縁し
た状態で配線用電極を設けることができ、半導体素子を
同時に研削している場合にもその面が配線用絶縁層によ
り覆うことができる。また、配線用電極を設けること
で、層間接続用電極では配置できない半導体素子の上部
側への配線を行なうことができるので、上部側に配設す
る配線基板あるいは他の実装構造との接続の自由度を高
めて設計性や実装性を高めることができるようになる。
【0029】請求項17の発明によれば、上記した請求
項16の発明において、配線用絶縁層形成工程を、絶縁
体としての熱硬化性樹脂を配線用電極の上から塗布する
樹脂塗布工程、塗布された樹脂面を平板により押しつぶ
して配線用電極の一部が露出する状態に処理する押圧処
理工程、熱硬化処理を行なって樹脂を硬化させる熱処理
工程、および平板を除去する平板除去工程を順次実施す
ることにより行なうようにしたので、素子用絶縁層の形
成の工程のように熱硬化処理を行なってから研削などの
処理により配線用電極の一部を露出させる方法と異な
り、工程を簡略化して迅速且つ安価に実施することがで
きるようになる。
【0030】請求項18の発明によれば、請求項16の
発明において、配線用絶縁層の上部に設ける層が配線基
板である場合に、配線用絶縁層形成工程を、絶縁体とし
ての熱硬化性樹脂を配線用電極の上から塗布する樹脂塗
布工程、塗布された樹脂面を配線基板により押しつぶし
て配線用電極の一部が露出する状態に処理する押圧処理
工程、および熱硬化処理を行なって硬化させる熱処理工
程により行なうので、配線基板を平板としてそのまま押
圧処理工程から熱処理工程に移行すれば実装構造を形成
でき、製造工程をより簡略化することができる。
【0031】請求項19の発明によれば、請求項16の
発明において、配線用絶縁層の上部に設ける層が他の半
導体素子の実装構造である場合に、配線用絶縁層形成工
程を、絶縁体としての熱硬化性樹脂を前記配線用電極の
上から塗布する樹脂塗布工程、塗布された樹脂面に他の
半導体素子の実装構造における素子用絶縁層の面を対向
させて押しつぶして配線用電極の一部が露出する状態に
処理する押圧処理工程、および熱硬化処理を行なって硬
化させる熱処理工程により行なうので、例えば、同様に
して下地上に形成した2つの半導体素子の実装構造の上
面同士を配線用絶縁層により接続することができ、配線
用絶縁層形成工程を1回少なくして形成することができ
ると共に、その配線用絶縁層を中心として両側に対称的
な配置とすることにより、応力による半導体素子への歪
みを緩和することができるようになる。
【0032】請求項20の発明によれば、請求項13な
いし19の発明において、素子実装工程で半導体素子を
下地の上に電気的に接続するときにバンプ電極が必要と
なる場合には、バンプ電極形成工程を素子実装工程より
も前に実施して下地の上にバンプ電極を形成するので、
バンプ電極が形成されていない半導体素子を実装する場
合に下地に形成したバンプ電極を介してフリップチップ
実装をすることができるようになり、半導体素子側への
バンプ電極形成の加工工程が不要となり、例えばチップ
状態で供給されるものであってもそのまま使用すること
ができ、実装する半導体素子に制約が少なくなり設計の
自由度を高めることができると共に、作業性を高めるこ
とができるようになる。
【0033】請求項21の発明によれば、上記請求項2
0の発明において、バンプ形成工程を、層間接続電極形
成工程の実施時にバンプ電極を同時に形成するので、工
程数を増やすことなく安価で且つ迅速にバンプ電極の形
成を行なうことができるようになる。
【0034】請求項22の発明によれば、請求項13な
いし21の発明において、層間接続電極形成工程では、
層間接続電極をその形成面から上方に向けて錐状もしく
は錐台状に形成するので、断面が例えば円形状や四角形
状をなす形状の層間接続電極とした場合に、円錐状、円
錐台状あるいは角錐状、角錐台状として形成することに
なり、高さ寸法が底面の幅寸法に比べて大きくなる場合
でも倒れにくく座屈しにくい安定した状態に形成するこ
とができ、素子用樹脂層の形成工程において変形を防止
して精度良く上面側に露出させる構成とすることができ
る。
【0035】請求項23の発明によれば、請求項13な
いし21の発明において、層間接続電極形成工程では、
下地の上に金属超微粒子を堆積させる方法により前記層
間接続電極を形成するので、めっきなどのウェットな処
理を用いないでドライな状態で層間接続電極を形成する
ことができ、半導体素子を実装した状態でも半導体素子
に悪影響を及ぼすことなく実施できる。このような金属
超微粒子を堆積させる方法としては、例えば、真空冶金
株式会社により開発されたJPS(Jet Printing Syste
m ;超微粒子による乾式直接描画法)がある。
【0036】また、層間接続電極の形成方法としては、
請求項24の発明のように、下地の上にスタッドバンプ
を複数個積層形成する方法や、請求項25の発明のよう
に、下地の上に金属ワイヤをボンディングにより立設す
る方法などがある。そして、配線用電極についても、同
様の方法にて形成することができる。
【0037】請求項27の発明によれば、請求項20な
いし26の発明において、バンプ電極形成工程では、バ
ンプ電極を形成面から上方に向けて錐状もしくは錐台状
に形成しているので、請求項22の発明と同様の効果を
得ることができる。
【0038】また、バンプ電極の形成についても、請求
項28の発明のように、金属微粒子を堆積させる方法で
形成したり、請求項29の発明のように、スタッドバン
プを下地の表面に形成する方法で設けたり、あるいは請
求項30の発明のように、導電性ペーストを印刷するこ
とにより設けることができる。
【0039】請求項31の発明によれば、請求項17な
いし30の発明において、素子用絶縁層形成工程では、
素子用絶縁層として熱硬化性樹脂を用いる場合に、熱硬
化処理をその熱硬化性樹脂のガラス転移温度よりも低い
温度で行なうので、熱硬化性樹脂が軟化して変形するの
を抑制した状態で熱硬化処理を行なえ、内部に埋め込み
実装している半導体素子の実装状態に悪影響を及ぼすの
を防止しながら素子用絶縁層を形成することができる。
【0040】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態として、上下に配線基板を用いてその
間に半導体素子の実装構造を1階層分形成して回路モジ
ュールを構成した場合について図1ないし図4を参照し
ながら説明する。なお、この構成では、各配線基板の表
面には他のICやディスクリート素子などの面実装部品
が実装されるようになっている。
【0041】本実施形態における半導体素子の実装構造
としての回路モジュール11は、図2(c)に示す模式
的な断面図のように構成されている。すなわち、回路モ
ジュール11は、上下に配置する配線基板として多層配
線基板12,13を用い、これらの多層配線基板12,
13の間に本発明の基本構成であるところの半導体素子
の実装構造(以下、単に実装構造と称する)14が形成
された構成である。以下、この構成について詳述すると
共に、その製造方法について説明する。
【0042】2枚の多層配線基板12,13は、例え
ば、厚さ寸法がそれぞれ0.6〜0.8mm程度で、内
部には複数層の導体層が所定の配線パターンに形成さ
れ、表裏に露出している配線パターン12a,13aに
接続されている。この実装構造14は、素子用絶縁層と
しての第1層の樹脂層15と配線用絶縁層としての第2
層の樹脂層16との2層構造となっている。
【0043】第1層の樹脂層15は、下地である多層配
線基板12に形成されており、これには、ICやLSI
などの集積回路が作りこまれた半導体素子としてのベア
チップ17および層間接続電極18が埋め込み形成され
ている。また、第2層の樹脂層16には、その表裏に貫
通するように配線電極21が埋め込み形成されている。
第1層の樹脂層15の厚さ寸法は、例えば100μm程
度に形成さてており、第2層の樹脂層16の厚さ寸法は
例えば50μm程度に形成されている。
【0044】この第1層の樹脂層15において、ベアチ
ップ17は多層配線基板12にフリップチップ実装され
ている。ベアチップ17の固定は、多層配線基板12側
に形成したバンプ電極19を介して電気的に接続される
と共に、異方導電ペースト20を用いて固定している。
また、層間接続電極18は、第1層の樹脂層15の表裏
を貫通するように形成されており、多層配線基板12と
13との間の電気的接続を行うように設けられている。
【0045】なお、後述するように、第1層の樹脂層1
5の上面は、研削によりベアチップ17と層間接続電極
18とが露出するようにして所定厚さ寸法まで除去され
た結果、平坦な面として形成されている。したがって、
ベアチップ17の裏面の半導体部分が露出した状態とな
っている。
【0046】次に、第2層の樹脂層16において、配線
電極21は、第2層の樹脂層16の表裏を貫通するよう
に形成されており、第1層の樹脂層15の表面に露出し
ている層間接続電極18と上部に配置される多層配線基
板13との間を電気的に接続するように配設されてい
る。
【0047】上述のように構成された回路モジュール1
1は、実装構造15を2枚の多層配線基板12,13で
挟んだ状態の構造に形成され、その厚さ寸法は、例えば
1.5mm前後として得ることができる。そして、この
回路モジュール11には、その下面側11aおよび上面
側11bのそれぞれに、内部の実装構造15には実装す
ることができない他のICやディスクリート素子などの
面実装部品が実装される。
【0048】上述のように構成しているので、ベアチッ
プ17が実装されている部分が回路モジュール11の表
面に露出しない構成とすることができ、ディスクリート
部品を実装する面積を回路モジュール11の基板面全面
を利用して行えるようになり、全体の実装効率を高める
ことができると共に、設計の自由度を高めることができ
るようになる。
【0049】次に、上記した回路モジュール11の製造
方法について、図3の工程フロー図および図1、図2の
各工程における断面構造図ならびに図4を参照しながら
説明する。図3に示す工程フロー図では、半導体素子の
実装構造14の概略的な製造工程について示している。
【0050】なお、回路モジュール11の製造において
は、例えば複数個を一度に製造することができるよう
に、多層配線基板12,13が複数個分(例えば6個
分)の回路モジュール11の大きさに形成されており、
出来上がったものをダイシングなどの方法で切り離して
最終的に回路モジュール11として得る。
【0051】以下の説明では、図3の工程フロー図にし
たがって、1個分の回路モジュール11の製造工程を次
の7つの工程に分けて述べる。(1)下地準備工程S
1、(2)層間接続電極形成工程S2、(3)チップ実
装工程S3、(4)第1層の樹脂層形成工程S4、
(5)研削工程S5、(6)配線電極形成工程S6、
(7)第2層の樹脂層形成工程S7である。
【0052】(1)下地準備工程S1 まず回路モジュール11を形成するための下地として用
いる多層配線基板12、13を準備する。多層配線基板
12は、片面をベアチップ17をフリップチップ実装す
るのに対応した配線パターンにレイアウトし、その裏面
(下面側)には、入出力電極パッドやディスクリート部
品実装用パッドなどを配した配線パターンにレイアウト
し、内部の配線用導体パターン層を介して接続する。同
様に、多層配線基板13についてもその表裏に必要な配
線パターンを形成すると共に、内部の配線用導体パター
ン層を介して接続する。
【0053】(2)層間接続電極形成工程S2 次に、多層配線基板12上に層間接続電極18およびバ
ンプ電極19を形成する。これらの電極18および19
は、ここでは後述するJPS法(Jet PrintingSystem
;金属超微粒子を用いてパターンを直猫する方法)
で、多層配線基板12の上面にAu(金)を電極材料と
して形成する。
【0054】ここで、形成する層間接続電極18の高さ
寸法は、例えば100μm以上で200μm以下の範囲
程度に設定し、バンプ電極19の高さ寸法は、例えば2
0μmから100μmの範囲程度に設定している。ま
た、形成する層間接続電極18およびバンプ電極19は
いずれも円錐状もしくは円錐台状となるように堆積させ
る条件を調整して形成している。
【0055】次に、JPS法について、図4を参照して
簡単に説明する。図はJPS法による金属超微粒子の直
接描画をする装置の概略的構成を示している。装置の構
成は成膜室31と超微粒子生成室32とに分けられてお
り、それらの間に金属超微粒子を搬送する搬送管33が
連結されている。
【0056】成膜室31および超微粒子生成室32には
排気用の配管34が接続されており、内部を減圧するた
めのロータリーポンプ(RP)35およびメカニカル・
ブースター・ポンプ(MBP)36が接続されている。
この場合、成膜室31は、例えば内部を13.3Pa
(0.1torr)程度まで減圧して電極形成を行うよ
うになっている。また、超微粒子生成室32は、例えば
内部を2気圧程度まで加圧した状態に保持して金属超微
粒子を生成する。このため、超微粒子生成室32は、H
eなどの不活性ガスを充填して加圧するようにガス供給
用の配管37が接続されている(Heガス流量は、例え
ば1分あたり40リットルである)。
【0057】さて、成膜室31には、電極形成の試料を
載置するためのXYステージ38が配設されており、電
極形成時に面内をXY方向に移動可能であり、また軸方
向(Z方向)にも移動可能に構成され、内部にはヒータ
を備えていて所定の基板温度に設定することができる。
このXYステージ38には、搬送管33の先端のノズル
33aが例えば400μm程度の距離で対向するように
配置されている。ノズル33aの径は例えば100μm
程度である。
【0058】超微粒子生成室32においては、電極材料
であるAuを溶融するためのルツボ39が加熱装置39
aにより1500〜1600℃の範囲(例えば、155
0℃)で加熱可能に設けられている。ここで加熱されて
蒸発したAuは搬送管31を通じて減圧された成膜室3
1側に流入して、減圧されることで超微粒子となってノ
ズル33aから圧力差により噴出し、XYステージ38
に載置された試料の表面に付着して堆積する。
【0059】なお、ノズル33aは、図示しないヒータ
により例えば300℃程度に加熱されている。この装置
においては、上記構成および条件を採用することによ
り、例えば、描画速度3〜10mm/秒で堆積速度は1
0μm/秒程度である。また、XYステージ38の位置
決め精度は±2μm程度である。上述のJPS法による
層間接続電極18およびバンプ電極19の形成は、すべ
てドライプロセスとして実施できるので、前処理や後処
理などの工程が全体として簡単にすることができる。
【0060】(3)チップ実装工程S3 次に、図1(b)に示すように、ベアチップ17を多層
配線基板12に実装する。ここで、バンプ電極19はA
u(金)であるからはんだリフロー処理はできなので、
フリップチップ実装するには、例えば異方性導電ペース
ト20を用いて行う。多層配線基板12のベアチップ1
7を実装する部分に異方導伝ペースト20を塗布して載
置する。この状態で1個のバンプ電極19あたり数百〜
千数百mN(ミリニュートン)の力を加えながら加熱し
て、異方導電ペースト20を熱硬化させる。硬化温度
は、例えば120℃〜140℃としている。
【0061】なお、ベアチップ17の厚さ寸法は、例え
ば15cm径のウエハなどのものでは300μm〜60
0μm程度の厚さであり、チップ状態で供給される場合
に、薄くとも300μm程度であるのが一般的である。
また、ウエハ状態での厚さが比較的厚いものでも、チッ
プに切断する前に研削して薄くする場合もある。
【0062】(4)第1層の樹脂層形成工程S4 次に、図1(c)に示すように、フリップチップ実装し
たベアチップ17と層間接続電極18とを熱硬化性樹脂
40で埋め込んで第1層の樹脂層15を形成する。層間
接続電極18が形成されている面に、エポキシ系の熱硬
化性樹脂40を塗布し、例えば、120〜140℃の範
囲の熱処理温度で熱硬化させる。この場合、塗布作業
は、エポキシ系熱硬化性樹脂40がベアチップ17や層
間接続電極18を完全に覆うようにして行う。
【0063】エポキシ系熱硬化性樹脂40の選択は、一
連の製造工程中の加圧・加熱などの処理に対して十分な
耐性を持つものを基準とする。なお、この実施形態にお
いては、エポキシ系熱硬化性樹脂40として、ガラス転
移温度が140℃以上の材料を用いており、ガラス転移
温度以下の温度で熱硬化処理を行っている。
【0064】これにより、エポキシ系熱硬化性樹脂40
が熱硬化する際に、軟化して塑性変形したり、ベアチッ
プ17に予想外の応力を与えるのを防止できる。また、
熱硬化処理の処理時間は、処理温度に依存するが、例え
ば数分から20分程度の範囲で設定する。この熱処理温
度と熱処理時間との関係は、温度を高く設定することで
短時間にできるが、ベアチップ17に与える応力も大き
くなることが予想されるため、それらのことを考慮した
上で、適切な温度と時間に設定することが必要となる。
【0065】(5)研削工程S5 次に、図1(d)に示すように、ベアチップ17と層間
接続電極18を埋め込んだ樹脂層40を研削して第1層
の樹脂層15を形成する。ここでは、研削機械を用いて
樹脂層40を表面から研削してゆき、ベアチップ17と
層間接続電極18が露出した後、ベアチップ17の厚み
が100μm程度になるまで研削する。このとき同時に
層間接続電極18も研削しており、初期的に形成した高
さ寸法に比べて低い高さとなる。
【0066】研削後の樹脂層40表面には、ベアチップ
17の背面と層間接続電極18が露出した状態となる。
これにより、樹脂層40の表裏面を貫通する層間接続電
極18を形成できると共に、ベアチップ17を埋め込ん
だ第1層の樹脂層15を形成できる。なお、ベアチップ
17の厚さ寸法が薄いもの(例えば100μm程度の厚
さ寸法)として実装工程S4で実装している場合には、
層間接続電極18のみを露出させた状態となることもあ
る。
【0067】(6)配線電極形成工程S6 次に、図2(a)に示すように、第1層の樹脂層15の
表面に配線用電極21を形成する。ここでは、研削した
第1層の樹脂層15の層間接続電極18の露出部分に配
線電極21として多層配線基板13と接続するための柱
状電極21aと引き回し配線21bを前述同様のJPS
法で形成する。
【0068】配線電極21の高さ寸法は、柱状部分のア
スペクト比が1以下となるように設定することが望まし
い。これは、後工程で配線電極21部分を加圧する際
に、倒れたり座屈するのを防止するためである。なお、
この実施形態においては、高さ寸法を40〜60μm範
囲で設定している。
【0069】(7)第2層の樹脂層形成工程S7 続いて、図2(b)に示すように、配線電極21を埋め
込んで第2層の樹脂層16を形成する。研削した第1層
の樹脂層15の表面上の配線電極21を覆うようにエポ
キシ系熱硬化性樹脂41を塗布し、他方の多層配線基板
13で挟むようにして配線電極21を押しつぶす。
【0070】多層配線基板13には、配線電極21にあ
たる部分にあらかじめ接続用の電極パッドが形成されて
いるので、押しつぶしの処理を進めると配線電極21と
電気的に接触するようになる。ここで、配線電極21に
加える力は、配線電極の1個の柱状電極21aあたり1
N(ニュートン)程度とした。
【0071】この際、研削した第1層の樹脂層15表面
と多層配線基板13の間に、熱硬化性樹脂41が十分に
回りこんで隅々まで充填されるようにする。この状態
で、加熱しエポキシ系熱硬化性樹脂41を硬化させる。
硬化温度は、120〜140℃程度とする。なお、加圧
・加熱の処理は、フリップチップボンダーを用いて同時
に行っている。
【0072】これにより、第2層の樹脂層16は、多層
配線基板13と密着した状態で、且つ電気的に接続され
た状態として形成され、図2(c)に示すような構成の
回路モジュール11を得ることができる。なお、上述の
製造工程では、フリップチップボンダーを用いているの
で、多層配線基板13を樹脂層41の面に載置する際
に、平行性、加圧機能および加熱機能を兼ね備えている
ことから処理工程を簡単且つ迅速に行うことができる。
【0073】以上の工程S1〜S7を経ることにより、
2枚の多層配線基板12,13に、ベアチップ17が埋
め込まれた第1層の樹脂層15と配線電極21が埋め込
まれた第2層の樹脂層16が積層形成され、各樹脂層1
5,16の間および多層配線基板12,13の間は、層
間接続電極18および配線電極の柱状電極21aで接続
された構造として得ることができる。
【0074】この後、前述のように、ダイシング工程な
どを経て1個ずつの回路モジュール11に分割し、最後
に多層配線基板12,13上に他の半導体素子やディス
クリート部品等の面実装部品を実装配置して回路モジュ
ール11が完成する。
【0075】このような第1の実施形態によれば、上述
のようにして回路モジュール11を構成するとともに製
造するので、全体構成として薄くコンパクトに形成で
き、しかも、基板表面に半導体素子の実装部分がなくな
るのでディスクリート部品の実装面積を最大にとること
ができ、実装密度の高い回路モジュール11を得ること
ができる。
【0076】また、電極形成にJPS法を用いるので、
電極形成をドライ処理で簡単且つ迅速に寸法精度の良い
電極形成をすることができる。また、第1層の樹脂層1
5に層間接続電極18を設けて接続するようにしている
ので、層間接続のためにビアの形成や埋込などの工程が
不要となりプロセスを簡素化することができる。
【0077】さらに、第2層の樹脂層16を設けて配線
電極21を配設するので配線の自由度を高めて最適な配
線を行うことができる。第1層の樹脂層15の形成過程
でベアチップ17を同時に研削することができ、所望の
厚さ寸法にできる。このとき、ベアチップ17はエポキ
シ系熱硬化性樹脂40に埋め込まれた状態であるから、
チップの欠けや割れが発生するのを防止できる。そし
て、全体を樹脂層で埋め込む構成とするので、強度の点
で優れる。
【0078】さらに、ベアチップボンダーを用いて多層
配線基板13を実装構造14に押圧、加熱する第2層の
樹脂層形成工程S7を実施するので、平坦性を精度良く
出しながら押しつぶしおよび加熱処理を迅速且つ簡単に
行える。
【0079】(第2の実施形態)図5ないし図7は、本
発明の第2の実施形態を示すもので、第1の実施形態と
異なるところは、実装構造体14を2階層分形成した構
成としてさらに実装密度を向上させた積層型回路モジュ
ール51に適用したところである。
【0080】図7(c)は、積層型回路モジュール51
の断面構成を示すもので、第1の実施形態における回路
モジュール11の構成で、実装構造14と上部側の多層
配線基板13との間に新たに半導体素子の実装構造52
を形成した構成である。この実装構造52は、実装構造
14とほぼ同等の構造を有しており、素子用絶縁層とし
ての第1層の樹脂層53および配線用絶縁層としての第
2層の樹脂層54が積層された構成である。
【0081】第1層の樹脂層53には、実装構造14の
上面に形成された層間接続用電極55および配線パター
ン56で接続されたバンプ電極57が埋め込まれている
と共に、バンプ電極57に異方性導電ペースト58で固
定された半導体素子としてのベアチップ59が埋め込み
形成されている。第2層の樹脂層55には、配線電極6
0が埋め込み形成されている。層間接続電極55および
配線電極60は共に樹脂層53および55を貫通するよ
うに形成されており、層間の電気的な接続をしている。
【0082】そして、この上側に積層されている実装構
造52の上面つまり、第2層の樹脂層54の上に多層配
線基板13が対向するようにして固定配置され、その配
線パターンは配線電極60と電気的に接続され、2階層
分の実装構造が積層された積層型回路モジュール51が
形成されている。
【0083】次に、この積層型回路モジュール51の製
造方法について簡単に説明する。なお、この第2の実施
形態における製造工程では、基本的には第1の実施形態
の製造工程と同じことを繰り返すことにより実装構造5
2を形成している。
【0084】(1)配線電極形成工程S6 すなわち、図5(a)において、第1の実施形態と同様
にベアチップ17と層間接続電極18を埋め込んだ第1
層の樹脂層15を多層配線基板12上に形成する。更
に、第1の樹脂層15の上に配線電極21として柱状電
極21aと配線パターン21bを形成する(第1の実施
形態の図2(a)に相当)。
【0085】(2)第2層の樹脂層形成工程S7 この後、以下の工程を実施することにより実装構造52
を形成する。まず、配線用絶縁層である第2層の樹脂層
16を形成すべく、配線電極21が形成された面を覆う
ようにエポキシ系熱硬化性樹脂41を塗布する。次に、
離型材61aを塗布した平板ガラス61を用意する。平
板ガラス61は、平面度、平行度が優れたものが望まし
い。加圧時の変形をさける為、1mm程度の板厚を用い
ている。また離型材61aは、シリコン系の高耐熱のも
のを使用している。これは例えば鋳造で用いる離型材の
ようなものを用いる。
【0086】この平板ガラス61で、図5(c)に示す
ように、エポキシ系熱硬化性樹脂41で覆われた配線電
極21を押しつぶす。配線電極21に加える力は、1個
の柱状電極21aあたり1N程度とした。この際、研削
した第1層の樹脂層15の表面と平板ガラス61の間
に、熱硬化性樹脂41が充填されるようにする。この状
態で、加熱しエポキシ系熱硬化性樹脂41を硬化させ、
第2の樹脂層16を形成する。このときの熱硬化温度
は、120〜140℃程度とする。
【0087】第2層の樹脂層16が硬化した後、同図
(d)に示すように、平板ガラス61を剥離する。剥離
後の樹脂層16の表面には、配線電極21の柱状電極2
1aが露出する。なお、回路レイアウト上、更に配線電
極の積層が必要な場合には、図示はしないが、この樹脂
層の上に層間接続用柱状電極と配線を形成し、上記手法
で樹脂層で埋め込みを行うことで必要な配線電極のパタ
ーンを形成することができる。
【0088】(3)層間接続電極形成工程S2 次に、実装構造52を形成すべく、図6(a)に示すよ
うに、層間接続電極55、配線パターン56およびバン
プ電極57の形成を行う。これは、前述と同様にしてJ
PS法を用いてAu(金)を所定形状に堆積形成し、所
定寸法の円錐状をなす層間接続電極55およびバンプ電
極57と配線パターン56を形成する。なお、この場合
には、実装構造14の場合と異なり、多層配線基板12
に形成しているような配線パターン56も同時に形成す
る。
【0089】(4)チップ実装工程S3 次に、図6(b)に示すように、ベアチップ59を実装
する。前述と同様にして、ベアチップ59をフェイスダ
ウンでバンプ電極57と対向させた状態として異方性導
電ペースト58により接着し、熱硬化処理をして固定す
る。
【0090】(5)第1層の樹脂層形成工程S4 さらに、実施例1でベアチップの埋め込みを行ったのと
同様の方法で、同図(c)に示すように、ベアチップ5
9をエポキシ系熱硬化樹脂62で埋め込み、前述と同様
の熱処理条件にて熱硬化処理を行う。
【0091】(6)研削工程S5 続いて、図7(a)に示すように、熱硬化された樹脂層
62をベアチップ59および層間接続電極55と共に研
削し、層間接続電極55を樹脂層62の表面に露出させ
た状態とする。これにより、ベアチップ59および層間
接続電極55が埋め込まれた第1層の樹脂層53が形成
される。
【0092】(7)配線電極形成工程S6,第2層の樹
脂層形成工程S7 この後、前述同様にして配線電極形成工程S6を実施し
て、同図(b)に示すように、配線電極60をJPS法
により形成する。さらに、この上からエポキシ系熱硬化
性樹脂を塗布して多層配線基板13により押しつぶしを
しながら熱処理を行って熱硬化させ、第2層の樹脂層5
4を形成する。
【0093】以上により、実装構造14および52の2
階層分積層した構造の基板を形成することができる。こ
の後、前述同様にして、ディスクリート部品が多層配線
基板12,13の表裏面に面実装され、積層型回路モジ
ュール51として形成することができる。
【0094】このような、第2の実施形態によれば、2
階層分の半導体素子の実装構造14および52を積層形
成することで、中継基板などを用いないで厚さ寸法を薄
くして多層に形成することができ、実装効率を高めたも
のとすることができる。
【0095】なお、上記の実施形態では、実装構造1
4,52の2階層分として積層型回路モジュール51を
構成したが、さらに多層に実装構造を形成して積層型回
路モジュールを構成することもできる。この場合には、
上述した工程を繰り返し実施することで実装構造を積層
形成することができる。
【0096】(第3の実施形態)図8は、本発明の第3
の実施形態を示すもので、第2の実施形態と異なるとこ
ろは、多層配線基板12,13のそれぞれに実装構造1
4,52を積層形成し、これらの上面側を対向するよう
にして接続固定し4層の実装構造を設ける構成の積層型
回路モジュール63を形成したところである。
【0097】同図(b)はその断面構成を示すもので、
積層型回路モジュール63は、第2の実施形態において
図7(a)で示した構造のものを、多層配線基板12お
よび13のそれぞれに形成し、これらの第1の樹脂層5
3を対向させた状態でそれらの間に第2層の樹脂層54
を共通の層として介在させるように接合した構成であ
る。
【0098】この場合、多層配線基板12,13に形成
する実装構造14,52などの積層階層数を増やし、ト
ータルの層厚が厚くなっていくと、積層した樹脂層の内
部応力によって多層配線基板12,13に反りが生じる
ことがある。この内部応力は、主に熱硬化性樹脂が硬化
する際の体積収縮と、多層配線基板と熱硬化性樹脂との
熱膨張係数の差に起因して発生する。
【0099】この様に、多層配線基板12,13に反り
が発生する場合には、積層工程を実施する際のアライメ
ント作業が困難になる。この実施形態においては、その
ような多数の実装構造を形成する場合の反りを防止しな
がら行えるようにしており、以下簡単にその構造と製造
方法について説明する。
【0100】第2の実施形態と同様の手法で多層配線基
板12,13のそれぞれに、ベアチップ17,59と層
間接続電極がそれぞれ埋め込み形成された実装構造14
および第1層の樹脂層53が形成された状態(図7
(a)の構成に相当)のものを形成する。
【0101】このとき、各多層配線基板12,13に形
成した実装構造14,52の全体の厚さ寸法をほぼ等し
く設定しておくことが望ましい。そして、上側の多層配
線基板13側の第1層の樹脂層53の表面に、層間接続
電極55が露出した状態とされている(図8(a)参
照)。また、下側の多層配線基板12の第1層の樹脂層
53の上には、層間接続電極55の上に、必要に応じて
引き回し配線電極60が形成される(同図(b)参
照)。この配線電極60は、同じくJPS法で形成す
る。
【0102】次に多層配線基板12,13を相互の電気
的接続がとれるよう、層間接続電極55と引き回し配線
電極60とが適切な位置にくるようにアライメントし、
エポキシ系熱硬化性樹脂64を介して張り合わせすると
共に、熱硬化処理を行うことで積層回路モジュール63
を形成する。基板同士を張り合わせる際には、電極1個
あたり1N程度の荷重を加えて配線電極60を押しつぶ
し、この後エポキシ系熱硬化性樹脂64を熱硬化させ
る。
【0103】この様に、各配線基板に配線基板の反りが
発生しない範囲内で複数の実装構造を積層形成した後、
積層構造を形成した面同士を張り合わせることで、積層
階層数が多い積層回路モジュールに関しても多層配線基
板に反りを生じさせることなく形成することができる。
【0104】(第4の実施形態)図9は、本発明の第4
の実施形態を示すもので、上記各実施形態と異なるとこ
ろは、層間接続電極18に変えて層間接続電極65を形
成する場合の形成方法である。第1ないし第3の実施形
態においては、層間接続電極18などはJPS法を用い
て形成する場合について説明した。
【0105】ここでは、図9(a)に示した、バンプ電
極19が形成された多層配線基板12上に、ベアチップ
17をフリップチップ実装し、この後、ワイヤボンディ
ングの技術を利用して金属ワイヤを垂直に形成して層間
接続電極65を形成する。
【0106】これにより、バンプ電極19と同時に形成
する必要がないので、フリップチップ実装時には層間接
続電極65が形成されていない状態で行え、作業性が向
上するようになる。なお、このように層間接続電極65
の形成を行うことで作業工程の自由度を高めることがで
きるが、前述同様に、フリップチップ実装工程の前に層
間接続電極65を形成することもできる。
【0107】このような第4の実施形態によれば、層間
接続電極65の形成を既存の設備を用いて簡単に行なえ
ると共に、バンプ電極の形成とは別の工程で実施できる
ので、製造工程の自由度を高めることができると共に、
フリップチップ実装の作業性の向上を図るようにするこ
ともできる。
【0108】(第5の実施形態)図10は本発明の第5
の実施形態を示すもので、第4の実施形態と異なるとこ
ろは、同じく層間接続電極18に代えて設ける層間接続
電極66の形成方法である。この層間接続電極66は、
ボールボンダーを用いたスタッドバンプ66aを例えば
3個積層して形成した例である。
【0109】この第5の実施形態によっても第4の実施
形態と同様の作用効果を得ることができると共に、既存
の設備を用いて簡単且つ安価に形成することができるよ
うになる。
【0110】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。層間接
続電極、配線電極やバンプ電極は、Au(金)の代わり
にCu(銅)やAl(アルミニウム)など他の金属を用
いることもできる。
【0111】第2層の樹脂層を形成する際に、平板など
による押しつぶし処理を行なう代わりに、熱硬化処理を
行なった樹脂層を研削することにより第2層の樹脂層1
6を形成しても良い。
【0112】第1層の樹脂層15と第2層の樹脂層16
とは、同じ樹脂を用いてもよいし、異なる種類の樹脂を
用いても良い。それらの選択は、応力の関係や親和性あ
るいは電気的特性などの様々な観点から最適なものを用
いることができる。
【0113】また、図示していないがフリップチップ用
のバンプ電極も、スタッドバンプや導電ペーストを印刷
法を用いて円錐状に形成した電極で代用することも可能
である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す処理工程に対応
した模式的断面図(その1)
【図2】処理工程に対応した模式的断面図(その2)
【図3】工程フロー図
【図4】電極形成用装置の原理説明図
【図5】本発明の第2の実施形態を示す処理工程に対応
した模式的断面図(その1)
【図6】処理工程に対応した模式的断面図(その2)
【図7】処理工程に対応した模式的断面図(その3)
【図8】本発明の第3の実施形態を示す処理工程に対応
した模式的断面図
【図9】本発明の第4の実施形態を示す処理工程に対応
した模式的断面図
【図10】本発明の第5の実施形態を示す処理工程に対
応した模式的断面図
【図11】従来例を示す模式的断面図
【図12】異なる従来例を示す模式的断面図
【符号の説明】
11は回路モジュール、12は多層配線基板(下地、配
線基板)、13は多層配線基板(配線基板)、14,5
2は半導体素子の実装構造、15,53は第1層の樹脂
層(素子用絶縁層)、16,54は第2層の樹脂層(配
線用絶縁層)、17,59はベアチップ(半導体素
子)、18,55,65,66は層間接続電極、19,
57はバンプ電極、20,58は異方性導電ペースト、
21,60は配線電極、31は成膜室、32は超微粒子
生成室、33は搬送管、33aはノズル、38はXYス
テージ、39はるつぼ、40,41,62,64はエポ
キシ系熱硬化性樹脂、51,63は積層回路モジュー
ル、61はガラス板、61aは離型材である。

Claims (31)

    【特許請求の範囲】
  1. 【請求項1】 下地となる配線基板もしくは他の実装構
    造の上に積層形成する半導体素子の実装構造において、 前記下地の接続電極部に電気的に接続した状態で固定さ
    れる半導体素子と、 この半導体素子の少なくとも側面周囲を包囲するように
    絶縁体で充填するように形成された素子用絶縁層と、 この素子用絶縁層中を貫通した状態に形成され前記下地
    側とその反対の面側との間を電気的に導通させる層間接
    続電極とを備えたことを特徴とする半導体素子の実装構
    造。
  2. 【請求項2】 請求項1に記載の半導体素子の実装構造
    において、 前記素子用絶縁層の上部に積層形成された配線用絶縁層
    と、 この配線用絶縁層中を貫通して前記素子絶縁層側の前記
    層間接続電極とその反対の面側とに電気的に導通可能な
    配線電極とを備えたことを特徴とする半導体素子の実装
    構造。
  3. 【請求項3】 上下に配置される下地としての配線基板
    もしくは他の実装構造の間に形成される半導体素子の実
    装構造において、 前記下地の接続電極部に電気的に接続した状態で固定さ
    れる半導体素子と、 この半導体素子の少なくとも側面周囲を包囲するように
    絶縁体で充填するように形成された素子用絶縁層と、 この素子用絶縁層中を貫通した状態に形成され前記下地
    側とその反対の面側との間を電気的に導通させる層間接
    続電極とを備えたことを特徴とする半導体素子の実装構
    造。
  4. 【請求項4】 上下に配置される下地としての配線基板
    もしくは他の実装構造の間に形成される半導体素子の実
    装構造において、 前記下地の接続電極部に電気的に接続した状態で固定さ
    れる半導体素子と、 この半導体素子の側面周囲を包囲するように絶縁体で充
    填するように形成された素子用絶縁層と、 この素子用絶縁層中を貫通した状態に形成され前記下地
    側とその反対の面側との間を電気的に導通させる層間接
    続電極と、 前記素子用絶縁層の上部に積層形成された配線用絶縁層
    と、 この配線用絶縁層中を貫通して前記素子絶縁層側の前記
    層間接続電極とその反対の面側とに電気的に導通可能な
    配線電極とを備えたことを特徴とする半導体素子の実装
    構造。
  5. 【請求項5】 請求項2または4に記載の半導体素子の
    実装構造において、 前記配線用絶縁層は、熱硬化性樹脂により形成されてい
    ることを特徴とする半導体素子の実装構造。
  6. 【請求項6】 請求項1ないし5のいずれかに記載の半
    導体素子の実装構造において、 前記素子用絶縁層は、熱硬化性樹脂により形成されてい
    ることを特徴とする半導体素子の実装構造。
  7. 【請求項7】 請求項1ないし6のいずれかに記載の半
    導体素子の実装構造において、 前記半導体素子は、ベアチップを用いると共に前記下地
    に対してフリップチップ実装されていることを特徴とす
    る半導体素子の実装構造。
  8. 【請求項8】 請求項7に記載の半導体素子の実装構造
    において、 前記ベアチップは、バンプ電極を介して前記下地に電気
    的に接続されいてることを特徴とする半導体素子の実装
    構造。
  9. 【請求項9】 請求項1ないし8のいずれかに記載の半
    導体素子の実装構造において、 前記半導体素子は、異方導電ペーストにより前記下地に
    実装されていることを特徴とする半導体素子の実装構
    造。
  10. 【請求項10】 請求項1ないし9のいずれかに記載の
    半導体素子の実装構造において、 前記素子用絶縁層は、前記下地と反対側の面を研削面も
    しくは研磨面として仕上げられ、前記半導体素子および
    前記層間接続電極とが共に平坦な状態となるように形成
    されていることを特徴とする半導体素子の実装構造。
  11. 【請求項11】 下地としての下部配線基板と、 この下部配線基板上に形成された少なくとも1階層分の
    請求項1または2に記載の半導体素子の実装構造と、 その最上部の実装構造の上部に配設され、配線パターン
    が形成された部分が前記実装構造の層間接続電極もしく
    は配線用電極と対向する状態で電気的に接続された上部
    配線基板とを備えたことを特徴とする積層型回路モジュ
    ール。
  12. 【請求項12】 請求項11に記載の積層型回路モジュ
    ールにおいて、 前記半導体素子の実装構造を2階層分以上設ける構成の
    場合に、 少なくとも前記上部配線基板と接する位置に形成される
    階層の前記半導体素子の実装構造は、その上部配線基板
    を下地として形成されていることを特徴とする積層型回
    路モジュール。
  13. 【請求項13】 下地としての配線基板もしくは他の実
    装構造の上に半導体素子を電気的に接続するようにして
    固定する素子実装工程と、 前記下地の上に層間接続電極を形成する層間接続電極形
    成工程と、 前記層間接続電極および前記半導体素子を覆う状態に絶
    縁体を配置形成する素子用絶縁層形成工程と、 前記絶縁層形成工程により形成された絶縁体の層の前記
    下地と反対側の面を研削処理してその研削面に前記層間
    接続電極を露出させた状態として素子用絶縁層を形成す
    る研削工程とを有することを特徴とする半導体素子の実
    装構造の製造方法。
  14. 【請求項14】 下地としての配線基板もしくは他の実
    装構造の上に層間接続電極を形成する層間接続電極形成
    工程と、 前記下地の上に半導体素子を電気的に接続するようにし
    て固定する素子実装工程と、 前記層間接続電極および前記半導体素子を覆う状態に絶
    縁体を配置形成する素子用絶縁層形成工程と、 前記絶縁層形成工程により形成された絶縁体の層の前記
    下地と反対側の面を研削処理してその研削面に前記層間
    接続電極を露出させた状態として素子用絶縁層を形成す
    る研削工程とを有することを特徴とする半導体素子の実
    装構造の製造方法。
  15. 【請求項15】 請求項13または14に記載の半導体
    素子の実装構造の製造方法において、 前記研削工程は、前記半導体素子も同時に研削しながら
    前記素子用絶縁層を形成することを特徴とする半導体素
    子の実装構造の製造方法。
  16. 【請求項16】 請求項13ないし15のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記素子用絶縁層の上に配線用電極を形成する配線用電
    極形成工程と、 前記配線用電極の一部を残した状態で他の部分を覆うよ
    うにして絶縁体を充填して配線用絶縁層を形成する配線
    用絶縁層形成工程とを有することを特徴とする半導体素
    子の実装構造の製造方法。
  17. 【請求項17】 請求項16に記載の半導体素子の実装
    構造の製造方法において、 前記配線用絶縁層形成工程は、 前記絶縁体としての熱硬化性樹脂を前記配線用電極の上
    から塗布する樹脂塗布工程と、 塗布された樹脂面を平板により押しつぶして前記配線用
    電極の一部が露出する状態に処理する押圧処理工程と、 熱硬化処理を行なって硬化させる熱処理工程と、 前記平板を除去する平板除去工程とを有することを特徴
    とする半導体素子の実装構造の製造方法。
  18. 【請求項18】 請求項16に記載の半導体素子の実装
    構造の製造方法において、 前記配線用絶縁層の上部に設ける層が配線基板である場
    合に、 前記配線用絶縁層形成工程は、 前記絶縁体としての熱硬化性樹脂を前記配線用電極の上
    から塗布する樹脂塗布工程と、 塗布された樹脂面を前記配線基板により押しつぶして前
    記配線用電極の一部が露出する状態に処理する押圧処理
    工程と、 熱硬化処理を行なって硬化させる熱処理工程とを有する
    ことを特徴とする半導体素子の実装構造の製造方法。
  19. 【請求項19】 請求項16に記載の半導体素子の実装
    構造の製造方法において、 前記配線用絶縁層の上部に設ける層が他の半導体素子の
    実装構造である場合に、 前記配線用絶縁層形成工程は、 前記絶縁体としての熱硬化性樹脂を前記配線用電極の上
    から塗布する樹脂塗布工程と、 塗布された樹脂面に前記他の半導体素子の実装構造にお
    ける素子用絶縁層の面を対向させて押しつぶして前記配
    線用電極の一部が露出する状態に処理する押圧処理工程
    と、 熱硬化処理を行なって硬化させる熱処理工程とを有する
    ことを特徴とする半導体素子の実装構造の製造方法。
  20. 【請求項20】 請求項13ないし19のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記素子実装工程で前記半導体素子を前記下地の上に電
    気的に接続するときにバンプ電極が必要となる場合に
    は、 前記素子実装工程よりも前に前記下地の上に前記バンプ
    電極を形成するバンプ電極形成工程を実施することを特
    徴とする半導体素子の実装構造の製造方法。
  21. 【請求項21】 請求項20に記載の半導体素子の実装
    構造の製造方法において、 前記バンプ形成工程は、前記層間接続電極形成工程の実
    施時に前記バンプ電極を同時に形成することを特徴とす
    る半導体素子の実装構造の製造方法。
  22. 【請求項22】 請求項13ないし21のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記層間接続電極形成工程では、前記層間接続電極をそ
    の形成面から上方に向けて錐状もしくは錐台状に形成す
    ることを特徴とする半導体素子の実装構造の製造方法。
  23. 【請求項23】 請求項13ないし21のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記層間接続電極形成工程では、前記下地の上に金属超
    微粒子を堆積させる方法により前記層間接続電極を形成
    することを特徴とする半導体素子の実装構造の製造方
    法。
  24. 【請求項24】 請求項13ないし21のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記層間接続電極形成工程では、前記下地の上にスタッ
    ドバンプを複数個積層形成することにより前記層間接続
    電極を形成することを特徴とする半導体素子の実装構造
    の製造方法。
  25. 【請求項25】 請求項13ないし21のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記層間接続電極形成工程では、前記下地の上に金属ワ
    イヤをワイヤボンディング法により立設するようにして
    前記層間接続電極を形成することを特徴とする半導体素
    子の実装構造の製造方法。
  26. 【請求項26】 請求項16ないし21のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記配線用電極形成工程では、前記配線用電極の形成を
    前記請求項22ないし25のいずれかに記載する前記層
    間接続電極形成工程で前記層間接続電極を形成する方法
    を用いて形成するようにしたことを特徴とする半導体素
    子の実装構造の製造方法。
  27. 【請求項27】 請求項20ないし26のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記バンプ電極形成工程では、前記バンプ電極をその形
    成面から上方に向けて錐状もしくは錐台状に形成するこ
    とを特徴とする半導体素子の実装構造の製造方法。
  28. 【請求項28】 請求項20ないし27のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記バンプ電極形成工程では、前記バンプ電極を金属微
    粒子を堆積させる方法で形成していることを特徴とする
    半導体素子の実装構造の製造方法。
  29. 【請求項29】 請求項20ないし27のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記バンプ電極形成工程では、前記バンプ電極の形成を
    スタッドバンプを前記下地の表面に形成する方法で設け
    ていることを特徴とする半導体素子の実装構造の製造方
    法。
  30. 【請求項30】 請求項20ないし27のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記バンプ電極形成工程では、前記バンプ電極の形成を
    導電性ペーストを印刷することにより形成することを特
    徴とする半導体素子の実装構造の製造方法。
  31. 【請求項31】 請求項17ないし30のいずれかに記
    載の半導体素子の実装構造の製造方法において、 前記素子用絶縁層形成工程では、前記素子用絶縁層とし
    て前記熱硬化性樹脂を用いる場合に、熱硬化処理をその
    熱硬化性樹脂のガラス転移温度よりも低い温度で行なう
    ことを特徴とする半導体素子の実装構造の製造方法。
JP34868999A 1999-12-08 1999-12-08 半導体素子の実装構造および半導体素子の実装構造の製造方法 Expired - Fee Related JP4320492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34868999A JP4320492B2 (ja) 1999-12-08 1999-12-08 半導体素子の実装構造および半導体素子の実装構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34868999A JP4320492B2 (ja) 1999-12-08 1999-12-08 半導体素子の実装構造および半導体素子の実装構造の製造方法

Publications (2)

Publication Number Publication Date
JP2001168269A true JP2001168269A (ja) 2001-06-22
JP4320492B2 JP4320492B2 (ja) 2009-08-26

Family

ID=18398705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34868999A Expired - Fee Related JP4320492B2 (ja) 1999-12-08 1999-12-08 半導体素子の実装構造および半導体素子の実装構造の製造方法

Country Status (1)

Country Link
JP (1) JP4320492B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459152B1 (en) * 1999-10-27 2002-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
WO2003012868A1 (fr) * 2001-07-31 2003-02-13 Sony Corporation Dispositif a semi-conducteur et procede de fabrication dudit dispositif
US6570469B2 (en) * 2000-06-27 2003-05-27 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic device including two ceramic layers with multilayer circuit patterns that can support semiconductor and saw chips
WO2003044859A1 (fr) * 2001-11-22 2003-05-30 Sony Corporation Module de circuit multipuce et procede de fabrication associe
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100572737B1 (ko) 2002-11-29 2006-04-24 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP2006351590A (ja) * 2005-06-13 2006-12-28 Sony Corp マイクロデバイス内蔵基板およびその製造方法
JP2007027526A (ja) * 2005-07-20 2007-02-01 Kyushu Institute Of Technology 両面電極パッケージ及びその製造方法
JP2007123753A (ja) * 2005-10-31 2007-05-17 National Institute Of Advanced Industrial & Technology インターポーザ、半導体チップユニットおよび半導体チップ積層モジュール、ならびに製造方法
JP2008277570A (ja) * 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100891515B1 (ko) * 2005-12-23 2009-04-06 주식회사 하이닉스반도체 적층형 패키지
JP2009094457A (ja) * 2007-09-18 2009-04-30 Olympus Corp 積層実装構造体及び積層実装構造体の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290258A (ja) * 1991-03-19 1992-10-14 Nec Corp マルチチップモジュール
JPH06252289A (ja) * 1992-12-28 1994-09-09 Toshiba Corp 半導体装置の製造方法及び薄膜形成装置
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH08236694A (ja) * 1995-02-24 1996-09-13 Nec Corp 半導体パッケージとその製造方法
JPH09232503A (ja) * 1996-02-21 1997-09-05 Hitachi Ltd 三次元積層モジュール
JPH10223683A (ja) * 1997-02-04 1998-08-21 Hitachi Ltd 半導体モジュール
JP2000286380A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
JP2001110829A (ja) * 1999-10-14 2001-04-20 Rohm Co Ltd 半導体装置およびその製造方法
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290258A (ja) * 1991-03-19 1992-10-14 Nec Corp マルチチップモジュール
JPH06252289A (ja) * 1992-12-28 1994-09-09 Toshiba Corp 半導体装置の製造方法及び薄膜形成装置
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH08236694A (ja) * 1995-02-24 1996-09-13 Nec Corp 半導体パッケージとその製造方法
JPH09232503A (ja) * 1996-02-21 1997-09-05 Hitachi Ltd 三次元積層モジュール
JPH10223683A (ja) * 1997-02-04 1998-08-21 Hitachi Ltd 半導体モジュール
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
JP2000286380A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
JP2001110829A (ja) * 1999-10-14 2001-04-20 Rohm Co Ltd 半導体装置およびその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459152B1 (en) * 1999-10-27 2002-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US7094630B2 (en) 1999-10-27 2006-08-22 Renesas Technology Corp. Method of fabricating semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US6784765B2 (en) 2000-06-27 2004-08-31 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic device
US6570469B2 (en) * 2000-06-27 2003-05-27 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic device including two ceramic layers with multilayer circuit patterns that can support semiconductor and saw chips
KR100463092B1 (ko) * 2000-06-27 2004-12-23 마츠시타 덴끼 산교 가부시키가이샤 세라믹 적층 소자
KR100865426B1 (ko) * 2001-07-31 2008-10-24 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
US7071028B2 (en) 2001-07-31 2006-07-04 Sony Corporation Semiconductor device and its manufacturing method
WO2003012868A1 (fr) * 2001-07-31 2003-02-13 Sony Corporation Dispositif a semi-conducteur et procede de fabrication dudit dispositif
WO2003044859A1 (fr) * 2001-11-22 2003-05-30 Sony Corporation Module de circuit multipuce et procede de fabrication associe
US7193311B2 (en) 2001-11-22 2007-03-20 Sony Corporation Multi-chip circuit module and method for producing the same
US6919226B2 (en) 2001-11-22 2005-07-19 Sony Corporation Method for producing a multi-chip circuit module including a multi-layered wiring section utilizing a via-on-via structure
CN100353547C (zh) * 2001-11-22 2007-12-05 索尼公司 多芯片电路模块及其制造方法
EP1801866A2 (en) * 2002-11-05 2007-06-27 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
EP1801866A3 (en) * 2002-11-05 2007-12-19 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7507602B2 (en) 2002-11-05 2009-03-24 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
KR100572737B1 (ko) 2002-11-29 2006-04-24 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP2006351590A (ja) * 2005-06-13 2006-12-28 Sony Corp マイクロデバイス内蔵基板およびその製造方法
JP2007027526A (ja) * 2005-07-20 2007-02-01 Kyushu Institute Of Technology 両面電極パッケージ及びその製造方法
JP4635202B2 (ja) * 2005-07-20 2011-02-23 国立大学法人九州工業大学 両面電極パッケージの製造方法
JP2007123753A (ja) * 2005-10-31 2007-05-17 National Institute Of Advanced Industrial & Technology インターポーザ、半導体チップユニットおよび半導体チップ積層モジュール、ならびに製造方法
KR100891515B1 (ko) * 2005-12-23 2009-04-06 주식회사 하이닉스반도체 적층형 패키지
JP2008277570A (ja) * 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009094457A (ja) * 2007-09-18 2009-04-30 Olympus Corp 積層実装構造体及び積層実装構造体の製造方法

Also Published As

Publication number Publication date
JP4320492B2 (ja) 2009-08-26

Similar Documents

Publication Publication Date Title
TWI511263B (zh) 堆疊式晶粒嵌入晶片增層之系統及方法
CN109216219B (zh) 具有双侧金属布线的半导体封装件
US9368474B2 (en) Manufacturing method for semiconductor device
US10276526B2 (en) Semiconductor package structure and manufacturing method thereof
US9748216B2 (en) Apparatus and method for a component package
US9236348B2 (en) Ultrathin buried die module and method of manufacturing thereof
TWI408795B (zh) Semiconductor device and manufacturing method thereof
TWI384630B (zh) 製造電子部件封裝結構之方法
JP5327654B2 (ja) インタポーザを備える装置および方法
US7655504B2 (en) Semiconductor device and method of manufacturing the same
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
US8394672B2 (en) Method of manufacturing and assembling semiconductor chips with offset pads
JP5588620B2 (ja) ウェーハ・レベル・パッケージ及びその形成方法
JP4320492B2 (ja) 半導体素子の実装構造および半導体素子の実装構造の製造方法
CN110854093A (zh) 一种三维叠层封装结构及其制造方法
US20230369164A1 (en) High efficiency heat dissipation using discrete thermal interface material films
CN212084995U (zh) 晶圆级封装结构
JP7501133B2 (ja) 半導体装置の製造方法
TW202111886A (zh) 封裝結構及其形成方法
JP4528018B2 (ja) 半導体装置及びその製造方法
CN113113402A (zh) 3dic封装结构及制备方法
JP2002026250A (ja) 積層回路モジュールの製造方法
US11705381B2 (en) High efficiency heat dissipation using thermal interface material film
CN219917164U (zh) 半导体封装装置
JPH07321282A (ja) 半導体装置、その製造方法および製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090304

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140612

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees