JP2001168223A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001168223A
JP2001168223A JP34814699A JP34814699A JP2001168223A JP 2001168223 A JP2001168223 A JP 2001168223A JP 34814699 A JP34814699 A JP 34814699A JP 34814699 A JP34814699 A JP 34814699A JP 2001168223 A JP2001168223 A JP 2001168223A
Authority
JP
Japan
Prior art keywords
power supply
ring
semiconductor device
ground
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34814699A
Other languages
English (en)
Inventor
Yoshihiko Ikemoto
義彦 池元
Mitsuo Abe
光夫 阿部
Sadatane Kato
禎胤 加藤
Sumikazu Hosoyamada
澄和 細山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34814699A priority Critical patent/JP2001168223A/ja
Priority to TW89116787A priority patent/TW519706B/zh
Priority to US09/643,911 priority patent/US6424032B1/en
Priority to KR20000050442A priority patent/KR100613155B1/ko
Publication of JP2001168223A publication Critical patent/JP2001168223A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は接地リングと電源リング間のデカッ
プリング容量を増大して、同時スイッチングノイズ等の
影響を減少した半導体装置を提供することを目的とす
る。 【解決手段】 インターポーザ６上の半導体素子１の周
囲に接地リング２及び電源リング３を形成する。電源リ
ング３に接地リング２に向かって突出した複数の凸部３
ａを設ける。接地リング２には、凸部３ａを所定距離離
間した状態で受容する凹部２ａを設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に半導体素子の周囲に電源リングと接地リングとが設
けられた半導体装置に関する。近年、半導体素子の高密
度化が進み、半導体素子の電極数は益々増加している。
これに伴い、半導体装置に供給される多数の信号が同時
にＯＮとなったりＯＦＦとなったりした場合に発生する
ノイズを低減する対策への必要性が高まっている。この
ようなノイズは同時スイッチングノイズと称され、特に
電源リングと接地リングとの電気的な結合が強い場合に
大きなスイッチングノイズによる影響が大きい。
【０００２】
【従来の技術】図１は従来の半導体装置の電源リングと
接地リングを示す平面図である。図１において、半導体
素子１はインターポーザ（再配線基板）６に搭載されて
いる。インターポーザ６上において、半導体素子１の周
辺には、半導体素子１を包囲するように接地リング２が
形成されている。また、接地リング２の周囲には、所定
の間隔をおいて電源リング３が形成されている。そし
て、電源リング３の外側に複数のボンディングパッド４
が形成されている。
【０００３】半導体素子１の所定の電極パッド１ａは、
インターポーザ６に形成されたボンディングパッド４に
ボンディングワイヤ５により電気的に接続される。ま
た、半導体素子１の他の電極パッド１ａは、ボンディン
グワイヤ５により接地リング２に接続されて接地され
る。さらに、半導体素子１の他の電極パッド１ａは、ボ
ンディングワイヤ５により電源リング３に接続されて電
源が供給される。
【０００４】図２は図１に示す半導体装置の一部拡大平
面図である。図２に示すようにボンディングパッド４の
各々は、半導体素子１の対応する電極パッド１ａにボン
ディングワイヤ（金属ワイヤ）５により接続される。ま
た、半導体素子１の所定の電極１ａは同じくボンディン
グワイヤ５により電源リング３に接続される。電源リン
グ３には、例えば３Ｖの電圧が供給されており、この電
源リング３から半導体素子１の所定の電極パッド１ａに
電源電圧（例えば３Ｖ）が供給される。同様に、半導体
素子１の所定の電極パッド１ａはボンディングワイヤ５
により接地リング２に接続されている。接地リング２は
接地ラインに接続されるため、接地リング２に接続され
た電極パッド１ａは接地される。
【０００５】上述の従来の半導体装置では、半導体素子
１の四辺の周囲に電極パッド１ａが配列されており、接
地リング２と電源リング３とは半導体素子１を包囲する
ように略四角形の帯状に連続して形成され、それらの間
には規則性のない間隙が設けられている。このような構
成において、接地リング２は接地され、かつ電源リング
３には所定の電源電圧が供給さる。このため、接地リン
グ２と電源リング３との間に電圧差が生じ、接地リング
２と電源リング３との間に容量結合が行われる。この容
量結合は、一般にデカップリング容量と称され、接地リ
ング２と電源リング３との電気的結合度を表す。
【０００６】
【発明が解決しようとする課題】半導体装置の高機能
化、高速化により半導体素子のＩ／Ｏ数の増加や周波数
の増加が進み、それに伴い、同時スイッチングノイズ、
反射ノイズ、外来ノイズといったノイズが問題となって
くる。特に、接地電位と電源電位の電気的な結合が弱い
と上述のノイズの影響を大きく受ける状態となる。接地
リング２及び電源リング３の電位の変動は、上述の同時
スイッチングノイズ、反射ノイズ、外来ノイズ等により
引き起こされる。接地リング２の電位の変動はグラウン
ドバウンズと称され、電源リングの電位の変動は電源バ
ウンズと称される。上述の同時スイッチングノイズ、反
射ノイズ、外来ノイズ等が大きくなると、電源バウンズ
やグラウンドバウンズが大きくなり、半導体装置の誤作
動を引き起こす原因となる。
【０００７】また、半導体装置のサイズが縮小すると、
半導体素子１の電極パッド１ａと接地リング２との間隔
が狭まる。同様に、電極パッド１ａと電源リング３との
間隔、及び電極パッド１ａとボンディングパッド４との
間隔も狭まる。従来の半導体装置では、図２に示すよう
に、半導体素子１の電極パッド１ａからは、接地リング
２と電源リング３とパッドボンディングパッド４との各
々に対してボンディングワイヤ５が張られいた。すなわ
ち、電極パッド１ａから異なる３つの距離の位置（接続
点）に対してボンディングワイヤ５が張られていた。こ
のように異なる位置に対して隣接してボンディングワイ
ヤ５を接続する構成では、隣接するボンディングワイヤ
５が接触するおそれがあるため、異なる接続点間にある
程度の距離を設ける必要がある。しかし、半導体装置の
サイズが縮小されるのに伴い、この接続点間の距離は十
分にとれなくなってきている。
【０００８】さらに、半導体素子１の電極パッド１ａの
数が増加すると、電極パッド１ａと接続するボンディン
グパッドの数も多くなる。したがって、ボンディングパ
ッド４同士の間隔が狭まって、隣接するボンディングパ
ッド４間に発生するクロストークノイズ（電磁誘導ノイ
ズ）が大きくなる。特に、ボンディングワイヤ５の接続
点においては大きなクロストークノイズが発生し、クロ
ストークノイズにより半導体装置が誤作動を起こすおそ
れがある。
【０００９】本発明は上記の点に鑑みてなされたもので
あり、接地リングと電源リング間のデカップリング容量
を増大して、同時スイッチングノイズ等の影響を減少し
た半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の課題は、次に述べ
る各手段を講じることにより解決することができる。請
求項１記載の発明は、半導体素子と、該半導体素子が搭
載された再配線基板と、該再配線基板上で前記半導体素
子の周囲に設けられた接地パターン及び電源パターンと
よりなり、前記接地パターンと前記電源パターンの一方
は他方に向かって突出した複数の凸部を有し、前記接地
パターンと前記電源パターンの他方は前記突出部の各々
を所定距離離間した状態で受容する凹部を有する構成と
する。
【００１１】請求項２記載の発明は、請求項１記載の半
導体装置であって、前記接地パターンと前記電源パター
ンとの各々は前記半導体素子を包囲するように形成さ
れ、前記再配線基板のボンディングパッドは前記接地パ
ターンと前記電源パターンに関して前記半導体素子の反
対側に配列され、前記凸部及び前記凹部は前記半導体素
子の電極パッドと前記再配線基板のボンディングパッド
との間に設けられる構成とする。
【００１２】請求項３記載の発明は、請求項２記載の半
導体装置であって、前記接地パターンと前記電源パター
ンのうち、前記再配線基板のボンディングパッドに近接
した一方は、隣接した前記ボンディングパッドの間に延
出するシールド部を有する構成とする。請求項４記載の
発明は、請求項２記載の半導体装置であって、前記再配
線基板のボンディングパッドは、前記接地パターンと前
記電源パターンとが形成された層とは異なる層に形成さ
れることを特徴とする半導体装置。
【００１３】請求項５記載の発明は、請求項１乃至４の
うちいずれか一項記載の半導体装置であって、前記接地
パターンと前記電源パターンの各々はボンディングワイ
ヤにより前記半導体装置の電極パッドに接続され、該ボ
ンディングワイヤは前記凸部に接続される構成とする。
【００１４】請求項６記載の発明は、請求項１乃至５の
うちいずれか一項記載の半導体装置であって、前記接地
パターンと前記電源パターンの少なくとも一方は、リン
グ形状の一部が除去された形状である構成とする。上述
の各手段は次のように作用する。
【００１５】請求項１記載の発明によれば、接地パター
ンと電源パターンの一方は他方に向かって突出した複数
の凸部を有し、接地パターンと電源パターンの他方は突
出部の各々を所定距離離間した状態で受容する凹部を有
するため、接地リングと電源リングの間の間隙の長さが
増大する。これにより、接地リングと電源リングとの間
のデカップリング容量が増大し、同時スイッチングノイ
ズや外来ノイズに起因した電源バウンズやグラウンドバ
ウンズを抑制することができる。したがって、同時スイ
ッチングノイズによる半導体装置の誤動作を防止するこ
とができる。
【００１６】請求項２記載の発明によれば、半導体素子
の周囲に接地リング及び電源リングを配置し、且つボン
ディングパッドをその外側に配置するため、半導体素子
とボンディングパッドと効率良くハイチすることができ
る。また、電源リング又は接地リングの凸部が半導体素
子の電極パッドと再配線基板のボンディングパッドとの
間に設けられるため、ボンディングワイヤを使用した場
合、接地リング又は電源リングの凸部に接続することが
できる。これにより、再配線基板のボンディングパッド
上の接続位置と、接地リング又は電源リング上の接続位
置との距離を増大することができ、隣接するボンディン
グワイヤの接触を防止することができる。
【００１７】請求項３記載の発明によれば、接地パター
ンと電源パターンのうち、再配線基板のボンディングパ
ッドに近接した一方に、隣接するボンディングパッドの
間に延出するシールド部が設けられるため、隣接するボ
ンディングパッド同士がシールドされる。したがって、
隣接するボンディングパッドの間でのクロストークノイ
ズの発生を防止できる。
【００１８】請求項４記載の発明によれば、再配線基板
のボンディングパッドは、接地パターンと電源パターン
とが形成された層とは異なる層に形成されるため、隣接
したボンディングパッドの上下方向の距離を増大するこ
とができ、ボンディングワイヤ同士の接触を防止するこ
とができる。請求項５記載の発明によれば、接地パター
ンと電源パターンの各々はボンディングワイヤにより半
導体装置の電極パッドに接続され、ボンディングワイヤ
は凸部に接続されるため、再配線基板のボンディングパ
ッド上の接続位置と接地リング又は電源リング上の接続
位置との距離を増大することができ、ボンディングパッ
ドに接続されたボンディングワイヤと接地リング又は電
源リングに接続されたボンディングワイヤとの接触を防
止することができる。
【００１９】請求項６記載の発明によれば、接地パター
ンと電源パターンの少なくとも一方は、リング形状の一
部が除去された形状であるため、除去された部分にワイ
ヤボンディングの際に位置決め用マークとして使用する
認識マーク等を設けることができる。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図３は本発明の第一の実施の形
態による半導体装置の接地リングと電源リングを示す平
面図である。図３において、図１に示された構成部品と
同じ部品には同じ符号を付す。
【００２１】図３に示す半導体装置において、半導体素
子１はインターポーザ（再配線基板）６に搭載される。
インターポーザ６上において、半導体素子１の周辺に
は、半導体素子１を包囲するように接地リング２が形成
される。また、接地リング２の周囲には、所定の間隔を
おいて電源リング３が形成される。電源リング３の外側
には、複数のボンディングパッド４が配置される。
【００２２】半導体素子１は複数の電極パッド１ａを有
しており、電極パッド１ａのうち所定の電極パッド１ａ
は、インターポーザ６に形成されたボンディングパッド
４にボンディングワイヤ５により電気的に接続される。
また、半導体素子１の他の電極パッド１ａは、ボンディ
ングワイヤ５により接地リング２に接続されて接地され
る。さらに、半導体素子１の他の電極パッド１ａは、ボ
ンディングワイヤ５により電源リング３に接続されて電
源が供給される。
【００２３】図３に示した半導体装置では、半導体素子
１の四辺の周囲に電極パッド１ａが配列されており、接
地リング２と電源リング３とは半導体素子１を包囲する
ように略四角形の帯状に連続して形成され、それらの間
には所定の間隙（１０μｍ〜１５０μｍ）が設けられ
る。本実施の形態では、電源リング３と接地リング２と
の対向する部分において、電源リング３に複数の凸部３
ａが設けられる。凸部３ａの各々は接地リング２に向か
って突出しており、接地リング２には電源リング３の凸
部３ａの各々を受容する凹部２ａが設けられる。電源リ
ング３の凸部３ａの各々と接地リング２の対応する凹部
２ａとの間には所定の間隙（１０μｍ〜１５０μｍ）が
設けられる。したがって、接地リング２と電源リング３
とが対向する部分には、図３に点線で囲んだ部分のよう
に櫛形形状部又は入れ子形状部７が形成される。
【００２４】櫛形形状部又は入れ子形状部７が形成され
ることにより、接地リング２と電源リング３との対向す
る部分の長さが増大する。すなわち、櫛形形状部又は入
れ子形状部７が形成されることにより、電源リング３の
凸部３ａと接地リング２の凹部２ａとの間に形成された
間隙の長さだけ、接地リング２と電源リング３の間の間
隙の長さが長くなる。したがって、接地リング２と電源
リング３との間のデカップリング容量が増大し、これに
より、接地リング２と電源リング３との電気的な結合は
強くなる。したがって、同時スイッチングノイズや外来
ノイズに起因した電源バウンズやグラウンドバウンズを
抑制することができ、半導体装置の誤動作を防止するこ
とができる。
【００２５】図４は図３に示す半導体装置の一点鎖線で
囲んだ部分の拡大図である。図４に示すようにボンディ
ングパッド４の各々は、半導体素子１の対応する電極パ
ッド１ａにボンディングワイヤ（金属ワイヤ）５により
接続される。また、半導体素子１の所定の電極１ａは同
じくボンディングワイヤ５により電源リング３の凸部３
ａに接続される。電源リング３には例えば３Ｖの電圧が
供給され、この電源リング３から半導体素子１の所定の
電極パッド１ａに電源電圧（例えば３Ｖ）が供給され
る。同様に、半導体素子１の所定の電極パッド１ａはボ
ンディングワイヤ５により接地リング２に接続される。
接地リング２は接地ラインに接続されるため、接地リン
グ２に接続された電極パッド１ａは接地される。
【００２６】上述の構成において、ボンディングワイヤ
５の電源リング３への接続は、電源リングの凸部３ａに
おいて行うことにより、半導体素子１の電極パッド１ａ
から接地リング２へのボンディングワイヤ５の接続点間
での距離と、電極パッド１ａから電源リング３へのボン
ディングワイヤ５の接続点までの距離とを等しくするこ
とができる。すなわち、接地リング２での接続点と電源
リング３での接続点とを、ボンディングパッド４の配列
方向に沿って一列に整列させることができる。この場
合、ボンディングワイヤ５の接続点が配置される列は、
ボンディングパッド４における接続点の列（図４におい
て符号８で示された点線の列）と、接地リング２と電源
リング３における接続点の列〈図４において符号９で示
された点線の列）の、合計二列となる。
【００２７】このような構成によれば、接地リング２及
び電源リング３におけるボンディングワイヤ５の接続点
と、ボンディングパッド４におけるボンディングワイヤ
５の接続点との距離を大きくすることができ、隣接した
ボンディングウィヤ５の接触を防止することができる。
図５は上述のようにボンディングワイヤ５の接続点を二
列にした場合のボンディングワイヤを側面から見た図で
ある。図５中、従来のようにボンディングワイヤの接続
点の列を３列とした場合における電源リングに接続され
るボンディングワイヤを点線で示す。ボンディングワイ
ヤ５の接続点の列を二列にすると、接続点の列の間の距
離を３列の場合よりも大きくとることができ、隣接する
ボンディングワイヤ５の上下方向の距離（図中矢印にて
示す）を大きくとることができる。このため、隣接する
ボンディングワイヤ５の上下方向の距離が小さくなって
接触するというような問題を防止することができる。
【００２８】図６は本実施の形態による半導体装置の変
形例を示す図である。図６に示す変形例では、インター
ポーザ６は積層構造よりなり、接地リング２と電源リン
グ３は、ボンディングパッド４が形成される層より低い
層に形成される。したがって、ボンディングパッド４に
接続されるボンディングワイヤ５と接地リング２及び電
源リング３に接続されるボンディングワイヤ５との上下
方向の距離（図中矢印で示す）は、図５に示す場合より
もさらに大きくすることができる。したがって、隣接す
るボンディングワイヤ５の上下方向の距離が小さくなっ
て接触するような問題を確実に防止することができる。
【００２９】次に、図７を参照しながら、本発明の第２
の実施の形態について説明する。図７は本発明の第２の
実施の形態による半導体装置の接地リング及び電源リン
グを示す平面図である。図７において、図３に示す構成
部品と同じ部品には同じ符号を付し、その説明は省略す
る。本発明の第２の実施の形態による半導体装置は、上
述の第一の実施の形態による半導体装置と基本的に同じ
構成を有するが、相違点は隣接するボンディングパッド
の間に延出したシールド部３ｂを有する点である。すな
わち、図７に示すように、電源リング３には隣接する所
定のボンディングパッドの間に延在するシールド部３ｂ
が設けられる。
【００３０】図８は、図７の一点鎖線で囲まれた部分の
拡大図である。図８に示すように、シールド部３ｂはボ
ンディングパッドのボンディングワイヤ５が接続される
接続点を越えて延在する。ボンディングワイヤ５の接続
点は、特性インピーダンスの大きな不連続点であり、こ
のような点では電気信号が反射されやすく、クロストー
クノイズが発生しやすい。本実施の形態では、隣接する
ボンディングパッド４の間で特にクロストークノイズが
発生しやすい接続点の間に電源リング３に接続したシー
ルド部３ｂが設けられるため、接続点はシールド部３ｂ
によりシールドされ、クロストークノイズの発生が低減
される。したがって、本実施の形態による半導体装置に
おいて、ボンディングパッド間のクロストークによる誤
動作を防止することができる。
【００３１】また、本実施の形態において、電源リング
３に対するボンディングワイヤ５の接続は、上述の第１
の実施の形態のように電源リング３の凸部３ａに対して
行ってもよいし、また、シールド部３ｂに対して行って
もよい。シールド部３ｂにボンディングワイヤ５を接続
する場合は、ボンディングパッド４の接続点の列に整列
するように接続することにより、二列の接続を維持する
ことができる。
【００３２】次に、図９及び図１０を参照しながら本発
明の第３の実施の形態について説明する。図９及び図１
０は本発明の第３の実施の形態による半導体装置の接地
リング及び電源リングを示す平面図である。図９及び図
１０において、図３に示す構成部品と同じ部品には同じ
符号を付し、その説明は省略する。本実施の形態による
半導体装置は、基本的に上述の第１の実施の形態による
半導体装置と同じ構成を有するが、相違点は接地リング
又は電源リングが連続した帯状ではなく、少なくとも一
箇所が途切れていることである。
【００３３】図９に示す半導体装置では、電源リング３
の略四角形状の角部が除去されて 4つの部分に分割され
る。電源リング３が除去された部分には、ボンディング
ワイヤ５を接続する際に位置決めの基準とされる認識マ
ーク１０が形成される。このように、電源リング３は必
ずしも連続したリング（帯状）とする必要はなく、その
一部が除去されたものであってもよいし、また、複数に
分割されたものであってもよい。
【００３４】また、図１０に示す半導体装置では、接地
リング２の略四角形状の角部が除去されて 4つの部分に
分割される。接地リング２が除去された部分には、ボン
ディングワイヤ５を接続する際に位置決めの基準とされ
る認識マーク１０が形成される。このように、接地リン
グ３は必ずしも連続したリング（帯状）とする必要はな
く、その一部が除去されたものであってもよいし、ま
た、複数に分割されたものであってもよい。
【００３５】上述の各実施の形態では、接地リング２の
周囲に電源リング３を設けたが、本発明はこれに限定さ
れることなく、半導体装置１の周囲に電源リング３を設
け、その周囲に接地リング２を設けることとしてもよ
い。この場合、接地リングに凸部を設け、電源リングに
凹部を設けることにより、櫛形形状部又は入れ子形状部
７が形成される。また、図７に示されるシールド部は接
地リングに設けられる。
【００３６】また、上述の各実施の形態では、電源リン
グ３の凸部３ａは長方形であるが、本発明はこれに限ら
れず、様々な形状とすることができる。例えば、図１１
に示すように、凸部３ａの先端を根元より大きくするこ
とにより、接地リング２と電源リング３との間の間隙の
長さをより長くしてデカップリング容量をより大きくす
ることもできる。
【００３７】
【発明の効果】上述のように、請求項１記載の発明によ
れば、接地パターンと電源パターンの一方は他方に向か
って突出した複数の凸部を有し、接地パターンと電源パ
ターンの他方は突出部の各々を所定距離離間した状態で
受容する凹部を有するため、接地リングと電源リングの
間の間隙の長さが増大する。これにより、接地リングと
電源リングとの間のデカップリング容量が増大し、同時
スイッチングノイズや外来ノイズに起因した電源バウン
ズやグラウンドバウンズを抑制することができる。した
がって、同時スイッチングノイズによる半導体装置の誤
動作を防止することができる。
【００３８】請求項２記載の発明によれば、半導体素子
の周囲に接地リング及び電源リングを配置し、且つボン
ディングパッドをその外側に配置するため、半導体素子
とボンディングパッドと効率良くハイチすることができ
る。また、電源リング又は接地リングの凸部が半導体素
子の電極パッドと再配線基板のボンディングパッドとの
間に設けられるため、ボンディングワイヤを使用した場
合、接地リング又は電源リングの凸部に接続することが
できる。これにより、再配線基板のボンディングパッド
上の接続位置と、接地リング又は電源リング上の接続位
置との距離を増大することができ、隣接するボンディン
グワイヤの接触を防止することができる。
【００３９】請求項３記載の発明によれば、接地パター
ンと電源パターンのうち、再配線基板のボンディングパ
ッドに近接した一方に、隣接するボンディングパッドの
間に延出するシールド部が設けられるため、隣接するボ
ンディングパッド同士がシールドされる。したがって、
隣接するボンディングパッドの間でのクロストークノイ
ズの発生を防止できる。
【００４０】請求項４記載の発明によれば、再配線基板
のボンディングパッドは、接地パターンと電源パターン
とが形成された層とは異なる層に形成されるため、隣接
したボンディングパッドの上下方向の距離を増大するこ
とができ、ボンディングワイヤ同士の接触を防止するこ
とができる。請求項５記載の発明によれば、接地パター
ンと電源パターンの各々はボンディングワイヤにより半
導体装置の電極パッドに接続され、ボンディングワイヤ
は凸部に接続されるため、再配線基板のボンディングパ
ッド上の接続位置と接地リング又は電源リング上の接続
位置との距離を増大することができ、ボンディングパッ
ドに接続されたボンディングワイヤと接地リング又は電
源リングに接続されたボンディングワイヤとの接触を防
止することができる。
【００４１】請求項６記載の発明によれば、接地パター
ンと電源パターンの少なくとも一方は、連続した形状の
一部が除去された形状であるため、除去された部分にワ
イヤボンディングの際に位置決め用マークとして使用す
る認識マーク等を設けることができる。
【図面の簡単な説明】
【図１】従来の半導体装置の接地リングと電源リングを
示す平面図である。
【図２】図１に示す従来の半導体装置の一部拡大平面図
である。
【図３】本発明の第１の実施の形態による半導体装置の
接地リングと電源リングを示す平面図である。
【図４】図３に示す半導体装置の一部拡大平面図であ
る。
【図５】図３に示す半導体装置の側面図である。
【図６】図３に示す半導体装置の変形例の側面図であ
る。
【図７】本発明の第２の実施の形態による半導体装置の
接地リングと電源リングを示す平面図である。
【図８】図７に示す半導体装置の一部拡大平面図であ
る。
【図９】本発明の第３の実施の形態による半導体装置の
一例の接地リングと電源リングを示す平面図である。
【図１０】本発明の第３の実施の形態による半導体装置
の他の接地リングと電源リングを示す平面図である。
【図１１】電源リングの凸部の変形例を示す平面図であ
る。
【符号の説明】
１ 半導体素子 ２ 接地リング ２ａ 凹部 ３ 電源リング ３ａ 凸部 ３ｂ シールド部 ４ ボンディングパッド ５ ボンディングワイヤ ６ インターポーザ ７ 櫛形形状部 １０ 認識マーク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 禎胤 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 細山田 澄和 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 該半導体素子が搭載された再配線基板と、 該再配線基板上で前記半導体素子の周囲に設けられた接
    地パターン及び電源パターンとよりなり、 前記接地パターンと前記電源パターンの一方は他方に向
    かって突出した複数の凸部を有し、前記接地パターンと
    前記電源パターンの他方は前記突出部の各々を所定距離
    離間した状態で受容する凹部を有することを特徴とする
    半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、 前記接地パターンと前記電源パターンとの各々は前記半
    導体素子を包囲するように形成され、前記再配線基板の
    ボンディングパッドは前記接地パターンと前記電源パタ
    ーンに関して前記半導体素子の反対側に配列され、前記
    凸部及び前記凹部は前記半導体素子の電極パッドと前記
    再配線基板のボンディングパッドとの間に設けられるこ
    とを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置であって、 前記接地パターンと前記電源パターンのうち、前記再配
    線基板のボンディングパッドに近接した一方は、隣接し
    た前記ボンディングパッドの間に延出するシールド部を
    有することを特徴とする半導体装置。
  4. 【請求項４】 請求項２記載の半導体装置であって、 前記再配線基板のボンディングパッドは、前記接地パタ
    ーンと前記電源パターンとが形成された層とは異なる層
    に形成されることを特徴とする半導体装置。
  5. 【請求項５】 請求項１乃至４のうちいずれか一項記載
    の半導体装置であって、 前記接地パターンと前記電源パターンの各々はボンディ
    ングワイヤにより前記半導体装置の電極パッドに接続さ
    れ、該ボンディングワイヤは前記凸部に接続されること
    を特徴とする半導体装置。
  6. 【請求項６】 請求項１乃至５のうちいずれか一項記載
    の半導体装置であって、 前記接地パターンと前記電源パターンの少なくとも一方
    は、リング形状の一部が除去された形状であることを特
    徴とする半導体装置。
JP34814699A 1999-12-07 1999-12-07 半導体装置 Pending JP2001168223A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP34814699A JP2001168223A (ja) 1999-12-07 1999-12-07 半導体装置
TW89116787A TW519706B (en) 1999-12-07 2000-08-18 Semiconductor device having a power supply ring and a ground ring
US09/643,911 US6424032B1 (en) 1999-12-07 2000-08-23 Semiconductor device having a power supply ring and a ground ring
KR20000050442A KR100613155B1 (ko) 1999-12-07 2000-08-29 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34814699A JP2001168223A (ja) 1999-12-07 1999-12-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2001168223A true JP2001168223A (ja) 2001-06-22

Family

ID=18395067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34814699A Pending JP2001168223A (ja) 1999-12-07 1999-12-07 半導体装置

Country Status (4)

Country Link
US (1) US6424032B1 (ja)
JP (1) JP2001168223A (ja)
KR (1) KR100613155B1 (ja)
TW (1) TW519706B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247659A (ja) * 2003-02-17 2004-09-02 Elpida Memory Inc 半導体装置
US7288844B2 (en) 2002-06-12 2007-10-30 Nec Corporation Semiconductor device, semiconductor circuit and method for producing semiconductor device
JP2012129355A (ja) * 2010-12-15 2012-07-05 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9130062B2 (en) 2012-09-13 2015-09-08 Renesas Electronics Corporation Method of manufacturing semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511414B (en) * 2001-04-19 2002-11-21 Via Tech Inc Data processing system and method, and control chip, and printed circuit board thereof
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
TW533517B (en) * 2002-02-26 2003-05-21 Silicon Integrated Sys Corp Substrate for semiconductor package
US6784532B2 (en) * 2002-07-31 2004-08-31 Intel Corporation Power/ground configuration for low impedance integrated circuit
EP1573812A1 (en) * 2002-12-10 2005-09-14 Koninklijke Philips Electronics N.V. High density package interconnect power and ground strap and method therefor
TWI289918B (en) * 2003-01-15 2007-11-11 Via Tech Inc Integrated circuit package structure with heat dissipation design
US7489519B1 (en) * 2008-04-15 2009-02-10 International Business Machines Corporation Power and ground ring snake pattern to prevent delamination between the gold plated ring and mold resin for wirebond PBGA
US8148206B2 (en) * 2009-10-27 2012-04-03 Freescale Semiconductor, Inc. Package for high power integrated circuits and method for forming
JP2011165858A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp 半導体パッケージ
US10903144B1 (en) * 2020-02-16 2021-01-26 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
CN112151510B (zh) * 2020-09-11 2022-08-02 安徽龙芯微科技有限公司 一种具有接地环的堆叠封装件及其加工方法
TWI828378B (zh) * 2022-10-19 2024-01-01 財團法人工業技術研究院 電源設計架構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
US5801440A (en) * 1995-10-10 1998-09-01 Acc Microelectronics Corporation Chip package board having utility rings
EP0903780A3 (en) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5903050A (en) * 1998-04-30 1999-05-11 Lsi Logic Corporation Semiconductor package having capacitive extension spokes and method for making the same
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6252307B1 (en) * 2000-03-28 2001-06-26 International Business Machines Corporation Structure for preventing adhesive bleed onto surfaces

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288844B2 (en) 2002-06-12 2007-10-30 Nec Corporation Semiconductor device, semiconductor circuit and method for producing semiconductor device
JP2004247659A (ja) * 2003-02-17 2004-09-02 Elpida Memory Inc 半導体装置
JP2012129355A (ja) * 2010-12-15 2012-07-05 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9130062B2 (en) 2012-09-13 2015-09-08 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9589923B2 (en) 2012-09-13 2017-03-07 Renesas Electronics Corporation Method of manufacturing semiconductor device
US10050011B2 (en) 2012-09-13 2018-08-14 Renesas Electronics Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US6424032B1 (en) 2002-07-23
KR100613155B1 (ko) 2006-08-17
TW519706B (en) 2003-02-01
KR20010070040A (ko) 2001-07-25

Similar Documents

Publication Publication Date Title
JP2001168223A (ja) 半導体装置
JP4592122B2 (ja) パッケージ層の数を削減したフリップチップ・パッケージ
US20020074162A1 (en) Substrate layout method and structure for reducing cross talk of adjacent signals
WO2004049394A3 (en) Digital and rf system and method therefor
KR20100002113A (ko) 반도체장치 및 반도체 집적회로
US7180005B2 (en) Printed wiring board
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
KR100454833B1 (ko) 반도체 장치의 패키지
US20180314386A1 (en) Touch sensor device
JPH04340732A (ja) 実装回路装置
JPH1065044A (ja) スタガ配列されたボンド・パッドを有する半導体ダイ
US5976915A (en) Low mutual inductance lead frame device
US7164194B2 (en) BGA type semiconductor device and electronic equipment using the same
JP3082579B2 (ja) シールドケース
US9609742B2 (en) Electrical characteristics of package substrates and semiconductor packages including the same
KR102279979B1 (ko) 모듈
JPH04196253A (ja) 半導体装置用パッケージ
JPS63152141A (ja) プロ−ブカ−ド
JP3580173B2 (ja) 高周波無線用フリップチップ実装体
JPH0720920Y2 (ja) Ｉｃパツケ−ジ
JP2758322B2 (ja) 電子部品搭載用回路基板
JPH0272654A (ja) Ｉｃパッケージ及びその接続構造
JPH02125650A (ja) 半導体装置用パッケージ
JPH065784A (ja) 入力保護回路
JPS63257306A (ja) 半導体集積回路パツケ−ジ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617