DE10142114C1

DE10142114C1 - Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung

Info

Publication number: DE10142114C1
Application number: DE10142114A
Authority: DE
Inventors: Frank Daeche; Bernhard Zuhr
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-08-30
Filing date: 2001-08-30
Publication date: 2003-02-13
Anticipated expiration: 2021-08-31
Also published as: US20030047760A1

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (2) mit zwei Halbleiterchips (4, 6) auf einem Zwischenträger (8), der an seiner Unterseite (82) mit Außenkontakten (85) versehen ist, die sich auf einer Ebene mit ersten Außenkontakten (43) auf einer ersten aktiven Chipoberfläche (41) des ersten Halbleiterchips (4) befinden. Eine Rückseite (42) des ersten Halbleiterchips (4) ist einer aktiven Chipoberfläche (61) des zweiten Halbleiterchips (6) zugewandt. Die Erfindung betrifft zudem ein Verfahren zur Herstellung des elektronischen Bauteils (2).

Description

Die Erfindung betrifft ein elektronisches Bauteil mit wenig stens zwei Halbleiterchips sowie ein Verfahren zu seiner Her stellung gemäß den unabhängigen Ansprüchen.

Bei vielen elektronischen Bauteilen werden ein erster Halb leiterchipbaustein, beispielsweise ein Prozessorbaustein, und ein zweiter Halbleiterbaustein, beispielsweise ein Speicher baustein benötigt. Um auf einer Leiterplatte Platz zu sparen, ist es sinnvoll, beide Halbleiterchipbausteine in einem ge meinsamen Gehäuse mit möglichst geringem Raumbedarf unterzu bringen. Nun hat typischerweise ein Prozessorbaustein eine quadratische Grundfläche und ein Speicherbaustein eine recht eckige Grundfläche, so dass bei übereinander angeordneten Halbleiterchipbausteinen, wie bei einem bekannten Chip-on- Chip Aufbau, sich die Bondkontaktflächen teilweise überdec ken.

Dieses Problem kann derart gelöst werden, dass die beiden Halbleiterchipbausteine in einem gemeinsamen Gehäuse neben einander angeordnet werden, was einen erheblichen Platzbedarf verursacht. Bei einer alternativen Lösung werden die beiden Halbleiterchipbausteine in ein Leadframe-Gehäuse montiert, was eine aufwendige Montage nach sich zieht, weil die Bautei le mehrfach gewendet werden müssen und die Bonddrähte dabei teilweise offen liegen. Es wird auch noch ein weiteres Prin zip angewendet, bei dem die Halbleiterchipbausteine in ver schiedene Gehäuse montiert werden, die dann übereinander an geordnet werden. Dies ist jedoch auch ein aufwendiges und ko stenintensives Verfahren, das außerdem zu großer Einbauhöhe des derartigen elektronischen Bauteils führt.

Aus der japanischen Offenlegungsschrift JP 08250651 A ist ei ne Halbleiteranordnung bekannt, bei der in durch eine Zwi schenwand getrennten Räumen zwei Halbleiterchipbausteine übereinander angeordnet sind. Beide Halbleiterchipbausteine sind mittels Bonddrähten über Leiterbahnen mit Außenkontakten verbunden. Diese bekannte Halbleiteranordnung beansprucht ein großes Einbauvolumen und ist umständlich und aufwendig in der Herstellung.

Hinsichtlich weiteren Standes der Technik kann auf die EP 1 122 786 A2 sowie auf die JP 2000 299 431 AA verweisen werden. So offenbart EP 1 122 786 A2 ein elektronisches Bauelement mit mehreren Halbleiterchips und einem Zwischenträger. Gemäß EP 1 122 786 A2 sind alle Chips mit ihren Lötkontakten dem Zwischenträger zugewandt. Ein weiteres elektronisches Bauteil mit zwei gestapelten Chips ist in JP 2000 299 431 AA gezeigt, wobei jedoch ein Zwischenträger ganz fehlt.

Aufgabe der Erfindung ist es, ein elektronisches Bauteil mit wenigstens zwei Halbleiterchips zu schaffen, das einfach auf gebaut und wirtschaftlich herstellbar ist und das ein gerin ges Volumen beansprucht.

Diese Aufgabe wird mit dem Gegenstand der unabhängigen An sprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen, die sich auf das elektronische Bauteil beziehen und ein zugehöriges Herstellungsverfahren betreffen.

Erfindungsgemäß weist das elektronische Bauteil wenigstens einen ersten Halbleiterchip und wenigstens einen zweiten Halbleiterchip sowie einen Zwischenträger zur Aufnahme der Halbleiterchips auf. Es ist vorgesehen, dass der bzw. die zweiten Halbleiterchips auf einer Oberseite des Zwischenträ gers aufgebracht sind. Der Zwischenträger ist an seiner Unterseite mit Außenkontakten versehen, die sich auf einer Ebe ne mit ersten Außenkontakten auf einer ersten aktiven Chipo berfläche des wenigstens einen ersten Halbleiterchips befin den, so dass das elektronische Bauteil auf einer Leiterplatte montiert werden kann. Es ist weiterhin vorgesehen, dass eine erste passive Rückseite des bzw. der ersten Halbleiterchips einer zweiten passiven Rückseite des bzw. der zweiten Halb leiterchips zugewandt ist.

Das erfindungsgemäße elektronische Bauteil hat den Vorteil, dass aufgrund der aneinander gefügten Halbleiterchips zwei Halbleiterchipbausteine mit unterschiedlichen äußeren Abmessungen in äußerst raumsparender Weise in einem gemeinsamen Gehäuse untergebracht werden können. Somit ist es möglich ei nen rechteckigen Halbleiterchip mit einem quadratischen Halb leiterchip zu stapeln und umgekehrt, wobei sich die Halblei terchips nur teilweise überlappen und beide Halbleiterchips jeweils Bereiche aufweisen, die über die Überlappung hinaus ragen. Für derart unterschiedliche äußere Abmessungen liefert der Stand der Technik keine brauchbare Lösung.

Außenkontakte auf der ersten aktiven Chipoberfläche des we nigstens einen ersten Halbleiterchips und die zweiten Außen kontakte an der Unterseite des Zwischenträgers jeweils als erste bzw. zweite Kontakthöcker ausgebildet sind.

Diese Ausführungsform erlaubt die Montage des erfindungsgemä ßen elektronischen Bauteils in Flip-Chip-Technik, was eine schnelle und kostengünstige Weiterverarbeitung des elektroni schen Bauteils ermöglicht, da es auf einfache Weise auf eine Leiterplatte gesetzt und mit dieser verlötet werden kann.

Eine weitere erfindungsgemäße Ausführungsform sieht vor, dass der wenigste eine erste Halbleiterchip mit seiner ersten pas siven Rückseite an der Unterseite des Zwischenträgers anliegt und mit dieser fest verbunden ist, wodurch ein sehr flaches und kompaktes elektronisches Bauteil entsteht.

Bei einer alternativen Ausführungsform der Erfindung liegt der wenigstens eine erste Halbleiterchip mit seiner ersten passiven Rückseite an einer zweiten passiven Rückseite des zweiten Halbleiterchips an und ist mit dieser fest verbunden.

Diese alternative Ausführungsform hat insbesondere den Vor teil einer äußerst kompakten Bauform, da die beiden Halblei terchips hierbei nicht durch eine Lage des Zwischenträgers getrennt sind, sondern direkt aneinander gefügt sind. Bei dieser Ausführungsform sind sowohl die Oberseite wie auch die Unterseite des Zwischenträgers jeweils plan konturiert, wobei der Zwischenträger einen Rahmen und eine zentrale Aussparung umfasst. Der erste Halbleiterchip kann somit in der Ausspa rung angeordnet sein und einen geringen Abstand zum Rahmen aufweisen. Der zweite Halbleiterchip fungiert hierbei als Träger für den ersten Halbleiterchip und ist selbst auf dem Rahmen des Zwischenträgers befestigt.

Eine weitere Ausführungsform der Erfindung sieht vor, dass der wenigstens eine zweite Halbleiterchip mit seiner zweiten passiven Rückseite dem ersten Halbleiterchip zugewandt ist und mittels Bonddrähten elektrisch leitend mit der Oberseite des Zwischenträgers verbunden ist. Diese Ausführungsform weist den Vorteil einer sehr kompakten Bauweise auf, die zu dem einfach herstellbar ist.

Eine weitere alternative Ausführungsform sieht darüber hinaus vor, dass der wenigstens eine zweite Halbleiterchip mit sei ner zweiten aktiven Chipoberfläche dem ersten Halbleiterchip zugewandt und mittels dritter Außenkontakte in Flip-Chip- Technik elektrisch leitend mit der Oberseite des Zwischenträ gers verbunden ist. Hierbei bestehen elektrische Verbindungen zwischen den dritten Außenkontakten des zweiten Halbleiter chips und Kontaktanschlussflächen auf der Oberseite des Zwi schenträgers.

Der Vorteil besteht in dem äußerst kompakten Aufbau des elek tronischen Bauteils, da eine Vielzahl von dritten Kontaktflä chen auf der zweiten aktiven Chipoberfläche des zweiten Halb leiterchips untergebracht werden können. Dies führt zu äu ßerst kompakten Abmessungen des elektronischen Bauteils.

Eine Weiterbildung der Erfindung sieht vor, dass der Zwi schenträger als Umverdrahtungsplatte ausgestaltet ist. Im Zwischenträger kann ggf. auch eine dreidimensionale Umver drahtungsstruktur enthalten sein, die zu sehr kompakten Abmessungen des erfindungsgemäßen elektronischen Bauteils führt.

Der Vorteil eines gemäß der Erfindung aufgebauten und herge stellten elektronischen Bauteils besteht darin, dass ein eine rechteckige Form aufweisender Speicherbaustein und ein eine quadratische Form aufweisender Prozessorbaustein auf klein stem Raum miteinander zuverlässig elektrisch verbunden werden können. Es können problemlos auch mehrere Speicherbausteine mit einem Prozessorbaustein in ein elektronisches Bauteil zu sammengefasst werden. Alternativ können auch mehrere Prozes sorbausteine mit einem oder mehreren Speicherbausteinen in einem elektronischen Bauteil zusammengefasst werden.

Ein den Zwischenträger bedeckendes und die Halbleiterchips schließendes Gehäuse kann äußerst flach und damit sehr kom pakt ausgeführt sein.

Ein erfindungsgemäßes Verfahren zur Herstellung eines elek tronischen Bauteils gemäß einer der zuvor beschriebenen Aus führungsformen weist in einer ersten Ausführungsform folgende Verfahrensschritte auf:
Es wird ein erster Halbleiterchip mit ersten Kontaktflächen auf einer ersten aktiven Chipoberfläche bereitgestellt. Es wird ein zweiter Halbleiterchip mit zweiten bzw. dritten Kon taktflächen auf einer zweiten aktiven Chipoberfläche bereit gestellt. Es wird zudem ein Zwischenträger mit zweiten Außen kontakten auf seiner Unterseite und mit Kontaktanschlussflä chen auf seiner Oberseite bereitgestellt, der einen abgestuf ten Querschnitt aufweist.

Auf der Oberseite des Zwischenträgers wird der zweite Halb leiterchip befestigt, beispielsweise mittels Kleber- oder Lötschicht. Zwischen zweiten bzw. dritten Kontaktflächen des zweiten Halbleiterchips und Kontaktanschlussflächen auf der Oberseite des Zwischenträgers werden elektrische Verbindungen hergestellt, wonach der erste Halbleiterchip mit seiner er sten passiven Rückseite auf der Unterseite des Zwischenträ gers befestigt wird, beispielsweise mittels Kleber- oder Löt schicht. Abschließend erfolgt das Vergießen des elektroni schen Bauteils in einem Gehäuse, wobei alternativ auch ledig lich die Oberseite des Zwischenträgers mit dem zweiten Halb leiterchip und den elektrischen Verbindungen vergossen werden kann.

Dieses Verfahren zur Herstellung des erfindungsgemäßen elek tronischen Bauteils hat den Vorteil, dass es sehr kurze Her stellungszeiten aufweist und zu sehr kompakten Bauteilen führt.

Ein Durchführungsbeispiel des erfindungsgemäßen Verfahrens sieht vor, dass elektrische Verbindungen zwischen zweiten Kontaktflächen des zweiten Halbleiterchips und Kontaktan schlussflächen auf der Oberseite des Zwischenträgers mittels Bonddrähten hergestellt werden, was den Vorteil einer einfa chen und kostengünstigen Verarbeitbarkeit bei sehr kurzen Verfahrenszyklen aufweist.

Ein alternatives Durchführungsbeispiel des Verfahrens sieht vor, dass elektrische Verbindungen zwischen dritten Kontakt flächen des zweiten Halbleiterchips und Kontaktanschlussflä chen auf der Oberseite des Zwischenträgers mittels dritter Außenkontakte hergestellt werden. Die dritten Außenkontakte umfassen vorzugsweise dritte Kontakthöcker, die eine Flip- Chip-Montage des zweiten Halbleiterchips auf der Oberseite des Zwischenträgers ermöglichen. Dieses Verfahren ermöglicht einen noch kompakteren Aufbau des elektronischen Bauteils und ermöglicht insbesondere auch die Montage von mehreren zweiten Halbleiterchips auf einem Zwischenträger, der wahlweise mit einem oder mehreren ersten Halbleiterchips verbunden sein kann.

Bei einem weiteren alternativen Verfahren zur Herstellung ei ner Variante des elektronischen Bauteils wird ein erster Halbleiterchip mit ersten Kontaktflächen auf einer ersten ak tiven Chipoberfläche bereitgestellt. Danach wird ein zweiter Halbleiterchip mit zweiten Kontaktflächen auf einer zweiten aktiven Chipoberfläche bereitgestellt. Es wird zudem ein Zwi schenträger bereitgestellt, der einen Rahmen sowie eine zen trale Aussparung umfasst. Auf seiner Oberseite ist der Zwi schenträger wiederum mit Kontaktanschlussflächen und an sei ner Unterseite mit Außenkontaktflächen versehen.

Der erste und der zweite Halbleiterchip werden jeweils mit ihren passiven Rückseiten aneinander gefügt. Der zweite Halb leiterchip wird auf randseitigen zweiten Auflagenbereichen auf der Oberseite des Rahmens des Zwischenträgers aufgesetzt und mit dieser verbunden. Anschließend werden zweite Kontakt flächen des zweiten Halbleiterchips mit Kontaktanschlussflä chen des Zwischenträgers mittels Bonddrähten verbunden, wo nach das Vergießen der Kontaktflächen und Kontaktanschluss flächen und Bonddrähte oder aber des gesamten elektronischen Bauteils in einem Gehäuse erfolgt.

Vorzugsweise sind die ersten Außenkontakte des ersten Halb leiterchips und die zweiten Außenkontakte des Zwischenträgers jeweils als erste bzw. zweite Kontakthöcker ausgebildet, was eine Flip-Chip-Montage des elektronischen Bauteils auf einer Leiterplatte oder dergleichen ermöglicht.

Der Vorteil eines derartigen Verfahrens zur Herstellung des elektronischen Bauteils liegt in den sehr kurzen Verarbei tungszyklen sowie der hohen Präzision bei der Herstellung von äußerst kompakten elektronischen Bauteilen.

Das Stapeln der Halbleiterchips spart an Montagefläche gegen über sogenannten Single-Chip-Lösungen. Auch sogenannte Multi- Chip-Module sind normalerweise wesentlich voluminöser als ein erfindungsgemäßes elektronisches Bauteil. Das Stapeln der Halbleiterchips in einem Gehäuse spart zudem Montagehöhe ge genüber Multi-Chip-Modulen. Die Modularität des Gehäuses er leichtert die Durchführung von einzelnen Funktionstests der verwendeten Funktionsgruppen und kann dadurch die Ausbeute gegenüber integrierten Modulen signifikant erhöhen. Durch den einfachen Aufbau des Zwischenträgers kann dieser sehr kosten günstig gehalten werden.

Der Aufbau ist standardisierbar, erweiterbar und ermöglicht die Verwendung geometrisch unterschiedlicher niederpoliger Schaltkreise gleicher Funktionalität ohne Veränderung des An schlussdesigns der Gesamtanordnung. Das heißt die Außenkon takte des erfindungsgemäßen elektronischen Bauteils können an bereits bestehende Anschlussdesigns leicht angepasst werden. Zudem ist die Veränderung des Zwischenträgers auf einfache und kostengünstige Weise leicht realisierbar. Auch können mehrere niederpolige Schaltkreise (z. B. Speicherchips) in ei nem elektronischen Bauteil zusammengefasst werden, ohne dass das Anschlussdesign grundlegend geändert werden muss.

Die beiden unterschiedlichen Halbleiterchips sind vorzugswei se untereinander elektrisch nicht verbunden, sondern nur me chanisch. Die elektrischen Verbindungen erfolgen über das Zielsystem, d. h. normalerweise die Leiterplatte, auf der das elektronische Bauteil montiert wird.

Bei einer ersten Ausführungsform der Erfindung wird der nie derpolige Chip (Speicherbaustein) mittels sogenanntem Die- Bonden auf dem Zwischenträger montiert. Die Kontaktierung er folgt über Drahtbonden. Der Zwischenträger kann beispielswei se ein Verdrahtungsträger aus üblichem Material, wie Epoxid harz, Glashartgewebe, Keramik oder beispielsweise ein rückge ätzter Leadframe sein. Der Zwischenträger besteht im Fall von Mehrschichtsystemen aus zwei Lagen, wobei eine Lage flächig unter dem niederpoligen Schaltkreis angeordnet ist, und die zweite Lage aufstehende Stützfüße bildet. Die flächige Lage ist an ihrer Oberfläche drahtbondbar zur Kontaktierung des niederpoligen Chips. Dieser Aufbau wird mit einer Schutz schicht versehen. Dieser Schutzüberzug kann bspw. aus einer Lackschicht oder einer Kunststoffgussschicht bestehen. Der Schutzüberzug kann bspw. auch mittels Transfermolding herge stellt werden. Die Lage mit den Stützfüßen kann mit Lotkügel chen bestückt sein.

Dieser Verbund wird aufgebaut, aus dem Nutzen vereinzelt und getestet. Der matrixkontaktierte Schaltkreis (Prozessorbau stein) wird an seiner aktiven Seite passiviert und mit Lotkü gelchen bestückt sowie getestet. Zur Fertigstellung des Auf baus werden beide Bauteile miteinander über eine Kleber schicht verbunden. Diese Kleberschicht muss wärmeleitfähig sein, um den Reflow-Prozess des Gesamtaufbaus zu unterstüt zen. Der Kleber darf darüber hinaus entweder spröde im Sinn einer Sollbruchstelle bei thermomechanischen Belastungen oder dauerelastisch sein. Eine exakte Fügung ist erforderlich, die Toleranzen werden durch die Lagetoleranzen der Lotkügelchen bestimmt.

Der niederpolige Chip kann entweder über Drahtbondverbindun gen mit dem Zwischenträger verbunden sein oder auch als Flip- Chip-Bauteil mit diesem verbunden sein.

Der niederpolige Schaltkreis kann auch auf einem Rahmen mon tiert sein, der einlagig ausgeführt ist. Die Passivierung der Anschlüsse erfolgt durch eine Polymerabdeckung (Globe-Top, Molding). Die Montage des matrixkontaktierten Schaltkreises erfolgt durch Kleben direkt an dem niederpoligen Schaltkreis.

Als matrixkontaktierter Schaltkreis kommt beispielsweise ein GSM-Baseband-Controller in Frage, der mit Flash-Memories in einem Bauteil zusammengefasst ist.

Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.

Fig. 1 zeigt eine schematische Draufsicht auf einen ersten Halbleiterchip.

Fig. 2 zeigt eine schematische Draufsicht auf eine erste Variante eines zweiten Halbleiterchips.

Fig. 3 zeigt eine schematische Draufsicht auf eine zweite Variante eines zweiten Halbleiterchips.

Fig. 4 zeigt eine erste Variante eines erfindungsgemäßen elektronischen Bauteils in schematischer Drauf sicht.

Fig. 5 zeigt eine schematische Schnittansicht des elektro nischen Bauteils gemäß Fig. 4.

Fig. 6 zeigt eine zweite Variante eines erfindungsgemäßen elektronischen Bauteils in schematischer Drauf sicht.

Fig. 7 zeigt eine schematische Schnittansicht des elektro nischen Bauteils gemäß Fig. 6.

Fig. 8 zeigt eine dritte Variante eines erfindungsgemäßen elektronischen Bauteils in schematischer Drauf sicht.

Fig. 9 zeigt eine schematische Schnittansicht des elektro nischen Bauteils gemäß Fig. 8.

Fig. 10 zeigt eine vierte Variante eines erfindungsgemäßen elektronischen Bauteils in schematischer Drauf sicht.

Anhand der Fig. 1 bis 10 werden im Folgenden verschiedene Varianten eines erfindungsgemäßen elektronischen Bauteils so wie Verfahren zur Herstellung der Bauteile beschrieben. Dabei sind grundsätzlich gleiche Teile bzw. Baugruppen mit gleichen Bezugszeichen versehen. Sie werden daher teilweise nicht mehrfach erläutert.

Fig. 1 zeigt eine schematische Draufsicht auf einen ersten Halbleiterchip 4, der auf einer ersten aktiven Chipoberflä che 41 mit einer Vielzahl von ersten Kontaktflächen 44 verse hen ist. Im gezeigten Ausführungsbeispiel weist der erste Halbleiterchip 4 eine quadratische Kontur auf. Die ersten Kontaktflächen 44 sind auf der ersten aktiven Chipoberfläche 41 in Form einer regelmäßigen Matrix verteilt und sind zur Bestückung mit Lotkugeln oder dergleichen vorgesehen, so dass der erste Halbleiterchip 4 in Flip-Chip-Technik montiert wer den kann.

Fig. 2 zeigt in schematischer Draufsicht einen zweiten Halb leiterchip 6, der auf einer zweiten aktiven Chipoberfläche 61 mit einer Vielzahl von zweiten Kontaktflächen 63 versehen ist. Im gezeigten Ausführungsbeispiel weist der zweiter Halb leiterchip 6 eine rechteckförmige Kontur auf. Die zweiten Kontaktflächen 63 befinden sich jeweils randseitig an den beiden Schmalseiten des Rechtecks. Im gezeigten Ausführungs beispiel sind die zweiten Kontaktflächen 63 jeweils zweirei hig ausgeführt und sind zur Verbindung mit Bonddrähten vorge sehen.

Fig. 3 zeigt eine weitere schematische Draufsicht auf eine Variante des zweiten Halbleiterchips 6, der ebenfalls einen rechteckförmigen Grundriss aufweist, und auf seiner zweiten aktiven Chipoberfläche mit einer Vielzahl von dritten Kon taktflächen 64 versehen ist. Die dritten Kontaktflächen 64 sind auf der gesamten zweiten aktiven Chipoberfläche 61 in Form einer Matrix verteilt. Diese Variante des zweiten Halb leiterchips 6 ist zur Flip-Chip-Montage vorgesehen, wobei die dritten Kontaktflächen 64 jeweils mit Außenkontakten zu ver sehen sind, beispielsweise in Gestalt von Lotkugeln oder der gleichen.

Fig. 4 zeigt eine schematische Draufsicht auf ein erfin dungsgemäßes elektronisches Bauteil 2. Dieses umfasst einen Zwischenträger 8, einen darauf montierten zweiten Halbleiter chip 6 sowie einen darunter montierten ersten Halbleiter chip 4. Eine Unterseite des Zwischenträgers 8 ist mit einer ersten passiven Rückseite 42 des ersten Halbleiterchips 4 verbunden. Auf eine Oberseite 81 des Zwischenträgers 8 ist der zweite Halbleiterchip 6 aufgelegt, wobei dessen zweite passive Rückseite 62 der Oberseite 81 zugewandt ist. Weiter hin sind auf der Oberseite 81 des Zwischenträgers eine Viel zahl von Kontaktanschlussflächen 83 vorgesehen, die jeweils mit den randseitigen zweiten Kontaktflächen 63 des zweiten Halbleiterchips 6 korrespondieren und mit diesen über Bond drähte 10 verbunden sind.

Fig. 5 zeigt einen schematischen Querschnitt des elektroni schen Bauteils 2 gemäß Fig. 4, wobei hier zusätzlich auf der Oberseite 81 des Zwischenträgers eine Abdeckung in Form eines Gehäuses 14 vorgesehen ist, das die Oberseite 81 des Zwi schenträgers 8, den zweiten Halbleiterchip 6 sowie die Bond drähte 10 bedeckt. Der Zwischenträger 8 hat eine abgestufte Kontur, so dass der mit der Unterseite 82 verbundene erste Halbleiterchip 4 mit seiner ersten aktiven Chipoberfläche 41 auf einer Ebene mit der Unterseite 82 des Zwischenträgers liegt.

Der Halbleiterchip 4 ist mit seiner ersten passiven Rückseite 42 über eine erste Haftschicht 16 mit der Unterseite 82 des Zwischenträgers 8 verbunden. An der Unterseite 82 sind Außen kontaktflächen 84 vorgesehen, auf die zweite Außenkontakte 85 in Form von zweiten Kontakthöckern 122 aufgesetzt sind. Die ersten Kontaktflächen 44 des ersten Halbleiterchips 4 sind mit ersten Außenkontaktflächen 43 in Form von ersten Kontakt höckern 121 versehen. Die zweiten Kontaktflächen 63 des zwei ten Halbleiterchips 6 stehen über die Bonddrähte 10 und im Zwischenträger 8 vorgesehene Umverdrahtungen mit den Außen kontaktflächen 84 in elektrischer Verbindung.

Das elektronische Bauteil 2 ist somit zur Flip-Chip-Montage vorgesehen und kann beispielweise auf einer Leiterplatte mon tiert werden. Anhand der Fig. 4 und 5, die eine erste Va riante des erfindungsgemäßen elektronischen Bauteils 2 zei gen, ist erkennbar, dass auch bei Halbleiterchips mit unter schiedlicher Außenkontur eine Realisierung von sehr kompakten und flachen elektronischen Bauteilen möglich ist. Obwohl der erste Halbleiterchip 4 den zweiten Halbleiterchip 6 an dessen Längsseiten überragt, dieser wiederum den ersten Halbleiter chip 4 an seinen Schmalseiten überragt, können diese dennoch in einem sehr kompakten elektronischen Bauteil 2 zusammenge fasst werden.

Fig. 6 zeigt eine schematische Draufsicht auf eine zweite Variante des erfindungsgemäßen elektronischen Bauteils 2. Die Außenkonturen des ersten Halbleiterchips 4 und des zweiten Halbleiterchips 6 entsprechen dabei den Abmessungen der er sten Variante (Fig. 4 und 5). Der Zwischenträger 8 ist hierbei jedoch kleiner und überragt den zweiten Halbleiter chip 6 in seinen Außenkonturen nur minimal. Zudem ist bei dieser zweiten Variante die zweite aktive Chipoberfläche 61 der Oberseite 81 des Zwischenträgers 8 zugewandt, so dass die zweite passive Rückseite 62 des zweiten Halbleiterchips 6 nach oben weist.

Fig. 7 zeigt in einem weiteren schematischen Querschnitt die zweite Variante des erfindungsgemäßen elektronischen Bau teils 2 gemäß Fig. 6. Hierbei ist erkennbar, dass der zweite Halbleiterchip 6 über eine Vielzahl von dritten Außenkontak ten 65 in Form von zweiten Kontakthöckern 122 verfügt, die mit hier nicht dargestellten Kontaktanschlussflächen 83 auf der Oberseite 81 des Zwischenträgers 8 elektrisch verbunden sind. Der zweite Halbleiterchip 6 ist somit auf dem Zwischen träger 8 in Flip-Chip-Technik montiert.

Die Verbindung des Zwischenträgers 8 mit dem ersten Halblei terchip 4 entspricht weitestgehend der ersten Variante gemäß Fig. 5. Der zweite Halbleiterchip 6 sowie dessen elektrische Verbindungen zum Zwischenträger 8 sind vom Gehäuse 14 um schlossen.

Fig. 8 zeigt eine dritte Variante des erfindungsgemäßen elektronischen Bauteils 2 in schematischer Draufsicht. Der zweite Halbleiterchip 6 mit seinen zweiten Kontaktflächen 63 auf seiner zweiten aktiven Chipoberfläche 61 entspricht der Ausführung gemäß Fig. 2. Der Zwischenträger 8 umfasst einen Rahmen 86 und eine mittig darin angeordnete Aussparung 87, in die mit leichtem Spiel der erste Halbleiterchip 4 hinein passt. Auf der Oberseite 81 des Rahmens 86 sind wiederum Kon taktanschlussflächen 83 vorgesehen, die über Bonddrähte 10 mit den zweiten Kontaktflächen 63 auf der zweiten aktiven Chipoberfläche 61 des zweiten Halbleiterchips 6 verbunden sind.

Fig. 9 zeigt die dritte Variante des erfindungsgemäßen elek tronischen Bauteils 2 gemäß Fig. 8 in einer Querschnittdar stellung. Hierbei wird erkennbar, dass der erste Halbleiter chip 4 mit dem zweiten Halbleiterchip 6 über einen ersten Auflagebereich 88 und die erste Haftschicht 16 direkt mitein ander verbunden sind. An seinen schmalseitigen Rändern ist der zweite Halbleiterchip 6 jeweils mit zweiten Auflagenbe reichen 89 versehen, die jeweils über eine zweite Haftschicht 18 mit der Oberseite 81 des Rahmens 86 verbunden sind.

Der Aufbau dieser dritten Variante des elektronischen Bau teils 2 kann somit noch wesentlich kompakter ausgeführt sein als der der ersten und zweiten Varianten. Die Bondverbindun gen 10, die zweiten Kontaktflächen 63 und die Kontaktan schlussflächen 83 sind jeweils mit einer Abdeckung 15 verse hen, die beispielsweise aus einer Lackschicht oder einer Kunststoffschicht bestehen kann.

Die erste und die zweite Haftschicht 16, 18 sind beispiels weise als Kleberschicht oder als Lötschicht ausgeführt. Der Zwischenträger 8 kann aus Keramik, aus Epoxidmaterial oder beispielsweise aus Polyimid bestehen. Die elektrischen Ver bindungen zwischen den Kontaktanschlussflächen 83 auf der Oberseite 81 des Zwischenträgers 8 und den Außenkontaktflä chen 84 an dessen Unterseite 82 können ggf. auch in einer dreidimensionalen Struktur geführt sein, wodurch aus dem Zwi schenträger 8 eine Umverdrahtungsplatte wird.

Fig. 10 zeigt eine schematische Draufsicht auf eine vierte Variante des erfindungsgemäßen elektronischen Bauteils 2, bei dem auf einem Zwischenträger 8 zwei zweite Halbleiterchips 6 aufgesetzt sind. Der erste Halbleiterchip 4 ist in teilweise unterbrochener Linierung dargestellt. Neben der in Fig. 10 gezeigten Ausführungsform sind nahezu beliebige Kombinationen mit jeweils unterschiedlicher Anzahl von ersten und zweiten Halbleiterchips 4, 6 denkbar.

Anhand der Fig. 1, 2, 4 und 5 wird im folgenden ein Ver fahren zur Herstellung der ersten Variante des erfindungsge mäßen elektronischen Bauteils dargestellt. Zunächst wird ein erster Halbleiterchip 4 mit ersten Kontaktflächen 44 auf ei ner ersten aktiven Chipoberfläche 41 bereitgestellt (vgl. Fig. 1). Es wird ein zweiter Halbleiterchip 6 mit zweiten Kon taktflächen 63 auf einer zweiten aktiven Chipoberfläche 61 bereitgestellt (vgl. Fig. 2).

Es wird weiterhin ein Zwischenträger 8 bereitgestellt, der einen abgestuften Querschnitt aufweist, und mit Außenkontakt flächen 84 an seiner Unterseite 82 versehen ist. Der zweite Halbleiterchip 6 wird mit seiner zweiten passiven Rückseite 62 auf der Oberseite 81 des Zwischenträgers 8 befestigt, bei spielweise mittels einer Leitklebe- oder Lötschicht. Danach werden elektrische Verbindungen zwischen zweiten Kontaktflä chen 63 des zweiten Halbleiterchips 6 und Kontaktanschluss flächen 83 auf der Oberseite 81 des Zwischenträgers 8 herge stellt, vorzugsweise mittels Bonddrähten 10.

Der erste Halbleiterchip 4 wird mit seiner ersten passiven Rückseite 42 auf der Unterseite 82 des Zwischenträgers 8 be festigt, so dass seine erste aktive Chipoberfläche 41 mit den daran befindlichen ersten Außenkontakten 43 nach unten weist und mit zweiten Außenkontakten 85 an der Unterseite 82 des Zwischenträgers 8 auf einer Ebene liegt. Schließlich wird die Oberseite 81 des Zwischenträgers 8, die Bonddrähte 10 und der zweite Halbleiterchip 6 von einem Gehäuse 14 umgossen. Dies kann beispielsweise mittels Transfermolding-Verfahren erfol gen.

Bei einem Verfahren zur Herstellung einer zweiten Variante des erfindungsgemäßen elektronischen Bauteils ist der zweite Halbleiterchip 6 mit dritten Außenkontakten 65 in Form von dritten Kontakthöckern 123 versehen (vgl. Fig. 3). Der zwei te Halbleiterchip 6 wird in Flip-Chip-Technik mit seinen dritten Kontakthöckern 123 auf damit korrespondierende Kon taktanschlussflächen 83 auf der Oberseite 81 des Zwischenträ gers 8 aufgesetzt (vgl. Fig. 6, 7). Die übrigen Verfah rensschritte entsprechen denen des zuvor beschriebenen Ver fahrens.

Bei einem weiteren Verfahren zur Herstellung einer dritten Variante des elektronischen Bauteils 2 (vgl. Fig. 8, 9) werden nach der Bereitstellung des ersten und zweiten Halb leiterchips 4, 6 und der Bereitstellung eines einen Rahmen 86 sowie eine zentrale Aussparung 87 umfassenden flachen Zwi schenträgers 8 die erste passive Rückseite 42 des ersten Halbleiterchips 4 an die zweite passive Rückseite 62 des zweiten Halbleiterchips 6 gefügt. Der zweite Halbleiterchip 6 wird anschließend auf randseitigen Auflagebereichen 89 auf der Oberseite 81 des Rahmens 86 des Zwischenträgers 8 ge setzt. Die zweiten Kontaktflächen 64 des zweiten Halbleiter chips 6 werden mit Kontaktanschlussflächen 83 des Zwischen trägers 8 mittels Bonddrähten 10 verbunden. Anschließend kann entweder die gesamte Oberfläche des elektronischen Bauteils 2 oder wahlweise auch nur die Kontaktflächen 64 und Kontaktan schlussflächen 83 mitsamt den Bonddrähten vergossen werden (vgl. Fig. 9).

Die Herstellung eines elektronischen Bauteils 2 mit mehr als zwei Halbleiterchips, wie dies beispielhaft in Fig. 10 ge zeigt ist, erfolgt prinzipiell auf gleiche Weise so wie zuvor beschrieben. Es können prinzipiell auch mehrere erste Halbleiterchips 4 mit mehreren zweiten Halbleiterchips 6 und ei nem gemeinsamen Zwischenträger 8 zu einem elektronischen Bau teil zusammengefasst werden.

Bezugszeichenliste

2

Elektronisches Bauteil

4

erster Halbleiterchip

41

erste aktive Chipoberfläche

42

erste passive Rückseite

43

erster Außenkontakt (= erster Kontakthöcker

121

)

44

erste Kontaktfläche

6

zweiter Halbleiterchip

61

zweite aktive Chipoberfläche

62

zweite passive Rückseite

63

zweite Kontaktfläche

64

dritte Kontaktfläche

65

dritter Außenkontakt (= dritter Kontakthöcker

123

)

8

Zwischenträger

81

Oberseite

82

Unterseite

83

Kontaktanschlussfläche

84

Außenkontaktfläche

85

zweite Außenkontakte (hier: = Kontakthöcker

12

)

86

Rahmen

87

Aussparung

88

erster Auflagebereich

89

zweiter Auflagebereich

10

Bonddraht

12

Kontakthöcker

121

erster Kontakthöcker

122

zweiter Kontakthöcker

123

dritter Kontakthöcker

14

Gehäuse

15

Abdeckung

16

erste Haftschicht

18

zweite Haftschicht

Claims

1. Elektronisches Bauteil (2) mit wenigstens einem ersten Halbleiterchip (4) und mit wenigstens einem zweiten Halbleiterchip (6) sowie einem Zwischenträger (8) zur Aufnahme des wenigstens einen zweiten Halbleiterchips (6) auf seiner Oberseite (81), wobei der Zwischenträger (8) an seiner Unterseite (82) mit zweiten Außenkontakten (85) versehen ist, die sich auf einer Ebene mit ersten Außenkontakten (43) auf einer ersten aktiven Chipober fläche (41) des bzw. der ersten Halbleiterchips (4) be finden und wobei eine erste passive Rückseite (42) des bzw. der ersten Halbleiterchips (4) einer zweiten akti ven Chipoberfläche (61) oder einer zweiten passiven Rückseite (62) des bzw. der zweiten Halbleiterchips (6) zugewandt ist.

2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die ersten Außenkontakte (43) auf der ersten aktiven Chipoberfläche (41) des bzw. der ersten Halbleiterchips (4) und die zweiten Außenkontakte (85) an der Unterseite (82) des Zwischenträgers (8) jeweils als erste bzw. zweite Kontakthöcker (121 bzw. 122) ausgebildet sind.

3. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der wenigstens eine erste Halbleiterchip (4) mit seiner ersten passiven Rückseite (42) an der Unterseite (82) des Zwischenträgers (8) anliegt und mit dieser fest ver bunden ist.

4. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der wenigstens eine erste Halbleiterchip (4) mit seiner ersten passiven Rückseite (42) an einer zweiten passiven Rückseite (62) des zweiten Halbleiterchips (6) anliegt und mit dieser fest verbunden ist.

5. Elektronisches Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Zwischenträger (8) einen abgestuften Querschnitt aufweist.

6. Elektronisches Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Zwischenträger (8) eine plane und rahmenartige Kon tur mit einer Aussparung (87) aufweist.

7. Elektronisches Bauteil nach Anspruch 6, dadurch gekennzeichnet, dass der erste Halbleiterchip (4) in der Aussparung (87) und beabstandet zum Rahmen (86) angeordnet ist.

8. Elektronisches Bauteil nach einem der vorstehenden An sprüche, dadurch gekennzeichnet, dass der wenigstens eine zweite Halbleiterchip (6) mit seiner zweiten passiven Rückseite (62) dem ersten Halbleiter chip (4) zugewandt ist und mittels Bonddrähten (10) elektrisch leitend mit der Oberseite (81) des Zwischen trägers (8) verbunden ist.

9. Elektronisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der wenigstens eine zweite Halbleiterchip (6) mit seiner zweiten aktiven Chipoberfläche (61) dem ersten Halblei terchip (4) zugewandt und mittels dritter Außenkontakte (64) in Flip-Chip-Technik elektrisch leitend mit Kontak tanschlussflächen (83) auf der Oberseite (81) des Zwi schenträgers (8) verbunden ist.

10. Elektronisches Bauteil nach einem der vorstehenden An sprüche, dadurch gekennzeichnet, dass der Zwischenträger (8) eine Umverdrahtungsplatte ist.

11. Elektronisches Bauteil nach einem der vorstehenden An sprüche, dadurch gekennzeichnet, dass der erste Halbleiterchip (4) eine quadratische Form auf weist und ein Prozessorbaustein ist.

12. Elektronisches Bauteil nach einem der vorstehenden An sprüche, dadurch gekennzeichnet, dass der zweite Halbleiterchip (6) eine rechteckige Form auf weist und ein Speicherbaustein ist.

13. Elektronisches Bauteil nach einem der vorstehenden An sprüche, dadurch gekennzeichnet, dass der wenigstens eine erste (4) und der wenigstens eine zweite Halbleiterchip (6) in einem Gehäuse (14) unterge bracht sind.

14. Verfahren zur Herstellung eines elektronischen Bauteils insb. nach einem der Ansprüche 1 bis 13 mit wenigstens einem ersten Halbleiterchip (4) und mit wenigstens einem zweiten Halbleiterchip (6) sowie einem Zwischenträger (8) zur Aufnahme des bzw. der zwei ten Halbleiterchips (4, 6) auf seiner Oberseite (81), wobei der Zwischenträger (8) an seiner Unterseite (82) mit zweiten Außenkontakten (85) versehen ist, die sich auf einer Ebene mit ersten Außenkontakten (43) auf einer ersten aktiven Chipoberfläche (41) des bzw. der ersten Halbleiterchips (4) befinden und wobei eine erste passi ve Rückseite (42) des bzw. der ersten Halbleiterchips (4) einer zweiten aktiven Chipoberfläche (61) oder einer zweiten passiven Rückseite (62) des bzw. der zweiten Halbleiterchips (6) zugewandt ist, wobei das Verfahren folgende Verfahrensschritte aufweist:

- Bereitstellen eines ersten Halbleiterchips (4) mit ersten Kontaktflächen (44) auf einer ersten aktiven Chipoberfläche (41),
- Bereitstellen eines zweiten Halbleiterchips (6) mit zweiten bzw. dritten Kontaktflächen (63 bzw. 64) auf einer zweiten aktiven Chipoberfläche (61),
- Bereitstellen eines, einen abgestuften Querschnitt aufweisenden Zwischenträgers (8) mit zweiten Außen kontakten (85) an seiner Unterseite (82),
- Befestigen des zweiten Halbleiterchips (6) auf der Oberseite (81) des Zwischenträgers (8),
- Herstellen von elektrischen Verbindungen zwischen zweiten bzw. dritten Kontaktflächen (63 bzw. 64) des zweiten Halbleiterchips (6) und Kontaktan schlussflächen (83) auf der Oberseite (81) des Zwi schenträgers (8),
- Befestigen des ersten Halbleiterchips (4) mit sei ner ersten passiven Rückseite (42) auf der Unter seite (82) des Zwischenträgers (8) und
- Vergießen des elektronischen Bauteils (2) in einem Gehäuse (14).

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass elektrische Verbindungen zwischen zweiten Kontaktflächen (63) des zweiten Halbleiterchips (6) und Kontaktan schlussflächen (83) auf der Oberseite (81) des Zwischen trägers (8) mittels Bonddrähten (10) hergestellt werden.

16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass elektrische Verbindungen zwischen dritten Kontaktflächen (64) des zweiten Halbleiterchips (6) und Kontaktan schlussflächen (83) auf der Oberseite (81) des Zwischenträgers (8) mittels dritter Außenkontakte (65) herge stellt werden.

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die dritten Außenkontakte (65) als dritte Kontakthöcker (123) ausgeführt werden und dass der zweite Halbleiter chip (6) mittels Flip-Chip-Technik mit dem Zwischenträ ger (8) verbunden wird.

18. Verfahren zur Herstellung eines elektronischen Bauteils insb. nach einem der Ansprüche 1 bis 13 mit wenigstens einem ersten Halbleiterchip (4) und mit wenigstens einem zweiten Halbleiterchip (6) sowie einem Zwischenträger (8) zur Aufnahme des bzw. der zwei ten Halbleiterchips (4, 6) auf seiner Oberseite (81), wobei der Zwischenträger (8) an seiner Unterseite (82) mit zweiten Außenkontakten (85) versehen ist, die sich auf einer Ebene mit ersten Außenkontakten (43) auf einer ersten aktiven Chipoberfläche (41) des bzw. der ersten Halbleiterchips (4) befinden und wobei eine erste passi ve Rückseite (42) des bzw. der ersten Halbleiterchips (4) einer zweiten passiven Rückseite (62) des bzw. der zweiten Halbleiterchips (6) zugewandt ist, wobei das Verfahren folgende Verfahrensschritte aufweist:

- Bereitstellen eines ersten Halbleiterchips (4) mit ersten Kontaktflächen (44) auf einer ersten aktiven Chipoberfläche (41),
- Bereitstellen eines zweiten Halbleiterchips (6) mit zweiten Kontaktflächen (63) auf einer zweiten akti ven Chipoberfläche (61),
- Bereitstellen eines, einen Rahmen (86) sowie eine zentrale Aussparung (87) umfassenden flachen Zwi schenträgers (8) mit Kontaktanschlussflächen (83) auf einer Oberseite (81),
- Fügen der ersten passiven Rückseite (42) des ersten Halbleiterchips (4) an die zweite passive Rückseite (62) des zweiten Halbleiterchips (6),
- Befestigen des zweiten Halbleiterchips (6) auf randseitigen zweiten Auflagebereichen (89) auf der Oberseite (81) des Rahmens (86) des Zwischenträgers (8).
- Verbinden von zweiten Kontaktflächen (64) des zwei ten Halbleiterchips (6) mit Kontaktanschlussflächen (83) des Zwischenträgers (8) mittels Bonddrähten (10) und
- Vergießen des elektronischen Bauteils (2) in einem Gehäuse (14).

19. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass die ersten Außenkontakte (43) des ersten Halbleiterchips (4) und die zweiten Außenkontakte (85) des Zwischenträ gers (8) jeweils als erste bzw. zweite Kontakthöcker (121 bzw. 122) ausgebildet werden.

20. Verfahren nach einem der Ansprüche 14 bis 19 zur Her stellung eines elektronischen Bauteils (2) gemäß einem der Ansprüche 1 bis 13.