JP2000068303A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000068303A JP2000068303A JP23723598A JP23723598A JP2000068303A JP 2000068303 A JP2000068303 A JP 2000068303A JP 23723598 A JP23723598 A JP 23723598A JP 23723598 A JP23723598 A JP 23723598A JP 2000068303 A JP2000068303 A JP 2000068303A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- manufacturing
- lead
- roughening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リードフレームとして銅を主成分とする合金を
用いる場合に、リードフレームの表面にＣｕＯ層が形成
されるのを防止して、半導体装置の耐湿性を向上させる
ことができる半導体装置の製造方法を提供する。 【解決手段】Ｃｕを主成分とする合金からなるリードフ
レーム用基材１０をパターン加工してリード１ａとダイ
パッド１ｂを有するリードフレーム１を形成する。次
に、リードフレームの封止樹脂との密着面の少なくとも
一部を粗面化し、この粗面化された面上にＣｕＯ生成防
止膜を形成する。次に、ダイパッド上に半導体チップ３
を固着し、リードと半導体チップとをワイヤボンディン
グ４し、リードフレームの粗面化されてＣｕＯ生成防止
膜が形成された面２と密着させながら、半導体チップと
ワイヤボンディング部分を封止する封止樹脂５を形成す
る。
用いる場合に、リードフレームの表面にＣｕＯ層が形成
されるのを防止して、半導体装置の耐湿性を向上させる
ことができる半導体装置の製造方法を提供する。 【解決手段】Ｃｕを主成分とする合金からなるリードフ
レーム用基材１０をパターン加工してリード１ａとダイ
パッド１ｂを有するリードフレーム１を形成する。次
に、リードフレームの封止樹脂との密着面の少なくとも
一部を粗面化し、この粗面化された面上にＣｕＯ生成防
止膜を形成する。次に、ダイパッド上に半導体チップ３
を固着し、リードと半導体チップとをワイヤボンディン
グ４し、リードフレームの粗面化されてＣｕＯ生成防止
膜が形成された面２と密着させながら、半導体チップと
ワイヤボンディング部分を封止する封止樹脂５を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、リードフレームのダイパッド上に半導
体チップが固着され、封止樹脂で封止された半導体装置
の製造方法に関する。
法に関し、特に、リードフレームのダイパッド上に半導
体チップが固着され、封止樹脂で封止された半導体装置
の製造方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩなどの半導体装置におい
ては、３年で７割の縮小化を実現し、高集積化及び高性
能化を達成してきた。これに伴い、半導体装置のパッケ
ージ形態も小型化、高密度化が達成されてきた。
ては、３年で７割の縮小化を実現し、高集積化及び高性
能化を達成してきた。これに伴い、半導体装置のパッケ
ージ形態も小型化、高密度化が達成されてきた。
【０００３】従来、半導体装置のパッケージ形態として
は、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（P
in Grid Array）などのプリント基板に設けたスルーホ
ールにリード線を挿入して実装するリード挿入型（ＴＨ
Ｄ：Through Hall Mount Device ）から、ＱＦＰ（Quad
Flat (L-Leaded) Package）あるいはＴＣＰ（Tape Car
rier Package）などのリード線を基板の表面にハンダ付
けして実装する表面実装型（ＳＭＤ：Surface Mount De
vice）、あるいは、出力端子をエリア化したＢＧＡ（Ba
ll Grid Array ）パッケージに代表されるパッケージ形
態に移行してきている。
は、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（P
in Grid Array）などのプリント基板に設けたスルーホ
ールにリード線を挿入して実装するリード挿入型（ＴＨ
Ｄ：Through Hall Mount Device ）から、ＱＦＰ（Quad
Flat (L-Leaded) Package）あるいはＴＣＰ（Tape Car
rier Package）などのリード線を基板の表面にハンダ付
けして実装する表面実装型（ＳＭＤ：Surface Mount De
vice）、あるいは、出力端子をエリア化したＢＧＡ（Ba
ll Grid Array ）パッケージに代表されるパッケージ形
態に移行してきている。
【０００４】上記のＳＭＤの一つであるＱＦＰ型の半導
体装置の製造方法の従来例について説明する。まず、図
８（ａ）に示すような銅を主成分とする合金（例えば２
％のスズと０．２％のニッケルを含有する銅合金）など
からなり厚さ０．１５〜０．２ｍｍ程度に圧延して成形
されたリードフレーム用基材１０に対して、例えば金型
を用いたプレス（スタンピング）加工により、リード１
ａとダイパッド１ｂを有するリードフレーム１のパター
ンに加工し、次に洗浄によりプレス（スタンピング）加
工時に付着したオイルを除去する。あるいは、リードフ
レーム用基材１０上にレジスト膜をパターニング形成し
てエッチング処理を施すことにより、上記と同様にリー
ドフレーム１のパターンに加工することもできる。エッ
チングによる場合にはプレス（スタンピング）加工によ
る場合よりも微細なリード加工が可能となり、小型化、
高密度化された半導体装置のリードフレームに適してい
る。
体装置の製造方法の従来例について説明する。まず、図
８（ａ）に示すような銅を主成分とする合金（例えば２
％のスズと０．２％のニッケルを含有する銅合金）など
からなり厚さ０．１５〜０．２ｍｍ程度に圧延して成形
されたリードフレーム用基材１０に対して、例えば金型
を用いたプレス（スタンピング）加工により、リード１
ａとダイパッド１ｂを有するリードフレーム１のパター
ンに加工し、次に洗浄によりプレス（スタンピング）加
工時に付着したオイルを除去する。あるいは、リードフ
レーム用基材１０上にレジスト膜をパターニング形成し
てエッチング処理を施すことにより、上記と同様にリー
ドフレーム１のパターンに加工することもできる。エッ
チングによる場合にはプレス（スタンピング）加工によ
る場合よりも微細なリード加工が可能となり、小型化、
高密度化された半導体装置のリードフレームに適してい
る。
【０００５】次に、図８（ｂ）に示すように、リード１
ａのインナーリード１ｃ部分に部分銀メッキ処理を施
し、洗浄および乾燥処理を行う。次に、図９（ｃ）に示
すように、リードフレーム１のダイパッド１ｂ上に、例
えば熱硬化性樹脂をディスペンサにより供給し、次にコ
レットにより半導体チップ３をダイパッド１ｂ上にマウ
ントし、加熱処理により樹脂を硬化させて、半導体チッ
プ３を固着する。次に、例えば金線を用いたワイヤボイ
ンディング４により半導体チップ３のパッド部と銀メッ
キ処理されたインナーリード１ｃとを結線する。
ａのインナーリード１ｃ部分に部分銀メッキ処理を施
し、洗浄および乾燥処理を行う。次に、図９（ｃ）に示
すように、リードフレーム１のダイパッド１ｂ上に、例
えば熱硬化性樹脂をディスペンサにより供給し、次にコ
レットにより半導体チップ３をダイパッド１ｂ上にマウ
ントし、加熱処理により樹脂を硬化させて、半導体チッ
プ３を固着する。次に、例えば金線を用いたワイヤボイ
ンディング４により半導体チップ３のパッド部と銀メッ
キ処理されたインナーリード１ｃとを結線する。
【０００６】次に、図９（ｄ）に示すように、例えば熱
硬化性樹脂からなる封止樹脂５により半導体チップ３お
よびワイヤボンディング４を樹脂封止（モールド封止）
し、次に、封止樹脂５のバリ取り処理を行った後、外装
処理としてリード１ａを含めてリードフレーム用基材１
０全体にはんだメッキ処理を施す。
硬化性樹脂からなる封止樹脂５により半導体チップ３お
よびワイヤボンディング４を樹脂封止（モールド封止）
し、次に、封止樹脂５のバリ取り処理を行った後、外装
処理としてリード１ａを含めてリードフレーム用基材１
０全体にはんだメッキ処理を施す。
【０００７】次に、図１０（ｅ）に示すように、樹脂封
止された状態のパッケージをリードフレームの枠から切
り離し（トリミング工程）、次に図１０（ｆ）に示すよ
うに、リード１ａを所望の形態に折り曲げて（フォーミ
ング工程）、所望のパッケージ形態を有する半導体装置
とする。
止された状態のパッケージをリードフレームの枠から切
り離し（トリミング工程）、次に図１０（ｆ）に示すよ
うに、リード１ａを所望の形態に折り曲げて（フォーミ
ング工程）、所望のパッケージ形態を有する半導体装置
とする。
【０００８】上記のような製造方法により製造されるパ
ッケージ形態の半導体装置としては、リードフレームの
構造やメッキ領域における表面処理方法を改良を加え
て、半導体装置の耐湿性を向上させる方法が多く開発さ
れている。また、リードにＶ字のノッチなどをつけるこ
とでリードから水が進入するのを抑制させたり、リード
の表面を粗面化することによりアンカー効果により密着
性を高めて封止樹脂とリードとの接着の機械的強度を増
加させ、耐湿性をする向上させる方法が開発されてい
る。
ッケージ形態の半導体装置としては、リードフレームの
構造やメッキ領域における表面処理方法を改良を加え
て、半導体装置の耐湿性を向上させる方法が多く開発さ
れている。また、リードにＶ字のノッチなどをつけるこ
とでリードから水が進入するのを抑制させたり、リード
の表面を粗面化することによりアンカー効果により密着
性を高めて封止樹脂とリードとの接着の機械的強度を増
加させ、耐湿性をする向上させる方法が開発されてい
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
ようにして製造された半導体装置において、リードフレ
ームとして広く用いられている銅を主成分とする合金
（例えば２％のスズと０．２％のニッケルを含有する銅
合金）を用いる場合、その製造工程の半導体チップの固
着工程、ワイヤボンディング工程などにおいて１５０〜
３５０℃の温度がかけられてしまうため、リードフレー
ムの表面の銅と空気中の酸素とが反応し、図１１に示す
ように、銅合金のリードフレーム１の表面にＣｕ2 Ｏ層
６とＣｕＯ層７が積層して形成されてしまう。最上層に
形成されるＣｕＯ層７は封止樹脂との密着性は良好であ
るものの、非常にもろい膜質であるために崩れて剥がれ
やすく、封止樹脂との界面剥がれを発生させて耐湿性を
劣化させるという問題が生じていた。
ようにして製造された半導体装置において、リードフレ
ームとして広く用いられている銅を主成分とする合金
（例えば２％のスズと０．２％のニッケルを含有する銅
合金）を用いる場合、その製造工程の半導体チップの固
着工程、ワイヤボンディング工程などにおいて１５０〜
３５０℃の温度がかけられてしまうため、リードフレー
ムの表面の銅と空気中の酸素とが反応し、図１１に示す
ように、銅合金のリードフレーム１の表面にＣｕ2 Ｏ層
６とＣｕＯ層７が積層して形成されてしまう。最上層に
形成されるＣｕＯ層７は封止樹脂との密着性は良好であ
るものの、非常にもろい膜質であるために崩れて剥がれ
やすく、封止樹脂との界面剥がれを発生させて耐湿性を
劣化させるという問題が生じていた。
【００１０】本発明は上記の問題に鑑みなされたもので
あり、本発明の目的は、リードフレームとして銅を主成
分とする合金を用いる場合に、リードフレームの表面に
封止樹脂との界面剥がれの原因となるＣｕＯ層が形成さ
れるのを防止して、半導体装置の耐湿性を向上させるこ
とができる半導体装置の製造方法を提供することであ
る。
あり、本発明の目的は、リードフレームとして銅を主成
分とする合金を用いる場合に、リードフレームの表面に
封止樹脂との界面剥がれの原因となるＣｕＯ層が形成さ
れるのを防止して、半導体装置の耐湿性を向上させるこ
とができる半導体装置の製造方法を提供することであ
る。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、リードフレーム
のダイパッド上に半導体チップが固着され、封止樹脂で
封止された半導体装置の製造方法であって、Ｃｕを主成
分とする合金からなるリードフレーム用基材をパターン
加工してリードとダイパッドを有するリードフレームを
形成する工程と、前記リードフレームの前記封止樹脂と
の密着面の少なくとも一部を粗面化する工程と、前記粗
面化された面上にＣｕＯ生成防止膜を形成する工程と、
前記ダイパッド上に半導体チップを固着する工程と、前
記リードと前記半導体チップとをワイヤボンディングす
る工程と、前記リードフレームの粗面化されてＣｕＯ生
成防止膜が形成された面と密着させながら、前記半導体
チップと前記ワイヤボンディング部分を封止する封止樹
脂を形成する工程とを有する。
め、本発明の半導体装置の製造方法は、リードフレーム
のダイパッド上に半導体チップが固着され、封止樹脂で
封止された半導体装置の製造方法であって、Ｃｕを主成
分とする合金からなるリードフレーム用基材をパターン
加工してリードとダイパッドを有するリードフレームを
形成する工程と、前記リードフレームの前記封止樹脂と
の密着面の少なくとも一部を粗面化する工程と、前記粗
面化された面上にＣｕＯ生成防止膜を形成する工程と、
前記ダイパッド上に半導体チップを固着する工程と、前
記リードと前記半導体チップとをワイヤボンディングす
る工程と、前記リードフレームの粗面化されてＣｕＯ生
成防止膜が形成された面と密着させながら、前記半導体
チップと前記ワイヤボンディング部分を封止する封止樹
脂を形成する工程とを有する。
【００１２】上記の本発明の半導体装置の製造方法は、
Ｃｕを主成分とする合金からなるリードフレーム用基材
をパターン加工してリードとダイパッドを有するリード
フレームを形成する。次に、リードフレームの封止樹脂
との密着面の少なくとも一部を粗面化し、この粗面化さ
れた面上にＣｕＯ生成防止膜を形成する。次に、ダイパ
ッド上に半導体チップを固着し、リードと半導体チップ
とをワイヤボンディングし、リードフレームの粗面化さ
れてＣｕＯ生成防止膜が形成された面と密着させなが
ら、半導体チップとワイヤボンディング部分を封止する
封止樹脂を形成する。
Ｃｕを主成分とする合金からなるリードフレーム用基材
をパターン加工してリードとダイパッドを有するリード
フレームを形成する。次に、リードフレームの封止樹脂
との密着面の少なくとも一部を粗面化し、この粗面化さ
れた面上にＣｕＯ生成防止膜を形成する。次に、ダイパ
ッド上に半導体チップを固着し、リードと半導体チップ
とをワイヤボンディングし、リードフレームの粗面化さ
れてＣｕＯ生成防止膜が形成された面と密着させなが
ら、半導体チップとワイヤボンディング部分を封止する
封止樹脂を形成する。
【００１３】上記の本発明の半導体装置の製造方法によ
れば、リードフレームとして銅を主成分とする合金を用
いる場合に、リードフレームの封止樹脂との密着面の少
なくとも一部を粗面化し、この粗面化された面上にＣｕ
Ｏ生成防止膜を形成することから、アンカー効果により
密着性を高めて封止樹脂とリードとの接着の機械的強度
を増加させ、さらに、リードフレームの表面に封止樹脂
との界面剥がれの原因となるＣｕＯ層が形成されるのを
防止することが可能となり、半導体装置の耐湿性を向上
させることができる。
れば、リードフレームとして銅を主成分とする合金を用
いる場合に、リードフレームの封止樹脂との密着面の少
なくとも一部を粗面化し、この粗面化された面上にＣｕ
Ｏ生成防止膜を形成することから、アンカー効果により
密着性を高めて封止樹脂とリードとの接着の機械的強度
を増加させ、さらに、リードフレームの表面に封止樹脂
との界面剥がれの原因となるＣｕＯ層が形成されるのを
防止することが可能となり、半導体装置の耐湿性を向上
させることができる。
【００１４】上記の本発明の半導体装置の製造方法は、
好適には、前記リードフレームを粗面化する工程におい
ては、前記リードフレームの一方の面を支持板で支えな
がら他方の面に研磨剤を吹きつけて当該他方の面を粗面
化する。これにより、粗面化する際に吹きつける研磨剤
の圧力によってリードフレームが変形してしまうのを防
止することができる。
好適には、前記リードフレームを粗面化する工程におい
ては、前記リードフレームの一方の面を支持板で支えな
がら他方の面に研磨剤を吹きつけて当該他方の面を粗面
化する。これにより、粗面化する際に吹きつける研磨剤
の圧力によってリードフレームが変形してしまうのを防
止することができる。
【００１５】上記の本発明の半導体装置の製造方法は、
好適には、前記リードフレームを粗面化する工程の前
に、前記リードフレームのインナーリードに銀メッキ処
理を施す工程をさらに有し、前記リードフレームを粗面
化する工程においては、前記銀メッキ処理された部分を
マスクで保護しながら行う。インナーリードに施された
銀メッキが、リードフレームを粗面化するする際に吹き
つける研磨剤によって剥がれてしまうことを防止でき
る。
好適には、前記リードフレームを粗面化する工程の前
に、前記リードフレームのインナーリードに銀メッキ処
理を施す工程をさらに有し、前記リードフレームを粗面
化する工程においては、前記銀メッキ処理された部分を
マスクで保護しながら行う。インナーリードに施された
銀メッキが、リードフレームを粗面化するする際に吹き
つける研磨剤によって剥がれてしまうことを防止でき
る。
【００１６】上記の本発明の半導体装置の製造方法は、
さらに好適には、前記リードフレームを粗面化する工程
においては、前記銀メッキ処理された部分をマスクで保
護しながら前記リードフレームの両面を粗面化する。リ
ードフレームの両面を粗面化することにより、リードフ
レーム上の広い面積でアンカー効果により密着性を高め
て封止樹脂とリードとの接着の機械的強度を増加させ、
さらに、リードフレームの表面に封止樹脂との界面剥が
れの原因となるＣｕＯ層が形成されるのを防止すること
が可能となり、半導体装置の耐湿性を向上させることが
できる。
さらに好適には、前記リードフレームを粗面化する工程
においては、前記銀メッキ処理された部分をマスクで保
護しながら前記リードフレームの両面を粗面化する。リ
ードフレームの両面を粗面化することにより、リードフ
レーム上の広い面積でアンカー効果により密着性を高め
て封止樹脂とリードとの接着の機械的強度を増加させ、
さらに、リードフレームの表面に封止樹脂との界面剥が
れの原因となるＣｕＯ層が形成されるのを防止すること
が可能となり、半導体装置の耐湿性を向上させることが
できる。
【００１７】上記の本発明の半導体装置の製造方法は、
さらに好適には、前記リードフレームを粗面化する工程
が、前記リードフレームの一方の面を支持板で支えなが
ら他方の面に研磨剤を吹きつけて当該他方の面を粗面化
する工程と、前記リードフレームの他方の面を支持板で
支えながら前記一方の面に研磨剤を吹きつけて当該一方
の面を粗面化する工程とを有する。これにより、粗面化
する際に吹きつける研磨剤の圧力によってリードフレー
ムが変形してしまうのを防止することができる。
さらに好適には、前記リードフレームを粗面化する工程
が、前記リードフレームの一方の面を支持板で支えなが
ら他方の面に研磨剤を吹きつけて当該他方の面を粗面化
する工程と、前記リードフレームの他方の面を支持板で
支えながら前記一方の面に研磨剤を吹きつけて当該一方
の面を粗面化する工程とを有する。これにより、粗面化
する際に吹きつける研磨剤の圧力によってリードフレー
ムが変形してしまうのを防止することができる。
【００１８】上記の本発明の半導体装置の製造方法は、
好適には、前記リードフレームを粗面化する工程におい
ては、液体ホーニング処理、あるいはドライブラスト処
理により粗面化する。これにより、効果的にリードフレ
ームを粗面化することができる。
好適には、前記リードフレームを粗面化する工程におい
ては、液体ホーニング処理、あるいはドライブラスト処
理により粗面化する。これにより、効果的にリードフレ
ームを粗面化することができる。
【００１９】上記の本発明の半導体装置の製造方法は、
好適には、前記ＣｕＯ生成防止膜がＣｕ2 Ｏ膜である。
リードフレームの粗面化された表面上に形成されたＣｕ
2 Ｏ膜は、その上層にさらにリードフレームの表面に封
止樹脂との界面剥がれの原因となるＣｕＯ膜が形成され
るのを防止することが可能となり、これにより半導体装
置の耐湿性を向上させることができる。
好適には、前記ＣｕＯ生成防止膜がＣｕ2 Ｏ膜である。
リードフレームの粗面化された表面上に形成されたＣｕ
2 Ｏ膜は、その上層にさらにリードフレームの表面に封
止樹脂との界面剥がれの原因となるＣｕＯ膜が形成され
るのを防止することが可能となり、これにより半導体装
置の耐湿性を向上させることができる。
【００２０】上記の本発明の半導体装置の製造方法は、
さらに好適には、前記ＣｕＯ生成防止膜を形成する工程
を、前記半導体チップの固着工程あるいは前記ワイヤボ
ンディング工程と同時に行う。これにより、容易に製造
工程を簡略化してＣｕＯ生成防止膜を形成することがで
きる。
さらに好適には、前記ＣｕＯ生成防止膜を形成する工程
を、前記半導体チップの固着工程あるいは前記ワイヤボ
ンディング工程と同時に行う。これにより、容易に製造
工程を簡略化してＣｕＯ生成防止膜を形成することがで
きる。
【００２１】上記の本発明の半導体装置の製造方法は、
好適には、前記ＣｕＯ生成防止膜がＴｉ含有膜である。
Ｔｉ含有膜は紫外線を照射すると表面に付着した油分を
分解する触媒として働き、これにより、リードフレーム
の表面を清浄な状態にして封止樹脂との密着性をさらに
高めることができる。
好適には、前記ＣｕＯ生成防止膜がＴｉ含有膜である。
Ｔｉ含有膜は紫外線を照射すると表面に付着した油分を
分解する触媒として働き、これにより、リードフレーム
の表面を清浄な状態にして封止樹脂との密着性をさらに
高めることができる。
【００２２】
【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について図面を参照して説明する。
造方法の実施の形態について図面を参照して説明する。
【００２３】図１は本実施形態にかかる半導体装置の断
面図である。リードフレーム１は、例えば２％のスズと
０．２％のニッケルを含有する銅合金などの、銅を主成
分とする合金からなり、リード１ａとダイパッド１ｂの
各部分から構成されている。リードフレーム１は、リー
ド１ａとダイパッド１ｂの両部分において、封止樹脂５
と密着する表面が粗面化されてＣｕ2 Ｏ膜に被覆された
面２となっている。
面図である。リードフレーム１は、例えば２％のスズと
０．２％のニッケルを含有する銅合金などの、銅を主成
分とする合金からなり、リード１ａとダイパッド１ｂの
各部分から構成されている。リードフレーム１は、リー
ド１ａとダイパッド１ｂの両部分において、封止樹脂５
と密着する表面が粗面化されてＣｕ2 Ｏ膜に被覆された
面２となっている。
【００２４】上記のダイパッド１ｂ上には図示しない熱
硬化性樹脂などの接着剤により半導体チップ３が固着さ
れている。また、リード１ａのインナーリード部分にお
いては図示しない銀メッキ処理が施されており、銀メッ
キ処理部分と半導体チップ３のパッド部とが金線などか
らなるワイヤボンディング４により結線されている。ま
た、例えば熱硬化性樹脂からなる封止樹脂５により半導
体チップ３およびワイヤボンディング４が樹脂封止（モ
ールド封止）されている。また、露出している部分のリ
ード１ａ表面には、図示しないはんだメッキ処理が施さ
れている。
硬化性樹脂などの接着剤により半導体チップ３が固着さ
れている。また、リード１ａのインナーリード部分にお
いては図示しない銀メッキ処理が施されており、銀メッ
キ処理部分と半導体チップ３のパッド部とが金線などか
らなるワイヤボンディング４により結線されている。ま
た、例えば熱硬化性樹脂からなる封止樹脂５により半導
体チップ３およびワイヤボンディング４が樹脂封止（モ
ールド封止）されている。また、露出している部分のリ
ード１ａ表面には、図示しないはんだメッキ処理が施さ
れている。
【００２５】上記の半導体装置は、リードフレーム１
は、リード１ａとダイパッド１ｂの両部分において、封
止樹脂５と密着する表面が粗面化されてＣｕ2 Ｏ膜に被
覆された面２となっており、アンカー効果により密着性
を高めて封止樹脂とリードとの接着の機械的強度が増加
し、さらに、リードフレームの表面にＣｕＯ層が形成さ
れるのを防止されているので、リードフレームの表面に
封止樹脂との界面剥がれを防止して、耐湿性が向上した
半導体装置である。
は、リード１ａとダイパッド１ｂの両部分において、封
止樹脂５と密着する表面が粗面化されてＣｕ2 Ｏ膜に被
覆された面２となっており、アンカー効果により密着性
を高めて封止樹脂とリードとの接着の機械的強度が増加
し、さらに、リードフレームの表面にＣｕＯ層が形成さ
れるのを防止されているので、リードフレームの表面に
封止樹脂との界面剥がれを防止して、耐湿性が向上した
半導体装置である。
【００２６】上記の半導体装置の製造方法について説明
する。まず、図２（ａ）に示すように、例えば２％のス
ズと０．２％のニッケルを含有する銅合金などの、銅を
主成分とする合金からなり、厚さ０．１５〜０．２ｍｍ
程度に圧延されたリードフレーム用基材１０に対して、
例えば金型を用いたプレス（スタンピング）加工によ
り、リード１ａとダイパッド１ｂを有するリードフレー
ム１のパターンに加工し、次に洗浄によりプレス（スタ
ンピング）加工時に付着したオイルを除去する。あるい
は、リードフレーム用基材１０上にレジスト膜をパター
ニング形成してエッチング処理を施すことにより、上記
と同様にリードフレーム１のパターンに加工することも
できる。エッチングによる場合にはプレス（スタンピン
グ）加工による場合よりも微細なリード加工が可能とな
り、小型化、高密度化された半導体装置のリードフレー
ムに適している。
する。まず、図２（ａ）に示すように、例えば２％のス
ズと０．２％のニッケルを含有する銅合金などの、銅を
主成分とする合金からなり、厚さ０．１５〜０．２ｍｍ
程度に圧延されたリードフレーム用基材１０に対して、
例えば金型を用いたプレス（スタンピング）加工によ
り、リード１ａとダイパッド１ｂを有するリードフレー
ム１のパターンに加工し、次に洗浄によりプレス（スタ
ンピング）加工時に付着したオイルを除去する。あるい
は、リードフレーム用基材１０上にレジスト膜をパター
ニング形成してエッチング処理を施すことにより、上記
と同様にリードフレーム１のパターンに加工することも
できる。エッチングによる場合にはプレス（スタンピン
グ）加工による場合よりも微細なリード加工が可能とな
り、小型化、高密度化された半導体装置のリードフレー
ムに適している。
【００２７】次に、図２（ｂ）に示すように、リード１
ａのインナーリード１ｃ部分に部分銀メッキ処理を施
し、洗浄および乾燥処理を行う。
ａのインナーリード１ｃ部分に部分銀メッキ処理を施
し、洗浄および乾燥処理を行う。
【００２８】次に、図３（ｃ）に示すように、上記の銀
メッキ部分をマスクＭで保護しながら、例えばマコービ
ーズ、アルミナビーズ、ガラスビーズあるいはプラスチ
ックビーズなどを含有する研磨剤を、２．０ｋｇｆ／ｃ
ｍ2 程度のエアー圧力で吹きつける液体ホーニング処理
などを施し、リードフレーム用基材１０の表面を粗面化
する。ここで、粗面化処理はリードフレーム用基材１０
の両面に対して行い、その表面荒さが例えば０．３μｍ
程度となるように、粗面化する。また、上記の粗面化処
理として、ドライブラスト処理を行うこともできる。
メッキ部分をマスクＭで保護しながら、例えばマコービ
ーズ、アルミナビーズ、ガラスビーズあるいはプラスチ
ックビーズなどを含有する研磨剤を、２．０ｋｇｆ／ｃ
ｍ2 程度のエアー圧力で吹きつける液体ホーニング処理
などを施し、リードフレーム用基材１０の表面を粗面化
する。ここで、粗面化処理はリードフレーム用基材１０
の両面に対して行い、その表面荒さが例えば０．３μｍ
程度となるように、粗面化する。また、上記の粗面化処
理として、ドライブラスト処理を行うこともできる。
【００２９】上記の液体ホーニング処理としては、例え
ば図４（ａ）に示すように、例えば短冊状のリードフレ
ーム用基材１０に対して、リードフレーム用基材１０の
リードフレーム形成位置と適合するように同じく短冊状
に形成されたマスクＭを、リードフレーム用基材１０の
インナーリードの銀メッキ処理面側から重ねることで、
銀メッキ部分をマスクＭで保護しながら、リードフレー
ム用基材１０を粗面化することができる。ここで、図４
（ｂ）に示すように、リードフレーム用基材１０のイン
ナーリードの銀メッキ処理面の裏面側を支持板２０で支
えながら、銀メッキ処理面上に上記のマスクＭを重ね、
ノズル２１より研磨剤２２を吹きつけることで粗面化す
るようにする。また、リードフレーム用基材１０のイン
ナーリードの銀メッキ処理面の裏面側は保護する必要が
ないので全面に粗面化することができ、この場合、図５
に示すように、リードフレーム用基材１０のインナーリ
ードの銀メッキ処理面を支持板２０で支えながら、銀メ
ッキ処理面の裏面側にノズル２１より研磨剤２２を吹き
つけることで粗面化するようにする。このように研磨剤
の吹きつけ処理を支持板で支えながら行うことにより、
リードフレーム用基材１０の変形を防止して粗面化する
ことができる。
ば図４（ａ）に示すように、例えば短冊状のリードフレ
ーム用基材１０に対して、リードフレーム用基材１０の
リードフレーム形成位置と適合するように同じく短冊状
に形成されたマスクＭを、リードフレーム用基材１０の
インナーリードの銀メッキ処理面側から重ねることで、
銀メッキ部分をマスクＭで保護しながら、リードフレー
ム用基材１０を粗面化することができる。ここで、図４
（ｂ）に示すように、リードフレーム用基材１０のイン
ナーリードの銀メッキ処理面の裏面側を支持板２０で支
えながら、銀メッキ処理面上に上記のマスクＭを重ね、
ノズル２１より研磨剤２２を吹きつけることで粗面化す
るようにする。また、リードフレーム用基材１０のイン
ナーリードの銀メッキ処理面の裏面側は保護する必要が
ないので全面に粗面化することができ、この場合、図５
に示すように、リードフレーム用基材１０のインナーリ
ードの銀メッキ処理面を支持板２０で支えながら、銀メ
ッキ処理面の裏面側にノズル２１より研磨剤２２を吹き
つけることで粗面化するようにする。このように研磨剤
の吹きつけ処理を支持板で支えながら行うことにより、
リードフレーム用基材１０の変形を防止して粗面化する
ことができる。
【００３０】また、上記のインナーリードの銀メッキ処
理においては、ダイパッド１ａ領域も銀メッキ処理する
ことは好ましくないが、ダイパッド１ｂ領域も銀メッキ
処理されたとしても上記の粗面化処理において剥がすこ
とができ、銅が露出するので、問題なく処理することが
できる。
理においては、ダイパッド１ａ領域も銀メッキ処理する
ことは好ましくないが、ダイパッド１ｂ領域も銀メッキ
処理されたとしても上記の粗面化処理において剥がすこ
とができ、銅が露出するので、問題なく処理することが
できる。
【００３１】次に、例えばインナーリードを不図示のポ
リイミドテープで固定し、さらにディプレス加工により
ダイパッド１ｂの位置をリード１ａの形成されている平
面から凹ませるように加工してリードフレームを立体に
加工した後、図３（ｄ）に示すように、例えば空気中で
２５０℃、５分程度の熱処理を施し、上記のように粗面
化された面上にＣｕ2 Ｏ膜を形成する。図中、斜線部分
は粗面化されてＣｕ2Ｏ膜に被覆された面２を示してい
る。
リイミドテープで固定し、さらにディプレス加工により
ダイパッド１ｂの位置をリード１ａの形成されている平
面から凹ませるように加工してリードフレームを立体に
加工した後、図３（ｄ）に示すように、例えば空気中で
２５０℃、５分程度の熱処理を施し、上記のように粗面
化された面上にＣｕ2 Ｏ膜を形成する。図中、斜線部分
は粗面化されてＣｕ2Ｏ膜に被覆された面２を示してい
る。
【００３２】次に、図６（ｅ）に示すように、リードフ
レーム１のダイパッド１ｂ上に、例えば熱硬化性樹脂を
ディスペンサにより供給し、次にコレットにより半導体
チップ３をダイパッド１ｂ上にマウントし、加熱処理に
より樹脂を硬化させて、半導体チップ３を固着する。次
に、例えば金線を用いたワイヤボインディング４により
半導体チップ３のパッド部と銀メッキ処理されたインナ
ーリード１ｃとを結線する。
レーム１のダイパッド１ｂ上に、例えば熱硬化性樹脂を
ディスペンサにより供給し、次にコレットにより半導体
チップ３をダイパッド１ｂ上にマウントし、加熱処理に
より樹脂を硬化させて、半導体チップ３を固着する。次
に、例えば金線を用いたワイヤボインディング４により
半導体チップ３のパッド部と銀メッキ処理されたインナ
ーリード１ｃとを結線する。
【００３３】次に、図６（ｆ）に示すように、例えば熱
硬化性樹脂からなる封止樹脂５により半導体チップ３お
よびワイヤボンディング４を樹脂封止（モールド封止）
し、次に、封止樹脂５のバリ取り処理を行った後、外装
処理としてリード１ａを含めてリードフレーム用基材１
０全体にはんだメッキ処理を施す。このはんだメッキ処
理の前処理ににおいて、露出しているリード１ａ部分の
表面に形成されたＣｕ2 Ｏ膜は剥離されるので、リード
１ａの導電性を回復することができる。
硬化性樹脂からなる封止樹脂５により半導体チップ３お
よびワイヤボンディング４を樹脂封止（モールド封止）
し、次に、封止樹脂５のバリ取り処理を行った後、外装
処理としてリード１ａを含めてリードフレーム用基材１
０全体にはんだメッキ処理を施す。このはんだメッキ処
理の前処理ににおいて、露出しているリード１ａ部分の
表面に形成されたＣｕ2 Ｏ膜は剥離されるので、リード
１ａの導電性を回復することができる。
【００３４】次に、図７（ｇ）に示すように、樹脂封止
された状態のパッケージをリードフレームの枠から切り
離し（トリミング工程）、次に図７（ｈ）に示すよう
に、リード１ａを所望の形態に折り曲げて（フォーミン
グ工程）、所望のパッケージ形態を有する半導体装置と
する。
された状態のパッケージをリードフレームの枠から切り
離し（トリミング工程）、次に図７（ｈ）に示すよう
に、リード１ａを所望の形態に折り曲げて（フォーミン
グ工程）、所望のパッケージ形態を有する半導体装置と
する。
【００３５】上記の半導体チップ３の固着（ダイボンデ
ィング）工程およびワイヤボンディング工程において
は、通常３００℃以下の温度下で処理されるが、例えば
２００〜３００℃程度の温度で処理する場合には、この
工程において上記のように粗面化された面上にＣｕ2 Ｏ
膜を形成することが可能となり、上記のＣｕ2 Ｏ膜の形
成のための熱処理工程を省略することができる。
ィング）工程およびワイヤボンディング工程において
は、通常３００℃以下の温度下で処理されるが、例えば
２００〜３００℃程度の温度で処理する場合には、この
工程において上記のように粗面化された面上にＣｕ2 Ｏ
膜を形成することが可能となり、上記のＣｕ2 Ｏ膜の形
成のための熱処理工程を省略することができる。
【００３６】上記の本実施形態の半導体装置の製造方法
によれば、リードフレームとして銅を主成分とする合金
を用いる場合に、リードフレームの封止樹脂との密着面
の少なくとも一部を粗面化し、この粗面化された面上に
ＣｕＯ生成防止膜としてＣｕ 2 Ｏ膜を形成することか
ら、アンカー効果により密着性を高めて封止樹脂とリー
ドとの接着の機械的強度を増加させ、さらに、リードフ
レームの表面に封止樹脂との界面剥がれの原因となるＣ
ｕＯ層が形成されるのを防止することが可能となり、半
導体装置の耐湿性を向上させることができる。
によれば、リードフレームとして銅を主成分とする合金
を用いる場合に、リードフレームの封止樹脂との密着面
の少なくとも一部を粗面化し、この粗面化された面上に
ＣｕＯ生成防止膜としてＣｕ 2 Ｏ膜を形成することか
ら、アンカー効果により密着性を高めて封止樹脂とリー
ドとの接着の機械的強度を増加させ、さらに、リードフ
レームの表面に封止樹脂との界面剥がれの原因となるＣ
ｕＯ層が形成されるのを防止することが可能となり、半
導体装置の耐湿性を向上させることができる。
【００３７】実施例 （試料Ａ（本発明）の作成）２％のスズと０．２％のニ
ッケルを含有する銅合金を厚さ０．１５〜０．２ｍｍ程
度に圧延して得たリードフレーム用基材上にレジスト膜
をパターニング形成してエッチング処理を施し、リード
とダイパッドを有するリードフレームのパターンに加工
し、リードのインナーリード部分に部分銀メッキ処理を
施した後、上記の銀メッキ部分をマスクＭで保護し、銀
メッキ処理面の裏面側を支持板で支えながら、マコービ
ーズを含有する研磨剤を、２．０ｋｇｆ／ｃｍ2 程度の
エアー圧力で吹きつける液体ホーニング処理で表面荒さ
が０．３μｍ程度となるように、粗面化した。さらに、
リードフレーム用基材のインナーリードの銀メッキ処理
面を支持板で支えながら、銀メッキ処理面の裏面側を粗
面化した。
ッケルを含有する銅合金を厚さ０．１５〜０．２ｍｍ程
度に圧延して得たリードフレーム用基材上にレジスト膜
をパターニング形成してエッチング処理を施し、リード
とダイパッドを有するリードフレームのパターンに加工
し、リードのインナーリード部分に部分銀メッキ処理を
施した後、上記の銀メッキ部分をマスクＭで保護し、銀
メッキ処理面の裏面側を支持板で支えながら、マコービ
ーズを含有する研磨剤を、２．０ｋｇｆ／ｃｍ2 程度の
エアー圧力で吹きつける液体ホーニング処理で表面荒さ
が０．３μｍ程度となるように、粗面化した。さらに、
リードフレーム用基材のインナーリードの銀メッキ処理
面を支持板で支えながら、銀メッキ処理面の裏面側を粗
面化した。
【００３８】次に、インナーリードのポリイミドテープ
による固定、ディプレス加工を行った後、空気中で２５
０℃、５分の熱処理を施し、上記のように粗面化された
面上にＣｕ2 Ｏ膜を形成した。次に、熱硬化樹脂により
リードフレームのダイパッド上に半導体チップを固着
し、ワイヤボインディング工程、樹脂封止工程、トリミ
ング工程、フォーミング工程を経て、半導体装置を作成
した。
による固定、ディプレス加工を行った後、空気中で２５
０℃、５分の熱処理を施し、上記のように粗面化された
面上にＣｕ2 Ｏ膜を形成した。次に、熱硬化樹脂により
リードフレームのダイパッド上に半導体チップを固着
し、ワイヤボインディング工程、樹脂封止工程、トリミ
ング工程、フォーミング工程を経て、半導体装置を作成
した。
【００３９】（試料Ｂ（比較例）の作成）試料Ａに対し
て、粗面化処理および熱処理を行わなかったこと以外は
上記と同様の工程により、試料Ｂを作成した。
て、粗面化処理および熱処理を行わなかったこと以外は
上記と同様の工程により、試料Ｂを作成した。
【００４０】（耐湿性試験）上記で作成した試料Ａ，Ｂ
を温度８５℃、湿度６５％の条件下に２４時間処理し、
はんだリフロー処理を行った結果、試料Ａは試料Ｂの２
倍以上の寿命を有しているという結果を得た。
を温度８５℃、湿度６５％の条件下に２４時間処理し、
はんだリフロー処理を行った結果、試料Ａは試料Ｂの２
倍以上の寿命を有しているという結果を得た。
【００４１】本発明は、ＭＯＳトランジスタ系半導体装
置、バイポーラ系半導体装置、ＢｉＣＭＯＳ系半導体装
置、ロジックとメモリを搭載した半導体装置などの各半
導体装置用のリードフレームの製造方法に適用すること
ができ、上記の半導体装置の製造方法に適用することが
できる。
置、バイポーラ系半導体装置、ＢｉＣＭＯＳ系半導体装
置、ロジックとメモリを搭載した半導体装置などの各半
導体装置用のリードフレームの製造方法に適用すること
ができ、上記の半導体装置の製造方法に適用することが
できる。
【００４２】本発明のリードフレームとそれを用いた半
導体装置の製造方法は上記の実施の形態に限定されな
い。例えば、パッケージ形態としては、ＱＦＰに限ら
ず、ＴＣＰなどのＳＭＤ、あるいは、ＴＨＤとして、リ
ードを有するパッケージ形態であればよい。また、Ｃｕ
Ｏ生成防止膜としては、Ｃｕ2 Ｏ膜の他、例えばＴｉ含
有膜を形成することも可能であり、この場合には、Ｔｉ
含有膜が紫外線を照射すると表面に付着した油分を分解
する触媒として働くことからリードフレームの表面を清
浄な状態にして封止樹脂との密着性をさらに高めること
ができる。その他、本発明の要旨を逸脱しない範囲で種
々の変更が可能である。
導体装置の製造方法は上記の実施の形態に限定されな
い。例えば、パッケージ形態としては、ＱＦＰに限ら
ず、ＴＣＰなどのＳＭＤ、あるいは、ＴＨＤとして、リ
ードを有するパッケージ形態であればよい。また、Ｃｕ
Ｏ生成防止膜としては、Ｃｕ2 Ｏ膜の他、例えばＴｉ含
有膜を形成することも可能であり、この場合には、Ｔｉ
含有膜が紫外線を照射すると表面に付着した油分を分解
する触媒として働くことからリードフレームの表面を清
浄な状態にして封止樹脂との密着性をさらに高めること
ができる。その他、本発明の要旨を逸脱しない範囲で種
々の変更が可能である。
【００４３】
【発明の効果】上記のように、本発明によれば、リード
フレームとして銅を主成分とする合金を用いる場合に、
リードフレームの封止樹脂との密着面の少なくとも一部
を粗面化し、この粗面化された面上にＣｕＯ生成防止膜
を形成することから、アンカー効果により密着性を高め
て封止樹脂とリードとの接着の機械的強度を増加させ、
さらに、リードフレームの表面に封止樹脂との界面剥が
れの原因となるＣｕＯ層が形成されるのを防止すること
が可能となり、半導体装置の耐湿性を向上させることが
できる。
フレームとして銅を主成分とする合金を用いる場合に、
リードフレームの封止樹脂との密着面の少なくとも一部
を粗面化し、この粗面化された面上にＣｕＯ生成防止膜
を形成することから、アンカー効果により密着性を高め
て封止樹脂とリードとの接着の機械的強度を増加させ、
さらに、リードフレームの表面に封止樹脂との界面剥が
れの原因となるＣｕＯ層が形成されるのを防止すること
が可能となり、半導体装置の耐湿性を向上させることが
できる。
【図面の簡単な説明】
【図１】図１は本実施形態にかかるリードフレームおよ
び半導体装置の断面図である。
び半導体装置の断面図である。
【図２】図２は本実施形態にかかるリードフレームおよ
び半導体装置の製造方法の製造工程を示す断面図であ
り、（ａ）はリードフレームパターン加工工程まで、
（ｂ）はインナーリードの銀メッキ処理工程までを示
す。
び半導体装置の製造方法の製造工程を示す断面図であ
り、（ａ）はリードフレームパターン加工工程まで、
（ｂ）はインナーリードの銀メッキ処理工程までを示
す。
【図３】図３は図２の続きの工程を示す断面図であり、
（ｃ）はリードフレームの粗面化処理工程まで、（ｄ）
はＣｕＯ生成防止膜の形成工程までをそれぞれ示す。
（ｃ）はリードフレームの粗面化処理工程まで、（ｄ）
はＣｕＯ生成防止膜の形成工程までをそれぞれ示す。
【図４】図４（ａ）は短冊状のリードフレーム基板とマ
スクの模式図であり、図４（ｂ）は図３（ｃ）の粗面化
処理における処理方法を説明する模式図である。
スクの模式図であり、図４（ｂ）は図３（ｃ）の粗面化
処理における処理方法を説明する模式図である。
【図５】図５は図３（ｃ）の粗面化処理における処理方
法を説明する模式図である。
法を説明する模式図である。
【図６】図６は図３の続きの工程を示す断面図であり、
（ｅ）はワイヤボンディング工程まで、（ｆ）は樹脂封
止工程までを示す。
（ｅ）はワイヤボンディング工程まで、（ｆ）は樹脂封
止工程までを示す。
【図７】図７は図６の続きの工程を示す断面図であり、
（ｇ）はトリミング工程まで、（ｈ）はフォーミング工
程までをそれぞれ示す。
（ｇ）はトリミング工程まで、（ｈ）はフォーミング工
程までをそれぞれ示す。
【図８】図８は従来例にかかるリードフレームおよび半
導体装置の製造方法の製造工程を示す断面図であり、
（ａ）はリードフレームパターン加工工程まで、（ｂ）
はインナーリードの銀メッキ処理工程までを示す。
導体装置の製造方法の製造工程を示す断面図であり、
（ａ）はリードフレームパターン加工工程まで、（ｂ）
はインナーリードの銀メッキ処理工程までを示す。
【図９】図９は図８の続きの工程を示す断面図であり、
（ｃ）はワイヤボンディング工程まで、（ｄ）は樹脂封
止工程までを示す。
（ｃ）はワイヤボンディング工程まで、（ｄ）は樹脂封
止工程までを示す。
【図１０】図１０は図９の続きの工程を示す断面図であ
り、（ｅ）はトリミング工程まで、（ｆ）はフォーミン
グ工程までをそれぞれ示す。
り、（ｅ）はトリミング工程まで、（ｆ）はフォーミン
グ工程までをそれぞれ示す。
【図１１】図１１は従来例における問題点を説明するた
めの模式図である。
めの模式図である。
１…リードフレーム、１ａ…リード、１ｂ…ダイパッ
ド、１ｃ…インナーリード、２…粗面化されてＣｕ2 Ｏ
膜に被覆された面、３…半導体チップ、４…ワイヤボン
ディング、５…封止樹脂、６…Ｃｕ2 Ｏ膜、７…ＣｕＯ
膜、１０…リードフレーム用基材、２０…支持板、２１
…ノズル、２２…研磨剤、Ｍ…マスク。
ド、１ｃ…インナーリード、２…粗面化されてＣｕ2 Ｏ
膜に被覆された面、３…半導体チップ、４…ワイヤボン
ディング、５…封止樹脂、６…Ｃｕ2 Ｏ膜、７…ＣｕＯ
膜、１０…リードフレーム用基材、２０…支持板、２１
…ノズル、２２…研磨剤、Ｍ…マスク。
Claims (10)
- 【請求項１】リードフレームのダイパッド上に半導体チ
ップが固着され、封止樹脂で封止された半導体装置の製
造方法であって、 Ｃｕを主成分とする合金からなるリードフレーム用基材
をパターン加工してリードとダイパッドを有するリード
フレームを形成する工程と、 前記リードフレームの前記封止樹脂との密着面の少なく
とも一部を粗面化する工程と、 前記粗面化された面上にＣｕＯ生成防止膜を形成する工
程と、 前記ダイパッド上に半導体チップを固着する工程と、 前記リードと前記半導体チップとをワイヤボンディング
する工程と、 前記リードフレームの粗面化されてＣｕＯ生成防止膜が
形成された面と密着させながら、前記半導体チップと前
記ワイヤボンディング部分を封止する封止樹脂を形成す
る工程とを有する半導体装置の製造方法。 - 【請求項２】前記リードフレームを粗面化する工程にお
いては、前記リードフレームの一方の面を支持板で支え
ながら他方の面に研磨剤を吹きつけて当該他方の面を粗
面化する請求項１記載の半導体装置の製造方法。 - 【請求項３】前記リードフレームを粗面化する工程の前
に、前記リードフレームのインナーリードに銀メッキ処
理を施す工程をさらに有し、 前記リードフレームを粗面化する工程においては、前記
銀メッキ処理された部分をマスクで保護しながら行う請
求項１記載の半導体装置の製造方法。 - 【請求項４】前記リードフレームを粗面化する工程にお
いては、前記銀メッキ処理された部分をマスクで保護し
ながら前記リードフレームの両面を粗面化する請求項３
記載の半導体装置の製造方法。 - 【請求項５】前記リードフレームを粗面化する工程が、
前記リードフレームの一方の面を支持板で支えながら他
方の面に研磨剤を吹きつけて当該他方の面を粗面化する
工程と、前記リードフレームの他方の面を支持板で支え
ながら前記一方の面に研磨剤を吹きつけて当該一方の面
を粗面化する工程とを有する請求項４記載の半導体装置
の製造方法。 - 【請求項６】前記リードフレームを粗面化する工程にお
いては、液体ホーニング処理により粗面化する請求項１
記載の半導体装置の製造方法。 - 【請求項７】前記リードフレームを粗面化する工程にお
いては、ドライブラスト処理により粗面化する請求項１
記載の半導体装置の製造方法。 - 【請求項８】前記ＣｕＯ生成防止膜がＣｕ2 Ｏ膜である
請求項１記載の半導体装置の製造方法。 - 【請求項９】前記ＣｕＯ生成防止膜を形成する工程を、
前記半導体チップの固着工程あるいは前記ワイヤボンデ
ィング工程と同時に行う請求項８記載の半導体装置の製
造方法。 - 【請求項１０】前記ＣｕＯ生成防止膜がＴｉ含有膜であ
る請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23723598A JP2000068303A (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23723598A JP2000068303A (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068303A true JP2000068303A (ja) | 2000-03-03 |
Family
ID=17012400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23723598A Pending JP2000068303A (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068303A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
| CN100347853C (zh) * | 2003-08-07 | 2007-11-07 | 富士通株式会社 | 引线框架及其制造方法以及半导体器件 |
| JP2010245417A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2013048280A (ja) * | 2012-10-30 | 2013-03-07 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2013532898A (ja) * | 2010-07-16 | 2013-08-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品 |
| US8664046B2 (en) | 2002-06-07 | 2014-03-04 | Fujitsu Semiconductor Limited | Manufacturing method thereof and a semiconductor device |
| WO2015001676A1 (ja) | 2013-07-05 | 2015-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1998
- 1998-08-24 JP JP23723598A patent/JP2000068303A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664046B2 (en) | 2002-06-07 | 2014-03-04 | Fujitsu Semiconductor Limited | Manufacturing method thereof and a semiconductor device |
| US8940583B2 (en) | 2002-06-07 | 2015-01-27 | Fujitsu Semiconductor Limited | Manufacturing method of a lead frame |
| JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
| CN100347853C (zh) * | 2003-08-07 | 2007-11-07 | 富士通株式会社 | 引线框架及其制造方法以及半导体器件 |
| JP2010245417A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US8994159B2 (en) | 2009-04-09 | 2015-03-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2013532898A (ja) * | 2010-07-16 | 2013-08-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品 |
| US9076781B2 (en) | 2010-07-16 | 2015-07-07 | Osram Opto Semiconductors Gmbh | Support device for a semiconductor chip and optoelectronic component with a carrier device and electronic component with a carrier device |
| JP2013048280A (ja) * | 2012-10-30 | 2013-03-07 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2015001676A1 (ja) | 2013-07-05 | 2015-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9607940B2 (en) | 2013-07-05 | 2017-03-28 | Renesas Electronics Corporation | Semiconductor device |
| US9922905B2 (en) | 2013-07-05 | 2018-03-20 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1480270B1 (en) | Packaging component and semiconductor package | |
| US6534849B1 (en) | Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same | |
| KR100347706B1 (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
| JP2000031365A (ja) | 選択的なパラジウムめっきを有するリ―ドフレ―ム | |
| US7309909B2 (en) | Leadframes for improved moisture reliability of semiconductor devices | |
| JPS6231819B2 (ja) | ||
| JP2004119726A (ja) | 回路装置の製造方法 | |
| JP4670931B2 (ja) | リードフレーム | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JP2000068303A (ja) | 半導体装置の製造方法 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP3618316B2 (ja) | 半導体装置の製造方法 | |
| JPH1140720A (ja) | 回路部材および該回路部材を用いた樹脂封止型半導体装置 | |
| TWI231019B (en) | Lead frame and manufacturing method thereof and a semiconductor device | |
| JPH06112363A (ja) | 半導体パッケージ | |
| JP5299411B2 (ja) | リードフレームの製造方法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP3143081B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JP3402416B2 (ja) | 半導体パッケ−ジの製造法 | |
| JPH10289973A (ja) | リードフレームの表面処理方法 | |
| JP2002176124A (ja) | 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JP2000068433A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
| JP2005116886A (ja) | 半導体装置の製造方法 |