JP2001134326A - 電子負荷装置 - Google Patents
電子負荷装置Info
- Publication number
- JP2001134326A JP2001134326A JP31362499A JP31362499A JP2001134326A JP 2001134326 A JP2001134326 A JP 2001134326A JP 31362499 A JP31362499 A JP 31362499A JP 31362499 A JP31362499 A JP 31362499A JP 2001134326 A JP2001134326 A JP 2001134326A
- Authority
- JP
- Japan
- Prior art keywords
- under test
- device under
- current
- terminal voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 一次電池，二次電池，コンデンサ等に対する
電子負荷装置に関し、０Ｖ近傍の端子電圧の場合でも電
子負荷装置として電流を流すことを可能とする。 【解決手段】 一次電池，二次電池，コンデンサ等を被
試験装置５の負荷として動作するトランジスタ３と、こ
のトランジスタ３に電流設定値の電流ＩINを流すように
制御する制御回路２とを含む電子負荷装置であって、被
試験装置５の端子電圧にバイアス電圧ＶB を加算するバ
イアス電源回路６を設けた構成とする。
電子負荷装置に関し、０Ｖ近傍の端子電圧の場合でも電
子負荷装置として電流を流すことを可能とする。 【解決手段】 一次電池，二次電池，コンデンサ等を被
試験装置５の負荷として動作するトランジスタ３と、こ
のトランジスタ３に電流設定値の電流ＩINを流すように
制御する制御回路２とを含む電子負荷装置であって、被
試験装置５の端子電圧にバイアス電圧ＶB を加算するバ
イアス電源回路６を設けた構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、一次電池，二次電
池，コンデンサ等の被試験装置の負荷として、該被試験
装置から電流を流して、放電特性等を試験する為の電子
負荷装置に関し、特に、低電圧の被試験装置に対して
も、その端子電圧が０Ｖ或いはそれに近い状態でも電流
を流すことができる電子負荷装置に関する。
池，コンデンサ等の被試験装置の負荷として、該被試験
装置から電流を流して、放電特性等を試験する為の電子
負荷装置に関し、特に、低電圧の被試験装置に対して
も、その端子電圧が０Ｖ或いはそれに近い状態でも電流
を流すことができる電子負荷装置に関する。
【０００２】
【従来の技術】図６は従来例の説明図であり、５１は電
子負荷装置、５２は制御回路、５３はトランジスタ、５
４は演算増幅器、５５は被試験装置、Ｒ１，Ｒ２は抵抗
を示す。電子負荷装置５１は、制御回路５２と、トラン
ジスタ５３と、演算増幅器５４と抵抗Ｒ１，Ｒ２とを含
む構成について示し、又被試験装置５５は、一次電池，
二次電池，コンデンサ等の放電電流を負荷に流すことが
できるものである。
子負荷装置、５２は制御回路、５３はトランジスタ、５
４は演算増幅器、５５は被試験装置、Ｒ１，Ｒ２は抵抗
を示す。電子負荷装置５１は、制御回路５２と、トラン
ジスタ５３と、演算増幅器５４と抵抗Ｒ１，Ｒ２とを含
む構成について示し、又被試験装置５５は、一次電池，
二次電池，コンデンサ等の放電電流を負荷に流すことが
できるものである。
【０００３】電子負荷装置５１の制御回路５２は、被試
験装置５５に流れる電流の設定値を演算増幅器５４に入
力し、トランジスタ５３に流れる電流を抵抗Ｒ１により
検出して演算増幅器５４に入力する。従って、演算増幅
器５４は、電流設定値と電流検出値との差分に対応して
トランジスタ５３を制御し、被試験装置５５から電流設
定値の電流を流すことができる。この電流設定値は、被
試験装置５５の電流容量等に対応して予め制御回路２に
設定することができる。
験装置５５に流れる電流の設定値を演算増幅器５４に入
力し、トランジスタ５３に流れる電流を抵抗Ｒ１により
検出して演算増幅器５４に入力する。従って、演算増幅
器５４は、電流設定値と電流検出値との差分に対応して
トランジスタ５３を制御し、被試験装置５５から電流設
定値の電流を流すことができる。この電流設定値は、被
試験装置５５の電流容量等に対応して予め制御回路２に
設定することができる。
【０００４】
【発明が解決しようとする課題】電子回路の動作電圧の
低下に対応して、その動作電源電圧は、例えば、５Ｖ，
３Ｖ，１，２Ｖ等に次第に低下する傾向にある。このよ
うな低電圧の被試験装置５５の放電特性を試験する場合
の負荷は、低抵抗であることが必要となる。又被試験装
置５５には、トランジスタ５３と抵抗Ｒ１と接続線の抵
抗分とが接続され、それらの合成インピーダンスが零で
はないから、低電圧の被試験装置５５から所望の大きさ
の電流で放電させることが困難となる。又一次電池や二
次電池の過放電時の０Ｖ付近の特性試験に於いても、所
望の電流を放電させることが困難であり、又コンデンサ
を被試験装置５５として、その端子電圧が０Ｖとなるま
で放電させることが不可能であった。
低下に対応して、その動作電源電圧は、例えば、５Ｖ，
３Ｖ，１，２Ｖ等に次第に低下する傾向にある。このよ
うな低電圧の被試験装置５５の放電特性を試験する場合
の負荷は、低抵抗であることが必要となる。又被試験装
置５５には、トランジスタ５３と抵抗Ｒ１と接続線の抵
抗分とが接続され、それらの合成インピーダンスが零で
はないから、低電圧の被試験装置５５から所望の大きさ
の電流で放電させることが困難となる。又一次電池や二
次電池の過放電時の０Ｖ付近の特性試験に於いても、所
望の電流を放電させることが困難であり、又コンデンサ
を被試験装置５５として、その端子電圧が０Ｖとなるま
で放電させることが不可能であった。
【０００５】本発明は、前述のような問題点を解決し、
低電圧の被試験装置から負荷に電流を流して放電特性等
を試験すると共に、端子電圧が０Ｖ程度に低下した場合
でも、電流を流すことが可能な電子負荷装置を提供する
ことを目的とする。
低電圧の被試験装置から負荷に電流を流して放電特性等
を試験すると共に、端子電圧が０Ｖ程度に低下した場合
でも、電流を流すことが可能な電子負荷装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明の電子負荷装置
は、（１）電池，コンデンサ等の被試験装置５の負荷と
して動作するトランジスタ３と、電流設定値に従った電
流をトランジスタ３に流すように制御する制御回路２と
を含む電子負荷装置１であって、被試験装置５の端子電
圧に、この端子電圧と同一の極性のバイアス電圧ＶB を
加算するバイアス電源回路６を設けた構成とする。
は、（１）電池，コンデンサ等の被試験装置５の負荷と
して動作するトランジスタ３と、電流設定値に従った電
流をトランジスタ３に流すように制御する制御回路２と
を含む電子負荷装置１であって、被試験装置５の端子電
圧に、この端子電圧と同一の極性のバイアス電圧ＶB を
加算するバイアス電源回路６を設けた構成とする。
【０００７】又（２）バイアス電源回路６は、被試験装
置５の端子電圧を検出し、この端子電圧が設定値以下に
低下した時に、バイアス電圧ＶB を低下又は出力停止と
する構成を備えることができる。
置５の端子電圧を検出し、この端子電圧が設定値以下に
低下した時に、バイアス電圧ＶB を低下又は出力停止と
する構成を備えることができる。
【０００８】又（３）被試験装置５の端子電圧を検出
し、この端子電圧が設定値以下に低下した時に、この被
試験装置５とトランジスタ３との間を切り離す保護スイ
ッチを設けることができる。
し、この端子電圧が設定値以下に低下した時に、この被
試験装置５とトランジスタ３との間を切り離す保護スイ
ッチを設けることができる。
【０００９】又（４）制御回路２は、被試験装置５の端
子電圧を検出し、この端子電圧が設定値以下に低下した
時に、トランジスタ３をオフ状態に制御する構成を備え
ることができる。
子電圧を検出し、この端子電圧が設定値以下に低下した
時に、トランジスタ３をオフ状態に制御する構成を備え
ることができる。
【００１０】又（５）電流検出値と電流設定値とを比較
してトランジスタを制御する演算増幅器と、被試験装置
の端子電圧を検出し、この端子電圧に対応した電流設定
値を出力する制御回路とを備えることができる。
してトランジスタを制御する演算増幅器と、被試験装置
の端子電圧を検出し、この端子電圧に対応した電流設定
値を出力する制御回路とを備えることができる。
【００１１】
【発明の実施の形態】図１は本発明の原理説明図であ
り、１は電子負荷装置、２は制御回路、３はトランジス
タ、４は演算増幅器、５は被試験装置、６はバイアス電
源回路、Ｒ１，Ｒ２は抵抗を示す。又被試験装置５から
電子負荷装置１への入力電圧をＶIN、電子負荷装置１へ
の入力電流をＩIN、バイアス電源回路６からのバイアス
電圧をＶ B 、トランジスタ３のコレクタ・エミッタ間電
圧をＶCE、抵抗Ｒ１の入力電流Ｉ INによる端子電圧をＶ
R として示す。
り、１は電子負荷装置、２は制御回路、３はトランジス
タ、４は演算増幅器、５は被試験装置、６はバイアス電
源回路、Ｒ１，Ｒ２は抵抗を示す。又被試験装置５から
電子負荷装置１への入力電圧をＶIN、電子負荷装置１へ
の入力電流をＩIN、バイアス電源回路６からのバイアス
電圧をＶ B 、トランジスタ３のコレクタ・エミッタ間電
圧をＶCE、抵抗Ｒ１の入力電流Ｉ INによる端子電圧をＶ
R として示す。
【００１２】バイアス電源回路６を設けない場合、被試
験装置５と電子負荷装置１との接続線の抵抗をＲL と
し、被試験装置５から電流ＩINを流す為には、 ＶIN＞ＩIN（ＲL ＋Ｒ１）＋ＶCE …（１） の条件が必要である。又トランジスタ３を電界効果トラ
ンジスタ（ＦＥＴ）とした場合、そのオン抵抗をＲONと
すると、 ＶIN＞ＩIN（ＲL ＋Ｒ１＋ＲON） …（２） の条件が必要である。
験装置５と電子負荷装置１との接続線の抵抗をＲL と
し、被試験装置５から電流ＩINを流す為には、 ＶIN＞ＩIN（ＲL ＋Ｒ１）＋ＶCE …（１） の条件が必要である。又トランジスタ３を電界効果トラ
ンジスタ（ＦＥＴ）とした場合、そのオン抵抗をＲONと
すると、 ＶIN＞ＩIN（ＲL ＋Ｒ１＋ＲON） …（２） の条件が必要である。
【００１３】従って、電子負荷装置１に入力される被試
験装置５からの入力電圧ＶINが、前述の条件以下である
と、所望の電流ＩINを流すことができなくなる。即ち、
被試験装置５が低電圧の一次電池，二次電池の場合、特
に端子電圧が０Ｖ近くになる場合は、電流ＩINを流すこ
とができなくなる。
験装置５からの入力電圧ＶINが、前述の条件以下である
と、所望の電流ＩINを流すことができなくなる。即ち、
被試験装置５が低電圧の一次電池，二次電池の場合、特
に端子電圧が０Ｖ近くになる場合は、電流ＩINを流すこ
とができなくなる。
【００１４】そこで、バイアス電圧ＶB を、 ＶB ≧ＩIN（ＲL ＋Ｒ１）＋ＶCE …（３） に設定するか、又はトランジスタ３を電界効果トランジ
スタ（ＦＥＴ）とした場合に、 ＶB ≧ＩIN（ＲL ＋Ｒ１＋ＲON） …（４） に設定し、被試験装置５の端子電圧にバイアス電圧ＶB
を加算するように直列的にバイアス電源回路６を接続し
て、電子負荷装置１の内部インピーダンスを補償すもの
である。それにより、低電圧の被試験装置５であって
も、又端子電圧が０Ｖの場合でも、電流ＩINを流すこと
ができる。例えば、コンデンサを被試験装置５とした場
合、完全放電により端子電圧を０Ｖとすることがある
が、このような０Ｖの場合でも、前述のバイアス電源回
路６を接続することによって、電子負荷装置１により被
試験装置５に電流を流すことができる。
スタ（ＦＥＴ）とした場合に、 ＶB ≧ＩIN（ＲL ＋Ｒ１＋ＲON） …（４） に設定し、被試験装置５の端子電圧にバイアス電圧ＶB
を加算するように直列的にバイアス電源回路６を接続し
て、電子負荷装置１の内部インピーダンスを補償すもの
である。それにより、低電圧の被試験装置５であって
も、又端子電圧が０Ｖの場合でも、電流ＩINを流すこと
ができる。例えば、コンデンサを被試験装置５とした場
合、完全放電により端子電圧を０Ｖとすることがある
が、このような０Ｖの場合でも、前述のバイアス電源回
路６を接続することによって、電子負荷装置１により被
試験装置５に電流を流すことができる。
【００１５】図２は本発明の第１の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、７はバイア
ス電源回路、７−１は直流電源、７−２はスイッチング
トランジスタ、７−３はコンデンサ、７−４はトラン
ス、７−５，７−６はダイオード、７−７はチョークコ
イル、７−８はコンデンサ、７−９は制御回路であり、
フォワードコンバータの構成を適用した場合の要部を示
す。即ち、コンデンサ７−８の両端の電圧（バイアス電
圧ＶB ）を制御回路７−９により検出し、設定された電
圧となるように、スイッチングトランジスタ７−２のオ
ン期間を制御し、トランス７−４の一次巻線に流れる電
流をオン，オフし、そのトランス７−４の二次巻線に誘
起する電圧を、ダイオード７−５，７−６とチョークコ
イル７−７とコンデンサ７−８とからなる整流平滑回路
により整流出力するものである。
であり、図１と同一符号は同一部分を示し、７はバイア
ス電源回路、７−１は直流電源、７−２はスイッチング
トランジスタ、７−３はコンデンサ、７−４はトラン
ス、７−５，７−６はダイオード、７−７はチョークコ
イル、７−８はコンデンサ、７−９は制御回路であり、
フォワードコンバータの構成を適用した場合の要部を示
す。即ち、コンデンサ７−８の両端の電圧（バイアス電
圧ＶB ）を制御回路７−９により検出し、設定された電
圧となるように、スイッチングトランジスタ７−２のオ
ン期間を制御し、トランス７−４の一次巻線に流れる電
流をオン，オフし、そのトランス７−４の二次巻線に誘
起する電圧を、ダイオード７−５，７−６とチョークコ
イル７−７とコンデンサ７−８とからなる整流平滑回路
により整流出力するものである。
【００１６】なお、バイアス電源回路７は、フォワード
コンバータ構成のみでなく、設定されたバイアス電圧Ｖ
B を出力できる他の構成のスイッチング電源装置も適用
可能である。所定のバイアス電圧ＶB を出力することが
できる。
コンバータ構成のみでなく、設定されたバイアス電圧Ｖ
B を出力できる他の構成のスイッチング電源装置も適用
可能である。所定のバイアス電圧ＶB を出力することが
できる。
【００１７】このバイアス電源回路７の＋側をトランジ
スタ３に、又−側を被試験装置５側にそれぞれ接続し、
被試験装置５の端子電圧にバイアス電圧ＶB を加算す
る。このバイアス電圧ＶB は、前述のように、トランジ
スタ３のコレクタ・エミッタ間電圧ＶCEと、抵抗Ｒ１の
電圧降下ＶR と、接続線の抵抗による電圧降下とを補償
する値とすることにより、被試験装置５の端子電圧が低
電圧の場合でも又０Ｖの場合でも、トランジスタ３を介
して電流ＩINを流すことができる。この場合の電流ＩIN
は、制御回路２から演算増幅器４に入力する電流設定値
に対応して制御される。
スタ３に、又−側を被試験装置５側にそれぞれ接続し、
被試験装置５の端子電圧にバイアス電圧ＶB を加算す
る。このバイアス電圧ＶB は、前述のように、トランジ
スタ３のコレクタ・エミッタ間電圧ＶCEと、抵抗Ｒ１の
電圧降下ＶR と、接続線の抵抗による電圧降下とを補償
する値とすることにより、被試験装置５の端子電圧が低
電圧の場合でも又０Ｖの場合でも、トランジスタ３を介
して電流ＩINを流すことができる。この場合の電流ＩIN
は、制御回路２から演算増幅器４に入力する電流設定値
に対応して制御される。
【００１８】又バイアス電源回路７としてスイッチング
電源装置を用いた場合、トランジスタ３や制御回路２等
の障害により、設定電流を超える過電流が流れると、被
試験装置５が焼損する場合があるが、スイッチング電源
装置には過電流保護機能を備えている場合が一般的であ
り、例えば、電流ＩINを検出し、設定値を超えた過電流
状態となると、制御回路７−９によりスイッチングトラ
ンジスタ７−２のオン期間を短くして出力電圧を垂下さ
せる。即ち、バイアス電圧ＶB を垂下させて、電流ＩIN
を制限することができる。従って、被試験装置５を保護
することができる。
電源装置を用いた場合、トランジスタ３や制御回路２等
の障害により、設定電流を超える過電流が流れると、被
試験装置５が焼損する場合があるが、スイッチング電源
装置には過電流保護機能を備えている場合が一般的であ
り、例えば、電流ＩINを検出し、設定値を超えた過電流
状態となると、制御回路７−９によりスイッチングトラ
ンジスタ７−２のオン期間を短くして出力電圧を垂下さ
せる。即ち、バイアス電圧ＶB を垂下させて、電流ＩIN
を制限することができる。従って、被試験装置５を保護
することができる。
【００１９】図３は本発明の第２の実施の形態の説明図
であり、１１は電子負荷装置、１２は制御回路、１３は
トランジスタ、１４は演算増幅器、１５は被試験装置、
１６はバイアス電源回路、１７は演算増幅器、Ｒ１，Ｒ
２，Ｒ３は抵抗を示す。この実施の形態は、バイアス電
源回路１６からのバイアス電圧ＶB を被試験装置５の端
子電圧に加算するように接続し、被試験装置１５の端子
電圧と設定電圧ＶS とを演算増幅器１７により比較し、
端子電圧が設定電圧ＶS 以下に低下した時に、被試験装
置１５の放電終了として、過放電防止又は逆充電防止の
為に、バイアス電源回路１６からのバイアス電圧ＶB を
低下或いはバイアス電圧ＶB の出力停止を行う場合を示
す。
であり、１１は電子負荷装置、１２は制御回路、１３は
トランジスタ、１４は演算増幅器、１５は被試験装置、
１６はバイアス電源回路、１７は演算増幅器、Ｒ１，Ｒ
２，Ｒ３は抵抗を示す。この実施の形態は、バイアス電
源回路１６からのバイアス電圧ＶB を被試験装置５の端
子電圧に加算するように接続し、被試験装置１５の端子
電圧と設定電圧ＶS とを演算増幅器１７により比較し、
端子電圧が設定電圧ＶS 以下に低下した時に、被試験装
置１５の放電終了として、過放電防止又は逆充電防止の
為に、バイアス電源回路１６からのバイアス電圧ＶB を
低下或いはバイアス電圧ＶB の出力停止を行う場合を示
す。
【００２０】又制御回路１２からの電流設定値に従って
トランジスタ１３が制御され、被試験装置１５からの電
流ＩINを電流設定値となるように制御する電子負荷装置
１１としての動作は、前述の実施の形態と同様である。
又バイアス電源回路１６は、前述のように、スイッチン
グ電源装置を用いた場合、制御回路７−９（図２参照）
の制御によってスイッチングトランジスタ７−２をオフ
とし、被試験装置１５に流れる電流ＩINを零として、被
試験装置１５がバイアス電圧ＶB により逆充電されるの
を防止することができる。
トランジスタ１３が制御され、被試験装置１５からの電
流ＩINを電流設定値となるように制御する電子負荷装置
１１としての動作は、前述の実施の形態と同様である。
又バイアス電源回路１６は、前述のように、スイッチン
グ電源装置を用いた場合、制御回路７−９（図２参照）
の制御によってスイッチングトランジスタ７−２をオフ
とし、被試験装置１５に流れる電流ＩINを零として、被
試験装置１５がバイアス電圧ＶB により逆充電されるの
を防止することができる。
【００２１】図４は本発明の第３の実施の形態の説明図
であり、２１は電子負荷装置、２２は制御回路、２３は
トランジスタ、２４は演算増幅器、２５は被試験装置、
２６はバイアス電源回路、２７は演算増幅器、２８はリ
レー等のスイッチ回路、２９はダイオード、３０はラッ
チ回路、ｒｓはパワーオンリセット等のリセット信号を
示す。
であり、２１は電子負荷装置、２２は制御回路、２３は
トランジスタ、２４は演算増幅器、２５は被試験装置、
２６はバイアス電源回路、２７は演算増幅器、２８はリ
レー等のスイッチ回路、２９はダイオード、３０はラッ
チ回路、ｒｓはパワーオンリセット等のリセット信号を
示す。
【００２２】この実施の形態は、被試験装置２５の端子
電圧と設定電圧ＶS とを演算増幅器２７により比較し、
端子電圧が設定電圧ＶS 以下に低下した時の演算増幅器
２７の出力信号をラッチ回路３０によりラッチして、ス
イッチ回路２８をオフとし、被試験装置２５からの電流
ＩINを遮断する。それにより、被試験装置２５の過放電
を防止することができる。又バイアス電圧ＶB により被
試験装置２５の逆充電を防止することができる。又スイ
ッチ回路２８をリレーにより構成した場合、ラッチ回路
２８にリレーの駆動回路を含ませることができる。又ラ
ッチ回路２８は、リセット信号ｒｓによりリセットし、
それにより、スイッチ回路２８をオンとして、次の被試
験装置２５の放電試験を行うことができる。
電圧と設定電圧ＶS とを演算増幅器２７により比較し、
端子電圧が設定電圧ＶS 以下に低下した時の演算増幅器
２７の出力信号をラッチ回路３０によりラッチして、ス
イッチ回路２８をオフとし、被試験装置２５からの電流
ＩINを遮断する。それにより、被試験装置２５の過放電
を防止することができる。又バイアス電圧ＶB により被
試験装置２５の逆充電を防止することができる。又スイ
ッチ回路２８をリレーにより構成した場合、ラッチ回路
２８にリレーの駆動回路を含ませることができる。又ラ
ッチ回路２８は、リセット信号ｒｓによりリセットし、
それにより、スイッチ回路２８をオンとして、次の被試
験装置２５の放電試験を行うことができる。
【００２３】又演算増幅器２７による被試験装置２５の
端子電圧が設定値Ｖｓより低下したことを検出した検出
信号を制御回路２２に入力し、制御回路２２から演算増
幅器２４に入力する電流設定値を低減し、トランジスタ
２３に流れる電流を抑制するか、又はカットオフ状態に
制御して、電流ＩINを遮断することができる。
端子電圧が設定値Ｖｓより低下したことを検出した検出
信号を制御回路２２に入力し、制御回路２２から演算増
幅器２４に入力する電流設定値を低減し、トランジスタ
２３に流れる電流を抑制するか、又はカットオフ状態に
制御して、電流ＩINを遮断することができる。
【００２４】又ダイオード２９を被試験装置２５からの
入力電圧INに対して逆極性で接続し、バイアス電圧ＶB
をこのダイオード２９の順方向電圧にクランプして、低
電圧の被試験装置２５の逆充電を防止することもでき
る。この場合のダイオード２９は、電子負荷装置２１に
流すことができる最大電流Ｉｍａｘより大きい電流Ｉｒ
を流すことができる容量とし、又電子負荷装置２１に印
加される最大電圧Ｖｍａｘより大きい逆耐圧電圧を有す
る構成とすることができる。又ダイオード２９を複数直
列に接続してクランプ電圧を選定することもできる。
入力電圧INに対して逆極性で接続し、バイアス電圧ＶB
をこのダイオード２９の順方向電圧にクランプして、低
電圧の被試験装置２５の逆充電を防止することもでき
る。この場合のダイオード２９は、電子負荷装置２１に
流すことができる最大電流Ｉｍａｘより大きい電流Ｉｒ
を流すことができる容量とし、又電子負荷装置２１に印
加される最大電圧Ｖｍａｘより大きい逆耐圧電圧を有す
る構成とすることができる。又ダイオード２９を複数直
列に接続してクランプ電圧を選定することもできる。
【００２５】図５は本発明の第４の実施の形態の説明図
であり、３１は電子負荷装置、３２は制御回路、３３は
トランジスタ、３４は演算増幅器、３５は被試験装置、
３６はバイアス電圧ＶB を出力するバイアス電源回路、
３７は差動増幅器、Ｒ１〜Ｒ４は抵抗を示す。
であり、３１は電子負荷装置、３２は制御回路、３３は
トランジスタ、３４は演算増幅器、３５は被試験装置、
３６はバイアス電圧ＶB を出力するバイアス電源回路、
３７は差動増幅器、Ｒ１〜Ｒ４は抵抗を示す。
【００２６】図５の（Ｂ）は、全体構成を示す図５の
（Ａ）に於ける制御回路３２の構成の一例の要部を示
し、差動増幅器３７と被試験装置３５の両端子とを接続
線により接続する。差動増幅器３７は、接続線に重畳さ
れた同相ノイズを除去して被試験装置３５の両端子間の
電圧を検出し、抵抗Ｒ３，Ｒ４により分圧して、演算増
幅器３４に入力する。又演算増幅器３４に、前述の各実
施の形態と同様に、電流Ｉ INに対応する抵抗Ｒ１の両端
の電圧を入力するから、被試験装置３５の電圧に対応し
た電流ＩINを流すことができる。即ち、電子負荷装置３
１を定抵抗特性とすることができる。
（Ａ）に於ける制御回路３２の構成の一例の要部を示
し、差動増幅器３７と被試験装置３５の両端子とを接続
線により接続する。差動増幅器３７は、接続線に重畳さ
れた同相ノイズを除去して被試験装置３５の両端子間の
電圧を検出し、抵抗Ｒ３，Ｒ４により分圧して、演算増
幅器３４に入力する。又演算増幅器３４に、前述の各実
施の形態と同様に、電流Ｉ INに対応する抵抗Ｒ１の両端
の電圧を入力するから、被試験装置３５の電圧に対応し
た電流ＩINを流すことができる。即ち、電子負荷装置３
１を定抵抗特性とすることができる。
【００２７】このような構成により、バイアス電源回路
３６をスイッチング電源装置とし、バイアス電圧ＶB に
リップルが含まれる場合でも、被試験装置３５の電圧を
検出して電流ＩINを制御することから、バイアス電圧Ｖ
B に含まれるリップルの影響を受けない電流とすること
ができる。
３６をスイッチング電源装置とし、バイアス電圧ＶB に
リップルが含まれる場合でも、被試験装置３５の電圧を
検出して電流ＩINを制御することから、バイアス電圧Ｖ
B に含まれるリップルの影響を受けない電流とすること
ができる。
【００２８】又制御回路３２は、前述の定抵抗特性以外
に、定電流特性や定電力特性等となるように構成するこ
とも可能である。又電子負荷装置のトランジスタは、バ
イポーラトランジスタのみでなく、電界効果トランジス
タ等を用いることも可能であり、又設定したプログラム
に従って流れる電流ＩINを制御するように、制御回路を
構成することも可能である。又被試験装置が二次電池の
場合、充電装置と組合せて、充放電特性の試験を行う構
成とすることも可能である。
に、定電流特性や定電力特性等となるように構成するこ
とも可能である。又電子負荷装置のトランジスタは、バ
イポーラトランジスタのみでなく、電界効果トランジス
タ等を用いることも可能であり、又設定したプログラム
に従って流れる電流ＩINを制御するように、制御回路を
構成することも可能である。又被試験装置が二次電池の
場合、充電装置と組合せて、充放電特性の試験を行う構
成とすることも可能である。
【００２９】
【発明の効果】以上説明したように、本発明は、一次電
池，二次電池，コンデンサ等の被試験装置５の負荷とし
て動作するトランジスタ３と、制御回路２とを含む電子
負荷装置１であって、被試験装置５の端子電圧にバイア
ス電圧ＶB を加算するように接続したバイアス電源回路
６を設けたものであり、このバイアス電圧ＶB により電
子負荷装置１の内部インピーダンスを補償することがで
きるから、被試験装置５が低電圧の場合或いは端子電圧
が０Ｖの場合でも、電流ＩINを流して、試験を行うこと
ができる。
池，二次電池，コンデンサ等の被試験装置５の負荷とし
て動作するトランジスタ３と、制御回路２とを含む電子
負荷装置１であって、被試験装置５の端子電圧にバイア
ス電圧ＶB を加算するように接続したバイアス電源回路
６を設けたものであり、このバイアス電圧ＶB により電
子負荷装置１の内部インピーダンスを補償することがで
きるから、被試験装置５が低電圧の場合或いは端子電圧
が０Ｖの場合でも、電流ＩINを流して、試験を行うこと
ができる。
【００３０】又被試験装置５の端子電圧が設定値以下に
低下した時に、バイアス電圧ＶB の低下或いは遮断或い
はトランジスタ３をオフさせることにより、被試験装置
５の端子電圧が０Ｖ或いはその近くまで放電させること
が可能となると共に、それ以上の放電を行った時のバイ
アス電圧ＶB による逆充電を防止し、被試験装置５を保
護することができる。
低下した時に、バイアス電圧ＶB の低下或いは遮断或い
はトランジスタ３をオフさせることにより、被試験装置
５の端子電圧が０Ｖ或いはその近くまで放電させること
が可能となると共に、それ以上の放電を行った時のバイ
アス電圧ＶB による逆充電を防止し、被試験装置５を保
護することができる。
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施の形態の説明図である。
【図３】本発明の第２の実施の形態の説明図である。
【図４】本発明の第３の実施の形態の説明図である。
【図５】本発明の第４の実施の形態の説明図である。
【図６】従来例の説明図である。
１ 電子負荷装置 ２ 制御回路 ３ トランジスタ ４ 演算増幅器 ５ 被試験装置 ６ バイアス電源回路 ＶIN 入力電圧 ＩIN 入力電流 ＶB バイアス電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新垣 功 神奈川県川崎市高津区坂戸１丁目17番３号 富士通電装株式会社内 Ｆターム(参考） 5H410 BB05 CC02 CC05 DD02 EA10 EB16 EB37 FF05 FF25 HH00 5H430 BB01 BB09 BB12 EE02 FF08 FF13 GG11 GG17 HH03
Claims (5)
- 【請求項１】 電池，コンデンサ等の被試験装置の負荷
として動作するトランジスタと、電流設定値に従った電
流を該トランジスタに流すように制御する制御回路とを
含む電子負荷装置に於いて、 前記被試験装置の端子電圧に、該端子電圧と同一の極性
のバイアス電圧を加算するバイアス電源回路を設けたこ
とを特徴とする電子負荷装置。 - 【請求項２】 前記バイアス電源回路は、前記被試験装
置の端子電圧を検出し、該端子電圧が設定値以下に低下
した時に、前記バイアス電圧を低下又は出力停止とする
構成を備えたことを特徴とする請求項１記載の電子負荷
装置。 - 【請求項３】 前記被試験装置の端子電圧を検出し、該
端子電圧が設定値以下に低下した時に、該被試験装置と
前記トランジスタとの間を切り離す保護スイッチを設け
たことを特徴とする請求項１記載の電子負荷装置。 - 【請求項４】 前記制御回路は、前記被試験装置の端子
電圧を検出し、該端子電圧が設定値以下に低下した時
に、前記トランジスタをオフ状態に制御する構成を備え
たことを特徴とする請求項１記載の電子負荷装置。 - 【請求項５】 電流検出値と電流設定値とを比較して前
記トランジスタを制御する演算増幅器と、前記被試験装
置の端子電圧を検出し、該端子電圧に対応した前記電流
設定値を出力する制御回路とを備えたことを特徴とする
請求項１記載の電子負荷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31362499A JP3653664B2 (ja) | 1999-11-04 | 1999-11-04 | 電子負荷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31362499A JP3653664B2 (ja) | 1999-11-04 | 1999-11-04 | 電子負荷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001134326A true JP2001134326A (ja) | 2001-05-18 |
| JP3653664B2 JP3653664B2 (ja) | 2005-06-02 |
Family
ID=18043571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31362499A Expired - Fee Related JP3653664B2 (ja) | 1999-11-04 | 1999-11-04 | 電子負荷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3653664B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1467215A2 (en) * | 2003-04-09 | 2004-10-13 | Keisoku Giken Co., Ltd. | Electronic load apparatus |
-
1999
- 1999-11-04 JP JP31362499A patent/JP3653664B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1467215A2 (en) * | 2003-04-09 | 2004-10-13 | Keisoku Giken Co., Ltd. | Electronic load apparatus |
| EP1467215A3 (en) * | 2003-04-09 | 2005-02-02 | Keisoku Giken Co., Ltd. | Electronic load apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3653664B2 (ja) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519126B2 (en) | Anti-reverse connection circuit for power supply | |
| JPH0313827B2 (ja) | ||
| JP2002233063A (ja) | 過充電保護回路 | |
| EP2051359A1 (en) | Power supply circuit and earth leakage circuit breaker using the same | |
| US6356468B1 (en) | Arrangement for limiting starting current in a power supply | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH06141476A (ja) | 充電器の保護回路 | |
| JPH096440A (ja) | 突入電流防止回路 | |
| US9077256B2 (en) | Method of forming a low power dissipation regulator and structure therefor | |
| JP2002186174A (ja) | 電源回路の保護回路 | |
| JP2001134326A (ja) | 電子負荷装置 | |
| JP2003333841A (ja) | スイッチング電源装置 | |
| JP3114251B2 (ja) | 電源回路 | |
| JPH05276688A (ja) | ２次電池の負荷回路 | |
| JPH07111741A (ja) | バックアップ機能付き電源装置 | |
| JPH08140273A (ja) | 負荷短絡保護回路 | |
| JP2701181B2 (ja) | 突入電流防止回路 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JP2000299940A (ja) | 充電装置 | |
| JP4363777B2 (ja) | 電源回路 | |
| JP2000253655A (ja) | 多出力形電源装置の過電流検出回路およびスイッチング電源装置 | |
| JP2002291236A (ja) | Ｄｃ−ｄｃコンバータの突入電流防止兼用入力切り離し回路 | |
| JPH0534228Y2 (ja) | ||
| JP4333907B2 (ja) | リチウムイオン二次電池の過放電防止回路 | |
| JP2586862Y2 (ja) | レ−ザ管点灯電源装置における保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |