JP5120653B2 - 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 - Google Patents

Description

本発明は、電子回路用基板等に用いられる半田層及びそれを用いたデバイス接合用基板とこのデバイス接合用基板の製造方法に関する。

通常、各種の電子部品はプリント基板上に形成される銅配線パターン上の所定箇所に搭載され、半田付けされて電子回路の結線を行っている。従来の電子回路は、紙フェノール樹脂、エポキシ樹脂、ガラスエポキシ樹脂などから成るプリント基板上に電子デバイスを、Ｐｂ（鉛）を主成分とする半田層により接合していた。

特許文献１には、半導体搭載用回路基板の高密度実装化のために、アルミニウム（Ａｌ），銅（Ｃｕ）などのパターニングされたメタルベース基板上に、絶縁フィラーを流し込んで、回路を形成するようにした半導体実装用回路基板が開示されている。この文献に記載された基板においては、絶縁フィラーとして、厚さ１００μｍのシリカ含有エポキシ樹脂を用い、この樹脂の上面にアルミニウム及び銅からなる箔が配線層として形成されている。

特許文献２には、ＡｌＮからなるセラミック基板上にＣｕ等の導電層を貼り付けた金属薄膜積層セラミック基板が開示されている。この金属薄膜積層セラミック基板の導電層をパターンニングして回路を形成することで、ＩＣパッケージなどに用いられる。

しかしながら、環境負荷低減のため鉛及びスズ（Ｓｎ）からなる半田は、近年、使用が制限される傾向となっている。特に欧州では、ＲｏＨＳ指令（電気電子機器に含まれる特定有害物質の使用制限に関する欧州議会および理事会指令）により２００６年７月１日から使用が禁止されている。このため、鉛及びスズからなる半田の代替半田として鉛を含まない半田として、例えば、Ａｕ−Ｓｎ、Ａｇ−Ｓｎ、Ｉｎ−Ｓｎ、Ｚｎ−Ｓｎ、Ｂｉ−Ｓｎなどの半田で形成することが提案されている。

非特許文献１には、鉛を含まない半田を室温に放置しても平衡に達する迄には１０ケ月以上掛かることが報告されている。非特許文献２には、鉛を含まない半田を用いた半導体レーザパッケージにおいて、半田接合後の熱サイクルによる負荷が加わった場合に、この熱サイクル負荷により、徐々に半田接合の接合強度が変化することが報告されている。

例えば、基板上に最上層が金（Ａｕ）からなる電極層を形成し、この電極層上の半田層にＡｕ−Ｓｎなどの鉛を含まない半田を用いてデバイスを接合する場合、半田層が加熱されることにより一旦溶解し、デバイス接合後に急冷して半田層を硬化させる。この場合、半田層を構成する半田の相状態が非平衡になりやすく、半田層を溶解させてデバイスを接合し、半田層を凝固させてデバイスを接合した際の強度である初期接合強度が不安定な状態になってしまう。図２９は、Ａｕ及びＳｎから成る合金（Ａｕ−Ｓｎ系合金）の原子比による相を示す状態図である（非特許文献３参照）。

特許文献３には、本願発明者等により、半田の溶解性を向上させ、半田の完全溶解温度を低減させることで、低い接合温度でも半田表面に配した半田保護層を容易に溶解させ、熱応力の小さい半田接合を形成することができるサブマウントが開示されている。

特許第３１５６７９８号公報 特許第２７６２００７号公報 特開２００６−２８８４６３号公報 V. SIMIC and Z. MARINKOVIC, "Thin film interdiffusion ofAu and Sn at room temperature", J. Less-Common Metals, 51, pp.177-179, 1977 J-H. Kuang他５名, "Effect of Temperature Cycling on Joint Strength of PbSn and AuSn Solders in Laser Packages", IEEE Trans., Adv. Pack,Vol.24, No.4, pp.563-568, 2001 日本金属学会諞、「金属データブック」、改訂３版、丸善、平成５年（１９９３年）３月２５日、ｐ．４１０

従来の鉛を含む半田を使用した場合には、デバイスと半田層との初期接合強度に問題は生じなかった。しかしながら、鉛を含む半田の使用が制限されつつあり、その代替半田として、鉛を実質的に含まない半田層を使用した場合には、上述したように、溶解凝固後の半田層が非平衡状態となり、デバイスの初期接合強度が得られないという課題がある。

従来の半田接合において、半導体装置等のデバイスと半田層との初期接合強度を向上させるためには、３００℃以上の温度で接合することが好ましいが、３００℃以上の温度で半田接合を行なった場合には、半導体装置や電子部品などのデバイスへの熱負荷が大きくなり、デバイスの損傷が生じる場合がある。
一方、３００℃以下の温度で半田接合を行なった場合には、デバイスへの熱負荷が小さくなるので、デバイスの損傷が生じる可能性は低くなるが、半田接合の初期接合強度が弱く、落下等により半田接合が外れてしまうおそれがあることから、デバイスを実装した基板の取扱いに注意が必要である。従って、半田接合の接合強度を短期間に増大させることが課題となっている。また、近年のデバイスの高出力化や小型化に伴い、デバイスから発生する熱を効果的に逃すことがデバイス特性や信頼性向上に必須となっている。現在、デバイスとパッケージとの間に接合基板を配置することでデバイスから発生する熱を放熱している。接合基板は、半田層と高熱伝導率を有する基板とから構成され、サブマウントと呼ばれている。しかしながら、従来の半田層では、半田層とデバイスとの間の接触抵抗による電気抵抗や熱抵抗が大きいためにデバイス特性が想定どおりに向上しないといった課題もあった。

本発明は、上記課題に鑑み、デバイスに熱的影響を与えることなく、半田接合における初期接合強度が高められ、デバイスが確実に半田接合され、かつ、熱抵抗が小さく抑えられてデバイス特性及びその信頼性を向上させ得るようにした、半田層及びそれを用いたデバイス接合用基板並びにその製造方法を提供することを目的としている。

上記目的を達成するため、本発明は、基板上に形成される鉛を含まない半田層であって、半田層が、基板側のＡｕＳｎ相からなる下層とＡｕ ₅ Ｓｎ相からなる上層とから成り、上層と下層が粒状に偏析した箇所を含まないことを特徴とする。好ましくは、半田層の厚みは１０μｍ以下である。デバイス接合用基板の熱抵抗は、好ましくは、０．３５Ｋ／Ｗ以下である。
上記構成によれば、半田層表面を均一に溶解することが可能となり、半田層の溶解凝固後にも平衡状態となるため、デバイスと半田層とで形成される半田接合の初期接合強度を安定させることができる。また、デバイスとの初期接合強度が高い半田層を得ることができる。また、熱抵抗をも小さくできるので、半田接合した後のデバイス特性及びその信頼性を向上させることができる。したがって、従来の携帯電話や民生機器等の小型モジュールのみならず、熱的に負荷が大きい用途、例えば、自動車用途、パワーデバイス用途にも十分使用することができる。

本発明のデバイス接合用基板は、基板とこの基板上に形成される鉛を含まない半田層とを有し、半田層が、基板側のＡｕＳｎ相からなる下層とＡｕ ₅ Ｓｎ相からなる上層とから成り、上層と下層が粒状に偏析した箇所を含まないことを特徴とする。好ましくは、半田層の厚みは１０μｍ以下である。
上記構成によれば、半田層とデバイスとの初期接合強度が高いデバイス接合用基板を提供することができる。

本発明に係るデバイス接合用基板の製造方法は、金と錫とを主成分とする共晶組成以外の組成のＡｕ−Ｓｎ系合金を基板上に形成する工程と、前記Ａｕ−Ｓｎ系合金を、Ａｕ ₅ Ｓｎ相からなる上層とＡｕＳｎ相からなる下層に分離し、上層と下層を、粒状に偏析した箇所を含まない半田層とする熱処理工程を含むことを特徴とする。熱処理工程の温度温度を、好ましくは、１５０℃より高い温度で、かつ、共晶反応温度未満とする。
本発明の方法によれば、半田層内に複数の層を分離させて形成することができ、半田層を平衡状態にすることが可能となり、デバイスと半田層との初期接合強度が高くかつ熱抵抗の小さいデバイス接合用基板を製造することができる。

本発明によれば、鉛を含まない、デバイスとの初期接合強度の高い半田層と、この半田層を用いたデバイス接合基板及びその製造方法を提供することができる。

本発明による第一の実施形態のデバイス接合用基板の構造を模式的に示す断面図である。 本発明によるデバイス接合用基板の第二の実施形態の構造を模式的に示す断面図である。 本発明によるデバイス接合用基板の第三の実施形態の構造を模式的に示す断面図である。 本発明の半田層を拡大した模式図である。 図１に示したデバイス接合用基板に半導体装置を実装した構造を模式的に示す断面図である。 図３のデバイス接合用基板に半導体装置を実装した構造を模式的に示す断面図である。 本発明の半田層でデバイスを接合するときの各段階における拡大断面模式図で、それぞれ、（Ａ）は半田層の溶解前、（Ｂ）は半田層とデバイスとの溶解接合時、（Ｃ）は半田層を凝固した後のデバイスとの接合状態を示している。 半田層に熱処理を行なわない場合に、半田層を用いて接合するときの各段階における模式的な拡大断面図で、それぞれ、（Ａ）は半田層の溶解前、（Ｂ）は半田層とデバイスとの溶解接合時、（Ｃ）は半田層を凝固した後のデバイスとの接合状態を示している。 図１に示すデバイス接合用基板の製造工程を順次に示すフローチャートである。 発光ダイオードを実装したサブマウントをステムに実装した様子を示す模式的な断面図である。 発光ダイオードの周囲温度Ｔ_jと順方向電圧Ｖ_fの関係を示すグラフである。 発光ダイオードにパルス電流を流したときのタイムチャートを示す図である。 本発明のサブマウントを用いないで、発光ダイオードをステムに直接実装した様子を示す模式的な断面図である。 比較例４及び実施例５のサブマウントにおける半田層のＸ線回折プロファイルであり、（Ａ）は比較例４における半田層の蒸着による成膜直後、（Ｂ）は実施例５における半田層の熱処理後を示している。 実施例５のサブマウントにおける熱処理前の半田層断面を示す走査型電子顕微鏡像である。 実施例５のサブマウントにおける熱処理後の半田層断面を示す走査型電子顕微鏡像である。 実施例５のサブマウントにおける半田層の熱処理後に３００℃で溶解させた後で凝固させた断面を示す走査型電子顕微鏡像である。 比較例４のサブマウントにおける半田層を３００℃で溶解し凝固させた後の断面を示す走査型電子顕微鏡像である。 比較例５のサブマウントにおいて、半田層の蒸着による成膜後の断面を示す走査型電子顕微鏡像である。 比較例５のサブマウントにおいて、半田層を３００℃で溶解し凝固させた後の断面を示す走査型電子顕微鏡像である。 比較例６のサブマウントにおいて、半田層の蒸着による成膜後の断面を示す走査型電子顕微鏡像である。 比較例６のサブマウントにおいて、半田層を３００℃で溶解し凝固させた後の断面を示す走査型電子顕微鏡像である。 実施例５及び比較例４，５，６のサブマウントにおける半田層の３００℃における表面光学写真像を示す図である。 実施例５及び比較例４，５，６のサブマウントの半田層５におけるダイシェアせん断試験結果を示す図である。 実施例５，比較例４，５及び６の発光ダイオードによる熱サイクル試験において、通電不良の起こらなかった発光ダイオードの生存率を示す図である。 実施例５，比較例４，５及び６による熱サイクル試験前の発光ダイオードの発光出力の順方向電流依存性を示す図である。 実施例５，比較例４，５及び６による熱サイクル試験における発光ダイオードの発光出力の熱サイクル依存性を示す図である 実施例５，比較例４，５及び６による発光ダイオードと半田層との半田接合強度の熱サイクル依存性を示す図である。 Ａｕ及びＳｎから成る合金（Ａｕ−Ｓｎ系合金）の原子比による相を示す状態図である。

符号の説明

１，１ａ，１０，１０ａ：デバイス接合用基板（サブマウント）
２：基板
３：密着層
３ａ：表面側密着層
３ｂ：裏面側密着層
４，１３：電極層
４ａ：表面側電極層
４ｂ：裏面側電極層
５，１４：半田層
５ａ：表面側半田層
５ｂ：裏面側半田層
５ｃ：半田層のデバイス接合面側の半田層（Ａｕ₅ Ｓｎ）
５ｄ：半田層の基板接合面側の半田層（ＡｕＳｎ）
５ｅ：液相
５ｆ：溶解開始温度が高い相
７，１５：半導体装置（デバイス）
１１：金属基板
１２：セラミック層（セラミック薄膜）
１５ａ：半導体装置の上部電極
１５ｂ：半導体装置の下部電極
１６：Ａｕ線
２２：ステム
２４：低温半田（導電ペースト）

以下、本発明の実施の形態を図面により詳細に説明する。各図において同一又は対応する部材には同一符号を用いる。
図１は本発明によるデバイス接合用基板の構造を模式的に示す断面図である。図１に示すように、デバイス接合用基板１は、基板２上に密着層３を介して形成される電極層４とこの上に形成される半田層５とから構成される。第一の実施形態では、密着層３、電極層４及び半田層５はそれぞれ基板２の表裏両面に形成されている。即ち、基板２を挟んで表側と裏側にはそれぞれ、密着層３ａ，３ｂを介して表面側電極層４ａと裏面側電極層４ｂが形成され、各電極層の所定箇所に表面側半田層５ａと裏面側半田層５ｂとが積層されて形成されている。ここで、電極層４は、上記基板２の全面に形成してもよいし、電極パターンとして形成してもよい。また、電極層４の一部には、金線を接続して電気回路を形成してもよい。なお、密着層３、電極層４及び半田層５は、基板２の片面のみに形成されていてもよい。上記密着層３は半田層５と電極層４との密着度を向上するために用いるが、両者の密着度が良好であれば、密着層３を介することなく直接これらを貼着などで積層してもよい。

基板２としては、ＳｉやダイヤモンドＩＩａなどの半導体単結晶基板、熱伝導率の高い窒化アルミニウム（ＡｌＮ）、シリコンカーバイド（ＳｉＣ）などのセラミック基板などを用いることができる。また、基板２の側面にも上記と同様な電極層を形成して、基板２の上面と下面を電気的に接続してもよい。この基板２としては、発光ダイオードのような発光素子を搭載するような面積の小さいサブマウント基板であってもよい。

図２及び図３は、本発明によるデバイス接合用基板の第二及び第三の実施形態の構造を模式的に示す断面図である。図２において、デバイス接合用基板１０は、金属−セラミック複合基板として構成されており、金属基板１１と、この金属基板１１を挟んでその表面及び裏面にてこの金属基板１１の全体を覆うように形成されたセラミック層１２，１２と、この表面側のセラミック層１２の一部又は全面を覆うようにセラミック層１２の表面に形成された電極層１３と、この電極層１３の表面の所定箇所１３ａに形成された半田層１４と、から構成されている。

ここで、電極層１３を形成する箇所１３ａは、発光ダイオードなどの場合には、全面でもよい。また、半田層が形成されない電極層１３ｂがあってもよい。この電極層１３ｂには、パターンが形成されていてもよい。電極層１３ｂの一部には、金線を接続して電気回路を形成してもよい。

金属基板１１の裏面側にも、電極層１３や半田層１４を設けてもよい。図３に示す金属−セラミック複合基板１０ａの場合には、金属基板１１の裏面側に、セラミック層１２と電極層１３と半田層１４と、を順に積層した例を示している。上記金属基板１１とセラミック層１２との間及び／又は上記電極層１３と半田層１４との間には、成膜時の密着性を高めるための密着層（図示省略）を配置してもよい。この密着層としては、チタンが好適である。

上記金属基板１１としては、デバイスから発生した熱を効率的に放熱させるため、銅やアルミニウム等の金属からなるメタルベース基板が使用され得る。このようなメタルベース基板は、例えば２３０Ｗ／ｍＫ以上の熱伝導率を有していることが望ましい。

上記セラミック層１２は、金属基板１１との密着性が良好なセラミック薄膜、好ましくは、熱抵抗が小さい窒化アルミニウム等の窒化物系セラミック薄膜を使用することができる。

デバイス接合用基板１，１０，１０ａの三例を説明したが、上記例示に限らず、電極層４，１３とその上部に形成される半田層５，１４を備え、デバイスが半田層５，１４により接合されて良好に実装できる基板であればどのような構造の基板でもよい。

上記電極層４，１３は金属が望ましく、特に金（Ａｕ），白金（Ｐｔ），銀（Ａｇ），銅（Ｃｕ），鉄（Ｆｅ），アルミニウム（Ａｌ），チタン（Ｔｉ），タングステン（Ｗ）の何れか、あるいはこれらの金属の何れかを含む合金が使用され得る。

上記密着層３は、基板２との密着性が良好で半田層５との相互拡散が生じにくい高融点の金属を使用することが好ましい。密着層３に用いる金属材料としては、チタン（Ｔｉ），Ｃｒ（クロム），Ｎｉ（ニッケル），Ｍｏ（モリブデン）などの何れか一つを主成分とする材料を用いることができる。また、Ｔｉ，Ｎｉ，Ｃｒ，Ｍｏの何れか一つの合金を主成分とする材料を用いて形成してもよい。

上記半田層５，１４には、実質的に鉛（Ｐｂ）を含まない半田材料を用いることが望ましい。本発明における鉛を含まない半田層５，１４とは、故意には鉛を成分としない半田である。鉛を含まない半田層の成分中に精製の際に不可避的に含まれる残留物としての鉛は、環境等に影響を与えない限度で含まれていてもよい。半田層５，１４の材料は、銀，金，銅，亜鉛（Ｚｎ），ニッケル（Ｎｉ），インジウム（Ｉｎ），ガリウム（Ｇａ），ビスマス（Ｂｉ），アルミニウム，スズ（Ｓｎ）のうち、２種類以上の元素を含んだ半田を好ましく使用することができる。

図４は、本発明の表面側の半田層５ａを拡大して示す模式図である。図４に示すように、鉛を含まない半田層５ａが複数の層５ｃ，５ｄから形成されていて、上部がデバイス接合面側の層５ｃであり、下部が基板接合面側の層５ｄである。これらの複数の各層５ｃ，５ｄは、異なる相を有している。半田層５ａ全体の組成がＡｕ：Ｓｎ＝７０：３０（重量比）の場合、半田層５ｃが相対的に低い温度で溶解する相であるＡｕ₅ Ｓｎであり、半田層５ｄが相対的に高い温度で溶解する相であるＡｕＳｎとなっている。この半田層５ａを、好ましくは２７８℃以上に上昇させるとデバイス接合面側の層５ｃであるＡｕ₅ Ｓｎ相が最初に溶解する。つまり、半田層５ａのデバイス接合面側５ｃが相対的に低い温度で均一に溶解する層となっており、均一な濡れ性が得られる。

鉛を含まない半田層５ａの材料として、Ａｕ−Ｓｎ系合金を用いる場合には、半田層５ａを共晶組成以外の組成、例えば、Ａｕ：Ｓｎ（重量比）＝７０：３０とすることができる。半田層５ａがＡｇ及びＳｎからなる合金（Ａｇ−Ｓｎ系合金）の場合には、例えば、Ａｇ：Ｓｎ（重量比）＝９０：１０とすると、各相の溶解し始める温度（以下、溶解開始温度と呼ぶ）の差を大きくすることが可能になり好ましい。後述するように、鉛を含まない半田層５ａにおいて、半田層５ａの成膜後に熱処理を施すことにより、半田層５ａを相の異なる複数の層５ｃ，５ｄとすることができる。例えば、Ａｕ−Ｓｎ系合金の場合には、半田層５ａの成膜後に熱処理を施すことにより、半田層の表面側の層５ｃをＡｕ₅Ｓｎ相からなる層とし、基板２側の層５ｄをＡｕ−Ｓｎ相からなる層とし、溶解開始温度の異なる２層５ｃ，５ｄに分離することができる。

次に、上記デバイス接合用基板１，１０による半導体装置の実装について説明する。
図５は、図１に示したデバイス接合用基板１に半導体装置７を実装した構造を模式的に示す断面図である。図５に示すように、デバイス接合用基板１において、半導体装置７は表面側の半田層５ａにより半田接合をすることができる。

図６は、図３のデバイス接合用基板１０に半導体装置を実装した構造を模式的に示す断面図である。図６に示すように、上記デバイス接合用基板１０において、半導体装置１５の下部電極１５ａは半田層１４によりデバイス接合用基板１０へ半田接合をすることができる。また、汎用的に使用されているＡｕ−Ｓｎ系合金からなる半田層１４を用いた場合には、半導体装置１５はフラックス無しで半田接合をすることができる。

一方、図示するように、右側の電極層１３ａとは絶縁され、かつ、半田層が形成されていない左側の電極層１３ｂ上には、半導体装置１５の上部電極１５ｂをＡｕ線１６などによりワイヤボンディングして接続することができる。

ここで、半導体装置７，１５が、レーザダイオード又は発光ダイオードのような発光素子、ダイオード、高周波増幅やスイッチングに使用されるトランジスタやサイリスタのような能動素子の場合には、その動作層となるｐｎ接合の位置を放熱面側に接合する場合がある。この場合には、半田層５，１４の厚みを１０μｍ以下とすることにより、半田層５，１４と能動素子の動作層との短絡故障を効果的に防止することができる。
なお、図５及び図６においては実装するデバイスとして半導体装置７，１５を示しているが、受動素子、スイッチ等や各種能動素子を含む、所謂電子デバイスであれば何でもよく、複数のデバイスが基板上の半田層５，１４に半田接合されてもよい。

図７は、図１に示す第一の実施形態に係る表面側の半田層５ａを介して、デバイス７を接合するときの各段階における拡大断面模式図であり、それぞれ、（Ａ）は半田層５ａの溶解前、（Ｂ）は半田層５ａとデバイス７との溶解接合時、（Ｃ）は半田層５ａを凝固した後のデバイス７との接合状態を示している。
図７（Ａ）に示すように、本発明の表面側の半田層５ａは、その溶解前には、溶解開始温度の異なる相が２層５ｃ，５ｄに分離されて平衡状態になっている。図７（Ｂ）は図７（Ａ）の半田層５ａを加熱して半田接合温度とした状態、すなわち半田層５ａが溶解した状態を、液相５ｅとして示している。このとき、デバイスの接合面側である半田層の上層５ｃは相対的に低い溶解開始温度のＡｕ₅Ｓｎ相であり、半田層の下層５ｄは相対的に高い溶解開始温度のＡｕＳｎ相であるので、デバイスの接合面側のＡｕ₅Ｓｎ相５ｃが先に溶解状態となる。すなわち、本発明の半田層５ａは上層５ｃに相対的に低融点のＡｕ₅Ｓｎが分離されているため、デバイス接合面側を均一に溶解させることができる。従って、半田層５ａの均一な濡れ性を確保することができるため、デバイス７の接合部全体を、半田層５ａを介して基板２と接合することができる。さらには、半田層５ａのＡｕ₅Ｓｎ上層５ｃのみを溶解させて接合するため、図７（Ｃ）に示すように、半田層５ａを冷却してデバイス接合した後も、半田層が２層５ｃ，５ｄに分離した平衡状態に維持することができ、初期接合強度を向上させることができる。本発明の半田層５ａを用いてデバイス７を接合させることで、半田接合の初期接合強度を３０ＭＰａ以上とすることができ、安定的な初期接合強度を得ることができる。

これにより、本発明の半田層５を用いたデバイス接合用基板１によれば、半田接合の初期接合強度を高くでき、しかも、熱抵抗も小さくすることができる。半田層５の材料として、その融点が３００℃以下、例えば、Ａｕ−Ｓｎ系合金又はＡｇ−Ｓｎ系合金等から成る半田を用い、その厚さを１０μｍ以下とした場合、サブマウント基板１の熱抵抗を容易に０．３５Ｋ／Ｗ以下、好ましくは０．３１Ｋ／Ｗ以下とすることで、例えば、デバイス７として発光素子とした場合にその発光出力を向上させることができる。したがって、接合したデバイス７の特性とその信頼性を向上させることができる。

図８は、表面側の半田層５ａに熱処理を行なわない場合に、半田層５ａを介してデバイスを接合するときの各段階における模式的な拡大断面図であり、それぞれ、（Ａ）は半田層５ａの溶解前、（Ｂ）は半田層５ａとデバイス７との溶解接合時、（Ｃ）は半田層５ａを凝固した後のデバイス７との接合状態を示している。
図８（Ａ）に示す状態から、図８（Ｂ）に示す半田層５ａの接合温度に上昇させて、半田層５ａを溶解すると、ＡｕとＳｎとの溶解開始温度が高い相５ｆ（図の粒状物）がデバイス接合面付近にも存在するため、一部が半田層５ａの表面にまで飛び出ている状態となり、デバイス接合面側の半田層５ａを均一に溶解することができない。そのため、半田層５ａの溶解している箇所とデバイス７との接触面積を小さくし、デバイス７と半田層５ａとの接合が局所的に阻害されるため、良好な半田接合強度が得られなくなる。なお、図８（Ｂ）及び（Ｃ）の半田層の下層５ｄはＡｕ−Ｓｎ層である。

ここで、デバイス接合用基板の製造方法について具体例を挙げて説明する。
図９は、図１のデバイス接合用基板の製造工程を順次に示すフローチャートである。
ステップＳＴ１にて、ＡｌＮから成る基板２を用意する。ステップＳＴ２にて、上記基板２の表面をラップ，ポリッシュ等の工程により研削及び研磨した後、ステップＳＴ３にて、フォトリソグラフィ法等によりパターニングを行ない、電極層４が形成される領域のみを露出させる。

ステップＳＴ４では、基板２の表面上に電極層４を蒸着法等により形成し、さらにリフトオフ工程により、上記電極層４の所定のパターンのみを残して、他の部分を除去する。ステップＳＴ５にて、再びフォトリソグラフィ法等によりパターニングを行ない、半田層５を形成すべき領域のみを露出させる。
次にステップＳＴ６にて、上記基板上に半田層５を各種の蒸着法を用いて形成し、さらにリフトオフ工程により、上記半田層５の所定のパターンのみを残して、他の部分を除去する。

ステップＳＴ７において、上述したデバイス接合用基板１全体を、オーブン等に収容して所定温度にて所定時間の間、熱処理を行なう。具体的には、例えば、１５０℃より高い温度で、半田層５の共晶反応温度未満の温度熱処理温度にて、１時間以上の熱処理を行なうことが好ましい。

上記熱処理は、所定のガス雰囲気中で行なうことが好ましい。このような熱処理のための雰囲気ガスとしては、大気，窒素等の不活性ガス，不活性ガスに水素等を混合したガス等が使用され得る。予め、多数枚のデバイス接合用基板１に半田層５を形成した後で、これらの基板に上記熱処理を施してもよい。このようにすれば、予め大量に作っておいた多数枚の基板２に形成された半田層５の熱処理を一括処理、即ちバッチ処理を行なうことができる。
以上の工程により、半田層５を複数の固相に分離させることができる。この場合、熱処理温度は、加熱に用いる炉を一定温度に保つように温度制御されることが好ましい。

半田層５として、その融点が３００℃以下、例えばＡｕ−Ｓｎ系合金又はＡｇ−Ｓｎ系合金等から成る半田を用いる場合には、上記熱処理温度として、例えば、１５０℃よりも高い温度で、かつ、共晶反応温度未満とすることが好ましい。この熱処理温度において、効果的に接合強度を向上させることができる。特に、熱処理の温度を１８０℃以上とすると、半田層５の相分離を促進させることが可能となり好ましい。しかし、熱処理温度を融点以上にして溶解させると、半田層５を相分離させることができず好ましくない。

上記熱処理は、熱処理温度を２段階以上で行なってもよい。例えば、最初の熱処理温度を２００℃以上とし、次に２５０℃で行なうようにすることができる。また、最初の１５０℃よりも高い熱処理温度から半田層５の融点を越えない温度領域で連続的に変化させてもよい。例えば、上記熱処理温度で熱処理した後、一度室温まで冷却した後、再度熱処理を施してもよい。その際、１５０℃より高い温度で、かつ、共晶反応温度未満の融点を越えない熱処理時間を累積１時間以上とすればよい。熱処理は、半田接合に用いる加熱装置や、専用の熱処理用の電気炉などを用いた加熱装置により実施することができる。

最後に、ステップＳＴ８にて、上述したデバイス接合用基板１は、ダイシング等により個別に切断され、製品として出荷可能な状態となる。

上記製造方法において、半田層５を蒸着法で形成する場合は、安価にデバイス接合用基板１を製造することができるので好ましい。しかしながら、蒸着法により成膜した半田層５は、蒸着したままの状態では層状に分離させることはできず、図８に示すようにＡｕとＳｎとの溶解開始温度が高い相５ｆのような粒状物が分散した半田層５となる。この半田層５に熱処理を行うことで、半田層５が溶解開始温度の異なる相の複数の層に分離して平衡状態、すなわち、デバイスの接合面側に位置する半田層の上層５ｃに相対的に低い溶解開始温度の相を形成し、半田層の下層５ｄに相対的に高い溶解開始温度の相を形成し、２層に分離することができる（図７参照）。

このようなデバイス接合用基板１に対して半導体装置等のデバイス７を実装する場合には、デバイス７の下部電極をデバイス接合用基板１の対応する半田層５上に載置した状態で、ランプ加熱法等によって、例えば３００℃の大気雰囲気にて加熱すると、半田層５を構成する半田が溶解する。これにより、上記半田がデバイス７の下部電極に接触し、いわゆる濡れた状態となる。加熱が終了すると、半田層５を構成する半田が室温まで降温して硬化し、半田接合が行なわれる。この場合、半田層５を構成する半田は、前述した熱処理により安定した状態にあるので、室温まで降温したとき初期接合強度が安定している。従って、デバイス７の半田接合が確実に行なわれる。半田接合の接合強度は十分に高いので、デバイス７の実装工程における半田不良の発生が抑制され、デバイス実装の歩留まりが向上することになる。

上述した実施形態においては、上記デバイス接合用基板１は片面基板として構成されているが、図１に示すように、基板２の表面側の片面だけでなく裏面側にも、電極層４ｂ，半田層５ｂを設けてもよく、さらに必要に応じて、電極層４及び半田層５の間に、密着層３を挿入してもよい。

以下、実施例に基づいて本発明をさらに詳細に説明する。
最初に、デバイス接合用基板１の製造方法について、この基板１をサブマウントに適用した実施例について説明する。
ＡｌＮからなる基板２の両面を洗浄して表面清浄化を行ない、この基板２の表面上に厚さ０．０５μｍのＴｉ密着層３、密着層３上に厚さが０．２μｍのＰｔと厚さが０．５μｍのＡｕから成る電極層４、電極層４上の一部に、厚さ３μｍで組成比としてＡｕ：Ｓｎ＝７０：３０（重量比）から成る単層の半田層５を真空蒸着法により形成した。成膜条件は真空度を１×１０^-4Ｐａ、基板温度を８０℃とした。
上記の加工を施した基板２を、大気雰囲気中において、共晶反応温度の２７８℃未満の２２０℃で、それぞれ、０．１，１，５，１０時間の半田層５の熱処理を施し、実施例１のサブマウント１を製造した。
次に、サブマウント１の半田層５の密着強度を調べるためのテープ剥離テストを行なった。テープ剥離試験で半田層５が剥離しなかったサブマウント１をダイシング装置で所定の形状に切断した。切断したサブマウント１に発光ダイオード７を半田接合した。具体的には、サブマウント１をランプ加熱し、大気雰囲気中において３００℃で発光ダイオード７と半田層５を接合し、室温まで急冷した。なお、テープ剥離テストは、一般に金属の密着強度測定に用いられる手法と同じであり、剥離を評価するために所定の粘着力を有するテープを使用した。

実施例２では、熱処理温度を２５０℃とし、それぞれ、０．１，１，５，１０時間の熱処理を施した以外は実施例１と同様にして、半田層５に熱処理を施したサブマウント１を製造した。テープ剥離テストを行なった後、剥離不良の無かったサブマウント１の半田層５に３００℃で発光ダイオード７を接合した。

実施例３としては、熱処理温度を１８０℃とし、それぞれ、０．１，１，５，１０時間の熱処理を施した以外は実施例１と同様にして、半田層５に熱処理を施したサブマウント１を製造した。テープ剥離テストを行なった後、剥離不良の無かったサブマウント１の半田層５に３００℃で発光ダイオード７を接合した。

実施例４では、熱処理温度を２００℃とし、それぞれ、０．１，１，５，１０時間の熱処理を施した以外は実施例１と同様にして、半田層５に熱処理を施したサブマウント１を製造した。テープ剥離テストを行なった後、剥離不良の無かったサブマウント１の半田層５に３００℃で発光ダイオード７を接合した。

次に、比較例について説明する。
（比較例１）
実施例１と同様にして、半田層５に熱処理を施さない比較例１のサブマウントを製造した。テープ剥離テストを行なった後、剥離不良の無かったサブマウントの半田層に３００℃で発光ダイオード７を接合した。

（比較例２）
半田層５の熱処理温度を１５０℃とした以外は実施例１と同様にして、比較例２のサブマウントを製造した。テープ剥離テストを行なった後、剥離不良の無かったサブマウントの半田層に３００℃で発光ダイオード７を接合した。

（比較例３）
半田層５の熱処理温度を２８０℃に設定して半田層を溶解させた以外は、実施例１と同様にして、比較例３のサブマウントを製造した。テープ剥離テストを行なった後、剥離不良の無かったサブマウントの半田層に３００℃で発光ダイオード７を接合した。

次に、発光ダイオード７と半田層５との接合強度を調べるために、ダイシェアせん断試験を行ない、所謂チップせん断強度を測定した。ダイシェアせん断試験はＭＩＬ規格（ＭＩＬ−ＳＴＤ−８８３Ｃ、Ｍｅｔｈｏｄ ２０１９．４）に準拠して行ない、ダイシェアテスターで測定した。各条件Ｎ数＝１０とし、その平均値からチップせん断強度を得た。具体的には、発光ダイオード７の半田接合面に対して垂直となる発光ダイオード７の側面にシェアツールを当て、半田接合面と水平方向に移動させる。発光ダイオード７とシェアツールとが接触した後（ここを原点とする）、発光ダイオード７のチップから受けた最大荷重（ｋｇ）と発光ダイオード７が相対的に移動した変位（ｍ）を測定した。
上記測定で得た荷重及び変位から、接合強度τ（Ｐａ）及びせん断歪γを、それぞれ、下記（１）及び（２）式で算出した。

ここで、せん断面の面積は、半田接合される面、すなわち、発光ダイオード７底面の面積（３００μｍ×３００μｍ）である。せん断方向のせん断面の長さは、発光ダイオード７のチップ側面に垂直な方向の長さであり、３００μｍである。

表１は、実施例１〜４及び比較例１〜３に係るサブマウント１のチップせん断強度（ＭＰａ）を示す。せん断強度は、ダイシェアせん断試験により測定した値であり、熱処理温度及び熱処理時間を種々に変更した場合の値を示している。

表１から明らかなように、実施例１のサブマウント１では、半田層５の熱処理時間を増すにつれて、チップせん断強度が増大することが分かった。具体的には、実施例１（熱処理温度＝２２０℃）のチップせん断強度は、熱処理時間を０．１，１，５，１０時間とした場合に、それぞれ、２７．９ＭＰａ，３６．５ＭＰａ，３９．１ＭＰａ，３９．３ＭＰａとなり、ほぼ１時間以上の熱処理で３０ＭＰａ以上のチップせん断強度を得た。熱処理時間０．１時間では半田接合強度は後述の半田層５の熱処理を行なわない比較例１の場合と変わらないが、１時間以上の場合には半田接合強度が大幅に増大していることが分かった。

実施例２（熱処理温度＝２５０℃）のサブマウント１のチップせん断強度は、半田層５の熱処理時間を０．１，１，５，１０時間とした場合に、それぞれ、２７．６ＭＰａ，３２．４ＭＰａ，３４．１ＭＰａ，３５．０ＭＰａとなり、ほぼ１時間以上の熱処理で３０ＭＰａ以上のチップせん断強度を得た。熱処理時間０．１時間では半田接合強度は後述する比較例１の場合と変わらないが、１時間以上の場合には半田接合強度が大幅に増大していることが分かった。

実施例３（熱処理温度＝１８０℃）のサブマウント１のチップせん断強度は、半田層５の熱処理時間を０．１，１，５，１０時間とした場合に、それぞれ、２７．８ＭＰａ，２７．６ＭＰａ，２８．３ＭＰａ，２８．９ＭＰａとなり、ほぼ１０時間の熱処理で３０ＭＰａに近いチップせん断強度を得た。熱処理時間が１時間程度では半田接合強度は後述する比較例１の場合と変わらないが、１時間以上の場合には半田接合強度が大幅に増大していることが分かった。

実施例４（熱処理温度＝２００℃）のサブマウント１のチップせん断強度は、半田層５の熱処理時間を０．１，１，５，１０時間とした場合に、それぞれ、２７．６ＭＰａ，３０．８ＭＰａ，３４．１ＭＰａ，３７．６ＭＰａとなり、ほぼ１時間以上の熱処理で３０ＭＰａ以上のチップせん断強度を得た。熱処理時間０．１時間程度では半田接合強度は後述する比較例１の場合と変わらないが、１時間以上の場合には半田接合強度が大幅に増大していることが分かった。

比較例１のサブマウントの場合には半田層５の熱処理温度を行なわず、単に室温で放置しただけであり、その放置時間を０．１〜１０時間まで変えても、チップせん断強度が２７．７ＭＰａであり、半田層５に熱処理を施さない場合には、チップせん断強度が向上しないことが分かった。

比較例２（熱処理温度＝１５０℃）のサブマウントのチップせん断強度は、半田層５の熱処理時間を０．１，１，５，１０時間とした場合に、それぞれ、２７．８ＭＰａ，２７．５ＭＰａ，２７．９ＭＰａ，２７．９ＭＰａとなり、比較例１の熱処理を実施しない場合と同様な値であり、熱処理温度が１５０℃と低い場合には、チップせん断強度が向上しないことが判明した。

比較例３（熱処理温度＝２８０℃）のサブマウント１のチップせん断強度は、半田層５の熱処理時間を０．１，１，５，１０時間とした場合に、それぞれ、２７．３ＭＰａ，２２．７ＭＰａ，１５．６ＭＰａ，１０．５ＭＰａとなり、この場合も熱処理時間０．１時間では初期半田接合強度は比較例１と変わらないが、１時間以上の場合に、初期半田接合強度が逆に大幅に低下していることが分かった。

この結果から明らかなように、例えば３０ＭＰａ以上の初期半田強度を得るためには、実施例１〜４のサブマウント１のように、半田層５の熱処理温度を１５０℃よりも高い温度とし、かつ、半田層５の共晶反応温度未満の温度範囲において、熱処理時間を１時間以上とすればよいことが分かった。しかも、この熱処理は、デバイス７の実装前に行なわれることから、デバイス７に熱的影響を与えることがない。従って、デバイス７を実装したサブマウント１の製品歩留まりがより一層向上することになる。

実施例１〜４のサブマウント１の熱抵抗と搭載した発光ダイオード７の発光出力を測定した結果について説明する。
熱抵抗は、作製したサブマウント１から任意の個数を抜き出し、発光ダイオード７を実装し、テクノローグ社で開発された熱抵抗測定法を用いて測定した。
図１０は、発光ダイオード７を実装したサブマウント１ａをステムに実装した様子を示す模式的な断面図である。図１０に示すように、発光ダイオード７が半田接合されたサブマウント１ａは、ステム２２上に低温半田やＡｇペースト２４を用いて接着することで搭載されており、任意の温度Ｔ_ja1に保持した恒温槽内に設置される。図においては、発光ダイオード７への配線は示していない。この発光ダイオード７に発熱が無視できる定電流Ｉ、例えば１ｍＡを通電し、このときの発光ダイオード７の順方向電圧Ｖ_fa1を測定する。次に、恒温槽の温度をＴ_ja2に変化させて維持し、定電流Ｉを通電したときの発光ダイオード７の順方向電圧Ｖ_fa2を測定する。恒温槽の温度を変化させて同様の測定を繰り返すことで、発光ダイオード７の周囲温度Ｔ_jと順方向電圧Ｖ_fの関係が得られる。

図１１は上記した測定から得られた発光ダイオード７の周囲温度Ｔ_jと順方向電圧Ｖ_fの関係を示すグラフである。図において、縦軸は発光ダイオード７の順方向電圧Ｖ_f（任意目盛）であり、横軸は周囲温度Ｔ_j（任意目盛）である。図１１に示すグラフから、発光ダイオード７の順方向電圧は、線形近似で下記（３）式で表わされる。

ここで、Ｖ_f0は定数である。
このように求めた発光ダイオード７の順方向電圧Ｖ_fの温度特性から、その温度依存性（ΔＶ_f／ΔＴ_j）を求める。

次に、恒温槽を室温（２５℃）に戻し、発光ダイオード７に直流定電流を印加してその順方向電圧を測定した。
図１２は、発光ダイオード７に直流定電流を流したときのタイムチャートを示し、縦軸は順方向電圧Ｖ_f（任意目盛）、横軸は時間（任意目盛）である。図１２に示すように、発光ダイオード７には直流定電流をＩ_f1，Ｉ_f2，Ｉ_f1の順に印加し、このときの順方向電圧をオシロスコープなどで測定する。電流をＩ_f1からＩ_f2、次に、Ｉ_f2からＩ_f1に変化させるときには過渡電圧が生じる。このため、図示するように、Ｉ_f2の通電時間及びＩ_f2からＩ_f1に戻した際のＩ_f1の通電時間は、それぞれ定常状態のＶ_f2及びＶ_f1値が得られるまで通電した。電流値をＩ_f2からＩ_f1に変化させた際に、測定電圧として、最初に電流値Ｉ_f1を通電したときの順方向電圧Ｖ_f1よりも低い値（Ｖ_f3）を経た後、一定時間経過後にＶ_f1に安定する。発光ダイオード７の順方向電圧の最低値Ｖ_f3と、Ｖ_f1の差をΔＶ_fとする。
予め求めておいた発光ダイオード７のＶ_fの温度依存性（ΔＶ_f／ΔＴ_j）より、ΔＴ_jを導出する。ここで、熱抵抗の定義である単位電力当りの温度上昇から、下記（４）式のように、発光ダイオード７の熱抵抗Ｒを求めることができる。

なお、上記熱抵抗測定には、デジタルマルチメータ（アドバンテスト社製、Ｒ６２４０Ａ）を用い、電流Ｉ_f1を１ｍＡ、電流Ｉ_f2を５０ｍＡとして測定した。

次に、サブマウント１ａを用いないで、ステム２２に直接発光ダイオード７を実装したときの熱抵抗の測定を行った。
図１３は、本発明のサブマウント１ａを用いないで、発光ダイオード７をステム２２に直接実装した様子を示す模式的な断面図である。図１３に示すように、上記の熱抵抗測定を行ったサブマウント１ａを搭載した同じステム２２に低温半田やＡｇペースト等の導電ペースト２４により発光ダイオード７を直接実装した。この場合の熱抵抗を上記と同じ方法で測定した。ステム２２に直接発光ダイオード７を実装したときの熱抵抗とステム２２にサブマウント１ａを介して発光ダイオード７を実装したときの熱抵抗との差が、半田層５を含む本発明のサブマウント１ａの熱抵抗となる。

表２は、実施例１〜４及び比較例１〜３のサブマウント１の熱抵抗測定結果を示す表である。何れも半田層５の熱処理は１０時間行ったサブマウント１であり、発光ダイオード７の発光出力も併せて示している。ここで、発光出力は、デジタルマルチメータ（アドバンテスト社製、ＴＲ６１４３）を用いて１５０ｍＡの順方向電流を通電し、発光出力は積分球（オプトロニクス社製、４インチ積分球７４０−ＢＣ）及びパワーメータ（オプトロニクス社製、７３０Ａ）を用いて測定した。

表２から明らかなように、実施例１〜４のサブマウント１の熱抵抗は、それぞれ、０．１８Ｋ／Ｗ、０．２５Ｋ／Ｗ、０．３１Ｋ／Ｗ、０．２７Ｋ／Ｗであった。一方、比較例１〜３のサブマウント１の熱抵抗は、それぞれ、０．３７Ｋ／Ｗ、０．３５Ｋ／Ｗ、０．４３Ｋ／Ｗであった。これから、本発明の半田層５を１８０℃〜２５０℃の範囲で熱処理したサブマウント１の熱抵抗が、比較例１〜３の場合よりも小さく、本発明により熱抵抗が半分以下に低減することが分かった。

実施例１〜４のサブマウント１に実装した発光ダイオード７からの発光出力は、それぞれ、６．６４ｍＷ、６．３８ｍＷ、６．２２ｍＷ、６．３０ｍＷであった。一方、比較例１〜３のサブマウント１に実装した発光ダイオード７からの発光出力は、それぞれ、５．９３ｍＷ、５．９９ｍＷ、５．７６ｍＷであった。これから、本発明の半田層５を１８０℃〜２５０℃の範囲で熱処理したサブマウント１に実装された発光ダイオード７からの出力が、比較例１〜３の場合よりも大きくなることが分かった。

上記熱抵抗測定の結果から、サブマウント１に形成した半田層５の熱処理温度を、１５０℃からその融点である２８０℃以下とすることで、熱抵抗を小さくでき、発光出力も向上することが分かった。特に、２００〜２５０℃の熱処理では、熱抵抗が０．３５Ｋ／Ｗ未満に抑えられた。発光ダイオード７からの発光出力も６．３ｍＷ以上となり、半田層５の熱処理を行わない比較例１の場合に比べて約０．４ｍＷ以上の向上、最大で１２％の出力向上が得られた。すなわち、本発明のサブマウント１における熱抵抗を半減以下にすることができ、発光ダイオード７で発生した熱を効果的に放熱することで発光ダイオード７の特性が向上したことは明らかである。

Ａｕ電極層４と半田層５との間に厚さが０．２μｍのＰｔ層を挿入したこと及び熱処理を２２０℃で１２時間行なった以外は実施例１と同様にして、半田層５に熱処理を施した実施例５のサブマウント１を製造した。テープ剥離テストを行なった後、剥離不良の無かったサブマウント１の半田層５に３００℃で発光ダイオード７を接合した。

（比較例４）
半田層５に熱処理を施さないで比較例４のサブマウントを準備した。これ以外は実施例５と同様にしてテープ剥離テストを行なった後、剥離不良の無かったサブマウントの半田層に３００℃で発光ダイオード７を接合した。

（比較例５）
厚さが０．０３３μｍで組成がＡｕ：Ｓｎ＝５：１の原子比から成る層と厚さが０．１１７μｍで組成がＡｕ：Ｓｎ＝１：１の原子比から成る層とを交互に２０回繰り返し積層し、厚さが３μｍの半田層を形成し、半田層に熱処理を施さないで比較例５のサブマウントを準備した。これ以外は実施例５と同様にしてテープ剥離テストを行なった後、剥離不良の無かったサブマウントの半田層に３００℃で発光ダイオード７を接合した。

（比較例６）
厚さが０．９２μｍで組成がＡｕ：Ｓｎ＝５０：５０の原子比から成る層を成膜後、厚さ２．０３μｍで組成がＳｎのみから成る層を成膜し、合計厚さが２．９５μｍの半田層を形成した後、厚さが０．０５μｍなるＡｕのみからなる半田保護層を形成した。半田層および半田保護層全体での厚みを３μｍとし、組成として原子比でＡｕ：Ｓｎ＝２０：８０、重量比で２９．３：７０．７とした。半田層に熱処理を施さないで比較例６のサブマウントを準備し、これ以外は実施例５と同様にしてテープ剥離テストを行なった後、剥離不良の無かったサブマウント１の半田層に３００℃で発光ダイオード７を接合した。

図１４は、比較例４及び実施例５のサブマウントにおける半田層のＸ線回折プロファイルであり、（Ａ）は比較例４における半田層の蒸着による成膜直後、（Ｂ）は実施例５における半田層の熱処理後を示している。図１４において、縦軸はＸ線回折強度（任意目盛）を示し、横軸は角度（°）、即ち、Ｘ線の原子面への入射角θの２倍に相当する角度を示している。Ｘ線回折装置（理学電機製、ＲＩＮＴ−２５００）は、Ｘ線源がＣｕであり、電子の加速電圧は３０ｋＶである。Ｘ線回折を行なった半田層５の表面は、デバイス７との接合面である。図１４（Ａ）及び（Ｂ）から明らかなように、実施例５の半田層５に熱処理を行なった場合には、比較例４の半田層が熱処理無しの場合に比較して、Ａｕ₅Ｓｎ相の回折強度が増大していることが分かる。

図１５に、実施例５のサブマウントの熱処理前における半田層断面の走査型電子顕微鏡像を示す。電子の加速電圧を１５ｋＶに設定し、倍率は１万倍で測定を行った。図１５から明らかなように、半田層５の蒸着直後において、半田層５内には粒状に偏析した箇所が観察され、各相がナノオーダーの寸法で局在化していると推定される。図１４（Ａ）及び図１５から明らかなように、蒸着直後は、ＡｕＳｎ相及びＡｕ₅ Ｓｎ相の各相が粒子状に分布していることを確認した。半田層に熱処理を施さない比較例４における半田層の断面も、上記実施例５のサブマウントの熱処理前の半田層５の断面と同様であった。

図１６に、実施例５のサブマウント１の熱処理後における半田層断面の走査型電子顕微鏡像を示す。上記と同様に電子の加速電圧を１５ｋＶに設定し、倍率を１万倍で測定を行った。図１６から明らかなように、半田層５を２２０℃で１２時間熱処理した後においては、半田層５が２層に分離していることが分かった。図１４（Ｂ）に示したＸ線回折の結果と対応させると、半田層５のデバイス接合面である上層５ｃには、Ａｕ₅ Ｓｎ相が層状に形成され、半田層の基板２側、つまり、下層５ｄには、ＡｕＳｎ相が層状に形成されていることが判明した。

図１７は、実施例５に係るサブマウントの半田層の熱処理後に３００℃で溶解させた後に凝固させた断面の走査型電子顕微鏡像を示す図である。上記と同様に電子の加速電圧を１５ｋＶに設定し、倍率を１万倍で測定を行った。図１７から明らかなように、半田層５を３００℃で溶解し凝固させた後の断面においては、熱処理後と同様に半田層５中が２層に相分離している状態であることから、溶解後においても半田は安定な状態を保っていることが分かる。

図１８は、比較例４に係るサブマウントの半田層を３００℃で溶解し凝固させた後の断面の走査型電子顕微鏡像を示す。比較例４では、半田層に熱処理を施さなかったサブマウントを３００℃で溶解させた後凝固させた。上記と同様に電子の加速電圧を１５ｋＶに設定し、倍率を１万倍で測定を行った。図１８から明らかなように、熱処理を行わずに半田層を３００℃で溶解し凝固させた後の断面においては、半田層内部にはＡｕＳｎおよびＡｕ₅ Ｓｎの２つの相が同様に確認されるが、これらの２相は層状に相分離していない状態であることが分かった。半田層の下部に存在するＡｕＳｎは、局所的に半田層表面に突出しているのが確認できた。

以上の実施例５及び比較例４の測定結果から、図１４（Ａ）及び図１５に示すように、何れの場合も、蒸着直後は、ＡｕＳｎ相及びＡｕ₅ Ｓｎ相の各相が粒子状に分布していることが分かった。図１７及び図１８から明らかなように、実施例５の熱処理を行った半田層５は溶解凝固後においても層状に分離されていることから、半田層５のデバイス接合面である上層５ｃが溶解していることが判明した。

図１９及び図２０は、比較例５のサブマウントにおいて、それぞれ、半田層の蒸着による成膜後と、半田層を３００℃で溶解し凝固させた後の断面の走査型電子顕微鏡像を示す図である。上記と同様に電子の加速電圧を１５ｋＶに設定し、倍率を１万倍で測定を行なった。図１９から明らかなように、比較例５では、半田層の溶解前においては半田層は濃いコントラストの層と薄いコントラストの層が交互に積層された状態である。図２０から明らかなように、比較例５において、半田層を３００℃で溶解し凝固させた後の断面は、実施例５及び比較例４と同様に２つの相が確認され、半田層の下部にはＡｕＳｎ相が存在する。しかしながら、上部のＡｕ₅ Ｓｎ相の内部にも濃いコントラスト部があり、ＡｕＳｎ相がＡｕ₅Ｓｎ相内に粒状に介在していることが分かった。

図２１及び図２２は、比較例６のサブマウントにおいて、それぞれ、半田層及びＡｕから成る半田保護層の蒸着による成膜後と、半田層を３００℃で溶解し凝固させた後の断面の走査型電子顕微鏡像を示す図である。上記と同様に電子の加速電圧を１５ｋＶに設定し、倍率を１万倍で測定を行った。図２１から明らかなように、比較例６の場合には、成膜する際に半田層を２つの層で積層したにも関わらず、半田層が３つの層となり存在している。各層の相を明らかにするためにＥＰＭＡ組成分析装置（日本電子社製、ＪＸＡ−８２００）を用い、図中のＡ，Ｂ，Ｃ，Ｄ部において、組成分析をおこなった。加速電圧は２０ｋＶ、エミッション電流１５ｍＡ、スポットサイズ径０．５μｍの条件で測定した。その結果、Ａ部の相がＡｕＳｎであり、Ｂ部の相がＡｕＳｎ₂であり、Ｃ部の相がＳｎであり、Ｄ部の相がＡｕであることが分かった。

図２２から明らかなように、比較例６において、半田層を３００℃で溶解し凝固させた後の断面においては、実施例５及び比較例４とは異なり、大部分の濃いコントラスト部とその中に薄いコントラスト部が介在している。図２１と同様にＥＰＭＡ組成分析を実施した結果、濃いコントラスト部がＡｕＳｎ₄ 、薄いコントラスト部がＡｕＳｎ₂であることが確認された。

次に、実施例５及び比較例４，５，６に係るサブマウントの半田層５の濡れ性を観察した。上記の各サブマウントを窒素雰囲気中で昇温し、２００℃で一旦保持した後、５℃／秒の昇温速度で３００℃まで昇温して半田層５を溶解させ、３００℃での半田層５の表面状態を写真撮影した。測定には高温観察装置（山陽精工社製、ＮＨ−３ＳＰ−８０００ＤＳ）を使用した。
図２３は、実施例５及び比較例４，５，６に係るサブマウントの半田層５の３００℃での表面光学写真像を示す図である。図２３から明らかなように、実施例５のサブマウントでは、その中央部の半田層５が一様に溶解していて、半田層５の表面全体が均一に濡れていることが分かる。
一方、比較例４の場合には、周辺部などに局所的に凹凸が多い部分が観察され、半田層が均一に濡れていないことが分かる。比較例５の場合にも、半田層の表面全体に凹凸が多く、均一に濡れていないことが分かった。比較例４及び５において、濡れ性の悪い、すなわち、凹凸状の領域ができるのは、何れも溶解しているＡｕ₅ Ｓｎ相中に介在しているＡｕＳｎの影響であると考えられる。比較例６の場合には、溶解性はよいものの、半田層の表面全体が凹凸状となっていて、濡れ性が悪いことが分かった。

図２４は、実施例５及び比較例４，５，６のサブマウントの半田層５におけるダイシェアせん断試験結果を示す図である。図２４において、縦軸は接合強度（ＭＰａ）を示し、横軸はせん断歪みを示している。せん断面の面積は３００μｍ×３００μｍであり、せん断方向のせん断面の長さは３００μｍである。
図２４から明らかなように、実施例５，比較例４，５及び６の半田層５の接合強度は、それぞれ、３５ＭＰａ、２８ＭＰａ、２３ＭＰａ、２６ＭＰａであり、実施例５のサブマウント１の半田層５の接合強度が最も高いことが判明した。

次に、実施例５，比較例４，５及び６のサブマウントに搭載した発光ダイオード７の熱サイクル試験の測定結果について説明する。
何れの場合も、サブマウント１のパターンを同じとし、このサブマウント１に自社製の発光ダイオード７をダイボンダー（ハイソル社製、ＭＯＡ−１２５０α）を用い、３００℃で、２．３Ｎの荷重を印加して、半田接合を行なった。サブマウント１の裏面側は、同時にＴＯ−１８ステム上に半田接合した。熱サイクル試験は、ＥＴＡＣ社製熱サイクル試験機（モデルＮＴ５１０）を用い、１サイクルの条件を、１５０℃で１５分、−６５℃で１５分とし、このサイクルを繰り返すことで行なった。発光ダイオード７には１５０ｍＡの電流を連続通電した。

図２５は、実施例５，比較例４，５及び６に係る発光ダイオード７の熱サイクル試験において、通電不良の起こらなかった発光ダイオード７の生存率を示す図である。縦軸は発光ダイオードの生存率（％）で、横軸は熱サイクル数（サイクル）を示している。図２５から明らかなように、実施例５、比較例４，５及び６における５０サイクル経過の発光ダイオード７の生存率（％）は、それぞれ、１００％、８０％、３０％、４０％であり、実施例５の発光ダイオード７の場合には、発光ダイオード７の故障が発生せず、通電不良が発生しないことが分かった。一方、比較例４，５及び６の発光ダイオード７では、それぞれ通電不良が発生した。

図２６は、実施例５，比較例４，５及び６における熱サイクル試験前の発光ダイオード７の発光出力の順方向電流依存性を示す図である。図２６において、縦軸は発光出力（ｍＷ）を示し、横軸は順方向電流（ｍＡ）を示している。図２６から明らかなように、実施例５の発光ダイオード７は、順方向電流、特に１５０ｍＡ以上の通電電流で発光出力が最も大きい。このことから、熱サイクル試験前においても半田層５の熱抵抗が小さいことが分かる。

上記熱サイクル試験を行った発光ダイオード７の内、熱サイクル試験後に通電不良が生じなかった発光ダイオード７の熱サイクル試験前後の発光特性を示す。
図２７は、実施例５，比較例４，５及び６に係る熱サイクル試験での発光ダイオード７の発光出力の熱サイクル依存性を示す図である。図２７において、縦軸は発光出力（ｍＷ）を示し、横軸は熱サイクル数（サイクル）を示している。なお通電電流は１５０ｍＡである。図２７から明らかなように、発光出力は、実施例５，比較例４，５及び６において何れの発光ダイオード７の場合も熱サイクルの増加に伴い減少しているが、実施例５が最もその低下が緩やかであることが分かる。これにより、実施例５の半田層５の熱抵抗が小さく、発光ダイオード７にかかる熱サイクル負荷が小さくなり、発光ダイオード７の信頼性が向上したことが分かる。

上記熱サイクル試験を行った発光ダイオード７の内、熱サイクル試験後に通電不良が生じなかった発光ダイオード７の熱サイクル試験前後の半田層５と発光ダイオード７との半田接合強度変化について説明する。
図２８は、実施例５，比較例４，５及び６における発光ダイオード７と半田層５との半田接合強度の熱サイクル依存性を示す図である。縦軸は半田接合強度（ＭＰａ）を、横軸は熱サイクル数（サイクル）を示している。
図２８から明らかなように、実施例５では、熱サイクル試験前及び５０回経過したときの半田接合強度は、それぞれ、３４．７ＭＰａ、３５．１ＭＰａであり、初期半田接合強度が維持されていることが分かる。
一方、比較例４において、熱サイクル試験前及び５０回経過したときの半田接合強度は、それぞれ、２７．７ＭＰａ、３４．７ＭＰａであり、初期半田接合強度が実施例５よりも低く、熱サイクルを負荷しないと半田接合強度が向上しない。比較例５では、熱サイクル試験前及び５０回経過したときの半田接合強度は、それぞれ、２３．１ＭＰａ、７．２ＭＰａであり、初期半田接合強度が比較例４に比べて低く、しかも、熱サイクル数の増加に従い、加速度的に半田接合強度が低下し、熱サイクルが５０回で初期半田接合強度の約３０％に低下する。比較例６の場合には、熱サイクル試験前及び５０回経過したときの半田接合強度は、それぞれ、２５．８ＭＰａ、１３．６ＭＰａであり、初期半田接合強度が比較例４に比べて低く、しかも、熱サイクル数の増加に従い、加速度的に半田接合強度が低下し、熱サイクルが５０回で初期半田接合強度の約５０％に低下することが分かった。
これにより、実施例５の発光ダイオード７は、半田層５との初期半田接合強度が高く、熱サイクルを負荷しても変化が生じないことが判明した。

上述した実施形態においては、デバイスとして発光ダイオード７を実装する場合について説明したが、これに限らず、裏面電極を有する半導体装置や回路部品等のデバイスであれば適用でき、請求の範囲に記載した発明の範囲内で種々の変形又は変更が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。上述した実施形態では、基板２は、セラミックス材料であるＡｌＮから構成されているが、これに限らず、他の材料から構成されていてもよい。さらに、電極層４，１３や半田層５，１４のパターンは、目的の回路構成となるように適宜に設計すればよい。

Claims (7)

1. 基板上に形成される鉛を含まない半田層であって、
   上記半田層が、上記基板側のＡｕＳｎ相からなる下層とＡｕ ₅ Ｓｎ相からなる上層とから成り、
   上記上層と上記下層が粒状に偏析した箇所を含まないことを特徴とする、半田層。
2. 前記半田層の厚みが１０μｍ以下であることを特徴とする、請求項１に記載の半田層。
3. 基板と該基板上に形成される鉛を含まない半田層とを有するデバイス接合用基板であって、
   上記半田層が、上記基板側のＡｕＳｎ相からなる下層とＡｕ ₅ Ｓｎ相からなる上層とから成り、
   上記上層と上記下層が粒状に偏析した箇所を含まないことを特徴とする、デバイス接合用基板。
4. 前記半田層の厚みが１０μｍ以下であることを特徴とする、請求項３に記載のデバイス接合用基板。
5. 前記デバイス接合用基板の熱抵抗が、０．３５Ｋ／Ｗ以下であることを特徴とする、請求項３又は４に記載のデバイス接合用基板。
6. 基板と該基板上に形成される鉛を含まない半田層とを含むデバイス接合用基板の製造方法であって、
   金と錫とを主成分とする共晶組成以外の組成のＡｕ−Ｓｎ系合金を上記基板上に形成する工程と、
   上記Ａｕ−Ｓｎ系合金を、Ａｕ ₅ Ｓｎ相からなる上層とＡｕＳｎ相からなる下層に分離し、上記上層と上記下層を、粒状に偏析した箇所を含まない半田層とする熱処理工程を含むことを特徴とする、デバイス接合用基板の製造方法。
7. 前記熱処理工程の温度を、１５０℃より高い温度で、かつ、共晶反応温度未満とすることを特徴とする、請求項６に記載のデバイス接合用基板の製造方法。

Images