JP2001125055A - 液晶表示素子の製造方法 - Google Patents

液晶表示素子の製造方法

Info

Publication number
JP2001125055A
JP2001125055A JP30846599A JP30846599A JP2001125055A JP 2001125055 A JP2001125055 A JP 2001125055A JP 30846599 A JP30846599 A JP 30846599A JP 30846599 A JP30846599 A JP 30846599A JP 2001125055 A JP2001125055 A JP 2001125055A
Authority
JP
Japan
Prior art keywords
substrate
dummy substrate
dummy
mother
cell formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30846599A
Other languages
English (en)
Other versions
JP4338109B2 (ja
Inventor
Masahide Shigemura
政秀 重村
Masahide Taniguchi
政秀 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP30846599A priority Critical patent/JP4338109B2/ja
Publication of JP2001125055A publication Critical patent/JP2001125055A/ja
Application granted granted Critical
Publication of JP4338109B2 publication Critical patent/JP4338109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 表面硬化層が形成されたプラスチック基板を
透明電極基板として用いる場合において、表面硬化層に
クラックを生じさせることなく、また、シール剥離の問
題もなく、端子部出しを効率よく行なう。 【解決手段】 第1マザー基板30側には、隣接するセ
ル形成領域31の間に所定幅の第1ダミー基板部32を
設定して、その各セル形成領域31に表示部31aおよ
び端子部31bを形成し、第2マザー基板40側の各セ
ル形成領域41には表示部41aのみを形成して、隣接
する各セル形成領域41の間を第2ダミー基板部42と
した上で、両マザー基板30,40を周辺シール材51
およびスペーサシール材52を介して圧着し、第1ダミ
ー基板部32の両端32a,32bおよび第2ダミー基
板部42の一端42aについてはそれぞれフルカット
し、第2ダミー基板部42の他端42bについてはハー
フカットを入れた後、第1ダミー基板部32側からその
切り込み溝の部分に折り曲げ応力を加えて第2ダミー基
板部42を分断する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示素子の製造
方法に関し、さらに詳しく言えば、透明電極基板として
表面硬化層を有するプラスチック基板を用いた表示素子
用セルの切断技術に関するものである。
【0002】
【従来の技術】液晶表示素子は、一方の面に透明電極が
形成された基板の一対をそれらの間に周辺シール材を介
在させて、その透明電極形成面同士を対向させて圧着し
た後、その基板間のセルギャップ内に液晶などの表示活
性物質を注入することにより構成される。
【0003】ところで、液晶表示素子を実際に製造する
にあたっては、生産性を考慮していわゆるマザー基板
(マルチ基板)にて複数の表示素子用セルを一度に形成
した後、マザー基板をその表示素子用セルの列もしくは
行に沿って分割してスティック基板とし、各表示素子用
セル内に表示活性物質を注入した後、さらにそのスティ
ック基板から個々の液晶表示素子を切り出すようにして
いる。
【0004】スティック基板から個々の液晶表示素子を
切り出す際に、いわゆる端子部出しが行なわれるが、ガ
ラス基板の場合、この端子部出しには次の2通りの方法
が知られている。第1の方法は、図3に示されているよ
うに、一方のマザー基板1側には、一つのセル形成領域
につき表示部1aおよび端子部1bを形成し、他方のマ
ザー基板2側には、一つのセル形成領域につき表示部2
aのみを形成し、両基板1,2を周辺シール材3を介し
て圧着する。そして、Aの部分を切断して個々の液晶表
示素子を切り出した後、Bの部分から端子部1bと対向
している他方の基板の基板部分(ダミー部分)2bを切
り落とす。
【0005】第2の方法は、図4に示されているよう
に、一方のマザー基板1に、表示部1aおよび端子部1
bを有する第1セル形成領域11と、表示部1aのみを
有する第2セル形成領域12とを交互に配置する。同様
に、他方のマザー基板2についても、表示部2aおよび
端子部2bを有する第1セル形成領域21と、表示部2
aのみを有する第2セル形成領域22とを交互に配置す
る。
【0006】そして、第1セル形成領域11と第2セル
形成領域22とが、また、第2セル形成領域12と第1
セル形成領域21とがそれぞれ対向するようにして、両
マザー基板1,2を周辺シール材3を介して圧着する。
この第2の方法によれば、端子部1bと端子部2bとが
対向するため、Cの部分とDの部分の2箇所を切断する
ことにより、液晶表示素子の切り出しと同時に端子部出
しを行なうことができる。また、捨て基板部が生じない
ため生産性もよい。
【0007】
【発明が解決しようとする課題】基板がガラス基板の場
合には、同ガラス基板を切断テーブルに固定し、超硬ホ
イールカッターなどでケガキ線を引くことにより、比較
的簡単に切断もしくは分断することができるが、プラス
チック基板はガラス基板に比べて柔軟性があり、かつ、
簡単には割れにくいという性質上、上記した第1および
第2の方法のいずれでも端子部出しを行なうことは困難
である。
【0008】すなわち、液晶表示素子用のプラスチック
基板には、例えば熱可塑性のポリエチレンテレフタレー
ト、ポリエーテルスルホン、ポリカーボネートや、熱硬
化性のアクリル系、エポキシ系樹脂などが用いられる
が、プラスチック基板には、耐薬品性向上のため、例え
ばアクリル系のハードコート層と、酸素などの透過を防
止するための有機もしくは無機材料による酸素バリアコ
ート層とからなる表面硬化層が形成されており、その上
に例えばITO(Indium Tin Oxide)
からなる透明電極が形成される。この種の表面硬化層は
プラスチック基板よりも硬く割れやすい。
【0009】このようなプラスチック基板について、図
3で説明した第1の方法で端子部出しを行なう場合、A
の部分はカッターなどで完全に切断(フルカット)でき
るが、残されたダミー部分2bについては、対向する端
子部1bとの間には6μm程度のギャップしかないた
め、端子部1bを傷つけることなく、その基板部分2b
をフルカットすることはきわめて困難である。
【0010】したがって、従来ではBの部分に所定深さ
の切り込み溝(いわゆるハーフカット)を入れ、手作業
でダミー部分2bを引き裂くようにしているため、生産
性の低下は否めない。そればかりでなく、手作業による
ため、ダミー部分2bをつかむ際に誤って端子部1bに
接触して傷をつけたり、また、外観的な切断不良が発生
しやすい。
【0011】また、図4で説明した第2の方法で端子部
出しを行なう場合には、C,Dの各部分にハーフカット
を入れた後、その部分に曲げ応力を加えて分断すること
になるが、端子部1b,2bの分断面に多大な応力が集
中するため、表面硬化層のハードコート層や酸素バリア
コート層にクラックが発生したり、周辺シール材3が剥
離することがかなりの頻度で発生していた。
【0012】
【課題を解決するための手段】本発明は、このような課
題を解決するためになされたもので、その目的は、透明
電極基板としてプラスチック基板を用いる場合におい
て、その表面硬化層などにクラックを発生させることな
く、また、端子部を傷つけることなく、端子部出しがで
きるようにした液晶表示素子の製造方法を提供すること
にある。
【0013】上記目的を達成するため、本発明は、表面
硬化層が形成されたプラスチック基板からなる第1およ
び第2マザー基板の各々に、所定の配列をもって複数の
セル形成領域をそれぞれ割り当てるにあたって、第1マ
ザー基板側については隣接する各セル形成領域の間に所
定幅の第1ダミー基板部を設定して、その各セル形成領
域に表示部および端子部を形成するとともに、第2マザ
ー基板側の各セル形成領域には第1マザー基板側の表示
部と対応する位置に表示部のみを形成して、隣接する各
セル形成領域の間を第2ダミー基板部とした上で、いず
れか一方のマザー基板側の各表示部の周りに周辺シール
材を塗布するとともに、第1ダミー基板部と第2ダミー
基板部との間にスペーサシール材を塗布して、両マザー
基板を周辺シール材およびスペーサシール材を介して圧
着して同時に複数の表示素子用セルを形成し、第1ダミ
ー基板部の両端および第2ダミー基板部の上記端子部と
対向しない側の一端についてはそれぞれ完全に切断(フ
ルカット)し、第2ダミー基板部の上記端子部と対向す
る側の他端については所定深さの切り込み溝(ハーフカ
ット)を入れた後、第1ダミー基板部側からその切り込
み溝の部分に折り曲げ応力を加えて第2ダミー基板部を
分断することを特徴としている。
【0014】この場合、第1ダミー基板部の幅は3〜1
0mm、特には5〜7mmの範囲内であることが好まし
い。3mm未満であると、幅が狭すぎて第2ダミー基板
部の分断作業が行ないにくくなる。一方、第1ダミー基
板部の幅が10mmを超えると、第2ダミー基板部の分
断時に同第2ダミー基板部の跳ね返りが顕著になり、こ
れによって端子部が傷つけられるおそれが生ずる。
【0015】また、本発明においては、上記切り込み溝
部分の切り残し量は基板厚さの3〜40%、特には5〜
20%であることが好ましい。切り残し量を3%未満と
することは精度上困難であるし、他方において、切り残
し量が40%を超えると、分断時のストレスが大きくな
り、プラスチック基板の表面硬化層にクラックが発生し
たり、周辺シール材に剥離が発生するおそれがあるため
好ましいとは言えない。
【0016】本発明によれば、第1ダミー基板部の両端
および第2ダミー基板部の両端の計4箇所を分断なり切
断することにより端子部出しが行なわれるが、その内の
3箇所(第1ダミー基板部の両端2箇所と、第2ダミー
基板部の一端側1箇所)はフルカットで切断できる。
【0017】残りの1箇所(第2ダミー基板部の他端側
1箇所)はハーフカットによる分断となるが、本発明の
場合、第1ダミー基板部側から第2ダミー基板部に分断
力を加えることができるため、その分断作業が効率よく
行なえる。また、自動分断機による分断作業の自動化も
可能となる。
【0018】
【発明の実施の形態】次に、本発明を図面を参照しなが
らより具体的に説明する。
【0019】図1は、一対の第1および第2マザー基板
30,40をこれから端子部出しをしようとする状態に
組み合わせた状態の要部断面図である。各マザー基板3
0,40ともに、例えばポリカーボネイトなどのプラス
チック基板からなり、図示されていないが、その各面に
は耐薬品性向上のため、例えばアクリル系のハードコー
ト層と、酸素などの透過を防止するための有機もしくは
無機材料による酸素バリアコート層とからなる表面硬化
層が形成されている。液晶表示素子用のプラスチック基
板には、通常、その基板厚さが0.1〜0.4mm程度
のものが選択される。
【0020】各マザー基板30,40には、それぞれ所
定の配列をもって複数のセル形成領域31,41が割り
当てられるが、この実施例によると、第1マザー基板3
0側については、隣接するセル形成領域31,31の間
に、所定幅の第1ダミー基板部32が設定され、その各
セル形成領域31に表示部31aおよび端子部31bが
形成されている。
【0021】詳しくは図示されていないが、表示部31
aにはITOよりなる透明電極が所定のパターンで形成
されており、また、端子部31bにはその透明電極に連
なる引出電極が形成されている。本発明において、第1
ダミー基板部32の幅は、3〜10mm、特には5〜7
mmの範囲内であることが好ましい。
【0022】これに対して、第2マザー基板40の各セ
ル形成領域41には、第1マザー基板30側の表示部3
1aと対応する位置に表示部41aのみが形成され、隣
接するセル形成領域41,41の間は第2ダミー基板部
42とされている。
【0023】マザー基板30,40は、そのいずれか一
方の基板の各表示部(31aもしくは41a)の周りに
塗布された周辺シール材51を介して圧着されるが、こ
の場合、第1ダミー基板部32と第2ダミー基板部42
との間にも、スペーサシール材52が設けられている。
周辺シール材51およびスペーサシール材52は、通常
よく用いられている例えばエポキシ樹脂系の接着材であ
ってよい。
【0024】端子部出しを行なうには、第1マザー基板
30側においては、その第1ダミー基板部32の両端3
2a,32bを完全に切断(フルカット)する。第2マ
ザー基板40側は、その第2ダミー基板部42の一方の
端部42aをフルカットする。なお、この端部42a
は、第1ダミー基板部32の一方の端部32aと位置的
に重なっており、端子部31bと対向しない側の端部で
ある。
【0025】第2ダミー基板部42の他方の端部、すな
わち端子部31bと対向している側の端部42bについ
ては、例えば超硬ホイールカッターなどで切り込み溝
(ハーフカット)を入れる。その切り込み溝部分の切り
残し量は、基板厚さの3〜40%、特には5〜20%で
あることが好ましい。
【0026】そして、図2に示されているように、第2
マザー基板40側を下にして分断機のテーブル61上に
載置し、押さえバー62にてしっかり固定した後、分断
バー63を第1ダミー基板部32の上から押し当てて、
端部42bに形成されている切り込み溝部分に折り曲げ
応力を加えて、第2ダミー基板部42を第2マザー基板
40から切り離す。これにより、プラスチック基板に形
成されている表面硬化層などにクラックを発生させるこ
となく、ダミー部分を分断することができる。
【0027】なお、第1ダミー基板部32の幅を2〜1
5mmの範囲内で適宜変えて、実際に分断を行なったと
ころ、3mm未満の場合には、その幅が狭すぎて分断作
業がスムーズにできなかった。一方、第1ダミー基板部
32の幅が10mmを超えると、切り込み溝の深さが適
正でも、分断時に第2ダミー基板部42の端部42bが
跳ね返って端子部31bに傷が付くおそれがある。した
がって、第1ダミー基板部32の幅は3〜10mmが適
正である。
【0028】また、第1ダミー基板部32の幅を5mm
に設定し、切り込み溝の切り残し量を基板厚さの1〜6
0%の範囲内で適宜変えて、実際に分断を行なったとこ
ろ、3%未満では、切り残し量がバラツキ管理ができな
い。これに対して、切り残し量が40%を超えると、分
断時のストレスが大きく、表面硬化層にクラックが発生
したり、シール剥離が散見された。したがつて、切り残
し量の適正な範囲は3〜40%ということになる。
【0029】
【発明の効果】以上説明したように、本発明によれば、
ハードコート層や酸素バリアコート層などの表面硬化層
を有するプラスチック基板を透明電極基板として用いる
場合において、表面硬化層にクラックを生じさせること
なく、また、シール剥離の問題もなく、端子部出しを効
率よく行なうことができる。
【図面の簡単な説明】
【図1】本発明により端子部出しが行なわれるマザー基
板の要部断面図。
【図2】本発明による分断状態を示した模式的側面図。
【図3】従来の端子部出しの第1の方法を説明するため
の模式的断面図。
【図4】従来の端子部出しの第2の方法を説明するため
の模式的断面図。
【符号の説明】
30,40 マザー基板 31,41 セル形成領域 31a,41a 表示部 31b 端子部 32 第1ダミー基板部 42 第2ダミー基板部 51 周辺シール材 52 スペーサシール材
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H088 FA06 FA07 FA10 FA27 FA29 HA01 HA04 MA20 2H089 LA09 LA10 LA11 LA13 NA12 NA17 NA39 NA41 QA12 QA16 TA01 TA05 2H090 JA07 JA08 JB03 JC07 JC13 LA02 LA03

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 表面硬化層が形成されたプラスチック基
    板からなる第1および第2マザー基板の各々に、所定の
    配列をもって複数のセル形成領域をそれぞれ割り当てる
    にあたって、第1マザー基板側については隣接する各セ
    ル形成領域の間に所定幅の第1ダミー基板部を設定し
    て、その各セル形成領域に表示部および端子部を形成す
    るとともに、第2マザー基板側の各セル形成領域には第
    1マザー基板側の表示部と対応する位置に表示部のみを
    形成して、隣接する各セル形成領域の間を第2ダミー基
    板部とした上で、いずれか一方のマザー基板側の各表示
    部の周りに周辺シール材を塗布するとともに、第1ダミ
    ー基板部と第2ダミー基板部との間にスペーサシール材
    を塗布して、両マザー基板を周辺シール材およびスペー
    サシール材を介して圧着して同時に複数の表示素子用セ
    ルを形成し、第1ダミー基板部の両端および第2ダミー
    基板部の上記端子部と対向しない側の一端についてはそ
    れぞれ完全に切断し、第2ダミー基板部の上記端子部と
    対向する側の他端については所定深さの切り込み溝を入
    れた後、第1ダミー基板部側からその切り込み溝の部分
    に折り曲げ応力を加えて第2ダミー基板部を分断するこ
    とを特徴とする液晶表示素子の製造方法。
  2. 【請求項2】 上記第1ダミー基板部の幅が3〜10m
    mの範囲内である請求項1に記載の液晶表示素子の製造
    方法。
  3. 【請求項3】 上記切り込み溝部分の切り残し量が基板
    厚さの3〜40%である請求項1または2に記載の液晶
    表示素子の製造方法。
JP30846599A 1999-10-29 1999-10-29 液晶表示素子の製造方法 Expired - Fee Related JP4338109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30846599A JP4338109B2 (ja) 1999-10-29 1999-10-29 液晶表示素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30846599A JP4338109B2 (ja) 1999-10-29 1999-10-29 液晶表示素子の製造方法

Publications (2)

Publication Number Publication Date
JP2001125055A true JP2001125055A (ja) 2001-05-11
JP4338109B2 JP4338109B2 (ja) 2009-10-07

Family

ID=17981359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30846599A Expired - Fee Related JP4338109B2 (ja) 1999-10-29 1999-10-29 液晶表示素子の製造方法

Country Status (1)

Country Link
JP (1) JP4338109B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145337A (ja) * 2002-10-22 2004-05-20 Lg Philips Lcd Co Ltd 液晶表示パネルの切断装置
JP2010128407A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 基板の分割方法および基板の分割装置
KR100963496B1 (ko) 2009-06-12 2010-06-17 주식회사 토비스 액정 패널 절단 방법 및 이를 이용하는 액정 패널 제조 방법
KR100966082B1 (ko) * 2009-06-16 2010-06-28 주식회사 토비스 액정 패널 절단 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145337A (ja) * 2002-10-22 2004-05-20 Lg Philips Lcd Co Ltd 液晶表示パネルの切断装置
JP4578086B2 (ja) * 2002-10-22 2010-11-10 エルジー ディスプレイ カンパニー リミテッド 液晶表示パネルの切断装置
JP2010128407A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 基板の分割方法および基板の分割装置
KR100963496B1 (ko) 2009-06-12 2010-06-17 주식회사 토비스 액정 패널 절단 방법 및 이를 이용하는 액정 패널 제조 방법
WO2010143878A3 (ko) * 2009-06-12 2011-03-03 주식회사 토비스 액정 패널 절단 방법 및 이를 이용하는 액정 패널 제조 방법
US8905807B2 (en) 2009-06-12 2014-12-09 Tovis Co., Ltd. Method for cutting liquid crystal panel and method for manufacturing liquid crystal panel using the same
KR100966082B1 (ko) * 2009-06-16 2010-06-28 주식회사 토비스 액정 패널 절단 방법
WO2010147331A3 (ko) * 2009-06-16 2011-03-03 주식회사 토비스 액정 패널 절단 방법

Also Published As

Publication number Publication date
JP4338109B2 (ja) 2009-10-07

Similar Documents

Publication Publication Date Title
JP5379817B2 (ja) 表示パネル
KR101121861B1 (ko) 화상표시소자의 제조방법
JP5872182B2 (ja) 表示装置の製造方法
JPH1144878A (ja) 液晶表示装置の製造方法
JP2001125055A (ja) 液晶表示素子の製造方法
JP2008225398A (ja) 液晶表示素子の製造方法
JP2009103733A (ja) 液晶表示パネルの製造方法
JP2009103855A (ja) 積層構造体の製造方法
JP2000258782A (ja) 液晶表示素子の製造方法
JP2002107704A (ja) 樹脂基板を用いた液晶表示パネルの切断方法
JP4363896B2 (ja) 液晶表示パネルの製造方法
JP3794272B2 (ja) 液晶装置の製造方法
JPH10301072A (ja) 液晶表示装置の製造方法
JP2653447B2 (ja) 液晶表示素子の製造方法
JP6959734B2 (ja) セル
JPS63289530A (ja) 液晶表示素子
JP2000131661A (ja) 液晶表示素子の製造方法
JPH08328025A (ja) 液晶表示装置の製造方法
JP2008083356A (ja) 表示パネルおよび表示パネルの端縁処理方法
JP2008003388A (ja) フラットパネルディスプレイおよびその製造方法
JP2007304501A (ja) 液晶表示パネルおよびその製造方法
JP2007033977A (ja) 液晶表示装置の製造方法
JP2000214473A (ja) 複数段の液晶セルに液晶を同時注入し、液晶セルを製造する方法
JP2001125056A (ja) 液晶表示素子の製造方法
JPH0313569B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150710

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees