JP2001119948A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2001119948A JP2001119948A JP29215699A JP29215699A JP2001119948A JP 2001119948 A JP2001119948 A JP 2001119948A JP 29215699 A JP29215699 A JP 29215699A JP 29215699 A JP29215699 A JP 29215699A JP 2001119948 A JP2001119948 A JP 2001119948A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- current
- voltage
- power supply
- turns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
換効率を向上させる。 【解決手段】 主として脈流VP の高電圧期間に脈流V
P を第1のトランス4の一次巻線4aを介してスイッチ
ングすることにより第1のトランス4の二次巻線4bに
電圧を誘起させる第1のコンバータ回路2と、平滑した
直流VDCを主として脈流VP の低電圧期間に第2のトラ
ンス5の一次巻線5aを介してスイッチングすることに
より第2のトランス5の二次巻線5bに電圧を誘起させ
る第2のコンバータ回路3とを備え、両トランス4,5
における各二次巻線4b,5bの誘起電圧を整流して合
成することにより出力電圧VO を生成するスイッチング
電源装置1であって、第1のトランス4における一次巻
線4bの巻数N4Aに対する二次巻線4bの巻数N4Bの巻
数比を第2のトランス5における一次巻線5aの巻数N
5Aに対する二次巻線5bの巻数N5Bの巻数比よりも大き
くした。
Description
力変換するスイッチング電源装置に関し、詳しくは、高
力率で電力変換可能なスイッチング電源装置に関するも
のである。
イッチング電源装置では、入力電流がパルス状に流れ込
むことによって入力電流高調波が発生する。したがっ
て、スイッチング電源装置の電力が大きい場合や複数を
同時に使用する場合は、この有害な高調波成分が商用電
力系に及ぼす影響が無視できず、高調波誘導障害の発生
や電圧波形歪みによる電力機器の加熱等種々の支障をき
たす。このため、近年、入力電流高調波の低減が要請さ
れており、入力電流高調波を低減可能な力率改善型の各
種スイッチング電源装置が提案されている。この種のス
イッチング電源装置としては、いわゆる2コンバータ方
式や1コンバータ方式などが数多く提案されているが、
2コンバータ方式には、各段の効率が高くても総合的な
変換効率が低いという問題があり、1コンバータ方式に
は、出力リップルが大きいという問題がある。このた
め、出願人は、入力電流高調波を低減しつつ、これらの
問題を解決すべく、図6に示す電源装置41を既に開発
している。
コンバータ回路42と、コンデンサインプット形の昇降
圧コンバータ回路43とを備え、両昇降圧コンバータ回
路42,43で1つのスイッチ素子SWを共通使用する
フライバック形の構成が採用されている。この場合、昇
降圧コンバータ回路42は、交流電源PSから出力され
る交流電圧VACを整流する整流回路51と、スイッチン
グ用のトランス52と、スイッチ素子SWとで構成され
ている。一方、昇降圧コンバータ回路43は、交流電源
PSから出力される交流電圧VACを脈流に整流するダイ
オードブリッジおよび脈流を平滑するコンデンサを内蔵
する整流平滑回路53と、スイッチング用のトランス5
4と、スイッチ素子SWとで構成されている。また、ト
ランス52の二次巻線52b側およびトランス54の二
次巻線54b側には、整流回路61,62がそれぞれ配
設され、両整流回路61,62の出力側には、例えば電
解コンデンサで構成された平滑回路63が配設されてい
る。
流電圧VACを整流することにより脈流VP を生成し、整
流平滑回路53が交流電圧VACを整流平滑することによ
り直流電圧VDCを生成する。この場合、脈流VP の高電
圧期間(山の期間)においては、主として昇降圧コンバ
ータ回路42が出力電圧VO を生成する。この場合、脈
流VP の最高電圧のときに、トランス52の一次巻線5
2aを流れる電流I11の電流値と、トランス54の一次
巻線54aを流れる電流I12の電流値との比が例えば
9:1となるように予め規定する。このため、両トラン
ス52,54については、例えば、トランス52の一次
巻線52aのインダクタンスおよび巻数をそれぞれ値L
52A および値N52A とし、トランス52の二次巻線52
bのインダクタンスおよび巻数をそれぞれ値L52B およ
びN52B とし、トランス54の一次巻線54aのインダ
クタンスおよび巻数をそれぞれ値L54A および値N54A
とし、トランス54の二次巻線54bのインダクタンス
および巻数をそれぞれ値L54B およびN54B とした場
合、下記の式および式が成立する仕様で製作する。 L52A :L54A =1:9・・・・・・・式 N52A :N52B =N54A :N54B ・・・式
VACの正サイクル期間における脈流VP が最高電圧のと
きにスイッチ素子SWがオン状態に制御されると、電流
I11が、整流回路51、トランス52の一次巻線52
a、スイッチ素子SWおよび整流回路51からなる電流
経路を流れる。これにより、トランス52にエネルギー
が蓄積される。次いで、スイッチ素子SWのオフ状態制
御時に、整流回路61および平滑回路63が、二次巻線
52bの誘起電圧を整流平滑することにより出力電圧V
O を生成する。
と、昇降圧コンバータ回路42が出力電圧VO を生成す
るための入力電圧が低下する。したがって、昇降圧コン
バータ回路43が、出力電圧VO の生成に徐々に寄与す
ることになる。やがて、脈流VP の低電圧期間(谷の期
間)において、脈流VP の電圧が昇降圧コンバータ回路
42による出力電圧VO の生成が可能なスレショルド電
圧よりも低下すると、昇降圧コンバータ回路42による
出力電圧VO の生成がほぼ不可能となる。このため、こ
の期間においては、主として昇降圧コンバータ回路43
が出力電圧VO を生成する。
イッチ素子SWのオン状態制御時に、整流平滑回路53
内の電解コンデンサの充電電圧に基づく電流I12が、電
解コンデンサの正極端子、トランス54の一次巻線54
a、スイッチ素子SW、および電解コンデンサの負極端
子からなる電流経路を流れる。これにより、トランス5
4にエネルギーが蓄積される。次いで、スイッチ素子S
Wのオフ状態制御時に、整流回路62および平滑回路6
3が、二次巻線54bの誘起電圧を整流平滑することに
より出力電圧VO を生成する。
ショルド電圧を超える期間においては、主として電流I
11がスイッチ素子SWを流れることによって出力電圧V
O が生成され、脈流VP の電圧がスレショルド電圧より
も低下する期間においては、主として電流I12がスイッ
チ素子SWを流れることによって出力電圧VO が生成さ
れる。
最高電圧またはその近傍に達したときに、入力電流I12
INがパルス状に流れ込んで整流平滑回路53内の電解コ
ンデンサを充電する。このため、電源装置41に流れ込
む入力電流IINは、電流I11と入力電流I12INとの合成
となるため、交流電圧VACのほぼ1サイクル全域に亘っ
て電源装置41内に流れ込む。この結果、入力力率が
0.85〜0.9程度の良好な力率改善効果を得ること
ができ、しかも1コンバータ方式のため、極めて高効率
で出力電圧VO を生成することができる。
が既に開発している電源装置41には、以下の改善すべ
き点がある。すなわち、電源装置41における両トラン
ス52,54は、巻数N52A に対する巻数N52B の巻数
比R52ABと、巻数N54A に対する巻数N54B の巻数比R
54ABとが等しく、かつ、インダクタンスL54A がインダ
クタンスL52A よりも十分に大きい仕様でそれぞれ製作
されている。このため、トランス54の二次巻線54b
のインダクタンスL54B もトランス52の二次巻線52
bのインダクタンスL52B よりも十分に大きな値となっ
ている。したがって、インダクタンスL54B をインダク
タンスL52B の例えば9倍以上に規定すると、通常、ト
ランス54の蓄積エネルギーに基づいて二次巻線54b
から放出される電流は、一次巻線54aに流れる電流I
11の電流波形に対して不連続波形となるいわゆる不連続
モードで放出され、トランス54の蓄積エネルギーに基
づいて二次巻線54bから放出される電流は、一次巻線
54aに流れる電流I12の電流波形に対して連続波形と
なるいわゆる連続モードで放出される。
同一の電力が放出されるとすれば、各二次巻線52b,
54bから放出される電流の平均電流値は等しくなる。
一方、不連続モードで放出される電流は、そのピーク電
流値が大きいため、その実効電流値が、連続モードで放
出される電流の実効電流値と比較して大きくなる。この
ため、トランス52の二次巻線52bから電流が放出さ
れる際に、実効電流値が大きいことに起因して、トラン
ス52の二次巻線52bの巻線損失や、整流回路61内
の例えばダイオードなどの整流用半導体の損失ロスが増
加する。この結果、電源装置41では、昇降圧コンバー
タ回路42の作動に起因する損失が大きくなるため、装
置全体としての変換効率が低下する。
C100V〜AC220V程度までを交流電圧VACとし
て入力可能ないわゆる入力ワールドワイドレンジタイプ
の電源装置を構成した場合に特に顕著となる。つまり、
力率改善効果を十分にするためには、インダクタンスL
54A がインダクタンスL52A よりも十分に大きいのが前
提となり、電源装置41では、その比率を1:9に規定
した。この場合、交流電圧VACがAC100Vに固定さ
れている場合には、その比率で特に不都合が生じない
が、AC100V〜AC220V程度の交流電圧VACを
入力可能に構成する場合には、その比率では不都合が生
じる。その理由として、整流平滑回路53内の電解コン
デンサは、交流電圧VACの電圧値が一番低い電圧(例え
ばAC100V)のときに正常に作動可能な容量値に設
計されている。したがって、交流電圧VACがある程度高
い電圧になると、コンデンサインプット型の昇降圧コン
バータ回路43の動作原理からすれば、時間幅が狭くて
ピーク値の大きい入力電流I12INが整流平滑回路53内
の電解コンデンサに流れ込む。したがって、力率が悪化
するため、インダクタンスL52A に対するインダクタン
スL54A の比率を大きくすることによって力率改善効果
を向上させておく必要がある。
電圧VACの瞬時値が低いときでも、昇降圧コンバータ回
路42が二次巻線52b側に一定電力を供給しなければ
ならないため、電流I11の実効電流値が大きくなる。こ
のため、より大電流の電流I11が流れることにより、配
線の銅損、トランス52の一次巻線52aの巻線損失、
およびスイッチ素子SWの半導体抵抗(FETの場合は
RON)による損失などが増加する。このため、発明者
は、交流電圧VACがAC100Vに固定の場合には、イ
ンダクタンスL52A に対するインダクタンスL54A の比
率を1:5〜1:9程度に、入力ワールドワイドレンジ
タイプの場合には、その比率を1:7以上1:12以下
に規定することにより、変換効率を著しく低下させるこ
となく、力率改善効果を最も向上させることができるの
を実験によって確認している。しかし、このように規定
した場合、トランスの小型化を考慮すれば、トランス5
4における一次巻線54aのインダクタンスL54A をあ
る程度の値に止めて、トランス52における一次巻線5
2aのインダクタンスL52A を小さくせざるを得ない。
この結果、かかる場合には、トランス52における二次
巻線52bのインダクタンスL52B を小さい値にせざる
を得ない。ところが、二次巻線52bを流れる電流は、
二次巻線52bのインダクタンスL52B を小さくするに
従って、その平均電流が同じであっても、そのピーク電
流値が大きくなるため、その実効電流値も増加する。こ
のため、上記したトランス52の二次巻線52b側での
損失がさらに増大することになる。したがって、電源装
置41には、装置全体としての変換効率の向上が望まれ
ている。
デンサを配設した場合に不都合が生じる。すなわち、ト
ランス52の巻数比R52ABと、トランス54の巻数比R
54ABとが若干相違する場合、スイッチ素子SWがオフ状
態のときにトランス52の一次巻線52aに誘起するフ
ライバック電圧と、トランス54の一次巻線54aに誘
起するフライバック電圧とが相違する。このため、その
フライバック電圧が高電圧の一次巻線52a(または5
4a)から他方の一次巻線54a(または52a)に短
絡電流が流れ込むことになる。具体的には、トランス5
2の巻数比R52ABおよびトランス54の巻数比R54ABを
それぞれ1:0.15および1:0.1に規定した場
合、両二次巻線52b,54bの誘起電圧がほぼ等しく
なるため、トランス54の一次巻線54aに誘起するフ
ライバック電圧V12(図6参照)が、トランス52の一
次巻線52aに誘起するフライバック電圧V11(同図参
照)の電圧値よりも高い電圧となる。この際には、短絡
電流が、トランス54における一次巻線54aの巻き終
わり側端子、トランス52の一次巻線52a、整流回路
51内のノイズ除去用コンデンサ、整流平滑回路53内
の電解コンデンサ、およびトランス54における一次巻
線54aの巻き始め側端子からなる電流経路を流れるこ
とになる。かかる場合には、損失が増加するため、両極
巻数比R52AB,R54ABが極力同じ巻数比となるように、
両トランス52,54を高精度で製作しなければならな
い。この結果、トランス52,54の製造コストが上昇
するため、この点の改善も望まれている。
れたものであり、十分な入力力率改善効果を維持しつ
つ、装置の変換効率を向上し得るスイッチング電源装置
を提供することを主目的とする。
求項1記載のスイッチング電源装置は、主として脈流の
高電圧期間に脈流を第1のトランスの一次巻線を介して
スイッチングすることにより第1のトランスの二次巻線
に電圧を誘起させる第1のコンバータ回路と、平滑した
直流を主として脈流の低電圧期間に第2のトランスの一
次巻線を介してスイッチングすることにより第2のトラ
ンスの二次巻線に電圧を誘起させる第2のコンバータ回
路とを備え、両トランスにおける各二次巻線の誘起電圧
を整流して合成することにより出力電圧を生成するスイ
ッチング電源装置であって、第1のトランスにおける一
次巻線の巻数に対する二次巻線の巻数の巻数比を第2の
トランスにおける一次巻線の巻数に対する二次巻線の巻
数の巻数比よりも大きくしたことを特徴とする。
請求項1記載のスイッチング電源装置において、第1の
トランスにおける巻数比は、第1のトランスの蓄積エネ
ルギーに基づく放出電流を不連続モードでその二次巻線
から放出可能な値に規定されていることを特徴とする。
請求項1または2記載のスイッチング電源装置におい
て、第1のトランスの一次巻線に供給される脈流の供給
ライン間にノイズフィルタが配設され、両コンバータ回
路は、スイッチング用のスイッチ素子をそれぞれ備えて
構成されていることを特徴とする。
請求項1または2記載のスイッチング電源装置におい
て、第1のトランスの一次巻線に供給される脈流の供給
ライン間にノイズフィルタが配設され、第1のコンバー
タ回路は、そのスイッチング電流の電流経路内にスイッ
チング電流とは逆向きの短絡電流の導通を阻止する一方
向性素子が配設されて構成されていることを特徴とす
る。
請求項1から4のいずれかに記載のスイッチング電源装
置において、入力ワールドワイドレンジタイプの電源装
置であって、第1のトランスにおける一次巻線の巻数に
対する第2のトランスにおける一次巻線の巻数の巻数比
を1:7以上かつ1:12以内にしたことを特徴とす
る。
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。
ッチング電源装置の動作原理について説明する。
ンジタイプのスイッチング電源装置であって、力率改善
用の昇降圧コンバータ回路2と、コンデンサインプット
形の昇降圧コンバータ回路3とを備え、両昇降圧コンバ
ータ回路2,3で1つのスイッチング素子を共通使用す
るフライバック形の構成が採用されている。この場合、
昇降圧コンバータ回路2は、交流電源PSの交流電圧V
ACを整流して脈流VPを生成するダイオード11,12
と、本発明における第1のトランスに相当するスイッチ
ング用のトランス4と、例えばFETで構成されたスイ
ッチ24とで構成されている。一方、昇降圧コンバータ
回路3は、交流電圧VACを整流して脈流VP を生成する
ダイオードスタック21と、電流制限用の抵抗22と、
脈流VPを平滑するコンデンサ23と、本発明における
第2のトランスに相当するスイッチング用のトランス5
と、スイッチ24とで構成されている。また、トランス
4の二次巻線4b側およびトランス5の二次巻線5b側
には、整流用のダイオード31,32と、平滑用のコン
デンサ33と、スイッチ24のスイッチングをPWM制
御方式で制御するスイッチング制御回路34とが配設さ
れている。
2が図2(a)に示す交流電圧VACを整流することによ
り同図(b)に示す脈流VP を生成し、ダイオードスタ
ック21およびコンデンサ23が交流電圧VACを整流平
滑することにより直流電圧VDCを生成する。この場合、
脈流VP の高電圧期間(山の期間)においては、主とし
て昇降圧コンバータ回路2が出力電圧VO を生成する。
この場合、脈流VP の最高電圧VMAX (同図(b)参
照)のときに、トランス4の一次巻線4aを流れる電流
IP1の電流値と、トランス5の一次巻線5aを流れる電
流IP2の電流値との比が例えば10:1となるように予
め設計されている。また、両トランス4,5について
は、例えば、トランス4の一次巻線4aのインダクタン
スおよび巻数をそれぞれ値L4aおよび値N4aとし、トラ
ンス4の二次巻線4bのインダクタンスおよび巻数をそ
れぞれ値L4bおよびN4bとし、トランス5の一次巻線5
aのインダクタンスおよび巻数をそれぞれ値L5aおよび
値N5aとし、トランス5の二次巻線5bのインダクタン
スおよび巻数をそれぞれ値L5bおよびN5bとした場合、
例えば、下記の式〜式が成立する仕様で製作する。 L4a:L5a=1:10・・・・・・・式 N4a:N4b=1:0.1・・・・・・式 N5a:N5b=1:0.2・・・・・・式
数N4aに対する二次巻線4bの巻数N4bの巻数比R4AB
は値10となり、トランス5の一次巻線5aの巻数N5a
に対する二次巻線5bの巻数N5bの巻数比R5AB は値5
となる。つまり、トランス4,5は、トランス4の巻数
比R4AB がトランス5の巻数比R5AB よりも大きくなる
ように製作されている。このような条件下で、例えば、
交流電圧VACの正サイクル期間における脈流VP がある
程度高い電圧のときに図3(a)に示すようにスイッチ
24がオン状態に制御されると、同図(b)に示す電流
IP1が、ダイオード11、トランス4の一次巻線4a、
スイッチ24、およびダイオードスタック21内のダイ
オードからなる電流経路を流れる。これにより、トラン
ス4にエネルギーが蓄積される。次いで、スイッチ24
のオフ状態制御時に、同図(c)の実線で示すように、
トランス4の二次巻線4bからフライバック電圧に基づ
くフライバック電流IS1が放出される。次いで、ダイオ
ード31およびコンデンサ33が、二次巻線4bから放
出されたフライバック電流IS1を整流平滑することによ
り出力電圧VO を生成する。
ランス5の巻数比R5AB とを等しくしたときには、フラ
イバック電流IS1が、図3(c)に示す破線で示すよう
に二次巻線52bから大きなピーク電流値で放出され
る。一方、この電源装置1では、トランス4の巻数比R
4AB がトランス5の巻数比R5AB よりも大きいため、そ
の分、トランス4の二次巻線4bのインダクタンスL4b
が大きい値に規定されている。したがって、フライバッ
ク電流IS1は、両巻数比R4AB ,R5AB が等しい場合と
比較して、その放出時間が長くなるため、連続モードに
近い不連続モードでトランス2の二次巻線2bから放出
される。この結果、フライバック電流IS1は、両巻数比
R4AB ,R5AB が等しい場合と比較して、その実効電流
値およびピーク電流値がそれぞれ小さくなる。このた
め、フライバック電流IS1がダイオード31およびコン
デンサ33を流れる際の損失が低減されている。なお、
トランス4の巻数比R4AB をさらに大きく規定すること
により、同図(d)に示すように、フライバック電流I
S1を連続モードで放出させることもできる。この場合に
は、フライバック電流IS1のピーク電流値がより小さく
なるため、その際の損失をさらに低減することができ
る。
と、昇降圧コンバータ回路2が出力電圧VO を生成する
ための入力電圧が低下する。したがって、昇降圧コンバ
ータ回路3が、出力電圧VO の生成に徐々に寄与するこ
とになる。やがて、脈流VP の低電圧期間(谷の期間)
において、脈流VP の電圧が昇降圧コンバータ回路2に
よる出力電圧VO の生成が可能なスレショルド電圧VTH
(図2(b)参照)よりも低下すると、昇降圧コンバー
タ回路2による出力電圧VO の生成がほぼ不可能とな
る。このため、この期間においては、主として昇降圧コ
ンバータ回路3が出力電圧VO を生成する。
イッチ24のオン状態制御時に、図2(d)および図3
(e)に示す電流IP2が、コンデンサ23の正極端子、
トランス5の一次巻線5a、スイッチ24、およびコン
デンサ23の負極端子からなる電流経路を流れる。これ
により、トランス5にエネルギーが蓄積される。次い
で、スイッチ24のオフ状態制御時に、図3(f)に示
すように、トランス5の二次巻線5bからフライバック
電圧に基づくフライバック電流IS2が放出される。この
際には、フライバック電流IS2は、同図(e),(f)
に示すように、その電流波形が電流IP2の電流波形に連
続する連続モードで放出される。次いで、ダイオード3
2およびコンデンサ33が、二次巻線5bから放出され
たフライバック電流IS2を整流平滑することにより出力
電圧VO を生成する。
サイクルに亘ってスイッチ24がスイッチング制御回路
31によってPWM制御されることにより、所定電圧に
安定化される。
ショルド電圧VTHを超える期間においては、主として、
図2(c)に示す電流IP1がスイッチ24を流れること
によって出力電圧VO が生成され、脈流VP の電圧がス
レショルド電圧VTHよりも低下する期間においては、主
として、同図(d)に示す電流IP2がスイッチ24を流
れることによって出力電圧VO が生成される。
最高電圧VMAX またはその近傍に達したときに、図2
(e)に示すように、入力電流IP2INがパルス状に流れ
込んでコンデンサ23を充電する。このため、電源装置
1に流れ込む入力電流IINは、同図(c)に示す電流I
P1と、同図(e)に示す入力電流IP2INとの合成となる
ため、同図(f)に示す電流波形となる。したがって、
電流IINが交流電圧VACのほぼ1サイクル全域に亘って
流れ込む結果、入力力率が0.85〜0.9程度の良好
な力率改善効果を得ることができ、しかも1コンバータ
方式のため、極めて高効率で出力電圧VO を生成するこ
とができる。また、トランス4の二次巻線4b側での整
流平滑動作の際の損失も低減されているため、極めて高
変換効率で出力電圧VO を生成することができる。
る電源装置1aについて説明する。なお、電源装置1a
の基本動作原理は電源装置1とほぼ同一のため、同一の
構成要素については同一の符号を付し、異なる構成およ
び動作について主として説明する。
に供給される脈流VP の供給ライン間にノイズフィルタ
として機能するコンデンサ14が配設されると共にFE
Tなどで構成されたスイッチ13が昇降圧コンバータ回
路2に配設されている。
回路2の作動時には、スイッチ13がスイッチング制御
回路34によってスイッチング制御される。この際に
は、同図に示す電流IP1が、ダイオード11、トランス
4の一次巻線4a、スイッチ13、およびダイオードス
タック21内のダイオードからなる電流経路を流れる。
これにより、トランス4にエネルギーが蓄積される。次
いで、スイッチ13がオフ状態に制御されると、トラン
ス4の二次巻線4bにフライバック電圧が発生すると共
に、一次巻線4aに同図に示す向きのフライバック電圧
V1 が誘起する。同時に、トランス5の一次巻線5aに
も、同図に示す向きのフライバック電圧V2 が誘起す
る。この場合、トランス4の巻数比R4AB がトランス5
の巻数比R5AB よりも大きいため、フライバック電圧V
2 がフライバック電圧V1 よりも高い電圧となる。
aでは、各トランス4,5の巻数比R4AB ,R5AB がそ
れぞれ値10および値5に規定されている。このため、
両トランス4,5の各二次巻線4a,5aに誘起するフ
ライバック電圧を例えば15Vとすれば、両一次巻線4
a,5aに誘起するフライバック電圧V1 ,V2 は、そ
れぞれ75Vおよび150Vとなる。この場合、脈流V
P の電圧が最高電圧VMAX であるとすれば、脈流VP の
電圧と直流電圧VDCの電圧とがほぼ等しいため、コンデ
ンサ23の充電電圧(直流電圧VDC)にフライバック電
圧V2 を加算した電圧が、電圧コンデンサ14の充電電
圧(最高電圧VMAX )にフライバック電圧V1 を加算し
た電圧よりも高い電圧値となる。したがって、この状態
では、トランス5の二次巻線5a側からトランス4の一
次巻線4a側に短絡電流が流れようとする。ところが、
この電源装置1aでは、電源装置1とは異なり、各昇降
圧コンバータ回路2,3に独立してスイッチ13,24
が配設されている。このため、オフ状態の両スイッチ1
3,24が、一次巻線5aから放出されようとする短絡
電流の放出経路を遮断する。このため、短絡電流に起因
しての一次回路側での損失が防止される結果、電源装置
1aにおける変換効率が向上する。なお、トランス4の
巻数比R4AB を大きくすればするほど、スイッチ13の
オン状態のときに二次巻線4bに誘起する電圧、および
スイッチ13のオフ状態のときに一次巻線4aに誘起す
るフライバック電圧V1 が共に高い電圧となる。したが
って、この巻数比R4AB は、ダイオード31およびスイ
ッチ13の定格耐圧に応じて適宜規定される。
の構成は、上記した電源装置1,1aの構成に限定され
ない。例えば、図5に示す電源装置1bのように、電源
装置1aにおけるスイッチ13に代えて、一方向性素子
としてのダイオード15をトランス4の一次巻線4aに
供給される脈流VP の供給ライン間に配設してもよい。
この場合にも、電源装置1bでは、電源装置1aと同じ
ようにして、ダイオード15が、スイッチ24がオフ状
態に制御された際の一次回路内での短絡電流の発生を阻
止するため、装置の変換効率が向上されている。
は、フライバック形の電源装置に限定されず、フォワー
ド形電源装置や非絶縁チョッパー形電源装置にも適用が
可能である。また、入力ワールドワイドレンジタイプの
スイッチング電源装置に限定されず、AC100または
AC220V入力タイプの電源装置にも適用できるし、
ACアダプタにも適用することができる。さらに、スイ
ッチ13,24としては、FETに限らず、トランジス
タなどの各種スイッチング素子を採用することもでき
る。
ス4,5の巻線仕様は一例であって、これに限定される
ことなく、電源装置全体としての仕様に応じて適宜変更
することができるのは勿論である。さらに、本発明にお
けるノイズフィルタは、コンデンサ14に限らず、2つ
のコンデンサと1つのチョークコイルとで構成したπ型
などのローパスフィルタを採用することもできる。
ング電源装置によれば、第1のトランスにおける一次巻
線の巻数に対する二次巻線の巻数の巻数比を第2のトラ
ンスにおける一次巻線の巻数に対する二次巻線の巻数の
巻数比よりも大きくしたことにより、第1のトランスの
二次巻線のインダクタンスをより大きな値に規定するこ
とができるため、連続モードに近いモードで二次巻線か
ら電流を放出させることができる。したがって、その電
流のピーク電流値をより小さくすることができるため、
整流平滑時の損失を低減することができ、これにより、
装置の変換効率を向上させることができる。また、両ト
ランスを高精度で製作する必要性がなくなるため、第1
および第2のトランスの製造コストを低減することもで
きる。
第1のトランスにおける二次巻線から不連続モードで第
1のトランスの蓄積エネルギーに基づく放出電流を放出
させることができるため、整流平滑時の損失をさらに低
減することができる。
源装置によれば、両コンバータ回路をスイッチングオフ
状態に制御した際に、スイッチ素子または一方向性素子
が、第2のトランスの一次巻線に誘起した電圧に基づく
短絡電流の第1のトランスにおける一次巻線への流れ込
みを阻止するため、短絡電流の発生に起因する損失を防
止することができ、これにより、スイッチング電源装置
の変換効率を向上させることができる。
装置によれば、第1のトランスにおける一次巻線の巻数
に対する第2のトランスにおける一次巻線の巻数の巻数
比を1:7以上かつ1:12以内にしたことにより、入
力交流電圧が広電圧範囲に亘る入力ワールドワイドレン
ジタイプの電源装置において、第1のコンバータ回路に
よる力率改善効果を大きくすることができる結果、高力
率かつ高効率のスイッチング電源装置を提供することが
できる。
である。
って、(a)は交流電圧VACの電圧波形図、(b)は脈
流VP の電圧波形図、(c)は電流IP1の電流波形図、
(d)は電流IP2の電流波形図、(e)は入力電流IP2
INの電流波形図、(f)は入力電流IINの電流波形図で
ある。
(a)はスイッチ24の動作状態を示す動作状態図、
(b)は電流IP1の電流波形図、(c)は実線がフライ
バック電流IS1の電流波形図で破線が巻数比R4AB ,R
5AB を等しくしたときにおけるフライバック電流IS1の
電流波形図、(d)は連続モードのときのフライバック
電流IS1の電流波形図、(e)は電流IP2の電流波形
図、(f)はフライバック電流IS2の電流波形図であ
る。
回路図である。
1bの回路図である。
図である。
2)
れる前記脈流の供給ライン間にノイズフィルタが配設さ
れ、前記両コンバータ回路は、スイッチング用のスイッ
チ素子をそれぞれ備えて構成されていることを特徴とす
る請求項1記載のスイッチング電源装置。
れる前記脈流の供給ライン間にノイズフィルタが配設さ
れ、前記第1のコンバータ回路は、そのスイッチング電
流の電流経路内に当該スイッチング電流とは逆向きの短
絡電流の導通を阻止する一方向性素子が配設されて構成
されていることを特徴とする請求項1 記載のスイッチン
グ電源装置。
装置であって、前記両トランスは、当該第2のトランス
における一次巻線の巻数を当該第1のトランスにおける
一次巻線の巻数で除した値が7以上かつ12以内となる
仕様でそれぞれ構成されていることを特徴とする請求項
1から3のいずれかに記載のスイッチング電源装置。
力変換するスイッチング電源装置に関し、詳しくは、高
力率で電力変換可能なスイッチング電源装置に関するも
のである。
イッチング電源装置では、入力電流がパルス状に流れ込
むことによって入力電流高調波が発生する。したがっ
て、スイッチング電源装置の電力が大きい場合や複数を
同時に使用する場合は、この有害な高調波成分が商用電
力系に及ぼす影響が無視できず、高調波誘導障害の発生
や電圧波形歪みによる電力機器の加熱等種々の支障をき
たす。このため、近年、入力電流高調波の低減が要請さ
れており、入力電流高調波を低減可能な力率改善型の各
種スイッチング電源装置が提案されている。この種のス
イッチング電源装置としては、いわゆる2コンバータ方
式や1コンバータ方式などが数多く提案されているが、
2コンバータ方式には、各段の効率が高くても総合的な
変換効率が低いという問題があり、1コンバータ方式に
は、出力リップルが大きいという問題がある。このた
め、出願人は、入力電流高調波を低減しつつ、これらの
問題を解決すべく、図6に示す電源装置41を既に開発
している。
コンバータ回路42と、コンデンサインプット形の昇降
圧コンバータ回路43とを備え、両昇降圧コンバータ回
路42,43で1つのスイッチ素子SWを共通使用する
フライバック形の構成が採用されている。この場合、昇
降圧コンバータ回路42は、交流電源PSから出力され
る交流電圧VACを整流する整流回路51と、スイッチン
グ用のトランス52と、スイッチ素子SWとで構成され
ている。一方、昇降圧コンバータ回路43は、交流電源
PSから出力される交流電圧VACを脈流に整流するダイ
オードブリッジおよび脈流を平滑するコンデンサを内蔵
する整流平滑回路53と、スイッチング用のトランス5
4と、スイッチ素子SWとで構成されている。また、ト
ランス52の二次巻線52b側およびトランス54の二
次巻線54b側には、整流回路61,62がそれぞれ配
設され、両整流回路61,62の出力側には、例えば電
解コンデンサで構成された平滑回路63が配設されてい
る。
流電圧VACを整流することにより脈流VP を生成し、整
流平滑回路53が交流電圧VACを整流平滑することによ
り直流電圧VDCを生成する。この場合、脈流VP の高電
圧期間(山の期間)においては、主として昇降圧コンバ
ータ回路42が出力電圧VO を生成する。この場合、脈
流VP の最高電圧のときに、トランス52の一次巻線5
2aを流れる電流I11の電流値と、トランス54の一次
巻線54aを流れる電流I12の電流値との比が例えば
9:1となるように予め規定する。このため、両トラン
ス52,54については、例えば、トランス52の一次
巻線52aのインダクタンスおよび巻数をそれぞれ値L
52A および値N52A とし、トランス52の二次巻線52
bのインダクタンスおよび巻数をそれぞれ値L52B およ
びN52B とし、トランス54の一次巻線54aのインダ
クタンスおよび巻数をそれぞれ値L54A および値N54A
とし、トランス54の二次巻線54bのインダクタンス
および巻数をそれぞれ値L54B およびN54B とした場
合、下記の式および式が成立する仕様で製作する。 L52A :L54A =1:9・・・・・・・式 N52A :N52B =N54A :N54B ・・・式
VACの正サイクル期間における脈流VP が最高電圧のと
きにスイッチ素子SWがオン状態に制御されると、電流
I11が、整流回路51、トランス52の一次巻線52
a、スイッチ素子SWおよび整流回路51からなる電流
経路を流れる。これにより、トランス52にエネルギー
が蓄積される。次いで、スイッチ素子SWのオフ状態制
御時に、整流回路61および平滑回路63が、二次巻線
52bの誘起電圧を整流平滑することにより出力電圧V
O を生成する。
と、昇降圧コンバータ回路42が出力電圧VO を生成す
るための入力電圧が低下する。したがって、昇降圧コン
バータ回路43が、出力電圧VO の生成に徐々に寄与す
ることになる。やがて、脈流VP の低電圧期間(谷の期
間)において、脈流VP の電圧が昇降圧コンバータ回路
42による出力電圧VO の生成が可能なスレショルド電
圧よりも低下すると、昇降圧コンバータ回路42による
出力電圧VO の生成がほぼ不可能となる。このため、こ
の期間においては、主として昇降圧コンバータ回路43
が出力電圧VO を生成する。
イッチ素子SWのオン状態制御時に、整流平滑回路53
内の電解コンデンサの充電電圧に基づく電流I12が、電
解コンデンサの正極端子、トランス54の一次巻線54
a、スイッチ素子SW、および電解コンデンサの負極端
子からなる電流経路を流れる。これにより、トランス5
4にエネルギーが蓄積される。次いで、スイッチ素子S
Wのオフ状態制御時に、整流回路62および平滑回路6
3が、二次巻線54bの誘起電圧を整流平滑することに
より出力電圧VO を生成する。
ショルド電圧を超える期間においては、主として電流I
11がスイッチ素子SWを流れることによって出力電圧V
O が生成され、脈流VP の電圧がスレショルド電圧より
も低下する期間においては、主として電流I12がスイッ
チ素子SWを流れることによって出力電圧VO が生成さ
れる。
最高電圧またはその近傍に達したときに、入力電流I12
INがパルス状に流れ込んで整流平滑回路53内の電解コ
ンデンサを充電する。このため、電源装置41に流れ込
む入力電流IINは、電流I11と入力電流I12INとの合成
となるため、交流電圧VACのほぼ1サイクル全域に亘っ
て電源装置41内に流れ込む。この結果、入力力率が
0.85〜0.9程度の良好な力率改善効果を得ること
ができ、しかも1コンバータ方式のため、極めて高効率
で出力電圧VO を生成することができる。
が既に開発している電源装置41には、以下の改善すべ
き点がある。すなわち、電源装置41における両トラン
ス52,54は、巻数N52A に対する巻数N52B の巻数
比R52ABと、巻数N54A に対する巻数N54B の巻数比R
54ABとが等しく、かつ、インダクタンスL54A がインダ
クタンスL52A よりも十分に大きい仕様でそれぞれ製作
されている。このため、トランス54の二次巻線54b
のインダクタンスL54B もトランス52の二次巻線52
bのインダクタンスL52B よりも十分に大きな値となっ
ている。したがって、インダクタンスL54B をインダク
タンスL52B の例えば9倍以上に規定すると、通常、ト
ランス54の蓄積エネルギーに基づいて二次巻線54b
から放出される電流は、一次巻線54aに流れる電流I
11の電流波形に対して不連続波形となるいわゆる不連続
モードで放出され、トランス54の蓄積エネルギーに基
づいて二次巻線54bから放出される電流は、一次巻線
54aに流れる電流I12の電流波形に対して連続波形と
なるいわゆる連続モードで放出される。
同一の電力が放出されるとすれば、各二次巻線52b,
54bから放出される電流の平均電流値は等しくなる。
一方、不連続モードで放出される電流は、そのピーク電
流値が大きいため、その実効電流値が、連続モードで放
出される電流の実効電流値と比較して大きくなる。この
ため、トランス52の二次巻線52bから電流が放出さ
れる際に、実効電流値が大きいことに起因して、トラン
ス52の二次巻線52bの巻線損失や、整流回路61内
の例えばダイオードなどの整流用半導体の損失ロスが増
加する。この結果、電源装置41では、昇降圧コンバー
タ回路42の作動に起因する損失が大きくなるため、装
置全体としての変換効率が低下する。
C100V〜AC220V程度までを交流電圧VACとし
て入力可能ないわゆる入力ワールドワイドレンジタイプ
の電源装置を構成した場合に特に顕著となる。つまり、
力率改善効果を十分にするためには、インダクタンスL
54A がインダクタンスL52A よりも十分に大きいのが前
提となり、電源装置41では、その比率を1:9に規定
した。この場合、交流電圧VACがAC100Vに固定さ
れている場合には、その比率で特に不都合が生じない
が、AC100V〜AC220V程度の交流電圧VACを
入力可能に構成する場合には、その比率では不都合が生
じる。その理由として、整流平滑回路53内の電解コン
デンサは、交流電圧VACの電圧値が一番低い電圧(例え
ばAC100V)のときに正常に作動可能な容量値に設
計されている。したがって、交流電圧VACがある程度高
い電圧になると、コンデンサインプット型の昇降圧コン
バータ回路43の動作原理からすれば、時間幅が狭くて
ピーク値の大きい入力電流I12INが整流平滑回路53内
の電解コンデンサに流れ込む。したがって、力率が悪化
するため、インダクタンスL52A に対するインダクタン
スL54A の比率を大きくすることによって力率改善効果
を向上させておく必要がある。
電圧VACの瞬時値が低いときでも、昇降圧コンバータ回
路42が二次巻線52b側に一定電力を供給しなければ
ならないため、電流I11の実効電流値が大きくなる。こ
のため、より大電流の電流I11が流れることにより、配
線の銅損、トランス52の一次巻線52aの巻線損失、
およびスイッチ素子SWの半導体抵抗(FETの場合は
RON)による損失などが増加する。このため、発明者
は、交流電圧VACがAC100Vに固定の場合には、イ
ンダクタンスL52A に対するインダクタンスL54A の比
率を1:5〜1:9程度に、入力ワールドワイドレンジ
タイプの場合には、その比率を1:7以上1:12以下
に規定することにより、変換効率を著しく低下させるこ
となく、力率改善効果を最も向上させることができるの
を実験によって確認している。しかし、このように規定
した場合、トランスの小型化を考慮すれば、トランス5
4における一次巻線54aのインダクタンスL54A をあ
る程度の値に止めて、トランス52における一次巻線5
2aのインダクタンスL52A を小さくせざるを得ない。
この結果、かかる場合には、トランス52における二次
巻線52bのインダクタンスL52B を小さい値にせざる
を得ない。ところが、二次巻線52bを流れる電流は、
二次巻線52bのインダクタンスL52B を小さくするに
従って、その平均電流が同じであっても、そのピーク電
流値が大きくなるため、その実効電流値も増加する。こ
のため、上記したトランス52の二次巻線52b側での
損失がさらに増大することになる。したがって、電源装
置41には、装置全体としての変換効率の向上が望まれ
ている。
デンサを配設した場合に不都合が生じる。すなわち、ト
ランス52の巻数比R52ABと、トランス54の巻数比R
54ABとが若干相違する場合、スイッチ素子SWがオフ状
態のときにトランス52の一次巻線52aに誘起するフ
ライバック電圧と、トランス54の一次巻線54aに誘
起するフライバック電圧とが相違する。このため、その
フライバック電圧が高電圧の一次巻線52a(または5
4a)から他方の一次巻線54a(または52a)に短
絡電流が流れ込むことになる。具体的には、トランス5
2の巻数比R52ABおよびトランス54の巻数比R54ABを
それぞれ1:0.15および1:0.1に規定した場
合、両二次巻線52b,54bの誘起電圧がほぼ等しく
なるため、トランス54の一次巻線54aに誘起するフ
ライバック電圧V12(図6参照)が、トランス52の一
次巻線52aに誘起するフライバック電圧V11(同図参
照)の電圧値よりも高い電圧となる。この際には、短絡
電流が、トランス54における一次巻線54aの巻き終
わり側端子、トランス52の一次巻線52a、整流回路
51内のノイズ除去用コンデンサ、整流平滑回路53内
の電解コンデンサ、およびトランス54における一次巻
線54aの巻き始め側端子からなる電流経路を流れるこ
とになる。かかる場合には、損失が増加するため、両極
巻数比R52AB,R54ABが極力同じ巻数比となるように、
両トランス52,54を高精度で製作しなければならな
い。この結果、トランス52,54の製造コストが上昇
するため、この点の改善も望まれている。
れたものであり、十分な入力力率改善効果を維持しつ
つ、装置の変換効率を向上し得るスイッチング電源装置
を提供することを主目的とする。
求項1記載のスイッチング電源装置は、主として脈流の
高電圧期間に脈流を第1のトランスの一次巻線を介して
スイッチングすることにより第1のトランスの二次巻線
に電圧を誘起させる第1のコンバータ回路と、平滑した
直流を主として脈流の低電圧期間に第2のトランスの一
次巻線を介してスイッチングすることにより第2のトラ
ンスの二次巻線に電圧を誘起させる第2のコンバータ回
路とを備え、両トランスにおける各二次巻線の誘起電圧
を整流して合成することにより出力電圧を生成するスイ
ッチング電源装置であって、両トランスは、第1のトラ
ンスにおける二次巻線の巻数を一次巻線の巻数で除した
値が第2のトランスにおける二次巻線の巻数を一次巻線
の巻数で除した値よりも大きい仕様でそれぞれ構成され
ていることを特徴とする。
請求項1記載のスイッチング電源装置において、第1の
トランスの一次巻線に供給される脈流の供給ライン間に
ノイズフィルタが配設され、両コンバータ回路は、スイ
ッチング用のスイッチ素子をそれぞれ備えて構成されて
いることを特徴とする。
請求項1記載のスイッチング電源装置において、第1の
トランスの一次巻線に供給される脈流の供給ライン間に
ノイズフィルタが配設され、第1のコンバータ回路は、
そのスイッチング電流の電流経路内にスイッチング電流
とは逆向きの短絡電流の導通を阻止する一方向性素子が
配設されて構成されていることを特徴とする。
請求項1から3のいずれかに記載のスイッチング電源装
置において、入力ワールドワイドレンジタイプの電源装
置であって、両トランスは、第2のトランスにおける一
次巻線の巻数を第1のトランスにおける一次巻線の巻数
で除した値が7以上かつ12以内となる仕様でそれぞれ
構成されていることを特徴とする。
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。
ッチング電源装置の動作原理について説明する。
ンジタイプのスイッチング電源装置であって、力率改善
用の昇降圧コンバータ回路2と、コンデンサインプット
形の昇降圧コンバータ回路3とを備え、両昇降圧コンバ
ータ回路2,3で1つのスイッチング素子を共通使用す
るフライバック形の構成が採用されている。この場合、
昇降圧コンバータ回路2は、交流電源PSの交流電圧V
ACを整流して脈流VPを生成するダイオード11,12
と、本発明における第1のトランスに相当するスイッチ
ング用のトランス4と、例えばFETで構成されたスイ
ッチ24とで構成されている。一方、昇降圧コンバータ
回路3は、交流電圧VACを整流して脈流VP を生成する
ダイオードスタック21と、電流制限用の抵抗22と、
脈流VPを平滑するコンデンサ23と、本発明における
第2のトランスに相当するスイッチング用のトランス5
と、スイッチ24とで構成されている。また、トランス
4の二次巻線4b側およびトランス5の二次巻線5b側
には、整流用のダイオード31,32と、平滑用のコン
デンサ33と、スイッチ24のスイッチングをPWM制
御方式で制御するスイッチング制御回路34とが配設さ
れている。
2が図2(a)に示す交流電圧VACを整流することによ
り同図(b)に示す脈流VP を生成し、ダイオードスタ
ック21およびコンデンサ23が交流電圧VACを整流平
滑することにより直流電圧VDCを生成する。この場合、
脈流VP の高電圧期間(山の期間)においては、主とし
て昇降圧コンバータ回路2が出力電圧VO を生成する。
この場合、脈流VP の最高電圧VMAX (同図(b)参
照)のときに、トランス4の一次巻線4aを流れる電流
IP1の電流値と、トランス5の一次巻線5aを流れる電
流IP2の電流値との比が例えば10:1となるように予
め設計されている。また、両トランス4,5について
は、例えば、トランス4の一次巻線4aのインダクタン
スおよび巻数をそれぞれ値L4aおよび値N4aとし、トラ
ンス4の二次巻線4bのインダクタンスおよび巻数をそ
れぞれ値L4bおよびN4bとし、トランス5の一次巻線5
aのインダクタンスおよび巻数をそれぞれ値L5aおよび
値N5aとし、トランス5の二次巻線5bのインダクタン
スおよび巻数をそれぞれ値L5bおよびN5bとした場合、
例えば、下記の式〜式が成立する仕様で製作する。 L4a:L5a=1:10・・・・・・・式 N4a:N4b=1:0.2・・・・・・式 N5a:N5b=1:0.1・・・・・・式
数N4bを一次巻線4aの巻数N4aで除した値(巻数比R
4AB )は0.2となり、トランス5の二次巻線5bの巻
数N5bを一次巻線5aの巻数N5aで除した値(巻数比R
5AB )は0.1となる。つまり、トランス4,5は、ト
ランス4の巻数比R4AB がトランス5の巻数比R5ABよ
りも大きくなるように製作されている。このような条件
下で、例えば、交流電圧VACの正サイクル期間における
脈流VP がある程度高い電圧のときに図3(a)に示す
ようにスイッチ24がオン状態に制御されると、同図
(b)に示す電流IP1が、ダイオード11、トランス4
の一次巻線4a、スイッチ24、およびダイオードスタ
ック21内のダイオードからなる電流経路を流れる。こ
れにより、トランス4にエネルギーが蓄積される。次い
で、スイッチ24のオフ状態制御時に、同図(c)の実
線で示すように、トランス4の二次巻線4bからフライ
バック電圧に基づくフライバック電流IS1が放出され
る。次いで、ダイオード31およびコンデンサ33が、
二次巻線4bから放出されたフライバック電流IS1を整
流平滑することにより出力電圧VO を生成する。
ランス5の巻数比R5AB とを等しくしたときには、フラ
イバック電流IS1が、図3(c)に示す破線で示すよう
に二次巻線52bから大きなピーク電流値で放出され
る。一方、この電源装置1では、トランス4の巻数比R
4AB がトランス5の巻数比R5AB よりも大きいため、そ
の分、トランス4の二次巻線4bのインダクタンスL4b
が大きい値に規定されている。したがって、フライバッ
ク電流IS1は、両巻数比R4AB ,R5AB が等しい場合と
比較して、その放出時間が長くなるため、連続モードに
近い不連続モードでトランス2の二次巻線2bから放出
される。この結果、フライバック電流IS1は、両巻数比
R4AB ,R5AB が等しい場合と比較して、その実効電流
値およびピーク電流値がそれぞれ小さくなる。このた
め、フライバック電流IS1がダイオード31およびコン
デンサ33を流れる際の損失が低減されている。なお、
トランス4の巻数比R4AB をさらに大きく規定すること
により、同図(d)に示すように、フライバック電流I
S1を連続モードで放出させることもできる。この場合に
は、フライバック電流IS1のピーク電流値がより小さく
なるため、その際の損失をさらに低減することができ
る。
と、昇降圧コンバータ回路2が出力電圧VO を生成する
ための入力電圧が低下する。したがって、昇降圧コンバ
ータ回路3が、出力電圧VO の生成に徐々に寄与するこ
とになる。やがて、脈流VP の低電圧期間(谷の期間)
において、脈流VP の電圧が昇降圧コンバータ回路2に
よる出力電圧VO の生成が可能なスレショルド電圧VTH
(図2(b)参照)よりも低下すると、昇降圧コンバー
タ回路2による出力電圧VO の生成がほぼ不可能とな
る。このため、この期間においては、主として昇降圧コ
ンバータ回路3が出力電圧VO を生成する。
イッチ24のオン状態制御時に、図2(d)および図3
(e)に示す電流IP2が、コンデンサ23の正極端子、
トランス5の一次巻線5a、スイッチ24、およびコン
デンサ23の負極端子からなる電流経路を流れる。これ
により、トランス5にエネルギーが蓄積される。次い
で、スイッチ24のオフ状態制御時に、図3(f)に示
すように、トランス5の二次巻線5bからフライバック
電圧に基づくフライバック電流IS2が放出される。この
際には、フライバック電流IS2は、同図(e),(f)
に示すように、その電流波形が電流IP2の電流波形に連
続する連続モードで放出される。次いで、ダイオード3
2およびコンデンサ33が、二次巻線5bから放出され
たフライバック電流IS2を整流平滑することにより出力
電圧VO を生成する。
サイクルに亘ってスイッチ24がスイッチング制御回路
31によってPWM制御されることにより、所定電圧に
安定化される。
ショルド電圧VTHを超える期間においては、主として、
図2(c)に示す電流IP1がスイッチ24を流れること
によって出力電圧VO が生成され、脈流VP の電圧がス
レショルド電圧VTHよりも低下する期間においては、主
として、同図(d)に示す電流IP2がスイッチ24を流
れることによって出力電圧VO が生成される。
最高電圧VMAX またはその近傍に達したときに、図2
(e)に示すように、入力電流IP2INがパルス状に流れ
込んでコンデンサ23を充電する。このため、電源装置
1に流れ込む入力電流IINは、同図(c)に示す電流I
P1と、同図(e)に示す入力電流IP2INとの合成となる
ため、同図(f)に示す電流波形となる。したがって、
電流IINが交流電圧VACのほぼ1サイクル全域に亘って
流れ込む結果、入力力率が0.85〜0.9程度の良好
な力率改善効果を得ることができ、しかも1コンバータ
方式のため、極めて高効率で出力電圧VO を生成するこ
とができる。また、トランス4の二次巻線4b側での整
流平滑動作の際の損失も低減されているため、極めて高
変換効率で出力電圧VO を生成することができる。
る電源装置1aについて説明する。なお、電源装置1a
の基本動作原理は電源装置1とほぼ同一のため、同一の
構成要素については同一の符号を付し、異なる構成およ
び動作について主として説明する。
に供給される脈流VP の供給ライン間にノイズフィルタ
として機能するコンデンサ14が配設されると共にFE
Tなどで構成されたスイッチ13が昇降圧コンバータ回
路2に配設されている。
回路2の作動時には、スイッチ13がスイッチング制御
回路34によってスイッチング制御される。この際に
は、同図に示す電流IP1が、ダイオード11、トランス
4の一次巻線4a、スイッチ13、およびダイオードス
タック21内のダイオードからなる電流経路を流れる。
これにより、トランス4にエネルギーが蓄積される。次
いで、スイッチ13がオフ状態に制御されると、トラン
ス4の二次巻線4bにフライバック電圧が発生すると共
に、一次巻線4aに同図に示す向きのフライバック電圧
V1 が誘起する。同時に、トランス5の一次巻線5aに
も、同図に示す向きのフライバック電圧V2 が誘起す
る。この場合、トランス4の巻数比R4AB がトランス5
の巻数比R5AB よりも大きいため、フライバック電圧V
2 がフライバック電圧V1 よりも高い電圧となる。
aでは、各トランス4,5の巻数比R4AB ,R5AB がそ
れぞれ値0.2および値0.1に規定されている。この
ため、両トランス4,5の各二次巻線4a,5aに誘起
するフライバック電圧を例えば15Vとすれば、両一次
巻線4a,5aに誘起するフライバック電圧V1 ,V2
は、それぞれ75Vおよび150Vとなる。この場合、
脈流VP の電圧が最高電圧VMAX であるとすれば、脈流
VP の電圧と直流電圧VDCの電圧とがほぼ等しいため、
コンデンサ23の充電電圧(直流電圧VDC)にフライバ
ック電圧V2 を加算した電圧が、電圧コンデンサ14の
充電電圧(最高電圧VMAX )にフライバック電圧V1 を
加算した電圧よりも高い電圧値となる。したがって、こ
の状態では、トランス5の二次巻線5a側からトランス
4の一次巻線4a側に短絡電流が流れようとする。とこ
ろが、この電源装置1aでは、電源装置1とは異なり、
各昇降圧コンバータ回路2,3に独立してスイッチ1
3,24が配設されている。このため、オフ状態の両ス
イッチ13,24が、一次巻線5aから放出されようと
する短絡電流の放出経路を遮断する。このため、短絡電
流に起因しての一次回路側での損失が防止される結果、
電源装置1aにおける変換効率が向上する。なお、トラ
ンス4の巻数比R4AB を大きくすればするほど、スイッ
チ13のオン状態のときに二次巻線4bに誘起する電圧
が高い電圧となり、小さくすればするほど、スイッチ1
3のオフ状態のときに一次巻線4aに誘起するフライバ
ック電圧V1 が高い電圧となる。したがって、この巻数
比R4AB は、ダイオード31およびスイッチ13の定格
耐圧に応じて適宜規定される。
の構成は、上記した電源装置1,1aの構成に限定され
ない。例えば、図5に示す電源装置1bのように、電源
装置1aにおけるスイッチ13に代えて、一方向性素子
としてのダイオード15をトランス4の一次巻線4aに
供給される脈流VP の供給ライン間に配設してもよい。
この場合にも、電源装置1bでは、電源装置1aと同じ
ようにして、ダイオード15が、スイッチ24がオフ状
態に制御された際の一次回路内での短絡電流の発生を阻
止するため、装置の変換効率が向上されている。
は、フライバック形の電源装置に限定されず、フォワー
ド形電源装置や非絶縁チョッパー形電源装置にも適用が
可能である。また、入力ワールドワイドレンジタイプの
スイッチング電源装置に限定されず、AC100または
AC220V入力タイプの電源装置にも適用できるし、
ACアダプタにも適用することができる。さらに、スイ
ッチ13,24としては、FETに限らず、トランジス
タなどの各種スイッチング素子を採用することもでき
る。
ス4,5の巻線仕様は一例であって、これに限定される
ことなく、電源装置全体としての仕様に応じて適宜変更
することができるのは勿論である。さらに、本発明にお
けるノイズフィルタは、コンデンサ14に限らず、2つ
のコンデンサと1つのチョークコイルとで構成したπ型
などのローパスフィルタを採用することもできる。
ング電源装置によれば、第1のトランスにおける二次巻
線の巻数を一次巻線の巻数で除した値が第2のトランス
における二次巻線の巻数を一次巻線の巻数で除した値よ
りも大きい仕様で両トランスをそれぞれ構成したことに
より、第1のトランスの二次巻線のインダクタンスをよ
り大きな値に規定することができるため、連続モードに
近いモードで二次巻線から電流を放出させることができ
る。したがって、その電流のピーク電流値をより小さく
することができるため、整流平滑時の損失を低減するこ
とができ、これにより、装置の変換効率を向上させるこ
とができる。また、両トランスを高精度で製作する必要
性がなくなるため、第1および第2のトランスの製造コ
ストを低減することもできる。
源装置によれば、両コンバータ回路をスイッチングオフ
状態に制御した際に、スイッチ素子または一方向性素子
が、第2のトランスの一次巻線に誘起した電圧に基づく
短絡電流の第1のトランスにおける一次巻線への流れ込
みを阻止するため、短絡電流の発生に起因する損失を防
止することができ、これにより、スイッチング電源装置
の変換効率を向上させることができる。
装置によれば、第2のトランスにおける一次巻線の巻数
を第1のトランスにおける一次巻線の巻数で除した値が
7以上かつ12以内となる仕様で両トランスをそれぞれ
構成したことにより、入力交流電圧が広電圧範囲に亘る
入力ワールドワイドレンジタイプの電源装置において、
第1のコンバータ回路による力率改善効果を大きくする
ことができる結果、高力率かつ高効率のスイッチング電
源装置を提供することができる。
である。
って、(a)は交流電圧VACの電圧波形図、(b)は脈
流VP の電圧波形図、(c)は電流IP1の電流波形図、
(d)は電流IP2の電流波形図、(e)は入力電流IP2
INの電流波形図、(f)は入力電流IINの電流波形図で
ある。
(a)はスイッチ24の動作状態を示す動作状態図、
(b)は電流IP1の電流波形図、(c)は実線がフライ
バック電流IS1の電流波形図で破線が巻数比R4AB ,R
5AB を等しくしたときにおけるフライバック電流IS1の
電流波形図、(d)は連続モードのときのフライバック
電流IS1の電流波形図、(e)は電流IP2の電流波形
図、(f)はフライバック電流IS2の電流波形図であ
る。
回路図である。
1bの回路図である。
図である。
力変換するスイッチング電源装置に関し、詳しくは、高
力率で電力変換可能なスイッチング電源装置に関するも
のである。
イッチング電源装置では、入力電流がパルス状に流れ込
むことによって入力電流高調波が発生する。したがっ
て、スイッチング電源装置の電力が大きい場合や複数を
同時に使用する場合は、この有害な高調波成分が商用電
力系に及ぼす影響が無視できず、高調波誘導障害の発生
や電圧波形歪みによる電力機器の加熱等種々の支障をき
たす。このため、近年、入力電流高調波の低減が要請さ
れており、入力電流高調波を低減可能な力率改善型の各
種スイッチング電源装置が提案されている。この種のス
イッチング電源装置としては、いわゆる2コンバータ方
式や1コンバータ方式などが数多く提案されているが、
2コンバータ方式には、各段の効率が高くても総合的な
変換効率が低いという問題があり、1コンバータ方式に
は、出力リップルが大きいという問題がある。このた
め、出願人は、入力電流高調波を低減しつつ、これらの
問題を解決すべく、図6に示す電源装置41を既に開発
している。
コンバータ回路42と、コンデンサインプット形の昇降
圧コンバータ回路43とを備え、両昇降圧コンバータ回
路42,43で1つのスイッチ素子SWを共通使用する
フライバック形の構成が採用されている。この場合、昇
降圧コンバータ回路42は、交流電源PSから出力され
る交流電圧VACを整流する整流回路51と、スイッチン
グ用のトランス52と、スイッチ素子SWとで構成され
ている。一方、昇降圧コンバータ回路43は、交流電源
PSから出力される交流電圧VACを脈流に整流するダイ
オードブリッジおよび脈流を平滑するコンデンサを内蔵
する整流平滑回路53と、スイッチング用のトランス5
4と、スイッチ素子SWとで構成されている。また、ト
ランス52の二次巻線52b側およびトランス54の二
次巻線54b側には、整流回路61,62がそれぞれ配
設され、両整流回路61,62の出力側には、例えば電
解コンデンサで構成された平滑回路63が配設されてい
る。
流電圧VACを整流することにより脈流VP を生成し、整
流平滑回路53が交流電圧VACを整流平滑することによ
り直流電圧VDCを生成する。この場合、脈流VP の高電
圧期間(山の期間)においては、主として昇降圧コンバ
ータ回路42が出力電圧VO を生成する。この場合、脈
流VP の最高電圧のときに、トランス52の一次巻線5
2aを流れる電流I11の電流値と、トランス54の一次
巻線54aを流れる電流I12の電流値との比が例えば
9:1となるように予め規定する。このため、両トラン
ス52,54については、例えば、トランス52の一次
巻線52aのインダクタンスおよび巻数をそれぞれ値L
52A および値N52A とし、トランス52の二次巻線52
bのインダクタンスおよび巻数をそれぞれ値L52B およ
びN52B とし、トランス54の一次巻線54aのインダ
クタンスおよび巻数をそれぞれ値L54A および値N54A
とし、トランス54の二次巻線54bのインダクタンス
および巻数をそれぞれ値L54B およびN54B とした場
合、下記の式および式が成立する仕様で製作する。 L52A :L54A =1:9・・・・・・・式 N52A :N52B =N54A :N54B ・・・式
VACの正サイクル期間における脈流VP が最高電圧のと
きにスイッチ素子SWがオン状態に制御されると、電流
I11が、整流回路51、トランス52の一次巻線52
a、スイッチ素子SWおよび整流回路51からなる電流
経路を流れる。これにより、トランス52にエネルギー
が蓄積される。次いで、スイッチ素子SWのオフ状態制
御時に、整流回路61および平滑回路63が、二次巻線
52bの誘起電圧を整流平滑することにより出力電圧V
O を生成する。
と、昇降圧コンバータ回路42が出力電圧VO を生成す
るための入力電圧が低下する。したがって、昇降圧コン
バータ回路43が、出力電圧VO の生成に徐々に寄与す
ることになる。やがて、脈流VP の低電圧期間(谷の期
間)において、脈流VP の電圧が昇降圧コンバータ回路
42による出力電圧VO の生成が可能なスレショルド電
圧よりも低下すると、昇降圧コンバータ回路42による
出力電圧VO の生成がほぼ不可能となる。このため、こ
の期間においては、主として昇降圧コンバータ回路43
が出力電圧VO を生成する。
イッチ素子SWのオン状態制御時に、整流平滑回路53
内の電解コンデンサの充電電圧に基づく電流I12が、電
解コンデンサの正極端子、トランス54の一次巻線54
a、スイッチ素子SW、および電解コンデンサの負極端
子からなる電流経路を流れる。これにより、トランス5
4にエネルギーが蓄積される。次いで、スイッチ素子S
Wのオフ状態制御時に、整流回路62および平滑回路6
3が、二次巻線54bの誘起電圧を整流平滑することに
より出力電圧VO を生成する。
ショルド電圧を超える期間においては、主として電流I
11がスイッチ素子SWを流れることによって出力電圧V
O が生成され、脈流VP の電圧がスレショルド電圧より
も低下する期間においては、主として電流I12がスイッ
チ素子SWを流れることによって出力電圧VO が生成さ
れる。
最高電圧またはその近傍に達したときに、入力電流I12
INがパルス状に流れ込んで整流平滑回路53内の電解コ
ンデンサを充電する。このため、電源装置41に流れ込
む入力電流IINは、電流I11と入力電流I12INとの合成
となるため、交流電圧VACのほぼ1サイクル全域に亘っ
て電源装置41内に流れ込む。この結果、入力力率が
0.85〜0.9程度の良好な力率改善効果を得ること
ができ、しかも1コンバータ方式のため、極めて高効率
で出力電圧VO を生成することができる。
が既に開発している電源装置41には、以下の改善すべ
き点がある。すなわち、電源装置41における両トラン
ス52,54は、巻数N52A に対する巻数N52B の巻数
比R52ABと、巻数N54A に対する巻数N54B の巻数比R
54ABとが等しく、かつ、インダクタンスL54A がインダ
クタンスL52A よりも十分に大きい仕様でそれぞれ製作
されている。このため、トランス54の二次巻線54b
のインダクタンスL54B もトランス52の二次巻線52
bのインダクタンスL52B よりも十分に大きな値となっ
ている。したがって、インダクタンスL54B をインダク
タンスL52B の例えば9倍以上に規定すると、通常、ト
ランス54の蓄積エネルギーに基づいて二次巻線54b
から放出される電流は、一次巻線54aに流れる電流I
11の電流波形に対して不連続波形となるいわゆる不連続
モードで放出され、トランス54の蓄積エネルギーに基
づいて二次巻線54bから放出される電流は、一次巻線
54aに流れる電流I12の電流波形に対して連続波形と
なるいわゆる連続モードで放出される。
同一の電力が放出されるとすれば、各二次巻線52b,
54bから放出される電流の平均電流値は等しくなる。
一方、不連続モードで放出される電流は、そのピーク電
流値が大きいため、その実効電流値が、連続モードで放
出される電流の実効電流値と比較して大きくなる。この
ため、トランス52の二次巻線52bから電流が放出さ
れる際に、実効電流値が大きいことに起因して、トラン
ス52の二次巻線52bの巻線損失や、整流回路61内
の例えばダイオードなどの整流用半導体の損失ロスが増
加する。この結果、電源装置41では、昇降圧コンバー
タ回路42の作動に起因する損失が大きくなるため、装
置全体としての変換効率が低下する。
C100V〜AC220V程度までを交流電圧VACとし
て入力可能ないわゆる入力ワールドワイドレンジタイプ
の電源装置を構成した場合に特に顕著となる。つまり、
力率改善効果を十分にするためには、インダクタンスL
54A がインダクタンスL52A よりも十分に大きいのが前
提となり、電源装置41では、その比率を1:9に規定
した。この場合、交流電圧VACがAC100Vに固定さ
れている場合には、その比率で特に不都合が生じない
が、AC100V〜AC220V程度の交流電圧VACを
入力可能に構成する場合には、その比率では不都合が生
じる。その理由として、整流平滑回路53内の電解コン
デンサは、交流電圧VACの電圧値が一番低い電圧(例え
ばAC100V)のときに正常に作動可能な容量値に設
計されている。したがって、交流電圧VACがある程度高
い電圧になると、コンデンサインプット型の昇降圧コン
バータ回路43の動作原理からすれば、時間幅が狭くて
ピーク値の大きい入力電流I12INが整流平滑回路53内
の電解コンデンサに流れ込む。したがって、力率が悪化
するため、インダクタンスL52A に対するインダクタン
スL54A の比率を大きくすることによって力率改善効果
を向上させておく必要がある。
電圧VACの瞬時値が低いときでも、昇降圧コンバータ回
路42が二次巻線52b側に一定電力を供給しなければ
ならないため、電流I11の実効電流値が大きくなる。こ
のため、より大電流の電流I11が流れることにより、配
線の銅損、トランス52の一次巻線52aの巻線損失、
およびスイッチ素子SWの半導体抵抗(FETの場合は
RON)による損失などが増加する。このため、発明者
は、交流電圧VACがAC100Vに固定の場合には、イ
ンダクタンスL52A に対するインダクタンスL54A の比
率を1:5〜1:9程度に、入力ワールドワイドレンジ
タイプの場合には、その比率を1:7以上1:12以下
に規定することにより、変換効率を著しく低下させるこ
となく、力率改善効果を最も向上させることができるの
を実験によって確認している。しかし、このように規定
した場合、トランスの小型化を考慮すれば、トランス5
4における一次巻線54aのインダクタンスL54A をあ
る程度の値に止めて、トランス52における一次巻線5
2aのインダクタンスL52A を小さくせざるを得ない。
この結果、かかる場合には、トランス52における二次
巻線52bのインダクタンスL52B を小さい値にせざる
を得ない。ところが、二次巻線52bを流れる電流は、
二次巻線52bのインダクタンスL52B を小さくするに
従って、その平均電流が同じであっても、そのピーク電
流値が大きくなるため、その実効電流値も増加する。こ
のため、上記したトランス52の二次巻線52b側での
損失がさらに増大することになる。したがって、電源装
置41には、装置全体としての変換効率の向上が望まれ
ている。
デンサを配設した場合に不都合が生じる。すなわち、ト
ランス52の巻数比R52ABと、トランス54の巻数比R
54ABとが若干相違する場合、スイッチ素子SWがオフ状
態のときにトランス52の一次巻線52aに誘起するフ
ライバック電圧と、トランス54の一次巻線54aに誘
起するフライバック電圧とが相違する。このため、その
フライバック電圧が高電圧の一次巻線52a(または5
4a)から他方の一次巻線54a(または52a)に短
絡電流が流れ込むことになる。具体的には、トランス5
2の巻数比R52ABおよびトランス54の巻数比R54ABを
それぞれ1:0.15および1:0.1に規定した場
合、両二次巻線52b,54bの誘起電圧がほぼ等しく
なるため、トランス54の一次巻線54aに誘起するフ
ライバック電圧V12(図6参照)が、トランス52の一
次巻線52aに誘起するフライバック電圧V11(同図参
照)の電圧値よりも高い電圧となる。この際には、短絡
電流が、トランス54における一次巻線54aの巻き終
わり側端子、トランス52の一次巻線52a、整流回路
51内のノイズ除去用コンデンサ、整流平滑回路53内
の電解コンデンサ、およびトランス54における一次巻
線54aの巻き始め側端子からなる電流経路を流れるこ
とになる。かかる場合には、損失が増加するため、両極
巻数比R52AB,R54ABが極力同じ巻数比となるように、
両トランス52,54を高精度で製作しなければならな
い。この結果、トランス52,54の製造コストが上昇
するため、この点の改善も望まれている。
れたものであり、十分な入力力率改善効果を維持しつ
つ、装置の変換効率を向上し得るスイッチング電源装置
を提供することを主目的とする。
求項1記載のスイッチング電源装置は、交流電圧を整流
して脈流電圧を生成する整流回路と、交流電圧を整流平
滑して直流電圧を生成する整流平滑回路とを備え、整流
回路の正極出力部に第1のトランスの一次巻線の一端を
接続しその一次巻線の他端にスイッチング素子の一端を
接続すると共に、整流平滑回路の正極出力部に第2のト
ランスの一次巻線の一端を接続しその一次巻線の他端に
スイッチング素子の一端を共通接続し、さらにスイッチ
ング素子の他端に整流回路の負極出力部と整流平滑回路
の負極出力部とをそれぞれ接続して構成し、スイッチン
グ素子のスイッチング時に両トランスにおける各二次巻
線にそれぞれ誘起した電圧を整流して合成することによ
り出力電圧を生成するスイッチング電源装置であって、
第2のトランスの一次巻線は、第1のトランスの一次巻
線よりもインダクタンスを大きく設定され、両トランス
は、第1のトランスにおける二次巻線の巻数を第1のト
ランスの一次巻線の巻数で除した値が第2のトランスに
おける二次巻線の巻数を第2のトランスの一次巻線の巻
数で除した値よりも大きい仕様でそれぞれ構成されてい
ることを特徴とする。
交流電圧を整流して脈流電圧を生成する整流回路と、交
流電圧を整流平滑して直流電圧を生成する整流平滑回路
とを備え、整流回路の正極出力部に第1のトランスの一
次巻線の一端を接続しその一次巻線の他端に第1のスイ
ッチング素子の一端を接続すると共に、整流平滑回路の
正極出力部に第2のトランスの一次巻線の一端を接続し
その一次巻線の他端に第2のスイッチング素子の一端を
接続し、さらに両スイッチング素子の他端同士を接続す
ると共にその両他端に整流回路の負極出力部と整流平滑
回路の負極出力部とをそれぞれ接続して構成し、両スイ
ッチング素子のスイッチング時に両トランスにおける各
二次巻線にそれぞれ誘起した電圧を整流して合成するこ
とにより出力電圧を生成するスイッチング電源装置であ
って、第2のトランスの一次巻線は、第1のトランスの
一次巻線よりもインダクタンスを大きく設定され、両ト
ランスは、第1のトランスにおける二次巻線の巻数を第
1のトランスの一次巻線の巻数で除した値が第2のトラ
ンスにおける二次巻線の巻数を第2のトランスの一次巻
線の巻数で除した値よりも大きい仕様でそれぞれ構成さ
れていることを特徴とする。
交流電圧を整流して脈流電圧を生成する整流回路と、交
流電圧を整流平滑して直流電圧を生成する整流平滑回路
と、1つのスイッチング素子とを備え、整流回路の正極
出力部にノイズフィルタの入力部の一端を接続し、整流
回路の正極出力部からスイッチング素子に向かって流れ
るスイッチング電流の方向とは逆向きの導通を阻止する
一方向性素子と第1のトランスの一次巻線との直列回路
を、ノイズフィルタの出力部の一端とスイッチング素子
の一端との間に接続すると共に、整流平滑回路の正極出
力部に第2のトランスの一次巻線の一端を接続しその一
次巻線の他端にスイッチング素子の一端を共通接続し、
さらにスイッチング素子の他端にノイズフィルタの出力
部の他端を接続し、ノイズフィルタの入力部の他端に整
流回路の負極出力部と整流平滑回路の負極出力部とをそ
れぞれ接続して構成し、スイッチング素子のスイッチン
グ時に両トランスにおける各二次巻線にそれぞれ誘起し
た電圧を整流して合成することにより出力電圧を生成す
るスイッチング電源装置であって、第2のトランスの一
次巻線は、第1のトランスの一次巻線よりもインダクタ
ンスを大きく設定され、両トランスは、第1のトランス
における二次巻線の巻数を第1のトランスの一次巻線の
巻数で除した値が第2のトランスにおける二次巻線の巻
数を第2のトランスの一次巻線の巻数で除した値よりも
大きい仕様でそれぞれ構成されていることを特徴とす
る。
請求項1から3のいずれかに記載のスイッチング電源装
置において、入力ワールドワイドレンジタイプの電源装
置であって、両トランスは、第2のトランスにおける一
次巻線のインダクタンスを第1のトランスにおける一次
巻線のインダクタンスで除した値が7以上かつ12以内
となる仕様でそれぞれ構成されていることを特徴とす
る。
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。
ッチング電源装置の動作原理について説明する。
ンジタイプのスイッチング電源装置であって、力率改善
用の昇降圧コンバータ回路2と、コンデンサインプット
形の昇降圧コンバータ回路3とを備え、両昇降圧コンバ
ータ回路2,3で1つのスイッチング素子を共通使用す
るフライバック形の構成が採用されている。この場合、
昇降圧コンバータ回路2は、交流電源PSの交流電圧V
ACを整流して脈流VPを生成するダイオード11,12
と、本発明における第1のトランスに相当するスイッチ
ング用のトランス4と、例えばFETで構成されたスイ
ッチ24とで構成されている。一方、昇降圧コンバータ
回路3は、交流電圧VACを整流して脈流VP を生成する
ダイオードスタック21と、電流制限用の抵抗22と、
脈流VPを平滑するコンデンサ23と、本発明における
第2のトランスに相当するスイッチング用のトランス5
と、スイッチ24とで構成されている。また、トランス
4の二次巻線4b側およびトランス5の二次巻線5b側
には、整流用のダイオード31,32と、平滑用のコン
デンサ33と、スイッチ24のスイッチングをPWM制
御方式で制御するスイッチング制御回路34とが配設さ
れている。
2が図2(a)に示す交流電圧VACを整流することによ
り同図(b)に示す脈流VP を生成し、ダイオードスタ
ック21およびコンデンサ23が交流電圧VACを整流平
滑することにより直流電圧VDCを生成する。この場合、
脈流VP の高電圧期間(山の期間)においては、主とし
て昇降圧コンバータ回路2が出力電圧VO を生成する。
この場合、脈流VP の最高電圧VMAX (同図(b)参
照)のときに、トランス4の一次巻線4aを流れる電流
IP1の電流値と、トランス5の一次巻線5aを流れる電
流IP2の電流値との比が例えば10:1となるように予
め設計されている。また、両トランス4,5について
は、例えば、トランス4の一次巻線4aのインダクタン
スおよび巻数をそれぞれ値L4aおよび値N4aとし、トラ
ンス4の二次巻線4bのインダクタンスおよび巻数をそ
れぞれ値L4bおよびN4bとし、トランス5の一次巻線5
aのインダクタンスおよび巻数をそれぞれ値L5aおよび
値N5aとし、トランス5の二次巻線5bのインダクタン
スおよび巻数をそれぞれ値L5bおよびN5bとした場合、
例えば、下記の式〜式が成立する仕様で製作する。 L4a:L5a=1:10・・・・・・・式 N4a:N4b=1:0.2・・・・・・式 N5a:N5b=1:0.1・・・・・・式
数N4bを一次巻線4aの巻数N4aで除した値(巻数比R
4AB )は0.2となり、トランス5の二次巻線5bの巻
数N5bを一次巻線5aの巻数N5aで除した値(巻数比R
5AB )は0.1となる。つまり、トランス4,5は、ト
ランス4の巻数比R4AB がトランス5の巻数比R5ABよ
りも大きくなるように製作されている。このような条件
下で、例えば、交流電圧VACの正サイクル期間における
脈流VP がある程度高い電圧のときに図3(a)に示す
ようにスイッチ24がオン状態に制御されると、同図
(b)に示す電流IP1が、ダイオード11、トランス4
の一次巻線4a、スイッチ24、およびダイオードスタ
ック21内のダイオードからなる電流経路を流れる。こ
れにより、トランス4にエネルギーが蓄積される。次い
で、スイッチ24のオフ状態制御時に、同図(c)の実
線で示すように、トランス4の二次巻線4bからフライ
バック電圧に基づくフライバック電流IS1が放出され
る。次いで、ダイオード31およびコンデンサ33が、
二次巻線4bから放出されたフライバック電流IS1を整
流平滑することにより出力電圧VO を生成する。
ランス5の巻数比R5AB とを等しくしたときには、フラ
イバック電流IS1が、図3(c)に示す破線で示すよう
に二次巻線52bから大きなピーク電流値で放出され
る。一方、この電源装置1では、トランス4の巻数比R
4AB がトランス5の巻数比R5AB よりも大きいため、そ
の分、トランス4の二次巻線4bのインダクタンスL4b
が大きい値に規定されている。したがって、フライバッ
ク電流IS1は、両巻数比R4AB ,R5AB が等しい場合と
比較して、その放出時間が長くなるため、連続モードに
近い不連続モードでトランス2の二次巻線2bから放出
される。この結果、フライバック電流IS1は、両巻数比
R4AB ,R5AB が等しい場合と比較して、その実効電流
値およびピーク電流値がそれぞれ小さくなる。このた
め、フライバック電流IS1がダイオード31およびコン
デンサ33を流れる際の損失が低減されている。なお、
トランス4の巻数比R4AB をさらに大きく規定すること
により、同図(d)に示すように、フライバック電流I
S1を連続モードで放出させることもできる。この場合に
は、フライバック電流IS1のピーク電流値がより小さく
なるため、その際の損失をさらに低減することができ
る。
と、昇降圧コンバータ回路2が出力電圧VO を生成する
ための入力電圧が低下する。したがって、昇降圧コンバ
ータ回路3が、出力電圧VO の生成に徐々に寄与するこ
とになる。やがて、脈流VP の低電圧期間(谷の期間)
において、脈流VP の電圧が昇降圧コンバータ回路2に
よる出力電圧VO の生成が可能なスレショルド電圧VTH
(図2(b)参照)よりも低下すると、昇降圧コンバー
タ回路2による出力電圧VO の生成がほぼ不可能とな
る。このため、この期間においては、主として昇降圧コ
ンバータ回路3が出力電圧VO を生成する。
イッチ24のオン状態制御時に、図2(d)および図3
(e)に示す電流IP2が、コンデンサ23の正極端子、
トランス5の一次巻線5a、スイッチ24、およびコン
デンサ23の負極端子からなる電流経路を流れる。これ
により、トランス5にエネルギーが蓄積される。次い
で、スイッチ24のオフ状態制御時に、図3(f)に示
すように、トランス5の二次巻線5bからフライバック
電圧に基づくフライバック電流IS2が放出される。この
際には、フライバック電流IS2は、同図(e),(f)
に示すように、その電流波形が電流IP2の電流波形に連
続する連続モードで放出される。次いで、ダイオード3
2およびコンデンサ33が、二次巻線5bから放出され
たフライバック電流IS2を整流平滑することにより出力
電圧VO を生成する。
サイクルに亘ってスイッチ24がスイッチング制御回路
31によってPWM制御されることにより、所定電圧に
安定化される。
ショルド電圧VTHを超える期間においては、主として、
図2(c)に示す電流IP1がスイッチ24を流れること
によって出力電圧VO が生成され、脈流VP の電圧がス
レショルド電圧VTHよりも低下する期間においては、主
として、同図(d)に示す電流IP2がスイッチ24を流
れることによって出力電圧VO が生成される。
最高電圧VMAX またはその近傍に達したときに、図2
(e)に示すように、入力電流IP2INがパルス状に流れ
込んでコンデンサ23を充電する。このため、電源装置
1に流れ込む入力電流IINは、同図(c)に示す電流I
P1と、同図(e)に示す入力電流IP2INとの合成となる
ため、同図(f)に示す電流波形となる。したがって、
電流IINが交流電圧VACのほぼ1サイクル全域に亘って
流れ込む結果、入力力率が0.85〜0.9程度の良好
な力率改善効果を得ることができ、しかも1コンバータ
方式のため、極めて高効率で出力電圧VO を生成するこ
とができる。また、トランス4の二次巻線4b側での整
流平滑動作の際の損失も低減されているため、極めて高
変換効率で出力電圧VO を生成することができる。
る電源装置1aについて説明する。なお、電源装置1a
の基本動作原理は電源装置1とほぼ同一のため、同一の
構成要素については同一の符号を付し、異なる構成およ
び動作について主として説明する。
に供給される脈流VP の供給ライン間にノイズフィルタ
として機能するコンデンサ14が配設されると共にFE
Tなどで構成されたスイッチ13が昇降圧コンバータ回
路2に配設されている。なお、コンデンサ14の正極端
子が本発明におけるノイズフィルタの入力部の一端と出
力部の一端に相当し、コンデンサ14の負極端子が本発
明におけるノイズフィルタの入力部の他端と出力部の他
端に相当する。
回路2の作動時には、スイッチ13がスイッチング制御
回路34によってスイッチング制御される。この際に
は、同図に示す電流IP1が、ダイオード11、トランス
4の一次巻線4a、スイッチ13、およびダイオードス
タック21内のダイオードからなる電流経路を流れる。
これにより、トランス4にエネルギーが蓄積される。次
いで、スイッチ13がオフ状態に制御されると、トラン
ス4の二次巻線4bにフライバック電圧が発生すると共
に、一次巻線4aに同図に示す向きのフライバック電圧
V1 が誘起する。同時に、トランス5の一次巻線5aに
も、同図に示す向きのフライバック電圧V2 が誘起す
る。この場合、トランス4の巻数比R4AB がトランス5
の巻数比R5AB よりも大きいため、フライバック電圧V
2 がフライバック電圧V1 よりも高い電圧となる。
aでは、各トランス4,5の巻数比R4AB ,R5AB がそ
れぞれ値0.2および値0.1に規定されている。この
ため、両トランス4,5の各二次巻線4a,5aに誘起
するフライバック電圧を例えば15Vとすれば、両一次
巻線4a,5aに誘起するフライバック電圧V1 ,V2
は、それぞれ75Vおよび150Vとなる。この場合、
脈流VP の電圧が最高電圧VMAX であるとすれば、脈流
VP の電圧と直流電圧VDCの電圧とがほぼ等しいため、
コンデンサ23の充電電圧(直流電圧VDC)にフライバ
ック電圧V2 を加算した電圧が、電圧コンデンサ14の
充電電圧(最高電圧VMAX )にフライバック電圧V1 を
加算した電圧よりも高い電圧値となる。したがって、こ
の状態では、トランス5の二次巻線5a側からトランス
4の一次巻線4a側に短絡電流が流れようとする。とこ
ろが、この電源装置1aでは、電源装置1とは異なり、
各昇降圧コンバータ回路2,3に独立してスイッチ1
3,24が配設されている。このため、オフ状態の両ス
イッチ13,24が、一次巻線5aから放出されようと
する短絡電流の放出経路を遮断する。このため、短絡電
流に起因しての一次回路側での損失が防止される結果、
電源装置1aにおける変換効率が向上する。なお、トラ
ンス4の巻数比R4AB を大きくすればするほど、スイッ
チ13のオン状態のときに二次巻線4bに誘起する電圧
が高い電圧となり、小さくすればするほど、スイッチ1
3のオフ状態のときに一次巻線4aに誘起するフライバ
ック電圧V1 が高い電圧となる。したがって、この巻数
比R4AB は、ダイオード31およびスイッチ13の定格
耐圧に応じて適宜規定される。
の構成は、上記した電源装置1,1aの構成に限定され
ない。例えば、図5に示す電源装置1bのように、電源
装置1aにおけるスイッチ13に代えて、一方向性素子
としてのダイオード15をトランス4の一次巻線4aに
供給される脈流VP の供給ライン間に配設してもよい。
この場合にも、電源装置1bでは、電源装置1aと同じ
ようにして、ダイオード15が、スイッチ24がオフ状
態に制御された際の一次回路内での短絡電流の発生を阻
止するため、装置の変換効率が向上されている。
は、フライバック形の電源装置に限定されず、フォワー
ド形電源装置や非絶縁チョッパー形電源装置にも適用が
可能である。また、入力ワールドワイドレンジタイプの
スイッチング電源装置に限定されず、AC100または
AC220V入力タイプの電源装置にも適用できるし、
ACアダプタにも適用することができる。さらに、スイ
ッチ13,24としては、FETに限らず、トランジス
タなどの各種スイッチング素子を採用することもでき
る。
ス4,5の巻線仕様は一例であって、これに限定される
ことなく、電源装置全体としての仕様に応じて適宜変更
することができるのは勿論である。さらに、本発明にお
けるノイズフィルタは、コンデンサ14に限らず、2つ
のコンデンサと1つのチョークコイルとで構成したπ型
などのローパスフィルタを採用することもできる。
ッチング電源装置によれば、第1のトランスにおける二
次巻線の巻数を一次巻線の巻数で除した値が第2のトラ
ンスにおける二次巻線の巻数を一次巻線の巻数で除した
値よりも大きい仕様で両トランスをそれぞれ構成したこ
とにより、第1のトランスの二次巻線のインダクタンス
をより大きな値に規定することができるため、連続モー
ドに近いモードで二次巻線から電流を放出させることが
できる。したがって、その電流のピーク電流値をより小
さくすることができるため、整流平滑時の損失を低減す
ることができ、これにより、装置の変換効率を向上させ
ることができる。また、両トランスを高精度で製作する
必要性がなくなるため、第1および第2のトランスの製
造コストを低減することもできる。
置によれば、スイッチング素子をスイッチングオフ状態
に制御した際に、一方向性素子が、第2のトランスの一
次巻線に誘起した電圧に基づく短絡電流の第1のトラン
スにおける一次巻線への流れ込みを阻止するため、短絡
電流の発生に起因する損失を防止することができ、これ
により、スイッチング電源装置の変換効率を向上させる
ことができる。
装置によれば、第2のトランスにおける一次巻線のイン
ダクタンスを第1のトランスにおける一次巻線のインダ
クタンスで除した値が7以上かつ12以内となる仕様で
両トランスをそれぞれ構成したことにより、入力交流電
圧が広電圧範囲に亘る入力ワールドワイドレンジタイプ
の電源装置において、力率改善効果を大きくすることが
できる結果、高力率かつ高効率のスイッチング電源装置
を提供することができる。
である。
って、(a)は交流電圧VACの電圧波形図、(b)は脈
流VP の電圧波形図、(c)は電流IP1の電流波形図、
(d)は電流IP2の電流波形図、(e)は入力電流IP2
INの電流波形図、(f)は入力電流IINの電流波形図で
ある。
(a)はスイッチ24の動作状態を示す動作状態図、
(b)は電流IP1の電流波形図、(c)は実線がフライ
バック電流IS1の電流波形図で破線が巻数比R4AB ,R
5AB を等しくしたときにおけるフライバック電流IS1の
電流波形図、(d)は連続モードのときのフライバック
電流IS1の電流波形図、(e)は電流IP2の電流波形
図、(f)はフライバック電流IS2の電流波形図であ
る。
回路図である。
1bの回路図である。
図である。
Claims (5)
- 【請求項1】 主として脈流の高電圧期間に当該脈流を
第1のトランスの一次巻線を介してスイッチングするこ
とにより当該第1のトランスの二次巻線に電圧を誘起さ
せる第1のコンバータ回路と、平滑した直流を主として
前記脈流の低電圧期間に第2のトランスの一次巻線を介
してスイッチングすることにより当該第2のトランスの
二次巻線に電圧を誘起させる第2のコンバータ回路とを
備え、前記両トランスにおける前記各二次巻線の誘起電
圧を整流して合成することにより出力電圧を生成するス
イッチング電源装置であって、 前記第1のトランスにおける一次巻線の巻数に対する二
次巻線の巻数の巻数比を前記第2のトランスにおける一
次巻線の巻数に対する二次巻線の巻数の巻数比よりも大
きくしたことを特徴とするスイッチング電源装置。 - 【請求項2】 前記第1のトランスにおける前記巻数比
は、前記第1のトランスの蓄積エネルギーに基づく放出
電流を不連続モードでその二次巻線から放出可能な値に
規定されていることを特徴とする請求項1記載のスイッ
チング電源装置。 - 【請求項3】 前記第1のトランスの一次巻線に供給さ
れる前記脈流の供給ライン間にノイズフィルタが配設さ
れ、前記両コンバータ回路は、スイッチング用のスイッ
チ素子をそれぞれ備えて構成されていることを特徴とす
る請求項1または2記載のスイッチング電源装置。 - 【請求項4】 前記第1のトランスの一次巻線に供給さ
れる前記脈流の供給ライン間にノイズフィルタが配設さ
れ、前記第1のコンバータ回路は、そのスイッチング電
流の電流経路内に当該スイッチング電流とは逆向きの短
絡電流の導通を阻止する一方向性素子が配設されて構成
されていることを特徴とする請求項1または2記載のス
イッチング電源装置。 - 【請求項5】 入力ワールドワイドレンジタイプの電源
装置であって、前記第1のトランスにおける前記一次巻
線の巻数に対する前記第2のトランスにおける前記一次
巻線の巻数の巻数比を1:7以上かつ1:12以内にし
たことを特徴とする請求項1から4のいずれかに記載の
スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29215699A JP3263709B2 (ja) | 1999-10-14 | 1999-10-14 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29215699A JP3263709B2 (ja) | 1999-10-14 | 1999-10-14 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001119948A true JP2001119948A (ja) | 2001-04-27 |
JP3263709B2 JP3263709B2 (ja) | 2002-03-11 |
Family
ID=17778280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29215699A Expired - Fee Related JP3263709B2 (ja) | 1999-10-14 | 1999-10-14 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3263709B2 (ja) |
-
1999
- 1999-10-14 JP JP29215699A patent/JP3263709B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3263709B2 (ja) | 2002-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7023186B2 (en) | Two stage boost converter topology | |
JP5088386B2 (ja) | スイッチング電源装置 | |
US8699250B2 (en) | Power converter | |
US20050174813A1 (en) | High efficiency power converter with synchronous rectification | |
US6282109B1 (en) | Controller for a non-isolated power factor corrector and method of regulating the power factor corrector | |
US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
KR20090024800A (ko) | 고효율 전력 변환기 시스템 | |
US11606037B2 (en) | Detection circuit and switching converter | |
JPH06209574A (ja) | 電源回路 | |
JP2010124567A (ja) | スイッチング電源装置 | |
US8711588B1 (en) | Power supply device | |
JP2020198720A (ja) | 電源装置 | |
US7092260B2 (en) | Short-circuiting rectifier for a switched-mode power supply | |
KR100420964B1 (ko) | 역률보상 단일단 컨버터 | |
JP2015228760A (ja) | スイッチング電源装置 | |
JP3263709B2 (ja) | スイッチング電源装置 | |
JP4415363B2 (ja) | スイッチング電源 | |
JP7233633B1 (ja) | スイッチング電源回路 | |
JP3027284B2 (ja) | スイッチング電源 | |
JPH04101666A (ja) | スイッチング電源の突入電流制限回路 | |
JP7386737B2 (ja) | 整流回路及びこれを用いたスイッチング電源 | |
JP3400132B2 (ja) | スイッチング電源 | |
KR20190058177A (ko) | 셀프 공진-리셋 포워딩 직류-직류 변환기 | |
JPH11155283A (ja) | スイッチング電源 | |
JPH10174432A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |