JP2001118807A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JP2001118807A JP2001118807A JP29859099A JP29859099A JP2001118807A JP 2001118807 A JP2001118807 A JP 2001118807A JP 29859099 A JP29859099 A JP 29859099A JP 29859099 A JP29859099 A JP 29859099A JP 2001118807 A JP2001118807 A JP 2001118807A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- palladium
- copper
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体集積回路
（ＩＣ）やＬＳＩのように微細配線が形成される半導体
装置の製法に関する。さらに詳しくは、微細化に伴って
も配線抵抗を小さく抑えられる銅被膜を低抵抗で形成す
る半導体装置の製法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device on which fine wiring is formed, such as a semiconductor integrated circuit (IC) or an LSI. More specifically, the present invention relates to a method for manufacturing a semiconductor device in which a copper film capable of suppressing wiring resistance even with miniaturization is formed with low resistance.
【０００２】[0002]
【従来の技術】近年半導体装置の高集積化に伴い、配線
も非常に細く微細なものが要求されてきており、半導体
装置用配線として従来のＡｌなどに代えて電気抵抗の小
さい銅被膜を用いることが検討されている。しかし、銅
はエッチングが困難であるため、全面に被膜してパター
ニングすることにより形成するのが困難である。そのた
め、このような銅被膜の成膜法として、無電解メッキ法
が考えられる。しかし、無電解メッキ法を利用して前記
銅被膜を成膜する場合、下地層として反応開始層となる
パラジウム被膜などのシード層が予め基板上に設けられ
ていることが必要である。2. Description of the Related Art With the recent increase in the degree of integration of semiconductor devices, very fine and fine wiring has been required. For the semiconductor device wiring, a copper film having a small electric resistance is used instead of conventional Al or the like. That is being considered. However, since copper is difficult to etch, it is difficult to form it by coating and patterning the entire surface. Therefore, as a method of forming such a copper film, an electroless plating method is considered. However, when the copper film is formed by using the electroless plating method, it is necessary that a seed layer such as a palladium film serving as a reaction initiation layer is previously provided on the substrate as a base layer.
【０００３】従来、パラジウム被膜などの反応開始層は
スパッタ法により形成されることが一般的である。一
方、たとえば特開平７−３２１１１１号公報に、半導体
装置用配線を無電解メッキ法により形成する場合に、酸
化亜鉛層を形成し、この酸化亜鉛よりもイオン化傾向の
小さい金属、たとえばパラジウムを溶解した溶液中で無
電解メッキをして酸化亜鉛層を導電体としての金属層と
し、その上面に銅などの配線層を無電解メッキ法により
形成する方法が開示されている。Conventionally, a reaction initiation layer such as a palladium film is generally formed by a sputtering method. On the other hand, for example, in Japanese Unexamined Patent Publication No. 7-321111, when a wiring for a semiconductor device is formed by an electroless plating method, a zinc oxide layer is formed and a metal having a lower ionization tendency than zinc oxide, for example, palladium is dissolved. A method is disclosed in which electroless plating is performed in a solution to form a zinc oxide layer as a metal layer as a conductor, and a wiring layer such as copper is formed on the upper surface thereof by an electroless plating method.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、スパッ
タ法によりパラジウム層などを設けると、その厚さが厚
くなってしまう。このような厚さが厚い反応開始層を用
いて、無電解メッキ法により銅被膜を成膜すると、銅被
膜の成膜工程において、この銅被膜中に反応開始層を構
成するパラジウムなどの金属が多量に拡散してしまう。
このパラジウムなどの反応開始層は銅に比べて比抵抗が
大きく、せっかく比抵抗の小さい銅被膜を用いても拡散
したパラジウムなどにより、この銅被膜の電気抵抗率を
引上げてしまい、微細化する配線膜の低抵抗化を充分に
満たすことができず、配線を細くすることができないた
め、高集積化に限界があるという問題がある。However, when a palladium layer or the like is provided by a sputtering method, the thickness of the layer becomes large. When a copper film is formed by an electroless plating method using such a thick reaction initiation layer, a metal such as palladium constituting the reaction initiation layer is formed in the copper film in the copper film formation step. Will spread a lot.
The reaction initiation layer of palladium or the like has a higher specific resistance than copper, and even if a copper film having a low specific resistance is used, the electric resistivity of the copper film is raised by the diffused palladium, and the wiring becomes finer. Since the resistance of the film cannot be sufficiently reduced and the wiring cannot be made thinner, there is a problem that high integration is limited.
【０００５】一方、酸化亜鉛層を設けて無電解メッキ法
により酸化亜鉛層を他の金属層に変換する方法では、前
述のスパッタ法と同様にその厚さが厚くなり銅被膜中へ
の拡散による比抵抗の上昇を充分に防止することができ
ないと共に、酸化亜鉛層中の酸素が残存しコンタクト抵
抗を上昇させるという問題がある。On the other hand, in a method in which a zinc oxide layer is provided and the zinc oxide layer is converted to another metal layer by an electroless plating method, the thickness increases as in the case of the above-mentioned sputtering method, and the zinc oxide layer is diffused into the copper film. There is a problem that an increase in specific resistance cannot be sufficiently prevented and oxygen in the zinc oxide layer remains to increase contact resistance.
【０００６】本発明は、このような問題を解決するため
になされたもので、半導体装置の製造工程で、銅被膜配
線を形成する場合に、シード層とする反応開始層を設け
て無電解メッキにより成膜しながら反応開始層を構成す
る元素が銅被膜中へ拡散するのを防止し、抵抗が小さく
導電性に優れた銅被膜配線を信頼性よく成膜し、配線の
一層の微細化により、さらなる高集積化をなし得る半導
体装置の製法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. In a process of manufacturing a semiconductor device, when a copper film wiring is formed, a reaction initiation layer serving as a seed layer is provided to provide electroless plating. Prevents the elements constituting the reaction initiating layer from diffusing into the copper film while forming a film, and reliably forms a copper film wiring with low resistance and excellent conductivity. It is another object of the present invention to provide a method of manufacturing a semiconductor device capable of achieving higher integration.
【０００７】[0007]
【課題を解決するための手段】本発明の半導体装置の製
法は、基板上の絶縁膜にコンタクト孔を設け、該コンタ
クト孔により露出する部分に接続すると共に前記絶縁膜
上に配線を形成する半導体装置の製法であって、前記配
線を形成する場所にスズ被膜を形成し、ついで該スズ被
膜の形成された部分をパラジウムイオン（Ｐｄ2+）を含
む溶液に浸漬することにより、前記配線を形成する場所
にパラジウム被膜を形成し、該パラジウム被膜を反応開
始層として、無電解メッキ法により銅被膜を形成するこ
とを特徴とする。According to a method of manufacturing a semiconductor device of the present invention, a semiconductor device is provided in which a contact hole is provided in an insulating film on a substrate, a connection is made to a portion exposed by the contact hole, and a wiring is formed on the insulating film. A method of manufacturing an apparatus, wherein a tin film is formed at a place where the wiring is to be formed, and then the portion where the tin film is formed is immersed in a solution containing palladium ions (Pd 2+ ) to form the wiring. A palladium film is formed at a place where the film is to be formed, and the copper film is formed by an electroless plating method using the palladium film as a reaction initiation layer.
【０００８】この方法によると、銅を無電解メッキする
ための反応開始層として、パラジウム層を設けている
が、このパラジウム層は予め設けられたスズ被膜の表面
のスズと置換して設けられるものであるため、非常に薄
い層として形成される。そのため、その表面に銅被膜を
無電解メッキにより形成しても、その形成中にパラジウ
ムが銅被膜中に拡散することが殆どなく、低抵抗の銅被
膜を成膜することができる。According to this method, a palladium layer is provided as a reaction initiation layer for electrolessly plating copper. This palladium layer is provided by replacing tin on the surface of a tin film provided in advance. Therefore, it is formed as a very thin layer. Therefore, even if a copper film is formed on the surface by electroless plating, palladium hardly diffuses into the copper film during the formation, and a low-resistance copper film can be formed.
【０００９】前記配線の形成場所へのスズ被膜の形成
を、スズイオン（Ｓｎ2+）を含む溶液中に前記配線の形
成場所を浸漬してスズを吸着させることにより行うこと
が、前記配線形成場所にスズ被膜をモノレイヤーに近い
薄い層で形成しやすいため好ましい。[0009] The formation of the tin film on the wiring formation site may be performed by immersing the wiring formation site in a solution containing tin ions (Sn 2+ ) to adsorb the tin, This is preferable because a tin film can be easily formed in a thin layer close to a monolayer.
【００１０】さらに、前記パラジウム被膜をモノレイヤ
ーで形成することにより、銅の無電解メッキのシードと
することができると共に、その量が少なく、成膜中の銅
被膜への拡散を防止することができるためが好ましい。Further, by forming the palladium film as a monolayer, it can be used as a seed for electroless plating of copper, the amount thereof is small, and diffusion into the copper film during film formation can be prevented. It is preferable to be able to do so.
【００１１】[0011]
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置の製法について説明をする。Next, a method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.
【００１２】本発明の半導体装置の製法は、通常の製造
工程でトランジスタなどの半導体素子を種々形成すると
共に、その素子間を接続したり、その素子と電極パッド
などとを接続するため、絶縁膜上に配線を形成する場合
の配線の形成方法に特徴がある。したがって、この配線
を形成する工程について説明をするが、それ以外の半導
体素子の製造法などについては通常の製法を種々採用す
ることができる。According to the method of manufacturing a semiconductor device of the present invention, various types of semiconductor elements such as transistors are formed in a normal manufacturing process, and an insulating film is formed for connecting the elements and connecting the elements to electrode pads and the like. There is a feature in a method for forming a wiring when a wiring is formed thereon. Therefore, the process of forming the wiring will be described, but various other normal manufacturing methods can be adopted for the other semiconductor element manufacturing methods and the like.
【００１３】図１には、本発明の製法の一実施形態の配
線の形成工程を示す断面説明図が示されている。まず、
図１（ａ）に示されるように、たとえば半導体基板１の
上に設けられた絶縁膜２のコンタクトホール２ａにより
露出した半導体基板１の表面および絶縁膜２上に、たと
えばＴｉＮなどからなるバリアメタルを全面に成膜した
後に、形成する配線のパターンに合せてパターニングを
しバリアメタル層３を形成する。なお、この工程はバリ
アメタル層を設ける必要のないときは省略される。FIG. 1 is an explanatory cross-sectional view showing a wiring forming step according to an embodiment of the manufacturing method of the present invention. First,
As shown in FIG. 1A, for example, a barrier metal made of, for example, TiN is formed on the surface of the semiconductor substrate 1 exposed by the contact hole 2a of the insulating film 2 provided on the semiconductor substrate 1 and on the insulating film 2. Is formed on the entire surface and then patterned in accordance with the pattern of the wiring to be formed to form the barrier metal layer 3. This step is omitted when it is not necessary to provide a barrier metal layer.
【００１４】半導体基板１としては、たとえばシリコン
基板などが用いられ、その導電形は製造される半導体素
子に応じてｎ形やｐ形に形成されている。また、絶縁膜
２としては、通常の半導体装置の製造工程により用いら
れるＳｉＯｘやＳｉＮｘなどが用いられる。バリアメタ
ル層３は、配線と半導体基板１との相互拡散などを防止
するためのもので、前述のＴｉＮ以外に、たとえばＴ
ｉ、Ｔａ、ＴａＮ、ＩｒＯなどの導電体が用いられ、前
述のようにスパッタリングやＣＶＤ法などにより全面に
成膜してからパターニングすることにより、所定のパタ
ーンに形成する。As the semiconductor substrate 1, for example, a silicon substrate or the like is used, and its conductivity type is formed to be n-type or p-type according to the semiconductor element to be manufactured. Further, as the insulating film 2, SiO x , SiN x, or the like used in a normal semiconductor device manufacturing process is used. The barrier metal layer 3 is for preventing interdiffusion between the wiring and the semiconductor substrate 1 and the like.
A conductor such as i, Ta, TaN, IrO is used, and is formed into a predetermined pattern by forming a film on the entire surface by sputtering or CVD as described above and then patterning.
【００１５】つぎに、図１（ｂ）に示されるように、た
とえば図示しないレジスト膜を形成して配線パターンの
形状部分のみを除去するパターニングをした後に、半導
体基板１をスズイオン（Ｓｎ2+）を含む溶液に浸漬し、
その後レジスト膜を除去することにより配線パターンを
形成するバリアメタル層３上のみにスズ被膜４をモノレ
イヤー程度の非常に薄い層で形成する。なお、このスズ
被膜４を配線パターンに合せてパターニングする方法
は、予めパターニングされたレジスト膜を形成しない
で、後からエッチングなどによりパターニングをしても
よい。Next, as shown in FIG. 1B, for example, after forming a resist film (not shown) and performing patterning to remove only the shape portion of the wiring pattern, the semiconductor substrate 1 is subjected to tin ion (Sn 2+ ). Immersed in a solution containing
Thereafter, the tin film 4 is formed as a very thin layer of about a monolayer only on the barrier metal layer 3 on which the wiring pattern is formed by removing the resist film. In the method of patterning the tin film 4 according to the wiring pattern, the tin film 4 may be patterned later by etching or the like without forming a patterned resist film.
【００１６】スズイオン（Ｓｎ2+）を含む溶液として
は、たとえば塩化スズ（ＳｎＣｌ2 ）などの水溶液を用
いることができる。このＳｎ2+を含む溶液に浸漬するこ
とにより、吸着作用によりＳｎのモノレイヤー（単原子
層）などの薄い被膜を形成しやすいためとくに好まし
い。しかし、スパッタ法など他の方法により形成しても
よい。As the solution containing tin ions (Sn 2+ ), for example, an aqueous solution such as tin chloride (SnCl 2 ) can be used. Immersion in the solution containing Sn 2+ is particularly preferable because a thin film such as a Sn monolayer (monoatomic layer) can be easily formed by the adsorption action. However, it may be formed by another method such as a sputtering method.
【００１７】つぎに、このスズ被膜４が形成された半導
体基板１をパラジウムイオン（Ｐｄ 2+）を含む溶液に浸
漬することにより、スズとパラジウムイオンとの間に発
生するイオン交換反応により、スズとパラジウムとの置
換が生じてパラジウムが析出し、図１（ｃ）に示される
ように、スズ被膜４の表面のＳｎのみがＰｄと置換され
て（図では、スズ被膜４が薄くその全体が置換した状態
になっている）バリアメタル層３上にパラジウム被膜５
が形成される。この場合、スズ被膜４がモノレイヤーに
なっておればそのままモノレイヤーのパラジウム被膜５
が形成されるが、スズ被膜４がモノレイヤーになってい
なくても、パラジウムイオン（Ｐｄ2+）を含む溶液に浸
漬する時間を制御することにより、パラジウムのモノレ
イヤーに近い非常に薄いパラジウム被膜５を形成するこ
とができる。Next, the semiconductor on which the tin film 4 is formed
Body substrate 1 with palladium ion (Pd 2+Immerse in a solution containing
Immersion creates a space between tin and palladium ions.
The reaction between tin and palladium is caused by the resulting ion exchange reaction.
As a result, palladium precipitates and is shown in FIG. 1 (c).
Thus, only Sn on the surface of the tin coating 4 is replaced with Pd.
(In the figure, the tin coating 4 is thin and the whole is replaced.
Palladium film 5 on the barrier metal layer 3
Is formed. In this case, the tin coating 4 becomes a monolayer
Palladium coating 5 of monolayer as it is
Is formed, but the tin coating 4 is a monolayer.
Palladium ion (Pd2+Immerse in a solution containing
By controlling the pickling time, the palladium monolith
Forming a very thin palladium coating 5 close to the ear
Can be.
【００１８】パラジウムイオン（Ｐｄ2+）を含む溶液と
しては、塩化パラジウム（ＰｄＣｌ 2 ）、硫酸パラジウ
ムなどの水溶液を用いることができる。Palladium ion (Pd2+) Containing solution
Is palladium chloride (PdCl Two), Palladium sulfate
An aqueous solution such as a solution can be used.
【００１９】つぎに、このパラジウム被膜５を反応開始
層として、銅イオンを含むメッキ液を用いて無電解メッ
キを施すことにより、図１（ｄ）に示されるように、配
線である銅被膜６を形成することができる。Next, the palladium coating 5 is used as a reaction initiating layer, and is subjected to electroless plating using a plating solution containing copper ions, as shown in FIG. Can be formed.
【００２０】前記銅イオンを含むメッキ液としては、硫
酸銅溶液などを用いることができる。また、還元剤とし
ては、通常、ホルムアルデヒドなどのアルデヒド類が好
適に使用される。As the plating solution containing copper ions, a copper sulfate solution or the like can be used. As the reducing agent, usually, aldehydes such as formaldehyde are preferably used.
【００２１】本発明の半導体装置の製法によれば、銅を
無電解メッキする場合に必要となる反応開始層（シード
層）を、スズとパラジウムイオンとの間に起こるイオン
交換反応により析出するパラジウム被膜により形成して
いる。そのため、このパラジウム被膜である反応開始層
は層厚がモノレイヤー程度の極めて薄いものとなり得
る。このように、層厚が極めて薄いパラジウム被膜を反
応開始層として用い、無電解メッキ法により半導体装置
の配線である銅被膜を成膜することにより、銅被膜中へ
の反応開始層の元素の拡散を最小限に抑制することがで
きる。その結果、半導体装置の高集積化に伴い非常に微
細化する配線パターンでも、比抵抗の小さい銅被膜によ
り形成することができ、電気抵抗の小さい配線を形成す
ることができる。According to the method of manufacturing a semiconductor device of the present invention, a reaction initiation layer (seed layer) required for electroless plating of copper is formed by palladium deposited by an ion exchange reaction occurring between tin and palladium ions. It is formed by a coating. Therefore, the reaction initiating layer, which is a palladium coating, can be as thin as a monolayer. As described above, by using a palladium film having a very small thickness as a reaction initiation layer and forming a copper film which is a wiring of a semiconductor device by an electroless plating method, diffusion of elements of the reaction initiation layer into the copper film is achieved. Can be minimized. As a result, even a wiring pattern that is extremely miniaturized with the increase in the degree of integration of a semiconductor device can be formed by a copper film having a small specific resistance, and a wiring having a small electric resistance can be formed.
【００２２】前述のパラジウム被膜の厚さは薄いほど銅
被膜への拡散を抑制することができるため好ましく、モ
ノレイヤーに形成されることが好ましい。このパラジウ
ム被膜の薄い層を形成するには、前述のようにＰｄ2+溶
液への浸漬時間を制御することにより行えるが、スズ被
膜をモノレイヤー程度の薄さに形成することにより、確
実にパラジウムの薄い層を形成することができる。その
点からもスズ被膜の形成を、Ｓｎ2+溶液への浸漬による
吸着法を用いることにより、Ｓｎ2+の性質によりモノレ
イヤー程度の薄いスズ被膜を形成することができるため
好ましい。The thinner the palladium coating is, the more preferable it is because the diffusion into the copper coating can be suppressed, and the palladium coating is preferably formed in a monolayer. Although a thin layer of this palladium film can be formed by controlling the immersion time in the Pd 2+ solution as described above, the formation of the tin film to a thickness of about a monolayer ensures the palladium Can be formed. From this point, it is preferable to form a tin film by using an adsorption method by immersion in a Sn 2+ solution because a tin film as thin as a monolayer can be formed due to the properties of Sn 2+ .
【００２３】前述の例では、スズ被膜を非常に薄い層で
形成し、その全体をパラジウムに置換してパラジウム被
膜にする例であったが、スズ被膜の表面の一部のみをパ
ラジウムに置換して表面のみをパラジウムのモノレイヤ
ーにすることもできる。また、前述の例では、半導体層
にコンタクトする配線の形成例であったが、多層配線が
形成される半導体装置などで、下層配線の上に上層配線
を形成する場合などの下層配線とコンタクトする配線に
ついても同様である。この場合、バリアメタル層を必要
としない場合もある。In the above-mentioned example, the tin film is formed as a very thin layer, and the whole is replaced with palladium to form a palladium film. However, only a part of the surface of the tin film is replaced with palladium. Alternatively, only the surface can be a palladium monolayer. Further, in the above-described example, the wiring is formed in contact with the semiconductor layer. However, in a semiconductor device or the like in which a multilayer wiring is formed, the wiring is in contact with the lower wiring such as when an upper wiring is formed on the lower wiring. The same applies to the wiring. In this case, the barrier metal layer may not be needed.
【００２４】[0024]
【発明の効果】本発明によれば、非常に比抵抗の小さい
銅被膜配線を形成することができるため、非常に高集積
化されて細く、しかも薄い配線が要求される場合でも、
その抵抗を上昇させることなく半導体装置内の配線を形
成することができる。その結果、さらなる半導体素子の
高集積化に寄与し、多層配線化にも寄与する。According to the present invention, a copper-coated wiring having a very small specific resistance can be formed. Therefore, even when a very high integration and a thin and thin wiring are required,
Wiring in the semiconductor device can be formed without increasing the resistance. As a result, it contributes to further high integration of the semiconductor element, and also contributes to multilayer wiring.
【図１】本発明の製法の配線形成工程の工程説明図であ
る。FIG. 1 is a process explanatory diagram of a wiring forming process of a manufacturing method of the present invention.
１ 半導体基板 ２ 絶縁膜 ４ スズ被膜 ５ パラジウム被膜 ６ 銅被膜 Reference Signs List 1 semiconductor substrate 2 insulating film 4 tin film 5 palladium film 6 copper film
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K022 AA02 AA05 AA37 AA41 BA08 BA18 BA21 BA35 BA36 DA01 4M104 AA01 BB04 BB14 BB17 BB30 BB32 BB36 CC01 DD21 DD53 FF18 5F033 HH07 HH11 HH18 HH21 HH32 HH33 HH35 JJ01 JJ07 JJ11 JJ18 JJ21 JJ32 JJ33 JJ35 KK01 MM08 NN06 NN07 PP28 PP35 RR04 RR06 XX09 XX10 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 4K022 AA02 AA05 AA37 AA41 BA08 BA18 BA21 BA35 BA36 DA01 4M104 AA01 BB04 BB14 BB17 BB30 BB32 BB36 CC01 DD21 DD53 FF18 5F033 HH07 HH11 HH18 HH21 JJ33HJ JJ33HJ JJ33HJ30H JJ35 KK01 MM08 NN06 NN07 PP28 PP35 RR04 RR06 XX09 XX10
Claims (1)
該コンタクト孔により露出する部分に接続すると共に前
記絶縁膜上に配線を形成する半導体装置の製法であっ
て、前記配線を形成する場所にスズ被膜を形成し、つい
で該スズ被膜の形成された部分をパラジウムイオンを含
む溶液に浸漬することにより前記配線を形成する場所に
パラジウム被膜を形成し、該パラジウム被膜を反応開始
層として無電解メッキ法により銅被膜を形成することを
特徴とする半導体装置の製法。A contact hole is provided in an insulating film on a substrate,
A method of manufacturing a semiconductor device in which a wiring is formed on the insulating film while being connected to a portion exposed by the contact hole, wherein a tin film is formed at a location where the wiring is to be formed, and then a portion where the tin film is formed Forming a palladium film at a place where the wiring is formed by immersing the film in a solution containing palladium ions, and forming a copper film by an electroless plating method using the palladium film as a reaction initiation layer. Manufacturing method.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29859099A JP2001118807A (en) | 1999-10-20 | 1999-10-20 | Manufacturing method of semiconductor device |
| US09/691,037 US6451689B1 (en) | 1999-10-20 | 2000-10-19 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29859099A JP2001118807A (en) | 1999-10-20 | 1999-10-20 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118807A true JP2001118807A (en) | 2001-04-27 |
Family
ID=17861719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29859099A Pending JP2001118807A (en) | 1999-10-20 | 1999-10-20 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001118807A (en) |
-
1999
- 1999-10-20 JP JP29859099A patent/JP2001118807A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3388230B2 (en) | Electroless copper plating on titanium-containing surface | |
| US7205228B2 (en) | Selective metal encapsulation schemes | |
| US6180523B1 (en) | Copper metallization of USLI by electroless process | |
| US6436816B1 (en) | Method of electroless plating copper on nitride barrier | |
| US6291082B1 (en) | Method of electroless ag layer formation for cu interconnects | |
| US6709803B2 (en) | Process for producing printed wiring board | |
| US9263326B2 (en) | Interconnection structure and method of forming the same | |
| US7098128B2 (en) | Method for filling electrically different features | |
| JP3728572B2 (en) | Wiring board manufacturing method | |
| US20030040177A1 (en) | Method for forming metal interconnections using electroless plating | |
| US6451689B1 (en) | Method for manufacturing semiconductor device | |
| JP2001118807A (en) | Manufacturing method of semiconductor device | |
| KR100454633B1 (en) | Treatment method of wafer surface | |
| JP2530088B2 (en) | Electrical connection method between semiconductor chips | |
| JP2001118808A (en) | Manufacturing method of semiconductor device | |
| JP2001118809A (en) | Manufacturing method of semiconductor device | |
| JP4157693B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007027177A (en) | Method of manufacturing semiconductor device | |
| JP3242827B2 (en) | Method for manufacturing semiconductor device | |
| JPS63104350A (en) | Semiconductor device and manufacture therefor | |
| KR100744244B1 (en) | Method for fabricating copper line in semiconductor device | |
| KR100476702B1 (en) | Method of forming a copper wiring in a semiconductor device | |
| JPH0370129A (en) | Manufacture of semiconductor device | |
| JP2000049181A (en) | Semiconductor device and production thereof | |
| JP2012204495A (en) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |