JP2001118499A - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法Info
- Publication number
- JP2001118499A JP2001118499A JP29595799A JP29595799A JP2001118499A JP 2001118499 A JP2001118499 A JP 2001118499A JP 29595799 A JP29595799 A JP 29595799A JP 29595799 A JP29595799 A JP 29595799A JP 2001118499 A JP2001118499 A JP 2001118499A
- Authority
- JP
- Japan
- Prior art keywords
- surface electrode
- electric field
- layer
- oxide film
- strong electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】電子放出効率を向上させ、且つ電気的耐圧も向
上させることができる電界放射型電子源の製造方法を提
供することにある。 【解決手段】表面電極７の形成後、更に高温、酸素雰囲
気中に於いて酸化膜質改善処理を行う。この場合、Ｐｔ
の触媒作用の効果を発揮させることができる温度が略２
００℃程度であるので、上記の酸化膜質改善処理プロセ
スの温度を２００℃程度とし、デバイス形成のプロセス
とのマッチングを図る。このプロセスでは表面電極７を
構成するＰｔの触媒作用により酸素がイオンに分解さ
れ、シリコン酸化膜６４の欠陥を補償をすることになる
のである。
上させることができる電界放射型電子源の製造方法を提
供することにある。 【解決手段】表面電極７の形成後、更に高温、酸素雰囲
気中に於いて酸化膜質改善処理を行う。この場合、Ｐｔ
の触媒作用の効果を発揮させることができる温度が略２
００℃程度であるので、上記の酸化膜質改善処理プロセ
スの温度を２００℃程度とし、デバイス形成のプロセス
とのマッチングを図る。このプロセスでは表面電極７を
構成するＰｔの触媒作用により酸素がイオンに分解さ
れ、シリコン酸化膜６４の欠陥を補償をすることになる
のである。
Description
【０００１】
【発明の属する技術分野】本発明は、電界放射型電子源
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】本願発明者らは、多孔質多結晶半導体層
（例えば、多孔質化された多結晶シリコン層＜ポーラス
ポリシリコン層＞）を急速熱酸化（ＲＴＯ）技術によっ
て急速熱酸化することによって、導電性基板と金属薄膜
（表面電極）との間に介在し導電性基板から注入された
電子がドリフトする強電界ドリフト層を形成した電界放
射型電子源を提案している。
（例えば、多孔質化された多結晶シリコン層＜ポーラス
ポリシリコン層＞）を急速熱酸化（ＲＴＯ）技術によっ
て急速熱酸化することによって、導電性基板と金属薄膜
（表面電極）との間に介在し導電性基板から注入された
電子がドリフトする強電界ドリフト層を形成した電界放
射型電子源を提案している。
【０００３】この電界放射型電子源１０’は、例えば、
図３に示すように、導電性基板たるｎ形シリコン基板１
の主表面側に酸化した多孔質多結晶シリコン層よりなる
強電界ドリフト層６が形成され、強電界ドリフト層６上
に金属薄膜よりなる表面電極７が形成され、ｎ形シリコ
ン基板１の裏面にオーミック電極２が形成されている。
図３に示すように、導電性基板たるｎ形シリコン基板１
の主表面側に酸化した多孔質多結晶シリコン層よりなる
強電界ドリフト層６が形成され、強電界ドリフト層６上
に金属薄膜よりなる表面電極７が形成され、ｎ形シリコ
ン基板１の裏面にオーミック電極２が形成されている。
【０００４】図３に示す構成の電界放射型電子源１０’
では、図４に示すように、表面電極７を真空中に配置す
るとともに表面電極７に対向してコレクタ電極２１を配
置し、表面電極７をｎ形シリコン基板１（オーミック電
極２）に対して正極として直流電圧Ｖpsを印加するとと
もに、コレクタ電極２１を表面電極７に対して正極とし
て直流電圧Ｖcを印加することにより、ｎ形シリコン基
板１から注入された電子が強電界ドリフト層６をドリフ
トし表面電極７を通して放出される（なお、図４中の一
点鎖線は表面電極７を通して放出された電子ｅ-の流れ
を示す）。したがって、表面電極７としては、仕事関数
の小さな材料を用いることが望ましい。ここにおいて、
表面電極７とオーミック電極２との間に流れる電流をダ
イオード電流Ｉpsと称し、コレクタ電極２１と表面電極
７との間に流れる電流を放出電子電流Ｉｅと称し、ダイ
オード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe
／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、
この電界放射型電子源１０’では、表面電極７とオーミ
ック電極２との間に印加する直流電圧Ｖpsを１０〜２０
Ｖ程度の低電圧としても電子を放出させることができ
る。
では、図４に示すように、表面電極７を真空中に配置す
るとともに表面電極７に対向してコレクタ電極２１を配
置し、表面電極７をｎ形シリコン基板１（オーミック電
極２）に対して正極として直流電圧Ｖpsを印加するとと
もに、コレクタ電極２１を表面電極７に対して正極とし
て直流電圧Ｖcを印加することにより、ｎ形シリコン基
板１から注入された電子が強電界ドリフト層６をドリフ
トし表面電極７を通して放出される（なお、図４中の一
点鎖線は表面電極７を通して放出された電子ｅ-の流れ
を示す）。したがって、表面電極７としては、仕事関数
の小さな材料を用いることが望ましい。ここにおいて、
表面電極７とオーミック電極２との間に流れる電流をダ
イオード電流Ｉpsと称し、コレクタ電極２１と表面電極
７との間に流れる電流を放出電子電流Ｉｅと称し、ダイ
オード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe
／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、
この電界放射型電子源１０’では、表面電極７とオーミ
ック電極２との間に印加する直流電圧Ｖpsを１０〜２０
Ｖ程度の低電圧としても電子を放出させることができ
る。
【０００５】この電界放射型電子源１０’では、電子放
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層６は、図５に示すように、少なくとも、柱状の多結晶
シリコン５１（グレイン）と、多結晶シリコン５１の表
面に形成された薄いシリコン酸化膜５２と、多結晶シリ
コン５１間に介在するナノメータオーダの微結晶シリコ
ン層６３と、微結晶シリコン層６３の表面に形成され当
該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の
絶縁層であるシリコン酸化膜６４とから構成されると考
えられる。
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層６は、図５に示すように、少なくとも、柱状の多結晶
シリコン５１（グレイン）と、多結晶シリコン５１の表
面に形成された薄いシリコン酸化膜５２と、多結晶シリ
コン５１間に介在するナノメータオーダの微結晶シリコ
ン層６３と、微結晶シリコン層６３の表面に形成され当
該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の
絶縁層であるシリコン酸化膜６４とから構成されると考
えられる。
【０００６】すなわち、強電界ドリフト層６は、各グレ
インの表面が多孔質化し各グレインの中心部分では結晶
状態が維持されていると考えられる。したがって、強電
界ドリフト層６に印加された電界はほとんどシリコン酸
化膜６４にかかるから、注入された電子はシリコン酸化
膜６４にかかっている強電界により加速され多結晶シリ
コン５１間を表面に向かって図５中の矢印Ａの向きへ
（図５中の上方向へ向かって）ドリフトするので、電子
放出効率を向上させることができる。なお、強電界ドリ
フト層６の表面に到達した電子はホットエレクトロンで
あると考えられ、表面電極７を容易にトンネルし真空中
に放出される。なお、表面電極７の膜厚は１０ｎｍない
し１５ｎｍ程度に設定されている。
インの表面が多孔質化し各グレインの中心部分では結晶
状態が維持されていると考えられる。したがって、強電
界ドリフト層６に印加された電界はほとんどシリコン酸
化膜６４にかかるから、注入された電子はシリコン酸化
膜６４にかかっている強電界により加速され多結晶シリ
コン５１間を表面に向かって図５中の矢印Ａの向きへ
（図５中の上方向へ向かって）ドリフトするので、電子
放出効率を向上させることができる。なお、強電界ドリ
フト層６の表面に到達した電子はホットエレクトロンで
あると考えられ、表面電極７を容易にトンネルし真空中
に放出される。なお、表面電極７の膜厚は１０ｎｍない
し１５ｎｍ程度に設定されている。
【０００７】
【発明が解決しようとする課題】ところで、上記の構成
において、絶縁層たるシリコン酸化膜６４にかかる電界
によるドリフトで電子を加速して放出させる場合、シリ
コン酸化膜６４の欠陥により効率が低下する、或いは絶
縁耐圧が低下するという問題があった。一方急速昇温酸
化法（ＲＴＯ）等でシリコン酸化膜６４を形成した場
合、ストレス等の原因により微結晶シリコン層６３とシ
リコン酸化膜６４との界面やシリコン酸化膜に多くの欠
陥を生じることになり、上記の効率低下は免れなかっ
た。
において、絶縁層たるシリコン酸化膜６４にかかる電界
によるドリフトで電子を加速して放出させる場合、シリ
コン酸化膜６４の欠陥により効率が低下する、或いは絶
縁耐圧が低下するという問題があった。一方急速昇温酸
化法（ＲＴＯ）等でシリコン酸化膜６４を形成した場
合、ストレス等の原因により微結晶シリコン層６３とシ
リコン酸化膜６４との界面やシリコン酸化膜に多くの欠
陥を生じることになり、上記の効率低下は免れなかっ
た。
【０００８】本発明は上記の問題点に鑑みて為されたも
のであり、その目的とするところは、電子放出効率を向
上させ、且つ電気的耐圧も向上させることができる電界
放射型電子源の製造方法を提供することにある。
のであり、その目的とするところは、電子放出効率を向
上させ、且つ電気的耐圧も向上させることができる電界
放射型電子源の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、強電界ドリフト層上に触媒作
用を持つ材料により表面電極を形成し、該表面電極を形
成した後、高温、酸素雰囲気中で表面電極の触媒作用に
より上記強電界ドリフト層の酸化膜からなる絶縁層の酸
化膜質改善処理を施すことを特徴とする電界放射型電子
源の製造方法。
に、請求項１の発明では、強電界ドリフト層上に触媒作
用を持つ材料により表面電極を形成し、該表面電極を形
成した後、高温、酸素雰囲気中で表面電極の触媒作用に
より上記強電界ドリフト層の酸化膜からなる絶縁層の酸
化膜質改善処理を施すことを特徴とする電界放射型電子
源の製造方法。
【００１０】請求項２の発明では、半導体層の表面に触
媒作用を持つ材料により表面電極を形成し、該表面電極
を形成した後、高温、酸素雰囲気中で表面電極の触媒作
用により半導体層を酸化して強電界ドリフト層を形成す
る同時に強電界ドリフト層の酸化膜からなる絶縁層を形
成し、且つ該絶縁層の酸化膜質改善処理を施すことを特
徴とする。
媒作用を持つ材料により表面電極を形成し、該表面電極
を形成した後、高温、酸素雰囲気中で表面電極の触媒作
用により半導体層を酸化して強電界ドリフト層を形成す
る同時に強電界ドリフト層の酸化膜からなる絶縁層を形
成し、且つ該絶縁層の酸化膜質改善処理を施すことを特
徴とする。
【００１１】請求項３の発明では、請求項１又は２の発
明において、上記絶縁層をシリコン酸化膜により形成し
たことを特徴とする。
明において、上記絶縁層をシリコン酸化膜により形成し
たことを特徴とする。
【００１２】請求項４の発明では、請求項１乃至３の何
れかの発明において、上記表面電極をＰｔにより形成し
たことを特徴とする。
れかの発明において、上記表面電極をＰｔにより形成し
たことを特徴とする。
【００１３】請求項５の発明では、請求項１乃至４の何
れかの発明において、上記強電界ドリフト層を多孔質多
結晶シリコン層により形成したことを特徴とする。
れかの発明において、上記強電界ドリフト層を多孔質多
結晶シリコン層により形成したことを特徴とする。
【００１４】
【発明の実施の形態】以下本発明を実施形態により説明
する。
する。
【００１５】（実施形態１）本実施形態は、請求項１の
発明に対応する実施形態であって、図１はその製造プロ
セスの概略構成を示す。
発明に対応する実施形態であって、図１はその製造プロ
セスの概略構成を示す。
【００１６】本実施形態の製造方法で得られる電界放射
型電子源１０の構成は、上述した電界放射型電子源１
０’の構成と基本的に同じであって、導電性基板たるｎ
形シリコン基板１の主表面側に酸化した多孔質多結晶シ
リコン層＜ポーラスポリシリコン層＞よりなる強電界ド
リフト層６が形成され、強電界ドリフト層６上に金属薄
膜よりなる表面電極７が形成され、ｎ形シリコン基板１
の裏面にオーミック電極２が形成されている。
型電子源１０の構成は、上述した電界放射型電子源１
０’の構成と基本的に同じであって、導電性基板たるｎ
形シリコン基板１の主表面側に酸化した多孔質多結晶シ
リコン層＜ポーラスポリシリコン層＞よりなる強電界ド
リフト層６が形成され、強電界ドリフト層６上に金属薄
膜よりなる表面電極７が形成され、ｎ形シリコン基板１
の裏面にオーミック電極２が形成されている。
【００１７】以下、製造方法について図１を参照しなが
ら説明する。
ら説明する。
【００１８】まず、ｎ形シリコン基板１の裏面にオーミ
ック電極２を形成した後、ｎ形シリコン基板１の表面に
所定膜厚（例えば、１．５μｍ）の半導体層たるノンド
ープの多結晶シリコン層３を形成（成膜）することによ
り図１（ａ）に示すような構造が得られる。なお、多結
晶シリコン層３の成膜は、例えばＬＰＣＶＤ法やスパッ
タ法により行ってもよいし、あるいはプラズマＣＶＤ法
によってアモルファスシリコンを成膜した後にアニール
処理を行うことにより結晶化させて成膜してもよい。
ック電極２を形成した後、ｎ形シリコン基板１の表面に
所定膜厚（例えば、１．５μｍ）の半導体層たるノンド
ープの多結晶シリコン層３を形成（成膜）することによ
り図１（ａ）に示すような構造が得られる。なお、多結
晶シリコン層３の成膜は、例えばＬＰＣＶＤ法やスパッ
タ法により行ってもよいし、あるいはプラズマＣＶＤ法
によってアモルファスシリコンを成膜した後にアニール
処理を行うことにより結晶化させて成膜してもよい。
【００１９】ノンドープの多結晶シリコン層３を形成し
た後、５５ｗｔ％のフッ化水素水溶液とエタノールとを
略１：１で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ
形シリコン基板１（オーミック電極２）を正極として、
多結晶シリコン層３に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層４が図１（ｂ）に示すように形成される。
た後、５５ｗｔ％のフッ化水素水溶液とエタノールとを
略１：１で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ
形シリコン基板１（オーミック電極２）を正極として、
多結晶シリコン層３に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層４が図１（ｂ）に示すように形成される。
【００２０】上述の陽極酸化処理が終了した後、多孔質
多結晶シリコン層４の最表面に結合している水素原子を
熱処理により脱離させてから、多孔質多結晶シリコン層
４を、例えば急速昇温酸化法（ＲＴＯ）によって酸化す
ることにより強電界ドリフト層６が形成され、図１
（ｃ）に示す構造が得られる。要するに、本実施形態で
は、多孔質多結晶シリコン層４を陽極酸化処理により形
成した際に多孔質多結晶シリコン層４のシリコン原子を
終端している水素原子を、上記熱処理により脱離させた
後、多孔質多結晶シリコン層４をアニールによって酸化
している。
多結晶シリコン層４の最表面に結合している水素原子を
熱処理により脱離させてから、多孔質多結晶シリコン層
４を、例えば急速昇温酸化法（ＲＴＯ）によって酸化す
ることにより強電界ドリフト層６が形成され、図１
（ｃ）に示す構造が得られる。要するに、本実施形態で
は、多孔質多結晶シリコン層４を陽極酸化処理により形
成した際に多孔質多結晶シリコン層４のシリコン原子を
終端している水素原子を、上記熱処理により脱離させた
後、多孔質多結晶シリコン層４をアニールによって酸化
している。
【００２１】強電界ドリフト層６は図５にて説明したよ
うに、少なくとも、柱状の多結晶シリコン５１（グレイ
ン）と、多結晶シリコン５１の表面に形成された薄いシ
リコン酸化膜５２と、多結晶シリコン５１間に介在する
ナノメータオーダの微結晶シリコン層６３と、微結晶シ
リコン層６３の表面に形成され当該微結晶シリコン層６
３の結晶粒径よりも小さな膜厚の絶縁層であるシリコン
酸化膜６４とから構成される。
うに、少なくとも、柱状の多結晶シリコン５１（グレイ
ン）と、多結晶シリコン５１の表面に形成された薄いシ
リコン酸化膜５２と、多結晶シリコン５１間に介在する
ナノメータオーダの微結晶シリコン層６３と、微結晶シ
リコン層６３の表面に形成され当該微結晶シリコン層６
３の結晶粒径よりも小さな膜厚の絶縁層であるシリコン
酸化膜６４とから構成される。
【００２２】しかる後に強電界ドリフト層６上に触媒作
用を持つ材料、例えばＰｔ用いた導電性薄膜からなる表
面電極７を例えば図１（ｄ）に示す蒸着等により形成す
る。
用を持つ材料、例えばＰｔ用いた導電性薄膜からなる表
面電極７を例えば図１（ｄ）に示す蒸着等により形成す
る。
【００２３】このままではシリコン酸化膜６４中に欠陥
を生じさせたままの電界放射型電子源であるが、表面電
極７の形成後、更に高温、酸素雰囲気中に於いて酸化膜
質改善処理を行う（図１（ｅ））。この場合、Ｐｔの触
媒作用の効果を発揮させることができる温度が略２００
℃程度であるので、上記の酸化膜質改善処理プロセスの
温度を２００℃程度とし、デバイス形成のプロセスとの
マッチングを図る。
を生じさせたままの電界放射型電子源であるが、表面電
極７の形成後、更に高温、酸素雰囲気中に於いて酸化膜
質改善処理を行う（図１（ｅ））。この場合、Ｐｔの触
媒作用の効果を発揮させることができる温度が略２００
℃程度であるので、上記の酸化膜質改善処理プロセスの
温度を２００℃程度とし、デバイス形成のプロセスとの
マッチングを図る。
【００２４】さてこのプロセスでは表面電極７を構成す
るＰｔの触媒作用により雰囲気中の酸素がイオンに分解
され、シリコン酸化膜６４の欠陥を補償をすることにな
るのである。特に強電界ドリフト層６が多孔質であるた
め酸素イオンによって高い欠陥補償効果が期待できる。
るＰｔの触媒作用により雰囲気中の酸素がイオンに分解
され、シリコン酸化膜６４の欠陥を補償をすることにな
るのである。特に強電界ドリフト層６が多孔質であるた
め酸素イオンによって高い欠陥補償効果が期待できる。
【００２５】このようにして酸化膜質改善処理のプロセ
スを経ることにより、シリコン酸化膜６４の欠陥補償が
行われ、その結果電子放出効率が向上し、また電気的耐
圧も向上した電界放射型電子源１０が得られることにな
る。
スを経ることにより、シリコン酸化膜６４の欠陥補償が
行われ、その結果電子放出効率が向上し、また電気的耐
圧も向上した電界放射型電子源１０が得られることにな
る。
【００２６】尚表面電極７の材料として触媒作用を持
つ、アルミナやマグネシウムなどの材料を用いてもよ
い。
つ、アルミナやマグネシウムなどの材料を用いてもよ
い。
【００２７】（実施形態２）上記実施形態１では酸化膜
形成後、表面電極７の形成、酸化膜質改善処理のプロセ
スを順次経ているが、本実施形態では請求項２の発明に
対応し、シリコン酸化膜形成と、酸化膜質改善処理とを
同時に行うようにする点に特徴がある。
形成後、表面電極７の形成、酸化膜質改善処理のプロセ
スを順次経ているが、本実施形態では請求項２の発明に
対応し、シリコン酸化膜形成と、酸化膜質改善処理とを
同時に行うようにする点に特徴がある。
【００２８】つまり本実施形態では、まず図２（ａ）に
示すようにｎ形シリコン基板１の裏面にオーミック電極
２を形成した後、ｎ形シリコン基板１の表面に所定膜厚
（例えば、１．５μｍ）の半導体層たるノンドープの多
結晶シリコン層３を形成（成膜）し、この多結晶シリコ
ン層３を形成した後、５５ｗｔ％のフッ化水素水溶液と
エタノールとを略１：１で混合した混合液よりなる電解
液の入った陽極酸化処理槽を利用し、白金電極（図示せ
ず）を負極、ｎ形シリコン基板１（オーミック電極２）
を正極として、多結晶シリコン層３に光照射を行いなが
ら所定の条件で陽極酸化処理を行うことによって、多孔
質多結晶シリコン層４を図２（ｂ）に示すように形成さ
れる。これまでのプロセスは実施形態１と同じである。
示すようにｎ形シリコン基板１の裏面にオーミック電極
２を形成した後、ｎ形シリコン基板１の表面に所定膜厚
（例えば、１．５μｍ）の半導体層たるノンドープの多
結晶シリコン層３を形成（成膜）し、この多結晶シリコ
ン層３を形成した後、５５ｗｔ％のフッ化水素水溶液と
エタノールとを略１：１で混合した混合液よりなる電解
液の入った陽極酸化処理槽を利用し、白金電極（図示せ
ず）を負極、ｎ形シリコン基板１（オーミック電極２）
を正極として、多結晶シリコン層３に光照射を行いなが
ら所定の条件で陽極酸化処理を行うことによって、多孔
質多結晶シリコン層４を図２（ｂ）に示すように形成さ
れる。これまでのプロセスは実施形態１と同じである。
【００２９】そして本実施形態では、陽極酸化処理が終
了した後、多孔質多結晶シリコン層４の最表面に、例え
ばＰｔ、アルミナ、マグネシウム等の触媒作用を持つ材
料により表面電極７を蒸着などにより形成し（図２
（ｃ））する。
了した後、多孔質多結晶シリコン層４の最表面に、例え
ばＰｔ、アルミナ、マグネシウム等の触媒作用を持つ材
料により表面電極７を蒸着などにより形成し（図２
（ｃ））する。
【００３０】この表面電極７の形成後、高温、酸素雰囲
気によって、多孔質多結晶シリコン層４を酸化すること
により強電界ドリフト層６を形成すると同時に、強電界
ドリフト層６のシリコン酸化膜６４の欠陥を表面電極７
の材料の触媒作用によって実施形態１の場合と同様に欠
陥補償を行うのである。
気によって、多孔質多結晶シリコン層４を酸化すること
により強電界ドリフト層６を形成すると同時に、強電界
ドリフト層６のシリコン酸化膜６４の欠陥を表面電極７
の材料の触媒作用によって実施形態１の場合と同様に欠
陥補償を行うのである。
【００３１】つまり本実施形態では酸化膜形成と同じプ
ロセスにより同時に酸化膜質改善処理が行え、実施形態
１に比べてプロセスの簡便化と歩留まりの向上、製造コ
ストの低減化が図れるのである。
ロセスにより同時に酸化膜質改善処理が行え、実施形態
１に比べてプロセスの簡便化と歩留まりの向上、製造コ
ストの低減化が図れるのである。
【００３２】尚表面電極７を表面に形成した強電界ドリ
フト層６の製造方法及び材料は上記実施形態に特に限定
されるものではなく、他の製造方法及び材料によって得
られるものでも良い。
フト層６の製造方法及び材料は上記実施形態に特に限定
されるものではなく、他の製造方法及び材料によって得
られるものでも良い。
【００３３】
【発明の効果】請求項１の発明は、強電界ドリフト層上
に触媒作用を持つ材料により表面電極を形成し、該表面
電極を形成した後、高温、酸素雰囲気中で表面電極の触
媒作用により上記強電界ドリフト層の酸化膜からなる絶
縁層の酸化膜質改善処理を施すので、表面電極の材料の
触媒作用により発生する酸素イオンによって酸化膜から
なる絶縁層の欠陥補償が図れ、その結果電子放出の効率
が向上し且つ電気的耐圧が向上した電界放射型電子源を
得られるという効果がある。
に触媒作用を持つ材料により表面電極を形成し、該表面
電極を形成した後、高温、酸素雰囲気中で表面電極の触
媒作用により上記強電界ドリフト層の酸化膜からなる絶
縁層の酸化膜質改善処理を施すので、表面電極の材料の
触媒作用により発生する酸素イオンによって酸化膜から
なる絶縁層の欠陥補償が図れ、その結果電子放出の効率
が向上し且つ電気的耐圧が向上した電界放射型電子源を
得られるという効果がある。
【００３４】請求項２の発明は、半導体層の表面に触媒
作用を持つ材料により表面電極を形成し、該表面電極を
形成した後、高温、酸素雰囲気中で表面電極の触媒作用
により半導体層を酸化して強電界ドリフト層を形成する
同時に強電界ドリフト層の酸化膜からなる絶縁層を形成
し、且つ該絶縁層の酸化膜質改善処理を施すので、表面
電極の材料の触媒作用により発生する酸素イオンによっ
て酸化膜からなる絶縁層の欠陥補償が図れ、その結果電
子放出の効率が向上し且つ電気的耐圧が向上した電界放
射型電子源を得られる上に、プロセスの簡便化と歩留ま
りの向上、更には製造コストの低減が図れるという効果
がある。
作用を持つ材料により表面電極を形成し、該表面電極を
形成した後、高温、酸素雰囲気中で表面電極の触媒作用
により半導体層を酸化して強電界ドリフト層を形成する
同時に強電界ドリフト層の酸化膜からなる絶縁層を形成
し、且つ該絶縁層の酸化膜質改善処理を施すので、表面
電極の材料の触媒作用により発生する酸素イオンによっ
て酸化膜からなる絶縁層の欠陥補償が図れ、その結果電
子放出の効率が向上し且つ電気的耐圧が向上した電界放
射型電子源を得られる上に、プロセスの簡便化と歩留ま
りの向上、更には製造コストの低減が図れるという効果
がある。
【００３５】請求項３の発明では、請求項１又は２の発
明において、上記絶縁層をシリコン酸化膜により形成し
たので、欠陥補償の効果が高い。
明において、上記絶縁層をシリコン酸化膜により形成し
たので、欠陥補償の効果が高い。
【００３６】請求項４の発明では、請求項１乃至３の何
れかの発明において、上記表面電極をＰｔにより形成し
たので、酸化膜質改善処理の温度をデバイス形成プロセ
スにマッチングさせることができる。
れかの発明において、上記表面電極をＰｔにより形成し
たので、酸化膜質改善処理の温度をデバイス形成プロセ
スにマッチングさせることができる。
【００３７】請求項５の発明では、請求項１乃至４の何
れかの発明において、上記強電界ドリフト層を多孔質多
結晶シリコン層により形成したので、酸素イオンによる
欠陥補償効果がより高くなる。
れかの発明において、上記強電界ドリフト層を多孔質多
結晶シリコン層により形成したので、酸素イオンによる
欠陥補償効果がより高くなる。
【図１】本発明の実施形態１のプロセス説明図である。
【図２】本発明の実施形態２のプロセス説明図である。
【図３】基本となる電界放射型電子源の概略断面図であ
る。
る。
【図４】同上の特性原理説明図である。
【図５】同上の電子放出機構の説明図である。
１ ｎ形シリコン基板 ２ オーミック電極 ３ 多結晶シリコン層 ４ 多孔質多結晶シリコン層 ６ 強電界ドリフト層 ７ 表面電極 １０ 電界放射型電子源
Claims (5)
- 【請求項１】強電界ドリフト層上に触媒作用を持つ材料
により表面電極を形成し、該表面電極を形成した後、高
温、酸素雰囲気中で表面電極の触媒作用により上記強電
界ドリフト層の酸化膜からなる絶縁層の酸化膜質改善処
理を施すことを特徴とする電界放射型電子源の製造方
法。 - 【請求項２】半導体層の表面に触媒作用を持つ材料によ
り表面電極を形成し、該表面電極を形成した後、高温、
酸素雰囲気中で表面電極の触媒作用により半導体層を酸
化して強電界ドリフト層を形成する同時に強電界ドリフ
ト層の酸化膜からなる絶縁層を形成し、且つ該絶縁層の
酸化膜質改善処理を施すことを特徴とする電界放射型電
子源の製造方法。 - 【請求項３】上記絶縁層をシリコン酸化膜により形成し
たことを特徴とする請求項１又は２記載の電界放射型電
子源の製造方法。 - 【請求項４】上記表面電極をＰｔにより形成したことを
特徴とする請求項１乃至３の何れか記載の電界放射型電
子源の製造方法。 - 【請求項５】上記強電界ドリフト層を多孔質多結晶シリ
コン層により形成したことを特徴とする請求項１乃至４
の何れか記載の電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29595799A JP3478206B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29595799A JP3478206B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001118499A true JP2001118499A (ja) | 2001-04-27 |
| JP3478206B2 JP3478206B2 (ja) | 2003-12-15 |
Family
ID=17827295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29595799A Expired - Fee Related JP3478206B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3478206B2 (ja) |
-
1999
- 1999-10-18 JP JP29595799A patent/JP3478206B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3478206B2 (ja) | 2003-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW588389B (en) | Quantum device | |
| WO2002089166A1 (fr) | Source d'electrons a emission de champ et son procede de production | |
| JP2000100316A (ja) | 電界放射型電子源 | |
| JP3478206B2 (ja) | 電界放射型電子源の製造方法 | |
| JP5374432B2 (ja) | 電子デバイスおよびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3465657B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4321009B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3551862B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3648602B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2003187688A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3648603B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3591511B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4543716B2 (ja) | 電子源およびその製造方法 | |
| JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2002134009A (ja) | 電界放射型電子源およびその製造方法 | |
| JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003016930A (ja) | 電界放射型電子源の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |