JP3508651B2 - 電界放射型電子源およびその製造方法 - Google Patents
電界放射型電子源およびその製造方法Info
- Publication number
- JP3508651B2 JP3508651B2 JP29594899A JP29594899A JP3508651B2 JP 3508651 B2 JP3508651 B2 JP 3508651B2 JP 29594899 A JP29594899 A JP 29594899A JP 29594899 A JP29594899 A JP 29594899A JP 3508651 B2 JP3508651 B2 JP 3508651B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- layer
- electron source
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体材料を用い
て電界放射により電子線を放射するようにした電界放射
型電子源およびその製造方法に関するものである。
て電界放射により電子線を放射するようにした電界放射
型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】従来より、電界放射型電子源として、例
えば米国特許３６６５２４１号などに開示されているい
わゆるスピント（Spindt）型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
えば米国特許３６６５２４１号などに開示されているい
わゆるスピント（Spindt）型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
【０００３】しかしながら、スピント型電極は、製造プ
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ（例えば、イオン衝撃による損傷）を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空（約１０−５Ｐａ〜
約１０−６Ｐａ）で使用する必要があり、コストが高く
なるとともに、取扱いが面倒になるという不具合があっ
た。
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ（例えば、イオン衝撃による損傷）を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空（約１０−５Ｐａ〜
約１０−６Ｐａ）で使用する必要があり、コストが高く
なるとともに、取扱いが面倒になるという不具合があっ
た。
【０００４】この種の不具合を改善するために、ＭＩＭ
（Metal Insulator Metal)方式やＭＯＳ(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放出効率を高めるためには（多くの電子
を放射させるためには）、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
（引き出し効率）をあまり高くできないという不具合が
あった。
（Metal Insulator Metal)方式やＭＯＳ(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放出効率を高めるためには（多くの電子
を放射させるためには）、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
（引き出し効率）をあまり高くできないという不具合が
あった。
【０００５】これらに対し、電子の放出効率を高めるこ
とができる電界放射型電子源として、近年では、例えば
特開平８−２５０７６６号公報に開示されているよう
に、シリコン基板などの単結晶の半導体基板を用い、そ
の半導体基板の一表面を陽極酸化することにより多孔質
半導体層（ポーラスシリコン層）を形成して、その多孔
質半導体層上に金属薄膜（導電性薄膜）よりなる表面電
極を形成し、半導体基板と表面電極との間に電圧を印加
して電子を放射させるように構成した電界放射型電子源
（半導体冷電子放出素子）が提案されている。
とができる電界放射型電子源として、近年では、例えば
特開平８−２５０７６６号公報に開示されているよう
に、シリコン基板などの単結晶の半導体基板を用い、そ
の半導体基板の一表面を陽極酸化することにより多孔質
半導体層（ポーラスシリコン層）を形成して、その多孔
質半導体層上に金属薄膜（導電性薄膜）よりなる表面電
極を形成し、半導体基板と表面電極との間に電圧を印加
して電子を放射させるように構成した電界放射型電子源
（半導体冷電子放出素子）が提案されている。
【０００６】しかしながら、上述の特開平８−２５０７
６６号公報に記載の電界放射型電子源では、電子放出時
にいわゆるポッピング現象が生じやすく、放出電子量に
むらが起こりやすいので、平面発光装置やディスプレイ
装置などに応用すると、発光むらができてしまうという
不具合がある。
６６号公報に記載の電界放射型電子源では、電子放出時
にいわゆるポッピング現象が生じやすく、放出電子量に
むらが起こりやすいので、平面発光装置やディスプレイ
装置などに応用すると、発光むらができてしまうという
不具合がある。
【０００７】そこで、本願発明者らは、特願平１０−２
７２３４０号、特願平１０−２７２３４２号において、
多孔質多結晶半導体層（例えば、多孔質化された多結晶
シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速
熱酸化することによって、導電性基板と金属薄膜（表面
電極）との間に介在し導電性基板から注入された電子が
ドリフトする強電界ドリフト層を形成した電界放射型電
子源を提案した。この電界放射型電子源１０’は、例え
ば、図５に示すように、導電性基板たるｎ形シリコン基
板１の主表面側に酸化した多孔質多結晶シリコン層より
なる強電界ドリフト層６’が形成され、強電界ドリフト
層６’上に金属薄膜よりなる表面電極７が形成され、ｎ
形シリコン基板１の裏面にオーミック電極２が形成され
ている。
７２３４０号、特願平１０−２７２３４２号において、
多孔質多結晶半導体層（例えば、多孔質化された多結晶
シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速
熱酸化することによって、導電性基板と金属薄膜（表面
電極）との間に介在し導電性基板から注入された電子が
ドリフトする強電界ドリフト層を形成した電界放射型電
子源を提案した。この電界放射型電子源１０’は、例え
ば、図５に示すように、導電性基板たるｎ形シリコン基
板１の主表面側に酸化した多孔質多結晶シリコン層より
なる強電界ドリフト層６’が形成され、強電界ドリフト
層６’上に金属薄膜よりなる表面電極７が形成され、ｎ
形シリコン基板１の裏面にオーミック電極２が形成され
ている。
【０００８】図５に示す構成の電界放射型電子源１０’
では、表面電極７を真空中に配置するとともに表面電極
７に対向してコレクタ電極２１を配置し、表面電極７を
ｎ形シリコン基板１（オーミック電極２）に対して正極
として直流電圧Ｖpsを印加するとともに、コレクタ電極
２１を表面電極７に対して正極として直流電圧Ｖcを印
加することにより、ｎ形シリコン基板１から注入された
電子が強電界ドリフト層６’をドリフトし表面電極７を
通して放出される（なお、図５中の一点鎖線は表面電極
７を通して放出された電子ｅ−の流れを示す）。したが
って、表面電極７としては、仕事関数の小さな材料を用
いることが望ましい。ここにおいて、表面電極７とｎ形
シリコン基板１（オーミック電極２）との間に流れる電
流をダイオード電流Ｉpsと称し、コレクタ電極２１と表
面電極７との間に流れる電流を放出電子電流Ｉeと称
し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大
きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くな
る。なお、この電界放射型電子源１０’では、表面電極
７とオーミック電極２との間に印加する直流電圧Ｖpsを
１０〜２０Ｖ程度の低電圧としても電子を放出させるこ
とができる。
では、表面電極７を真空中に配置するとともに表面電極
７に対向してコレクタ電極２１を配置し、表面電極７を
ｎ形シリコン基板１（オーミック電極２）に対して正極
として直流電圧Ｖpsを印加するとともに、コレクタ電極
２１を表面電極７に対して正極として直流電圧Ｖcを印
加することにより、ｎ形シリコン基板１から注入された
電子が強電界ドリフト層６’をドリフトし表面電極７を
通して放出される（なお、図５中の一点鎖線は表面電極
７を通して放出された電子ｅ−の流れを示す）。したが
って、表面電極７としては、仕事関数の小さな材料を用
いることが望ましい。ここにおいて、表面電極７とｎ形
シリコン基板１（オーミック電極２）との間に流れる電
流をダイオード電流Ｉpsと称し、コレクタ電極２１と表
面電極７との間に流れる電流を放出電子電流Ｉeと称
し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大
きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くな
る。なお、この電界放射型電子源１０’では、表面電極
７とオーミック電極２との間に印加する直流電圧Ｖpsを
１０〜２０Ｖ程度の低電圧としても電子を放出させるこ
とができる。
【０００９】この電界放射型電子源１０’では、電子放
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層６’は、図６に示すように、少なくとも、柱状の多結
晶シリコン５１（グレイン）と、多結晶シリコン５１の
表面に形成された薄いシリコン酸化膜５２と、多結晶シ
リコン５１間に介在するナノメータオーダの微結晶シリ
コン層６３と、微結晶シリコン層６３の表面に形成され
当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚
の絶縁膜であるシリコン酸化膜６４とから構成されると
考えられる。すなわち、強電界ドリフト層６’は、各グ
レインの表面が多孔質化し各グレインの中心部分では結
晶状態が維持されていると考えられる。したがって、強
電界ドリフト層６’に印加された電界はほとんどシリコ
ン酸化膜６４にかかるから、注入された電子はシリコン
酸化膜６４にかかっている強電界により加速され多結晶
シリコン５１間を表面に向かって図６中の矢印Ａの向き
へ（図６中の上方向へ向かって）ドリフトするので、電
子放出効率を向上させることができる。なお、強電界ド
リフト層６’の表面に到達した電子はホットエレクトロ
ンであると考えられ、表面電極７を容易にトンネルし真
空中に放出される。ここに、表面電極７の膜厚は１０ｎ
ｍ〜１５ｎｍ程度に設定されている。
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層６’は、図６に示すように、少なくとも、柱状の多結
晶シリコン５１（グレイン）と、多結晶シリコン５１の
表面に形成された薄いシリコン酸化膜５２と、多結晶シ
リコン５１間に介在するナノメータオーダの微結晶シリ
コン層６３と、微結晶シリコン層６３の表面に形成され
当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚
の絶縁膜であるシリコン酸化膜６４とから構成されると
考えられる。すなわち、強電界ドリフト層６’は、各グ
レインの表面が多孔質化し各グレインの中心部分では結
晶状態が維持されていると考えられる。したがって、強
電界ドリフト層６’に印加された電界はほとんどシリコ
ン酸化膜６４にかかるから、注入された電子はシリコン
酸化膜６４にかかっている強電界により加速され多結晶
シリコン５１間を表面に向かって図６中の矢印Ａの向き
へ（図６中の上方向へ向かって）ドリフトするので、電
子放出効率を向上させることができる。なお、強電界ド
リフト層６’の表面に到達した電子はホットエレクトロ
ンであると考えられ、表面電極７を容易にトンネルし真
空中に放出される。ここに、表面電極７の膜厚は１０ｎ
ｍ〜１５ｎｍ程度に設定されている。
【００１０】なお、上記導電性基板としてｎ形シリコン
基板１などの半導体基板の代わりに、ガラス基板などの
絶縁性基板上に例えばＩＴＯ膜よりなる導電性層を形成
した基板を使用すれば、電子源の大面積化および低コス
ト化が可能になる。
基板１などの半導体基板の代わりに、ガラス基板などの
絶縁性基板上に例えばＩＴＯ膜よりなる導電性層を形成
した基板を使用すれば、電子源の大面積化および低コス
ト化が可能になる。
【００１１】ところで、上述の電界放射型電子源１０’
では、強電界ドリフト層６’が、導電性基板たるｎ形シ
リコン基板１上にノンドープの多結晶シリコン層を堆積
させた後に、該多結晶シリコン層を陽極酸化処理にて多
孔質化し、多孔質化された多結晶シリコン層（多孔質多
結晶シリコン層）を急速加熱法によって例えば９００℃
の温度で酸化することにより形成されている。ここにお
いて、陽極酸化処理に用いる電解液としては、フッ化水
素水溶液とエタノールとを略１：１で混合した液を用い
ている。また、急速加熱法によって酸化する工程では、
ランプアニール装置を用い、基板温度を乾燥酸素中で図
７に示すように室温から９００℃まで上昇させた後、基
板温度を９００℃で１時間維持することで酸化し、その
後、基板温度を室温まで下降させている。
では、強電界ドリフト層６’が、導電性基板たるｎ形シ
リコン基板１上にノンドープの多結晶シリコン層を堆積
させた後に、該多結晶シリコン層を陽極酸化処理にて多
孔質化し、多孔質化された多結晶シリコン層（多孔質多
結晶シリコン層）を急速加熱法によって例えば９００℃
の温度で酸化することにより形成されている。ここにお
いて、陽極酸化処理に用いる電解液としては、フッ化水
素水溶液とエタノールとを略１：１で混合した液を用い
ている。また、急速加熱法によって酸化する工程では、
ランプアニール装置を用い、基板温度を乾燥酸素中で図
７に示すように室温から９００℃まで上昇させた後、基
板温度を９００℃で１時間維持することで酸化し、その
後、基板温度を室温まで下降させている。
【００１２】
【発明が解決しようとする課題】ところで、上述のよう
に陽極酸化処理にて形成された多孔質多結晶シリコン層
は、陽極酸化処理において電解液としてフッ化水素水溶
液とエタノールとの混合液を利用しているので、多孔質
多結晶シリコン層の最表面が図８に示すように水素原子
によって終端されている。このため、陽極酸化処理にて
形成された多孔質多結晶シリコン層を図７に示すような
温度プロファイルにおいて９００℃で酸化させると、図
９に示すように、水素原子が残ったり、Ｓｉ−ＯＨの結
合が生じたりして、ＳｉＯ２という構造の緻密な酸化膜
にはなりにくく絶縁耐圧が低くなってしまうという不具
合があった。また、強電界ドリフト層６’中の水素の含
有量が比較的多くなり、強電界ドリフト層６’中の水素
の分布が経時変化する（例えば、水素原子が強電界ドリ
フト層６’の表面から脱離する）ことにより、電子放出
効率の経時安定性が悪くなる恐れがある。
に陽極酸化処理にて形成された多孔質多結晶シリコン層
は、陽極酸化処理において電解液としてフッ化水素水溶
液とエタノールとの混合液を利用しているので、多孔質
多結晶シリコン層の最表面が図８に示すように水素原子
によって終端されている。このため、陽極酸化処理にて
形成された多孔質多結晶シリコン層を図７に示すような
温度プロファイルにおいて９００℃で酸化させると、図
９に示すように、水素原子が残ったり、Ｓｉ−ＯＨの結
合が生じたりして、ＳｉＯ２という構造の緻密な酸化膜
にはなりにくく絶縁耐圧が低くなってしまうという不具
合があった。また、強電界ドリフト層６’中の水素の含
有量が比較的多くなり、強電界ドリフト層６’中の水素
の分布が経時変化する（例えば、水素原子が強電界ドリ
フト層６’の表面から脱離する）ことにより、電子放出
効率の経時安定性が悪くなる恐れがある。
【００１３】本発明は上記事由に鑑みて為されたもので
あり、その目的は、電子放出効率の経時変化が少なくか
つ絶縁耐圧の高い電界放射型電子源およびその製造方法
を提供することにある。
あり、その目的は、電子放出効率の経時変化が少なくか
つ絶縁耐圧の高い電界放射型電子源およびその製造方法
を提供することにある。
【００１４】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された酸化した多孔質多結晶シリコン層よ
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、導電性基板上に多結晶シリ
コン層を形成する工程と、陽極酸化処理にて前記多結晶
シリコン層の少なくとも一部を多孔質化することにより
柱状のグレインとグレイン間に介在するナノメータオー
ダの微結晶シリコン層とを含む多孔質多結晶シリコン層
を形成する工程と、多孔質多結晶シリコン層の表面に結
合している水素原子を熱処理により脱離させる工程と、
水素原子を脱離させた後に多孔質多結晶シリコン層を酸
化することにより前記各グレインそれぞれの表面に薄い
シリコン酸化膜を形成するとともに前記微結晶シリコン
層それぞれの表面に前記微結晶シリコン層の結晶粒径よ
りも小さな膜厚のシリコン酸化膜を形成することで強電
界ドリフト層を形成する工程と、強電界ドリフト層上に
導電性薄膜よりなる表面電極を形成する工程とを有する
ことを特徴とし、多孔質多結晶シリコン層の表面に結合
している水素原子を熱処理により脱離させた後に多孔質
多結晶シリコン層を酸化することで強電界ドリフト層が
形成されるので、陽極酸化処理の直後に多孔質多結晶シ
リコン層を酸化した場合に比べて強電界ドリフト層に含
まれる水素の量を少なくすることができるとともに、緻
密なシリコン酸化膜を前記各グレインおよび前記各微結
晶シリコン層それぞれの表面に形成することができ、電
子放出効率の経時変化が少なく且つ絶縁耐圧の高い電界
放射型電子源を実現することができる。
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された酸化した多孔質多結晶シリコン層よ
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、導電性基板上に多結晶シリ
コン層を形成する工程と、陽極酸化処理にて前記多結晶
シリコン層の少なくとも一部を多孔質化することにより
柱状のグレインとグレイン間に介在するナノメータオー
ダの微結晶シリコン層とを含む多孔質多結晶シリコン層
を形成する工程と、多孔質多結晶シリコン層の表面に結
合している水素原子を熱処理により脱離させる工程と、
水素原子を脱離させた後に多孔質多結晶シリコン層を酸
化することにより前記各グレインそれぞれの表面に薄い
シリコン酸化膜を形成するとともに前記微結晶シリコン
層それぞれの表面に前記微結晶シリコン層の結晶粒径よ
りも小さな膜厚のシリコン酸化膜を形成することで強電
界ドリフト層を形成する工程と、強電界ドリフト層上に
導電性薄膜よりなる表面電極を形成する工程とを有する
ことを特徴とし、多孔質多結晶シリコン層の表面に結合
している水素原子を熱処理により脱離させた後に多孔質
多結晶シリコン層を酸化することで強電界ドリフト層が
形成されるので、陽極酸化処理の直後に多孔質多結晶シ
リコン層を酸化した場合に比べて強電界ドリフト層に含
まれる水素の量を少なくすることができるとともに、緻
密なシリコン酸化膜を前記各グレインおよび前記各微結
晶シリコン層それぞれの表面に形成することができ、電
子放出効率の経時変化が少なく且つ絶縁耐圧の高い電界
放射型電子源を実現することができる。
【００１５】請求項２の発明は、請求項１の発明におい
て、前記熱処理は、３００℃から７００℃の温度範囲で
行うことを特徴とし、望ましい実施態様である。
て、前記熱処理は、３００℃から７００℃の温度範囲で
行うことを特徴とし、望ましい実施態様である。
【００１６】請求項３の発明は、請求項１または請求項
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素雰囲気中でアニールする工程なので、
絶縁性が高く物性的に安定したシリコン酸化膜を形成す
ることができる。
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素雰囲気中でアニールする工程なので、
絶縁性が高く物性的に安定したシリコン酸化膜を形成す
ることができる。
【００１７】請求項４の発明は、請求項１または請求項
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸により電気化学的に酸化する工程なの
で、請求項３の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になる。
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸により電気化学的に酸化する工程なの
で、請求項３の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になる。
【００１８】請求項５の発明は、請求項１または請求項
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素プラズマを用いて酸化する工程なの
で、請求項３の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になる。
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素プラズマを用いて酸化する工程なの
で、請求項３の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になる。
【００１９】請求項６の発明は、請求項１または請求項
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、オゾンガスを用いて酸化する工程なので、
請求項３の発明に比べて低温で強電界ドリフト層を形成
することが可能となり、プロセス温度が低温になって導
電性基板の制約が少なくなり、大面積化および低コスト
化が容易になる。
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、オゾンガスを用いて酸化する工程なので、
請求項３の発明に比べて低温で強電界ドリフト層を形成
することが可能となり、プロセス温度が低温になって導
電性基板の制約が少なくなり、大面積化および低コスト
化が容易になる。
【００２０】請求項７の発明は、請求項１ないし請求項
６のいずれかに記載の製造方法で製造されたことを特徴
とするものであり、陽極酸化処理の直後に多孔質多結晶
シリコン層を酸化することで強電界ドリフト層が形成さ
れた電界放射型電子源に比べて、強電界ドリフト層への
水素の混入が少ないので、従来のような水素の分布の経
時変化による電子放出効率の低下が少なく、また、シリ
コン酸化膜が緻密になりやすく、絶縁耐圧が高くなる。
６のいずれかに記載の製造方法で製造されたことを特徴
とするものであり、陽極酸化処理の直後に多孔質多結晶
シリコン層を酸化することで強電界ドリフト層が形成さ
れた電界放射型電子源に比べて、強電界ドリフト層への
水素の混入が少ないので、従来のような水素の分布の経
時変化による電子放出効率の低下が少なく、また、シリ
コン酸化膜が緻密になりやすく、絶縁耐圧が高くなる。
【００２１】
【発明の実施の形態】本実施形態では、図４に示す構成
の電界放射型電子源１０の製造方法について図１ないし
図３を参照しながら説明する。なお、本実施形態では、
導電性基板として抵抗率が導体の抵抗率に比較的近い単
結晶のｎ形シリコン基板１（例えば、抵抗率が略０．０
１Ωｃｍ〜０．０２Ωｃｍの（１００）基板）を用いて
いる。
の電界放射型電子源１０の製造方法について図１ないし
図３を参照しながら説明する。なお、本実施形態では、
導電性基板として抵抗率が導体の抵抗率に比較的近い単
結晶のｎ形シリコン基板１（例えば、抵抗率が略０．０
１Ωｃｍ〜０．０２Ωｃｍの（１００）基板）を用いて
いる。
【００２２】本実施形態の電界放射型電子源１０の基本
構成は、図５に示した従来構成と同じであって、図４に
示すように、導電性基板たるｎ形シリコン基板１の主表
面側に酸化した多孔質多結晶シリコン層よりなる強電界
ドリフト層６が形成され、強電界ドリフト層６上に金属
薄膜よりなる表面電極７が形成され、ｎ形シリコン基板
１の裏面にオーミック電極２が形成されている。
構成は、図５に示した従来構成と同じであって、図４に
示すように、導電性基板たるｎ形シリコン基板１の主表
面側に酸化した多孔質多結晶シリコン層よりなる強電界
ドリフト層６が形成され、強電界ドリフト層６上に金属
薄膜よりなる表面電極７が形成され、ｎ形シリコン基板
１の裏面にオーミック電極２が形成されている。
【００２３】図４に示す構成の電界放射型電子源１０で
は、上記従来構成と同様に、表面電極７を真空中に配置
するとともに表面電極７に対向してコレクタ電極２１を
配置し、表面電極７をｎ形シリコン基板１（オーミック
電極２）に対して正極として直流電圧Ｖpsを印加すると
ともに、コレクタ電極２１を表面電極７に対して正極と
して直流電圧Ｖcを印加することにより、ｎ形シリコン
基板１から注入された電子が強電界ドリフト層６をドリ
フトし表面電極７を通して放出される（なお、図４中の
一点鎖線は表面電極７を通して放出された電子ｅ−の流
れを示す）。したがって、表面電極７としては、仕事関
数の小さな材料を用いることが望ましい。ここにおい
て、表面電極７とｎ形シリコン基板１（オーミック電極
２）との間に流れる電流をダイオード電流Ｉpsと称し、
コレクタ電極２１と表面電極７との間に流れる電流を放
出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放
出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子
放出効率が高くなる。なお、本実施形態の電界放射型電
子源１０においても、上記従来構成と同様に、表面電極
７とオーミック電極２との間に印加する直流電圧Ｖpsを
１０〜２０Ｖ程度の低電圧としても電子を放出させるこ
とができる。
は、上記従来構成と同様に、表面電極７を真空中に配置
するとともに表面電極７に対向してコレクタ電極２１を
配置し、表面電極７をｎ形シリコン基板１（オーミック
電極２）に対して正極として直流電圧Ｖpsを印加すると
ともに、コレクタ電極２１を表面電極７に対して正極と
して直流電圧Ｖcを印加することにより、ｎ形シリコン
基板１から注入された電子が強電界ドリフト層６をドリ
フトし表面電極７を通して放出される（なお、図４中の
一点鎖線は表面電極７を通して放出された電子ｅ−の流
れを示す）。したがって、表面電極７としては、仕事関
数の小さな材料を用いることが望ましい。ここにおい
て、表面電極７とｎ形シリコン基板１（オーミック電極
２）との間に流れる電流をダイオード電流Ｉpsと称し、
コレクタ電極２１と表面電極７との間に流れる電流を放
出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放
出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子
放出効率が高くなる。なお、本実施形態の電界放射型電
子源１０においても、上記従来構成と同様に、表面電極
７とオーミック電極２との間に印加する直流電圧Ｖpsを
１０〜２０Ｖ程度の低電圧としても電子を放出させるこ
とができる。
【００２４】本実施形態では、強電界ドリフト層６が、
上記従来構成における強電界ドリフト層６’に比べ水素
の混入が少なく緻密な酸化膜を有する点に特徴がある。
ここにおける酸化膜は、上記従来構成において図６で説
明した各シリコン酸化膜５２，６４であり、本実施形態
における当該酸化膜はＳｉＯ２の構造若しくはＳｉＯ２
の構造に近い構造に近い緻密な膜となっている。
上記従来構成における強電界ドリフト層６’に比べ水素
の混入が少なく緻密な酸化膜を有する点に特徴がある。
ここにおける酸化膜は、上記従来構成において図６で説
明した各シリコン酸化膜５２，６４であり、本実施形態
における当該酸化膜はＳｉＯ２の構造若しくはＳｉＯ２
の構造に近い構造に近い緻密な膜となっている。
【００２５】しかして、本実施形態の電界放射型電子源
１０では、強電界ドリフト層６への水素の混入が少ない
ことにより従来のような水素の分布の経時変化による電
子放出効率の低下が少なく、また、酸化膜が従来に比べ
て緻密になるので、絶縁耐圧が高い。
１０では、強電界ドリフト層６への水素の混入が少ない
ことにより従来のような水素の分布の経時変化による電
子放出効率の低下が少なく、また、酸化膜が従来に比べ
て緻密になるので、絶縁耐圧が高い。
【００２６】本実施形態では、導電性基板としてｎ形シ
リコン基板１を用いているが、ｎ形シリコン基板１の代
わりに、クロムなどの金属基板を用いてもよいし、ガラ
ス基板などの絶縁性基板の一表面側に導電性層（例え
ば、ＩＴＯ膜）を形成したものを用いてもよい。ガラス
基板の一表面側に導電性層を形成した基板を用いる場合
には、半導体基板を用いる場合に比べて、大面積化およ
び低コスト化を図ることができる。また、本実施形態で
は表面電極７を金薄膜により構成しているが、厚み方向
に積層された少なくとも二層の薄膜電極層により構成し
てもよい。二層の薄膜電極層により構成する場合には、
上層の薄膜電極層の材料として例えば金などを採用し、
下層の薄膜電極層（強電界ドリフト層６側の薄膜電極
層）の材料として例えば、クロム、ニッケル、白金、チ
タン、イリジウムなどを採用すればよい。なお、本実施
形態では、強電界ドリフト層６を酸化した多孔質多結晶
シリコン層により構成しているが、強電界ドリフト層６
を酸化した多孔質単結晶シリコン、あるいはその他の酸
化した多孔質半導体層により構成することも考えられ
る。
リコン基板１を用いているが、ｎ形シリコン基板１の代
わりに、クロムなどの金属基板を用いてもよいし、ガラ
ス基板などの絶縁性基板の一表面側に導電性層（例え
ば、ＩＴＯ膜）を形成したものを用いてもよい。ガラス
基板の一表面側に導電性層を形成した基板を用いる場合
には、半導体基板を用いる場合に比べて、大面積化およ
び低コスト化を図ることができる。また、本実施形態で
は表面電極７を金薄膜により構成しているが、厚み方向
に積層された少なくとも二層の薄膜電極層により構成し
てもよい。二層の薄膜電極層により構成する場合には、
上層の薄膜電極層の材料として例えば金などを採用し、
下層の薄膜電極層（強電界ドリフト層６側の薄膜電極
層）の材料として例えば、クロム、ニッケル、白金、チ
タン、イリジウムなどを採用すればよい。なお、本実施
形態では、強電界ドリフト層６を酸化した多孔質多結晶
シリコン層により構成しているが、強電界ドリフト層６
を酸化した多孔質単結晶シリコン、あるいはその他の酸
化した多孔質半導体層により構成することも考えられ
る。
【００２７】以下、製造方法について図１および図２を
参照しながら説明する。
参照しながら説明する。
【００２８】まず、ｎ形シリコン基板１の裏面にオーミ
ック電極２を形成した後、ｎ形シリコン基板１の表面に
所定膜厚（例えば、１．５μｍ）の半導体層たるノンド
ープの多結晶シリコン層３を形成（成膜）することによ
り図１（ａ）に示すような構造が得られる。なお、多結
晶シリコン層３の成膜は、導電性基板が半導体基板の場
合には例えばＬＰＣＶＤ法やスパッタ法により行っても
よいし、あるいはプラズマＣＶＤ法によってアモルファ
スシリコンを成膜した後にアニール処理を行うことによ
り結晶化させて成膜してもよい。また、導電性基板がガ
ラス基板に導電性層を形成した基板の場合には、ＣＶＤ
法により導電性層上にアモルファスシリコンを成膜した
後にエキシマレーザでアニールすることにより、多結晶
シリコン層を形成してもよい。また、導電性層上に多結
晶シリコン層を形成する方法はＣＶＤ法に限定されるも
のではなく、例えばＣＧＳ（Continuous Grain Silic
on）法や触媒ＣＶＤ法などを用いてもよい。
ック電極２を形成した後、ｎ形シリコン基板１の表面に
所定膜厚（例えば、１．５μｍ）の半導体層たるノンド
ープの多結晶シリコン層３を形成（成膜）することによ
り図１（ａ）に示すような構造が得られる。なお、多結
晶シリコン層３の成膜は、導電性基板が半導体基板の場
合には例えばＬＰＣＶＤ法やスパッタ法により行っても
よいし、あるいはプラズマＣＶＤ法によってアモルファ
スシリコンを成膜した後にアニール処理を行うことによ
り結晶化させて成膜してもよい。また、導電性基板がガ
ラス基板に導電性層を形成した基板の場合には、ＣＶＤ
法により導電性層上にアモルファスシリコンを成膜した
後にエキシマレーザでアニールすることにより、多結晶
シリコン層を形成してもよい。また、導電性層上に多結
晶シリコン層を形成する方法はＣＶＤ法に限定されるも
のではなく、例えばＣＧＳ（Continuous Grain Silic
on）法や触媒ＣＶＤ法などを用いてもよい。
【００２９】ノンドープの多結晶シリコン層３を形成し
た後、５５ｗｔ％のフッ化水素水溶液とエタノールとを
略１：１で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ
形シリコン基板１（オーミック電極２）を正極として、
多結晶シリコン層３に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層４が形成され図１（ｂ）に示すような構造が得られ
る。ここにおいて、本実施形態では、陽極酸化処理の条
件として、陽極酸化処理の期間、多結晶シリコン層３の
表面に照射する光パワーを一定、電流密度を一定とした
が、この条件は適宜変更してもよい（例えば、電流密度
を変化させてもよい）。
た後、５５ｗｔ％のフッ化水素水溶液とエタノールとを
略１：１で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ
形シリコン基板１（オーミック電極２）を正極として、
多結晶シリコン層３に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層４が形成され図１（ｂ）に示すような構造が得られ
る。ここにおいて、本実施形態では、陽極酸化処理の条
件として、陽極酸化処理の期間、多結晶シリコン層３の
表面に照射する光パワーを一定、電流密度を一定とした
が、この条件は適宜変更してもよい（例えば、電流密度
を変化させてもよい）。
【００３０】上述の陽極酸化処理が終了した後、多孔質
多結晶シリコン層４の最表面に結合している水素原子を
熱処理により脱離させてから、多孔質多結晶シリコン層
４をアニールによって酸化することにより強電界ドリフ
ト層６が形成され、図１（ｃ）に示す構造が得られる。
要するに、本実施形態では、多孔質多結晶シリコン層４
を陽極酸化処理により形成した際に多孔質多結晶シリコ
ン層４のシリコン原子を終端している水素原子を、上記
熱処理により脱離させた後、多孔質多結晶シリコン層４
をアニールによって酸化している。ここにおいて、本実
施形態では、上記熱処理と多孔質多結晶シリコン層４の
酸化のためのアニールとを１つのランプアニール装置を
使用して連続的に行っている。すなわち、ランプアニー
ル装置の炉内を酸素雰囲気に置換して基板温度を図２に
示すように室温から所定の熱処理温度（図示例では、４
００℃）まで上昇させて上記熱処理温度を所定の熱処理
時間Ｔ１（例えば、５分間）維持した後、基板温度をさ
らに上昇させて所定のアニール温度（図示例では、９０
０℃）まで上昇させた状態で上記アニール温度を所定の
アニール時間Ｔ２（例えば、１時間）維持した後、室温
まで降温する。ここにおいて、熱処理前は多孔質多結晶
シリコン層４の最表面が図８に示すように水素原子によ
り終端されているが、上記熱処理を行うことによって、
多結晶シリコン層４の最表面は図３に示すように水素原
子が脱離した状態になる。なお、上記熱処理温度は、４
００℃に限定されるものではなく、水素原子の脱離が起
こり且つ多孔質多結晶シリコン層４の酸化が進行しない
ような温度であることが望ましく、３００℃から７００
℃の温度範囲で設定することが望ましい。
多結晶シリコン層４の最表面に結合している水素原子を
熱処理により脱離させてから、多孔質多結晶シリコン層
４をアニールによって酸化することにより強電界ドリフ
ト層６が形成され、図１（ｃ）に示す構造が得られる。
要するに、本実施形態では、多孔質多結晶シリコン層４
を陽極酸化処理により形成した際に多孔質多結晶シリコ
ン層４のシリコン原子を終端している水素原子を、上記
熱処理により脱離させた後、多孔質多結晶シリコン層４
をアニールによって酸化している。ここにおいて、本実
施形態では、上記熱処理と多孔質多結晶シリコン層４の
酸化のためのアニールとを１つのランプアニール装置を
使用して連続的に行っている。すなわち、ランプアニー
ル装置の炉内を酸素雰囲気に置換して基板温度を図２に
示すように室温から所定の熱処理温度（図示例では、４
００℃）まで上昇させて上記熱処理温度を所定の熱処理
時間Ｔ１（例えば、５分間）維持した後、基板温度をさ
らに上昇させて所定のアニール温度（図示例では、９０
０℃）まで上昇させた状態で上記アニール温度を所定の
アニール時間Ｔ２（例えば、１時間）維持した後、室温
まで降温する。ここにおいて、熱処理前は多孔質多結晶
シリコン層４の最表面が図８に示すように水素原子によ
り終端されているが、上記熱処理を行うことによって、
多結晶シリコン層４の最表面は図３に示すように水素原
子が脱離した状態になる。なお、上記熱処理温度は、４
００℃に限定されるものではなく、水素原子の脱離が起
こり且つ多孔質多結晶シリコン層４の酸化が進行しない
ような温度であることが望ましく、３００℃から７００
℃の温度範囲で設定することが望ましい。
【００３１】強電界ドリフト層６を形成した後は、強電
界ドリフト層６上に導電性薄膜（例えば、金薄膜）から
なる表面電極７を例えば蒸着により形成することによっ
て、図１（ｅ）に示す構造の電界放射型電子源１０が得
られる。なお、本実施形態では、表面電極７の膜厚を１
５ｎｍとしてあるが、この膜厚は特に限定するものでは
なく、強電界ドリフト層６を通ってきた電子がトンネル
できる膜厚であればよい。また、本実施形態では、表面
電極７となる導電性薄膜を蒸着により形成しているが、
導電性薄膜の形成方法は蒸着に限定されるものではな
く、例えばスパッタ法を用いてもよい。
界ドリフト層６上に導電性薄膜（例えば、金薄膜）から
なる表面電極７を例えば蒸着により形成することによっ
て、図１（ｅ）に示す構造の電界放射型電子源１０が得
られる。なお、本実施形態では、表面電極７の膜厚を１
５ｎｍとしてあるが、この膜厚は特に限定するものでは
なく、強電界ドリフト層６を通ってきた電子がトンネル
できる膜厚であればよい。また、本実施形態では、表面
電極７となる導電性薄膜を蒸着により形成しているが、
導電性薄膜の形成方法は蒸着に限定されるものではな
く、例えばスパッタ法を用いてもよい。
【００３２】しかして、上述の製造方法によれば、陽極
酸化処理にて形成した多孔質多結晶シリコン層４の表面
に結合している水素原子を熱処理により脱離させた後に
多孔質多結晶シリコン層４を酸化することで強電界ドリ
フト層６が形成されるから、陽極酸化処理の直後に多孔
質多結晶シリコン層を酸化した場合に比べて強電界ドリ
フト層６に含まれる水素の量を少なくすることができる
とともに、ＳｉＯ２の構造若しくはＳｉＯ２の構造に近
い緻密な酸化膜を形成することができ、電子放出効率の
経時変化が少なく且つ絶縁耐圧の高い電界放射型電子源
１０を実現することができる。なお、上述の製造方法で
製造された電界放射型電子源は、図５に示した従来の電
界放射型電子源１０’と同様に、電子放出特性の真空度
依存性が小さく且つ電子放出時にポッピング現象が発生
せず安定して電子を放出することができる。
酸化処理にて形成した多孔質多結晶シリコン層４の表面
に結合している水素原子を熱処理により脱離させた後に
多孔質多結晶シリコン層４を酸化することで強電界ドリ
フト層６が形成されるから、陽極酸化処理の直後に多孔
質多結晶シリコン層を酸化した場合に比べて強電界ドリ
フト層６に含まれる水素の量を少なくすることができる
とともに、ＳｉＯ２の構造若しくはＳｉＯ２の構造に近
い緻密な酸化膜を形成することができ、電子放出効率の
経時変化が少なく且つ絶縁耐圧の高い電界放射型電子源
１０を実現することができる。なお、上述の製造方法で
製造された電界放射型電子源は、図５に示した従来の電
界放射型電子源１０’と同様に、電子放出特性の真空度
依存性が小さく且つ電子放出時にポッピング現象が発生
せず安定して電子を放出することができる。
【００３３】ところで、上述の製造方法では、多孔質多
結晶シリコン層４の最表面に結合している水素原子を熱
処理により脱離させてから、多孔質多結晶シリコン層４
を９００℃のアニールによって酸化することにより強電
界ドリフト層６を形成しているが、多孔質多結晶シリコ
ン層４をアニールにより酸化する代わりに、酸（例え
ば、ＨＮＯ３、Ｈ２ＳＯ４、王水など）により電気化学
的に酸化してもよいし、酸素プラズマを用いて酸化して
もよいし、オゾンガスを用いて酸化してもよく、多孔質
多結晶シリコン層４を９００℃でアニールして酸化する
場合に比べて低温で強電界ドリフト層６を形成すること
が可能となり、プロセス温度が低温になって導電性基板
の制約が少なくなり、安価なガラス基板などを使用する
ことが可能となるから、大面積化および低コスト化が容
易になる。
結晶シリコン層４の最表面に結合している水素原子を熱
処理により脱離させてから、多孔質多結晶シリコン層４
を９００℃のアニールによって酸化することにより強電
界ドリフト層６を形成しているが、多孔質多結晶シリコ
ン層４をアニールにより酸化する代わりに、酸（例え
ば、ＨＮＯ３、Ｈ２ＳＯ４、王水など）により電気化学
的に酸化してもよいし、酸素プラズマを用いて酸化して
もよいし、オゾンガスを用いて酸化してもよく、多孔質
多結晶シリコン層４を９００℃でアニールして酸化する
場合に比べて低温で強電界ドリフト層６を形成すること
が可能となり、プロセス温度が低温になって導電性基板
の制約が少なくなり、安価なガラス基板などを使用する
ことが可能となるから、大面積化および低コスト化が容
易になる。
【００３４】（実施例）
実施形態にて図１を参照しながら説明した電界放射型電
子源１０の製造方法で以下の条件により電界放射型電子
源１０を作成した。
子源１０の製造方法で以下の条件により電界放射型電子
源１０を作成した。
【００３５】ｎ形シリコン基板１としては、抵抗率が
０．０１〜０．０２Ωｃｍ、厚さが５２５μｍの（１０
０）基板を用いた。多結晶シリコン層３（図１（ａ）参
照）の成膜は、ＬＰＣＶＤ法により行い、成膜条件は、
真空度を２０Ｐａ、基板温度を６４０℃、モノシランガ
スの流量を６００ｓｃｃｍとした。
０．０１〜０．０２Ωｃｍ、厚さが５２５μｍの（１０
０）基板を用いた。多結晶シリコン層３（図１（ａ）参
照）の成膜は、ＬＰＣＶＤ法により行い、成膜条件は、
真空度を２０Ｐａ、基板温度を６４０℃、モノシランガ
スの流量を６００ｓｃｃｍとした。
【００３６】陽極酸化処理では電解液として、５５ｗｔ
％のフッ化水素水溶液とエタノールとを略１：１で混合
した電解液を用いた。陽極酸化は、多結晶シリコン層３
のうち表面の直径１０ｍｍの領域のみが電解液に触れる
ようにし、他の部分は電解液に接触しないようにシール
を行い、電解液中に白金電極を浸し、５００Ｗのタング
ステンランプを用いて多結晶シリコン層３に一定の光パ
ワーで光照射を行いながら、白金電極を負極、ｎ形シリ
コン基板１（オーミック電極２）を正極として、所定の
電流を流した。ここに、電流密度を２５ｍＡ／ｃｍ２で
一定、通電時間を１２秒とした。
％のフッ化水素水溶液とエタノールとを略１：１で混合
した電解液を用いた。陽極酸化は、多結晶シリコン層３
のうち表面の直径１０ｍｍの領域のみが電解液に触れる
ようにし、他の部分は電解液に接触しないようにシール
を行い、電解液中に白金電極を浸し、５００Ｗのタング
ステンランプを用いて多結晶シリコン層３に一定の光パ
ワーで光照射を行いながら、白金電極を負極、ｎ形シリ
コン基板１（オーミック電極２）を正極として、所定の
電流を流した。ここに、電流密度を２５ｍＡ／ｃｍ２で
一定、通電時間を１２秒とした。
【００３７】熱処理および酸化は、ランプアニール装置
の炉内を酸素雰囲気として行い、熱処理の条件は、基板
温度を４００℃、熱処理時間を５分、酸化の条件は、基
板温度を９００℃、アニール時間を１時間とした。ま
た、表面電極７としては、膜厚が１５ｎｍの金薄膜を蒸
着法によって形成した。
の炉内を酸素雰囲気として行い、熱処理の条件は、基板
温度を４００℃、熱処理時間を５分、酸化の条件は、基
板温度を９００℃、アニール時間を１時間とした。ま
た、表面電極７としては、膜厚が１５ｎｍの金薄膜を蒸
着法によって形成した。
【００３８】本実施例の電界放射型電子源１０を真空チ
ャンバ（図示せず）内に導入して、上述の図４に示すよ
うに表面電極７と対向する位置にコレクタ電極２１（放
射電子収集電極）を配置し、真空チャンバ内の真空度を
５×１０−５Ｐａとして、表面電極７（正極）とオーミ
ック電極２（負極）との間に直流電圧Ｖpsを印加すると
ともに、コレクタ電極２１と表面電極７との間に１００
Ｖの直流電圧Ｖｃを印加することによって、表面電極７
とオーミック電極２との間に流れるダイオード電流Ｉps
と、電界放射型電子源１０から表面電極７を通して放射
される電子ｅ−（なお、図４中の一点鎖線は放射電子流
を示す）によりコレクタ電極２１と表面電極７との間に
流れる放出電子電流Ｉｅとを測定した。その結果、本実
施例の電界放射型電子源１０では、従来の電界放射型電
子源１０’に比べて絶縁耐圧が高くなることが確認され
た。
ャンバ（図示せず）内に導入して、上述の図４に示すよ
うに表面電極７と対向する位置にコレクタ電極２１（放
射電子収集電極）を配置し、真空チャンバ内の真空度を
５×１０−５Ｐａとして、表面電極７（正極）とオーミ
ック電極２（負極）との間に直流電圧Ｖpsを印加すると
ともに、コレクタ電極２１と表面電極７との間に１００
Ｖの直流電圧Ｖｃを印加することによって、表面電極７
とオーミック電極２との間に流れるダイオード電流Ｉps
と、電界放射型電子源１０から表面電極７を通して放射
される電子ｅ−（なお、図４中の一点鎖線は放射電子流
を示す）によりコレクタ電極２１と表面電極７との間に
流れる放出電子電流Ｉｅとを測定した。その結果、本実
施例の電界放射型電子源１０では、従来の電界放射型電
子源１０’に比べて絶縁耐圧が高くなることが確認され
た。
【００３９】
【発明の効果】請求項１の発明は、導電性基板と、導電
性基板の一表面側に形成された酸化した多孔質多結晶シ
リコン層よりなる強電界ドリフト層と、該強電界ドリフ
ト層上に形成された導電性薄膜よりなる表面電極とを備
え、表面電極を導電性基板に対して正極として電圧を印
加することにより導電性基板から注入された電子が強電
界ドリフト層をドリフトし表面電極を通して放出される
電界放射型電子源の製造方法であって、導電性基板上に
多結晶シリコン層を形成する工程と、陽極酸化処理にて
前記多結晶シリコン層の少なくとも一部を多孔質化する
ことにより柱状のグレインとグレイン間に介在するナノ
メータオーダの微結晶シリコン層とを含む多孔質多結晶
シリコン層を形成する工程と、多孔質多結晶シリコン層
の表面に結合している水素原子を熱処理により脱離させ
る工程と、水素原子を脱離させた後に多孔質多結晶シリ
コン層を酸化することにより前記各グレインそれぞれの
表面に薄いシリコン酸化膜を形成するとともに前記微結
晶シリコン層それぞれの表面に前記微結晶シリコン層の
結晶粒径よりも小さな膜厚のシリコン酸化膜を形成する
ことで強電界ドリフト層を形成する工程と、強電界ドリ
フト層上に導電性薄膜よりなる表面電極を形成する工程
とを有するので、多孔質多結晶シリコン層の表面に結合
している水素原子を熱処理により脱離させた後に多孔質
多結晶シリコン層を酸化することで強電界ドリフト層が
形成されるから、陽極酸化処理の直後に多孔質多結晶シ
リコン層を酸化した場合に比べて強電界ドリフト層に含
まれる水素の量を少なくすることができるとともに、緻
密なシリコン酸化膜を前記各グレインおよび前記各微結
晶シリコン層それぞれの表面に形成することができ、電
子放出効率の経時変化が少なく且つ絶縁耐圧の高い電界
放射型電子源を実現することができるという効果があ
る。
性基板の一表面側に形成された酸化した多孔質多結晶シ
リコン層よりなる強電界ドリフト層と、該強電界ドリフ
ト層上に形成された導電性薄膜よりなる表面電極とを備
え、表面電極を導電性基板に対して正極として電圧を印
加することにより導電性基板から注入された電子が強電
界ドリフト層をドリフトし表面電極を通して放出される
電界放射型電子源の製造方法であって、導電性基板上に
多結晶シリコン層を形成する工程と、陽極酸化処理にて
前記多結晶シリコン層の少なくとも一部を多孔質化する
ことにより柱状のグレインとグレイン間に介在するナノ
メータオーダの微結晶シリコン層とを含む多孔質多結晶
シリコン層を形成する工程と、多孔質多結晶シリコン層
の表面に結合している水素原子を熱処理により脱離させ
る工程と、水素原子を脱離させた後に多孔質多結晶シリ
コン層を酸化することにより前記各グレインそれぞれの
表面に薄いシリコン酸化膜を形成するとともに前記微結
晶シリコン層それぞれの表面に前記微結晶シリコン層の
結晶粒径よりも小さな膜厚のシリコン酸化膜を形成する
ことで強電界ドリフト層を形成する工程と、強電界ドリ
フト層上に導電性薄膜よりなる表面電極を形成する工程
とを有するので、多孔質多結晶シリコン層の表面に結合
している水素原子を熱処理により脱離させた後に多孔質
多結晶シリコン層を酸化することで強電界ドリフト層が
形成されるから、陽極酸化処理の直後に多孔質多結晶シ
リコン層を酸化した場合に比べて強電界ドリフト層に含
まれる水素の量を少なくすることができるとともに、緻
密なシリコン酸化膜を前記各グレインおよび前記各微結
晶シリコン層それぞれの表面に形成することができ、電
子放出効率の経時変化が少なく且つ絶縁耐圧の高い電界
放射型電子源を実現することができるという効果があ
る。
【００４０】請求項３の発明は、請求項１または請求項
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素雰囲気中でアニールする工程なので、
絶縁性が高く物性的に安定したシリコン酸化膜を形成す
ることができるという効果がある。
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素雰囲気中でアニールする工程なので、
絶縁性が高く物性的に安定したシリコン酸化膜を形成す
ることができるという効果がある。
【００４１】請求項４の発明は、請求項１または請求項
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸により電気化学的に酸化する工程なの
で、請求項３の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になるという効果がある。
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸により電気化学的に酸化する工程なの
で、請求項３の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になるという効果がある。
【００４２】請求項５の発明は、請求項１または請求項
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素プラズマを用いて酸化する工程なの
で、請求項３の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になるという効果がある。
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素プラズマを用いて酸化する工程なの
で、請求項３の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になるという効果がある。
【００４３】請求項６の発明は、請求項１または請求項
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、オゾンガスを用いて酸化する工程なので、
請求項３の発明に比べて低温で強電界ドリフト層を形成
することが可能となり、プロセス温度が低温になって導
電性基板の制約が少なくなり、大面積化および低コスト
化が容易になるという効果がある。
２の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、オゾンガスを用いて酸化する工程なので、
請求項３の発明に比べて低温で強電界ドリフト層を形成
することが可能となり、プロセス温度が低温になって導
電性基板の制約が少なくなり、大面積化および低コスト
化が容易になるという効果がある。
【００４４】請求項７の発明は、請求項１ないし請求項
６のいずれかに記載の製造方法で製造されたものであ
り、陽極酸化処理の直後に多孔質多結晶シリコン層を酸
化することで強電界ドリフト層が形成された電界放射型
電子源に比べて、強電界ドリフト層への水素の混入が少
ないので、従来のような水素の分布の経時変化による電
子放出効率の低下が少なく、また、シリコン酸化膜が緻
密になりやすく、絶縁耐圧が高くなるという効果があ
る。
６のいずれかに記載の製造方法で製造されたものであ
り、陽極酸化処理の直後に多孔質多結晶シリコン層を酸
化することで強電界ドリフト層が形成された電界放射型
電子源に比べて、強電界ドリフト層への水素の混入が少
ないので、従来のような水素の分布の経時変化による電
子放出効率の低下が少なく、また、シリコン酸化膜が緻
密になりやすく、絶縁耐圧が高くなるという効果があ
る。
【図１】実施形態の製造方法を説明するための主要工程
断面図である。
断面図である。
【図２】同上の製造方法の説明図である。
【図３】同上の製造過程における要部説明図である。
【図４】同上により製造される電界放射型電子源の放射
電子の測定原理の説明図である。
電子の測定原理の説明図である。
【図５】従来の電界放射型電子源の放射電子の測定原理
の説明図である。
の説明図である。
【図６】同上の電界放射型電子源の電子放出機構の説明
図である。
図である。
【図７】同上の製造方法の説明図である。
【図８】同上の製造過程における要部説明図である。
【図９】同上の製造過程における要部説明図である。
１ ｎ形シリコン基板
２ オーミック電極
３ 多結晶シリコン層
４ 多孔質多結晶シリコン層
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−326557（ＪＰ，Ａ)
特開 平11−111670（ＪＰ，Ａ)
特開 平９−259795（ＪＰ，Ａ)
特表 平10−507576（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 9/02
H01J 1/30
H01J 31/12
Claims (7)
- 【請求項１】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質多結晶シリコン層よりなる強
電界ドリフト層と、該強電界ドリフト層上に形成された
導電性薄膜よりなる表面電極とを備え、表面電極を導電
性基板に対して正極として電圧を印加することにより導
電性基板から注入された電子が強電界ドリフト層をドリ
フトし表面電極を通して放出される電界放射型電子源の
製造方法であって、導電性基板上に多結晶シリコン層を
形成する工程と、陽極酸化処理にて前記多結晶シリコン
層の少なくとも一部を多孔質化することにより柱状のグ
レインとグレイン間に介在するナノメータオーダの微結
晶シリコン層とを含む多孔質多結晶シリコン層を形成す
る工程と、多孔質多結晶シリコン層の表面に結合してい
る水素原子を熱処理により脱離させる工程と、水素原子
を脱離させた後に多孔質多結晶シリコン層を酸化するこ
とにより前記各グレインそれぞれの表面に薄いシリコン
酸化膜を形成するとともに前記微結晶シリコン層それぞ
れの表面に前記微結晶シリコン層の結晶粒径よりも小さ
な膜厚のシリコン酸化膜を形成することで強電界ドリフ
ト層を形成する工程と、強電界ドリフト層上に導電性薄
膜よりなる表面電極を形成する工程とを有することを特
徴とする電界放射型電子源の製造方法。 - 【請求項２】 前記熱処理は、３００℃から７００℃の
温度範囲で行うことを特徴とする請求項１記載の電界放
射型電子源の製造方法。 - 【請求項３】 前記多孔質多結晶シリコン層を酸化する
工程は、酸素雰囲気中でアニールする工程であることを
特徴とする請求項１または請求項２記載の電界放射型電
子源の製造方法。 - 【請求項４】 前記多孔質多結晶シリコン層を酸化する
工程は、酸により電気化学的に酸化する工程であること
を特徴とする請求項１または請求項２記載の電界放射型
電子源の製造方法。 - 【請求項５】 前記多孔質多結晶シリコン層を酸化する
工程は、酸素プラズマを用いて酸化する工程であること
を特徴とする請求項１または請求項２記載の電界放射型
電子源の製造方法。 - 【請求項６】 前記多孔質多結晶シリコン層を酸化する
工程は、オゾンガスを用いて酸化する工程であることを
特徴とする請求項１または請求項２記載の電界放射型電
子源の製造方法。 - 【請求項７】 請求項１ないし請求項６のいずれかに記
載の製造方法で製造されたことを特徴とする電界放射型
電子源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29594899A JP3508651B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29594899A JP3508651B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001118498A JP2001118498A (ja) | 2001-04-27 |
| JP3508651B2 true JP3508651B2 (ja) | 2004-03-22 |
Family
ID=17827186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29594899A Expired - Fee Related JP3508651B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508651B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244244B (zh) * | 2015-10-13 | 2017-04-26 | 甘肃虹光电子有限责任公司 | 一种氧化物阴极 |
-
1999
- 1999-10-18 JP JP29594899A patent/JP3508651B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001118498A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6285118B1 (en) | Field emission-type electron source and manufacturing method thereof and display using the electron source | |
| US20030102793A1 (en) | Field emission electron source and production method thereof | |
| JP2000100316A (ja) | 電界放射型電子源 | |
| JP2987140B2 (ja) | 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3112456B1 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ | |
| JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3528762B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3363429B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3589172B2 (ja) | 電界放射型電子源 | |
| JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3603682B2 (ja) | 電界放射型電子源 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3478206B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2003016930A (ja) | 電界放射型電子源の製造方法 | |
| JP3335161B2 (ja) | 電界放射型電子源 | |
| JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP2003281992A (ja) | 電子源およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |