JP2001112247A - インバータゲート制御回路 - Google Patents
インバータゲート制御回路Info
- Publication number
- JP2001112247A JP2001112247A JP28285099A JP28285099A JP2001112247A JP 2001112247 A JP2001112247 A JP 2001112247A JP 28285099 A JP28285099 A JP 28285099A JP 28285099 A JP28285099 A JP 28285099A JP 2001112247 A JP2001112247 A JP 2001112247A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- restart
- voltage
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/10—Nuclear fusion reactors
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 GB−再起動繰返し時、昇圧用変圧器9の直
流偏磁を抑制する。 【解決手段】 交流電圧をインバータ8で任意周波数の
交流電圧に変換し、昇圧用変圧器で昇圧し、整流器で直
流電圧に変換し負荷に供給し、負荷短絡時にGB指令−
再起動指令を繰り返し発生する加速電源であって、発信
器32から発信されるインバータの任意周波数の基準信号
を第1計数手段33で計数し、この計数値データからイン
バータゲート制御信号を作成出力するインバータ制御系
と、前記発信器から発信される基準信号を計数する第2
計数手段41、GB入力時に第2計数手段の計数値を保持
し、再起動入力時、保持計数値と第1計数手段の計数値
とを比較し、一致時に再起動タイミングを出力しゲート
制御信号を出力させる再起動位相検出手段42とを備え、
インバータ出力のプラス側およびマイナス側の継続時間
をバランスさせるインバータゲート制御回路である。
流偏磁を抑制する。 【解決手段】 交流電圧をインバータ8で任意周波数の
交流電圧に変換し、昇圧用変圧器で昇圧し、整流器で直
流電圧に変換し負荷に供給し、負荷短絡時にGB指令−
再起動指令を繰り返し発生する加速電源であって、発信
器32から発信されるインバータの任意周波数の基準信号
を第1計数手段33で計数し、この計数値データからイン
バータゲート制御信号を作成出力するインバータ制御系
と、前記発信器から発信される基準信号を計数する第2
計数手段41、GB入力時に第2計数手段の計数値を保持
し、再起動入力時、保持計数値と第1計数手段の計数値
とを比較し、一致時に再起動タイミングを出力しゲート
制御信号を出力させる再起動位相検出手段42とを備え、
インバータ出力のプラス側およびマイナス側の継続時間
をバランスさせるインバータゲート制御回路である。
Description
【0001】
【発明の属する技術分野】本発明は、核融合加速電源等
に利用されるインバータゲート制御回路に関する。
に利用されるインバータゲート制御回路に関する。
【0002】
【従来の技術】この種の加速電源は、負荷である中性子
を加速するための直流電圧源であり、具体的には、図6
に示すように交流電源1の出力電圧から所要の交流電圧
を取り出す第1の電圧変換手段2と、この第1の電圧変
換手段2の出力である交流電圧から負荷3に供給可能な
直流電圧に変換する第2の電圧変換手段4と、第1の電
圧変換手段2を制御するための制御回路20とが設けら
れている。
を加速するための直流電圧源であり、具体的には、図6
に示すように交流電源1の出力電圧から所要の交流電圧
を取り出す第1の電圧変換手段2と、この第1の電圧変
換手段2の出力である交流電圧から負荷3に供給可能な
直流電圧に変換する第2の電圧変換手段4と、第1の電
圧変換手段2を制御するための制御回路20とが設けら
れている。
【0003】前記第1の電圧変換手段2は、交流電源1
の出力電圧を所要の電圧に変成するコンバータ用変圧器
5、前記制御回路20からのゲート制御信号を受けて前
記変圧器5の出力を直流電圧信号に変換するコンバータ
6、このコンバータ6からの直流電圧信号に含むリップ
ルを除去する平滑コンデンサ7およびこの平滑化された
直流電圧信号を前記制御回路20からのゲート制御信号
に基づいて所要周波数の交流電圧信号に変換するGTO
等よりなるインバータ8によって構成されている。
の出力電圧を所要の電圧に変成するコンバータ用変圧器
5、前記制御回路20からのゲート制御信号を受けて前
記変圧器5の出力を直流電圧信号に変換するコンバータ
6、このコンバータ6からの直流電圧信号に含むリップ
ルを除去する平滑コンデンサ7およびこの平滑化された
直流電圧信号を前記制御回路20からのゲート制御信号
に基づいて所要周波数の交流電圧信号に変換するGTO
等よりなるインバータ8によって構成されている。
【0004】前記第2の電圧変換手段4は、インバータ
8から出力される交流電圧信号を所要の交流電圧に昇圧
する昇圧用変圧器9およびこの昇圧された交流電圧を直
流電圧に変換して負荷3に供給するダイオード整流器1
0によって構成されている。
8から出力される交流電圧信号を所要の交流電圧に昇圧
する昇圧用変圧器9およびこの昇圧された交流電圧を直
流電圧に変換して負荷3に供給するダイオード整流器1
0によって構成されている。
【0005】前記制御回路20は、コンバータ6の直流
出力電圧を検出する分圧器21、出力電圧基準設定器2
2、コンバータ用出力電圧基準補正回路23、この補正
回路23の補正後の電圧基準を分圧器21からの検出電
圧で減算する減算器24、コンバータ用定電圧制御回路
25およびコンバータ用位相制御回路26等からなるコ
ンバータ制御系と、ダイオード整流器10の直流出力電
圧を検出する分圧器27、前記出力電圧基準設定器2
2、インバータ用出力電圧基準補正回路28、この補正
回路28の補正後の電圧基準を分圧器27からの検出電
圧で減算する減算器29、GTOインバータ用定電圧制
御回路30およびインバータゲート制御回路31等から
なるインバータ制御系とによって構成されている。
出力電圧を検出する分圧器21、出力電圧基準設定器2
2、コンバータ用出力電圧基準補正回路23、この補正
回路23の補正後の電圧基準を分圧器21からの検出電
圧で減算する減算器24、コンバータ用定電圧制御回路
25およびコンバータ用位相制御回路26等からなるコ
ンバータ制御系と、ダイオード整流器10の直流出力電
圧を検出する分圧器27、前記出力電圧基準設定器2
2、インバータ用出力電圧基準補正回路28、この補正
回路28の補正後の電圧基準を分圧器27からの検出電
圧で減算する減算器29、GTOインバータ用定電圧制
御回路30およびインバータゲート制御回路31等から
なるインバータ制御系とによって構成されている。
【0006】ここで、コンバータ用定電圧制御回路25
は、分圧器21で分圧されたコンバータ出力の検出電圧
とコンバータ用出力電圧基準補正回路23の補正後の出
力基準電圧が一致するようにコンバータ6の出力電圧を
制御する機能をもっており、また、GTOインバータ用
定電圧制御回路30は、分圧器27で分圧されたダイオ
ード整流器出力の検出電圧,つまりインバータ8の出力
電圧を昇圧し整流器10にて変換された直流電圧の分電
圧とインバータ用出力電圧基準補正回路28の補正後の
出力基準電圧とが一致するようにインバータ8の出力電
圧を制御する機能をもっている。
は、分圧器21で分圧されたコンバータ出力の検出電圧
とコンバータ用出力電圧基準補正回路23の補正後の出
力基準電圧が一致するようにコンバータ6の出力電圧を
制御する機能をもっており、また、GTOインバータ用
定電圧制御回路30は、分圧器27で分圧されたダイオ
ード整流器出力の検出電圧,つまりインバータ8の出力
電圧を昇圧し整流器10にて変換された直流電圧の分電
圧とインバータ用出力電圧基準補正回路28の補正後の
出力基準電圧とが一致するようにインバータ8の出力電
圧を制御する機能をもっている。
【0007】ところで、以上のような加速電源のインバ
ータゲート制御回路31は、具体的には図7に示すよう
な構成となっている。この制御回路31は、インバータ
8の基準となる出力周波数信号{図8(A)参照}を発
信する発信器32と、この発信器32から出力される所
定周波数の基準信号をカウントするカウンタ33と、こ
のカウンタ33のカウント値{同図(B)参照}をアド
レスとして三角波を発生するためのデータを出力するR
OM34とが設けられている。
ータゲート制御回路31は、具体的には図7に示すよう
な構成となっている。この制御回路31は、インバータ
8の基準となる出力周波数信号{図8(A)参照}を発
信する発信器32と、この発信器32から出力される所
定周波数の基準信号をカウントするカウンタ33と、こ
のカウンタ33のカウント値{同図(B)参照}をアド
レスとして三角波を発生するためのデータを出力するR
OM34とが設けられている。
【0008】また、インバータゲート制御回路31は、
前記ROM34から出力されるデータに基づいて同図
(C)に示すような三角波に変換し出力するD/Aコン
バータ35と、このコンバータ35から出力される三角
波とインバータ用定電圧制御回路30の出力電圧{同図
(E)参照}との大小を比較し、同図(D)に示すパル
ス信号を出力するコンパレータ36と、このパルス信号
に基づいてインバータ8を適切に制御するオンオフ信号
を生成するタイミング回路37と、このタイミング回路
37からのオンオフ信号に基づいてインバータ8を構成
するサイリスタ群のゲートを動作制御し、かつ、外部か
ら入力されるインバータ起動停止指令(F)のうち例え
ばインバータ停止であるGB指令を受けたときインバー
タ8の動作を停止させるゲート制御信号(G)を出力す
るGB回路38とが設けられている。
前記ROM34から出力されるデータに基づいて同図
(C)に示すような三角波に変換し出力するD/Aコン
バータ35と、このコンバータ35から出力される三角
波とインバータ用定電圧制御回路30の出力電圧{同図
(E)参照}との大小を比較し、同図(D)に示すパル
ス信号を出力するコンパレータ36と、このパルス信号
に基づいてインバータ8を適切に制御するオンオフ信号
を生成するタイミング回路37と、このタイミング回路
37からのオンオフ信号に基づいてインバータ8を構成
するサイリスタ群のゲートを動作制御し、かつ、外部か
ら入力されるインバータ起動停止指令(F)のうち例え
ばインバータ停止であるGB指令を受けたときインバー
タ8の動作を停止させるゲート制御信号(G)を出力す
るGB回路38とが設けられている。
【0009】
【発明が解決しようとする課題】ところで、このような
加速電源では、負荷運転中に負荷3であるイオン源が短
絡した時、停止指令(F)によって加速電源をGBさせ
ることによりイオン源に流入するエネルギーを制限す
る。その結果、イオン源は短絡状態から絶縁状態に復帰
する。その後、再起動を行う。
加速電源では、負荷運転中に負荷3であるイオン源が短
絡した時、停止指令(F)によって加速電源をGBさせ
ることによりイオン源に流入するエネルギーを制限す
る。その結果、イオン源は短絡状態から絶縁状態に復帰
する。その後、再起動を行う。
【0010】以後、イオン源の短絡時、GBと再起動と
を繰返すが、その結果、インバータ8の交流出力電圧
は、図8に示すようにプラス側、マイナス側或いはゼロ
電圧点に設定される。ここで、GB時、再起動時のイン
バータ交流出力電圧のプラス側とマイナス側との間で継
続時間にアンバランスが生じると、インバータ8の出力
電圧を昇圧する昇圧用変圧器9では内部磁束が残った状
態となる。
を繰返すが、その結果、インバータ8の交流出力電圧
は、図8に示すようにプラス側、マイナス側或いはゼロ
電圧点に設定される。ここで、GB時、再起動時のイン
バータ交流出力電圧のプラス側とマイナス側との間で継
続時間にアンバランスが生じると、インバータ8の出力
電圧を昇圧する昇圧用変圧器9では内部磁束が残った状
態となる。
【0011】その結果、負荷短絡時、GB後の再起動時
のタイミングによって、インバータ8の出力電圧がプラ
ス側或いはマイナス側の何れかの状態が長く続いたと
き、このインバータ8に接続されている昇圧用変圧器9
の鉄心が飽和し、昇圧用変圧器9に直流電流成分を含ん
だ電流,いわゆる直流偏磁が発生し、これに伴って過電
流が発生する。インバータ8は、その直流過電流を検出
(故障検出)し保護停止する。つまり、インバータ8は
故障検出に伴ってうんてんを継続できなくなる。
のタイミングによって、インバータ8の出力電圧がプラ
ス側或いはマイナス側の何れかの状態が長く続いたと
き、このインバータ8に接続されている昇圧用変圧器9
の鉄心が飽和し、昇圧用変圧器9に直流電流成分を含ん
だ電流,いわゆる直流偏磁が発生し、これに伴って過電
流が発生する。インバータ8は、その直流過電流を検出
(故障検出)し保護停止する。つまり、インバータ8は
故障検出に伴ってうんてんを継続できなくなる。
【0012】本発明は上記事情に鑑みてなされたもの
で、負荷短絡時、GB−再起動の連続繰返しが行われた
場合でも、昇圧用変圧器に直流偏磁が発生しないように
するインバータゲート制御回路を提供することにある。
で、負荷短絡時、GB−再起動の連続繰返しが行われた
場合でも、昇圧用変圧器に直流偏磁が発生しないように
するインバータゲート制御回路を提供することにある。
【0013】
【課題を解決するための手段】本発明は、上記課題を解
決するために、交流電源の交流電圧を直流電圧に変換す
る第1の直流電圧変換回路と、この変換回路の出力電圧
を任意周波数の交流電圧に変換するインバータと、この
インバータの出力電圧を昇圧する昇圧用変圧器と、この
変圧器の出力電圧を直流電圧に変換して負荷に供給する
第2の直流電圧変換回路とを有し、この負荷の短絡時に
前記インバータのGB指令−再起動指令を繰り返し発生
する加速電源において、発信器から出力される前記イン
バータの前記任意周波数の基準信号を第1計数手段で計
数し、この計数値データから被比較用信号を作成し、こ
の被比較信号と前記第2の直流電圧変換回路の出力信号
および予め定める基準信号の差信号との大小を比較し、
前記インバータのゲート制御信号を出力するインバータ
制御系と、前記発信器から出力される基準信号を位相情
報として計数する第2の計数手段と、前記GB指令入力
時に前記第2の計数手段の位相情報を保持し、前記再起
動指令が入力されたとき、保持された位相情報と前記第
1の計数手段の計数値データである位相とを比較し、一
致したとき再起動タイミング信号を出力し前記第ゲート
制御信号を出力させる再起動位相検出手段とを有するイ
ンバータ再起動制御系とを備え、前記インバータの出力
信号であるプラス側出力およびマイナス側出力の継続時
間をバランスさせるようにしたインバータゲート制御回
路である。
決するために、交流電源の交流電圧を直流電圧に変換す
る第1の直流電圧変換回路と、この変換回路の出力電圧
を任意周波数の交流電圧に変換するインバータと、この
インバータの出力電圧を昇圧する昇圧用変圧器と、この
変圧器の出力電圧を直流電圧に変換して負荷に供給する
第2の直流電圧変換回路とを有し、この負荷の短絡時に
前記インバータのGB指令−再起動指令を繰り返し発生
する加速電源において、発信器から出力される前記イン
バータの前記任意周波数の基準信号を第1計数手段で計
数し、この計数値データから被比較用信号を作成し、こ
の被比較信号と前記第2の直流電圧変換回路の出力信号
および予め定める基準信号の差信号との大小を比較し、
前記インバータのゲート制御信号を出力するインバータ
制御系と、前記発信器から出力される基準信号を位相情
報として計数する第2の計数手段と、前記GB指令入力
時に前記第2の計数手段の位相情報を保持し、前記再起
動指令が入力されたとき、保持された位相情報と前記第
1の計数手段の計数値データである位相とを比較し、一
致したとき再起動タイミング信号を出力し前記第ゲート
制御信号を出力させる再起動位相検出手段とを有するイ
ンバータ再起動制御系とを備え、前記インバータの出力
信号であるプラス側出力およびマイナス側出力の継続時
間をバランスさせるようにしたインバータゲート制御回
路である。
【0014】本発明は以上のような手段を講じたことに
より、インバータ制御系は、常時、発信器から出力され
る任意周波数の基準信号を計数し、この計数値データか
ら作成される被比較用信号である例えば三角波信号と、
第2の直流電圧変換回路の出力電圧と予め定める基準電
圧との差信号との大小を比較し、タイミングを取りなが
らインバータのゲートを制御しているが、負荷短絡によ
ってGB指令が入力されると、再起動位相検出手段は、
第2の計数手段の位相情報を保持し、その後、再起動指
令が入力されたとき、保持された位相情報と前記第1の
計数手段の計数値データである位相とを比較し、一致し
たとき再起動タイミング信号を出力しインバータを制御
するので、インバータ出力信号のプラス側出力およびマ
イナス側出力の継続時間をバランスさせることができ、
インバータに接続される昇圧用変圧器の直流偏磁を抑制
でき、これによってインバータを安定に運転させること
ができる。
より、インバータ制御系は、常時、発信器から出力され
る任意周波数の基準信号を計数し、この計数値データか
ら作成される被比較用信号である例えば三角波信号と、
第2の直流電圧変換回路の出力電圧と予め定める基準電
圧との差信号との大小を比較し、タイミングを取りなが
らインバータのゲートを制御しているが、負荷短絡によ
ってGB指令が入力されると、再起動位相検出手段は、
第2の計数手段の位相情報を保持し、その後、再起動指
令が入力されたとき、保持された位相情報と前記第1の
計数手段の計数値データである位相とを比較し、一致し
たとき再起動タイミング信号を出力しインバータを制御
するので、インバータ出力信号のプラス側出力およびマ
イナス側出力の継続時間をバランスさせることができ、
インバータに接続される昇圧用変圧器の直流偏磁を抑制
でき、これによってインバータを安定に運転させること
ができる。
【0015】なお、前記再起動位相検出手段としては、
論理回路群、シーケンスコントローラまたはコンピュー
タの何れでも実現できるものであり、処理速度、コス
ト、適用機器等を考慮しつつ選択的に用いれば有効であ
る。
論理回路群、シーケンスコントローラまたはコンピュー
タの何れでも実現できるものであり、処理速度、コス
ト、適用機器等を考慮しつつ選択的に用いれば有効であ
る。
【0016】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0017】(第1の実施の形態)図1は本発明に係わ
るインバータゲート制御回路の一実施の形態を示す構成
図である。なお、同図において図6と同一部分には同一
符号を付してその詳しい説明は省略し、以下、特に異な
る部分について説明する。また、本制御回路を適用する
加速電源は、便宜上,図5に示す構成の電源に適用する
ので、ここではその該当部分は図5の説明に譲り、詳し
い説明は省略する。但し、図5は電源の一例であり、イ
ンバータ8、昇圧用変圧器9および直流変換要素10を
持つ他の電源であっても同様に適用できることは言うま
でもない。
るインバータゲート制御回路の一実施の形態を示す構成
図である。なお、同図において図6と同一部分には同一
符号を付してその詳しい説明は省略し、以下、特に異な
る部分について説明する。また、本制御回路を適用する
加速電源は、便宜上,図5に示す構成の電源に適用する
ので、ここではその該当部分は図5の説明に譲り、詳し
い説明は省略する。但し、図5は電源の一例であり、イ
ンバータ8、昇圧用変圧器9および直流変換要素10を
持つ他の電源であっても同様に適用できることは言うま
でもない。
【0018】このインバータゲート制御回路31は、前
述した発信器32、カウンタ33、ROM34、D/A
コンバータ35、コンパレータ36、タイミング回路3
7、GB回路38等をもつインバータ制御系の他に新た
に、インバータ8の出力電圧位相の基準となるカウンタ
33と同期して減算カウント動作を行う位相検出用カウ
ンタ41と、両カウンタ33,41のカウント値からイ
ンバータGB後の再起動タイミング信号を検出する例え
ばロジック回路で構成される再起動位相検出回路42と
からなるインバータ再起動制御系が設けられているこの
再起動位相検出回路42は、負荷短絡後のインバータG
B時のインバータ位相情報を記憶した後、外部から再起
動指令を受けたとき、記憶された位相情報をもとにカウ
ンタ33のカウント値から昇圧用変圧器9が直流偏磁を
発生しないような再起動時のインバータ位相を見つけ出
し、再起動タイミング信号を出力する機能をもってい
る。
述した発信器32、カウンタ33、ROM34、D/A
コンバータ35、コンパレータ36、タイミング回路3
7、GB回路38等をもつインバータ制御系の他に新た
に、インバータ8の出力電圧位相の基準となるカウンタ
33と同期して減算カウント動作を行う位相検出用カウ
ンタ41と、両カウンタ33,41のカウント値からイ
ンバータGB後の再起動タイミング信号を検出する例え
ばロジック回路で構成される再起動位相検出回路42と
からなるインバータ再起動制御系が設けられているこの
再起動位相検出回路42は、負荷短絡後のインバータG
B時のインバータ位相情報を記憶した後、外部から再起
動指令を受けたとき、記憶された位相情報をもとにカウ
ンタ33のカウント値から昇圧用変圧器9が直流偏磁を
発生しないような再起動時のインバータ位相を見つけ出
し、再起動タイミング信号を出力する機能をもってい
る。
【0019】具体的には、インバータ起動停止指令
(F)のうちのGB指令のタイミング信号を受けて位相
検出用カウンタ41の出力であるインバータ8の位相情
報を保持し出力する桁数に相当する数のラッチ回路43
と、各桁対応のラッチ回路43,…から出力される位相
情報とカウンタ33の各桁から出力されるインバータ8
の位相とが一致するか否かを判断するXOR回路44,
…と、最上位桁のXOR回路44の出力から位相一致の
信号“0”が出力されたとき、当該一致信号を反転させ
て“1”を出力するNOT回路45と、このNOT回路
45の出力“1”を受けたとき、GB時の位相情報とイ
ンバータ8の位相との一致検出タイミング信号を出力す
るAND回路46と、この位相一致検出のタイミング信
号を受けたときインバータ8の再起動タイミング信号を
出力する例えばR−Sフリップフロップ回路47とが設
けられている。
(F)のうちのGB指令のタイミング信号を受けて位相
検出用カウンタ41の出力であるインバータ8の位相情
報を保持し出力する桁数に相当する数のラッチ回路43
と、各桁対応のラッチ回路43,…から出力される位相
情報とカウンタ33の各桁から出力されるインバータ8
の位相とが一致するか否かを判断するXOR回路44,
…と、最上位桁のXOR回路44の出力から位相一致の
信号“0”が出力されたとき、当該一致信号を反転させ
て“1”を出力するNOT回路45と、このNOT回路
45の出力“1”を受けたとき、GB時の位相情報とイ
ンバータ8の位相との一致検出タイミング信号を出力す
るAND回路46と、この位相一致検出のタイミング信
号を受けたときインバータ8の再起動タイミング信号を
出力する例えばR−Sフリップフロップ回路47とが設
けられている。
【0020】次に、以上のような制御回路の動作につい
て図2を参照して説明する。
て図2を参照して説明する。
【0021】通常の負荷運転時、交流電源1を受電して
サイリスタ構成のコンバータ6で直流電圧に変換し、さ
らにリップル除去後にインバータ8に導入する。このイ
ンバータ8は、直流電圧を所要周波数の交流電圧に変換
し、さらに昇圧用変圧器9で所要の交流電圧に昇圧した
後、例えばダイオード整流器10で所要の直流電圧信号
に変換し負荷3に供給する。
サイリスタ構成のコンバータ6で直流電圧に変換し、さ
らにリップル除去後にインバータ8に導入する。このイ
ンバータ8は、直流電圧を所要周波数の交流電圧に変換
し、さらに昇圧用変圧器9で所要の交流電圧に昇圧した
後、例えばダイオード整流器10で所要の直流電圧信号
に変換し負荷3に供給する。
【0022】以上のような負荷運転時、インバータゲー
ト制御回路31は、発信器32から発信される図2
(A)に示すような所要周波数の基準信号をカウンタ3
3でカウントし、そのカウント値{同図(B)参照}に
応じた桁上げ処理を行いながらROM34にアドレスを
与えることにより、既に書き込まれているディジタルデ
ータを読み出してD/Aコンバータ35に送出し、この
コンバータ35から同図(C)に示すような三角波信号
を出力する。
ト制御回路31は、発信器32から発信される図2
(A)に示すような所要周波数の基準信号をカウンタ3
3でカウントし、そのカウント値{同図(B)参照}に
応じた桁上げ処理を行いながらROM34にアドレスを
与えることにより、既に書き込まれているディジタルデ
ータを読み出してD/Aコンバータ35に送出し、この
コンバータ35から同図(C)に示すような三角波信号
を出力する。
【0023】ここで、コンパレータ36は、コンバータ
35からの三角波信号とインバータ用定電圧制御回路3
0の出力信号{同図(E)参照}との大小を比較し、同
図(D)に示すパルス信号を出力しタイミング回路37
に導入する。このタイミング回路37は、コンパレータ
35からのパルス信号に基づきインバータ8を適切に制
御するオンオフ信号を生成し、インバータ起動停止指令
(F)のうちの起動指令を受けているとき、GB回路3
8を介してゲート制御信号を出力し、インバータ8を構
成するGTOサイリスタ群をゲート制御することによ
り、分圧器27の検出電圧が補正回路28による補正後
の出力電圧基準値に等しくなるような制御を実行する。
35からの三角波信号とインバータ用定電圧制御回路3
0の出力信号{同図(E)参照}との大小を比較し、同
図(D)に示すパルス信号を出力しタイミング回路37
に導入する。このタイミング回路37は、コンパレータ
35からのパルス信号に基づきインバータ8を適切に制
御するオンオフ信号を生成し、インバータ起動停止指令
(F)のうちの起動指令を受けているとき、GB回路3
8を介してゲート制御信号を出力し、インバータ8を構
成するGTOサイリスタ群をゲート制御することによ
り、分圧器27の検出電圧が補正回路28による補正後
の出力電圧基準値に等しくなるような制御を実行する。
【0024】ところで、以上のような加速電源におい
て、運転中に負荷であるイオン源が短絡したとき、GB
指令(停止指令)に基づいてインバータ8をGBさせ、
イオン源に流入するエネルギーを制限する。その後、再
起動を行う。しかし、再度イオン源が短絡すると、GB
−再起動が繰り返えされるが、そのとき、再起動のタイ
ミングにより、インバータ8から出力される交流出力電
圧のプラス側とマイナス側との継続期間にアンバランス
が発生し、昇圧用変圧器9は直流偏磁となり、直流過電
流が発生する。
て、運転中に負荷であるイオン源が短絡したとき、GB
指令(停止指令)に基づいてインバータ8をGBさせ、
イオン源に流入するエネルギーを制限する。その後、再
起動を行う。しかし、再度イオン源が短絡すると、GB
−再起動が繰り返えされるが、そのとき、再起動のタイ
ミングにより、インバータ8から出力される交流出力電
圧のプラス側とマイナス側との継続期間にアンバランス
が発生し、昇圧用変圧器9は直流偏磁となり、直流過電
流が発生する。
【0025】そこで、昇圧用変圧器9の直流偏磁を抑制
する必要があるが、以下、その直流偏磁の抑制動作につ
いて説明する。
する必要があるが、以下、その直流偏磁の抑制動作につ
いて説明する。
【0026】発信器32の出力側には2つのカウンタ3
3,41が設けられ、そのうちカウンタ33は、発信器
32から発生する所定周波数の基準信号を図2(B)に
示す如くカウントアップしていくが、位相検出用カウン
タ41は、同図(H)に示す如く所定値からカウントダ
ウンしていく。この状態においてインバータ起動指令
(F)によってGB指令が入力されると、図2に示すよ
うにコンパレータ36の出力によって立ち上がってプラ
ス側となったインバータ8の出力電圧はゼロ電圧に変化
し、また各桁ラッチ回路43はGB指令入力時の位相検
出用カウンタ41のカウントダウン値,つまり位相情報
を保持し、カウンタ33のカウントアップ値,つまりイ
ンバータの位相信号とともにに各桁対応のXOR回路4
4に入力される。ここで、各桁対応のXOR回路44
は、各桁ラッチ回路43の位相情報とカウンタ33の出
力であるインバータ8の位相信号とを比較し、両位相が
一致するか否かを判断する。
3,41が設けられ、そのうちカウンタ33は、発信器
32から発生する所定周波数の基準信号を図2(B)に
示す如くカウントアップしていくが、位相検出用カウン
タ41は、同図(H)に示す如く所定値からカウントダ
ウンしていく。この状態においてインバータ起動指令
(F)によってGB指令が入力されると、図2に示すよ
うにコンパレータ36の出力によって立ち上がってプラ
ス側となったインバータ8の出力電圧はゼロ電圧に変化
し、また各桁ラッチ回路43はGB指令入力時の位相検
出用カウンタ41のカウントダウン値,つまり位相情報
を保持し、カウンタ33のカウントアップ値,つまりイ
ンバータの位相信号とともにに各桁対応のXOR回路4
4に入力される。ここで、各桁対応のXOR回路44
は、各桁ラッチ回路43の位相情報とカウンタ33の出
力であるインバータ8の位相信号とを比較し、両位相が
一致するか否かを判断する。
【0027】以上の状態において指令(F)のもとに再
起動指令が入力されると、未だ両位相が一致しない限
り、AND回路46の出力は“0”レベルであり、R−
Sフリップフロップ回路47の出力は“0”レベルとな
っている。つまり、再起動が行われない。
起動指令が入力されると、未だ両位相が一致しない限
り、AND回路46の出力は“0”レベルであり、R−
Sフリップフロップ回路47の出力は“0”レベルとな
っている。つまり、再起動が行われない。
【0028】その後、カウンタ33のカウント値がラッ
チ回路43の保持カウント値と同じ値になったとき、つ
まり両位相が一致すると、NOT回路45の出力が
“1”となり、AND回路46から図2(I)に示すよ
うな両位相一致検出信号が出力され、フリップフロッピ
回路47から図2(J)に示す如く再起動タイミング信
号が出力され、GB回路28に与えられる。
チ回路43の保持カウント値と同じ値になったとき、つ
まり両位相が一致すると、NOT回路45の出力が
“1”となり、AND回路46から図2(I)に示すよ
うな両位相一致検出信号が出力され、フリップフロッピ
回路47から図2(J)に示す如く再起動タイミング信
号が出力され、GB回路28に与えられる。
【0029】その結果、インバータ8の出力電圧はマイ
ナス側に変化し、その後、コンパレータ回路36の出力
変化{図2(D)参照}によってインバータ8の出力電
圧はゼロ電圧となる。つまり、GB指令時と再起動時に
発生するインバータ8の出力電圧のプラス側とマイナス
側との間の継続時間がバランスし、従来アンバランスに
よって発生していた昇圧用変圧器9の直流偏磁が抑制で
きる。
ナス側に変化し、その後、コンパレータ回路36の出力
変化{図2(D)参照}によってインバータ8の出力電
圧はゼロ電圧となる。つまり、GB指令時と再起動時に
発生するインバータ8の出力電圧のプラス側とマイナス
側との間の継続時間がバランスし、従来アンバランスに
よって発生していた昇圧用変圧器9の直流偏磁が抑制で
きる。
【0030】従って、以上のような実施の形態によれ
ば、再起動位相検出回路42であるロジック回路群によ
り、GB指令時に保持した位相情報に基づき、再起動指
令時にカウンタ33の出力からインバータ8の出力電圧
がプラス側とマイナス側において不均一とならない再起
動位相を選択し、再起動を実行するので、負荷であるイ
オン源で頻発する短絡に対してGB−再起動を繰り返し
ても、インバータ8の出力電圧のプラス側とマイナス側
が均一に制御され、昇圧用変圧器9の直流偏磁を発生せ
ずにインバータ8の安定な運転を継続できる。
ば、再起動位相検出回路42であるロジック回路群によ
り、GB指令時に保持した位相情報に基づき、再起動指
令時にカウンタ33の出力からインバータ8の出力電圧
がプラス側とマイナス側において不均一とならない再起
動位相を選択し、再起動を実行するので、負荷であるイ
オン源で頻発する短絡に対してGB−再起動を繰り返し
ても、インバータ8の出力電圧のプラス側とマイナス側
が均一に制御され、昇圧用変圧器9の直流偏磁を発生せ
ずにインバータ8の安定な運転を継続できる。
【0031】(第2の実施の形態)図3は本発明に係わ
るインバータゲート制御回路の他の実施形態を示す構成
図である。なお、同図において図1,図6,図7と同一
部分には同一符号を付してその詳しい説明は省略し、以
下、特に異なる部分について説明する。
るインバータゲート制御回路の他の実施形態を示す構成
図である。なお、同図において図1,図6,図7と同一
部分には同一符号を付してその詳しい説明は省略し、以
下、特に異なる部分について説明する。
【0032】この制御回路31は、再起動位相検出手段
42として、図1に示すロジック回路に代えてシーケン
スコントローラ50を設け、GB指令入力時のインバー
タ位相情報を記憶し、この記憶された位相情報をもとに
再起動時の位相を選択し、再起動タイミング信号を発生
する構成である。
42として、図1に示すロジック回路に代えてシーケン
スコントローラ50を設け、GB指令入力時のインバー
タ位相情報を記憶し、この記憶された位相情報をもとに
再起動時の位相を選択し、再起動タイミング信号を発生
する構成である。
【0033】このシーケンスコントローラ50は、信号
(F)の指令内容に応じた制御信号を出力する制御部5
1と、信号(F)によるGB指令を受けて制御部51か
ら発生される書込みアクセスに基づいて位相検出用カウ
ンタ41の各桁ビットデータであるインバータ位相情報
を記憶する位相情報記憶部52と、信号(F)による再
起動指令を受けて制御部51から発生される比較用制御
信号に基づいて前記位相情報記憶部52出力である各桁
ビットデータとカウンタ33の各桁ビットデータとを突
き合わせ比較し、一致したときに起動タイミング信号を
GB回路28に送出する比較回路53とによって構成さ
れている。
(F)の指令内容に応じた制御信号を出力する制御部5
1と、信号(F)によるGB指令を受けて制御部51か
ら発生される書込みアクセスに基づいて位相検出用カウ
ンタ41の各桁ビットデータであるインバータ位相情報
を記憶する位相情報記憶部52と、信号(F)による再
起動指令を受けて制御部51から発生される比較用制御
信号に基づいて前記位相情報記憶部52出力である各桁
ビットデータとカウンタ33の各桁ビットデータとを突
き合わせ比較し、一致したときに起動タイミング信号を
GB回路28に送出する比較回路53とによって構成さ
れている。
【0034】この制御回路31の動作に関しては、第1
の実施の形態と同様な手順、つまり図2の動作タイミン
グに基づいて動作するので、ここでは第1の実施形態の
説明に譲るものとする。
の実施の形態と同様な手順、つまり図2の動作タイミン
グに基づいて動作するので、ここでは第1の実施形態の
説明に譲るものとする。
【0035】従って、この実施の形態によれば、負荷短
絡が頻発したとき、GB−再起動を繰り返すが、GB指
令を受けて制御部51が書込み指令を送出し位相情報記
憶部52に位相検出用カウンタ41のインバータ位相情
報を記憶させ、その後、再起動指令が入力されたとき、
制御部51からの比較用制御信号に基づいて比較回路5
3が位相情報記憶部52出力である位相情報とカウンタ
33からのインバータ8の位相とを比較し、一致したと
きに起動タイミング信号を発生するので、第1の実施形
態と同様にインバータ8の出力電圧のプラス側とマイナ
ス側とが均一に制御され、昇圧用変圧器9の直流偏磁を
発生せずにインバータの運転を安定に継続できる。
絡が頻発したとき、GB−再起動を繰り返すが、GB指
令を受けて制御部51が書込み指令を送出し位相情報記
憶部52に位相検出用カウンタ41のインバータ位相情
報を記憶させ、その後、再起動指令が入力されたとき、
制御部51からの比較用制御信号に基づいて比較回路5
3が位相情報記憶部52出力である位相情報とカウンタ
33からのインバータ8の位相とを比較し、一致したと
きに起動タイミング信号を発生するので、第1の実施形
態と同様にインバータ8の出力電圧のプラス側とマイナ
ス側とが均一に制御され、昇圧用変圧器9の直流偏磁を
発生せずにインバータの運転を安定に継続できる。
【0036】(第3の実施の形態)図4は本発明に係わ
るインバータゲート制御回路の更に他の実施形態を示す
構成図である。なお、同図において図1,図3,図6,
図7と同一部分には同一符号を付してその詳しい説明は
省略し、以下、特に異なる部分について説明する。
るインバータゲート制御回路の更に他の実施形態を示す
構成図である。なお、同図において図1,図3,図6,
図7と同一部分には同一符号を付してその詳しい説明は
省略し、以下、特に異なる部分について説明する。
【0037】この制御回路31は、再起動位相検出手段
42として、図1に示すロジック回路に代えてマイコン
またはパソコン(以下、コンピュータと総称する)60
を設け、GB指令入力時のインバータ位相情報を記憶さ
せ、この記憶された位相情報をもとに再起動時の位相を
選択し、再起動タイミング信号を発生する一連の動作を
ソフトウエア的に処理する構成である。
42として、図1に示すロジック回路に代えてマイコン
またはパソコン(以下、コンピュータと総称する)60
を設け、GB指令入力時のインバータ位相情報を記憶さ
せ、この記憶された位相情報をもとに再起動時の位相を
選択し、再起動タイミング信号を発生する一連の動作を
ソフトウエア的に処理する構成である。
【0038】このコンピュータ60は、位相検出用カウ
ンタ41の各桁ビットデータである位相情報を受け取る
第1のインタフェース61と、カウンタ33から出力さ
れるインバータ8の位相を受け取る第2のインタフェー
ス62と、後記する図5に示す一連の処理手順を規定す
るプログラムメモリ63と、このメモリ63のプログラ
ムに従って所定の処理を実行するCPUで構成された位
相検出処理部64と、位相検出用カウンタ41の位相情
報を記憶する位相情報記憶部65と、指令(F)を取り
込む入力ポート66と、再起動タイミング信号を出力す
る出力ポート67とによって構成されている。
ンタ41の各桁ビットデータである位相情報を受け取る
第1のインタフェース61と、カウンタ33から出力さ
れるインバータ8の位相を受け取る第2のインタフェー
ス62と、後記する図5に示す一連の処理手順を規定す
るプログラムメモリ63と、このメモリ63のプログラ
ムに従って所定の処理を実行するCPUで構成された位
相検出処理部64と、位相検出用カウンタ41の位相情
報を記憶する位相情報記憶部65と、指令(F)を取り
込む入力ポート66と、再起動タイミング信号を出力す
る出力ポート67とによって構成されている。
【0039】次に、本発明に係わる制御回路の動作につ
いて説明するが、その動作手順は第1の実施の形態と同
様であるので、その基本的な動作は第1の実施の形態の
説明に譲り、ここでは特に両カウンタ33,41の出力
からGB指令および再起動指令後の再起動タイミング信
号を出力する例のみについて図5を参照して説明する。
いて説明するが、その動作手順は第1の実施の形態と同
様であるので、その基本的な動作は第1の実施の形態の
説明に譲り、ここでは特に両カウンタ33,41の出力
からGB指令および再起動指令後の再起動タイミング信
号を出力する例のみについて図5を参照して説明する。
【0040】位相検出処理部64は、動作が開始する
と、メモリ62のプログラムに従って不要データを削除
したり、所要の初期状態に設定する初期化処理を行った
後(S1)、入力ポート66を介してGB指令が入力さ
れた否かを判断する(S2)。ここで、GB指令が入力
されたと判断されたとき、位相検出用カウンタ41の各
桁ビットデータである位相情報を第1のインタフェース
61を介して取込み、バッファである位相情報記憶部6
5に書込む(S3)。
と、メモリ62のプログラムに従って不要データを削除
したり、所要の初期状態に設定する初期化処理を行った
後(S1)、入力ポート66を介してGB指令が入力さ
れた否かを判断する(S2)。ここで、GB指令が入力
されたと判断されたとき、位相検出用カウンタ41の各
桁ビットデータである位相情報を第1のインタフェース
61を介して取込み、バッファである位相情報記憶部6
5に書込む(S3)。
【0041】しかる後、位相検出処理部64は、入力ポ
ート66を介して再起動指令が入力されたか否かを判断
し(S4)、入力されている場合には、位相情報記憶部
65の位相情報と第2のインタフェース62を介して取
り込むカウンタ33の各桁ビットデータである位相とを
比較し、両位相が一致するか否かを調べる(S5)。
ート66を介して再起動指令が入力されたか否かを判断
し(S4)、入力されている場合には、位相情報記憶部
65の位相情報と第2のインタフェース62を介して取
り込むカウンタ33の各桁ビットデータである位相とを
比較し、両位相が一致するか否かを調べる(S5)。
【0042】ここで、両位相が一致した場合には出力ポ
ート67を介して再起動タイミング信号を出力し(S
6)、GB回路38に送出する。
ート67を介して再起動タイミング信号を出力し(S
6)、GB回路38に送出する。
【0043】その結果、図2に示す動作タイミングに示
すように、GB指令時に保持した位相情報に基づき、再
起動指令時にカウンタ33の出力からインバータ8の出
力電圧がプラス側とマイナス側で不均一とならない再起
動位相を選択し、再起動タイミング信号を発生するの
で、負荷であるイオン源で頻発する短絡に対してGB−
再起動を繰り返しても、インバータ8の出力電圧のプラ
ス側とマイナス側が均一に制御され、昇圧用変圧器9の
直流偏磁を発生せずにインバータ8,ひいては負荷3の
運転を継続できる。
すように、GB指令時に保持した位相情報に基づき、再
起動指令時にカウンタ33の出力からインバータ8の出
力電圧がプラス側とマイナス側で不均一とならない再起
動位相を選択し、再起動タイミング信号を発生するの
で、負荷であるイオン源で頻発する短絡に対してGB−
再起動を繰り返しても、インバータ8の出力電圧のプラ
ス側とマイナス側が均一に制御され、昇圧用変圧器9の
直流偏磁を発生せずにインバータ8,ひいては負荷3の
運転を継続できる。
【0044】なお、本発明は、上記実施の形態に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変形
して実施できる。
れるものでなく、その要旨を逸脱しない範囲で種々変形
して実施できる。
【0045】
【発明の効果】以上説明したように本発明によれば、負
荷短絡時、GB指令−再起動の連続繰返しが行われた場
合でも、昇圧用変圧器に直流偏磁を発生させずにインバ
ータの安定運転を確保することができる。
荷短絡時、GB指令−再起動の連続繰返しが行われた場
合でも、昇圧用変圧器に直流偏磁を発生させずにインバ
ータの安定運転を確保することができる。
【図1】 本発明に係るインバータゲート制御回路の一
実施の形態を示す構成図。
実施の形態を示す構成図。
【図2】 図1に示すインバータゲート制御回路の動作
タイミングを説明する図。
タイミングを説明する図。
【図3】 本発明に係るインバータゲート制御回路の他
の実施形態を示す構成図。
の実施形態を示す構成図。
【図4】 本発明に係るインバータゲート制御回路の更
に他の実施形態を示す構成図。
に他の実施形態を示す構成図。
【図5】 図4に示す回路の動作を説明するタイムチャ
ート。
ート。
【図6】 本発明回路を適用する加速電源の全体構成
図。
図。
【図7】 従来のインバータゲート制御回路の構成図。
【図8】 図7に示すインバータゲート制御回路の動作
タイミングを説明する図。
タイミングを説明する図。
1…交流電源 3…負荷(イオン源) 6…コンバータ 8…インバータ 9…昇圧用変圧器 10…ダイオード整流器 21,27…分圧器 31…インバータゲート制御回路 32…発信器 33…カウンタ(第1の計数手段) 41…位相検出用カウンタ(第2の計数手段) 42…再起動位相検出回路 50…シーケンスコントローラ 60…コンピュータ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5H007 AA17 BB00 CA05 CC32 DB01 DB07 EA02 FA03 FA05 FA13 FA16 GA05 5H730 AA19 AS00 BB21 BB57 CC21 DD06 EE01 FD01 FD11 FF02 FF06 FF09 FG05 XC12 XX03 XX15 XX42
Claims (4)
- 【請求項1】 交流電源の交流電圧を直流電圧に変換す
る第1の直流電圧変換回路と、この変換回路の出力電圧
を任意周波数の交流電圧に変換するインバータと、この
インバータの出力電圧を昇圧する昇圧用変圧器と、この
変圧器の出力電圧を直流電圧に変換して負荷に供給する
第2の直流電圧変換回路とを有し、この負荷の短絡時に
前記インバータのゲートブロック(以下,GBと略称す
る)指令−再起動指令を繰り返し発生する加速電源にお
いて、 信号発生源から発生される前記インバータの前記任意周
波数の基準信号を第1計数手段で計数し、この計数値デ
ータから被比較用信号を作成し、この被比較信号と前記
第2の直流電圧変換回路の出力電圧および予め定める基
準電圧の差信号との大小を比較し、前記インバータのゲ
ート制御信号を出力するインバータ制御系と、 前記信号発生源から発生される基準信号を位相情報とし
て計数する第2の計数手段と、前記GB指令入力時に前
記第2の計数手段の位相情報を保持し、前記再起動指令
が入力されたとき、保持された位相情報と前記第1の計
数手段の計数値データである位相とを比較し、一致した
とき再起動タイミング信号を出力し前記ゲート制御信号
を出力させる再起動位相検出手段とを有するインバータ
再起動制御系とを備え、 前記インバータの出力信号であるプラス側出力およびマ
イナス側出力の継続時間をバランスさせることを特徴と
するインバータゲート制御回路。 - 【請求項2】 再起動位相検出手段は、前記GB指令を
受けたとき前記第2の計数手段の出力である位相情報を
保持する第1の論理回路と、このラッチ回路の位相情報
と前記第1の計数手段から出力される位相とを比較し両
位相の一致を検出する第2の論理回路と、前記再起動指
令を受け、かつ、前記論理回路から位相一致の検出信号
を受けたとき、再起動タイミング信号を出力する第3の
論理回路とからなる論理回路群で構成したことを特徴と
する請求項1記載のインバータゲート制御回路。 - 【請求項3】 再起動位相検出手段は、前記GB指令お
よび前記再起動指令を受けて記憶制御信号および比較用
制御信号を出力する制御部と、この制御部から記憶制御
信号を受けたとき前記第2の計数手段の出力である位相
情報を記憶する位相情報記憶手段と、前記制御部から再
起動指令を受けたとき前記位相情報記憶手段の位相情報
と前記第1の計数手段から出力される位相とを比較し一
致したとき再起動タイミング信号を出力する比較回路と
を備えたことを特徴とする請求項1記載のインバータゲ
ート制御回路。 - 【請求項4】 再起動位相検出手段は、前記GB指令の
有無を判断するGB判断手段と、この判断手段によって
GB有りと判断されたとき、前記第2の計数手段の出力
である位相情報を記憶する位相情報記憶手段と、前記再
起動指令の有無を判断する起動指令有無判断手段と、こ
の判断手段によって再起動指令有りと判断されたとき前
記前記位相情報記憶手段の位相情報と前記第1の計数手
段から出力される位相とを比較し一致したとき再起動タ
イミング信号を出力する再起動時判断手段とを備えたこ
とを特徴とする請求項1記載のインバータゲート制御回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28285099A JP2001112247A (ja) | 1999-10-04 | 1999-10-04 | インバータゲート制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28285099A JP2001112247A (ja) | 1999-10-04 | 1999-10-04 | インバータゲート制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001112247A true JP2001112247A (ja) | 2001-04-20 |
Family
ID=17657890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28285099A Pending JP2001112247A (ja) | 1999-10-04 | 1999-10-04 | インバータゲート制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001112247A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114963A (ja) * | 2009-11-27 | 2011-06-09 | Panasonic Corp | インバータ制御方法およびインバータ制御加工装置 |
WO2014038013A1 (ja) * | 2012-09-05 | 2014-03-13 | 株式会社京三製作所 | 直流電源装置、直流電源装置の制御方法 |
JP2017189082A (ja) * | 2016-04-07 | 2017-10-12 | エルエス産電株式会社Lsis Co., Ltd. | インバータ |
CN116938017A (zh) * | 2023-06-05 | 2023-10-24 | 广州菲利斯太阳能科技有限公司 | 一种防止电池异常导致反复重启的方法及*** |
-
1999
- 1999-10-04 JP JP28285099A patent/JP2001112247A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114963A (ja) * | 2009-11-27 | 2011-06-09 | Panasonic Corp | インバータ制御方法およびインバータ制御加工装置 |
WO2014038013A1 (ja) * | 2012-09-05 | 2014-03-13 | 株式会社京三製作所 | 直流電源装置、直流電源装置の制御方法 |
JP5557407B1 (ja) * | 2012-09-05 | 2014-07-23 | 株式会社京三製作所 | 直流電源装置、直流電源装置の制御方法 |
TWI472269B (zh) * | 2012-09-05 | 2015-02-01 | Kyosan Electric Mfg | 直流電源裝置、直流電源裝置之控制方法 |
US9160240B2 (en) | 2012-09-05 | 2015-10-13 | Kyosan Electric Mfg. Co., Ltd. | DC power supply device, and control method for DC power supply device |
JP2017189082A (ja) * | 2016-04-07 | 2017-10-12 | エルエス産電株式会社Lsis Co., Ltd. | インバータ |
US9979333B2 (en) | 2016-04-07 | 2018-05-22 | Lsis Co., Ltd. | Inverter |
CN116938017A (zh) * | 2023-06-05 | 2023-10-24 | 广州菲利斯太阳能科技有限公司 | 一种防止电池异常导致反复重启的方法及*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9853564B2 (en) | Synchronous rectifier and control circuit thereof | |
TW528944B (en) | A processing system and method of resetting a plurality of processing modules | |
JP2001112247A (ja) | インバータゲート制御回路 | |
KR950025545A (ko) | 데이타 처리장치 | |
US7882334B2 (en) | Processor pipeline architecture logic state retention systems and methods | |
JPH0833328A (ja) | スイッチング電源 | |
JPS58112478A (ja) | インバ−タの制御回路 | |
JP2000014144A (ja) | スイッチング電源装置 | |
US11368320B2 (en) | Mining machine and method for limiting computing power | |
JPH08214585A (ja) | モータ制御装置 | |
US6594162B2 (en) | Inverter device | |
US7813410B1 (en) | Initiating spread spectrum modulation | |
JPH08251931A (ja) | Pwm信号生成装置 | |
JPS63816B2 (ja) | ||
US10440859B1 (en) | Volume control device suitable for uninterruptible power system | |
JPH10271829A (ja) | 汎用インバータ用整流回路 | |
JPH0949859A (ja) | 停電検出回路 | |
JP2705311B2 (ja) | マイクロコンピュータ | |
JP2000114936A (ja) | ディジタル三角波波形発生装置 | |
JPH0667207B2 (ja) | 電力変換器の制御装置 | |
JPH09114540A (ja) | クロック発生装置 | |
JPS6242217A (ja) | リセツト回路 | |
JPH0759393A (ja) | 拾い上げ待機時間の決定方法 | |
JP2794442B2 (ja) | 電源装置 | |
KR890003479B1 (ko) | 마이콤의 순간 정전 대비 방법 |