JP2001109128A - リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置 - Google Patents

リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置

Info

Publication number
JP2001109128A
JP2001109128A JP28893199A JP28893199A JP2001109128A JP 2001109128 A JP2001109128 A JP 2001109128A JP 28893199 A JP28893199 A JP 28893199A JP 28893199 A JP28893199 A JP 28893199A JP 2001109128 A JP2001109128 A JP 2001109128A
Authority
JP
Japan
Prior art keywords
pattern data
pattern
light exposure
charged particle
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28893199A
Other languages
English (en)
Inventor
Jiro Yamamoto
治朗 山本
Akiyoshi Shigeniwa
明美 茂庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28893199A priority Critical patent/JP2001109128A/ja
Publication of JP2001109128A publication Critical patent/JP2001109128A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam

Abstract

(57)【要約】 【課題】光露光に適したパターンと、不適切なパターン
を分離して光露光パターンデータと荷電粒子描画パター
ンデータを生成するリソグラフィ用パターンデータ生成
方法を提供すること。 【解決手段】設計パターンデータを入力し(st1)、
設計パターンデータのエネルギー線が照射される領域が
所定幅W1以上か、設計パターンデータのエネルギー線
が照射される領域とこれに隣接する他の領域との間隔が
所定幅S1以上の少なくとも一方の条件を満たすパター
ンを光露光用パターンデータとして設計パターンデータ
から抽出し(st7、5)、設計パターンデータから抽
出された光露光パターンデータを除去して荷電粒子描画
パターンデータを抽出する(st6)リソグラフィ用パ
ターンデータ生成方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路や
液晶パネル製造等に用いるリソグラフィ用パターンデー
タ生成方法、それを用いた半導体装置の製造方法及び半
導体装置の製造方法に使用する半導体製造装置に関す
る。
【0002】
【従来の技術】半導体集積回路等のパターン形成には、
リソグラフィ技術が用いられており、その潜像形成には
光、電子線等が使われている。この内電子線リソグラフ
ィは、点ビームによる塗りつぶし、或いはせいぜい数μ
m×数μm程度のパターンをつなげてウェハ上のレジス
トに描画するものであり、その微細加工性は期待できる
ものの、スループットの点で量産技術としては不向きで
ある。
【0003】一方、光リソグラフィは、透光部と遮光部
からなる拡大マスクに露光光を照射し、レンズで縮小し
て拡大マスクに描かれたパターン形状をウェハ上のレジ
ストに転写する。一回の露光で、20mm×20mm程
度の領域のパターン形成が可能であり、スループットが
高い点から広く量産に使われている。しかし、近年要求
される加工寸法は露光光の波長以下となり、遮光部と全
て同位相の透光部で構成されるバイナリマスクの解像限
界以下となってきている。
【0004】この解像限界は、hλ/NAで表すことが
できる。ここでλは露光光源の波長、NAはレンズの開
口数であり、hはプロセスに依存する定数であり、バイ
ナリマスクを使用する場合には0.6程度である。例え
ば、NA=0.65、波長λ=248nmとするとき解
像限界及び分離解像限界は230nmとなり、それ未満
の寸法のパターンは十分な精度で形成することができな
いといった問題が生じる。
【0005】このように、電子線描画の低スループット
の問題と光露光の解像性の問題を解決する方法として、
同一レジストに光露光と電子線描画の両方で潜像形成を
行なった後に現像処理をしてパターンを形成する方法
(同一レジスト内ミックス アンドマッチ)が、マイク
ロエレクトニック エンジニアリング 27巻(199
5)231〜234頁(Microelectroni
c Engineering,vol.27(199
5)pp.231〜234)に記載されている。上記論
文では、線幅の細いパターンを電子線描画で、それ以外
を光露光で潜像を形成し、電子線描画と光露光の境界部
分は重複して潜像形成を行なっている。また、光露光で
形成するパターンと電子線描画で形成するパターンの分
類方法については、特開平1−293613号公報に記
載されている。特開平1−293613号公報では、共
通な各種機能ブロックのパターンを光露光で処理し、各
回路毎に固有なパターンを電子線描画で処理することが
記載されている。
【0006】一方、要求加工寸法の微細化に光リソグラ
フィで対応するための方法として、位相シフト技術があ
る。位相シフト技術には、隣合った透光部に位相差を与
えることにより解像度を向上させるレベンソン型位相シ
フト技術や、従来の遮光部に位相差のある半透明膜を用
いるハーフトーン型位相シフト技術等がある。前記のレ
ベンソン型位相シフト技術においては、位相差を与える
薄膜(シフタ)をどの透光パターンに設けるかを決定す
る自動位相割当システムが特開平5−341498号公
報、特開平6−308714号公報に記載されている。
レベンソン型位相シフトは解像性の向上効果が高く、プ
ロセスに依存する定数hを見かけ上半分にすることが可
能となる。従って、バイナリマスクの場合で、h=0.
6であったが、レベンソン型位相シフト用いることによ
ってh=0.3にまで向上させることができ、解像性を
高めることが可能となる。しかし、与えられた設計パタ
ーンに対して位相割当を行なうと、パターンのレイアウ
トによっては位相割当矛盾が生じる場合がある。ここ
で、位相割当矛盾箇所とは、近接する透光部でありなが
ら同位相が割り当てられてしまう箇所をいう。例えば、
図2に示すように、遮光部1の中に透光パターンpt
1、pt2、pt3が互いに他の2つの透光パターンと
解像限界未満の距離で近接しているような場合を指す。
位相配置矛盾をなくすためには、パターン設計上の制約
が発生し、設計が困難となる場合が多い。
【0007】この問題に対して、特開平4−15581
2号公報には、位相シフト技術の微細加工性と高スルー
プット性を生かし、さらに設計上の制限を大幅に解消す
る方法が記載されている。特開平4−155812号公
報は、位相シフト技術を用いた微細パターン露光と、位
相割当矛盾箇所の電子線描画を組み合わせて、パターン
を形成する方法を提示している。
【0008】
【発明が解決しようとする課題】上記、マイクロエレク
トニック エンジニアリング記載の従来技術は、一定寸
法以下の細線部のみ抽出して電子線描画をしていること
を述べており、また、特開平1−293613号公報で
は、パターンの機能別に光露光/電子線描画を分けるこ
とを述べているものの、パターンのスペース部寸法や下
層の段差形状を考慮した光露光に不適切なパターンの抽
出については記載されていない。また、光露光/電子線
描画の合わせについては、電子線描画領域と光露光領域
を一定幅だけ重ねるとあり、パターン幅等の違いによる
潜像の縮み量の変化等を考慮しておらず、不要なデータ
の増大や必要以上に重ねて描画、露光をするために生じ
るパターン寸法変動を防ぐ方法は記載されていない。
【0009】また、特開平5−341498号公報は、
位相割当矛盾箇所を設計者に対して提示するに留め、そ
の解決方法については述べていない。また、特開平6−
308714号公報では、位相割当矛盾箇所に対してパ
ターン変形という形を取っており、当初に設計者が入力
した設計したパターンと異なる形状がウエハ上に実現さ
れることになる。また、特開平4−155812号公報
では、パターン形成の製造プロセスについて記載されて
いるものの、自動データ作成については記載されていな
い。
【0010】本発明の第1の目的は、光露光に適したパ
ターンと、不適切なパターンを分離して光露光パターン
データと荷電粒子描画パターンデータを生成するリソグ
ラフィ用パターンデータ生成方法を提供することにあ
る。
【0011】本発明の第2の目的は、位相シフト技術を
用いたパターン形成に用いる光露光用のマスクの位相割
当に矛盾が生じる場合にそれを解消するリソグラフィ用
パターンデータ生成方法を提供することにある。
【0012】本発明の第3の目的は、光露光と荷電粒子
描画を行なう半導体製造装置を提供することにある。
【0013】本発明の第4の目的は、上記のリソグラフ
ィ用パターンデータ生成方法を用いた半導体装置の製造
方法を提供することにある。
【0014】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明のリソグラフィ用パターンデータ生成
方法は、設計パターンデータの入力工程と、設計パター
ンデータのエネルギー線が照射される領域が所定幅W1
以上か、設計パターンデータのエネルギー線が照射され
る互いに隣接する領域の間隔が所定幅S1以上の少なく
とも一方の条件を満たすパターンを光露光用パターンデ
ータとして設計パターンデータから抽出する光露光パタ
ーン抽出工程と、設計パターンデータから抽出された光
露光パターンデータを除去して荷電粒子描画パターンデ
ータを抽出する荷電粒子描画パターン抽出工程とを行な
うようにしたものである。
【0015】この荷電粒子描画パターン抽出工程の後
に、抽出された荷電粒子描画パターンデータを拡大する
拡大工程と、拡大された荷電粒子描画パターンデータと
設計パターンデータの共通部分を抽出する抽出工程と、
抽出された共通部分を荷電粒子描画パターンデータに付
加し、修正された荷電粒子描画パターンデータとする修
正工程を設けてもよい。
【0016】また、上記第1の目的を達成するために、
本発明のリソグラフィ用パターンデータ生成方法は、設
計パターンデータの入力工程と、設計パターンデータの
エネルギー線が照射される領域が所定幅W1以上、か
つ、設計パターンデータのエネルギー線が照射される互
いに隣接する領域であって、その間隔が所定幅S1未満
であるパターンを第1のパターンデータとして設計パタ
ーンデータから抽出する抽出工程と、第1のパターンデ
ータを拡大し、拡大された第1のパターンデータと設計
パターンデータとに基づいて光露光パターンデータを抽
出する光露光パターン抽出工程と、設計パターンデータ
から抽出された光露光パターンデータを除去して荷電粒
子描画パターンデータを抽出する荷電粒子描画パターン
抽出工程とを行なうようにしたものである。
【0017】上記の抽出工程は、設計パターンデータを
拡大し、枠取り演算し、縮小して得られたパターンから
設計パターンデータを除去して行なうことが好ましい。
【0018】上記のいずれの場合も所定幅W1及び所定
幅S1は、h及びkをいずれも定数とするとき、 W1=h×(露光光波長)/(露光装置のレンズ開口
数) S1=k×(露光光波長)/(露光装置のレンズ開口
数) で与えられ、位相シフト技術を用いない場合、定数hの
値は、0.5≦h≦0.8の範囲、定数kの値は、0.
5≦k≦0.8の範囲とすることが好ましい。
【0019】また、上記第1の目的を達成するために、
本発明のリソグラフィ用パターンデータ生成方法は、設
計パターンデータの入力工程と、設計パターンデータの
エネルギー線が照射される互いに隣接する領域の間隔が
所定幅S1以上であるパターンを光露光用パターンデー
タとして設計パターンデータから抽出する光露光パター
ン抽出工程と、設計パターンデータから抽出された光露
光パターンデータを除去して荷電粒子描画パターンデー
タを抽出する荷電粒子描画パターン抽出工程とを行なう
ようにしたものである。
【0020】上記の光露光パターン抽出工程は、設計パ
ターンデータを拡大し、枠取り演算し、縮小して得られ
た第1のパターンから設計パターンデータを除去して第
2のパターンを抽出し、第2のパターンに隣接する上記
領域を第3のパターンとして抽出し、設計パターンデー
タから第3のパターンを除去して行なうことが好まし
い。この拡大、縮小で得られた第1のパターンは、設計
パターンデータと同じ大きさにすることが必要である。
【0021】この場合、所定幅S1は、kを定数とする
とき、 S1=k×(露光光波長)/(露光装置のレンズ開口
数) で与えられ、定数kの値を0.5≦k≦0.8の範囲と
することが好ましい。
【0022】また、上記第2の目的を達成するために、
本発明のリソグラフィ用パターンデータ生成方法は、設
計パターンデータの入力工程と、設計パターンデータの
エネルギー線が照射される領域が所定幅W2以下、か
つ、設計パターンデータのエネルギー線が照射される互
いに隣接する領域の間隔が所定幅S1以上であるパター
ンを光露光用パターンデータとして設計パターンデータ
から抽出する光露光パターン抽出工程と、光露光用パタ
ーンデータにより得られる各開口部に位相差を与えるよ
うに、2種類の位相を割り当てる位相割当工程と、設計
パターンデータから抽出された光露光パターンデータを
除去して荷電粒子描画パターンデータを抽出する荷電粒
子描画パターン抽出工程とを行なうようにしたものであ
る。
【0023】また、上記の光露光パターン抽出工程は、
設計パターンデータを拡大し、枠取り演算し、縮小し、
さらに拡大して設計パターンデータと同じ大きさのパタ
ーンデータとし、設計パターンデータがパターンデータ
と一致する領域を抽出するようにすることが好ましい。
【0024】上記所定幅W2及び所定幅S1は、g及び
kをいずれも定数とするとき、 W2=g×(露光光波長)/(露光装置のレンズ開口
数) S1=k×(露光光波長)/(露光装置のレンズ開口
数) で与えられ、定数gの値を0.25≦g≦0.4の範
囲、定数kの値を0.25≦k≦0.4の範囲とするこ
とが好ましい。
【0025】また、上記第2の目的を達成するために、
本発明のリソグラフィ用パターンデータ生成方法は、設
計パターンデータの入力工程と、設計パターンデータの
エネルギー線が照射される領域が所定幅W1以上で、か
つ、上記エネルギー線が照射される互いに隣接する領域
の間隔が所定幅S1以下である部分が少なくとも一部に
存在する1対の領域を抽出する工程と、1対の領域の一
方の領域と他方の領域に位相差を与えるように2種類の
位相を割当てる位相割当工程と、位相割当結果に矛盾が
生じた2つの領域を検出する矛盾箇所検出工程と、検出
された2つの領域の間のパターンを拡大し、設計パター
ンデータと拡大されたパターンとに基づいて、光露光パ
ターンデータと荷電粒子描画パターンデータを抽出する
パターン抽出工程とを行なうようにしたものである。
【0026】上記パターン抽出工程は、設計パターンデ
ータから拡大されたパターンを除去して光露光パターン
データとし、設計パターンデータと拡大されたパターン
の一致する領域を抽出して荷電粒子描画パターンデータ
とすることが好ましい。また、設計パターンデータから
光露光パターンデータを除去して荷電粒子描画パターン
データとしてもよい。また、上記2種類の位相を割当て
は、一つにつながる上記領域に1種類の位相を割当てる
ようにすればよい。
【0027】この場合、上記所定幅W1及び所定幅S1
は、h及びkをいずれも定数とするとき、 W1=h×(露光光波長)/(露光装置のレンズ開口
数) S1=k×(露光光波長)/(露光装置のレンズ開口
数) で与えられ、定数hの値は、0.25≦h≦0.4の範
囲、定数kの値は、0.25≦k≦0.4の範囲とする
ことが好ましい。
【0028】また、上記第2の目的を達成するために、
本発明のリソグラフィ用パターンデータ生成方法は、設
計パターンデータの入力工程と、設計パターンデータの
エネルギー線が照射される領域が所定幅W1以上で、か
つ、上記エネルギー線が照射される互いに隣接する領域
の間隔が所定幅S1以下である部分を抽出する抽出工程
と、この領域を所定幅S1以下である部分に対応して分
割する分割工程と、この分割された領域の一つと、これ
と所定幅S1以下の間隔で隣接する他の分割された領域
とに位相差を与えるように2種類の位相を割当てる位相
割当工程と、位相割当結果に矛盾が生じた領域を検出す
る矛盾箇所検出工程と、検出された矛盾が生じた領域の
間のパターンを拡大し、設計パターンデータと拡大され
たパターンとに基づいて、光露光パターンデータと荷電
粒子描画パターンデータを抽出するパターン抽出工程と
を行なうようにしたものである。矛盾が生じた領域であ
って設計パターンデータと一致する領域(未割当ての分
割された領域)も荷電粒子描画パターンデータに加える
ようにしてもよい。
【0029】この場合、上記所定幅W1及び所定幅S1
は、h及びkをいずれも定数とするとき、 W1=h×(露光光波長)/(露光装置のレンズ開口
数) S1=k×(露光光波長)/(露光装置のレンズ開口
数) で与えられ、定数hの値は、0.25≦h≦0.4の範
囲、定数kの値は、0.25≦k≦0.4の範囲とする
ことが好ましい。
【0030】また、上記第1の目的を達成するために、
本発明のリソグラフィ用パターンデータ生成方法は、設
計パターンデータと下層レイアウトのパターンデータの
入力工程と、下層レイアウトのパターンデータから段差
部領域を表わす段差パターンデータを生成する段差パタ
ーンデータ生成工程と、段差パターンデータと設計パタ
ーンデータに基づいて荷電粒子描画パターンデータを抽
出する荷電粒子描画パターン抽出工程と、設計パターン
データから抽出された荷電粒子描画パターンデータを除
去したパターンを抽出する光露光パターン抽出工程とを
行なうようにしたものである。設計パターンデータの入
力は、上記の段差パターンデータ生成工程の後であって
も差し支えない。
【0031】上記荷電粒子描画パターン抽出工程は、段
差パターンデータを拡大又は縮小し、拡大又は縮小され
た段差パターンデータと設計パターンデータとの一致す
る部分を抽出するようにすることが好ましい。さらに、
上記荷電粒子描画パターン抽出工程は、段差パターンデ
ータと設計パターンデータとの一致する部分を抽出する
ようにすることも好ましい。上記の拡大又は縮小は、荷
電粒子描画又は光露光される試料上で、−2μmから2
μm(ただし0μmは除く)の範囲になるようにするこ
とが好ましい。
【0032】さらにまた、上記荷電粒子描画パターン抽
出工程は、上記段差パターンデータを拡大又は縮小して
第2の段差パターンデータとし、第2の段差パターンデ
ータを上記の段差パターンデータよりも縮小又は拡大し
て第3の段差パターンデータとし、第2の段差パターン
データ、第3の段差パターンデータ及び設計パターンデ
ータとの一致する部分を抽出するようにすることも好ま
しい。この場合、段差パターンデータを拡大したとき
は、第2の段差パターンデータを上記の段差パターンデ
ータよりも縮小し、逆に段差パターンデータを縮小した
ときは、第2の段差パターンデータを上記の段差パター
ンデータよりも拡大することが必要である。さらに、縮
小は、荷電粒子描画又は光露光される試料上で、−2μ
mから2μmの範囲になるようにすることが好ましい。
このとき一方は、0μmであってもよいが、他方は、0
μmであってはならない。
【0033】また、上記第1の目的を達成するために、
本発明のリソグラフィ用パターンデータ生成方法は、設
計パターンデータと下層レイアウトのパターンデータの
入力工程と、下層レイアウトのパターンデータから所望
の値を越える幅の凹型のパターンデータを抽出する抽出
工程と、凹型のパターンデータを拡大して段差パターン
データを生成する段差パターンデータ生成工程と、段差
パターンデータと上記設計パターンデータに基づいて荷
電粒子描画パターンデータを抽出する荷電粒子描画パタ
ーン抽出工程と、設計パターンデータから抽出された荷
電粒子描画パターンデータを除去し、光露光パターンデ
ータを抽出する光露光パターン抽出工程とを行なうよう
にしたものである。
【0034】以上述べた荷電粒子描画パターンデータに
より得られた荷電粒子描画パターンと、光露光パターン
データにより得られた光露光パターンとの接続する又は
近接する領域については、次ぎのように処理してもよ
い。
【0035】すなわち、荷電粒子描画パターンデータに
より得られた荷電粒子描画パターンと、光露光パターン
データにより得られた光露光パターンとの接続する領域
とを抽出し、領域と接する光露光パターンを荷電粒子描
画パターン内に延長し、修正された光露光パターンデー
タとしてもよい。この光露光パターンの荷電粒子描画パ
ターン内への延長は、上記の領域と接する光露光パター
ンのその部分の幅に応じて延長することが好ましい。ま
た、この延長は、上記の領域と接する光露光パターンの
その部分の幅より小さい幅の凸部を光露光パターンの先
端に加えて行なうことが好ましい。
【0036】また、荷電粒子描画パターンデータにより
得られた荷電粒子描画パターンと、光露光パターンデー
タにより得られた光露光パターンとの接続する領域を抽
出し、この領域と接する荷電粒子描画パターンを光露光
パターン内に延長し、修正された荷電粒子描画パターン
データとしてもよい。荷電粒子描画パターンの光露光パ
ターン内への延長は、上記の領域と接する荷電粒子描画
パターンのその部分の幅より小さい幅の凸部を荷電粒子
描画パターンの先端に加えて行なうことが好ましい。
【0037】また、荷電粒子描画パターンデータにより
得られた荷電粒子描画パターンと、光露光パターンデー
タにより得られた光露光パターンとが近接する領域を抽
出し、この近接する領域の光露光パターンと荷電粒子描
画パターンの境界から所望の範囲の光露光パターンの位
置する領域を第1のメッシュに分割し、境界から所望の
範囲の荷電粒子描画パターンの位置する領域を第1のメ
ッシュと同じ大きさの第2のメッシュに分割し、境界か
ら所望の範囲の外側の荷電粒子描画パターンの位置する
領域を第1及び第2のメッシュより大きな第3のメッシ
ュに分割し、それぞれのメッシュ内の光露光パターンと
荷電粒子描画パターンの面積率を計算し、所望の第2の
メッシュ内の荷電粒子描画の照射量を、その周囲の第2
のメッシュの荷電粒子描画の照射量と、周囲の第2のメ
ッシュに隣接する第1のメッシュの光露光の照射量とに
基づいて補正してもよい。
【0038】また、荷電粒子描画パターンデータにより
得られた荷電粒子描画パターンと、光露光パターンデー
タにより得られた光露光パターンとが近接する領域を抽
出する工程と、近接する領域の光露光パターンと荷電粒
子描画パターンの境界から所望の範囲の荷電粒子描画パ
ターンの位置する領域を所望の大きさのメッシュに分割
し、メッシュ内の荷電粒子描画パターンの面積率を計算
し、面積率が所望の値を越えるとき、メッシュの大きさ
を拡大し、再度メッシュ内の荷電粒子描画パターンの面
積率を計算することを繰り返す工程とを行なうようにし
たものである。
【0039】また、上記第3の目的を達成するために、
本発明の半導体製造装置は、第1のエネルギー線を照射
する手段の複数個、第1のエネルギー線を照射された被
処理試料に第1の熱処理を施す手段の複数個、第1のエ
ネルギー線と異なるエネルギーの第2のエネルギー線を
照射する手段の複数個、第2のエネルギー線を照射され
た被処理試料に第2の熱処理を施す手段の複数個、被処
理試料を上記各手段に搬送するための搬送手段及び被処
理試料を上記各手段のいずれに搬送するかを決定するた
めの制御手段を設けるようにしたものである。
【0040】制御手段は、上記各手段で処理中の被処理
試料の処理終了までの時間と、新たに処理する被処理試
料の上記各手段での処理時間に基づいて上記の決定を行
なうことが好ましい。また、第1のエネルギー線を荷電
粒子線とし、第2のエネルギー線を光線とすることが好
ましい。このとき制御手段は、複数の第2のエネルギー
線を照射する手段のそれぞれの固有の状態、例えば、こ
の手段を構成するレンズの歪、に基づいて、第2のエネ
ルギー線が照射される被処理試料が、照射される以前に
或いは以後に照射される第1のエネルギー線の照射条件
を補正することが好ましい。
【0041】また、上記第4の目的を達成するために、
本発明の半導体装置の製造方法は、上記のいずれか一に
記載の光露光パターンデータに基づいて光露光用マスク
を形成する工程と、光露光用マスクを用いて被処理試料
に光照射し、荷電粒子描画パターンデータ又は上記修正
された荷電粒子描画パターンデータに基づいて、被処理
試料に荷電粒子描画する工程とを行なうようにしたもの
である。光照射と荷電粒子描画はどのような順に行なっ
てもよい。
【0042】
【発明の実施の形態】以下に、本発明の実施例を述べ
る。ここではいずれの実施例においても、光露光は波長
248nm、NA0.6、σ0.5のKrFエキシマ投
影露光装置を、電子線描画は加速電圧50kVの電子線
描画装置を用いたが、他の光学条件の投影露光装置や他
の加速電圧の電子線描画装置を用いても同様に実施可能
である。また、光露光条件においては、レベンソンマス
クを用いた場合、h=0.3となり、hλ/NAから光
露光での解像限界及び分離解像限界は130nmとな
る。一方、レベンソンマスク以外のマスクを用いた場
合、h=0.6となることから解像限界及び分離解像限
界は250nmとなる。このように定数hは使用するプ
ロセスや或いはレジスト特性により大幅に変化する。
【0043】(実施例1)ここでは、ゲート加工の工程
を用いて、光露光では解像困難な細線の形成を電子線描
画装置で行なう場合を述べる。エネルギー線照射領域を
表わすパターンp1、p2で構成される設計パターンデ
ータd1を図3に示す。設計パターンd1は、パターン
p1の幅が150nm、その他の部分のパターンp2で
は幅が250nm以上で、パターン間隔は全て300n
m以上となっている。用いる投影露光装置の波長が24
8nm、NAが0.6であることから、Crマスクを用
いた光露光での解像限界及び分離解像限界は約250n
mとなる。このことから250nm以上の幅のパターン
は光露光で潜像形成を行い、250nmより小さいパタ
ーンは電子線描画で潜像形成を行なうこととした。
【0044】そのデータ生成を図1のフローチャートに
従って行なう。まず、設計パターンデータ入力st1で
入力された設計パターンデータd1から、図1のst7
の処理で光露光で解像可能なパターンを抽出する。ここ
ではパターン間隔がいずれも光露光で分離解像可能な寸
法(間隔S1以上)なので、250nm以上(幅W1以
上)というパターン幅の条件のみを満たすパターンを抽
出し、光露光マスクパターンデータ生成st5で光露光
用マスクパターンデータd2を生成した。次に、入力し
た設計パターンデータd1から光露光用マスクパターン
データd2を除去して250nmより細いパターンp1
を求めた。ここで用いた電子線描画装置には合わせずれ
の可能性として最大30nmあるので、この合わせずれ
を防ぐため、パターンp1を最大合わせずれ量の30n
mだけ拡大したパターンp3を求め、パターンp3から
なるパターンデータと設計パターンデータd1との共通
領域となるパターンp4を荷電粒子描画データd4とし
て、荷電粒子描画データ生成st6で生成した。
【0045】また、合わせずれ防止のもう一つの方法と
して、パターンp1をパターンp2と接続している部分
でパターンp2の存在する方向、ここではパターンp1
の長手方向に延長する図形演算処理を行ない、図4のよ
うなパターンp5をパターンp1に付加して荷電粒子描
画データを生成してもよい。
【0046】次に、このように光露光領域と荷電粒子描
画領域に分割されたパターンデータにより、それぞれパ
ターン転写を行ない、パターンを形成した結果を図48
に示す。まず、イオン打ち込みにより形成した高濃度不
純物層4801上にゲート酸化膜として酸化シリコン膜
を形成した。さらに、CVD(化学気相成長)法を用い
て多結晶シリコン膜4802が形成された。ここまでは
通常のトランジスタの製造方法と同じである。
【0047】次に多結晶シリコン膜4802上に住友化
学製の化学増幅系ネガ型レジストNEB22を0.30
μmの厚さに回転塗布し、第1の熱処理を100℃、2
分間行ないレジスト層4803とした。さらに電子線描
画装置にて8μC/cm2の照射量で選択的に照射し、
レジスト中に第1の酸発生部を形成後、第2の熱処理を
100℃、2分間行ない、第1のレジスト反応部480
4を生じさせた。ここで電子線で描画する領域は、予め
パターン分割された図3のp4のの領域を描画した。
【0048】次に第2のエネルギー線として光露光装置
であるKrFエキシマレーザステッパーにより、マスク
を用いて20mJ/cm2の露光量にて露光した。この
ときマスクは図3のp2のパターンデータに従い、予め
作成しておき、このマスクにより遮光されていない領域
を通過するエキシマレーザ光によりレジスト中に第2の
酸発生部を形成させ、第3の熱処理工程を95℃、2分
間行なうことにより、第2のレジスト反応部4805を
形成させた。ここで、第3の熱処理工程の温度は第2の
熱処理工程の温度より低くすることによって、第1のレ
ジスト反応部への影響を少なくしている。しかし、第3
の熱処理工程を行なうことによって、第1のレジスト反
応部の感度が向上するため、予め第1のエネルギー線照
射の電子線照射の照射量を、通常の第2の熱処理工程の
みのときの10μC/cm2より少なくすることによっ
て最適化することができる。
【0049】さらにテトラメチルアンモニウムハイドロ
オキサイドの2.38%水溶液に浸積することによっ
て、レジストパターン4806を形成した。このレジス
トパターン4806をマスクにして、ドライエッチング
を行ない、レジストを除去することによって、図3のd
1の設計パターン通りのパターン4807を形成するこ
とが可能になった。以後の工程は通常の半導体装置の製
造方法に基づき工程を進めることによって半導体装置を
形成することができた。
【0050】(実施例2)ここでは素子分離の工程を用
いて、光露光では解像不可能な描画領域の間隔が細い箇
所に電子線描画を行なう場合を述べる。図45のフロー
チャートに従い、本実施例を説明する。図5の設計デー
タd6のように、大エネルギー線照射領域p6、p7に
挟まれた幅100nmの細線部分を含むパターンをポジ
型レジストで形成する場合を考える。波長248nm、
NA0.6の露光装置で分離解像可能なスペースの最小
寸法は約250nmである。そこで、250nmより狭
い幅の細いパターン間のみを抽出して電子線描画をする
ことにした。
【0051】まず、パターン間隔が250nm以上のパ
ターンを抽出するために以下の処理を行なった。st4
501で設計パターンデータd6を入力し、次ぎにst
4502で入力された設計パターンデータd6を250
/2nmだけ拡大したパターンを求め、st4503で
枠取り図形演算を行ない、パターンp9、p10からな
るパターンデータd7を求めた。さらに、st4504
でパターンデータd7を250/2nmだけ縮小したパ
ターンデータd8を求め、st4505でこれから設計
パターンデータd6を除去し、250nm以下の領域と
してパターンp13を得た。
【0052】次に、st4506でパターンp13を2
50/2nmだけ拡大したパターンp14を求めた。こ
こで、拡大寸法を250/2nmとしたのは、光露光パ
ターンの間隔を250nm以上とするためであり、も
し、設計時の最小間隔が分かっていれば、(250−
(設計時最小間隔))/2を拡大寸法とすればよい。s
t4507でパターンp14を設計データd6から除去
して、光露光マスクパターンデータd11を生成した。
電子線描画データd12は、st4508でパターンデ
ータd10と設計パターンデータd6の共通領域を求め
ることにより得られ、パターンp18、p19のように
なる。
【0053】以上の処理で求めた、電子線描画データを
用いた電子線描画工程でポジレジストRE−5000P
(日立化成;商品名)を塗布したウェハ上に電子線描画
データd12を電子線描画装置で潜像を形成し、さらに
マスクパターンデータd11を基に作成したマスクを用
いての光露光により潜像を形成し、現像処理を行なって
設計されたパターンをウェハ上に形成することができ
た。
【0054】(実施例3)ここでは、実施例2と同じ素
子分離のパターンで、一続きのパターンを光露光と電子
線描画とに分割しない場合について述べる。
【0055】図46のフローチャートに従い、本実施例
を説明する。図6に示す実施例2と同じ設計パターンデ
ータについて実施例2と同様に、st4601で設計パ
ターンデータd6を入力し、st4602で250/2
nm拡大パターンを求め、st4603で枠取り図形演
算を行い、st4604で250/2nm縮小したパタ
ーンデータd8を求める。次にst4605でこれを設
計パターンデータd6と共通領域P8を抽出することに
よって図6に示す光露光用マスクパターンd14を得
た。さらにst4606で設計パターンデータd6から
これを除去し、電子線描画データd13を得た。
【0056】本実施例では一続きのパターンを同一のエ
ネルギー線で描画した。これは異なるエネルギー線を用
いた場合に合わせ誤差が生じ、半導体装置の性能を低下
させる可能性がある。そのため一続きのパターンを同一
のエネルギー線を用いて照射することによって、そのよ
うな可能性を低減することが可能となる。本実施例では
特に合わせ誤差の影響を小さくすることに有効であっ
た。
【0057】(実施例4)ここではゲート層を加工する
際、密集した細いパターンは位相シフト技術を用いた光
露光で形成し、孤立した細いパターンは電子線描画で形
成する場合について述べる。
【0058】図47のフローチャートに従い、本実施例
を説明する。図7に示すように、エネルギー線照射領域
を定義した設計データd15の中に、幅180nmのパ
ターンp20、p21が180から200nmの間隔で
並んでいる領域と、幅190nmのパターンp24と幅
250nmのパターンp23が隣接パターンと600n
m以上離れて並んでいる領域がある場合を考える。密集
パターン領域は隣接パターンの間に180度の位相差を
設ける位相シフト露光を用いれば、幅190nmのパタ
ーンでもKrF、NA=0.6の装置を用いても十分な
フォーカス裕度をもって形成可能である。しかし、孤立
パターンは、幅は密集パターンよりも太いが、隣接パタ
ーンがないため位相シフト効果が得られずフォーカス裕
度が小さくなってしまう。そこで、190nm以下の幅
のパターンのうち隣接パターンとの距離が500nm以
上となる部分を抽出して電子線描画データとした。その
手順は以下のようになる。
【0059】まず、st4701で設計パターンデータ
d15を入力し、st4702でそのパターンを500
/2nmだけ拡大し、st4703で枠取り演算を行な
い、パターンデータd16を得た。次に、st4704
でパターンデータd16を(500/2+190/2)
nmだけ縮小して、パターンデータd17を求めた。さ
らに、st4705でパターンデータd17を190/
2nmだけ拡大し、パターンデータd18を求め、st
4706でパターンデータd18と設計パターンデータ
d15の共通パターンを抽出して光露光で形成するマス
クパターンデータd19とした。さらにst4707で
パターンデータd19について、500nm以下に近接
するパターン間に位相配置を行なって、位相シフトマス
クデータを求めた。また、st4708で電子線描画デ
ータd20を設計パターンデータd15からパターンデ
ータd19を除去して求めた。
【0060】以上の処理で求めた、電子線描画データd
20を用いた電子線描画による潜像を形成し、マスクパ
ターンデータd19を基に作成した位相シフトマスク用
いた光露光により潜像を形成し、その後の現像処理によ
り設計されたパターンをウェハ上に形成することができ
た。
【0061】(実施例5)ここではASIC(Applicat
ion Specific Integrated Circuit)でのパターンを用
いて、レベンソン型位相シフトマスクによる光露光と電
子線描画の組み合わせの内、一続きの透光部に一つの位
相を割り当てる場合を、図8に示すパターンを例に説明
する。
【0062】また、ここでは光露光は波長248nm、
NA0.6、σ0.5のKrFエキシマ投影露光装置を
用いていることから、レベンソン型位相シフトマスクを
用いた場合h=0.3となり、hλ/NAから光露光で
の解像限界及び分離解像限界は、レベンソン型位相シフ
トマスク以外では260nmのところ、130nmとな
る。本実施例では光露光で解像困難である130nm以
下のパターンは発生しないよう設計し、ほとんど全ての
パターンを光露光で行なう。また、レベンソン型位相シ
フトマスクを用いても解像性向上の効果が低いパターン
については電子線描画でパターンを行なう。このように
最小設計ルールを光露光での解像限界130nm以上と
することにより、光露光でほとんどのパターンを形成す
ることが可能となることから、電子線描画領域が少なく
なり、より高い生産性を上げることが可能となる。例え
ば、半導体装置の回路を設計する際に特別な制約なしに
パターンを形成することが可能となる。
【0063】図9に処理のフローチャートを示す。ま
ず、st1(設計パターンデータ入力)で、設計された
パターンを読み込む。次に、st2(近接パターンペア
抽出)で任意の2つの透光パターンの最短距離を計算
し、その距離が所定寸法L(バイナリマスクでの解像限
界寸法)以下であるパターンのペアの全てを求める。図
8に示した8つの透光パターン(pt4〜pt11)を
入力すると、250nm以下のスペースを挟んで近接す
るパターンの組み合わせが図10のように抽出された。
この11個の近接ペアに対して任意の順での位相割当
を、st3(位相割当)で行なう。ここでは、対向辺長
が長い近接ペアからの位相割当を行い、0度の位相をパ
ターン2としてpt4、pt6、pt8、pt10に、
180度の位相をパターン3としてpt5、pt7、p
t9、pt11へ割り当てた(図11)。次に、st4
(矛盾箇所抽出)で、近接ペアとなるパターンの組み合
わせでありながら、同位相が割り当てられてしまった透
光パターンの間のパターンを図11に示す矛盾箇所er
1、er2として抽出した。
【0064】st5(光露光パターンデータ生成)で
は、矛盾箇所er1、er2に接するパターンpt10
とpt4、及びpt10とpt6の間隔が250nm以
上となるパターンを生成する。すなわち、矛盾箇所er
1、er2を250/2nmだけ拡大したパターンer
1’、er2’(図12参照)を入力設計パターンデー
タ(図8)から除去することにより図13に示すような
パターンを得た。ここで、拡大幅を一律に250/2n
mとしたのは、個々の矛盾箇所のパターン幅を求めてそ
れぞれ拡大幅を変えたり、最小の矛盾箇所パターン幅を
求めるのは時間がかかるからである。図13のパターン
は光露光で潜像形成を行なうパターンであり、図13の
パターン形状データに位相割当情報を付加して位相シフ
トマスク作成データとした。
【0065】次に、矛盾箇所の拡大パターンer1’、
er2’と入力設計パターン(図8)との共通部分を、
st6(荷電粒子描画データ生成)で抽出し、図14に
示す電子線描画パターンeb1、eb2、eb3、eb
4を電子線描画データとした。
【0066】光露光パターンデータ生成st5で生成し
たデータ(図13のマスクパターンデータ)を用いて位
相シフトマスクを作成し、これを用いて投影露光装置で
レジストを塗布したウェハに潜像を形成した。さらに、
荷電粒子描画データ生成st6で生成した電子線描画パ
ターンeb1、eb2、eb3、eb4(図14参照)
を電子線描画装置で描画した。以上、光露光と電子線描
画の2つのプロセスで潜像形成をした後に現像処理を行
ない、入力設計パターンをウェハ上に形成することがで
きた。なお、ここでは光露光を先に行なったが、電子線
描画を先に行なってから光露光を行なっても同様のパタ
ーンを形成することができた。
【0067】さらに、荷電粒子描画データ生成st6に
おいて、図15に示すように、一度生成した電子線描画
パターンeb1、eb2、eb3、eb4を光露光と電
子線描画との合わせずれ量を考慮した大きさ20nmだ
け拡大したパターンeb1’、eb2’、eb3’、e
b4’を作成し、設計パターンとの重なりパターンeb
1”、eb2”、eb3”、eb4”を生成してこれを
電子線描画に用いた場合には、光露光部と電子線描画部
の境界部で合わせずれが起きた場合の細りを防ぐことが
できた。
【0068】(実施例6)ここでは、ASICのパター
ンを用いて、レベンソン型位相シフトマスクによる光露
光と電子線描画の組み合わせの内、一続きの透光部パタ
ーンを複数に分割して位相を割り当てる場合を、図16
に示すパターンを例に説明する。本実施例でも光露光で
解像困難である130nm以下のパターンは発生しない
よう設計した。
【0069】図24に処理のフローチャートを示す。ま
ず、st1(設計パターンデータ入力)で、設計された
パターンデータを読み込む。次に、st11(近接辺ペ
ア抽出)で250nm以下の遮光部を挟んで近接する辺
(部分辺)のペアを抽出する。図16のパターンでは、
図17に示すように入力パターンの部分辺である近接辺
li1〜li26を求め、13組の近接辺ペアを得た。
さらに、st12(パターン分割)では、近接辺li1
〜li26以下の長さの辺で入力パターンを分割すると
ともに各近接辺がどの分割パターンに含まれるかを求め
る。ここでの例では、図17で得られた近接辺li1〜
li26を用いて、図18に示すように分割パターンp
p1〜pp29が得られた。
【0070】次に、近接辺ペアとそれを含む分割パター
ンの関係から近接している分割パターンの組み合わせを
st2(近接パターンペア抽出)で行なう。すなわち、
図19の組み合わせが得られた。この結果を元に、分割
パターンペアへの位相割当をst13(近接パターン位
相割当)で行なう。ここでは実施例5と同様に近接辺長
が長い順に位相を決定したが、その他の方法で位相を決
定しても構わない。分割パターンに対する位相割当結果
は、図20に示すように、分割パターンpp1、pp
3、pp5、pp7、pp16、pp17、pp18、
pp19、pp23、pp28に0度の位相が、分割パ
ターンpp9、pp11、pp12、pp13、pp1
4、pp20、pp21、pp24、pp25、pp2
6、pp27に180度の位相が割当てられた。
【0071】上記近接辺を含む分割パターン間での位相
割当矛盾箇所及び未割当の分割パターンへの位相割当時
に生じる矛盾箇所を、st4(矛盾箇所抽出)で抽出す
る。ここでの例では、まず、st13(近接パターン位
相割当)の結果の中で矛盾箇所パターンer5、er6
を得た。また、位相未割当の分割パターンpp2、pp
4、pp6、pp8、pp10、pp15、pp22、
pp29のうち、pp2、pp4、pp6、pp29は
接する分割パターンに0度の位相が割当ててあるので0
度の位相を、分割パターンpp10、pp22は接する
分割パターンに180度の位相が割当てられているの
で、180度の位相を割当てた。分割パターンpp8と
pp15は、接する分割パターンに0度と180度の位
相が割当てられているので、位相矛盾パターンer7、
er8とした。(図21)次に、光露光パターンデータ
生成st5において、位相矛盾パターンを入力設計デー
タから除去して位相シフトマスクデータを作成する。近
接パターンへの位相割当時に発生した矛盾箇所パターン
er5、er6に対しては、実施例5と同様に矛盾箇所
パターンer5、er6を250/2nmだけ拡大して
入力設計パターンから除去した。さらに、位相矛盾パタ
ーンer7、er8を入力設計パターンから除去し、図
22のようなパターンを得た。
【0072】さらに、荷電粒子描画データ生成st6
で、入力設計パターン(図16)から図22に示したよ
うな光露光パターンデータを除去し、得たパターンを3
0nmだけ拡大し、さらに入力設計パターンとの共通領
域のパターンを電子線描画データeb5、eb6、eb
7、eb8を作成した(図23参照)。ここで、上記3
0nmの拡大幅は、光露光と電子線描画の間の合わせず
れ量と、180度位相差のある透光パターン間に生じる
遮光部の広がりを考慮して定めた値である。
【0073】以上の処理で求めた、電子線描画データを
用いた電子線描画工程でレジストを塗布したウェハ上に
潜像を形成し、さらに光露光パターンデータを元に作成
した位相シフトマスクを用いて光露光により潜像を形成
し、現像処理を行なって設計されたパターンをウェハ上
に形成することができた。
【0074】(実施例7)ここでは、配線層の工程を用
いて、光露光のみでパターン転写を行なった場合、焦点
深度が不足する下層段差部を下層パターンデータから抽
出し、電子線描画で行なう場合を述べる。
【0075】図26(a)に示す下層パターンp30の
形状に作られた下層構造物の上に図26(b)に示すパ
ターンp31の形状のレジストパターンを形成する場合
である。このような構造は、特に多層配線を行なう際に
生じる。
【0076】図27(a)は、図26(a)の線分AB
での断面図に相当し、図26(b)に示す状態であっ
て、基板10上に形成された、下層パターンp30の形
状の下層構造物5の上に被加工膜8を0.05μm堆積
させ、レジスト4を0.7μm塗布した場合である。図
27(a)のように、下層の段差0.3μmの影響によ
りレジスト4の厚さも部分的に変動する。図27(a)
のレジスト4に光露光を行なった場合、下層にパターン
がある領域とない領域とで焦点位置が異なる。その結
果、下層にパターンがある領域に焦点位置を設定した場
合、下層にパターンがない領域は焦点深度の不足により
パターンを形成することができなくなる。逆に下層にパ
ターンがない領域に焦点位置を設定した場合、下層にパ
ターンのある領域のパターンを形成することができなく
なる。このような場合、下層パターン構造物がある領域
とない領域とで、光露光領域と電子線照射領域に分割す
ることにより所望のパターンを得ることが可能となる。
これは電子線描画では光露光法と比較し、大きな焦点深
度が得られるためである。
【0077】図25に電子線描画/光露光パターンを分
割する処理のフローチャートを示す。まず、st20
(下層パターンデータ取り込み)で下層のパターンデー
タを取り込んだ後、st1(設計パターンデータ入力)
で設計パターンデータを取り込む。次に、st21(段
差部抽出)で下層パターンデータを基に段差が生じる領
域を抽出する。ここでは、下層パターンp30のある領
域が凸となっているので、下層パターンp30を所定値
Xとして1μm拡大して枠取り処理を行ない、図26
(b)に示す拡大された下層パターンp32を得た。こ
こでの所定値Xはレジストの膜厚、粘度、レジスト塗布
時の回転数、下層データの段差の大きさによって変化す
る。拡大して得られたパターンp32が段差を生じてい
る部分となる。
【0078】次に、st6(電子線描画データ生成)
で、図26(c)に示すように、拡大されたパターンデ
ータp32と設計パターンデータp31との重なりパタ
ーンp33を求めて電子線描画データを生成した。さら
に、st5(光露光マスクパターンデータ生成)で、設
計パターンデータから電子線描画パターンp33を除去
し、光露光パターンp34、p34aを抽出することが
できた。
【0079】以上のデータを元にパターン形成した結果
の線分ABでの断面図を図27(b)に示すと、下層構
造物5によりレジストの凹凸が大きく、光露光では高精
度なパターン転写が困難な部分のパターンp33を電子
線で描画することによりレジストパターン6を、それ以
外の平坦な部分のパターンp34、p34aを光露光す
ることによりレジストパターン7を形成できた。
【0080】以上の方法により、段差が生じても焦点不
足によるパターン未解像或いは寸法精度の低下がなくな
り、歩留まりの向上が可能となった。
【0081】また、図26(c)における光露光パター
ンp34、p34aの内、電子線描画パターンp33に
接する小さな光露光パターンp34aを抽出し、電子線
描画パターンとすることもできる。これは得られた電子
線描画パターンp33を所定値、例えばここでは0.5
μm拡大し、枠取り演算を行ない、その後0.5μm縮
小し、パターンデータp31との共通領域を取り出すこ
とによって得ることができる。このようにすることによ
って、例えば光露光領域が微細なパターンになることを
防ぐことができ、また、図26(c)のように3分割さ
れていたパターンのため電子線描画を行なう際の3ショ
ット必要であったが、図28のようにすることによって
電子線描画を1ショットですることが可能となり、スル
ープットの向上が期待できる。
【0082】(実施例8)ここでは、実施例7と同じパ
ターンであるが、下層パターンで形成される下層構造物
が凹形状である場合を述べる。図26(a)の下層パタ
ーンp30で形成される構造が溝である場合、レジスト
塗布後の線分ABでの断面形状を図29(a)に示す。
処理のフローチャートは前述の図25を用いる。下層構
造に凹形状、すなわち溝がある場合にはその内部にてレ
ジスト4の膜厚が厚くなる。そこで、レジスト4の厚膜
部分を段差部として抽出し、この領域に形成するレジス
トパターンを電子線で描画する。実施例7では、下層パ
ターンデータを所定値Xとして1μmだけ拡大していた
が、本実施例ではX=0とし、下層パターンデータp3
0をレジスト膜厚が厚くなる領域として抽出した。以
下、実施例7と同様に、下層パターンp30と設計パタ
ーンデータp31との重なり部分を電子線描画データと
し、設計パターンデータから電子線描画データを除去し
て光露光パターンとした。
【0083】以上のデータを元にパターン形成した結果
の線分ABでの断面図を図29(b)に示すと、下層構
造物5の間の溝部分のレジストパターン6を電子線描画
で、それ以外の部分のレジストパターン7を光露光で、
高精度な、良好な形状に形成できた。
【0084】(実施例9)光リソグラフィでは、段差部
分による反射光が集中してパターン寸法の変化するハレ
ーションという問題が生じる。その対策として、ハレー
ションが生じるような箇所のパターン形成に電子線描画
を行なうことが考えられる。ここでは、配線層の形成工
程に、下層パターンの輪郭部を下地段差領域、つまりハ
レーションが生じる領域として抽出し、その領域に形成
するパターンを電子線描画で形成する場合について示
す。
【0085】図30(a)に示す下層のパターンp35
の上に、図30(b)に示すパターンp39を形成す
る。図30(a)の線分CDでの断面図を図31(a)
に示す。図30(a)は、下地構造物5として銅を0.
4μm形成し、被加工膜8として酸化シリコン膜を0.
3μm堆積し、レジスト4を0.5μmの厚さに塗布し
た場合である。図31(a)の段差部を抽出するため、
パターンp35を所定値Xとして0.3μmだけ拡大し
たパターンから、パターンp35を所定値Yとして0.
3μmだけ縮小したパターンを除去したパターンp38
を抽出した(図30(b))。次に、ここでパターン形
成を行なうパターンp39とパターンp38の重なる領
域を電子線描画パターンp40とし、パターンp35か
ら電子線描画パターンp40を除去したのパターンを光
露光パターンp41とした。
【0086】以上のデータを基にパターン形成した断面
図を図31(b)に示す。段差上のレジストパターン6
を電子線描画で、それ以外の部分のレジストパターン7
を光露光で潜像形成をすることにより、ハレーションの
問題のないパターン形成が可能となった。
【0087】(実施例10)他の実施例として、下層構
造物のうち幅の細い凹型構造物は埋め込まれ、幅の太い
凹型構造物が段差として残る場合について、段差領域を
抽出し、その段差領域上に形成するレジストパターンの
みを電子線描画する方法について述べる。図44に処理
のフローチャートを示す。
【0088】下層構造上にCVD(化学気相蒸着)等に
よる被膜形成工程とそれに続くCMP(化学的機械研
磨)では、下層の凹型の溝のうち、微細な溝は埋め込ま
れて平坦になり、大きな溝部には緩やかな段差が生じ
る。そこで、配線工程で、下層パターンデータから大き
な凹部のみを段差部として抽出し、その上に形成するパ
ターンを電子線描画で行なう場合を述べる。
【0089】図32(a)に、細い溝を形成するパター
ンp42と太い溝を形成するパターンp43で構成され
る下層パターンと、ここで形成するパターンp45を示
す。図33に、線分EFでの断面構造のプロセスフロー
を示す。図33(a)では、下層のパターンp42、p
43を用いたリソグラフィ及びエッチング工程で、細い
溝と太い溝部を持つ下層構造物5が加工されている。そ
の上にCVDで被加工膜8を堆積させ(図33
(b))、その後CMPを行なった結果、図33(c)
に示すように線幅が細い溝はほとんどなくなり、ある線
幅を越える部分で溝段差が残った。ここでは、被加工膜
厚が0.2μmであったので、その2倍以下の幅、つま
り0.4μm以下の溝は完全に平坦化され段差がなくな
る。厳密にはこの段差の凹凸がなくなる溝の幅は、被加
工膜の膜厚や膜質等プロセス条件によって変わるが、通
常は2倍以下の幅としてよい。
【0090】ここまでで形成された構造の段差部分を抽
出する方法を示す。予め、st4401で図32(a)
の下層のパターンp42、p43を入力する。次ぎにs
t4402で平坦化される溝の最大幅の1/2(ここで
は、0.2μm)だけ縮小し、さらにst4403で先
の縮小寸法だけ拡大してパターンp43のみを抽出し
た。始めの縮小処理で幅0.2μm以下の溝はなくな
り、さらに拡大することにより元の幅0.2μmを越え
る溝が抽出できた。
【0091】さらに次のプロセスで第2の被加工膜9を
堆積させ、レジスト4を塗布した結果の断面図を図33
(d)に示す。段差の残る溝の周辺で緩やかな膜厚変化
が起き、実質段差部が広がったようになる。このことを
考慮するため、st4404でパターンp43を0.1
μmだけ拡大して得たパターンp44を段差領域とし
て、形成するパターンp45のうち、パターンp44上
に形成する部分を荷電粒子描画パターンとし、その他の
部分のパターンは光露光で形成する。すなわち、st4
405で設計パターンデータを入力し、st4406で
荷電粒子描画パターンを生成し、st4407で、設計
パターンデータから荷電粒子描画パターンを除去して光
露光マスクパターンを生成する。
【0092】パターン形成後の断面図を、図33(e)
に示す。レジストパターン6は電子線描画で、レジスト
パターン7は光露光により形成した。
【0093】本実施例では、下層のパターンデータとし
て、入力されているパターンデータの領域が溝領域であ
った。本実施例とは逆に、下層パターンデータを表わす
領域が凸になっている場合も同様の処理で、太いパター
ン部のみが段差領域として検出される。
【0094】(実施例11)本実施例では、光露光・電
子線描画領域のパターン寸法に応じて、光露光パターン
のマスク寸法及び電子線描画パターンデータを延長する
方法について説明する。本実施例による方法は、連続す
るパターンを光及び電子線の異なるエネルギー線を用い
て同一レジスト上にパターンを形成する場合に有効であ
る。
【0095】図34(a)は理想的に合わせずれがない
場合を示す。しかし、多くの場合は、異なるエネルギー
線照射方法によってパターン転写を行なっているため、
層間合わせ誤差等の影響によって接続ずれが生じる。図
34(b)は、パターンの分離が生じた場合を示し、図
34(c)は、パターンの重複が生じた場合を示す。
【0096】このような接続ずれが生じたとしても不良
が生じないようにするため、図35に示すように、光露
光を行なう領域のマスクデータを設計データより長く設
計するマスクパターン延長部20を設ける。図35で
は、高精度な接続が可能となるように、光露光パターン
の電子線描画領域側への延長寸法を光露光パターンの幅
に応じて変化させた。これは、光露光によるパターン
は、設計寸法が細くなるに従ってパターン先端部の縮み
量が大きくなるためである。単純に同じ長さだけパター
ンを伸ばしたのみでは、細いパターンの接続部で断線が
起きたり、太いパターンの接続部ではパターン太りが起
きてしまう。特にこの傾向は、光露光を行なう波長が短
くなった場合、顕著となる。図36に示すような光露光
部パターン寸法と延長幅の関係を参照して、パターン延
長量を変化させることにより、接続ずれの問題を低減し
た高精度なパターンを形成することが可能となる。すな
わち、図36に見られるように、光露光部パターン寸法
が0.5μmまで細くなってもパターン延長量は同じで
よいが、0.5μmよりも細くなるに従ってパターン延
長量は単調に増加させることが好ましい。
【0097】(実施例12)前記実施例では、単純に光
露光領域のパターンを延長したのみであるが、突起物を
設けることも効果がある。突起物をつけた場合の例を図
37を用いて説明する。図34(c)に示した接続ずれ
が二つのエネルギー線照射が重複する方向にずれた場合
に、単純にパターンを延長した合わせでは、電子線描画
部と光露光部の重なり部のパターンが太くなり、隣接す
るパターンとくっ付いてしまうことがある。特に光露光
/電子線描画接続部でパターンが密集している場合に問
題となる。その場合、図37に示しているように、光露
光/電子線描画接続部での光露光部のパターンを延長す
る部分を突起物21とすることによって、パターンの重
複部分を少なくし、この問題を低減することが可能とな
る。この突起物21の形状の代表例を図38にあげる。
このうち図38(a)、(b)にあげる形状が特に有効
であった。
【0098】(実施例13)本実施例では、光露光/電
子線描画領域の接続部での接続方法において、電子線描
画領域のパターンデータを光露光領域に延長する方法を
述べる。図39に示しているように光露光/電子線描画
領域の接続部で、電子線描画領域のパターンデータを光
露光領域内に延長することによって、接続ずれが生じて
も断線が生じない。延長パターンの形状は、電子線描画
領域のパターンそのまま延長しても、また、電子線描画
領域の幅よりも細い凸型の形状を光露光領域内に延長し
てもいずれでも構わないが、ここでは凸型の突起物を使
用した。後者の方法によって、光露光・電子線との両方
のエネルギー線が照射されることによって、パターン寸
法の幅が太くなることを防ぐことができる。
【0099】電子線描画においては、図38(a)に示
しているような凹型の突起物の場合には可変矩形型の電
子線描画装置を用いた場合に、ショット数を通常の描画
より2ショット増加させなければならないが、凸型の場
合には1ショット増加するのみである。このように凸型
にすることによってショット数の増加を最小限にするこ
とが可能であり、かつ接続ずれに対する効果も高かっ
た。
【0100】(実施例14)本実施例では、光露光領域
と荷電粒子領域の近接部分での近接効果補正(照射量補
正)について図40を用いて説明する。従来の電子線描
画装置の近接効果補正は、描画領域を所定の小領域(メ
ッシュ)に分割を行ない、そのメッシュの中での描画パ
ターン面積を計算し、自メッシュ(ある一つのメッシ
ュ)とその周囲9個の近接メッシュ間でパターン面積密
度の補間処理を行ない、予め用意した設定値に従ってメ
ッシュ内の照射量を変化させることにより近接効果補正
を行なっている(例えば特開昭59−139625)。
この方法は、面積密度マップを用いた近接効果補正とし
て、現在広く使用されている。
【0101】同一レジスト層の一部に光露光領域がある
場合には、光露光による電子線描画領域への近接効果を
考慮した電子線描画領域の近接効果補正が必要である。
電子線描画で通常用いられる20〜50kVの加速電圧
では、近接効果の及ぶ範囲が十数μmとなるが、光露光
では2〜3μm以下の領域となる。また、光露光では近
接効果の及ぶ範囲内で近接効果の度合いの変化が激しく
なる。そこで、光露光領域でのパターン面積の計算を行
なうメッシュ寸法を小さくし、かつその光露光の近接効
果の及ぶ範囲内の電子線描画領域のメッシュ寸法を小さ
くした。
【0102】すなわち、図40(a)に示すように、光
露光/電子線描画領域境界から2μm以内の領域(光露
光/電子線描画の両方の領域)では、パターン面積の計
算を行なうメッシュ寸法を0.2μm、光露光/電子線
描画領域境界から2μm以上離れた電子線描画領域では
電子線描画のみの場合のメッシュ寸法と同程度の5μ
m、光露光/電子線描画領域境界から2μm以上離れた
光露光領域では面積計算を行なわないことにした。な
お、図40(b)は、図40(a)光露光/電子線描画
領域境界から2μm以内の領域の拡大図である。
【0103】各メッシュ内でパターン面積率の計算を行
った後、5μm角メッシュの電子線描画領域では、通常
の電子線描画の近接効果補正と同様に電子線描画領域内
の影響のみを考慮して各メッシュの照射量を決定した。
一方、0.2μm角メッシュの電子線描画領域では、電
子線描画領域内の影響のみの近接効果補正量と、0.2
μm角メッシュの光露光領域の近接効果補正量の総合値
から照射量を決定した。
【0104】以上の方法で、電子線照射領域と光露光領
域との近接部分での過剰照射又は照射量不足によるパタ
ーン変形等は見られず、寸法精度の高いパターンを形成
することが可能となった。
【0105】(実施例15)本実施例では、パターン設
計後、光露光用データと、電子線描画データとに分割を
行なう際に、他のエネルギー線による近接効果の影響が
生じにくい設計にする方法について図41のフローチャ
ートを用いて説明する。
【0106】まず、光露光・電子線描画領域境界抽出s
t22で、光露光領域と電子線描画領域の境界領域を探
し出す。次に、抽出領域の面積率計算st23で、電子
線描画領域における光露光/電子線描画境界付近でのパ
ターン面積率を求める。このとき全体の面積率を求めて
もよいが、計算時間の短縮のため、境界付近、ここでは
電子線描画領域での光露光領域から10μm以内の領域
の面積率を求めた。また、電子線描画領域の面積率を求
めるときのメッシュは5μm角とした。次に、st24
で電子線描画領域の面積率が40%を超えるか判定し、
超えた場合にはst25で異常を表示し、st26で所
定の値、ここでは5μm電子線描画領域の面積を拡大
し、さらにst23に戻って電子線描画領域の面積率を
新たに計算を行なう。これを面積率が40%を下回るま
で繰り返す。或いは電子線描画領域の面積率が40%を
超えた場合には設計者に分かるように表示し、設計者自
身によって電子線描画領域の拡大を行なってもよい。
【0107】以上の方法で、光露光領域での電子線描画
による近接効果の影響を低減することができる。電子線
描画領域での近接効果は、加速電圧にもよるが数10μ
mにも影響が及ぶ。しかし、距離が離れるに従いその影
響は小さくなる。また、この近接効果の影響は描画を行
なう面積率にも大きく依存し、面積率が大きいほど近接
効果の影響が大きくなる。このため、本実施例のように
ある描画面積率より低い領域でパターンの接続を行なう
ことにより、電子線描画による光露光領域への近接効果
の影響を低減することができる。
【0108】本実施例では電子線描画による光露光領域
への影響の低減のみ行なったが、電子線描画領域での光
露光による影響の低減を行なうため、光露光領域の電子
線描画領域に近接した所定の領域の面積率を求め、同様
にある面積率を超えた設計、或いは分割が行なわれた場
合設計者に表示をするようにしてもよい。
【0109】(実施例16)図42を用いて本発明の半
導体製造装置について説明する。また、図43はその処
理のフローチャートである。図42に示すように、本装
置は、第1のウェハ保持台11と、第1のエネルギー線
照射部12として電子線描画部と、第2のエネルギー線
照射部14としてKrFエキシマレーザステッパ(逐次
移動型転写部)と、室温から300℃まで可変の熱処理
部13及び15、第2のウェハ保持台17、それぞれの
処理を連続して行なうための搬送部16それぞれの処理
を管理するための制御部18にて構成されている。
【0110】第1のエネルギー線照射部12の電子線描
画部は、KrFキシマレーザステッパで転写することが
困難な領域を描画する。例えば、描画されるパターン領
域は実施例1から11によって規定されたパターンであ
る。一方、第2のエネルギー線照射部14のKrFエキ
シマレーザは、予め設計されたマスクを用いることによ
ってパターン転写を行なう。そして制御部18によっ
て、搬送部16を用いてウェハ保持台11から第1のエ
ネルギー線照射部12、熱処理部13、第2のエネルギ
ー線照射部14、熱処理部15、ウェハ保持台17へと
搬送される。また制御部18では、各処理部の集中管理
及び終了時間を予測し、被処理基板の分配を行なう。特
に、各処理間での処理待ち時間が一定時間以下となるよ
うに、第1のエネルギー線照射部に被加工基板の搬送の
開始を行なう。このような装置構成にすることによっ
て、特に第1のエネルギー線照射によってレジスト内に
発生した酸が第1の熱処理を経て、第2の熱処理工程を
行なうまでの時間を短縮、あるいは所定時間にすること
が可能となる。こうすることによって、処理速度の異な
る光・電子線の同一層の混用を行なう方法でも、化学増
幅型レジストで特に問題になる引き置き時間を短縮、或
いは一定とすることが可能となり、寸法精度の高いパタ
ーンを形成することが可能となる。
【0111】また、図42に示すように、本実施例では
複数の第1のエネルギー線照射部、複数の熱処理部、複
数の第2のエネルギー線照射部を設けた。熱処理工程で
は、第1の熱処理部で行なう温度と第2の熱処理部で行
なう温度が異なることが多く、また、レジストの種類、
特にエネルギー線照射部が現像液に対し溶解するポジ
型、逆に溶解しなくなるネガ型の2種類があるため、一
台の熱処理部では温度変更が頻繁に行なわれることとな
り、スループットの低下、温度制御性が低くなる等の問
題が生じる。しかし複数台設けることによってこの問題
は解決される。また、第1のエネルギー線照射部として
電子線、第2のエネルギー線照射部としてKrFエキシ
マレーザステッパを本実施例では用いた。電子線照射部
による処理速度はKrFエキシマレーザステッパの処理
速度よりも遅い。そのため、一台のステッパに複数台の
電子線照射部を設けることによって単位時間当たりの処
理速度を高めることができ、かつ各エネルギー線照射部
での稼働率を高めることが可能となる。さらにここでは
第2のエネルギー線照射部であるステッパを2台設置し
た。これはステッパの処理時間は設計データによらずほ
ぼ一定の処理時間で処理することが可能であるが、電子
線照射部の処理時間は設計データによって大きく変化す
るため、例えば電子線照射部2台の処理時間がステッパ
1台の処理時間より早くなることもあり得る。そのた
め、ステッパを複数台設けることによってこの問題は解
決される。
【0112】一方、このように複数の電子線照射部と複
数のステッパが設置した場合、いずれかの装置が処理待
ちの状態となり稼働率の低下が生じる。その場合、各エ
ネルギー線照射部を単独で稼動させることも可能であ
る。その場合には、保持台11から直接第2のエネルギ
ー線照射部14に搬送する、或いは第1のエネルギー線
照射装置12の工程、第1の熱処理部13による熱処理
工程を行ない、ウェハ保持台17へ搬送する。このとき
の制御は予め制御部18に処理を登録することによって
可能である。
【0113】また、このとき既に割り込みステッパ露光
を行なおうとしたときで電子線描画装置にウェハがある
場合、(1)電子線描画終了時間がステッパ露光時間よ
り遅いとき;ステッパ露光を割り込み露光する、(2)
電子線描画終了時間がステッパ露光時間より早いとき;
電子線描画中ウェハがステッパ露光終了後、ステッパ露
光を行なう、ようにする。各エネルギー線照射時間の予
測はカタログ名で記憶して管理する。
【0114】また、複数のステッパを用いている場合に
は各々のステッパによりレンズ歪みによる位置合わせ精
度劣化の要因が生じる。そのため、各々のステッパ歪み
の形状にあわせて電子線によるパターンデータの変換が
行なわれる。その場合、制御部によって電子線描画前に
どのステッパで露光するか決定し、描画データにステッ
パのレンズ歪み補正データを付加する。その補正データ
は、制御部18或いは新たに外部記憶装置に予め記録し
ておき、電子線描画の際にそのデータにアクセスし補正
を行なう。こうすることによって、各ステッパレンズ歪
みに対応した電子線照射が可能となるため、合わせ精度
の向上が期待できる。
【0115】次に図43を用いて処理フローを説明す
る。本実施例では図49に示すように4つの品種が用意
され、それぞれの処理時間は予め分かっている。まず、
品種Aを投入した場合、以前描画された描画結果から、
制御部より荷電粒子描画処理、荷電粒子描画後熱処理、
光露光処理、光露光後熱処理が行なわれる情報と、さら
に各処理時間AEB、AEB-PEB、AL、AL-PEBが読み出さ
れ、各処理開始、終了時間を予測して処理を開始する
(st4301)。次にst4302にて荷電粒子描画
を行なうかどうかの選択を行なうが、品種Aは荷電粒子
描画を行なうためにYESとなり、st4303に進
む。st4303では、品種Aが本実施例での最初の処
理品種であるため、他の品種と処理装置が重なることが
なく、待ち時間なしで次の処理に進む。その後st43
05にて各荷電粒子描画装置に振り分け、st4306
にて熱処理を行なう。さらにst4307にて光露光を
行なうかどうかの判別を行なうが、品種Aは光露光を行
なうために次の光露光処理をst4308にて実施す
る。そして光露光後熱処理をst4309で行ない、処
理を終了する。
【0116】次に上記の処理を行なうと同時に、さらに
品種Bの処理を開始した場合について説明する。品種B
の処理を開始し、st4301にて以前描画された描画
結果から、制御部より荷電粒子描画処理、荷電粒子描画
後熱処理、光露光処理、光露光後熱処理が行なわれる情
報と、さらに各処理時間BEB、BEB-PEB、BL、BL-PEB
が読み出される。このとき現在処理の行なわれている品
種Aを優先させて、荷電粒子描画処理、荷電粒子描画後
熱処理、光露光処理、光露光後熱処理の各処理の待ち時
間が所定時間以内になるように時間配分も行なう。この
各所定時間は、例えば10分以内、或いは荷電粒子描画
終了後から光露光後熱処理終了時間を例えば2時間以内
とすることによって高い寸法精度を得ることが可能にな
る。この所定時間はレジストの種類、エネルギー線照射
後の熱処理条件、各品種に要求される寸法精度によって
異なる。このとき品種Bの各処理の待ち時間が所定時間
を超える場合には、この後に行なうst4303にて荷
電粒子描画待ちを行なった後、待ち時間が所定時間以下
になったときに処理を開始する。例えば、品種Bの処理
が品種AのTX分後に開始され、各処理時間の待ち時間
が0分であり、かつ、荷電粒子描画装置が2台で、他の
処理装置が各1台であった場合、 BEB+BEB-PEB+TX≦AEBEB+BEB-PEB+BL+TX≦AEB+AEB-PEBEB+BEB-PEB+BL+BL-PEB+TX≦AEB+AEB-PEB
+AL の全てが満たされた場合には、品種Aの電子線描画処理
を行なう処理中に品種Bの電子線描画処理が終了し、そ
の後の処理でも品種A、B共に同一装置で重なることが
ないために、st4303での処理待ち時間なしで、品
種Bの処理を開始する。
【0117】或いは BEB+TX≦AEB+AEB-PEBEB+BEB-PEB+TX≦AEB+AEB-PEB+ALEB+BEB-PEB+BL+TX≦AEB+AEB-PEB+AL+A
L-PEB の全てが満たされた場合には、常に品種Aの処理が終了
した後に品種Bの処理が開始されるため、品種Bはst
4303での処理待ち時間なしに処理を開始する。
【0118】しかし、上記2条件のいずれの条件も満た
さない場合には、st4303での処理待ち時間TST
設定することによって品種A、Bの処理が同一装置で重
ならないようにする。このときの処理待ち時間TSTは BEB+TX+TST≦AEB+AEB-PEB BEB+BEB-PEB+TX+TST≦AEB+AEB-PEB+ALEB+BEB-PEB+BL+TX+TST≦AEB+AEB-PEB+A
L+AL-PEB の全ての条件を満たすように設定を行なう。このTST
設定はst430にて行なう。
【0119】次ぎに、st4302にて荷電粒子描画を
行なうかどうか判別を行なうが、品種Bは荷電粒子描画
を行なうためYESにてst4303に進む。これ以下
の工程では、予めst4301による処理時間の概算及
びst4303による処理待ちを行なっているために、
各処理待ち時間が所定値以下になり、寸法精度を高くす
ることが可能となる。
【0120】品種C、Dの処理を行なう場合でも以上の
ような計算及び処理を行なうことによって、各処理の待
ち時間、或いは最初のエネルギー線照射処理から最後の
熱処理間での時間を所定時間以内にすることが可能とな
る。
【0121】品種A、Bは荷電粒子描画、光露光共に行
なった。品種Cでは荷電粒子描画のみ行ない、光露光を
行なわずに処理を行なう方法について説明する。この場
合、品種Bと同様にst4301にて以前描画された描
画結果から制御部より各処理時間CEB、CEB-PEBを読み
出す。次ぎにst4302にて荷電粒子描画を行なうか
どうかを判別するが、品種Cは荷電粒子描画を行なうた
めにYESとなりst4303に進む。その後品種Bと
同様にst4307まで進む。st4307にて光露光
を行なうかどうかの判別を行なうが、品種Cは荷電粒子
描画を行なうのみで、光露光は行なわないためNOとな
り、搬送され終了となる。
【0122】品種Dの場合には、光露光を行なうのみで
荷電粒子描画は行なわない。品種Dは処理開始されると
st4301にて、以前描画された描画結果から制御部
より各処理時間DEB、DEB-PEBを読み出す。次ぎにst
4302にて荷電粒子描画を行なうかどうか判別を行な
うが、品種Dは光露光のみであるためNOとなり、st
4310に進む。このとき現在処理の行なわれている
A、B、Cの処理を優先させて、光露光処理後から光露
光後熱処理までの処理待ち時間が所定時間以内になるよ
うに時間配分を行なう。もし処理時間を越える場合には
st4310にて光露光処理待ちを行なうことによって
光露光処理から熱処理までの処理待ち時間が所定時間以
内になるように調整を行なう。
【0123】以上のようなフローを行なうことによって
最初のエネルギー線照射処理から最後のエネルギー線照
射処理終了までの処理時間を短くすることが可能とな
る。それによって長時間の処理待ち時間による寸法変動
を抑制することが可能となり、高い寸法精度を得ること
ができる。
【0124】本実施例のような装置構成にする事によっ
て、各エネルギー線照射装置の稼働率を上げ、単位時間
当たりの被処理基板の処理枚数の向上及び高い寸法精度
・位置精度を実現する事が可能となる。
【0125】
【発明の効果】本発明のリソグラフィ用パターンデータ
生成方法によれば、光露光に適したパターンと、不適切
なパターンを分離して光露光パターンデータと荷電粒子
描画パターンデータを生成することができた。また、本
発明のリソグラフィ用パターンデータ生成方法によれ
ば、レベンソン型位相シフト技術を用いたパターン形成
に用いる光露光用のマスクの位相割当に矛盾が生じる場
合にそれを解消することができた。また、本発明の半導
体製造装置によれば、光露光と荷電粒子描画を効率よく
行なうことができた。また、本発明の半導体装置の製造
方法によれば、信頼性の高い半導体装置を製造すること
ができた。
【図面の簡単な説明】
【図1】本発明の実施例1のパターンデータ生成のフロ
ーチャート。
【図2】従来の光露光用マスクの平面図。
【図3】本発明の実施例1のパターンデータ生成手順を
示すパターン平面図。
【図4】本発明の実施例1の修正された電子線描画デー
タの平面図。
【図5】本発明の実施例2のパターンデータ生成手順を
示すパターン平面図。
【図6】本発明の実施例3のパターンデータ生成手順を
示すパターン平面図。
【図7】本発明の実施例4のパターンデータ生成手順を
示すパターン平面図。
【図8】本発明の実施例5の設計パターンデータのパタ
ーン平面図。
【図9】本発明の実施例5のパターンデータ生成のフロ
ーチャート。
【図10】本発明の実施例5の近接パターンペアの組み
合わせを示す図。
【図11】本発明の実施例5の位相シフト割当結果と矛
盾箇所を示すパターン平面図。
【図12】本発明の実施例5の位相シフト割当結果と矛
盾箇所を示すパターン平面図。
【図13】本発明の実施例5の位相シフト割当結果を示
すパターン平面図。
【図14】本発明の実施例5の位相シフト割当結果を示
すパターン平面図。
【図15】本発明の実施例5の位相シフト割当結果を示
すパターン平面図。
【図16】本発明の実施例6の設計パターンデータのパ
ターン平面図。
【図17】本発明の実施例6の設計パターンデータの近
接パターンペアを示すパターン平面図。
【図18】本発明の実施例6の分割したパターンを表わ
すパターン平面図。
【図19】本発明の実施例6の近接パターンペアの組み
合わせを示す図。
【図20】本発明の実施例6の位相シフト割当結果を示
すパターン平面図。
【図21】本発明の実施例6の位相シフト割当結果と矛
盾箇所を示すパターン平面図。
【図22】本発明の実施例6の光露光用位相マスクを表
わす平面図。
【図23】本発明の実施例6の電子線描画データのパタ
ーンを表わす平面図。
【図24】本発明の実施例6のパターンデータ生成のフ
ローチャート。
【図25】本発明の実施例7のパターンデータ生成のフ
ローチャート。
【図26】本発明の実施例7のパターンデータ生成手順
を示すパターン平面図。
【図27】本発明の実施例7に示したパターンにより形
成された構造物の断面図。
【図28】本発明の実施例7のパターン平面図。
【図29】本発明の実施例8に示したパターンにより形
成された構造物の断面図。
【図30】本発明の実施例9のパターンデータ生成手順
を示すパターン平面図。
【図31】本発明の実施例9に示したパターンにより形
成された構造物の断面図。
【図32】本発明の実施例10のパターンデータ生成手
順を示すパターン平面図。
【図33】本発明の実施例10に示したパターンにより
形成された構造物の断面図。
【図34】電子線描画領域と光露光領域での接続ずれを
説明する平面図。
【図35】本発明の実施例11の電子線描画領域と光露
光領域の接続を説明する平面図。
【図36】光露光部のパターン寸法と延長幅の関係を表
わす図。
【図37】本発明の実施例12の電子線描画領域と光露
光領域の接続を説明する平面図。
【図38】本発明の実施例12の電子線描画領域と光露
光領域の接続を説明する平面図。
【図39】本発明の実施例13の電子線描画領域と光露
光領域の接続を説明する平面図。
【図40】本発明の実施例40の光露光部と電子線描画
部の近接効果補正の面積率を求めるメッシュを説明する
平面図。
【図41】本発明の実施例15を説明するフローチャー
ト。
【図42】本発明の実施例16の半導体製造装置の平面
模式図。
【図43】本発明の実施例16の半導体製造装置を用い
た処理のフローチャート。
【図44】本発明の実施例10のパターンデータ生成の
フローチャート。
【図45】本発明の実施例2のパターンデータ生成のフ
ローチャート。
【図46】本発明の実施例3のパターンデータ生成のフ
ローチャート。
【図47】本発明の実施例4のパターンデータ生成のフ
ローチャート。
【図48】本発明の実施例1のパターンデータ生成手順
を示すパターン平面図。
【図49】本発明の実施例16の処理を説明するための
図。
【符号の説明】
1…遮光部 2…パターン(0度の位相を割当て) 3…パターン(180度の位相を割当て) 4…レジスト 5…下層構造物 6…レジストパターン(電子線描画) 7…レジストパターン(光露光) 8…被加工膜 9…第2の被加工膜 10…基板 11…第1のウェハ保持台 12…第1のエネルギー線照射部 13、15…熱処理部 14…第2のエネルギー線照射部 16…搬送部 17…第2のウェハ保持台 18…制御部 20…マスクパターン延長部 21…突起物 d1〜d20…パターンデータ eb1〜eb4…電子線描画パターン eb1’〜eb4’…電子線描画パターン(拡大パター
ン) eb1”〜eb4” eb5〜eb8…電子線描画パターン er1、2、5〜8…位相割当矛盾箇所 er1’〜2’…位相割当矛盾箇所部(拡大パターン) li1〜li26…近接辺 pp1〜pp29…分割パターン pt1〜pt11、pt20〜pt25…透光パターン p1−p32、p35、p38、p42〜p45…パタ
ーン p33、p40、p46…電子線描画パターン p34、p41、p47…光露光パターン
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H095 BA08 BB02 BB10 BB33 2H097 AA03 BB01 BB10 CA16 LA10 LA12 5F046 AA05 AA09 AA25 CB17 5F056 AA22 AA31 CA04 CB03 CB40 CD02 FA08

Claims (34)

    【特許請求の範囲】
  1. 【請求項1】設計パターンデータの入力工程と、該設計
    パターンデータのエネルギー線が照射される領域が所定
    幅W1以上か、上記設計パターンデータのエネルギー線
    が照射される互いに隣接する領域の間隔が所定幅S1以
    上の少なくとも一方の条件を満たすパターンを光露光用
    パターンデータとして上記設計パターンデータから抽出
    する光露光パターン抽出工程と、上記設計パターンデー
    タから上記抽出された光露光パターンデータを除去して
    荷電粒子描画パターンデータを抽出する荷電粒子描画パ
    ターン抽出工程とを有することを特徴とするリソグラフ
    ィ用パターンデータ生成方法。
  2. 【請求項2】上記荷電粒子描画パターン抽出工程の後
    に、上記抽出された荷電粒子描画パターンデータを拡大
    する拡大工程と、該拡大された荷電粒子描画パターンデ
    ータと上記設計パターンデータの共通部分を抽出する抽
    出工程と、該抽出された共通部分を上記荷電粒子描画パ
    ターンデータに付加し、修正された荷電粒子描画パター
    ンデータとする修正工程を有することを特徴とする請求
    項1記載のリソグラフィ用パターンデータ生成方法。
  3. 【請求項3】設計パターンデータの入力工程と、該設計
    パターンデータのエネルギー線が照射される領域が所定
    幅W1以上、かつ、上記設計パターンデータのエネルギ
    ー線が照射される互いに隣接する領域であって、その間
    隔が所定幅S1未満であるパターンを第1のパターンデ
    ータとして上記設計パターンデータから抽出する抽出工
    程と、該第1のパターンデータを拡大し、該拡大された
    第1のパターンデータと上記設計パターンデータとに基
    づいて光露光パターンデータを抽出する光露光パターン
    抽出工程と、上記設計パターンデータから上記抽出され
    た光露光パターンデータを除去して荷電粒子描画パター
    ンデータを抽出する荷電粒子描画パターン抽出工程とを
    有することを特徴とするリソグラフィ用パターンデータ
    生成方法。
  4. 【請求項4】上記抽出工程は、上記設計パターンデータ
    を拡大し、枠取り演算し、縮小して得られたパターンか
    ら上記設計パターンデータを除去して行なうことを特徴
    とする請求項3記載のリソグラフィ用パターンデータ生
    成方法。
  5. 【請求項5】上記所定幅W1及び所定幅S1は、h及び
    kをいずれも定数とするとき、 W1=h×(露光光波長)/(露光装置のレンズ開口
    数) S1=k×(露光光波長)/(露光装置のレンズ開口
    数) で与えられ、定数hの値は、0.5≦h≦0.8の範
    囲、定数kの値は、0.5≦k≦0.8の範囲とするこ
    とを特徴とする請求項1から4のいずれか一に記載のリ
    ソグラフィ用パターンデータ生成方法。
  6. 【請求項6】設計パターンデータの入力工程と、該設計
    パターンデータのエネルギー線が照射される互いに隣接
    する領域の間隔が所定幅S1以上であるパターンを光露
    光用パターンデータとして上記設計パターンデータから
    抽出する光露光パターン抽出工程と、上記設計パターン
    データから上記抽出された光露光パターンデータを除去
    して荷電粒子描画パターンデータを抽出する荷電粒子描
    画パターン抽出工程とを有することを特徴とするリソグ
    ラフィ用パターンデータ生成方法。
  7. 【請求項7】上記光露光パターン抽出工程は、上記設計
    パターンデータを拡大し、枠取り演算し、縮小して得ら
    れた第1のパターンから上記設計パターンデータを除去
    して第2のパターンを抽出し、該第2のパターンに隣接
    する上記領域を第3のパターンとして抽出し、上記設計
    パターンデータから該第3のパターンを除去して行なう
    ことを特徴とする請求項6記載のリソグラフィ用パター
    ンデータ生成方法。
  8. 【請求項8】上記所定幅S1は、kを定数とするとき、 S1=k×(露光光波長)/(露光装置のレンズ開口
    数) で与えられ、定数kの値は、0.5≦k≦0.8の範囲
    とすることを特徴とする請求項6又は7記載のリソグラ
    フィ用パターンデータ生成方法。
  9. 【請求項9】設計パターンデータの入力工程と、該設計
    パターンデータのエネルギー線が照射される領域が所定
    幅W2以下、かつ、上記設計パターンデータのエネルギ
    ー線が照射される互いに隣接する領域の間隔が所定幅S
    1以上であるパターンを光露光用パターンデータとして
    上記設計パターンデータから抽出する光露光パターン抽
    出工程と、上記光露光用パターンデータにより得られる
    各開口部に位相差を与えるように、2種類の位相を割り
    当てる位相割当工程と、上記設計パターンデータから上
    記抽出された光露光パターンデータを除去して荷電粒子
    描画パターンデータを抽出する荷電粒子描画パターン抽
    出工程とを有することを特徴とするリソグラフィ用パタ
    ーンデータ生成方法。
  10. 【請求項10】上記所定幅W2及び所定幅S1は、g及
    びkをいずれも定数とするとき、 W2=g×(露光光波長)/(露光装置のレンズ開口
    数) S1=k×(露光光波長)/(露光装置のレンズ開口
    数) で与えられ、定数gの値は、0.25≦g≦0.4の範
    囲、定数kの値は、0.25≦k≦0.4の範囲とする
    ことを特徴とする請求項9記載のリソグラフィ用パター
    ンデータ生成方法。
  11. 【請求項11】上記光露光パターン抽出工程は、上記設
    計パターンデータを拡大し、枠取り演算し、縮小し、さ
    らに拡大して上記設計パターンデータと同じ大きさのパ
    ターンデータとし、上記設計パターンデータが該パター
    ンデータと一致する領域を抽出することによって行なう
    ことを特徴とする請求項9又は10記載のリソグラフィ
    用パターンデータ生成方法。
  12. 【請求項12】設計パターンデータの入力工程と、該設
    計パターンデータのエネルギー線が照射される領域が所
    定幅W1以上で、かつ、上記エネルギー線が照射される
    互いに隣接する領域の間隔が所定幅S1以下である部分
    が少なくとも一部に存在する1対の領域を抽出する工程
    と、該1対の領域の一方の領域と他方の領域に位相差を
    与えるように2種類の位相を割当てる位相割当工程と、
    該位相割当結果に矛盾が生じた2つの領域を検出する矛
    盾箇所検出工程と、該検出された2つの領域の間のパタ
    ーンを拡大し、上記設計パターンデータと該拡大された
    パターンとに基づいて、光露光パターンデータと荷電粒
    子描画パターンデータを抽出するパターン抽出工程とを
    有することを特徴とするリソグラフィ用パターンデータ
    生成方法。
  13. 【請求項13】上記パターン抽出工程は、上記設計パタ
    ーンデータから上記拡大されたパターンを除去して光露
    光パターンデータとし、上記設計パターンデータと上記
    拡大されたパターンの一致する領域を抽出して荷電粒子
    描画パターンデータとすることを特徴とする請求項12
    記載のリソグラフィ用パターンデータ生成方法。
  14. 【請求項14】上記2種類の位相を割当ては、一つにつ
    ながる上記領域に1種類の位相を割当てることを特徴と
    する請求項12又は13記載のリソグラフィ用パターン
    データ生成方法。
  15. 【請求項15】設計パターンデータの入力工程と、該設
    計パターンデータのエネルギー線が照射される領域が所
    定幅W1以上で、かつ、上記エネルギー線が照射される
    互いに隣接する領域の間隔が所定幅S1以下である部分
    を抽出する抽出工程と、上記領域を該所定幅S1以下で
    ある部分に対応して分割する分割工程と、該分割された
    領域の一つと、これと上記所定幅S1以下の間隔で隣接
    する他の分割された領域とに位相差を与えるように2種
    類の位相を割当てる位相割当工程と、該位相割当結果に
    矛盾が生じた領域を検出する矛盾箇所検出工程と、該検
    出された矛盾が生じた領域の間のパターンを拡大し、上
    記設計パターンデータと該拡大されたパターンとに基づ
    いて、光露光パターンデータと荷電粒子描画パターンデ
    ータを抽出するパターン抽出工程とを有することを特徴
    とするリソグラフィ用パターンデータ生成方法。
  16. 【請求項16】上記所定幅W1及び所定幅S1は、h及
    びkをいずれも定数とするとき、 W1=h×(露光光波長)/(露光装置のレンズ開口
    数) S1=k×(露光光波長)/(露光装置のレンズ開口
    数) で与えられ、定数hの値は、0.25≦h≦0.4の範
    囲、定数kの値は、0.25≦k≦0.4の範囲とする
    ことを特徴とする請求項12から15のいずれか一に記
    載のリソグラフィ用パターンデータ生成方法。
  17. 【請求項17】設計パターンデータと下層レイアウトの
    パターンデータの入力工程と、該下層レイアウトのパタ
    ーンデータから段差部領域を表わす段差パターンデータ
    を生成する段差パターンデータ生成工程と、該段差パタ
    ーンデータと上記設計パターンデータに基づいて荷電粒
    子描画パターンデータを抽出する荷電粒子描画パターン
    抽出工程と、上記設計パターンデータから該抽出された
    荷電粒子描画パターンデータを除去したパターンを抽出
    する光露光パターン抽出工程とを有することを特徴とす
    るリソグラフィ用パターンデータ生成方法。
  18. 【請求項18】上記荷電粒子描画パターン抽出工程は、
    上記段差パターンデータを拡大又は縮小し、該拡大又は
    縮小された段差パターンデータと上記設計パターンデー
    タとの一致する部分を抽出することを特徴とする請求項
    17記載のリソグラフィ用パターンデータ生成方法。
  19. 【請求項19】上記荷電粒子描画パターン抽出工程は、
    上記段差パターンデータと上記設計パターンデータとの
    一致する部分を抽出することを特徴とする請求項17記
    載のリソグラフィ用パターンデータ生成方法。
  20. 【請求項20】上記荷電粒子描画パターン抽出工程は、
    上記段差パターンデータを拡大又は縮小して第2の段差
    パターンデータとし、該第2の段差パターンデータを上
    記段差パターンデータよりも縮小又は拡大して第3の段
    差パターンデータとし、上記第2の段差パターンデー
    タ、上記第3の段差パターンデータ及び上記設計パター
    ンデータとの一致する部分を抽出することを特徴とする
    請求項17記載のリソグラフィ用パターンデータ生成方
    法。
  21. 【請求項21】設計パターンデータと下層レイアウトの
    パターンデータの入力工程と、該下層レイアウトのパタ
    ーンデータから所望の値を越える幅の凹型のパターンデ
    ータを抽出する抽出工程と、該凹型のパターンデータを
    拡大して段差パターンデータを生成する段差パターンデ
    ータ生成工程と、該段差パターンデータと上記設計パタ
    ーンデータに基づいて荷電粒子描画パターンデータを抽
    出する荷電粒子描画パターン抽出工程と、上記設計パタ
    ーンデータから該抽出された荷電粒子描画パターンデー
    タを除去し、光露光パターンデータを抽出する光露光パ
    ターン抽出工程とを有することを特徴とするリソグラフ
    ィ用パターンデータ生成方法。
  22. 【請求項22】上記荷電粒子描画パターンデータにより
    得られた荷電粒子描画パターンと、上記光露光パターン
    データにより得られた光露光パターンとの接続する領域
    を抽出し、該領域と接する上記光露光パターンを上記荷
    電粒子描画パターン内に延長し、修正された光露光パタ
    ーンデータとすることをことを特徴とする請求項1から
    21のいずれか一に記載のリソグラフィ用パターンデー
    タ生成方法。
  23. 【請求項23】上記光露光パターンの上記荷電粒子描画
    パターン内への延長は、上記領域と接する上記光露光パ
    ターンのその部分の幅に応じて延長することを特徴とす
    る請求項22記載のリソグラフィ用パターンデータ生成
    方法。
  24. 【請求項24】上記光露光パターンの上記荷電粒子描画
    パターン内への延長は、上記領域と接する上記光露光パ
    ターンのその部分の幅より小さい幅の凸部を光露光パタ
    ーンの先端に加えて行なうことを特徴とする請求項22
    記載のリソグラフィ用パターンデータ生成方法。
  25. 【請求項25】上記荷電粒子描画パターンデータにより
    得られた荷電粒子描画パターンと、上記光露光パターン
    データにより得られた光露光パターンとの接続する領域
    を抽出し、該領域と接する上記荷電粒子描画パターンを
    上記光露光パターン内に延長し、修正された荷電粒子描
    画パターンデータとすることをことを特徴とする請求項
    1から21のいずれか一に記載のリソグラフィ用パター
    ンデータ生成方法。
  26. 【請求項26】上記荷電粒子描画パターンの上記光露光
    パターン内への延長は、上記領域と接する上記荷電粒子
    描画パターンのその部分の幅より小さい幅の凸部を荷電
    粒子描画パターンの先端に加えて行なうことを特徴とす
    る請求項25記載のリソグラフィ用パターンデータ生成
    方法。
  27. 【請求項27】上記荷電粒子描画パターンデータにより
    得られた荷電粒子描画パターンと、上記光露光パターン
    データにより得られた光露光パターンとが近接する領域
    を抽出し、上記近接する領域の上記光露光パターンと上
    記荷電粒子描画パターンの境界から所望の範囲の上記光
    露光パターンの位置する領域を第1のメッシュに分割
    し、上記境界から所望の範囲の上記荷電粒子描画パター
    ンの位置する領域を上記第1のメッシュと同じ大きさの
    第2のメッシュに分割し、上記境界から所望の範囲の外
    側の上記荷電粒子描画パターンの位置する領域を上記第
    1及び第2のメッシュより大きな第3のメッシュに分割
    し、それぞれのメッシュ内の上記光露光パターンと上記
    荷電粒子描画パターンの面積率を計算し、所望の第2の
    メッシュ内の荷電粒子描画の照射量を、その周囲の上記
    第2のメッシュの荷電粒子描画の照射量と、該周囲の上
    記第2のメッシュに隣接する上記第1のメッシュの光露
    光の照射量とに基づいて補正することを特徴とする請求
    項1から21のいずれか一に記載のリソグラフィ用パタ
    ーンデータ生成方法。
  28. 【請求項28】上記荷電粒子描画パターンデータにより
    得られた荷電粒子描画パターンと、上記光露光パターン
    データにより得られた光露光パターンとが近接する領域
    を抽出する工程と、上記近接する領域の上記光露光パタ
    ーンと上記荷電粒子描画パターンの境界から所望の範囲
    の上記荷電粒子描画パターンの位置する領域を所望の大
    きさのメッシュに分割し、上記メッシュ内の上記荷電粒
    子描画パターンの面積率を計算し、該面積率が所望の値
    を越えるとき、上記メッシュの大きさを拡大し、再度該
    メッシュ内の上記荷電粒子描画パターンの面積率を計算
    することを繰り返す工程とを有することを特徴とする請
    求項1から21のいずれか一に記載のリソグラフィ用パ
    ターンデータ生成方法。
  29. 【請求項29】第1のエネルギー線を照射する手段の複
    数個、該第1のエネルギー線を照射された被処理試料に
    第1の熱処理を施す手段の複数個、上記第1のエネルギ
    ー線と異なるエネルギーの第2のエネルギー線を照射す
    る手段の複数個、該第2のエネルギー線を照射された被
    処理試料に第2の熱処理を施す手段の複数個、被処理試
    料を上記各手段に搬送するための搬送手段及び被処理試
    料を上記各手段のいずれに搬送するかを決定するための
    制御手段を有することを特徴とする半導体製造装置。
  30. 【請求項30】上記制御手段は、上記各手段で処理中の
    被処理試料の処理終了までの時間と、新たに処理する被
    処理試料の上記各手段での処理時間に基づいて上記決定
    を行なうことを特徴とする請求項29記載の半導体製造
    装置。
  31. 【請求項31】上記第1のエネルギー線は荷電粒子線で
    あり、上記第2のエネルギー線は光線であることを特徴
    とする請求項29又は30記載の半導体製造装置。
  32. 【請求項32】上記制御手段は、上記複数の第2のエネ
    ルギー線を照射する手段のそれぞれの固有の状態に基づ
    いて、該第2のエネルギー線が照射される被処理試料
    が、該照射される以前に或いは以後に照射される上記第
    1のエネルギー線の照射条件を補正することを特徴とす
    る請求項31記載の半導体製造装置。
  33. 【請求項33】上記固有の状態は、上記第2のエネルギ
    ー線を照射する手段を構成するレンズの歪であることを
    特徴とする請求項32記載の半導体製造装置。
  34. 【請求項34】請求項1から請求項28のいずれか一に
    記載の上記光露光パターンデータに基づいて光露光用マ
    スクを形成する工程と、該光露光用マスクを用いて被処
    理試料に光照射し、上記荷電粒子描画パターンデータ又
    は上記修正された荷電粒子描画パターンデータに基づい
    て、被処理試料に荷電粒子描画する工程とを有すること
    を特徴とする半導体装置の製造方法。
JP28893199A 1999-10-12 1999-10-12 リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置 Pending JP2001109128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28893199A JP2001109128A (ja) 1999-10-12 1999-10-12 リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28893199A JP2001109128A (ja) 1999-10-12 1999-10-12 リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2001109128A true JP2001109128A (ja) 2001-04-20

Family

ID=17736673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28893199A Pending JP2001109128A (ja) 1999-10-12 1999-10-12 リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2001109128A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361507A (ja) * 2003-06-02 2004-12-24 Renesas Technology Corp フォトマスクの製造方法およびフォトマスク描画システム
JP2007220728A (ja) * 2006-02-14 2007-08-30 Nuflare Technology Inc 荷電粒子ビーム描画装置、荷電粒子ビーム描画方法及びプログラム
JP2010019989A (ja) * 2008-07-09 2010-01-28 Fujitsu Microelectronics Ltd データ作成方法、データ作成装置、及びパターン描画方法
JP2011118447A (ja) * 2011-03-25 2011-06-16 Renesas Electronics Corp レベンソン型マスクの製造方法
US8141009B2 (en) 2008-03-18 2012-03-20 Fujitsu Semiconductor Limited Preparing data for hybrid exposure using both electron beam exposure and reticle exposure in lithographic process
JP2015019089A (ja) * 2005-03-23 2015-01-29 アギア システムズ エルエルシーAgere Systems LLC インプリント・リソグラフィおよび直接描画技術を用いるデバイス製造方法
WO2018047981A1 (en) * 2016-09-08 2018-03-15 Mapper Lithography Ip B.V. Secure chips with serial numbers
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー.ブイ. 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
WO2018047985A1 (en) * 2016-09-08 2018-03-15 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
JP2018074133A (ja) * 2016-10-27 2018-05-10 マッパー・リソグラフィー・アイピー・ビー.ブイ. 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
CN109923479A (zh) * 2016-09-08 2019-06-21 Asml荷兰有限公司 使用带电粒子多束波光刻***制造独特芯片
US10522472B2 (en) 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
CN114171500A (zh) * 2021-12-07 2022-03-11 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆
JP7463154B2 (ja) 2020-03-24 2024-04-08 株式会社Screenホールディングス 描画装置、データ処理装置、描画方法、および描画データ生成方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361507A (ja) * 2003-06-02 2004-12-24 Renesas Technology Corp フォトマスクの製造方法およびフォトマスク描画システム
JP2015019089A (ja) * 2005-03-23 2015-01-29 アギア システムズ エルエルシーAgere Systems LLC インプリント・リソグラフィおよび直接描画技術を用いるデバイス製造方法
JP2007220728A (ja) * 2006-02-14 2007-08-30 Nuflare Technology Inc 荷電粒子ビーム描画装置、荷電粒子ビーム描画方法及びプログラム
US8141009B2 (en) 2008-03-18 2012-03-20 Fujitsu Semiconductor Limited Preparing data for hybrid exposure using both electron beam exposure and reticle exposure in lithographic process
JP2010019989A (ja) * 2008-07-09 2010-01-28 Fujitsu Microelectronics Ltd データ作成方法、データ作成装置、及びパターン描画方法
JP2011118447A (ja) * 2011-03-25 2011-06-16 Renesas Electronics Corp レベンソン型マスクの製造方法
CN109923479B (zh) * 2016-09-08 2021-11-30 Asml荷兰有限公司 使用带电粒子多束波光刻***制造独特芯片
US10714427B2 (en) 2016-09-08 2020-07-14 Asml Netherlands B.V. Secure chips with serial numbers
WO2018047985A1 (en) * 2016-09-08 2018-03-15 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US11688694B2 (en) 2016-09-08 2023-06-27 Asml Netherlands B.V. Secure chips with serial numbers
CN114488706A (zh) * 2016-09-08 2022-05-13 Asml荷兰有限公司 使用带电粒子多束波光刻***制造独特芯片
CN109923479A (zh) * 2016-09-08 2019-06-21 Asml荷兰有限公司 使用带电粒子多束波光刻***制造独特芯片
WO2018047981A1 (en) * 2016-09-08 2018-03-15 Mapper Lithography Ip B.V. Secure chips with serial numbers
US10522472B2 (en) 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
US11004800B2 (en) 2016-09-08 2021-05-11 Asml Netherlands B.V. Secure chips with serial numbers
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー.ブイ. 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
US10600733B2 (en) 2016-10-27 2020-03-24 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US11152302B2 (en) 2016-10-27 2021-10-19 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US10418324B2 (en) 2016-10-27 2019-09-17 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US10079206B2 (en) 2016-10-27 2018-09-18 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
JP2018074133A (ja) * 2016-10-27 2018-05-10 マッパー・リソグラフィー・アイピー・ビー.ブイ. 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
JP7463154B2 (ja) 2020-03-24 2024-04-08 株式会社Screenホールディングス 描画装置、データ処理装置、描画方法、および描画データ生成方法
CN114171500A (zh) * 2021-12-07 2022-03-11 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆
CN114171500B (zh) * 2021-12-07 2024-04-09 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Similar Documents

Publication Publication Date Title
US7103870B2 (en) Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI
US6499003B2 (en) Method and apparatus for application of proximity correction with unitary segmentation
JP2001109128A (ja) リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置
US6586341B2 (en) Method of manufacturing semiconductor device
JPS6311657B2 (ja)
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
US6165652A (en) Pattern forming method and pattern forming apparatus
JP4160203B2 (ja) マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
US6532585B1 (en) Method and apparatus for application of proximity correction with relative segmentation
US6175953B1 (en) Method and apparatus for general systematic application of proximity correction
US7949967B2 (en) Design Pattern correcting method, process proximity effect correcting method, and semiconductor device manufacturing method
JP2003209049A (ja) 半導体装置の製造方法及び製造用マスクセット
TW550689B (en) Pattern formation method, mask for exposure used for pattern formation, and method of manufacturing the same
US6194103B1 (en) E-beam double exposure method for manufacturing ASPM mask with chrome border
JP2000258892A (ja) マスクパターン設計方法
JP2007123342A (ja) 半導体装置の製造方法。
US7669173B2 (en) Semiconductor mask and method of making same
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP2000035658A (ja) 原レチクルを用いたセミカスタムレチクルの製造方法及びシステム
JPH1195405A (ja) フォトマスクの製造方法
JP2004087715A (ja) 電子ビーム露光方法、半導体装置、露光パターンデータ処理方法およびプログラム
JP2001324796A (ja) マスクパタンの形成方法、およびフォトマスク
JP4657646B2 (ja) マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム
JPH0473758A (ja) 位相シフトマスクの形成方法
CN116203803A (zh) 用于光学邻近校正的方法和制造半导体器件的方法