JP2001100867A - 省エネルギー機能付き装置 - Google Patents
省エネルギー機能付き装置Info
- Publication number
- JP2001100867A JP2001100867A JP27963399A JP27963399A JP2001100867A JP 2001100867 A JP2001100867 A JP 2001100867A JP 27963399 A JP27963399 A JP 27963399A JP 27963399 A JP27963399 A JP 27963399A JP 2001100867 A JP2001100867 A JP 2001100867A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- cpu
- energy saving
- saving mode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】
【課題】 待機状態では消費電力を節減することが可能
な省エネルギー機能付き装置において、省エネルギーモ
ード下でも動作すべきスレーブＣＰＵを、省エネルギー
モード下で出力されるリセット信号に対して、プロテク
トすること。 【解決手段】 スレープ用ＣＰＵは、省エネルギーモー
ド中にメイン制御用ＣＰＵからスレープ用ＣＰＵへのリ
セット信号に対してプロテクトをかける。これにより、
省エネルギーモード中にメイン制御用ＣＰＵの電源がオ
フされることで発生するリセット信号により、スレーブ
用ＣＰＵはリセット状態にならない。
な省エネルギー機能付き装置において、省エネルギーモ
ード下でも動作すべきスレーブＣＰＵを、省エネルギー
モード下で出力されるリセット信号に対して、プロテク
トすること。 【解決手段】 スレープ用ＣＰＵは、省エネルギーモー
ド中にメイン制御用ＣＰＵからスレープ用ＣＰＵへのリ
セット信号に対してプロテクトをかける。これにより、
省エネルギーモード中にメイン制御用ＣＰＵの電源がオ
フされることで発生するリセット信号により、スレーブ
用ＣＰＵはリセット状態にならない。
Description
【０００１】
【発明の属する技術分野】本発明は、待機状態では消費
電力を節減することが可能な省エネルギー機能付き装置
に関する。
電力を節減することが可能な省エネルギー機能付き装置
に関する。
【０００２】
【従来の技術】従来、ファクシミリ装置など、待機状態
では消費電力を節減することが可能な省エネルギー機能
付き装置として、メイン制御用ＣＰＵとともに、省エネ
ルギーモード制御用ＣＰＵを設けて、省エネルギーモー
ド制御用ＣＰＵによりメイン制御用のＣＰＵおよびその
周辺回路の電源をオフさせ、省エネルギーモードを実現
した装置がある（特開平８−２１４０９６号公報）。
では消費電力を節減することが可能な省エネルギー機能
付き装置として、メイン制御用ＣＰＵとともに、省エネ
ルギーモード制御用ＣＰＵを設けて、省エネルギーモー
ド制御用ＣＰＵによりメイン制御用のＣＰＵおよびその
周辺回路の電源をオフさせ、省エネルギーモードを実現
した装置がある（特開平８−２１４０９６号公報）。
【０００３】この様な省エネルギー機能付き装置では、
省エネルギー効果を上げるために省エネルギーモードに
より電源をオフされるメイン制御用ＣＰＵおよびその周
辺回路の規模が、省エネルギーモード制御用ＣＰＵおよ
びその周辺回路の規模よりも非常に大きくなっている。
省エネルギー効果を上げるために省エネルギーモードに
より電源をオフされるメイン制御用ＣＰＵおよびその周
辺回路の規模が、省エネルギーモード制御用ＣＰＵおよ
びその周辺回路の規模よりも非常に大きくなっている。
【０００４】従って、省エネルギー機能付き装置全体の
各回路ブロックへのリセット出力もメイン制御用ＣＰＵ
が行う事が多い。この場合、省エネルギー機能付き装置
全体の各回路ブロックへ出力されるリセット信号は、メ
イン制御用ＣＰＵの電源オフ時（省エネルギーモード
中）や、メイン制御用ＣＰＵへのリセットが解除される
までは、アクティブとなっている。
各回路ブロックへのリセット出力もメイン制御用ＣＰＵ
が行う事が多い。この場合、省エネルギー機能付き装置
全体の各回路ブロックへ出力されるリセット信号は、メ
イン制御用ＣＰＵの電源オフ時（省エネルギーモード
中）や、メイン制御用ＣＰＵへのリセットが解除される
までは、アクティブとなっている。
【０００５】
【発明が解決しようとする課題】このメイン制御用ＣＰ
Ｕが出力するリセット信号は、省エネルギーモード中で
も電源供給される周辺（またはオプション）制御用のス
レーブＣＰＵにも入力されている事がある。
Ｕが出力するリセット信号は、省エネルギーモード中で
も電源供給される周辺（またはオプション）制御用のス
レーブＣＰＵにも入力されている事がある。
【０００６】この場合には、省エネルギーモード下でメ
イン制御用ＣＰＵの電源がオフされると、周辺（または
オプション）制御用のスレーブＣＰＵに対してリセット
信号が出力されてしまう、つまりリセット信号がアクテ
ィブになってしまう欠点があった。
イン制御用ＣＰＵの電源がオフされると、周辺（または
オプション）制御用のスレーブＣＰＵに対してリセット
信号が出力されてしまう、つまりリセット信号がアクテ
ィブになってしまう欠点があった。
【０００７】そこで、本発明は、待機状態では消費電力
を節減することが可能な省エネルギー機能付き装置にお
いて、省エネルギーモード下でも動作すべき周辺（また
はオプション）制御用のスレーブＣＰＵを、省エネルギ
ーモード下で出力されるリセット信号に対して、プロテ
クトすることを目的とする。
を節減することが可能な省エネルギー機能付き装置にお
いて、省エネルギーモード下でも動作すべき周辺（また
はオプション）制御用のスレーブＣＰＵを、省エネルギ
ーモード下で出力されるリセット信号に対して、プロテ
クトすることを目的とする。
【０００８】
【課題を解決するための手段】本発明の請求項１記載の
省エネルギー機能付き装置は、省エネルギーモードのオ
ン／オフ電源制御を行う省エネルギーモード制御用ＣＰ
Ｕと、省エネルギーモード中は電源供給をストップされ
るとともにリセット信号を出力する、定常時のメイン制
御を行うメイン制御用ＣＰＵと、省エネルギーモード中
も電源供給されるとともに前記メイン制御用ＣＰＵから
の前記リセット信号を受ける、スレープ用ＣＰＵと、を
備えた省エネルギー機能付き装置において、前記スレー
プ用ＣＰＵは、省エネルギーモード中に前記メイン制御
用ＣＰＵから前記スレープ用ＣＰＵへの前記リセット信
号に対してプロテクトをかけることを特徴とする。
省エネルギー機能付き装置は、省エネルギーモードのオ
ン／オフ電源制御を行う省エネルギーモード制御用ＣＰ
Ｕと、省エネルギーモード中は電源供給をストップされ
るとともにリセット信号を出力する、定常時のメイン制
御を行うメイン制御用ＣＰＵと、省エネルギーモード中
も電源供給されるとともに前記メイン制御用ＣＰＵから
の前記リセット信号を受ける、スレープ用ＣＰＵと、を
備えた省エネルギー機能付き装置において、前記スレー
プ用ＣＰＵは、省エネルギーモード中に前記メイン制御
用ＣＰＵから前記スレープ用ＣＰＵへの前記リセット信
号に対してプロテクトをかけることを特徴とする。
【０００９】この構成によれば、省エネルギーモード中
にメイン制御用ＣＰＵの電源がオフされることでメイン
制御用ＣＰＵから発生するリセット信号により、スレー
ブ用ＣＰＵがリセット状態にならないように、スレーブ
用ＣＰＵが自分へのリセット信号入力に対してプロテク
トをかけることで、省エネルギーモード下でも動作すべ
き周辺（またはオプション）制御用のスレーブ用ＣＰＵ
がリセットされることを防止する。
にメイン制御用ＣＰＵの電源がオフされることでメイン
制御用ＣＰＵから発生するリセット信号により、スレー
ブ用ＣＰＵがリセット状態にならないように、スレーブ
用ＣＰＵが自分へのリセット信号入力に対してプロテク
トをかけることで、省エネルギーモード下でも動作すべ
き周辺（またはオプション）制御用のスレーブ用ＣＰＵ
がリセットされることを防止する。
【００１０】本発明の請求項２記載の省エネルギー機能
付き装置は、請求項１記載の省エネルギー機能付き装置
において、前記リセット信号とは逆論理でありかつ省エ
ネルギーモード中にはアクティブにならない第２リセッ
ト信号を、メイン制御用ＣＰＵから別ラインでスレーブ
用ＣＰＵに供給することを特徴とする。
付き装置は、請求項１記載の省エネルギー機能付き装置
において、前記リセット信号とは逆論理でありかつ省エ
ネルギーモード中にはアクティブにならない第２リセッ
ト信号を、メイン制御用ＣＰＵから別ラインでスレーブ
用ＣＰＵに供給することを特徴とする。
【００１１】この構成によれば、メイン制御用ＣＰＵか
ら、前記リセット信号とは逆論理でありかつ省エネルギ
ーモード中にはアクティブにならない第２リセット信号
を、スレーブ用ＣＰＵに供給している。これにより、ス
レーブ用ＣＰＵが自分へのリセット信号入力に対してプ
ロテクトをかけている最中に、スレーブ用ＣＰＵが何ら
かの理由で暴走してしまった場合にも、リセットするこ
とができる。
ら、前記リセット信号とは逆論理でありかつ省エネルギ
ーモード中にはアクティブにならない第２リセット信号
を、スレーブ用ＣＰＵに供給している。これにより、ス
レーブ用ＣＰＵが自分へのリセット信号入力に対してプ
ロテクトをかけている最中に、スレーブ用ＣＰＵが何ら
かの理由で暴走してしまった場合にも、リセットするこ
とができる。
【００１２】本発明の請求項３記載の省エネルギー機能
付き装置は、請求項２記載の省エネルギー機能付き装置
において、前記リセット信号は電源オンに伴うパワーオ
ンリセット専用とし、前記第２リセット信号はその他の
リセットに使用することを特徴とする。
付き装置は、請求項２記載の省エネルギー機能付き装置
において、前記リセット信号は電源オンに伴うパワーオ
ンリセット専用とし、前記第２リセット信号はその他の
リセットに使用することを特徴とする。
【００１３】この構成によれば、パワーオンリセット用
にのみ前記リセット信号を用い、別ラインの前記第２リ
セット信号をパワーオンリセット以外の通常のリセット
用に用いるように切り分けて使用することで、ソフトウ
エア設計上で構成を簡略化することが可能になる。
にのみ前記リセット信号を用い、別ラインの前記第２リ
セット信号をパワーオンリセット以外の通常のリセット
用に用いるように切り分けて使用することで、ソフトウ
エア設計上で構成を簡略化することが可能になる。
【００１４】本発明の請求項４記載の省エネルギー機能
付き装置は、請求項１〜３記載の省エネルギー機能付き
装置において、前記リセット信号に対するプロテクト
を、前記スレーブ用ＣＰＵのポート出力とするととも
に、このポート出力を所定の電位に固定することを特徴
とする。
付き装置は、請求項１〜３記載の省エネルギー機能付き
装置において、前記リセット信号に対するプロテクト
を、前記スレーブ用ＣＰＵのポート出力とするととも
に、このポート出力を所定の電位に固定することを特徴
とする。
【００１５】この構成によれば、前記リセット信号をプ
ロテクトするためのスレーブ用ＣＰＵのポート出力が所
定の電位に固定されるから、省エネルギーモードではな
い通常の電源オン時のパワーオンリセット時にスレーブ
用ＣＰＵのポート出力が所定の電位に固定され、安定し
たリセット信号が入力される。
ロテクトするためのスレーブ用ＣＰＵのポート出力が所
定の電位に固定されるから、省エネルギーモードではな
い通常の電源オン時のパワーオンリセット時にスレーブ
用ＣＰＵのポート出力が所定の電位に固定され、安定し
たリセット信号が入力される。
【００１６】
【発明の実施の形態】本発明の実施例について、図を参
照して、順次説明する。以下の説明では、省エネルギー
機能付き装置として、ファクシミリ装置を例にとって説
明する。
照して、順次説明する。以下の説明では、省エネルギー
機能付き装置として、ファクシミリ装置を例にとって説
明する。
【００１７】図１は、本発明を適用した省エネルギー機
能付きファクシミリ装置のシステム構成図を示すもので
ある。
能付きファクシミリ装置のシステム構成図を示すもので
ある。
【００１８】図１において、メイン制御用ＣＰＵ１は、
制御のためのプログラムやデータなどを記憶しているＲ
ＯＭ２、制御に必要な種々のデータを記憶するＲＡＭ３
を有しファクシミリ装置全体の制御を行う。画像メモリ
としては、圧縮データメモリ用のＳＡＦメモリ４，印刷
生データのバッファ用ページメモリ５を備える。操作部
６では、本ファクシミリ装置の操作をオペレータが行
う。
制御のためのプログラムやデータなどを記憶しているＲ
ＯＭ２、制御に必要な種々のデータを記憶するＲＡＭ３
を有しファクシミリ装置全体の制御を行う。画像メモリ
としては、圧縮データメモリ用のＳＡＦメモリ４，印刷
生データのバッファ用ページメモリ５を備える。操作部
６では、本ファクシミリ装置の操作をオペレータが行
う。
【００１９】ＤＣＲ７では画データの圧縮伸張を行い、
Ｉ／Ｏ制御部８は本ファクシミリ装置のＩ／Ｏ制御全般
を行い、モデム９と通信アナログ制御回路１０ではファ
クシミリ通信に関する制御を行い、ＮＣＵ１１で回線デ
ータに変換されて送受信を行う。
Ｉ／Ｏ制御部８は本ファクシミリ装置のＩ／Ｏ制御全般
を行い、モデム９と通信アナログ制御回路１０ではファ
クシミリ通信に関する制御を行い、ＮＣＵ１１で回線デ
ータに変換されて送受信を行う。
【００２０】省エネルギーモード制御用ＣＰＵ１２は、
省エネルギーモード中も電源が供給され、メイン制御用
ＣＰＵ１への電源供給のオン／オフを電源オン／オフ回
路１３にて行う。また、省エネルギーモード中の機器制
御も行う。
省エネルギーモード中も電源が供給され、メイン制御用
ＣＰＵ１への電源供給のオン／オフを電源オン／オフ回
路１３にて行う。また、省エネルギーモード中の機器制
御も行う。
【００２１】スレーブ用ＣＰＵ１５は、省エネルギーモ
ード中も電源が供給され、例としてプリンタ端末やＬＡ
Ｎ端末からの起動要求を監視する。このスレーブ用ＣＰ
Ｕ１５は、例としてシリアルＩ／ＦやＤＰＲＡＭ等のＩ
／Ｆ回路１４によりメイン制御用ＣＰＵ１とハンドシェ
ークを行う。これらの各構成要素がバスに結合されて、
ファシミリ装置を構成している。
ード中も電源が供給され、例としてプリンタ端末やＬＡ
Ｎ端末からの起動要求を監視する。このスレーブ用ＣＰ
Ｕ１５は、例としてシリアルＩ／ＦやＤＰＲＡＭ等のＩ
／Ｆ回路１４によりメイン制御用ＣＰＵ１とハンドシェ
ークを行う。これらの各構成要素がバスに結合されて、
ファシミリ装置を構成している。
【００２２】図２は、本発明を適用した省エネルギー機
能付きファクシミリ装置に用いられる３台のＣＰＵ、す
なわちメイン制御用ＣＰＵ１、省エネルギーモード制御
用ＣＰＵ１２、及びスレーブ用ＣＰＵ１５への、電源供
給構成とリセット信号の構成を示すブロック図である。
能付きファクシミリ装置に用いられる３台のＣＰＵ、す
なわちメイン制御用ＣＰＵ１、省エネルギーモード制御
用ＣＰＵ１２、及びスレーブ用ＣＰＵ１５への、電源供
給構成とリセット信号の構成を示すブロック図である。
【００２３】図２において、電源２１はファクシミリ装
置全体の電源であり、必要に応じてオン／オフ制御され
るものである。電源２１がオンされると、＋５ＶＥ及び
＋５Ｖの２つの電源電圧が出力される。＋５ＶＥの電源
電圧は、省エネルギーモード制御用ＣＰＵ１２、及びス
レーブ用ＣＰＵ１５へ供給され、省エネルギーモード時
にも継続して供給される。一方、＋５Ｖの電源電圧は、
スイッチ２２を介してメイン制御用ＣＰＵ１に供給され
ており、省エネルギーモード制御用ＣＰＵ１２からの省
エネルギーモードの指令信号によりスイッチ２２が開放
されると、メイン制御用ＣＰＵ１への電源電圧＋５Ｖの
供給は停止されるようになっている。
置全体の電源であり、必要に応じてオン／オフ制御され
るものである。電源２１がオンされると、＋５ＶＥ及び
＋５Ｖの２つの電源電圧が出力される。＋５ＶＥの電源
電圧は、省エネルギーモード制御用ＣＰＵ１２、及びス
レーブ用ＣＰＵ１５へ供給され、省エネルギーモード時
にも継続して供給される。一方、＋５Ｖの電源電圧は、
スイッチ２２を介してメイン制御用ＣＰＵ１に供給され
ており、省エネルギーモード制御用ＣＰＵ１２からの省
エネルギーモードの指令信号によりスイッチ２２が開放
されると、メイン制御用ＣＰＵ１への電源電圧＋５Ｖの
供給は停止されるようになっている。
【００２４】さて、電源２１がオンされると、メイン制
御用ＣＰＵ１はパワーオンリセット信号として、Ｌ（ロ
ー）アクティブのリセット１信号を出力し、ファクシミ
リ装置全体の回路に供給する。同時にこのＬアクティブ
のリセット１信号をスレーブ用ＣＰＵ１５へも供給す
る。この時、メイン制御用ＣＰＵ１とスレーブ用ＣＰＵ
１５は、お互いにハンドシェークをしてインターフェー
スされる。
御用ＣＰＵ１はパワーオンリセット信号として、Ｌ（ロ
ー）アクティブのリセット１信号を出力し、ファクシミ
リ装置全体の回路に供給する。同時にこのＬアクティブ
のリセット１信号をスレーブ用ＣＰＵ１５へも供給す
る。この時、メイン制御用ＣＰＵ１とスレーブ用ＣＰＵ
１５は、お互いにハンドシェークをしてインターフェー
スされる。
【００２５】メイン制御用ＣＰＵ１は、自分自身のイニ
シャルが終了すると、リセット１信号をＬレベルからＨ
（ハイ）レベルにして（Ｌ→Ｈ）、周辺回路のリセット
を解除する。この後は、通常のファクシミリ動作に入る
ことになる。
シャルが終了すると、リセット１信号をＬレベルからＨ
（ハイ）レベルにして（Ｌ→Ｈ）、周辺回路のリセット
を解除する。この後は、通常のファクシミリ動作に入る
ことになる。
【００２６】ところで、リセット１信号は通常、電源オ
ン時にイニシャルＬレベルの出力ポートなどがアサイン
されるから、メイン制御用ＣＰＵ１の電源をオフしてい
る省エネルギーモード中にもリセット１信号はＬレベル
となる。
ン時にイニシャルＬレベルの出力ポートなどがアサイン
されるから、メイン制御用ＣＰＵ１の電源をオフしてい
る省エネルギーモード中にもリセット１信号はＬレベル
となる。
【００２７】このリセット１信号は、省エネルギーモー
ド中でも電源供給される周辺またはオプション制御用の
スレーブＣＰＵ１５にも入力されているから、省エネル
ギーモード下でメイン制御用ＣＰＵ１の電源がオフされ
ると、スレーブＣＰＵ１５に対してリセット１信号（Ｌ
レベル）が出力されてしまう。
ド中でも電源供給される周辺またはオプション制御用の
スレーブＣＰＵ１５にも入力されているから、省エネル
ギーモード下でメイン制御用ＣＰＵ１の電源がオフされ
ると、スレーブＣＰＵ１５に対してリセット１信号（Ｌ
レベル）が出力されてしまう。
【００２８】そこで、本発明は、スレーブＣＰＵ１５の
ポート出力を使用してＨレベルの信号を形成し、Ｌレベ
ルのリセット１信号の入力を阻止し、プロテクトするよ
うに構成している。
ポート出力を使用してＨレベルの信号を形成し、Ｌレベ
ルのリセット１信号の入力を阻止し、プロテクトするよ
うに構成している。
【００２９】このスレーブＣＰＵ１５に対するリセット
１信号のプロテクトの手順を図３のフローチャートにし
たがって説明する。
１信号のプロテクトの手順を図３のフローチャートにし
たがって説明する。
【００３０】図３で、スタートすると、ステップＳ３１
で省エネルギーモードへの移行要求があるかどうかをチ
ェックする。
で省エネルギーモードへの移行要求があるかどうかをチ
ェックする。
【００３１】省エネルギーモードへの移行要求がある
と、ステップＳ３２でメイン制御用ＣＰＵ１とスレーブ
用ＣＰＵ１５との間で必要な移行処理を行い、ステップ
Ｓ３３でその移行処理が終了したかどうかをチェック
し、移行処理が終了していなければ終了するまでステッ
プＳ３２，ステップＳ３３を繰り返す。
と、ステップＳ３２でメイン制御用ＣＰＵ１とスレーブ
用ＣＰＵ１５との間で必要な移行処理を行い、ステップ
Ｓ３３でその移行処理が終了したかどうかをチェック
し、移行処理が終了していなければ終了するまでステッ
プＳ３２，ステップＳ３３を繰り返す。
【００３２】省エネルギーモードへの移行処理が終了す
ると、ステップＳ３４でスレーブ用ＣＰＵ１５のリセッ
ト１信号に対するプロテクト処理を行う。つまり、スレ
ーブ用ＣＰＵ１５の出力ポートをＨレベルにし、オア回
路２３にリセット１信号とともに加え、スレーブ用ＣＰ
Ｕ１５のリセット端子ＲＥＳＢの入力をＨレベル（すな
わち非アクティブレベル）に保持する。
ると、ステップＳ３４でスレーブ用ＣＰＵ１５のリセッ
ト１信号に対するプロテクト処理を行う。つまり、スレ
ーブ用ＣＰＵ１５の出力ポートをＨレベルにし、オア回
路２３にリセット１信号とともに加え、スレーブ用ＣＰ
Ｕ１５のリセット端子ＲＥＳＢの入力をＨレベル（すな
わち非アクティブレベル）に保持する。
【００３３】このスレーブ用ＣＰＵ１５の省エネルギー
移行処理が終了すると（ステップＳ３５）、メイン制御
用ＣＰＵ１への省エネルギー移行許可がなされ（ステッ
プＳ３６）、省エネルギーモード制御用ＣＰＵ１２から
スイッチ２２に開放指令信号が送られて、メイン制御用
ＣＰＵ１の＋５Ｖ電源電圧がオフされ（ステップＳ３
７）、省エネルギーモードに移行する（ステップＳ３
８）。
移行処理が終了すると（ステップＳ３５）、メイン制御
用ＣＰＵ１への省エネルギー移行許可がなされ（ステッ
プＳ３６）、省エネルギーモード制御用ＣＰＵ１２から
スイッチ２２に開放指令信号が送られて、メイン制御用
ＣＰＵ１の＋５Ｖ電源電圧がオフされ（ステップＳ３
７）、省エネルギーモードに移行する（ステップＳ３
８）。
【００３４】これにより、省エネルギーモード中のスレ
ーブ用ＣＰＵ１５へのリセット１信号入力を、スレーブ
用ＣＰＵ自身がプロテクトしているので、省エネルギー
モード中にスレーブ用ＣＰＵ１５を動作可能とすること
ができる。
ーブ用ＣＰＵ１５へのリセット１信号入力を、スレーブ
用ＣＰＵ自身がプロテクトしているので、省エネルギー
モード中にスレーブ用ＣＰＵ１５を動作可能とすること
ができる。
【００３５】また、図２において、メイン制御用ＣＰＵ
１から別ラインでリセット２信号が出力され、インバー
タ２４で論理が反転された上で、オア回路２３の出力と
インバータ２４の出力がアンド回路２５で論理積を取っ
て、スレーブ用ＣＰＵ１５のリセット端子ＲＥＳＢに供
給されている。
１から別ラインでリセット２信号が出力され、インバー
タ２４で論理が反転された上で、オア回路２３の出力と
インバータ２４の出力がアンド回路２５で論理積を取っ
て、スレーブ用ＣＰＵ１５のリセット端子ＲＥＳＢに供
給されている。
【００３６】これは、スレーブ用ＣＰＵ１５が自分への
リセット１信号を自分自身のポート出力でプロテクトす
る構成としていることから、もし省エネルギーモード中
にスレーブ用ＣＰＵ１５が何らかの理由で暴走してしま
った場合に、スレーブ用ＣＰＵ１５を外部からリセット
するためものである。
リセット１信号を自分自身のポート出力でプロテクトす
る構成としていることから、もし省エネルギーモード中
にスレーブ用ＣＰＵ１５が何らかの理由で暴走してしま
った場合に、スレーブ用ＣＰＵ１５を外部からリセット
するためものである。
【００３７】このために、メイン制御用ＣＰＵ１から別
ラインで出力されるリセット２信号は、リセット１信号
とは逆論理のＨレベルでリセットが係るようにするため
に、メイン制御用ＣＰＵ１が電源オフの省エネルギーモ
ード時にはＬレベルであり、メイン制御用ＣＰＵ１の電
源がオンされかつ強制リセット指令が出されたときにＨ
レベルとなる。
ラインで出力されるリセット２信号は、リセット１信号
とは逆論理のＨレベルでリセットが係るようにするため
に、メイン制御用ＣＰＵ１が電源オフの省エネルギーモ
ード時にはＬレベルであり、メイン制御用ＣＰＵ１の電
源がオンされかつ強制リセット指令が出されたときにＨ
レベルとなる。
【００３８】したがって、リセット２信号は通常の状態
ではＬレベルにあり、これが反転されてアンド回路に供
給されるから、リセット１信号ならびにスレーブ用ＣＰ
Ｕ１５のプロテクト動作に何らの支障も生じない。そし
て、省エネルギーモード中にスレーブ用ＣＰＵ１５が何
らかの理由で暴走し、オア回路２３の出力がＨレベルに
固定されてしまったとしても、メイン制御用ＣＰＵ１の
電源をオンし、かつ強制リセットを指令することで、リ
セット２信号がＨレベルになる。これによって、スレー
ブ用ＣＰＵ１５のリセット端子ＲＥＳＢにＬレベルのリ
セット信号が供給され、リセットされる。
ではＬレベルにあり、これが反転されてアンド回路に供
給されるから、リセット１信号ならびにスレーブ用ＣＰ
Ｕ１５のプロテクト動作に何らの支障も生じない。そし
て、省エネルギーモード中にスレーブ用ＣＰＵ１５が何
らかの理由で暴走し、オア回路２３の出力がＨレベルに
固定されてしまったとしても、メイン制御用ＣＰＵ１の
電源をオンし、かつ強制リセットを指令することで、リ
セット２信号がＨレベルになる。これによって、スレー
ブ用ＣＰＵ１５のリセット端子ＲＥＳＢにＬレベルのリ
セット信号が供給され、リセットされる。
【００３９】このリセット２信号による強制リセットの
手順を図４のフローチャートにしたがって説明する。
手順を図４のフローチャートにしたがって説明する。
【００４０】図４で、スタートすると、ステップＳ４１
でスレーブ用ＣＰＵ１５の応答が正常か否かをチェック
する。正常なら、終了する。
でスレーブ用ＣＰＵ１５の応答が正常か否かをチェック
する。正常なら、終了する。
【００４１】ステップＳ４１でスレーブ用ＣＰＵ１５の
応答が正常でないとき、ステップＳ４２でリセット１信
号によるリセット処理を実行する。その上で、ステップ
Ｓ４３で再びスレーブ用ＣＰＵ１５の応答が正常か否か
をチェックし、正常なら終了する。
応答が正常でないとき、ステップＳ４２でリセット１信
号によるリセット処理を実行する。その上で、ステップ
Ｓ４３で再びスレーブ用ＣＰＵ１５の応答が正常か否か
をチェックし、正常なら終了する。
【００４２】ステップＳ４３でスレーブ用ＣＰＵ１５の
応答が正常でないとき、ステップＳ４４でリセット２信
号によるリセット処理を実行する。その上で、ステップ
Ｓ４５で再びスレーブ用ＣＰＵ１５の応答が正常か否か
をチェックし、正常なら終了する。これでも、まだスレ
ーブ用ＣＰＵ１５の応答が正常でないときには、ファク
シミリ装置の故障と判断して、故障表示とか警報を行
う。
応答が正常でないとき、ステップＳ４４でリセット２信
号によるリセット処理を実行する。その上で、ステップ
Ｓ４５で再びスレーブ用ＣＰＵ１５の応答が正常か否か
をチェックし、正常なら終了する。これでも、まだスレ
ーブ用ＣＰＵ１５の応答が正常でないときには、ファク
シミリ装置の故障と判断して、故障表示とか警報を行
う。
【００４３】このように、省エネルギーモード中のスレ
ーブ用ＣＰＵ１５の暴走対策のために、追加の別リセッ
ト信号を設けているので、スレーブＣＰＵの暴走時にリ
セットすることができる。
ーブ用ＣＰＵ１５の暴走対策のために、追加の別リセッ
ト信号を設けているので、スレーブＣＰＵの暴走時にリ
セットすることができる。
【００４４】さて、以上説明したように、スレーブＣＰ
Ｕ１５のリセット信号として、パワーオンリセット信号
を含むリセット１信号と、強制リセット信号を含むリセ
ット２信号とを設けている。電源オン時にメイン制御用
ＣＰＵ１のリセット中にスレーブ用ＣＰＵをリセット状
態にすることがソフトウエアのハンドシェークを実現す
る上で必須であり、このためにパワーオンリセット信号
がどうしても必要となる。
Ｕ１５のリセット信号として、パワーオンリセット信号
を含むリセット１信号と、強制リセット信号を含むリセ
ット２信号とを設けている。電源オン時にメイン制御用
ＣＰＵ１のリセット中にスレーブ用ＣＰＵをリセット状
態にすることがソフトウエアのハンドシェークを実現す
る上で必須であり、このためにパワーオンリセット信号
がどうしても必要となる。
【００４５】先の図２のブロック図において、リセット
１信号とリセット２信号の使用方法はソフトウエアの設
計構成に一任される。ここで、ソフトウエアの設計構成
上、リセット１信号は電源オンに伴うパワーオンリセッ
ト専用とし、リセット２信号はその他のリセットに使用
するようにする。
１信号とリセット２信号の使用方法はソフトウエアの設
計構成に一任される。ここで、ソフトウエアの設計構成
上、リセット１信号は電源オンに伴うパワーオンリセッ
ト専用とし、リセット２信号はその他のリセットに使用
するようにする。
【００４６】このように、パワーオンリセット用にのみ
リセット信号としてリセット１信号を用い、第２リセッ
ト信号として別ラインのリセット２信号をパワーオンリ
セット以外の通常のリセット用に用いるようにして、ス
レーブＣＰＵ１５に対するリセット信号を電源オン時と
それ以外で分けて使用することで、ソフトウエア設計を
簡略化することができる。
リセット信号としてリセット１信号を用い、第２リセッ
ト信号として別ラインのリセット２信号をパワーオンリ
セット以外の通常のリセット用に用いるようにして、ス
レーブＣＰＵ１５に対するリセット信号を電源オン時と
それ以外で分けて使用することで、ソフトウエア設計を
簡略化することができる。
【００４７】さらに、図２において、リセット１信号に
対するプロテクトを、スレーブ用ＣＰＵ１５のポート出
力とするとともに、このポート出力を所定の電位に固定
するために、この例ではプルダウンする抵抗２６をポー
ト出力と接地電位ＧＮＤ間に接続している。
対するプロテクトを、スレーブ用ＣＰＵ１５のポート出
力とするとともに、このポート出力を所定の電位に固定
するために、この例ではプルダウンする抵抗２６をポー
ト出力と接地電位ＧＮＤ間に接続している。
【００４８】これは、リセット１信号に対するプロテク
トをスレーブ用ＣＰＵ自身の出力ポートを使用して行っ
た場合、この出力ポートは汎用ＣＰＵでは、電源オン時
にイニシャル入力ポートに設定されているものが多い。
そのために、省エネルギーモードではない通常の電源オ
ン時に、このポート出力状態がハイインピーンス状態に
なり、ＣＰＵ２に対するリセットが十分に行われない可
能性があることに対応して、この様なリセットの不十分
を防止するためのものである。
トをスレーブ用ＣＰＵ自身の出力ポートを使用して行っ
た場合、この出力ポートは汎用ＣＰＵでは、電源オン時
にイニシャル入力ポートに設定されているものが多い。
そのために、省エネルギーモードではない通常の電源オ
ン時に、このポート出力状態がハイインピーンス状態に
なり、ＣＰＵ２に対するリセットが十分に行われない可
能性があることに対応して、この様なリセットの不十分
を防止するためのものである。
【００４９】このポート出力と接地電位ＧＮＤ間に接続
した抵抗２６により、電源オン時のポート出力信号は確
実にＬレベルに固定され、リセット１信号のＬレベルは
スレーブ用ＣＰＵ１５のリセット端子ＲＥＳＢに確実に
供給される。
した抵抗２６により、電源オン時のポート出力信号は確
実にＬレベルに固定され、リセット１信号のＬレベルは
スレーブ用ＣＰＵ１５のリセット端子ＲＥＳＢに確実に
供給される。
【００５０】
【発明の効果】請求項１記載の発明によれば、省エネル
ギーモード中にメイン制御用ＣＰＵの電源がオフされる
ことによりメイン制御用ＣＰＵから発生するリセット信
号によりスレーブ用ＣＰＵがリセット状態にならないよ
うに、スレーブ用ＣＰＵが自分へのリセット信号入力に
対してプロテクトをかけることで、省エネルギーモード
下でも動作すべき周辺（またはオプション）制御用のス
レーブ用ＣＰＵがリセットされることを防止する。
ギーモード中にメイン制御用ＣＰＵの電源がオフされる
ことによりメイン制御用ＣＰＵから発生するリセット信
号によりスレーブ用ＣＰＵがリセット状態にならないよ
うに、スレーブ用ＣＰＵが自分へのリセット信号入力に
対してプロテクトをかけることで、省エネルギーモード
下でも動作すべき周辺（またはオプション）制御用のス
レーブ用ＣＰＵがリセットされることを防止する。
【００５１】請求項２記載の発明によれば、メイン制御
用ＣＰＵから、前記リセット信号とは逆論理でありかつ
省エネルギーモード中にはアクティブにならない第２リ
セット信号を、スレーブ用ＣＰＵに供給している。これ
により、スレーブ用ＣＰＵが自分へのリセット信号入力
に対してプロテクトをかけている最中に、スレーブ用Ｃ
ＰＵが何らかの理由で暴走してしまった場合にも、リセ
ットすることができる。
用ＣＰＵから、前記リセット信号とは逆論理でありかつ
省エネルギーモード中にはアクティブにならない第２リ
セット信号を、スレーブ用ＣＰＵに供給している。これ
により、スレーブ用ＣＰＵが自分へのリセット信号入力
に対してプロテクトをかけている最中に、スレーブ用Ｃ
ＰＵが何らかの理由で暴走してしまった場合にも、リセ
ットすることができる。
【００５２】請求項３記載の発明によれば、パワーオン
リセット用にのみ前記リセット信号を用い、別ラインの
前記第２リセット信号をパワーオンリセット以外の通常
のリセット用に用いるように切り分けて使用すること
で、ソフトウエア設計上で構成を簡略化することが可能
になる。
リセット用にのみ前記リセット信号を用い、別ラインの
前記第２リセット信号をパワーオンリセット以外の通常
のリセット用に用いるように切り分けて使用すること
で、ソフトウエア設計上で構成を簡略化することが可能
になる。
【００５３】請求項４記載の発明によれば、前記リセッ
ト信号をプロテクトするためのスレーブ用ＣＰＵのポー
ト出力が所定の電位に固定されるから、省エネルギーモ
ードではない通常の電源オン時のパワーオンリセット時
にスレーブ用ＣＰＵのポート出力が所定の電位に固定さ
れ、安定したリセット信号が入力される。
ト信号をプロテクトするためのスレーブ用ＣＰＵのポー
ト出力が所定の電位に固定されるから、省エネルギーモ
ードではない通常の電源オン時のパワーオンリセット時
にスレーブ用ＣＰＵのポート出力が所定の電位に固定さ
れ、安定したリセット信号が入力される。
【図１】本発明を適用した省エネルギー機能付きファク
シミリ装置のシステム構成図。
シミリ装置のシステム構成図。
【図２】本発明のＣＰＵへの電源供給構成とリセット信
号の構成を示すブロック図。
号の構成を示すブロック図。
【図３】リセット１信号のプロテクトの手順を示すフロ
ーチャート。
ーチャート。
【図４】リセット２信号による強制リセットの手順を示
すフローチャート。
すフローチャート。
１ メイン制御用ＣＰＵ １２ 省エネルギーモード制御用ＣＰＵ １５ スレーブ用ＣＰＵ ２２ 省エネ用電源スイッチ ２３ オア回路 ２４ インバータ回路 ２５ アンド回路 ２６ プルダウン抵抗
Claims (4)
- 【請求項１】 省エネルギーモードのオン／オフ電源制
御を行う省エネルギーモード制御用ＣＰＵと、省エネル
ギーモード中は電源供給をストップされるとともにリセ
ット信号を出力する、定常時のメイン制御を行うメイン
制御用ＣＰＵと、省エネルギーモード中も電源供給され
るとともに前記メイン制御用ＣＰＵからの前記リセット
信号を受ける、スレープ用ＣＰＵと、を備えた省エネル
ギー機能付き装置において、 前記スレープ用ＣＰＵは、省エネルギーモード中に前記
メイン制御用ＣＰＵから前記スレープ用ＣＰＵへの前記
リセット信号に対してプロテクトをかけることを特徴と
する省エネルギー機能付き装置。 - 【請求項２】 請求項１記載の省エネルギー機能付き装
置において、前記リセット信号とは逆論理でありかつ省
エネルギーモード中にはアクティブにならない第２リセ
ット信号を、メイン制御用ＣＰＵから別ラインでスレー
ブ用ＣＰＵに供給することを特徴とする省エネルギー機
能付き装置。 - 【請求項３】 請求項２記載の省エネルギー機能付き装
置において、前記リセット信号は電源オンに伴うパワー
オンリセット専用とし、前記第２リセット信号はその他
のリセットに使用することを特徴とする省エネルギー機
能付き装置。 - 【請求項４】 請求項１〜３記載の省エネルギー機能付
き装置において、前記リセット信号に対するプロテクト
を、前記スレーブ用ＣＰＵのポート出力とするととも
に、このポート出力を所定の電位に固定することを特徴
とする省エネルギー機能付き装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963399A JP2001100867A (ja) | 1999-09-30 | 1999-09-30 | 省エネルギー機能付き装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963399A JP2001100867A (ja) | 1999-09-30 | 1999-09-30 | 省エネルギー機能付き装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001100867A true JP2001100867A (ja) | 2001-04-13 |
Family
ID=17613711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27963399A Pending JP2001100867A (ja) | 1999-09-30 | 1999-09-30 | 省エネルギー機能付き装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001100867A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261769A (ja) * | 2005-03-15 | 2006-09-28 | Ricoh Co Ltd | 画像処理装置、画像処理方法および画像処理プログラム |
| US7321979B2 (en) | 2004-01-22 | 2008-01-22 | International Business Machines Corporation | Method and apparatus to change the operating frequency of system core logic to maximize system memory bandwidth |
| US7587194B2 (en) | 2001-09-20 | 2009-09-08 | Denso Corporation | Mobile station having waiting process with main power off |
| JP2016207074A (ja) * | 2015-04-27 | 2016-12-08 | シャープ株式会社 | システム起動回路、電気機器およびテレビジョン装置 |
-
1999
- 1999-09-30 JP JP27963399A patent/JP2001100867A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7587194B2 (en) | 2001-09-20 | 2009-09-08 | Denso Corporation | Mobile station having waiting process with main power off |
| US8140046B2 (en) | 2001-09-20 | 2012-03-20 | Denso Corporation | Mobile station having waiting process with main power off |
| US7321979B2 (en) | 2004-01-22 | 2008-01-22 | International Business Machines Corporation | Method and apparatus to change the operating frequency of system core logic to maximize system memory bandwidth |
| JP2006261769A (ja) * | 2005-03-15 | 2006-09-28 | Ricoh Co Ltd | 画像処理装置、画像処理方法および画像処理プログラム |
| JP2016207074A (ja) * | 2015-04-27 | 2016-12-08 | シャープ株式会社 | システム起動回路、電気機器およびテレビジョン装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7395442B2 (en) | Computer peripheral device, its control method, image pickup device, storage medium, computer system, and computer | |
| US5008846A (en) | Power and signal supply control device | |
| JP3675394B2 (ja) | 通信デバイス | |
| JP2002007000A (ja) | 電子機器 | |
| US10311001B2 (en) | Electronic device and communication method thereof | |
| JP2001100867A (ja) | 省エネルギー機能付き装置 | |
| US20110173472A1 (en) | Graphic Controller, Information Processing Apparatus, and Power Saving Method | |
| EP0785508B1 (en) | Method of controlling data writing into on-board microcomputer | |
| JP2735023B2 (ja) | データ制御システム | |
| KR100710325B1 (ko) | 영상기기의 외부기기 전원 제어 장치 및 그 방법 | |
| JP4506221B2 (ja) | 複合機およびその制御方法 | |
| JP2004127188A (ja) | 情報処理システム | |
| JP2002067449A (ja) | バックアップ手段を備えた画像形成装置 | |
| JPH06230845A (ja) | レジューム方式 | |
| JP2843730B2 (ja) | 電子機器の着脱パネル検出装置 | |
| JP3178071B2 (ja) | 電子機器 | |
| JP4785354B2 (ja) | 画像表示装置、画像表示システム、電子装置 | |
| JP3618899B2 (ja) | ファクシミリ装置、及び該装置の制御方法 | |
| JPH07336480A (ja) | ファクシミリ装置 | |
| JP3466240B2 (ja) | 電源制御回路 | |
| JP3815907B2 (ja) | 省エネルギ待機の画像形成装置 | |
| JP3136936B2 (ja) | 省エネルギー機能付きファクシミリ装置 | |
| JP2001177677A (ja) | 省エネルギー機能付き装置 | |
| JP2671750B2 (ja) | 周辺制御装置 | |
| JP2971113B2 (ja) | キーボードインタフェース方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |