JP2001094189A - セラミックパッケージ - Google Patents

Abstract

(57)【要約】 【課題】５０Ω系や２５Ω系等伝送においても高密度実
装が可能であり、安価で、しかも特性インピーダンスの
不連続なしに高周波電力を伝送でき、さらに、効率的な
放熱が可能なセラミックパッケージを提供すること。 【解決手段】段差を有する金属部材６と、金属部材６上
に搭載された配線板７と、セラミックを貫通して信号線
３と接続するマイクロストリップ線路４とを有するセラ
ミックパッケージを構成する。金属部材６の上に厚さの
異なる部品を搭載しても、段差を適当にして、部品の上
面の高さを揃え、金ワイヤによる接続の際のワイヤの長
さを最小にしてインダクタンスの増大を防ぎ、金属部材
６を接地導体とすることによって、特性インピーダンス
の不連続なしに高周波電力を伝送し、金属部材６の上に
搭載された部品が発する熱を金属部材６を通して効率良
く放散させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、安価でしかも高密
度実装に適し、また特性インピーダンスの不連続なしに
高周波電力を伝送できるセラミックパッケージに関す
る。

【０００２】

【従来の技術】従来の高周波伝送用セラミックパッケー
ジの概略を図４に示す。

【０００３】図４において、１はリード（外部回路との
接続用導体）、２は接地導線、３は信号線、４はマイク
ロストリップ線路、５は導体パッドである。

【０００４】マイクロストリップ線路４は、セラミック
を貫通して信号線３と接続し、セラミックを貫通する部
分においてもストリップ線路を構成している。またパッ
ケージの外側面には、信号線３とその両脇に配置された
接地導線２よりなるコプレーナ線路が構成されている。
従って、それぞれの伝送線路を、特性インピーダンスが
５０Ωや２５Ωになるように設計し、製作し、それを用
いて高周波電力の伝送を行うことができる。

【０００５】

【発明が解決しようとする課題】しかし、半導体レーザ
等の光素子をセラミックパッケージに搭載する場合は、
その抵抗値が３〜１０Ω程度であるので、素子直近に４
０〜４７Ω程度のチップ抵抗を置かなければ５０Ω系と
してのインピーダンス整合が取れないが、チップ抵抗の
大きさは小さいものでも１ｍｍ角程度あるため、高密度
実装には不向きであった。特に、テープファイバを使っ
た多チャンネルのモジュールを作る際は、ファイバ間隔
が２５０μｍであるため素子も２５０μｍ間隔で配置さ
れることが多いが、そのときにチップ抵抗を使うとすれ
ば、チップ抵抗はその間隔では配置できないため、別の
場所に設置して、素子とチップ抵抗との長距離間を金ワ
イヤ等で接続しなければならず、インダクタンス上昇の
原因となり、伝送帯域を狭めることになっていた。

【０００６】また、例えばセラミックパッケージのリー
ド線ピッチが１．２７ｍｍで特性インピーダンスを２５
Ωにする場合は、パッケージ外側面の信号線の幅を１．
２４ｍｍとし、接地導線との間隙を３０μｍにしなけれ
ばならず、そのような狭い間隙をもつ導線構成の実現は
困難であった。

【０００７】さらに、半導体レーザや半導体光アンプを
搭載する場合は、素子が発する熱の放散が効率的に行え
ないという問題点があった。

【０００８】本発明の目的は、上述の問題点を解決し、
５０Ω系や２５Ω系等においても高密度実装が可能であ
り、安価で、しかも特性インピーダンスの不連続なしに
高周波電力を伝送でき、さらに、効率的な放熱が可能な
セラミックパッケージを提供することにある。

【０００９】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明においては、請求項１に記載したように、
底面部に露出した金属部材を有するセラミックパッケー
ジであって、該金属部材が段差を有することを特徴とす
るセラミックパッケージを構成する。

【００１０】また、本発明においては、請求項２に記載
したように、ビアホールを有するコプレーナ線路を備え
た配線板を上記金属部材上に搭載していることを特徴と
する請求項１記載のセラミックパッケージを構成する。

【００１１】また、本発明においては、請求項３に記載
したように、マイクロストリップ導体を備えた配線板を
上記金属部材上に搭載していることを特徴とする請求項
１記載のセラミックパッケージを構成する。

【００１２】また、本発明においては、請求項４に記載
したように、上記配線板上の伝送線路の一部分に薄膜抵
抗体が形成されていることを特徴とする請求項２または
３記載のセラミックパッケージを構成する。

【００１３】また、本発明においては、請求項５に記載
したように、上記金属部材を付加接地導体とする接地導
体付きコプレーナ線路を外側面に有することを特徴とす
る請求項１、２、３または４記載のセラミックパッケー
ジを構成する。ここに、「接地導体付きコプレーナ線
路」は、誘電体層を隔てて接地導体が付加されているコ
プレーナ線路を意味する。

【００１４】また、本発明においては、請求項６に記載
したように、上記金属部材を接地導体とするマイクロス
トリップ線路を外側面に有することを特徴とする請求項
１、２、３または４記載のセラミックパッケージを構成
する。ここに、「接地導体」はマイクロストリップ線路
の構成要素である接地導体を意味する。

【００１５】上述のように、本発明に係るセラミックパ
ッケージは、段差を有する金属部材をパッケージ底面部
に露出させて有することを特徴としている。段差を適当
にすることによって、当該金属部材の上に厚さの異なる
部品を並べても、部品の上面の高さを揃えることがで
き、金ワイヤによる接続の際にワイヤの長さを最小にす
ることができ、インダクタンスの増大を防ぐことができ
る。

【００１６】また、上記金属部材の上に、コプレーナ線
路やマイクロストリップ導体を形成した配線板を置くこ
とによって、任意の特性インピーダンスを有する高周波
線路を実現できる。すなわち、配線板の基板として用い
る材料の誘電率、厚さ、および導体パターンの幅や間隔
を適当に設計することで、金属部材を接地導体として、
任意の特性インピーダンスを持つ接地導体付きコプレー
ナ線路やマイクロストリップ線路を実現できる。特に、
接地導体付きコプレーナ線路においては、信号線を挟む
導体パターン部にビアホールを設け、金属部材と電気的
に結合することによって、接地電位の安定化がはかれ、
高周波特性の優れる線路を実現できる。

【００１７】また、配線板によりピッチ変換を行うこと
で光素子を２５０μｍ間隔で高密度に実装することもで
きる。この場合には、必要に応じて、伝送線路の一部分
に薄膜抵抗体を形成して、良好なインピーダンス整合性
を実現する。

【００１８】また、上記金属はセラミックパッケージ外
側面に配置された信号線に対しても接地導体として作用
するので、外側面においても、信号線を構成要素とする
接地導体付きコプレーナ線路の設計や、マイクロストリ
ップ線路の設計が可能となり、任意の特性インピーダン
スを実現することができ、特性インピーダンスの不連続
なしに高周波電力を伝送できるようになる。

【００１９】さらに、バルク状の金属部材を用いること
により、素子が発する熱をパッケージ底面部分へ効率的
に放散させることが可能となり、安定した特性で素子を
動作させることができる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２１】（実施例１）本発明の第１の実施例を図１
に示す。図１の（ａ）は本発明によるセラミックパッケ
ージの全体像を表す鳥瞰図であり、図１の（ｂ）はその
断面図である。

【００２２】図１において、１はリード、２は接地導
線、３は信号線、４はマイクロストリップ線路、５は導
体パッドである。

【００２３】６は断面形状がＬ字型のＣｕＷでできた金
属部材であり、それには、図に示したように、高さにつ
いて段差がある。金属部材６の段差の下の面にはデバイ
ス等が実装され、段差の上の面にはセラミック基板上に
金属をパターニングしてできた配線板７が搭載される。
なお、図１の（ｂ）においては、セラミックと接地導線
２と金属部材６とについて、断面を斜線で示してある。

【００２４】配線板７上の配線パターンの一例として、
５００μｍ間隔の信号線をピッチ変換するパターンを図
２に示す。信号線１３を挟む導体パターン部１４にはビ
アホール１５が設けられ、このビアホール１５を通し
て、導体パターン部１４は金属部材（図１における６）
と電気的に結合され、信号線１３と導体パターン部１４
とが、金属部材６を付加接地導体とする接地導体付きコ
プレーナ線路を形成している。この場合に、配線基板と
して厚さ３００μｍのセラミック板を使用すれば、特性
インピーダンスは５０Ωになっている。また、信号線１
３のそれぞれに薄膜抵抗１６を付けている。

【００２５】図１において、マイクロストリップ線路４
は、セラミックを貫通して信号線３と接続し、セラミッ
クを貫通する部分においてもストリップ線路を構成して
いる。また、パッケージ外側面においては、信号線３と
その両脇に配置された接地導線２、および金属部材６に
よって接地導体付きコプレーナ線路が形成されている。
従って、それぞれの伝送線路を特定の特性インピーダン
スに設計し、製作し、それを用いて、特性インピーダン
スの不連続なしに高周波電力の伝送を行うことができ
る。

【００２６】なお、上記の配線板７上のコプレーナ線路
の代わりにマイクロストリップ導体を用いても、そのマ
イクロストリップ導体と、接地導体としての金属部材６
とからなるマイクロストリップ線路が形成され、上記と
同様の効果が現れる。

【００２７】同様に、信号線３が接地導体２を近接して
伴わないマイクロストリップ導体である場合において
も、信号線３と金属部材６がマイクロストリップ線路を
構成し、上記と同様の効果が現れる。

【００２８】また、セラミックパッケージに形成された
導体パッド５はセラミックに形成されたビアホールによ
り底面方向に配線され、底面付近でピッチ変換され、そ
れぞれに対応するリード１と接続されている。

【００２９】このようなセラミックパッケージは、通常
の方法により底面に穴の空いた状態のセラミックパッケ
ージを用意し、断面がＬ字型の金属部材を下からはめ込
み固定することで製作される。

【００３０】上述の実施例において金属部材としてＣｕ
Ｗを使用したが、銅、アルミニウム、金、コバール等の
金属を使用しても良いし、その断面形状もＬ字型のみで
なく凸型あるいは凹型等の形状であっても良い。

【００３１】（実施例２）次に本発明の第２の実施例を
図３に示す。図３の（ａ）は本発明によるセラミックパ
ッケージを使ったモジュールの全体像を表す鳥瞰図であ
り、図３の（ｂ）はその断面図である。なお、図３の
（ｂ）においては、セラミックと接地導線と金属部材と
について、断面を斜線で示してある。

【００３２】図３において、セラミックパッケージの中
央部にペルチェ素子１２が搭載され、その上にＶ字型の
溝のついたシリコン基板１０と温度検出用のチップサー
ミスタ９が乗っている。シリコン基板１０上で配線用導
体が形成された部分には半導体レーザ１１が搭載され、
またＶ溝が形成された部分には光ファイバ８が搭載され
ている。半導体レーザ１１への電流注入はシリコン基板
１０上に形成された配線用導体と配線板７上に形成され
た配線導体を金ワイヤで接続することで実現される。配
線板７はＬ字型の金属部材６を付加接地導体とする接地
導体付きコプレーナ線路を形成しており、また、コプレ
ーナ線路の途中に抵抗体を搭載している。配線板７とセ
ラミックパッケージ上のマイクロストリップ線路４の間
およびチップサーミスタ９とセラミックパッケージ上の
導体パッド５の間も金ワイヤにより接続されている。一
方、ペルチェ素子１２とセラミックパッケージ上の導体
パッド５の間はペルチェ素子のリードをハンダ付けする
ことで接続される。

【００３３】上記の金ワイヤによる配線において、金属
部材の段差を適当にすることによって、図３に示したよ
うに、金ワイヤによって接続される面の高さを揃えれ
ば、配線の長さを最小にすることができ、インダクタン
スの増大を防ぐことができる。

【００３４】このようにして製作した半導体レーザモジ
ュールをペルチェ素子とサーミスタにより２５℃に温度
設定して動作させたところ、半導体レーザヘの電流注入
量が２９ｍＡの時に、光ファイバからの光出力として１
ｍＷが安定して得られた。また、２．５Ｇｂｐｓの疑似
ランダムパターンの信号に対しエラーフリー動作が確認
された。

【００３５】上記実施例においてはペルチェ素子上にＶ
溝付きのシリコン基板を乗せたが、セラミック等の基板
でも良いし、基板無しでもかまわない。また半導体レー
ザを搭載したが、半導体光アンプ等の半導体素子でも良
いし、電子デバイスでもかまわない。

【００３６】なお、実施例１の場合と同様に、上記のコ
プレーナ線路の代わりにマイクロストリップ線路を用い
ても、上記と同様の効果が現れる。また、金属部材の段
差は、高さ方向のみならず、一般の方向、たとえば水平
方向に形成さていてもよい。

【００３７】

【発明の効果】本発明に係るセラミックパッケージは段
差を有する金属部材を底面部に露出させて有し、その段
差を適当にすることによって、ペルチェ素子や半導体光
部品、半導体電子部品、配線板等、厚さの異なるものを
搭載した時に、全体の表面を同一の高さに合わせること
ができ、金ワイヤによる接続の際にワイヤの長さを最小
にすることができ、インダクタンスの増大を防ぐことが
できる。

【００３８】また、金属部材を接地導体として、その上
に乗せる配線板を接地導体付きコプレーナ線路あるいは
マイクロストリップ線路とすること、およびセラミック
パッケージ外側面に接地導体付きコプレーナ線路やマイ
クロストリップ線路を形成することができるため、高周
波電力をインピーダンス整合性良く供給することが可能
となる。

【００３９】さらに、本発明に係るセラミックパッケー
ジを使い、セラミックパッケージ内に半導体素子を内蔵
したモジュールを製作すれば、素子が発する熱を効率的
に放散させることができ、素子の安定動作が可能となる
という効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るセラミックパッケ
ージを示す概念図であり、（ａ）は鳥瞰図、（ｂ）は断
面図である。

【図２】配線板のパターンの一例を示す概念図である。

【図３】本発明の第２の実施例に係るセラミックパッケ
ージを示す概念図であり、（ａ）は鳥瞰図、（ｂ）は断
面図である。

【図４】従来の高周波伝送用セラミックパッケージを示
す概念図である。

【符号の説明】

１…リード、２…接地導線、３…信号線、４…マイクロ
ストリップ線路、５…導体パッド、６…金属部材、７…
配線板、８…光ファイバ、９…チップサーミスタ、１０
…Ｖ溝付シリコン基板、１１…半導体レーザ、１２…ペ
ルチェ素子、１３…信号線、１４…導体パターン部、１
５…ビアホール、１６…薄膜抵抗。

フロントページの続き (72)発明者 中村 誠 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 5F073 BA01 FA01 FA06 FA13 FA23 FA25 FA27 FA30

Claims (6)

【特許請求の範囲】
1. 【請求項１】底面部に露出した金属部材を有するセラミ
   ックパッケージであって、該金属部材が段差を有するこ
   とを特徴とするセラミックパッケージ。
2. 【請求項２】ビアホールを有するコプレーナ線路を備え
   た配線板を上記金属部材上に搭載していることを特徴と
   する請求項１記載のセラミックパッケージ。
3. 【請求項３】マイクロストリップ導体を備えた配線板を
   上記金属部材上に搭載していることを特徴とする請求項
   １記載のセラミックパッケージ。
4. 【請求項４】上記配線板上の伝送線路の一部分に薄膜抵
   抗体が形成されていることを特徴とする請求項２または
   ３記載のセラミックパッケージ。
5. 【請求項５】上記金属部材を付加接地導体とする接地導
   体付きコプレーナ線路を外側面に有することを特徴とす
   る請求項１、２、３または４記載のセラミックパッケー
   ジ。
6. 【請求項６】上記金属部材を接地導体とするマイクロス
   トリップ線路を外側面に有することを特徴とする請求項
   １、２、３または４記載のセラミックパッケージ。