JP2001094189A - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JP2001094189A JP2001094189A JP26882299A JP26882299A JP2001094189A JP 2001094189 A JP2001094189 A JP 2001094189A JP 26882299 A JP26882299 A JP 26882299A JP 26882299 A JP26882299 A JP 26882299A JP 2001094189 A JP2001094189 A JP 2001094189A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic package
- metal member
- package
- conductor
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】50Ω系や25Ω系等伝送においても高密度実
装が可能であり、安価で、しかも特性インピーダンスの
不連続なしに高周波電力を伝送でき、さらに、効率的な
放熱が可能なセラミックパッケージを提供すること。 【解決手段】段差を有する金属部材6と、金属部材6上
に搭載された配線板7と、セラミックを貫通して信号線
3と接続するマイクロストリップ線路4とを有するセラ
ミックパッケージを構成する。金属部材6の上に厚さの
異なる部品を搭載しても、段差を適当にして、部品の上
面の高さを揃え、金ワイヤによる接続の際のワイヤの長
さを最小にしてインダクタンスの増大を防ぎ、金属部材
6を接地導体とすることによって、特性インピーダンス
の不連続なしに高周波電力を伝送し、金属部材6の上に
搭載された部品が発する熱を金属部材6を通して効率良
く放散させることができる。
装が可能であり、安価で、しかも特性インピーダンスの
不連続なしに高周波電力を伝送でき、さらに、効率的な
放熱が可能なセラミックパッケージを提供すること。 【解決手段】段差を有する金属部材6と、金属部材6上
に搭載された配線板7と、セラミックを貫通して信号線
3と接続するマイクロストリップ線路4とを有するセラ
ミックパッケージを構成する。金属部材6の上に厚さの
異なる部品を搭載しても、段差を適当にして、部品の上
面の高さを揃え、金ワイヤによる接続の際のワイヤの長
さを最小にしてインダクタンスの増大を防ぎ、金属部材
6を接地導体とすることによって、特性インピーダンス
の不連続なしに高周波電力を伝送し、金属部材6の上に
搭載された部品が発する熱を金属部材6を通して効率良
く放散させることができる。
Description
【0001】
【発明の属する技術分野】本発明は、安価でしかも高密
度実装に適し、また特性インピーダンスの不連続なしに
高周波電力を伝送できるセラミックパッケージに関す
る。
度実装に適し、また特性インピーダンスの不連続なしに
高周波電力を伝送できるセラミックパッケージに関す
る。
【0002】
【従来の技術】従来の高周波伝送用セラミックパッケー
ジの概略を図4に示す。
ジの概略を図4に示す。
【0003】図4において、1はリード(外部回路との
接続用導体)、2は接地導線、3は信号線、4はマイク
ロストリップ線路、5は導体パッドである。
接続用導体)、2は接地導線、3は信号線、4はマイク
ロストリップ線路、5は導体パッドである。
【0004】マイクロストリップ線路4は、セラミック
を貫通して信号線3と接続し、セラミックを貫通する部
分においてもストリップ線路を構成している。またパッ
ケージの外側面には、信号線3とその両脇に配置された
接地導線2よりなるコプレーナ線路が構成されている。
従って、それぞれの伝送線路を、特性インピーダンスが
50Ωや25Ωになるように設計し、製作し、それを用
いて高周波電力の伝送を行うことができる。
を貫通して信号線3と接続し、セラミックを貫通する部
分においてもストリップ線路を構成している。またパッ
ケージの外側面には、信号線3とその両脇に配置された
接地導線2よりなるコプレーナ線路が構成されている。
従って、それぞれの伝送線路を、特性インピーダンスが
50Ωや25Ωになるように設計し、製作し、それを用
いて高周波電力の伝送を行うことができる。
【0005】
【発明が解決しようとする課題】しかし、半導体レーザ
等の光素子をセラミックパッケージに搭載する場合は、
その抵抗値が3〜10Ω程度であるので、素子直近に4
0〜47Ω程度のチップ抵抗を置かなければ50Ω系と
してのインピーダンス整合が取れないが、チップ抵抗の
大きさは小さいものでも1mm角程度あるため、高密度
実装には不向きであった。特に、テープファイバを使っ
た多チャンネルのモジュールを作る際は、ファイバ間隔
が250μmであるため素子も250μm間隔で配置さ
れることが多いが、そのときにチップ抵抗を使うとすれ
ば、チップ抵抗はその間隔では配置できないため、別の
場所に設置して、素子とチップ抵抗との長距離間を金ワ
イヤ等で接続しなければならず、インダクタンス上昇の
原因となり、伝送帯域を狭めることになっていた。
等の光素子をセラミックパッケージに搭載する場合は、
その抵抗値が3〜10Ω程度であるので、素子直近に4
0〜47Ω程度のチップ抵抗を置かなければ50Ω系と
してのインピーダンス整合が取れないが、チップ抵抗の
大きさは小さいものでも1mm角程度あるため、高密度
実装には不向きであった。特に、テープファイバを使っ
た多チャンネルのモジュールを作る際は、ファイバ間隔
が250μmであるため素子も250μm間隔で配置さ
れることが多いが、そのときにチップ抵抗を使うとすれ
ば、チップ抵抗はその間隔では配置できないため、別の
場所に設置して、素子とチップ抵抗との長距離間を金ワ
イヤ等で接続しなければならず、インダクタンス上昇の
原因となり、伝送帯域を狭めることになっていた。
【0006】また、例えばセラミックパッケージのリー
ド線ピッチが1.27mmで特性インピーダンスを25
Ωにする場合は、パッケージ外側面の信号線の幅を1.
24mmとし、接地導線との間隙を30μmにしなけれ
ばならず、そのような狭い間隙をもつ導線構成の実現は
困難であった。
ド線ピッチが1.27mmで特性インピーダンスを25
Ωにする場合は、パッケージ外側面の信号線の幅を1.
24mmとし、接地導線との間隙を30μmにしなけれ
ばならず、そのような狭い間隙をもつ導線構成の実現は
困難であった。
【0007】さらに、半導体レーザや半導体光アンプを
搭載する場合は、素子が発する熱の放散が効率的に行え
ないという問題点があった。
搭載する場合は、素子が発する熱の放散が効率的に行え
ないという問題点があった。
【0008】本発明の目的は、上述の問題点を解決し、
50Ω系や25Ω系等においても高密度実装が可能であ
り、安価で、しかも特性インピーダンスの不連続なしに
高周波電力を伝送でき、さらに、効率的な放熱が可能な
セラミックパッケージを提供することにある。
50Ω系や25Ω系等においても高密度実装が可能であ
り、安価で、しかも特性インピーダンスの不連続なしに
高周波電力を伝送でき、さらに、効率的な放熱が可能な
セラミックパッケージを提供することにある。
【0009】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明においては、請求項1に記載したように、
底面部に露出した金属部材を有するセラミックパッケー
ジであって、該金属部材が段差を有することを特徴とす
るセラミックパッケージを構成する。
めに、本発明においては、請求項1に記載したように、
底面部に露出した金属部材を有するセラミックパッケー
ジであって、該金属部材が段差を有することを特徴とす
るセラミックパッケージを構成する。
【0010】また、本発明においては、請求項2に記載
したように、ビアホールを有するコプレーナ線路を備え
た配線板を上記金属部材上に搭載していることを特徴と
する請求項1記載のセラミックパッケージを構成する。
したように、ビアホールを有するコプレーナ線路を備え
た配線板を上記金属部材上に搭載していることを特徴と
する請求項1記載のセラミックパッケージを構成する。
【0011】また、本発明においては、請求項3に記載
したように、マイクロストリップ導体を備えた配線板を
上記金属部材上に搭載していることを特徴とする請求項
1記載のセラミックパッケージを構成する。
したように、マイクロストリップ導体を備えた配線板を
上記金属部材上に搭載していることを特徴とする請求項
1記載のセラミックパッケージを構成する。
【0012】また、本発明においては、請求項4に記載
したように、上記配線板上の伝送線路の一部分に薄膜抵
抗体が形成されていることを特徴とする請求項2または
3記載のセラミックパッケージを構成する。
したように、上記配線板上の伝送線路の一部分に薄膜抵
抗体が形成されていることを特徴とする請求項2または
3記載のセラミックパッケージを構成する。
【0013】また、本発明においては、請求項5に記載
したように、上記金属部材を付加接地導体とする接地導
体付きコプレーナ線路を外側面に有することを特徴とす
る請求項1、2、3または4記載のセラミックパッケー
ジを構成する。ここに、「接地導体付きコプレーナ線
路」は、誘電体層を隔てて接地導体が付加されているコ
プレーナ線路を意味する。
したように、上記金属部材を付加接地導体とする接地導
体付きコプレーナ線路を外側面に有することを特徴とす
る請求項1、2、3または4記載のセラミックパッケー
ジを構成する。ここに、「接地導体付きコプレーナ線
路」は、誘電体層を隔てて接地導体が付加されているコ
プレーナ線路を意味する。
【0014】また、本発明においては、請求項6に記載
したように、上記金属部材を接地導体とするマイクロス
トリップ線路を外側面に有することを特徴とする請求項
1、2、3または4記載のセラミックパッケージを構成
する。ここに、「接地導体」はマイクロストリップ線路
の構成要素である接地導体を意味する。
したように、上記金属部材を接地導体とするマイクロス
トリップ線路を外側面に有することを特徴とする請求項
1、2、3または4記載のセラミックパッケージを構成
する。ここに、「接地導体」はマイクロストリップ線路
の構成要素である接地導体を意味する。
【0015】上述のように、本発明に係るセラミックパ
ッケージは、段差を有する金属部材をパッケージ底面部
に露出させて有することを特徴としている。段差を適当
にすることによって、当該金属部材の上に厚さの異なる
部品を並べても、部品の上面の高さを揃えることがで
き、金ワイヤによる接続の際にワイヤの長さを最小にす
ることができ、インダクタンスの増大を防ぐことができ
る。
ッケージは、段差を有する金属部材をパッケージ底面部
に露出させて有することを特徴としている。段差を適当
にすることによって、当該金属部材の上に厚さの異なる
部品を並べても、部品の上面の高さを揃えることがで
き、金ワイヤによる接続の際にワイヤの長さを最小にす
ることができ、インダクタンスの増大を防ぐことができ
る。
【0016】また、上記金属部材の上に、コプレーナ線
路やマイクロストリップ導体を形成した配線板を置くこ
とによって、任意の特性インピーダンスを有する高周波
線路を実現できる。すなわち、配線板の基板として用い
る材料の誘電率、厚さ、および導体パターンの幅や間隔
を適当に設計することで、金属部材を接地導体として、
任意の特性インピーダンスを持つ接地導体付きコプレー
ナ線路やマイクロストリップ線路を実現できる。特に、
接地導体付きコプレーナ線路においては、信号線を挟む
導体パターン部にビアホールを設け、金属部材と電気的
に結合することによって、接地電位の安定化がはかれ、
高周波特性の優れる線路を実現できる。
路やマイクロストリップ導体を形成した配線板を置くこ
とによって、任意の特性インピーダンスを有する高周波
線路を実現できる。すなわち、配線板の基板として用い
る材料の誘電率、厚さ、および導体パターンの幅や間隔
を適当に設計することで、金属部材を接地導体として、
任意の特性インピーダンスを持つ接地導体付きコプレー
ナ線路やマイクロストリップ線路を実現できる。特に、
接地導体付きコプレーナ線路においては、信号線を挟む
導体パターン部にビアホールを設け、金属部材と電気的
に結合することによって、接地電位の安定化がはかれ、
高周波特性の優れる線路を実現できる。
【0017】また、配線板によりピッチ変換を行うこと
で光素子を250μm間隔で高密度に実装することもで
きる。この場合には、必要に応じて、伝送線路の一部分
に薄膜抵抗体を形成して、良好なインピーダンス整合性
を実現する。
で光素子を250μm間隔で高密度に実装することもで
きる。この場合には、必要に応じて、伝送線路の一部分
に薄膜抵抗体を形成して、良好なインピーダンス整合性
を実現する。
【0018】また、上記金属はセラミックパッケージ外
側面に配置された信号線に対しても接地導体として作用
するので、外側面においても、信号線を構成要素とする
接地導体付きコプレーナ線路の設計や、マイクロストリ
ップ線路の設計が可能となり、任意の特性インピーダン
スを実現することができ、特性インピーダンスの不連続
なしに高周波電力を伝送できるようになる。
側面に配置された信号線に対しても接地導体として作用
するので、外側面においても、信号線を構成要素とする
接地導体付きコプレーナ線路の設計や、マイクロストリ
ップ線路の設計が可能となり、任意の特性インピーダン
スを実現することができ、特性インピーダンスの不連続
なしに高周波電力を伝送できるようになる。
【0019】さらに、バルク状の金属部材を用いること
により、素子が発する熱をパッケージ底面部分へ効率的
に放散させることが可能となり、安定した特性で素子を
動作させることができる。
により、素子が発する熱をパッケージ底面部分へ効率的
に放散させることが可能となり、安定した特性で素子を
動作させることができる。
【0020】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0021】(実施例1)本発明の第1の実施例を図1
に示す。図1の(a)は本発明によるセラミックパッケ
ージの全体像を表す鳥瞰図であり、図1の(b)はその
断面図である。
に示す。図1の(a)は本発明によるセラミックパッケ
ージの全体像を表す鳥瞰図であり、図1の(b)はその
断面図である。
【0022】図1において、1はリード、2は接地導
線、3は信号線、4はマイクロストリップ線路、5は導
体パッドである。
線、3は信号線、4はマイクロストリップ線路、5は導
体パッドである。
【0023】6は断面形状がL字型のCuWでできた金
属部材であり、それには、図に示したように、高さにつ
いて段差がある。金属部材6の段差の下の面にはデバイ
ス等が実装され、段差の上の面にはセラミック基板上に
金属をパターニングしてできた配線板7が搭載される。
なお、図1の(b)においては、セラミックと接地導線
2と金属部材6とについて、断面を斜線で示してある。
属部材であり、それには、図に示したように、高さにつ
いて段差がある。金属部材6の段差の下の面にはデバイ
ス等が実装され、段差の上の面にはセラミック基板上に
金属をパターニングしてできた配線板7が搭載される。
なお、図1の(b)においては、セラミックと接地導線
2と金属部材6とについて、断面を斜線で示してある。
【0024】配線板7上の配線パターンの一例として、
500μm間隔の信号線をピッチ変換するパターンを図
2に示す。信号線13を挟む導体パターン部14にはビ
アホール15が設けられ、このビアホール15を通し
て、導体パターン部14は金属部材(図1における6)
と電気的に結合され、信号線13と導体パターン部14
とが、金属部材6を付加接地導体とする接地導体付きコ
プレーナ線路を形成している。この場合に、配線基板と
して厚さ300μmのセラミック板を使用すれば、特性
インピーダンスは50Ωになっている。また、信号線1
3のそれぞれに薄膜抵抗16を付けている。
500μm間隔の信号線をピッチ変換するパターンを図
2に示す。信号線13を挟む導体パターン部14にはビ
アホール15が設けられ、このビアホール15を通し
て、導体パターン部14は金属部材(図1における6)
と電気的に結合され、信号線13と導体パターン部14
とが、金属部材6を付加接地導体とする接地導体付きコ
プレーナ線路を形成している。この場合に、配線基板と
して厚さ300μmのセラミック板を使用すれば、特性
インピーダンスは50Ωになっている。また、信号線1
3のそれぞれに薄膜抵抗16を付けている。
【0025】図1において、マイクロストリップ線路4
は、セラミックを貫通して信号線3と接続し、セラミッ
クを貫通する部分においてもストリップ線路を構成して
いる。また、パッケージ外側面においては、信号線3と
その両脇に配置された接地導線2、および金属部材6に
よって接地導体付きコプレーナ線路が形成されている。
従って、それぞれの伝送線路を特定の特性インピーダン
スに設計し、製作し、それを用いて、特性インピーダン
スの不連続なしに高周波電力の伝送を行うことができ
る。
は、セラミックを貫通して信号線3と接続し、セラミッ
クを貫通する部分においてもストリップ線路を構成して
いる。また、パッケージ外側面においては、信号線3と
その両脇に配置された接地導線2、および金属部材6に
よって接地導体付きコプレーナ線路が形成されている。
従って、それぞれの伝送線路を特定の特性インピーダン
スに設計し、製作し、それを用いて、特性インピーダン
スの不連続なしに高周波電力の伝送を行うことができ
る。
【0026】なお、上記の配線板7上のコプレーナ線路
の代わりにマイクロストリップ導体を用いても、そのマ
イクロストリップ導体と、接地導体としての金属部材6
とからなるマイクロストリップ線路が形成され、上記と
同様の効果が現れる。
の代わりにマイクロストリップ導体を用いても、そのマ
イクロストリップ導体と、接地導体としての金属部材6
とからなるマイクロストリップ線路が形成され、上記と
同様の効果が現れる。
【0027】同様に、信号線3が接地導体2を近接して
伴わないマイクロストリップ導体である場合において
も、信号線3と金属部材6がマイクロストリップ線路を
構成し、上記と同様の効果が現れる。
伴わないマイクロストリップ導体である場合において
も、信号線3と金属部材6がマイクロストリップ線路を
構成し、上記と同様の効果が現れる。
【0028】また、セラミックパッケージに形成された
導体パッド5はセラミックに形成されたビアホールによ
り底面方向に配線され、底面付近でピッチ変換され、そ
れぞれに対応するリード1と接続されている。
導体パッド5はセラミックに形成されたビアホールによ
り底面方向に配線され、底面付近でピッチ変換され、そ
れぞれに対応するリード1と接続されている。
【0029】このようなセラミックパッケージは、通常
の方法により底面に穴の空いた状態のセラミックパッケ
ージを用意し、断面がL字型の金属部材を下からはめ込
み固定することで製作される。
の方法により底面に穴の空いた状態のセラミックパッケ
ージを用意し、断面がL字型の金属部材を下からはめ込
み固定することで製作される。
【0030】上述の実施例において金属部材としてCu
Wを使用したが、銅、アルミニウム、金、コバール等の
金属を使用しても良いし、その断面形状もL字型のみで
なく凸型あるいは凹型等の形状であっても良い。
Wを使用したが、銅、アルミニウム、金、コバール等の
金属を使用しても良いし、その断面形状もL字型のみで
なく凸型あるいは凹型等の形状であっても良い。
【0031】(実施例2)次に本発明の第2の実施例を
図3に示す。図3の(a)は本発明によるセラミックパ
ッケージを使ったモジュールの全体像を表す鳥瞰図であ
り、図3の(b)はその断面図である。なお、図3の
(b)においては、セラミックと接地導線と金属部材と
について、断面を斜線で示してある。
図3に示す。図3の(a)は本発明によるセラミックパ
ッケージを使ったモジュールの全体像を表す鳥瞰図であ
り、図3の(b)はその断面図である。なお、図3の
(b)においては、セラミックと接地導線と金属部材と
について、断面を斜線で示してある。
【0032】図3において、セラミックパッケージの中
央部にペルチェ素子12が搭載され、その上にV字型の
溝のついたシリコン基板10と温度検出用のチップサー
ミスタ9が乗っている。シリコン基板10上で配線用導
体が形成された部分には半導体レーザ11が搭載され、
またV溝が形成された部分には光ファイバ8が搭載され
ている。半導体レーザ11への電流注入はシリコン基板
10上に形成された配線用導体と配線板7上に形成され
た配線導体を金ワイヤで接続することで実現される。配
線板7はL字型の金属部材6を付加接地導体とする接地
導体付きコプレーナ線路を形成しており、また、コプレ
ーナ線路の途中に抵抗体を搭載している。配線板7とセ
ラミックパッケージ上のマイクロストリップ線路4の間
およびチップサーミスタ9とセラミックパッケージ上の
導体パッド5の間も金ワイヤにより接続されている。一
方、ペルチェ素子12とセラミックパッケージ上の導体
パッド5の間はペルチェ素子のリードをハンダ付けする
ことで接続される。
央部にペルチェ素子12が搭載され、その上にV字型の
溝のついたシリコン基板10と温度検出用のチップサー
ミスタ9が乗っている。シリコン基板10上で配線用導
体が形成された部分には半導体レーザ11が搭載され、
またV溝が形成された部分には光ファイバ8が搭載され
ている。半導体レーザ11への電流注入はシリコン基板
10上に形成された配線用導体と配線板7上に形成され
た配線導体を金ワイヤで接続することで実現される。配
線板7はL字型の金属部材6を付加接地導体とする接地
導体付きコプレーナ線路を形成しており、また、コプレ
ーナ線路の途中に抵抗体を搭載している。配線板7とセ
ラミックパッケージ上のマイクロストリップ線路4の間
およびチップサーミスタ9とセラミックパッケージ上の
導体パッド5の間も金ワイヤにより接続されている。一
方、ペルチェ素子12とセラミックパッケージ上の導体
パッド5の間はペルチェ素子のリードをハンダ付けする
ことで接続される。
【0033】上記の金ワイヤによる配線において、金属
部材の段差を適当にすることによって、図3に示したよ
うに、金ワイヤによって接続される面の高さを揃えれ
ば、配線の長さを最小にすることができ、インダクタン
スの増大を防ぐことができる。
部材の段差を適当にすることによって、図3に示したよ
うに、金ワイヤによって接続される面の高さを揃えれ
ば、配線の長さを最小にすることができ、インダクタン
スの増大を防ぐことができる。
【0034】このようにして製作した半導体レーザモジ
ュールをペルチェ素子とサーミスタにより25℃に温度
設定して動作させたところ、半導体レーザヘの電流注入
量が29mAの時に、光ファイバからの光出力として1
mWが安定して得られた。また、2.5Gbpsの疑似
ランダムパターンの信号に対しエラーフリー動作が確認
された。
ュールをペルチェ素子とサーミスタにより25℃に温度
設定して動作させたところ、半導体レーザヘの電流注入
量が29mAの時に、光ファイバからの光出力として1
mWが安定して得られた。また、2.5Gbpsの疑似
ランダムパターンの信号に対しエラーフリー動作が確認
された。
【0035】上記実施例においてはペルチェ素子上にV
溝付きのシリコン基板を乗せたが、セラミック等の基板
でも良いし、基板無しでもかまわない。また半導体レー
ザを搭載したが、半導体光アンプ等の半導体素子でも良
いし、電子デバイスでもかまわない。
溝付きのシリコン基板を乗せたが、セラミック等の基板
でも良いし、基板無しでもかまわない。また半導体レー
ザを搭載したが、半導体光アンプ等の半導体素子でも良
いし、電子デバイスでもかまわない。
【0036】なお、実施例1の場合と同様に、上記のコ
プレーナ線路の代わりにマイクロストリップ線路を用い
ても、上記と同様の効果が現れる。また、金属部材の段
差は、高さ方向のみならず、一般の方向、たとえば水平
方向に形成さていてもよい。
プレーナ線路の代わりにマイクロストリップ線路を用い
ても、上記と同様の効果が現れる。また、金属部材の段
差は、高さ方向のみならず、一般の方向、たとえば水平
方向に形成さていてもよい。
【0037】
【発明の効果】本発明に係るセラミックパッケージは段
差を有する金属部材を底面部に露出させて有し、その段
差を適当にすることによって、ペルチェ素子や半導体光
部品、半導体電子部品、配線板等、厚さの異なるものを
搭載した時に、全体の表面を同一の高さに合わせること
ができ、金ワイヤによる接続の際にワイヤの長さを最小
にすることができ、インダクタンスの増大を防ぐことが
できる。
差を有する金属部材を底面部に露出させて有し、その段
差を適当にすることによって、ペルチェ素子や半導体光
部品、半導体電子部品、配線板等、厚さの異なるものを
搭載した時に、全体の表面を同一の高さに合わせること
ができ、金ワイヤによる接続の際にワイヤの長さを最小
にすることができ、インダクタンスの増大を防ぐことが
できる。
【0038】また、金属部材を接地導体として、その上
に乗せる配線板を接地導体付きコプレーナ線路あるいは
マイクロストリップ線路とすること、およびセラミック
パッケージ外側面に接地導体付きコプレーナ線路やマイ
クロストリップ線路を形成することができるため、高周
波電力をインピーダンス整合性良く供給することが可能
となる。
に乗せる配線板を接地導体付きコプレーナ線路あるいは
マイクロストリップ線路とすること、およびセラミック
パッケージ外側面に接地導体付きコプレーナ線路やマイ
クロストリップ線路を形成することができるため、高周
波電力をインピーダンス整合性良く供給することが可能
となる。
【0039】さらに、本発明に係るセラミックパッケー
ジを使い、セラミックパッケージ内に半導体素子を内蔵
したモジュールを製作すれば、素子が発する熱を効率的
に放散させることができ、素子の安定動作が可能となる
という効果がある。
ジを使い、セラミックパッケージ内に半導体素子を内蔵
したモジュールを製作すれば、素子が発する熱を効率的
に放散させることができ、素子の安定動作が可能となる
という効果がある。
【図1】本発明の第1の実施例に係るセラミックパッケ
ージを示す概念図であり、(a)は鳥瞰図、(b)は断
面図である。
ージを示す概念図であり、(a)は鳥瞰図、(b)は断
面図である。
【図2】配線板のパターンの一例を示す概念図である。
【図3】本発明の第2の実施例に係るセラミックパッケ
ージを示す概念図であり、(a)は鳥瞰図、(b)は断
面図である。
ージを示す概念図であり、(a)は鳥瞰図、(b)は断
面図である。
【図4】従来の高周波伝送用セラミックパッケージを示
す概念図である。
す概念図である。
1…リード、2…接地導線、3…信号線、4…マイクロ
ストリップ線路、5…導体パッド、6…金属部材、7…
配線板、8…光ファイバ、9…チップサーミスタ、10
…V溝付シリコン基板、11…半導体レーザ、12…ペ
ルチェ素子、13…信号線、14…導体パターン部、1
5…ビアホール、16…薄膜抵抗。
ストリップ線路、5…導体パッド、6…金属部材、7…
配線板、8…光ファイバ、9…チップサーミスタ、10
…V溝付シリコン基板、11…半導体レーザ、12…ペ
ルチェ素子、13…信号線、14…導体パターン部、1
5…ビアホール、16…薄膜抵抗。
フロントページの続き (72)発明者 中村 誠 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 5F073 BA01 FA01 FA06 FA13 FA23 FA25 FA27 FA30
Claims (6)
- 【請求項1】底面部に露出した金属部材を有するセラミ
ックパッケージであって、該金属部材が段差を有するこ
とを特徴とするセラミックパッケージ。 - 【請求項2】ビアホールを有するコプレーナ線路を備え
た配線板を上記金属部材上に搭載していることを特徴と
する請求項1記載のセラミックパッケージ。 - 【請求項3】マイクロストリップ導体を備えた配線板を
上記金属部材上に搭載していることを特徴とする請求項
1記載のセラミックパッケージ。 - 【請求項4】上記配線板上の伝送線路の一部分に薄膜抵
抗体が形成されていることを特徴とする請求項2または
3記載のセラミックパッケージ。 - 【請求項5】上記金属部材を付加接地導体とする接地導
体付きコプレーナ線路を外側面に有することを特徴とす
る請求項1、2、3または4記載のセラミックパッケー
ジ。 - 【請求項6】上記金属部材を接地導体とするマイクロス
トリップ線路を外側面に有することを特徴とする請求項
1、2、3または4記載のセラミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26882299A JP2001094189A (ja) | 1999-09-22 | 1999-09-22 | セラミックパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26882299A JP2001094189A (ja) | 1999-09-22 | 1999-09-22 | セラミックパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001094189A true JP2001094189A (ja) | 2001-04-06 |
Family
ID=17463744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26882299A Pending JP2001094189A (ja) | 1999-09-22 | 1999-09-22 | セラミックパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001094189A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003056669A1 (fr) * | 2001-12-26 | 2003-07-10 | Mitsubishi Denki Kabushiki Kaisha | Appareil controleur de longueur d'onde, module optique, et procede d'assemblage du module optique |
WO2019138909A1 (ja) * | 2018-01-12 | 2019-07-18 | ローム株式会社 | 半導体レーザ装置 |
-
1999
- 1999-09-22 JP JP26882299A patent/JP2001094189A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003056669A1 (fr) * | 2001-12-26 | 2003-07-10 | Mitsubishi Denki Kabushiki Kaisha | Appareil controleur de longueur d'onde, module optique, et procede d'assemblage du module optique |
US7148965B2 (en) | 2001-12-26 | 2006-12-12 | Mitsubishi Denki Kabushiki Kaisha | Wavelength monitor, optical module, and optical module packaging method |
WO2019138909A1 (ja) * | 2018-01-12 | 2019-07-18 | ローム株式会社 | 半導体レーザ装置 |
JP2019125614A (ja) * | 2018-01-12 | 2019-07-25 | ローム株式会社 | 半導体レーザ装置 |
CN111566882A (zh) * | 2018-01-12 | 2020-08-21 | 罗姆股份有限公司 | 半导体激光装置 |
CN111566882B (zh) * | 2018-01-12 | 2022-12-27 | 罗姆股份有限公司 | 半导体激光装置 |
US11575244B2 (en) | 2018-01-12 | 2023-02-07 | Rohm Co., Ltd. | Semiconductor laser device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6727582B2 (en) | Semiconductor device | |
JP3335227B2 (ja) | 集積回路実装システム | |
US11340412B2 (en) | Optical module | |
CN112993055B (zh) | 光模块 | |
JP4587218B2 (ja) | パッケージ型半導体装置 | |
JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
JP3058898B2 (ja) | 半導体装置及びその評価方法 | |
JPS634712B2 (ja) | ||
US20220173571A1 (en) | Optical module | |
JP2001036309A (ja) | マルチチップモジュール接続構造 | |
JP3492594B2 (ja) | 半導体モジュール | |
JP2004335584A (ja) | 半導体パッケージ | |
US20040173898A1 (en) | Semiconductor apparatus having system-in-package arrangement with improved heat dissipation | |
JP7020590B1 (ja) | レーザ光源装置 | |
JP3434473B2 (ja) | 光モジュール用シリコンプラットフォーム | |
JP2001094189A (ja) | セラミックパッケージ | |
JP2001201672A (ja) | 光半導体を有する変換モジュールと、このような変換モジュールを製造する方法 | |
JPH04349686A (ja) | チップキャリア | |
JP4041226B2 (ja) | 光半導体装置 | |
JP2000164970A (ja) | 光素子モジュール | |
JP3048992B2 (ja) | Mmicモジュール | |
JP2002094170A (ja) | 光モジュール | |
US7034641B1 (en) | Substrate structure for photonic assemblies and the like having a low-thermal-conductivity dielectric layer on a high-thermal-conductivity substrate body | |
JP3555304B2 (ja) | 電子装置 |