JP2001060896A - 自動等化器 - Google Patents

自動等化器

Info

Publication number
JP2001060896A
JP2001060896A JP11236117A JP23611799A JP2001060896A JP 2001060896 A JP2001060896 A JP 2001060896A JP 11236117 A JP11236117 A JP 11236117A JP 23611799 A JP23611799 A JP 23611799A JP 2001060896 A JP2001060896 A JP 2001060896A
Authority
JP
Japan
Prior art keywords
signal
signals
path metric
constraint condition
estimated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11236117A
Other languages
English (en)
Inventor
Giichi Shikakura
義一 鹿倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11236117A priority Critical patent/JP2001060896A/ja
Priority to US09/640,889 priority patent/US6754263B1/en
Publication of JP2001060896A publication Critical patent/JP2001060896A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【課題】 ビタビ演算において、生き残りパスの選択を
符号の規則性により拘束することによって、符号判定に
おける誤りを抑制することができる自動等化器を提供す
ること。 【解決手段】 拘束条件選択回路106は、受信信号が
入力され、判定しようとしている符号の規則性に対応す
る拘束条件を選択するための拘束条件選択信号を出力
し、拘束条件生成回路107は、kM 通りの系列候補信
号と拘束条件選択信号とが入力され、拘束条件選択信号
に対応する符号の規則性を選択し、kM 通りの系列候補
信号を基にトレリス線図のkM-1 個の各状態毎に拘束条
件を決定して拘束条件信号を出力し、ビタビ演算回路1
03は、kM 個の推定誤差信号と前記拘束条件信号とが
入力され、kM 個の推定誤差信号と前記拘束条件信号と
に基づいて判定出力信号を生成して出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、符号間干渉により
歪みを受けた受信信号を補償する自動等化器に関し、特
に、符号の規則性に基づいて生き残りパスを拘束する技
術に関する。
【0002】
【従来の技術】従来、受信信号は、その伝送路の状態に
より歪が生じることが有る。この歪を補償する一つの方
法として、受信機に自動等化器を用いる場合がある。こ
こで、従来の自動等化器について図8を用いて説明す
る。図8は、従来の自動等化器の構成図である。
【0003】図8中、501は推定受信回路であり、M
チップ長(M:自然数)でkレベル(k:自然数)の送
信符号の組み合わせであるkM 通りの系列候補信号S
scanと、長さMの通信路インパルス応答hとを畳み込み
演算してkM 個の推定受信信号Serを生成し、この生成
したkM 個の推定受信信号Serを出力するものである。
このkM 個の推定受信信号Serは、すなわち受信信号S
r を推定した信号である。
【0004】502は減算器であり、受信信号Sr から
M 個の推定受信信号Serを各々減算してkM 個の推定
誤差信号Serr を生成し、この生成したkM 個の推定誤
差信号Serr 出力するものである。503はビタビ演算
回路であり、後述するパスメトリック演算回路504と
生き残りパス選択回路505とにより構成される。
【0005】504はパスメトリック演算回路であり、
M 個の推定誤差信号Serr とトレリス線図の各状態に
対応するkM-1 個の生き残りパスメトリック信号Spmsv
とが入力され、kM-1 個の生き残りパスメトリック信号
pmsvにそれぞれ対応するk M 個の推定誤差信号Serr
の絶対値の2乗を加算してkM 個のパスメトリック信号
pmを生成し、この生成したkM 個のパスメトリック信
号Spmを出力するものである。
【0006】505は生き残りパス選択回路であり、k
M 個のパスメトリック信号Spmを入力とし、kM 個のパ
スメトリック信号Spmの中で最小となるものをkM-1
の各状態毎に決定し、kM-1 個の生き残りパスメトリッ
ク信号Spmsvとして出力すると共に、kM 通りの系列候
補信号Sscanのうち、kM-1 個の生き残りパスメトリッ
ク信号Spmsvの中で、最小となるものに対応する系列候
補信号Sscanの一部を判定出力信号Sd として出力する
ものである。すなわち、生き残りパス選択回路505
は、受信信号の符号判定を行うものである。
【0007】506は誤り訂正回路であり、判定出力信
号Sd を符号の規則性により誤り訂正して誤り訂正判定
出力信号Sedを生成し、この生成した誤り訂正判定出力
信号Sedを出力するものである。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
たように従来の自動等化器は、符号判定の後に、誤り訂
正回路502で誤り訂正を行っていた。この為、符号判
定において誤りが伝搬した場合、誤り訂正回路502に
よる誤り訂正効果が小さくなってしまうという問題点が
あった。
【0009】従って、本発明が解決しようとする課題
は、上記問題点を解決し、自動等化器における符号判定
において誤りが伝搬した場合であっても誤り訂正効果を
向上できる技術を提供することである。
【0010】
【課題を解決する為の手段】前記の課題は、Mチップ長
(M:自然数)のkレベル(k:自然数)からなる送信
符号の組み合わせであるkM 通りの系列候補信号と長さ
Mの通信路インパルス応答とが入力され、前記kM 通り
の系列候補信号のそれぞれと前記長さMの通信路インパ
ルス応答との畳み込み演算により受信信号を推定し、こ
の推定したk M 個の推定受信信号を出力する受信信号推
定回路と、受信信号と前記kM 個の推定受信信号とが入
力され、前記受信信号から前記k M 個の推定受信信号を
各々減算してkM 個の推定誤差信号を生成し、この生成
した前記kM 個の推定誤差信号を出力する減算器と、前
記受信信号が入力され、前記受信信号の符号の規則性を
示す拘束条件選択信号を生成し、この生成した前記拘束
条件選択信号を出力する拘束条件選択回路と、前記kM
通りの系列候補信号と前記拘束条件選択信号とが入力さ
れ、前記拘束条件選択信号が示す符号の規則性と前記k
M 通りの系列候補信号とに基づいてトレリス線図のk
M-1 個の各状態毎に拘束条件を決定し、この決定の結果
を示す拘束条件信号を出力する拘束条件生成回路と、前
記kM 個の推定誤差信号と前記拘束条件信号とが入力さ
れ、前記kM 個の推定誤差信号と前記拘束条件信号とに
基づいて判定出力信号を生成し、この生成した前記判定
出力信号を出力するビタビ演算回路とにより構成するこ
とを特徴とする自動等化器によって解決される。
【0011】又、前記の課題は、Mチップ長(M:自然
数)のkレベル(k:自然数)からなる送信符号の組み
合わせであるkM 通りの系列候補信号と長さMの通信路
インパルス応答とが入力され、前記kM 通りの系列候補
信号のそれぞれと前記長さMの通信路インパルス応答と
の畳み込み演算により受信信号を推定し、この推定した
M 個の推定受信信号を出力する受信信号推定回路と、
受信信号と前記kM 個の推定受信信号とが入力され、前
記受信信号から前記k M 個の推定受信信号を各々減算し
てkM 個の推定誤差信号を生成し、この生成した前記k
M 個の推定誤差信号を出力する減算器と、判定出力信号
が入力され、前記受信信号の符号の規則性を示す拘束条
件選択信号を生成し、この生成した前記拘束条件選択信
号を出力する拘束条件選択回路と、前記kM 通りの系列
候補信号と前記拘束条件選択信号とが入力され、前記拘
束条件選択信号が示す符号の規則性と前記kM 通りの系
列候補信号とに基づいてトレリス線図のkM-1 個の各状
態毎に拘束条件を決定し、この決定の結果を示す拘束条
件信号を出力する拘束条件生成回路と、前記kM 個の推
定誤差信号と前記拘束条件信号とが入力され、前記kM
個の推定誤差信号と前記拘束条件信号とに基づいて判定
出力信号を生成し、この生成した前記判定出力信号を出
力するビタビ演算回路とにより構成することを特徴とす
る自動等化器によって解決される。
【0012】又、前記の課題は、Mチップ長(M:自然
数)のkレベル(k:自然数)からなる送信符号の組み
合わせであるkM 通りの系列候補信号と、Nチップ長
(N:自然数)のkM-1 通りの仮判定出力信号と、長さ
(M+N)の通信路インパルス応答とが入力され、前記
M 通りの系列候補信号と前記kM 通りの系列候補信号
のそれぞれに対応する前記kM-1 通りの仮判定出力信号
との組み合わせと、前記長さ(M+N)の通信路インパ
ルス応答との畳み込み演算により受信信号を推定し、こ
の推定したkM 個の推定受信信号を出力する受信信号推
定回路と、受信信号と前記kM 個の推定受信信号とが入
力され、前記受信信号から前記k M 個の推定受信信号を
各々減算してkM 個の推定誤差信号を生成し、この生成
した前記kM 個の推定誤差信号を出力する減算器と、前
記受信信号が入力され、前記受信信号の符号の規則性を
示す拘束条件選択信号を生成し、この生成した前記拘束
条件選択信号を出力する拘束条件選択回路と、前記kM
通りの系列候補信号と前記kM-1 通りの仮判定出力信号
と前記拘束条件選択信号とが入力され、前記拘束条件選
択信号が示す符号の規則性と前記kM通りの系列候補信
号と前記kM-1 通りの仮判定出力信号とに基づいてトレ
リス線図のkM-1 個の各状態毎に拘束条件を決定し、こ
の決定の結果を示す拘束条件信号を出力する拘束条件生
成回路と、前記kM 個の推定誤差信号と前記拘束条件信
号とが入力され、前記kM 個の推定誤差信号と前記拘束
条件信号とに基づいて符号判定を行って判定出力信号及
びトレリス線図の各状態毎の前記kM-1 通りの仮判定出
力信号を生成し、この生成した前記判定出力信号及びト
レリス線図の各状態毎の前記kM-1 通りの仮判定出力信
号を出力するビタビ演算回路とにより構成されることを
特徴とする自動等化器によって解決される。
【0013】又、前記の課題は、Mチップ長(M:自然
数)のkレベル(k:自然数)からなる送信符号の組み
合わせであるkM 通りの系列候補信号と、Nチップ長
(N:自然数)のkM-1 通りの仮判定出力信号と、長さ
(M+N)の通信路インパルス応答とが入力され、前記
M 通りの系列候補信号と前記kM 通りの系列候補信号
のそれぞれに対応する前記kM-1 通りの仮判定出力信号
との組み合わせと、前記長さ(M+N)の通信路インパ
ルス応答との畳み込み演算により受信信号を推定し、こ
の推定したkM 個の推定受信信号を出力する受信信号推
定回路と、受信信号と前記kM 個の推定受信信号とが入
力され、前記受信信号から前記k M 個の推定受信信号を
各々減算してkM 個の推定誤差信号を生成し、この生成
した前記kM 個の推定誤差信号を出力する減算器と、判
定出力信号が入力され、前記受信信号の符号の規則性を
示す拘束条件選択信号を生成し、この生成した前記拘束
条件選択信号を出力する拘束条件選択回路と、前記kM
通りの系列候補信号と前記kM-1 通りの仮判定出力信号
と前記拘束条件選択信号とが入力され、前記拘束条件選
択信号が示す符号の規則性と前記kM通りの系列候補信
号と前記kM-1 通りの仮判定出力信号とに基づいてトレ
リス線図のkM-1 個の各状態毎に拘束条件を決定し、こ
の決定の結果を示す拘束条件信号を出力する拘束条件生
成回路と、前記kM 個の推定誤差信号と前記拘束条件信
号とが入力され、前記kM 個の推定誤差信号と前記拘束
条件信号とに基づいて符号判定を行って判定出力信号及
びトレリス線図の各状態毎の前記kM-1 通りの仮判定出
力信号を生成し、この生成した前記判定出力信号及びト
レリス線図の各状態毎の前記kM-1 通りの仮判定出力信
号を出力するビタビ演算回路とにより構成されることを
特徴とする自動等化器によって解決される。
【0014】又、前記の課題は、Mチップ長(M:自然
数)のkレベル(k:自然数)からなる送信符号の組み
合わせであるkM 通りの系列候補信号と、Nチップ長
(N:自然数)の判定出力信号と、長さ(M+N)の通
信路インパルス応答とが入力され、前記kM 通りの系列
候補信号と前記kM 通りの系列候補信号それぞれに対応
する前記kM-1 通りの仮判定出力信号との組み合わせ
と、前記長さ(M+N)の通信路インパルス応答との畳
み込み演算により受信信号を推定し、この推定したkM
個の推定受信信号を出力する受信信号推定回路と、受信
信号と前記kM 個の推定受信信号とが入力され、前記受
信信号から前記k M 個の推定受信信号を各々減算してk
M 個の推定誤差信号を生成し、この生成した前記kM
の推定誤差信号を出力する減算器と、前記受信信号が入
力され、前記受信信号の符号の規則性を示す拘束条件選
択信号を生成し、この生成した前記拘束条件選択信号を
出力する拘束条件選択回路と、前記kM 通りの系列候補
信号と前記判定出力信号と前記拘束条件選択信号とが入
力され、前記拘束条件選択信号が示す符号の規則性と前
記kM 通りの系列候補信号と前記判定出力信号とに基づ
いてトレリス線図のkM-1 個の各状態毎に拘束条件を決
定し、この決定の結果を示す拘束条件信号を出力する拘
束条件生成回路と、前記kM 個の推定誤差信号と前記拘
束条件信号とが入力され、前記kM 個の推定誤差信号と
前記拘束条件信号とに基づいて判定出力信号を生成し、
この生成した判定出力信号を出力するビタビ演算回路と
により構成することを特徴とする自動等化器によって解
決される。
【0015】又、前記の課題は、Mチップ長(M:自然
数)のkレベル(k:自然数)からなる送信符号の組み
合わせであるkM 通りの系列候補信号と、Nチップ長
(N:自然数)の判定出力信号と、長さ(M+N)の通
信路インパルス応答とが入力され、前記kM 通りの系列
候補信号と前記kM 通りの系列候補信号それぞれに対応
する前記kM-1 通りの仮判定出力信号との組み合わせ
と、前記長さ(M+N)の通信路インパルス応答との畳
み込み演算により受信信号を推定し、この推定したkM
個の推定受信信号を出力する受信信号推定回路と、受信
信号と前記kM 個の推定受信信号とが入力され、前記受
信信号から前記k M 個の推定受信信号を各々減算してk
M 個の推定誤差信号を生成し、この生成した前記kM
の推定誤差信号を出力する減算器と、判定出力信号が入
力され、受信信号の符号の規則性を示す拘束条件選択信
号を生成し、この生成した前記拘束条件選択信号を出力
する拘束条件選択回路と、前記kM 通りの系列候補信号
と前記判定出力信号と前記拘束条件選択信号とが入力さ
れ、前記拘束条件選択信号が示す符号の規則性と前記k
M 通りの系列候補信号と前記判定出力信号とに基づいて
トレリス線図のkM-1 個の各状態毎に拘束条件を決定
し、この決定の結果を示す拘束条件信号を出力する拘束
条件生成回路と前記kM 個の推定誤差信号と前記拘束条
件信号とが入力され、前記kM 個の推定誤差信号と前記
拘束条件信号とに基づいて判定出力信号を生成し、この
生成した判定出力信号を出力するビタビ演算回路とによ
り構成することを特徴とする自動等化器によって解決さ
れる。
【0016】又、前記ビタビ演算回路は、kM 個の推定
誤差信号とトレリス線図の各状態に対応するkM-1 個の
生き残りパスメトリック信号とが入力され、前記kM-1
個の生き残りパスメトリック信号それぞれに対応する前
記kM 個の推定誤差信号の絶対値の2乗を加算してkM
個のパスメトリック信号を生成し、この生成した前記k
M 個のパスメトリック信号を出力するパスメトリック演
算回路と、前記kM 個のパスメトリック信号と拘束条件
信号とが入力され、前記kM 個のパスメトリック信号の
うち、トレリス線図上の状態遷移が前記拘束条件信号が
示す拘束条件を満たし、かつ、最小となるものをkM-1
個の各状態毎に決定して前記kM-1 個の生き残りパスメ
トリック信号として出力すると共に、前記kM 通りの系
列候補信号のうち、前記kM-1 個の生き残りパスメトリ
ック信号が最小であるものに対応する前記kM 通りの系
列候補信号の所定の一部を前記判定出力信号として出力
する生き残りパス選択回路とにより構成することを特徴
とする。
【0017】又、前記ビタビ演算回路は、kM 個の推定
誤差信号とトレリス線図の各状態に対応するkM-1 個の
生き残りパスメトリック信号とが入力され、前記kM-1
個の生き残りパスメトリック信号それぞれに対応する前
記kM 個の推定誤差信号の絶対値の2乗を加算してkM
個のパスメトリック信号を生成し、この生成した前記k
M 個のパスメトリック信号を出力するパスメトリック演
算回路と、前記kM 個のパスメトリック信号と拘束条件
信号とが入力され、前記kM 個のパスメトリック信号の
うち、トレリス線図上の状態遷移が前記拘束条件信号が
示す拘束条件を満たし、かつ、最小となるものをkM-1
個の各状態毎に決定して前記kM-1 個の生き残りパスメ
トリック信号として出力すると共に、前記kM 通りの系
列候補信号のうち、前記kM-1 個の生き残りパスメトリ
ック信号それぞれに対応する前記kM 通りの系列候補信
号の所定の一部を前記仮判定出力信号とし出力し、また
前記kM-1 個の生き残りパスメトリック信号の中で最小
となるものに対応する前記kM 通りの系列候補信号の所
定の一部を前記判定出力信号として出力する生き残りパ
ス選択回路とにより構成することを特徴とする。
【0018】又、前記ビタビ演算回路は、kM 個の推定
誤差信号とトレリス線図の各状態に対応するkM-1 個の
生き残りパスメトリック信号とが入力され、前記kM-1
個の生き残りパスメトリック信号それぞれに対応する前
記kM 個の推定誤差信号の絶対値の2乗を加算してkM
個のパスメトリック信号として出力するパスメトリック
演算回路と、前記kM 個のパスメトリック信号と拘束条
件信号とが入力され、前記kM 個のパスメトリック信号
のうち、トレリス線図上の状態遷移が前記拘束条件信号
が示す拘束条件を満たさ無いものにのみ所定のオフセッ
ト値を加算したkM 個のオフセットパスメトリック信号
を出力するパスメトリックオフセット回路と、前記kM
個のオフセットパスメトリック信号が入力され、前記k
M 個のオフセットパスメトリック信号の中で、最小とな
るものをkM-1 個の各状態毎に決定して前記kM-1 個の
生き残りパスメトリック信号として出力すると共に、前
記kM通りの系列候補信号のうち、対応する前記kM-1
個の生き残りパスメトリック信号が最小となる前記系列
候補信号の所定の一部を前記判定出力信号として出力す
る生き残りパス選択回路とにより構成することを特徴と
する。
【0019】又、前記ビタビ演算回路は、kM 個の推定
誤差信号とトレリス線図の各状態に対応するkM-1 個の
生き残りパスメトリック信号とが入力され、前記kM-1
個の生き残りパスメトリック信号それぞれに対応する前
記kM 個の推定誤差信号の絶対値の2乗を加算したkM
個のパスメトリック信号を出力するパスメトリック演算
回路と、前記kM 個のパスメトリック信号と拘束条件信
号とが入力され、前記kM 個のパスメトリック信号のう
ち、トレリス線図上の状態遷移が前記拘束条件信号が示
す拘束条件を満たさ無いものにのみ所定のオフセット値
を加算し、kM 個のオフセットパスメトリック信号とし
て出力するパスメトリックオフセット回路と、前記kM
個のオフセットパスメトリック信号が入力され、前記k
M 個のオフセットパスメトリック信号の中で、最小とな
るものをkM-1 個の各状態毎に決定して前記kM-1 個の
生き残りパスメトリック信号として出力すると共に、前
記kM通りの系列候補信号のうち、前記kM-1 個の生き
残りパスメトリック信号それぞれに対応する前記系列候
補信号の所定の一部を前記仮判定出力信号として出力
し、また前記kM 通りの系列候補信号のうち、対応する
前記kM-1 個の生き残りパスメトリック信号が最小とな
る前記系列候補信号の所定の一部を前記判定出力信号と
して出力する生き残りパス選択回路とにより構成するこ
とを特徴とする。
【0020】又、前記ビタビ演算回路は、kM 個の推定
誤差信号と拘束条件信号とが入力され、前記kM 個の推
定誤差信号の中で、トレリス線図上の状態遷移が前記拘
束条件信号が示す拘束条件を満たさ無いものにのみ所定
のオフセット値を加算したkM 個のオフセット推定誤差
信号を出力する推定誤差オフセット回路と、前記kM
のオフセット推定誤差信号とトレリス線図の各状態に対
応するkM- 1 個の生き残りパスメトリック信号とが入力
され、前記kM-1 個の生き残りパスメトリック信号それ
ぞれに対応する前記kM 個のオフセット推定誤差信号の
絶対値の2乗を加算したkM 個のパスメトリック信号を
出力するパスメトリック演算回路と、前記kM 個のパス
メトリック信号が入力され、前記kM 個のパスメトリッ
ク信号の中で、最小となるものをkM-1 個の各状態毎に
決定し、前記kM-1 個の生き残りパスメトリック信号と
して出力すると共に、前記kM 通りの系列候補信号のう
ち、前記kM-1 個の生き残りパスメトリック信号の中で
最小となるものに対応する前記系列候補信号の所定の一
部を前記判定出力信号として出力する生き残りパス選択
回路とにより構成することを特徴とする。
【0021】又、前記ビタビ演算回路は、kM 個の推定
誤差信号と拘束条件信号とが入力され、前記kM 個の推
定誤差信号の中で、トレリス線図上の状態遷移が前記拘
束条件信号が示す拘束条件を満たさ無いものにのみ所定
のオフセット値を加算したkM 個のオフセット推定誤差
信号を出力する推定誤差オフセット回路と、前記kM
のオフセット推定誤差信号とトレリス線図の各状態に対
応するkM- 1 個の生き残りパスメトリック信号とが入力
され、前記kM-1 個の生き残りパスメトリック信号それ
ぞれに対応する前記kM 個のオフセット推定誤差信号の
絶対値の2乗を加算したkM 個のパスメトリック信号を
出力するパスメトリック演算回路と、前記kM 個のパス
メトリック信号が入力され、前記kM 個のパスメトリッ
ク信号の中で、最小となるものをkM-1 個の各状態毎に
決定し、前記kM-1 個の生き残りパスメトリック信号と
して出力すると共に、前記kM 通りの系列候補信号のう
ち、前記kM-1 個の生き残りパスメトリック信号それぞ
れに対応する前記系列候補信号の所定の一部を前記仮判
定出力信号として出力し、また前記kM 通りの系列候補
信号のうち、前記kM-1 個の生き残りパスメトリック信
号の中で最小となるものに対応する前記系列候補信号の
一部を前記判定出力信号として出力する生き残りパス選
択回路とにより構成することを特徴とする。
【0022】又、前記の課題は、符号間干渉により歪み
を受けた受信信号を補償する自動等化器であって、受信
信号の符号の規則性を検出する手段と、前記受信信号の
各状態におけるパスメトリック信号を演算して出力する
手段と、前記検出した受信信号の符号の規則性を満た
し、かつ、前記パスメトリック信号が最小となる前記受
信信号の状態を最も確からしい状態と判断する手段とを
有することを特徴とする自動等化器によって解決され
る。
【0023】又、前記の課題は、符号間干渉により歪み
を受けた受信信号を補償する自動等化器であって、受信
信号の符号の規則性を検出する手段と、前記受信信号の
各状態におけるパスメトリック信号を演算して出力する
手段と、前記受信信号が前記検出した受信信号の符号の
規則性を満たすか否かを判断し、判断の結果、前記受信
信号が前記符号の規則性を満たす場合にのみ、パスメト
リック信号に所定のオフセット値を加算する手段と、前
記パスメトリック信号が最小となる前記受信信号の状態
を最も確からしい状態と判断する手段とを有することを
特徴とする自動等化器によって解決される。
【0024】又、前記の課題は、符号間干渉により歪み
を受けた受信信号を補償する自動等化器であって、受信
信号を推定する複数の推定受信信号を畳み込みにより生
成する手段と、前記受信信号から前記推定受信信号を各
々減算して複数の推定誤差信号を生成する手段と、前記
受信信号の符号の規則性を検出する手段と、前記受信信
号が前記検出した受信信号の符号の規則性を満たすか否
かを判断し、判断の結果、前記受信信号が前記符号の規
則性を満たす場合にのみ、前記推定誤差信号に所定のオ
フセット値を加算する手段と、前記推定誤差信号から、
前記受信信号の各状態におけるパスメトリック信号を演
算して出力する手段と、前記パスメトリック信号が最小
となる前記受信信号の状態を最も確からしい状態と判断
する手段とを有することを特徴とする自動等化器によっ
て解決される。
【0025】特に、前記受信信号における符号の規則性
を検出する手段は、既に受信した受信信号に基づいて符
号の規則性を検出することを特徴とする。或いは、前記
受信信号における符号の規則性を検出する手段は、前期
制御手段が判断した最も確からしい受信信号の状態に基
づいて符号の規則性を検出することを特徴とする。
【0026】すなわち、本発明では、生き残りパスの選
択を符号の規則性に基づいて拘束することによって、符
号判定における誤りを抑制することができる。
【0027】
【発明の実施の形態】本発明による第1の実施の形態に
ついて図1及び図2を用いて説明する。図1 は、本発明
による第1の実施の形態の自動等化器のブロック図であ
る。図2は、符号判定の状態を示すトレリス線図であ
る。図1中、101は受信信号推定回路であり、Mチッ
プ長のkレベルからなる送信符号の組み合わせであるk
M 通りの系列候補信号Sscanと、長さMの通信路インパ
ルス応答hとが入力される。そして、入力されたkM
りの系列候補信号S scanのそれぞれと長さMの通信路イ
ンパルス応答hとの畳み込み演算を行って受信信号を推
定する。次に、この推定したkM 個の推定受信信号Ser
を後述する減算器102に出力するものである。
【0028】102は減算器であり、受信信号Sr とk
M 個の推定受信信号Serとが入力される。そして、入力
された受信信号Sr からkM 個の推定受信信号Serを各
々減算してkM 個の推定誤差信号Serr を生成する。次
に、この生成したkM 個の推定誤差信号Serr を後述す
るパスメトリック演算回路104に出力するものであ
る。
【0029】103はビタビ演算回路であり、後述する
パスメトリック演算回路104と生き残りパス選択回路
105とにより構成する。104はパスメトリック演算
回路であり、kM 個の推定誤差信号Serr とトレリス線
図の各状態に対応するkM-1 個の生き残りパスメトリッ
ク信号Spmsvとが入力される。そして、入力されたk
M-1 個の生き残りパスメトリック信号Spmsvにそれぞれ
対応するkM 個の推定誤差信号Serr の絶対値の2乗を
加算してkM個のパスメトリック信号Spmを生成する。
次に、この生成したkM 個のパスメトリック信号Spm
後述する生き残りパス選択回路105に出力するもので
ある。
【0030】105は生き残りパス選択回路であり、k
M 個のパスメトリック信号Spmと後述する拘束条件信号
rcとが入力される。そして、kM 個のパスメトリック
信号Spmの中で、トレリス線図上の状態遷移が拘束条件
信号Srcの示す拘束条件を満たし、かつ、パスメトリッ
ク信号Spmの値が最小となるものをkM-1 個の各状態毎
に決定してkM-1 個の生き残りパスメトリック信号S
pmsvとしてパスメトリック演算回路104に出力するも
のである。また、kM 通りの系列候補信号Sscanのう
ち、kM-1 個の生き残りパスメトリック信号Spmsvの中
で最小となるものに対応する系列候補信号Sscanの所定
の一部を判定出力信号Sd として出力するものである。
所定の一部とは、例えば、系列候補信号Sscanの最下位
ビットを判定出力信号Sd として出力するものである。
すなわち、受信信号の最も確からしい状態を判断するも
のである。
【0031】106は拘束条件選択回路であり、受信信
号Sr が入力される。そして、受信信号Sr に基づいて
符号の規則性を検出する。次に、この検出した符号の規
則性に対応する拘束条件を選択するための拘束条件選択
信号Srcsel を生成する。そして、生成した拘束条件選
択信号Srcsel を後述する拘束条件生成回路107に出
力するものである。
【0032】107は拘束条件生成回路であり、kM
りの系列候補信号Sscanと拘束条件選択信号Srcsel
が入力される。そして、入力された拘束条件選択信号S
rcse l に対応する符号の規則性とkM 通りの系列候補信
号Sscanとに基づいてトレリス線図のkM-1 個の各状態
毎に拘束条件を決定する。次に、この決定した拘束条件
を示す拘束条件信号Srcを生成する。そして、生成した
拘束条件信号Srcを生き残りパス選択回路105に出力
するものである。
【0033】次に、第1の実施の形態の動作について、
具体的に数値を用いて説明する。例えば、送信符号が2
レベル" 0" ," 1" 、及び系列候補信号Sscanが2チ
ップ長であるとする。ここで、時刻I において符号判定
を行う場合について説明する。図2に示す如く、Sscan
(1)は、時刻I における判定出力信号Sd (I )の候
補に相当する。また、Sscan(2)は、時刻(I +1)
における判定出力信号Sd (I +1)の候補に相当す
る。
【0034】ここで、拘束条件信号Srcが示す拘束条件
がSscan(2)=Sscan(1)であるとする。この条件
は、例えば、既知の送信符号系列の後に必ず発生するも
のとする。そこで、拘束条件選択回路106は、既知の
送信符号系列と受信信号Srとの相関を取る。次に、拘
束条件選択回路106は、相関値が一定の閾値以上であ
る場合、Sscan(2)=Sscan(1)の条件を選択す
る。
【0035】更に、受信信号Sr =0.5とする。ま
た、図2に示すパス0の推定受信信号Ser(0)=0.
3、パス1の推定受信信号Ser(1)=0.4、パス2
の推定受信信号Ser(2)=0.4、及びパス3の推定
受信信号Ser(3)=0.7であるとする。この時の、
各推定誤差信号Serr は、 Serr (0)=Sr −Ser(0)=0.5−0.3=
0.2 Serr (1)=Sr −Ser(1)=0.5−0.4=
0.1 Serr (2)=Sr −Ser(2)=0.5−0.4=
0.1 Serr (3)=Sr −Ser(3)=0.5−0.7=−
0.2 となる。
【0036】また、時刻I における状態が" 0" の場合
の生き残りパスメトリック信号をS pmsv(0)=0.1
2とし、時刻I における状態が" 1" の場合の生き残り
パスメトリック信号をSpmsv(1)=0.1とする。こ
の場合のパス0,1,2,3に対応するパスメトリック
信号Spmは、 Spm(0)=Spmsv(0)+|Serr (0)|2 =0.
12+|0.2|2 =0.16 Spm(1)=Spmsv(0)+|Serr (1)|2 =0.
12+|0.1|2 =0.13 Spm(2)=Spmsv(1)+|Serr (2)|2 =0.
1+|0.1|2 =0.11 Spm(3)=Spmsv(1)+|Serr (3)|2 =0.
1+|−0.2|2 =0.14 となる。
【0037】時刻(I +1)における状態" 0" の生き
残りパスメトリック信号は、Spm(0)及びSpm(2)
から選択される。Spm(2)の値(0.11)がS
pm(0)の値(0.16)より小さい。しかし、パス0
は拘束条件Sscan(2)=Sscan(1)を満たしている
のに対し、パス2は拘束条件Sscan(2)=S
scan(1)を満たしてい無い。
【0038】また、時刻(I +1)における状態" 1"
の生き残りパスメトリック信号は、Spm(1)及びSpm
(3)から選択される。Spm(1)の値(0.13)が
pm(3)の値(0.14)より小さいが、パス3は拘
束条件Sscan(2)=Sscan(1)を満たしているのに
対し、パス1 は拘束条件Sscan(2)=Sscan(1)を
満たしてい無い。故に、時刻(I +1)における状態"
0" 及び" 1" の生き残りパスメトリック信号S
pmsvは、 Spmsv(0)=Spm(0)=0.16(状態" 0" ) Spmsv(1)=Spm(3)=0.14(状態" 1" ) となる。
【0039】次に、本発明による第2の実施の形態につ
いて図2及び図3を用いて説明する。図2は、符号判定
の状態を示すトレリス線図である。図3は、本発明によ
る第2の実施の形態の自動等化器のブロック図である。
図3中、101は受信信号推定回路であり、Mチップ長
のkレベルからなる送信符号の組み合わせであるkM
りの系列候補信号Sscanと、長さMの通信路インパルス
応答hとが入力される。そして、入力されたkM 通りの
系列候補信号S scanのそれぞれと長さMの通信路インパ
ルス応答hとの畳み込み演算を行って受信信号を推定す
る。次に、この推定したkM 個の推定受信信号Serを後
述する減算器102に出力するものである。
【0040】102は減算器であり、受信信号Sr とk
M 個の推定受信信号Serとが入力される。そして、入力
された受信信号Sr からkM 個の推定受信信号Serを各
々減算してkM 個の推定誤差信号Serr を生成する。次
に、この生成したkM 個の推定誤差信号Serr を後述す
るパスメトリック演算回路104に出力するものであ
る。
【0041】103はビタビ演算回路であり、後述する
パスメトリック演算回路104と生き残りパス選択回路
105とにより構成する。104はパスメトリック演算
回路であり、kM 個の推定誤差信号Serr とトレリス線
図の各状態に対応するkM-1 個の生き残りパスメトリッ
ク信号Spmsvとが入力される。そして、入力されたk
M-1 個の生き残りパスメトリック信号Spmsvにそれぞれ
対応するkM 個の推定誤差信号Serr の絶対値の2乗を
加算してkM個のパスメトリック信号Spmを生成する。
次に、この生成したkM 個のパスメトリック信号Spm
後述する生き残りパス選択回路105に出力するもので
ある。
【0042】105は生き残りパス選択回路であり、k
M 個のパスメトリック信号Spmと後述する拘束条件信号
rcとが入力される。そして、kM 個のパスメトリック
信号Spmの中で、トレリス線図上の状態遷移が拘束条件
信号Srcの示す拘束条件を満たし、かつ、パスメトリッ
ク信号Spmの値が最小となるものをkM-1 個の各状態毎
に決定してkM-1 個の生き残りパスメトリック信号S
pmsvとしてパスメトリック演算回路104に出力するも
のである。また、kM 通りの系列候補信号Sscanのう
ち、kM-1 個の生き残りパスメトリック信号Spmsvの中
で最小となるものに対応する系列候補信号Sscanの所定
の一部を判定出力信号Sd として出力するものである。
所定の一部とは、例えば、系列候補信号Sscanの最下位
ビットを判定出力信号Sd として出力するものである。
すなわち、受信信号の最も確からしい状態を判断するも
のである。
【0043】201は拘束条件選択回路であり、生き残
りパス選択回路105から出力された判定出力信号Sd
が入力される。そして、入力された判定出力信号Sd
ら符号の規則性に対応する拘束条件を選択するための拘
束条件選択信号Srcsel を生成する。次に、生成した拘
束条件選択信号Srcsel を後述する拘束条件生成回路1
07に出力するものである。
【0044】107は拘束条件生成回路であり、kM
りの系列候補信号Sscanと拘束条件選択信号Srcsel
が入力される。そして、入力された拘束条件選択信号S
rcse l に対応する符号の規則性とkM 通りの系列候補信
号Sscanとに基づいてトレリス線図のkM-1 個の各状態
毎に拘束条件を決定する。次に、この決定した拘束条件
を示す拘束条件信号Srcを生成する。そして、生成した
拘束条件信号Srcを生き残りパス選択回路105に出力
するものである。
【0045】次に、第2の実施の形態の動作について、
具体的に数値を用いて説明する。例えば、送信符号が2
レベル" 0" ," 1" 、及び系列候補信号Sscanが2 チ
ップ長であるとする。ここで、時刻I において符号判定
を行う場合について説明する。図2に示す如く、Sscan
(1)は、時刻I における判定出力信号Sd (I )の候
補に相当する。また、Sscan(2)は、時刻(I +1)
における判定出力信号Sd (I +1)の候補に相当す
る。
【0046】ここで、拘束条件信号Srcが示す拘束条件
がSscan(2)=Sscan(1)であるとする。この条件
は、例えば、既知の送信符号系列の後に必ず発生するも
のとする。そこで、拘束条件選択回路201は、既知の
送信符号系列と時刻(I −1)までの判定出力信号Sd
とが一致した場合、Sscan(2)=Sscan(1)の条件
を選択する。尚、時刻(I +1)における生き残りパス
メトリック信号Spmsv決定の手順は、第1 の実施の形態
と同じであるので説明を省略する。
【0047】次に、本発明による第3の実施の形態につ
いて図4及び図5を用いて説明する。図4は、本発明に
よる第3の実施の形態の自動等化器のブロック図であ
る。図5は、第3の実施の形態の符号判定におけるトレ
リス線図である。図4中、301は受信信号推定回路で
あり、Mチップ長のkレベルからなる送信符号の組み合
わせであるkM 通りの系列候補信号Sscanと、Nチップ
長のkM- 1 通りの仮判定出力信号Stdと、長さ(M+
N)の通信路インパルス応答hとが入力される。そし
て、kM 通りの系列候補信号Sscanのそれぞれに対応す
るkM- 1 通りの仮判定出力信号Stdの組み合わせと、長
さ(M+N)の通信路インパルス応答hとの畳み込み演
算により受信信号Sr を推定する。次に、この推定した
M 個の推定受信信号Serを後述する減算器102に出
力するものである。
【0048】102は減算器であり、受信信号Sr とk
M 個の推定受信信号Serとが入力される。そして、入力
された受信信号Sr からkM 個の推定受信信号Serを各
々減算してkM 個の推定誤差信号Serr を生成する。次
に、この生成したkM 個の推定誤差信号Serr を後述す
るパスメトリック演算回路303に出力するものであ
る。
【0049】302はビタビ演算回路であり、後述する
パスメトリック演算回路303とパスメトリックオフセ
ット回路304と生き残りパス選択回路305とにより
構成する。303はパスメトリック演算回路であり、k
M 個の推定誤差信号Serr とトレリス線図の各状態に対
応するkM-1 個の生き残りパスメトリック信号Spmsv
が入力される。そして、kM-1 個の生き残りパスメトリ
ック信号Spmsvにそれぞれ対応するkM 個の推定誤差信
号Serr の絶対値の2乗を加算してkM 個のパスメトリ
ック信号Spmを生成する。次に、この生成したkM 個の
パスメトリック信号Spmを後述するパスメトリックオフ
セット回路304に出力するものである。
【0050】304はパスメトリックオフセット回路で
あり、kM 個のパスメトリック信号Spmと拘束条件信号
rcとが入力される。そして、kM 個のパスメトリック
信号Spmの中でトレリス線図上の状態遷移が拘束条件信
号Srcの示す拘束条件を満たさ無いものにのみ一定のオ
フセット値を加算してkM 個のオフセットパスメトリッ
ク信号Sopm を生成する。次に、生成したkM 個のオフ
セットパスメトリック信号Sopm を後述する生き残りパ
ス選択回路305に出力するものである。
【0051】305は生き残りパス選択回路であり、k
M 個のオフセットパスメトリック信号Sopm が入力され
る。そして、kM 個のオフセットパスメトリック信号S
opmの中で最小となるものをkM-1 個の各状態毎に決定
してkM-1 個の生き残りパスメトリック信号Spmsvを生
成する。次に、生成したkM-1 個の生き残りパスメトリ
ック信号Spmsvをパスメトリック演算回路303に出力
する。また、kM 通りの系列候補信号Sscanのうち、k
M-1 個の生き残りパスメトリック信号Spmsvそれぞれに
対応する系列候補信号Sscanの所定の一部を仮判定出力
信号Stdとして出力する。所定の一部とは、例えば、系
列候補信号Sscanの最下位ビットを仮判定出力信号Std
として出力するものである。また、kM 通りの系列候補
信号Ssc anのうちkM-1 個の生き残りパスメトリック信
号Spmsvの中で最小となるものに対応する系列候補信号
scanの所定の一部を判定出力信号Sd として出力する
ものである。所定の一部とは、例えば、系列候補信号S
scanの最下位ビットを判定出力信号Sd として出力する
ものである。すなわち、受信信号の最も確からしい状態
を判断するものである。
【0052】106は拘束条件選択回路であり、受信信
号Sr が入力される。そして、受信信号Sr に基づいて
符号の規則性を検出する。次に、この検出した符号の規
則性に対応する拘束条件を選択するための拘束条件選択
信号Srcsel を生成する。そして、生成した拘束条件選
択信号Srcsel を後述する拘束条件生成回路306に出
力するものである。
【0053】306は拘束条件生成回路であり、kM
りの系列候補信号SscanとkM-1 通りの仮判定出力信号
tdと拘束条件選択信号Srcsel とが入力される。そし
て、拘束条件選択信号Srcsel に対応する符号の規則性
とkM 通りの系列候補信号S scanとkM-1 通りの仮判定
出力信号Stdとに基づいてトレリス線図のkM-1 個の各
状態毎に拘束条件を決定する。次に、この決定した拘束
条件を示す拘束条件信号Srcを生成する。そして、生成
した拘束条件信号Srcをパスメトリックオフセット回路
304に出力するものである。
【0054】次に、第3の実施の形態の動作について、
具体的に数値を用いて説明する。例えば、送信符号が2
レベル" 0" ," 1" 、系列候補信号Sscanが2 チップ
長、及び仮判定出力信号Stdが1 チップ長であるとす
る。ここで、時刻I において、符号判定を行う場合につ
いて説明する。図5に示す如く、Sscan(1)は、時刻
I における判定出力信号Sd (I )の候補に相当する。
また、Sscan(2)は、時刻(I +1)における判定出
力信号Sd (I +1)の候補に相当する。
【0055】ここで、今、拘束条件信号Srcが示す拘束
条件が、Sscan(2)=Sscan(1)×Std(I −1 )
であるとする。更に、受信信号Sr =0.5とする。ま
た、図5に示すパス0の推定受信信号Ser(0)=0.
3、パス1の推定受信信号Ser(1)=0.4、パス2
の推定受信信号Ser(2)=0.4、及びパス3の推定
受信信号Ser(3)=0.7であるとする。この時の、
各推定誤差信号Serr は、 Serr (0)=Sr −Ser(0)=0.5−0.3=
0.2 Serr (1)=Sr −Ser(1)=0.5−0.4=
0.1 Serr (2)=Sr −Ser(2)=0.5−0.4=
0.1 Serr (3)=Sr −Ser(3)=0.5−0.7=−
0.2 となる。
【0056】また、時刻I における状態が" 0" の場合
の生き残りパスメトリック信号をS pmsv(0)=0.1
2とし、時刻I における状態が" 1" の場合の生き残り
パスメトリック信号をSpmsv(1)=0.1とする。こ
の場合のパス0,1,2,3に対応するパスメトリック
信号Spmは、 Spm(0)=Spmsv(0)+|Serr (0)|2 =0.
12+|0.2|2 =0.16 Spm(1)=Spmsv(0)+|Serr (1)|2 =0.
12+|0.1|2 =0.13 Spm(2)=Spmsv(1)+|Serr (2)|2 =0.
1+|0.1|2 =0.11 Spm(3)=Spmsv(1)+|Serr (3)|2 =0.
1+|−0.2|2 =0.14 となる。
【0057】ここで、パス0及びパス3は拘束条件S
scan(2)=Sscan(1)×Std(I−1 )を満たして
いるのに対し、パス1及びパス2は拘束条件S
scan(2)=S scan(1)×Std(I −1 )を満たして
いない。従って、パス1及びパス2に対応するオフセッ
トパスメトリック信号Sopm は、パスメトリック信号S
pmに一定のオフセット値が加算される。例えば、このオ
フセット値を0.5とすると、パス0,1,2,3に対
応するオフセットパスメトリック信号Sopm は、 Sopm (0)=Spm(0)=0.16 Sopm (1)=Spm(1)+0.5=0.13+0.5
=0.63 Sopm (2)=Spm(2)=0.11+0.5=0.6
1 Sopm (3)=Spm(3)=0.14 となる。
【0058】時刻(I +1)における状態" 0" の生き
残りパスメトリック信号は、Sopm(0)、S
opm (2)の小さい方が選択される。また、時刻(I +
1)における状態" 1" の生き残りパスメトリック信号
は、Sopm (1)、Sopm (3)の小さい方が選択され
る。故に、時刻(I +1)における状態" 0"," 1" の
生き残りパスメトリック信号Spmsvは、 Spmsv(0)=Sopm (0)=0.16 Spmsv(1)=Sopm (3)=0.14 となる。
【0059】次に、本発明による第4の実施の形態につ
いて図6及び図7を用いて説明する。図6は、本発明に
よる第4の実施の形態の自動等化器のブロック図であ
る。図7は、第4の実施の形態の符号判定におけるトレ
リス線図である。図6中、401は受信信号推定回路で
あり、Mチップ長(M:自然数)のkレベルからなる送
信符号の組み合わせであるkM 通りの系列候補信号S
scanと、後述する生き残りパス選択回路405から出力
されるNチップ長(N:自然数)の判定出力信号S
d と、長さ(M+N)の通信路インパルス応答hとが入
力される。そして、kM 通りの系列候補信号Sscanのそ
れぞれに対応する判定出力信号S d の組み合わせと、長
さ(M+N)の通信路インパルス応答hとの畳み込み演
算により受信信号を推定する。次に、この推定したkM
個の推定受信信号Serを後述する減算器102に出力す
るものである。
【0060】102は減算器であり、受信信号Sr とk
M 個の推定受信信号Serとが入力される。そして、入力
された受信信号Sr からkM 個の推定受信信号Serを各
々減算してkM 個の推定誤差信号Serr を生成する。次
に、この生成したkM 個の推定誤差信号Serr を後述す
る推定誤差オフセット回路403に出力するものであ
る。
【0061】402はビタビ演算回路であり、後述する
推定誤差オフセット回路403とパスメトリック演算回
路404と生き残りパス選択回路405とにより構成す
る。403は推定誤差オフセット回路であり、kM 個の
推定誤差信号Serr と拘束条件信号Srcとが入力され
る。そして、kM 個の推定誤差信号Serr の中でトレリ
ス線図上の状態遷移が拘束条件信号Srcの示す拘束条件
を満たさ無いものにのみ一定のオフセット値を加算して
M 個のオフセット推定誤差信号Soerrを生成する。次
に、生成したkM 個のオフセット推定誤差信号Soerr
後述するパスメトリック演算回路404に出力するもの
である。
【0062】404はパスメトリック演算回路であり、
M 個のオフセット推定誤差信号S oerrとトレリス線図
の各状態に対応するkM-1 個の生き残りパスメトリック
信号Spmsvとが入力される。そして、kM-1 個の生き残
りパスメトリック信号Spmsvにそれぞれ対応するkM
のオフセット推定誤差信号Soerrの絶対値の2乗を加算
してkM 個のパスメトリック信号Spmを生成する。次
に、生成したkM 個のパスメトリック信号Spmを後述す
る生き残りパス選択回路405に出力するものである。
【0063】405は生き残りパス選択回路であり、k
M 個のパスメトリック信号Spmが入力される。そして、
M 個のパスメトリック信号Spmの中で最小となるもの
をk M-1 個の各状態毎に決定してkM-1 個の生き残りパ
スメトリック信号Spmsvを生成する。次に、生成したk
M-1 個の生き残りパスメトリック信号Spmsvをパスメト
リック演算回路404に出力する。また、kM 通りの系
列候補信号Sscanのうち、kM-1 個の生き残りパスメト
リック信号Spmsvの中で最小となるものに対応する系列
候補信号Sscanの所定の一部を判定出力信号Sd として
出力するものである。所定の一部とは、例えば、系列候
補信号Sscanの最下位ビットを仮判定出力信号Stdとし
て出力するものである。すなわち、受信信号の最も確か
らしい状態を判断するものである。
【0064】106は拘束条件選択回路であり、受信信
号Sr が入力される。そして、受信信号Sr に基づいて
符号の規則性を検出する。次に、この検出した符号の規
則性に対応する拘束条件を選択するための拘束条件選択
信号Srcsel を生成する。そして、生成した拘束条件選
択信号Srcsel を後述する拘束条件生成回路406に出
力するものである。
【0065】406は拘束条件生成回路であり、kM
りの系列候補信号Sscanと判定出力信号Sd と拘束条件
選択信号Srcsel とが入力される。そして、拘束条件選
択信号Srcsel に対応する符号の規則性とkM 通りの系
列候補信号Sscanと判定出力信号Sd とに基づいてトレ
リス線図のkM-1 個の各状態毎に拘束条件を決定する。
そして、この決定した拘束条件を示す拘束条件信号Src
を生成する。そして、生成した拘束条件信号Srcを推定
誤差オフセット回路403に出力するものである。
【0066】次に、第4の実施の形態の動作について、
具体的に数値を用いて説明する。例えば、送信符号が2
レベル" 0" ," 1" 、系列候補信号Sscanが2 チップ
長、及び受信信号推定に用いられる判定出力信号Sd
1 チップ長であるとする。ここで、時刻I において、符
号判定を行う場合について説明する。図7に示す如く、
scan(1)は、時刻I における判定出力信号Sd (I
)の候補に相当する。また、Sscan(2)は、時刻(I
+1)における判定出力信号Sd (I +1)の候補に
相当する。
【0067】ここで、今、拘束条件信号Srcが示す拘束
条件が、Sscan(2)=Sscan(1)×Sd (I −1 )
であるとする。更に、受信信号Sr =0.5とする。ま
た、図5に示すパス0の推定受信信号Ser(0)=0.
3、パス1の推定受信信号Ser(1)=0.4、パス2
の推定受信信号Ser(2)=0.4、及びパス3の推定
受信信号Ser(3)=0.7であるとする。この時の、
各推定誤差信号Serr は、 Serr (0)=Sr −Ser(0)=0.5−0.3=
0.2 Serr (1)=Sr −Ser(1)=0.5−0.4=
0.1 Serr (2)=Sr −Ser(2)=0.5−0.4=
0.1 Serr (3)=Sr −Ser(3)=0.5−0.7=−
0.2 となる。
【0068】ここで、パス0及びパス3は拘束条件S
scan(2)=Sscan(1)×Sd (I−1 )を満たして
いるのに対し、パス1及びパス2は拘束条件S
scan(2)=S scan(1)×Sd (I −1 )を満たして
いない。従って、パス1及びパス2に対応するオフセッ
ト推定誤差信号Soerrは、推定誤差信号Serr に一定の
オフセット値が加算されたものとなる。例えば、このオ
フセット値をSerr が正の場合0.5、また、負の場合
−0.5とする。この場合のパス0,1,2,3に対応
するオフセット推定誤差信号Soerrは、 Soerr(0)=Serr (0)=0.2 Soerr(1)=Serr (1)+ 0.5=0.1+ 0.5
=0.6 Soerr(2)=Serr (2)+ 0.5=0.1+ 0.5
=0.6 Soerr(3)=Serr (3)=−0.2 となる。
【0069】また、時刻I における状態が" 0" の場合
の生き残りパスメトリック信号をS pmsv(0)=0.1
2とし、時刻I における状態が" 1" の場合の生き残り
パスメトリック信号をSpmsv(1)=0.1とする。こ
の場合のパス0,1,2,3に対応するパスメトリック
信号Spmは、 Spm(0)=Spmsv(0)+ |Soerr(0)|2 =0.
12+|0.2|2 =0.16 Spm(1)=Spmsv(0)+ |Soerr(1)|2 =0.
12+|0.6|2 =0.48 Spm(2)=Spmsv(1)+ |Soerr(2)|2 =0.
1+ |0.6|2 =0.46 Spm(3)=Spmsv(1)+ |Soerr(3)|2 =0.
1+ |−0.2|2 =0.14 となる。
【0070】時刻(I +1)における状態" 0" の生き
残りパスメトリック信号は、Spm(0)、Spm(2)の
小さい方が選択される。また、時刻(I +1)における
状態" 1" の生き残りパスメトリック信号は、S
pm(1)、Spm(3)の小さい方が選択される。故に、
時刻(I +1)における状態" 0"," 1" の生き残りパ
スメトリック信号Spmsvは、 Spmsv(0)=Spm(0)=0.16 Spmsv(1)=Spm(3)=0.14 となる。
【0071】上述した動作により、本発明によれば、生
き残りパスの選択を符号の規則性により拘束した符号判
定を行うことができる。すなわち、符号の規則性により
生き残りパスの選択が拘束される為、誤ったパスの選択
が起きにくくなる。
【0072】
【効果】以上説明したように、本発明によれば、自動等
化器の符号判定において誤りが伝搬した場合であっても
誤り訂正効果を向上できる。すなわち、判定誤りが抑制
された符号判定が実現できる。
【図面の簡単な説明】
【図1】本発明に係わる第1の実施の形態の自動等化器
のブロック図である。
【図2】本発明に係わる第1及び第2の実施の形態の符
号判定におけるトレリス線図である。
【図3】本発明に係わる第2の実施の形態の自動等化器
のブロック図である。
【図4】本発明に係わる第3の実施の形態の自動等化器
のブロック図である。
【図5】本発明に係わる第3の実施の形態の符号判定に
おけるトレリス線図である。
【図6】本発明に係わる第4の実施の形態の自動等化器
のブロック図である。
【図7】本発明に係わる第4の実施の形態の符号判定に
おけるトレリス線図である。
【図8】従来の自動等化器のブロック図である。
【符号の説明】
101,301,401 受信信号推定回路 102 減算器 103,302,402 ビタビ演算回路 104,303,404 パスメトリック演算回路 105,305,405 生き残りパス選択回路 106,201 拘束条件選択回路 107,306,406 拘束条件生成回路 303 パスメトリックオフセット回路 403 推定誤差オフセット回路

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 Mチップ長(M:自然数)のkレベル
    (k:自然数)からなる送信符号の組み合わせであるk
    M 通りの系列候補信号と長さMの通信路インパルス応答
    とが入力され、前記kM 通りの系列候補信号のそれぞれ
    と前記長さMの通信路インパルス応答との畳み込み演算
    により受信信号を推定し、この推定したkM 個の推定受
    信信号を出力する受信信号推定回路と、 受信信号と前記kM 個の推定受信信号とが入力され、前
    記受信信号から前記k M 個の推定受信信号を各々減算し
    てkM 個の推定誤差信号を生成し、この生成した前記k
    M 個の推定誤差信号を出力する減算器と、 前記受信信号が入力され、前記受信信号の符号の規則性
    を示す拘束条件選択信号を生成し、この生成した前記拘
    束条件選択信号を出力する拘束条件選択回路と、 前記kM 通りの系列候補信号と前記拘束条件選択信号と
    が入力され、前記拘束条件選択信号が示す符号の規則性
    と前記kM 通りの系列候補信号とに基づいてトレリス線
    図のkM-1 個の各状態毎に拘束条件を決定し、この決定
    の結果を示す拘束条件信号を出力する拘束条件生成回路
    と、 前記kM 個の推定誤差信号と前記拘束条件信号とが入力
    され、前記kM 個の推定誤差信号と前記拘束条件信号と
    に基づいて判定出力信号を生成し、この生成した前記判
    定出力信号を出力するビタビ演算回路とにより構成する
    ことを特徴とする自動等化器。
  2. 【請求項2】 Mチップ長(M:自然数)のkレベル
    (k:自然数)からなる送信符号の組み合わせであるk
    M 通りの系列候補信号と長さMの通信路インパルス応答
    とが入力され、前記kM 通りの系列候補信号のそれぞれ
    と前記長さMの通信路インパルス応答との畳み込み演算
    により受信信号を推定し、この推定したkM 個の推定受
    信信号を出力する受信信号推定回路と、 受信信号と前記kM 個の推定受信信号とが入力され、前
    記受信信号から前記k M 個の推定受信信号を各々減算し
    てkM 個の推定誤差信号を生成し、この生成した前記k
    M 個の推定誤差信号を出力する減算器と、 判定出力信号が入力され、前記受信信号の符号の規則性
    を示す拘束条件選択信号を生成し、この生成した前記拘
    束条件選択信号を出力する拘束条件選択回路と、 前記kM 通りの系列候補信号と前記拘束条件選択信号と
    が入力され、前記拘束条件選択信号が示す符号の規則性
    と前記kM 通りの系列候補信号とに基づいてトレリス線
    図のkM-1 個の各状態毎に拘束条件を決定し、この決定
    の結果を示す拘束条件信号を出力する拘束条件生成回路
    と、 前記kM 個の推定誤差信号と前記拘束条件信号とが入力
    され、前記kM 個の推定誤差信号と前記拘束条件信号と
    に基づいて判定出力信号を生成し、この生成した前記判
    定出力信号を出力するビタビ演算回路とにより構成する
    ことを特徴とする自動等化器。
  3. 【請求項3】 Mチップ長(M:自然数)のkレベル
    (k:自然数)からなる送信符号の組み合わせであるk
    M 通りの系列候補信号と、Nチップ長(N:自然数)の
    M-1 通りの仮判定出力信号と、長さ(M+N)の通信
    路インパルス応答とが入力され、前記kM 通りの系列候
    補信号と前記kM 通りの系列候補信号のそれぞれに対応
    する前記kM-1 通りの仮判定出力信号との組み合わせ
    と、前記長さ(M+N)の通信路インパルス応答との畳
    み込み演算により受信信号を推定し、この推定したkM
    個の推定受信信号を出力する受信信号推定回路と、 受信信号と前記kM 個の推定受信信号とが入力され、前
    記受信信号から前記k M 個の推定受信信号を各々減算し
    てkM 個の推定誤差信号を生成し、この生成した前記k
    M 個の推定誤差信号を出力する減算器と、 前記受信信号が入力され、前記受信信号の符号の規則性
    を示す拘束条件選択信号を生成し、この生成した前記拘
    束条件選択信号を出力する拘束条件選択回路と、 前記kM 通りの系列候補信号と前記kM-1 通りの仮判定
    出力信号と前記拘束条件選択信号とが入力され、前記拘
    束条件選択信号が示す符号の規則性と前記kM通りの系
    列候補信号と前記kM-1 通りの仮判定出力信号とに基づ
    いてトレリス線図のkM-1 個の各状態毎に拘束条件を決
    定し、この決定の結果を示す拘束条件信号を出力する拘
    束条件生成回路と、 前記kM 個の推定誤差信号と前記拘束条件信号とが入力
    され、前記kM 個の推定誤差信号と前記拘束条件信号と
    に基づいて符号判定を行って判定出力信号及びトレリス
    線図の各状態毎の前記kM-1 通りの仮判定出力信号を生
    成し、この生成した前記判定出力信号及びトレリス線図
    の各状態毎の前記kM-1 通りの仮判定出力信号を出力す
    るビタビ演算回路とにより構成されることを特徴とする
    自動等化器。
  4. 【請求項4】 Mチップ長(M:自然数)のkレベル
    (k:自然数)からなる送信符号の組み合わせであるk
    M 通りの系列候補信号と、Nチップ長(N:自然数)の
    M-1 通りの仮判定出力信号と、長さ(M+N)の通信
    路インパルス応答とが入力され、前記kM 通りの系列候
    補信号と前記kM 通りの系列候補信号のそれぞれに対応
    する前記kM-1 通りの仮判定出力信号との組み合わせ
    と、前記長さ(M+N)の通信路インパルス応答との畳
    み込み演算により受信信号を推定し、この推定したkM
    個の推定受信信号を出力する受信信号推定回路と、 受信信号と前記kM 個の推定受信信号とが入力され、前
    記受信信号から前記k M 個の推定受信信号を各々減算し
    てkM 個の推定誤差信号を生成し、この生成した前記k
    M 個の推定誤差信号を出力する減算器と、 判定出力信号が入力され、前記受信信号の符号の規則性
    を示す拘束条件選択信号を生成し、この生成した前記拘
    束条件選択信号を出力する拘束条件選択回路と、 前記kM 通りの系列候補信号と前記kM-1 通りの仮判定
    出力信号と前記拘束条件選択信号とが入力され、前記拘
    束条件選択信号が示す符号の規則性と前記kM通りの系
    列候補信号と前記kM-1 通りの仮判定出力信号とに基づ
    いてトレリス線図のkM-1 個の各状態毎に拘束条件を決
    定し、この決定の結果を示す拘束条件信号を出力する拘
    束条件生成回路と、 前記kM 個の推定誤差信号と前記拘束条件信号とが入力
    され、前記kM 個の推定誤差信号と前記拘束条件信号と
    に基づいて符号判定を行って判定出力信号及びトレリス
    線図の各状態毎の前記kM-1 通りの仮判定出力信号を生
    成し、この生成した前記判定出力信号及びトレリス線図
    の各状態毎の前記kM-1 通りの仮判定出力信号を出力す
    るビタビ演算回路とにより構成されることを特徴とする
    自動等化器。
  5. 【請求項5】 Mチップ長(M:自然数)のkレベル
    (k:自然数)からなる送信符号の組み合わせであるk
    M 通りの系列候補信号と、Nチップ長(N:自然数)の
    判定出力信号と、長さ(M+N)の通信路インパルス応
    答とが入力され、前記kM 通りの系列候補信号と前記k
    M 通りの系列候補信号それぞれに対応する前記kM-1
    りの仮判定出力信号との組み合わせと、前記長さ(M+
    N)の通信路インパルス応答との畳み込み演算により受
    信信号を推定し、この推定したk M 個の推定受信信号を
    出力する受信信号推定回路と、 受信信号と前記kM 個の推定受信信号とが入力され、前
    記受信信号から前記k M 個の推定受信信号を各々減算し
    てkM 個の推定誤差信号を生成し、この生成した前記k
    M 個の推定誤差信号を出力する減算器と、 前記受信信号が入力され、前記受信信号の符号の規則性
    を示す拘束条件選択信号を生成し、この生成した前記拘
    束条件選択信号を出力する拘束条件選択回路と、 前記kM 通りの系列候補信号と前記判定出力信号と前記
    拘束条件選択信号とが入力され、前記拘束条件選択信号
    が示す符号の規則性と前記kM 通りの系列候補信号と前
    記判定出力信号とに基づいてトレリス線図のkM-1 個の
    各状態毎に拘束条件を決定し、この決定の結果を示す拘
    束条件信号を出力する拘束条件生成回路と、 前記kM 個の推定誤差信号と前記拘束条件信号とが入力
    され、前記kM 個の推定誤差信号と前記拘束条件信号と
    に基づいて判定出力信号を生成し、この生成した判定出
    力信号を出力するビタビ演算回路とにより構成すること
    を特徴とする自動等化器。
  6. 【請求項6】 Mチップ長(M:自然数)のkレベル
    (k:自然数)からなる送信符号の組み合わせであるk
    M 通りの系列候補信号と、Nチップ長(N:自然数)の
    判定出力信号と、長さ(M+N)の通信路インパルス応
    答とが入力され、前記kM 通りの系列候補信号と前記k
    M 通りの系列候補信号それぞれに対応する前記kM-1
    りの仮判定出力信号との組み合わせと、前記長さ(M+
    N)の通信路インパルス応答との畳み込み演算により受
    信信号を推定し、この推定したk M 個の推定受信信号を
    出力する受信信号推定回路と、 受信信号と前記kM 個の推定受信信号とが入力され、前
    記受信信号から前記k M 個の推定受信信号を各々減算し
    てkM 個の推定誤差信号を生成し、この生成した前記k
    M 個の推定誤差信号を出力する減算器と、 判定出力信号が入力され、受信信号の符号の規則性を示
    す拘束条件選択信号を生成し、この生成した前記拘束条
    件選択信号を出力する拘束条件選択回路と、 前記kM 通りの系列候補信号と前記判定出力信号と前記
    拘束条件選択信号とが入力され、前記拘束条件選択信号
    が示す符号の規則性と前記kM 通りの系列候補信号と前
    記判定出力信号とに基づいてトレリス線図のkM-1 個の
    各状態毎に拘束条件を決定し、この決定の結果を示す拘
    束条件信号を出力する拘束条件生成回路と前記kM 個の
    推定誤差信号と前記拘束条件信号とが入力され、前記k
    M 個の推定誤差信号と前記拘束条件信号とに基づいて判
    定出力信号を生成し、この生成した判定出力信号を出力
    するビタビ演算回路とにより構成することを特徴とする
    自動等化器。
  7. 【請求項7】 前記ビタビ演算回路は、 kM 個の推定誤差信号とトレリス線図の各状態に対応す
    るkM-1 個の生き残りパスメトリック信号とが入力さ
    れ、前記kM-1 個の生き残りパスメトリック信号それぞ
    れに対応する前記kM 個の推定誤差信号の絶対値の2乗
    を加算してkM 個のパスメトリック信号を生成し、この
    生成した前記kM 個のパスメトリック信号を出力するパ
    スメトリック演算回路と、 前記kM 個のパスメトリック信号と拘束条件信号とが入
    力され、前記kM 個のパスメトリック信号のうち、トレ
    リス線図上の状態遷移が前記拘束条件信号が示す拘束条
    件を満たし、かつ、最小となるものをkM-1 個の各状態
    毎に決定して前記kM-1 個の生き残りパスメトリック信
    号として出力すると共に、前記kM 通りの系列候補信号
    のうち、前記kM-1 個の生き残りパスメトリック信号が
    最小であるものに対応する前記kM 通りの系列候補信号
    の所定の一部を前記判定出力信号として出力する生き残
    りパス選択回路とにより構成することを特徴とする請求
    項1、請求項2、請求項5、及び請求項6いずれかに記
    載の自動等化器。
  8. 【請求項8】 前記ビタビ演算回路は、 kM 個の推定誤差信号とトレリス線図の各状態に対応す
    るkM-1 個の生き残りパスメトリック信号とが入力さ
    れ、前記kM-1 個の生き残りパスメトリック信号それぞ
    れに対応する前記kM 個の推定誤差信号の絶対値の2乗
    を加算してkM 個のパスメトリック信号を生成し、この
    生成した前記kM 個のパスメトリック信号を出力するパ
    スメトリック演算回路と、 前記kM 個のパスメトリック信号と拘束条件信号とが入
    力され、前記kM 個のパスメトリック信号のうち、トレ
    リス線図上の状態遷移が前記拘束条件信号が示す拘束条
    件を満たし、かつ、最小となるものをkM-1 個の各状態
    毎に決定して前記kM-1 個の生き残りパスメトリック信
    号として出力すると共に、前記kM 通りの系列候補信号
    のうち、前記kM-1 個の生き残りパスメトリック信号そ
    れぞれに対応する前記kM 通りの系列候補信号の所定の
    一部を前記仮判定出力信号とし出力し、また前記kM-1
    個の生き残りパスメトリック信号の中で最小となるもの
    に対応する前記kM 通りの系列候補信号の所定の一部を
    前記判定出力信号として出力する生き残りパス選択回路
    とにより構成することを特徴とする請求項3又は請求項
    4に記載の自動等化器。
  9. 【請求項9】 前記ビタビ演算回路は、 kM 個の推定誤差信号とトレリス線図の各状態に対応す
    るkM-1 個の生き残りパスメトリック信号とが入力さ
    れ、前記kM-1 個の生き残りパスメトリック信号それぞ
    れに対応する前記kM 個の推定誤差信号の絶対値の2乗
    を加算してkM 個のパスメトリック信号として出力する
    パスメトリック演算回路と、 前記kM 個のパスメトリック信号と拘束条件信号とが入
    力され、前記kM 個のパスメトリック信号のうち、トレ
    リス線図上の状態遷移が前記拘束条件信号が示す拘束条
    件を満たさ無いものにのみ所定のオフセット値を加算し
    たkM 個のオフセットパスメトリック信号を出力するパ
    スメトリックオフセット回路と、 前記kM 個のオフセットパスメトリック信号が入力さ
    れ、前記kM 個のオフセットパスメトリック信号の中
    で、最小となるものをkM-1 個の各状態毎に決定して前
    記kM-1 個の生き残りパスメトリック信号として出力す
    ると共に、前記kM通りの系列候補信号のうち、対応す
    る前記kM-1 個の生き残りパスメトリック信号が最小と
    なる前記系列候補信号の所定の一部を前記判定出力信号
    として出力する生き残りパス選択回路とにより構成する
    ことを特徴とする請求項1、請求項2、請求項5、及び
    請求項6いずれかに記載の自動等化器。
  10. 【請求項10】 前記ビタビ演算回路は、 kM 個の推定誤差信号とトレリス線図の各状態に対応す
    るkM-1 個の生き残りパスメトリック信号とが入力さ
    れ、前記kM-1 個の生き残りパスメトリック信号それぞ
    れに対応する前記kM 個の推定誤差信号の絶対値の2乗
    を加算したkM 個のパスメトリック信号を出力するパス
    メトリック演算回路と、 前記kM 個のパスメトリック信号と拘束条件信号とが入
    力され、前記kM 個のパスメトリック信号のうち、トレ
    リス線図上の状態遷移が前記拘束条件信号が示す拘束条
    件を満たさ無いものにのみ所定のオフセット値を加算
    し、kM 個のオフセットパスメトリック信号として出力
    するパスメトリックオフセット回路と、 前記kM 個のオフセットパスメトリック信号が入力さ
    れ、前記kM 個のオフセットパスメトリック信号の中
    で、最小となるものをkM-1 個の各状態毎に決定して前
    記kM-1 個の生き残りパスメトリック信号として出力す
    ると共に、前記kM通りの系列候補信号のうち、前記k
    M-1 個の生き残りパスメトリック信号それぞれに対応す
    る前記系列候補信号の所定の一部を前記仮判定出力信号
    として出力し、また前記kM 通りの系列候補信号のう
    ち、対応する前記kM-1 個の生き残りパスメトリック信
    号が最小となる前記系列候補信号の所定の一部を前記判
    定出力信号として出力する生き残りパス選択回路とによ
    り構成することを特徴とする請求項3又は請求項4に記
    載の自動等化器。
  11. 【請求項11】 前記ビタビ演算回路は、 kM 個の推定誤差信号と拘束条件信号とが入力され、前
    記kM 個の推定誤差信号の中で、トレリス線図上の状態
    遷移が前記拘束条件信号が示す拘束条件を満たさ無いも
    のにのみ所定のオフセット値を加算したkM 個のオフセ
    ット推定誤差信号を出力する推定誤差オフセット回路
    と、 前記kM 個のオフセット推定誤差信号とトレリス線図の
    各状態に対応するkM- 1 個の生き残りパスメトリック信
    号とが入力され、前記kM-1 個の生き残りパスメトリッ
    ク信号それぞれに対応する前記kM 個のオフセット推定
    誤差信号の絶対値の2乗を加算したkM 個のパスメトリ
    ック信号を出力するパスメトリック演算回路と、 前記kM 個のパスメトリック信号が入力され、前記kM
    個のパスメトリック信号の中で、最小となるものをk
    M-1 個の各状態毎に決定し、前記kM-1 個の生き残りパ
    スメトリック信号として出力すると共に、前記kM 通り
    の系列候補信号のうち、前記kM-1 個の生き残りパスメ
    トリック信号の中で最小となるものに対応する前記系列
    候補信号の所定の一部を前記判定出力信号として出力す
    る生き残りパス選択回路とにより構成することを特徴と
    する請求項1、請求項2、請求項5、及び請求項6いず
    れかに記載の自動等化器。
  12. 【請求項12】 前記ビタビ演算回路は、 kM 個の推定誤差信号と拘束条件信号とが入力され、前
    記kM 個の推定誤差信号の中で、トレリス線図上の状態
    遷移が前記拘束条件信号が示す拘束条件を満たさ無いも
    のにのみ所定のオフセット値を加算したkM 個のオフセ
    ット推定誤差信号を出力する推定誤差オフセット回路
    と、 前記kM 個のオフセット推定誤差信号とトレリス線図の
    各状態に対応するkM- 1 個の生き残りパスメトリック信
    号とが入力され、前記kM-1 個の生き残りパスメトリッ
    ク信号それぞれに対応する前記kM 個のオフセット推定
    誤差信号の絶対値の2乗を加算したkM 個のパスメトリ
    ック信号を出力するパスメトリック演算回路と、 前記kM 個のパスメトリック信号が入力され、前記kM
    個のパスメトリック信号の中で、最小となるものをk
    M-1 個の各状態毎に決定し、前記kM-1 個の生き残りパ
    スメトリック信号として出力すると共に、前記kM 通り
    の系列候補信号のうち、前記kM-1 個の生き残りパスメ
    トリック信号それぞれに対応する前記系列候補信号の所
    定の一部を前記仮判定出力信号として出力し、また前記
    M 通りの系列候補信号のうち、前記kM-1 個の生き残
    りパスメトリック信号の中で最小となるものに対応する
    前記系列候補信号の一部を前記判定出力信号として出力
    する生き残りパス選択回路とにより構成することを特徴
    とする請求項3又は請求項4に記載の自動等化器。
  13. 【請求項13】 符号間干渉により歪みを受けた受信信
    号を補償する自動等化器であって、 受信信号の符号の規則性を検出する手段と、 前記受信信号の各状態におけるパスメトリック信号を演
    算して出力する手段と、 前記検出した受信信号の符号の規則性を満たし、かつ、
    前記パスメトリック信号が最小となる前記受信信号の状
    態を最も確からしい状態と判断する手段とを有すること
    を特徴とする自動等化器。
  14. 【請求項14】 符号間干渉により歪みを受けた受信信
    号を補償する自動等化器であって、 受信信号の符号の規則性を検出する手段と、 前記受信信号の各状態におけるパスメトリック信号を演
    算して出力する手段と、 前記受信信号が前記検出した受信信号の符号の規則性を
    満たすか否かを判断し、判断の結果、前記受信信号が前
    記符号の規則性を満たす場合にのみ、パスメトリック信
    号に所定のオフセット値を加算する手段と、 前記パスメトリック信号が最小となる前記受信信号の状
    態を最も確からしい状態と判断する手段とを有すること
    を特徴とする自動等化器。
  15. 【請求項15】 符号間干渉により歪みを受けた受信信
    号を補償する自動等化器であって、 受信信号を推定する複数の推定受信信号を畳み込みによ
    り生成する手段と、 前記受信信号から前記推定受信信号を各々減算して複数
    の推定誤差信号を生成する手段と、 前記受信信号の符号の規則性を検出する手段と、 前記受信信号が前記検出した受信信号の符号の規則性を
    満たすか否かを判断し、判断の結果、前記受信信号が前
    記符号の規則性を満たす場合にのみ、前記推定誤差信号
    に所定のオフセット値を加算する手段と、 前記推定誤差信号から、前記受信信号の各状態における
    パスメトリック信号を演算して出力する手段と、 前記パスメトリック信号が最小となる前記受信信号の状
    態を最も確からしい状態と判断する手段とを有すること
    を特徴とする自動等化器。
  16. 【請求項16】 前記受信信号における符号の規則性を
    検出する手段は、 既に受信した受信信号に基づいて符号の規則性を検出す
    ることを特徴とする請求項13から請求項15いずれか
    に記載の自動等化器。
  17. 【請求項17】 前記受信信号における符号の規則性を
    検出する手段は、 前期制御手段が判断した最も確からしい受信信号の状態
    に基づいて符号の規則性を検出することを特徴とする請
    求項13から請求項15いずれかに記載の自動等化器。
JP11236117A 1999-08-23 1999-08-23 自動等化器 Pending JP2001060896A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11236117A JP2001060896A (ja) 1999-08-23 1999-08-23 自動等化器
US09/640,889 US6754263B1 (en) 1999-08-23 2000-08-17 Automatic equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11236117A JP2001060896A (ja) 1999-08-23 1999-08-23 自動等化器

Publications (1)

Publication Number Publication Date
JP2001060896A true JP2001060896A (ja) 2001-03-06

Family

ID=16996004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11236117A Pending JP2001060896A (ja) 1999-08-23 1999-08-23 自動等化器

Country Status (2)

Country Link
US (1) US6754263B1 (ja)
JP (1) JP2001060896A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190136B2 (ja) * 2000-06-27 2008-12-03 富士通株式会社 データ記録再生装置
FI111886B (fi) * 2000-12-08 2003-09-30 Nokia Corp Tiedonkäsittelymenetelmä
US9979576B2 (en) * 2016-06-29 2018-05-22 Apple Inc. Drift robust convolutional induced reception scheme with noise prediction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057128A (ja) 1991-06-27 1993-01-14 Nec Corp 等化器
JP3141591B2 (ja) 1992-11-20 2001-03-05 村田機械株式会社 自動等化器
JP3560991B2 (ja) 1993-09-20 2004-09-02 株式会社東芝 適応型最尤系列推定装置
US5539774A (en) * 1994-06-15 1996-07-23 International Business Machines Corporation Dual decision equalization method and device
JP3368574B2 (ja) 1996-08-29 2003-01-20 日本電信電話株式会社 最尤系列推定回路
US6370191B1 (en) * 1999-11-01 2002-04-09 Texas Instruments Incorporated Efficient implementation of error approximation in blind equalization of data communications

Also Published As

Publication number Publication date
US6754263B1 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
KR100583897B1 (ko) 결합된비터비디코더및결정피드백등화기
JP3674111B2 (ja) データ伝送装置
CN109873777B (zh) 一种纠错方法和纠错装置
US8699557B2 (en) Pipelined decision-feedback unit in a reduced-state Viterbi detector with local feedback
US6996196B2 (en) Sequence estimation method and sequence estimator
US7139312B2 (en) System and method for improving coding gain performance within gigabit phy viterbi decoder
JP5352803B2 (ja) 遅延判定帰還型系列推定器と方法
JP2001060896A (ja) 自動等化器
US20020150175A1 (en) Method and apparatus for generating reliability information for channel decoding in a radio receiver
EP0748057B1 (en) Bit error counting method and counter
JP2003264467A (ja) ビタビ復号回路
US6292510B1 (en) Automatic equalization method and automatic equalizer
GB2315000A (en) Detecting sync./async. states of Viterbi decoded data using trace-back
JPH057128A (ja) 等化器
JP3970478B2 (ja) ビタビ等化器および送信データ系列判定方法
JP2894406B2 (ja) 最尤系列推定装置
JP3970545B2 (ja) 受信機および受信方法
US20040151258A1 (en) Bit likelihood calculation method and demodulation device
CN116805894A (zh) 检错纠错装置及相关方法
JP3692644B2 (ja) 軟判定装置
KR100459419B1 (ko) 비터비 디코더
KR19980047708A (ko) 디지탈 데이터 복원장치
JPH07240068A (ja) 磁気記録装置の自動等化方法
JP2003109326A (ja) ビタビ復号用パスメモリ回路