JP2001060553A - シリコン薄膜の製造方法 - Google Patents
シリコン薄膜の製造方法Info
- Publication number
- JP2001060553A JP2001060553A JP2000019385A JP2000019385A JP2001060553A JP 2001060553 A JP2001060553 A JP 2001060553A JP 2000019385 A JP2000019385 A JP 2000019385A JP 2000019385 A JP2000019385 A JP 2000019385A JP 2001060553 A JP2001060553 A JP 2001060553A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- thin film
- sputtering
- manufacturing
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 ＤＣスパッタリングを適用可能で、製造効率
の高いシリコン薄膜の製造方法を提供する。 【解決手段】 スパッタリングによってシリコン薄膜を
製造する方法であって、製造されるべきシリコン薄膜よ
り結晶性が良いシリコンをターゲット物質とする。特
に、単結晶シリコンまたは大粒子ポリシリコンをターゲ
ット物質とする。更に、ターゲット物質の抵抗率を１０
０［Ｏｈｍ−ｃｍ］未満、特に、６０［Ｏｈｍ−ｃｍ］
未満とすることが好ましい。
の高いシリコン薄膜の製造方法を提供する。 【解決手段】 スパッタリングによってシリコン薄膜を
製造する方法であって、製造されるべきシリコン薄膜よ
り結晶性が良いシリコンをターゲット物質とする。特
に、単結晶シリコンまたは大粒子ポリシリコンをターゲ
ット物質とする。更に、ターゲット物質の抵抗率を１０
０［Ｏｈｍ−ｃｍ］未満、特に、６０［Ｏｈｍ−ｃｍ］
未満とすることが好ましい。
Description
【０００１】
【発明の属する技術分野】 本発明は、シリコン薄膜の
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】 多結晶シリコン薄膜の製造方法は各種
考えられる。薄漠はＣＶＤ法により多結晶シリコンとし
て堆積されてもよく、最初にアモルファスシリコンとし
て堆積したものをアニーリングにより多結晶シリコンに
変化させてもよい。通常多結晶シリコン膜や微結晶シリ
コン膜、アモルファスシリコン膜の堆積にはＣＶＤ法
（ＬＰＣＶＤ，ＰＥＣＶＤ等）が使われている。それ以
外にシリコンターゲットからスパッタリングによりシリ
コン膜を堆積することもできる。スパッタリング法には
ＲＦスパッタリングおよびＤＣスパッタリングの２法が
ある。
考えられる。薄漠はＣＶＤ法により多結晶シリコンとし
て堆積されてもよく、最初にアモルファスシリコンとし
て堆積したものをアニーリングにより多結晶シリコンに
変化させてもよい。通常多結晶シリコン膜や微結晶シリ
コン膜、アモルファスシリコン膜の堆積にはＣＶＤ法
（ＬＰＣＶＤ，ＰＥＣＶＤ等）が使われている。それ以
外にシリコンターゲットからスパッタリングによりシリ
コン膜を堆積することもできる。スパッタリング法には
ＲＦスパッタリングおよびＤＣスパッタリングの２法が
ある。
【０００３】
【発明が解決しようとする課題】 ターゲットの抵抗率
が約１００［Ｏｈｍ−ｃｍ］より大である場合は電荷の
問題が起こりＤＣスパッタリングの使用が不可能とな
る。
が約１００［Ｏｈｍ−ｃｍ］より大である場合は電荷の
問題が起こりＤＣスパッタリングの使用が不可能とな
る。
【０００４】したがってＤＣスパッタリングを使うかＲ
Ｆスパッタリングを使うかを決定するには、ターゲット
物質の抵抗率を考慮しなければならない。製造されるシ
リコン膜が必要とする抵抗率は、その膜が活用される素
子によって決められる。したがってターゲット抵抗率お
よび製造される膜の抵抗率の関係を最初に検討しなけれ
ばならない。従来、高抵抗のポリシリコン薄膜を製造す
るには、常にＲＦスパッタリングが用いられてきた。
Ｆスパッタリングを使うかを決定するには、ターゲット
物質の抵抗率を考慮しなければならない。製造されるシ
リコン膜が必要とする抵抗率は、その膜が活用される素
子によって決められる。したがってターゲット抵抗率お
よび製造される膜の抵抗率の関係を最初に検討しなけれ
ばならない。従来、高抵抗のポリシリコン薄膜を製造す
るには、常にＲＦスパッタリングが用いられてきた。
【０００５】しかしながら、ＲＦスパッタリングはＤＣ
スパッタリングに比べてスパッタリングレートが低く、
成膜に時間がかかる。また、ＲＦスパッタリング装置
は、一般に装置が複雑である。
スパッタリングに比べてスパッタリングレートが低く、
成膜に時間がかかる。また、ＲＦスパッタリング装置
は、一般に装置が複雑である。
【０００６】そこで本発明は、製造効率の高いシリコン
薄膜の製造方法を提供することを目的とし、特に、ＤＣ
スパッタリングを適用可能なシリコン薄膜の製造方法を
提供することを目的とする。
薄膜の製造方法を提供することを目的とし、特に、ＤＣ
スパッタリングを適用可能なシリコン薄膜の製造方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は、スパッタリングによってシリコン薄
膜を製造する方法であって、製造されるべきシリコン薄
膜より結晶性が良いシリコンをターゲット物質とするこ
とを特徴とするものである。
ために、本発明は、スパッタリングによってシリコン薄
膜を製造する方法であって、製造されるべきシリコン薄
膜より結晶性が良いシリコンをターゲット物質とするこ
とを特徴とするものである。
【０００８】ここで、単結晶シリコンまたは大粒子ポリ
シリコンをターゲット物質とすることが望ましい。
シリコンをターゲット物質とすることが望ましい。
【０００９】また、スパッタリングによってシリコン薄
膜を製造する方法であって、製造されるべきシリコン薄
膜の抵抗率は、スパッタリングのターゲット物質である
シリコンの抵抗率より高いことが望ましい。
膜を製造する方法であって、製造されるべきシリコン薄
膜の抵抗率は、スパッタリングのターゲット物質である
シリコンの抵抗率より高いことが望ましい。
【００１０】更に、前記ターゲット物質の抵抗率が１０
０［Ｏｈｍ−ｃｍ］未満であることが望ましい。
０［Ｏｈｍ−ｃｍ］未満であることが望ましい。
【００１１】また、本発明は、単結晶シリコンターゲッ
トまたは大粒子ポリシリコンターゲットをスパッタリン
グすることによって抵抗率が真性シリコンの抵抗率に近
い（１０４ないし１０６［Ｏｈｍ−ｃｍ］）シリコン薄
膜を製造する方法において、ターゲット物質の抵抗率が
１００［Ｏｈｍ−ｃｍ］未満であるようにしたものであ
る。
トまたは大粒子ポリシリコンターゲットをスパッタリン
グすることによって抵抗率が真性シリコンの抵抗率に近
い（１０４ないし１０６［Ｏｈｍ−ｃｍ］）シリコン薄
膜を製造する方法において、ターゲット物質の抵抗率が
１００［Ｏｈｍ−ｃｍ］未満であるようにしたものであ
る。
【００１２】また、前記ターゲット物質の抵抗率の範囲
が０．０５ないし６０［Ｏｈｍ−ｃｍ］であるようにし
たものである。
が０．０５ないし６０［Ｏｈｍ−ｃｍ］であるようにし
たものである。
【００１３】更に、単結晶シリコンターゲットまたは大
粒子ボリシリコンターゲットをスパッタリングすること
によって抵抗率が真性シリコンの抵抗率より小であるシ
リコン薄膜を製造する方法において、ターゲット物質の
抵抗率が１０［Ｏｈｍ−ｃｍ］未満であるようにしたも
のである。
粒子ボリシリコンターゲットをスパッタリングすること
によって抵抗率が真性シリコンの抵抗率より小であるシ
リコン薄膜を製造する方法において、ターゲット物質の
抵抗率が１０［Ｏｈｍ−ｃｍ］未満であるようにしたも
のである。
【００１４】そして、前記ターゲット物質の抵抗率の範
囲が０．００１ないし５［Ｏｈｍ−ｃｍ］であるように
したものである。
囲が０．００１ないし５［Ｏｈｍ−ｃｍ］であるように
したものである。
【００１５】また、前記シリコンターゲット物質がＮ型
ドーパントまたはＰ型ドーパントあるいは両方のドーパ
ントでドーピングされるようにしたものである。
ドーパントまたはＰ型ドーパントあるいは両方のドーパ
ントでドーピングされるようにしたものである。
【００１６】更に、ＤＣスパッタリング装置またはＤＣ
マグネトロンスパッタリング装置によって前記スパッタ
リングを行なうようにしたものである。そして、スパッ
タリング工程時の操作圧力が０．５ないし５［ｍｔｏｒ
ｒ］にしたものである。
マグネトロンスパッタリング装置によって前記スパッタ
リングを行なうようにしたものである。そして、スパッ
タリング工程時の操作圧力が０．５ないし５［ｍｔｏｒ
ｒ］にしたものである。
【００１７】また、前記スパッタリングがＲＦスパッタ
リング装置またはＲＦマグネトロンスパッタリング装置
で行なわれるようにしたものである。更に、スパッタリ
ング工程時の操作圧力が２ないし２０［ｍｔｏｒｒ］に
したものである。
リング装置またはＲＦマグネトロンスパッタリング装置
で行なわれるようにしたものである。更に、スパッタリ
ング工程時の操作圧力が２ないし２０［ｍｔｏｒｒ］に
したものである。
【００１８】そして、スッパタリングガスがＡｒ，Ｈ
ｅ，Ｎｅ，Ｋｒ，Ｘｅのいずれかまたはそれらの複数の
組み合わせであるようにしたものである。
ｅ，Ｎｅ，Ｋｒ，Ｘｅのいずれかまたはそれらの複数の
組み合わせであるようにしたものである。
【００１９】更に、スパッタリング中の基板温度純囲が
室温ないし４３０℃であるようにしたものである。
室温ないし４３０℃であるようにしたものである。
【００２０】そして、スパッタ堆積膜が微結晶シリコン
または多結晶シリコンであるようにしたものである。
または多結晶シリコンであるようにしたものである。
【００２１】また、前記スパッタ堆積膜が初期にはアモ
ルフアスシリコン、微結晶シリコン、多結晶シリコンの
いずれかであり、それがアニーリングにより結晶体に変
化するかその結晶性を向上するようにしたものである。
更に、前記アニーリングがファーネスアニーリングか、
ランプアニーリング、レーザーアニーリングのいずれ
か、またはそれら複数の組み合わせであるようにしたも
のである。
ルフアスシリコン、微結晶シリコン、多結晶シリコンの
いずれかであり、それがアニーリングにより結晶体に変
化するかその結晶性を向上するようにしたものである。
更に、前記アニーリングがファーネスアニーリングか、
ランプアニーリング、レーザーアニーリングのいずれ
か、またはそれら複数の組み合わせであるようにしたも
のである。
【００２２】そして、上記シリコン薄膜の製造方法をＭ
ＯＳ型電界効果トランジスタまたは薄膜トランジスタの
製造方法に活用するようにしたものである。
ＯＳ型電界効果トランジスタまたは薄膜トランジスタの
製造方法に活用するようにしたものである。
【００２３】また、上記シリコン薄膜の製造方法を太陽
電池の製造方法に活用するようにしたものである。更
に、上記シリコン薄膜の製造方法によりに製造されるＴ
ＦＴを液晶表示装置の製造方法に活用するようにしたも
のである。
電池の製造方法に活用するようにしたものである。更
に、上記シリコン薄膜の製造方法によりに製造されるＴ
ＦＴを液晶表示装置の製造方法に活用するようにしたも
のである。
【００２４】
【発明の実施の形態】多結晶シリコン膜は多くの結晶粒
からなる。結晶粒界にはキャリア捕獲準位があり、キャ
リアの捕獲がおきるために、結晶粒界の特性が多結晶シ
リコン膜全体のキャリア伝導特性を決めることになる。
したがってまず多結晶膜における粒界のキャリアー運搬
現象に対する影響を調べることにする。
からなる。結晶粒界にはキャリア捕獲準位があり、キャ
リアの捕獲がおきるために、結晶粒界の特性が多結晶シ
リコン膜全体のキャリア伝導特性を決めることになる。
したがってまず多結晶膜における粒界のキャリアー運搬
現象に対する影響を調べることにする。
【００２５】粒界におけるキャリアー捕獲と多結晶シリ
コン膜の粒界におけるキャリアーに許容されるエネルギ
ーレベルは、ａ‐Ｓｉ物質に見られるギャップ状態の検
知と同様な方法で検知できる。このようなギャップ状態
ではキャリアーの捕獲は簡単である。粒界で捕獲される
電荷は粒界を取り囲む反対電荷の空乏層により補充され
る。ポアソンの公式に基づき、空乏層の電荷がエネルギ
ー帯に曲率を生じ、それが電位バリアー（図１ａ）とな
って、残存する自由キャリアーの大部分の結晶粒間の移
動を妨げる。ポアソンの公式によりバリアー高さＶＢは
次のように求められる。
コン膜の粒界におけるキャリアーに許容されるエネルギ
ーレベルは、ａ‐Ｓｉ物質に見られるギャップ状態の検
知と同様な方法で検知できる。このようなギャップ状態
ではキャリアーの捕獲は簡単である。粒界で捕獲される
電荷は粒界を取り囲む反対電荷の空乏層により補充され
る。ポアソンの公式に基づき、空乏層の電荷がエネルギ
ー帯に曲率を生じ、それが電位バリアー（図１ａ）とな
って、残存する自由キャリアーの大部分の結晶粒間の移
動を妨げる。ポアソンの公式によりバリアー高さＶＢは
次のように求められる。
【００２６】 ｄ２ＶＢ/ｄＸ２＝ｑＮ/ｅ．．．．．．（ｌ） 但しＮはドーパント濃度（ｃｍ−３）、ｑは１電子の電
荷量、ｅはＳｉの誘電率をそれぞれ表す。
荷量、ｅはＳｉの誘電率をそれぞれ表す。
【００２７】数式（１）から、 ＶＢ＝ｑＮ（Ｘｄ）２/２ｅ．．．．．（２）となる。
但しＸｄは空乏層の幅を表す。
但しＸｄは空乏層の幅を表す。
【００２８】数式（２）はバリアー高さＶＢがドーパン
ト濃度に比例して増大することを示している。ドーパン
ト濃度が低い場合は単位面積あたりの総キャリアー数が
捕獲キャリアー数より小となり、ドーパント原子が寄与
するほとんどすべての自由キャリアーは捕獲されること
になり、導電を促す自由キャリアーがほとんど皆無にな
る。したがってドーパント濃度が低い場合は結晶粒を囲
む空乏層領域が結晶粒全体に拡がり、結晶粒内には中性
領域が存在しないことになる。すなわちＸｄが両側にＬ
/２の長さで拡張されることになる。ここでＬは結晶粒
の幅を表す。
ト濃度に比例して増大することを示している。ドーパン
ト濃度が低い場合は単位面積あたりの総キャリアー数が
捕獲キャリアー数より小となり、ドーパント原子が寄与
するほとんどすべての自由キャリアーは捕獲されること
になり、導電を促す自由キャリアーがほとんど皆無にな
る。したがってドーパント濃度が低い場合は結晶粒を囲
む空乏層領域が結晶粒全体に拡がり、結晶粒内には中性
領域が存在しないことになる。すなわちＸｄが両側にＬ
/２の長さで拡張されることになる。ここでＬは結晶粒
の幅を表す。
【００２９】ドーパント濃度が増加するにつれさらに多
くのキャリアーが粒界域で捕獲される。粒径がＬの結晶
粒における単位面積あたりのキャリアー数（Ｎ×Ｌ）が
捕獲されるキャリアー数ＮＴより小であるかぎり、ほと
んどすべてのキャリアーが捕獲されることになり、中性
領域が形成されることはない。したがって空乏層領域の
長さは変わらず、数式（２）が示すようにドーパント濃
度の増加はバリアー高さを増加させることになる（図１
ｂ）。
くのキャリアーが粒界域で捕獲される。粒径がＬの結晶
粒における単位面積あたりのキャリアー数（Ｎ×Ｌ）が
捕獲されるキャリアー数ＮＴより小であるかぎり、ほと
んどすべてのキャリアーが捕獲されることになり、中性
領域が形成されることはない。したがって空乏層領域の
長さは変わらず、数式（２）が示すようにドーパント濃
度の増加はバリアー高さを増加させることになる（図１
ｂ）。
【００３０】さらにドーパント濃度が増加すると捕獲キ
ャリアー数が限界となる臨界点に達する。この臨界ドー
パント濃度は、Ｎ*＝ＮＴ/Ｌによって求められる。さら
にドーパント濃度が増加すると導電に寄与する捕獲され
ないキャリアー数が増加し、次第に中性領域が形成され
空乏層領域の幅が縮小しはじめる（図１ｃ）。電荷中性
に基づき、空乏層領域の幅は次の数式で求められる。
ャリアー数が限界となる臨界点に達する。この臨界ドー
パント濃度は、Ｎ*＝ＮＴ/Ｌによって求められる。さら
にドーパント濃度が増加すると導電に寄与する捕獲され
ないキャリアー数が増加し、次第に中性領域が形成され
空乏層領域の幅が縮小しはじめる（図１ｃ）。電荷中性
に基づき、空乏層領域の幅は次の数式で求められる。
【００３１】 Ｎ＝ＮＴ/２Ｘｄ．．．．．．．．．．（３） すなわち、 Ｘｄ＝ＮＴ/２Ｎ．．．．．．．．．．（４） 数式（５）を数式（２）に代入するとバリアーの高さ
が、 ＶＢ＝ｑ（ＮＴ）２/８Ｎｅ．．．．．（５） となる。
が、 ＶＢ＝ｑ（ＮＴ）２/８Ｎｅ．．．．．（５） となる。
【００３２】数式（５）は、ドーパント濃度が増加して
臨界値を超えるとバリアー高さが減少しはじめることを
示している。これは図１ｄに表される。
臨界値を超えるとバリアー高さが減少しはじめることを
示している。これは図１ｄに表される。
【００３３】図２は多結晶シリコン膜の抵抗率を単結晶
シリコン膜の抵抗率と比較し、ドーピング濃度の関数と
して表している。ドーピング濃度が低い場合は粒界の存
在により多結晶シリコンの抵抗率がはるかに大きくなっ
ている。しかし、ドーピング濃度が高くなると、多結晶
シリコン膜の抵抗率が単結晶シリコン膜の抵抗率に急速
に近づく。それは粒界の捕獲キャリア数が限界（臨界ド
ーパント濃度）に達すると、さらなるドーパント濃度の
増加バリアー高さを低下させると同時に自由キャリアー
数を増加させるからである。
シリコン膜の抵抗率と比較し、ドーピング濃度の関数と
して表している。ドーピング濃度が低い場合は粒界の存
在により多結晶シリコンの抵抗率がはるかに大きくなっ
ている。しかし、ドーピング濃度が高くなると、多結晶
シリコン膜の抵抗率が単結晶シリコン膜の抵抗率に急速
に近づく。それは粒界の捕獲キャリア数が限界（臨界ド
ーパント濃度）に達すると、さらなるドーパント濃度の
増加バリアー高さを低下させると同時に自由キャリアー
数を増加させるからである。
【００３４】またこの事実は、図２にある多結晶シリコ
ン膜曲線が、大きな結晶粒が存在し粒界域が少ない状態
あるいは粒界のキャリアー運搬に対する影響が削減され
る状態では左に（単結晶シリコン曲線の方ヘ）移動する
ことを意味している。逆に、結晶粒が小さければ小さい
ほど多結晶シリコン曲線は右に移動することになる。
ン膜曲線が、大きな結晶粒が存在し粒界域が少ない状態
あるいは粒界のキャリアー運搬に対する影響が削減され
る状態では左に（単結晶シリコン曲線の方ヘ）移動する
ことを意味している。逆に、結晶粒が小さければ小さい
ほど多結晶シリコン曲線は右に移動することになる。
【００３５】また図２から、臨界ドーパント濃度に達す
るまではポリシリコンの抵抗率が変化せず、真性シリコ
ンの抵抗率に近い値にとどまることが解かる。
るまではポリシリコンの抵抗率が変化せず、真性シリコ
ンの抵抗率に近い値にとどまることが解かる。
【００３６】典型的な粒界域の密度は１０１２ｃｍ−２
のオーダーであるので、粒径１００ｎｍの典型的なポリ
シリコン結晶粒の捕獲濃度は約１０１７ｃｍ−３とな
る。したがって本件の場合はドーパント濃度が１０１７
ｃｍ−３まで上昇しても、ポリシリコンの抵抗率は１０
４ないし１０６［Ｏｈｍ−ｃｍ］のオーダーである真性
シリコンの抵抗率に近い値に留まることになる。同様に
ドーピングされた単結晶シリコンの抵抗率は１０
−１［Ｏｈｍ‐ｃｍ］のオーダーである。
のオーダーであるので、粒径１００ｎｍの典型的なポリ
シリコン結晶粒の捕獲濃度は約１０１７ｃｍ−３とな
る。したがって本件の場合はドーパント濃度が１０１７
ｃｍ−３まで上昇しても、ポリシリコンの抵抗率は１０
４ないし１０６［Ｏｈｍ−ｃｍ］のオーダーである真性
シリコンの抵抗率に近い値に留まることになる。同様に
ドーピングされた単結晶シリコンの抵抗率は１０
−１［Ｏｈｍ‐ｃｍ］のオーダーである。
【００３７】上記の事実は、スパッタリング法により真
性シリコンの抵抗率（１０４ないし１０６［Ｏｈｍ‐ｃ
ｍ］近辺）に近い抵抗率のポリシリコン薄膜の製造に
は、抵抗率が１０−１まで小である単結晶シリコン（ま
たは極度に大粒子のポリシリコン）からなるスパッタタ
ーゲットの使用が可能であることを裏付けている。つま
り、高抵抗率多結晶シリコン薄膜または微結晶シリコン
薄膜の製造に、高抵抗のターゲットは必要でないという
ことである。低抵抗シリコンターゲットの使用が可能で
あることはＤＣスパッタリング法の使用を可能にする。
さらに、より抵抗率の小さなポリシリコン膜の製造には
（例えばＭＯＳＦＥＴのしきい値制御やＭＯＳゲート電
極形成等）、ターゲット物質の抵抗率をさらに低下させ
ることができ（シリコンターゲット物質のドーパント濃
度を増加させることにより）、ＤＣスパッタリング法の
使用が再び可能になる。すなわち、高抵抗率あるいは低
抵抗率の多結晶シリコン膜の製造には単結晶ターゲット
や大粒子ポリシリコンターゲットの使用およびＤＣスパ
ッタリング法の適用が可能になる。
性シリコンの抵抗率（１０４ないし１０６［Ｏｈｍ‐ｃ
ｍ］近辺）に近い抵抗率のポリシリコン薄膜の製造に
は、抵抗率が１０−１まで小である単結晶シリコン（ま
たは極度に大粒子のポリシリコン）からなるスパッタタ
ーゲットの使用が可能であることを裏付けている。つま
り、高抵抗率多結晶シリコン薄膜または微結晶シリコン
薄膜の製造に、高抵抗のターゲットは必要でないという
ことである。低抵抗シリコンターゲットの使用が可能で
あることはＤＣスパッタリング法の使用を可能にする。
さらに、より抵抗率の小さなポリシリコン膜の製造には
（例えばＭＯＳＦＥＴのしきい値制御やＭＯＳゲート電
極形成等）、ターゲット物質の抵抗率をさらに低下させ
ることができ（シリコンターゲット物質のドーパント濃
度を増加させることにより）、ＤＣスパッタリング法の
使用が再び可能になる。すなわち、高抵抗率あるいは低
抵抗率の多結晶シリコン膜の製造には単結晶ターゲット
や大粒子ポリシリコンターゲットの使用およびＤＣスパ
ッタリング法の適用が可能になる。
【００３８】ＤＣスパッタリング法はＲＦスパッタリン
グ法に比べ装置が簡単なので高抵抗率（例えば１０
５［Ｏｈｍ−ｃｍ］以上）の微結晶シリコン膜または多
結晶シリコン膜の製造には明らかに有利である。しか
し、必要な場合は、抵抗率の小さな単結晶ターゲットま
たは大粒子ポリシリコンターゲットを使ってＲＦスパッ
タリング法で高抵抗率や低抵抗率の微結晶シリコン膜ま
たは多結晶シリコン膜を製造することができる。
グ法に比べ装置が簡単なので高抵抗率（例えば１０
５［Ｏｈｍ−ｃｍ］以上）の微結晶シリコン膜または多
結晶シリコン膜の製造には明らかに有利である。しか
し、必要な場合は、抵抗率の小さな単結晶ターゲットま
たは大粒子ポリシリコンターゲットを使ってＲＦスパッ
タリング法で高抵抗率や低抵抗率の微結晶シリコン膜ま
たは多結晶シリコン膜を製造することができる。
【００３９】上記の理論ではターゲット物質と出来上が
る膜が両方とも同じドーパント濃度であると仮定してい
る。しかし、ターゲット物質と出来上がる膜のドーパン
ト濃度の違い（もし存在する場合）は必ず考慮にいれな
ければならない。例えば、生成されるシリコン膜のドー
パント濃度がシリコンターゲット物質のドーパント濃度
より低くなる場合には、ターゲット物質のドーパント濃
度を予め多めにしておく必要がある。
る膜が両方とも同じドーパント濃度であると仮定してい
る。しかし、ターゲット物質と出来上がる膜のドーパン
ト濃度の違い（もし存在する場合）は必ず考慮にいれな
ければならない。例えば、生成されるシリコン膜のドー
パント濃度がシリコンターゲット物質のドーパント濃度
より低くなる場合には、ターゲット物質のドーパント濃
度を予め多めにしておく必要がある。
【００４０】
【発明の効果】スパッタリングによって堆積される膜は
スパッタリング法のパラメータによってアモルファスシ
リコンか結晶性シリコン（微結晶シリコンあるいは多結
晶シリコン）となる。アモルファスシリコンにはそれを
微結晶シリコンまたは多結晶シリコンに変えるためアニ
ーリング（例えばファーネスアニーリングやランプアニ
ーリング、レーザーアニーリング）をおこなわねばなら
ない。堆積された膜が微結晶シリコンか多結晶シリコン
である場合は、その結晶性を向上させるためアニーリン
グを行なってもよいし、アニーリングをおこなわずに堆
積されたままの状態で使用してもよい。
スパッタリング法のパラメータによってアモルファスシ
リコンか結晶性シリコン（微結晶シリコンあるいは多結
晶シリコン）となる。アモルファスシリコンにはそれを
微結晶シリコンまたは多結晶シリコンに変えるためアニ
ーリング（例えばファーネスアニーリングやランプアニ
ーリング、レーザーアニーリング）をおこなわねばなら
ない。堆積された膜が微結晶シリコンか多結晶シリコン
である場合は、その結晶性を向上させるためアニーリン
グを行なってもよいし、アニーリングをおこなわずに堆
積されたままの状態で使用してもよい。
【図１】 多結晶シリコンに対するドーピング濃度の関
数で表した粒界バリアー高さのグラフであり、（ａ）
は、対低ドーピング濃度、（ｂ）は、対高ドーピング濃
度、（ｃ）は、対捕獲密度以上のドーピング濃度、
（ｄ）は、ドーピング濃度に対するバリアー高さのグラ
フである。
数で表した粒界バリアー高さのグラフであり、（ａ）
は、対低ドーピング濃度、（ｂ）は、対高ドーピング濃
度、（ｃ）は、対捕獲密度以上のドーピング濃度、
（ｄ）は、ドーピング濃度に対するバリアー高さのグラ
フである。
【図２】 多結晶シリコンおよび単結晶シリコンの抵抗
率の比較をドーピング濃度の関数として表したグラフで
ある。
率の比較をドーピング濃度の関数として表したグラフで
ある。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２３Ｃ 14/38 Ｃ２３Ｃ 14/38 Ｆターム(参考） 4K029 BA35 BB08 BD01 CA05 DC02 DC34 DC39 GA01 5F103 AA08 BB22 DD16 GG02 GG03 JJ01 JJ03 NN04 PP03
Claims (21)
- 【請求項１】 スパッタリングによってシリコン薄膜
を製造する方法であって、製造されるべきシリコン薄膜
より結晶性が良いシリコンをターゲット物質とすること
を特徴とするシリコン薄膜の製造方法。 - 【請求項２】 スパッタリングによってポリシリコン
薄膜を製造する方法であって、単結晶シリコンまたは大
粒子ポリシリコンをターゲット物質とすることを特徴と
するシリコン薄膜の製造方法。 - 【請求項３】 スパッタリングによってシリコン薄膜
を製造する方法であって、製造されるべきシリコン薄膜
の抵抗率は、スパッタリングのターゲット物質であるシ
リコンの抵抗率より高いことを特徴とするシリコン薄膜
の製造方法。 - 【請求項４】 前記ターゲット物質の抵抗率が１００
［Ｏｈｍ−ｃｍ］未満であることを特徴とする請求項１
乃至請求項３のいずれか一項に記載のシリコン薄膜の製
造方法。 - 【請求項５】 単結晶シリコンターゲットまたは大粒
子ポリシリコンターゲットをスパッタリングすることに
よって抵抗率が真性シリコンの抵抗率に近い（１０４な
いし１０６［Ｏｈｍ−ｃｍ］）シリコン薄膜を製造する
方法において、ターゲット物質の抵抗率が１００［Ｏｈ
ｍ−ｃｍ］未満であることを特徴とするシリコン薄膜の
製造方法。 - 【請求項６】 前記ターゲット物質の抵抗率の範囲が
０．０５ないし６０［Ｏｈｍ−ｃｍ］であることを特徴
とする請求項１乃至請求項５のいずれか一項に記載のシ
リコン薄膜の製造方法。 - 【請求項７】 単結晶シリコンターゲットまたは大粒
子ポリシリコンターゲットをスパッタリングすることに
よって抵抗率が真性シリコンの抵抗率より小であるシリ
コン薄膜を製造する方法において、ターゲット物質の抵
抗率が１０［Ｏｈｍ−ｃｍ］未満であることを特徴とす
るシリコン薄膜の製造方法。 - 【請求項８】 前記ターゲット物質の抵抗率の範囲が
０．００１ないし５［Ｏｈｍ−ｃｍ］であることを特徴
とする請求項７に記載のシリコン薄膜の製造方法。 - 【請求項９】 前記シリコンターゲット物質がＮ型ド
ーパントまたはＰ型ドーパントあるいは両方のドーパン
トでドーピングされることを特徴とする請求項１乃至請
求項８のいずれか一項に記載のシリコン薄膜の製造方
法。 - 【請求項１０】 ＤＣスパッタリング装置またはＤＣマ
グネトロンスパッタリング装置によって前記スパッタリ
ングを行なうことを特徴とする請求項１乃至請求項９の
いずれか一項に記載のシリコン薄膜の製造方法。 - 【請求項１１】 スパッタリング工程時の操作圧力が
０．５ないし５［ｍｔｏｒｒ］であることを特徴とする
請求項１０に記載のシリコン薄膜の製造方法。 - 【請求項１２】 前記スパッタリングがＲＦスパッタリ
ング装置またはＲＦマグネトロンスパッタリング装置で
行なわれることを特徴とする請求項ｌ乃至請求項９のい
ずれか一項に記載のシリコン薄膜の製造方法。 - 【請求項１３】 スパッタリング工程時の操作圧力が２
ないし２０［ｍｔｏｒｒ］であることを特徴とする請求
項１２に記載のシリコン薄膜の製造方法。 - 【請求項１４】 スパッタリングガスがＡｒ，Ｈｅ，Ｎ
ｅ，Ｋｒ，Ｘｅのいずれかまたはそれらの複数の組み合
わせであることを特徴とする請求項１乃至請求項１３の
いずれか一項に記載のシリコン薄膜の製造方法。 - 【請求項１５】 スパッタリング中の基板温度範囲が室
温ないし４３０℃であることを特徴とする請求項１乃至
請求項１４のいずれか一項に記載のシリコン薄膜の製造
方法。 - 【請求項１６】 スパッタ堆積膜が微結晶シリコンまた
は多結晶シリコンであることを特徴とする請求項１乃至
請求項１５のいずれか一項に記載のシリコン薄膜の製造
方法。 - 【請求項１７】 前記スパッタ堆積膜が初期にはアモル
ファスシリコン、微結晶シリコン、多結晶シリコンのい
ずれかであり、それがアニーリングにより結晶体に変化
するかその結晶性を向上することを特徴とする請求項１
乃至請求項１６のいずれか一項に記載のシリコン薄膜の
製造方法。 - 【請求項１８】 前記アニーリングがファーネスアニー
リングか、ランプアニーリング、レーザーアニーリング
のいずれかまたはそれら複数の組み合わせであることを
特徴とする請求項１７に記載のシリコン薄膜の製造方
法。 - 【請求項１９】 請求項１乃至請求項１８のいずれか一
項に記載のシリコン薄膜の製造方法を活用することを特
徴とするＭＯＳ型電界効果トランジスタまたは薄膜トラ
ンジスタの製造方法。 - 【請求項２０】 請求項１乃至請求項１８のいずれか一
項に記載のシリコン薄膜の製造方法を活用することを特
徴とする太陽電池の製造方法。 - 【請求項２１】 請求項１９に記載の製造方法により製
造されるＴＦＴを活用することを特徴とする液晶表示装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019385A JP2001060553A (ja) | 1999-06-18 | 2000-01-27 | シリコン薄膜の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-172428 | 1999-06-18 | ||
| JP17242899 | 1999-06-18 | ||
| JP2000019385A JP2001060553A (ja) | 1999-06-18 | 2000-01-27 | シリコン薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060553A true JP2001060553A (ja) | 2001-03-06 |
Family
ID=26494786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019385A Withdrawn JP2001060553A (ja) | 1999-06-18 | 2000-01-27 | シリコン薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060553A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012087391A (ja) * | 2010-10-22 | 2012-05-10 | Shin-Etsu Chemical Co Ltd | スパッタリング用ターゲット材、珪素含有膜の成膜方法、およびフォトマスクブランク |
| JP2013232470A (ja) * | 2012-04-27 | 2013-11-14 | Canon Anelva Corp | 半導体装置およびその製造方法 |
| JP2014222352A (ja) * | 2014-06-27 | 2014-11-27 | 信越化学工業株式会社 | フォトマスクブランクの製造方法 |
| JP2015040142A (ja) * | 2013-08-21 | 2015-03-02 | 信越半導体株式会社 | シリコン単結晶材料の製造方法及びシリコン単結晶材料 |
-
2000
- 2000-01-27 JP JP2000019385A patent/JP2001060553A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012087391A (ja) * | 2010-10-22 | 2012-05-10 | Shin-Etsu Chemical Co Ltd | スパッタリング用ターゲット材、珪素含有膜の成膜方法、およびフォトマスクブランク |
| US8647795B2 (en) | 2010-10-22 | 2014-02-11 | Shin-Etsu Chemical Co., Ltd. | Sputtering target material, silicon-containing film forming method, and photomask blank |
| TWI568863B (zh) * | 2010-10-22 | 2017-02-01 | 信越化學工業股份有限公司 | 濺鍍用靶材，含矽膜之成膜方法及空白光罩基材 |
| JP2013232470A (ja) * | 2012-04-27 | 2013-11-14 | Canon Anelva Corp | 半導体装置およびその製造方法 |
| JP2015040142A (ja) * | 2013-08-21 | 2015-03-02 | 信越半導体株式会社 | シリコン単結晶材料の製造方法及びシリコン単結晶材料 |
| JP2014222352A (ja) * | 2014-06-27 | 2014-11-27 | 信越化学工業株式会社 | フォトマスクブランクの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1091312A (en) | High field capacitor structure employing a carrier trapping region | |
| US5275851A (en) | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates | |
| Atanassova et al. | Influence of γ radiation on thin Ta2O5–Si structures | |
| EP2126966B1 (en) | Thin-film transistor with amorphous insulator film | |
| JP2008514003A (ja) | ポリシリコンゲルマニウムゲートスタック及びその形成方法 | |
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| US7193280B2 (en) | Indium oxide conductive film structures | |
| KR20160115076A (ko) | 높은 전계 효과 이동도를 가지는 BaSnO3 박막 트랜지스터 및 그의 제조 방법 | |
| JP2001060553A (ja) | シリコン薄膜の製造方法 | |
| KR100294310B1 (ko) | 반도체기억소자및그제조방법 | |
| EP2765625B1 (en) | Method of Forming Nano Crystals and Method of Manufacturing Organic Light-Emitting Display Apparatus Including Thin Film Having the Same | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| KR0167658B1 (ko) | 다결정 실리콘막 형성방법 | |
| US5874333A (en) | Process for forming a polysilicon layer having improved roughness after POCL3 doping | |
| KR102439995B1 (ko) | ReRAM 제조 방법 | |
| JPS63146436A (ja) | 薄膜トランジスタ−の製造方法 | |
| Mohammed | The electrical properties of post-deposition annealed and as-deposited In-doped CdTe thin films | |
| JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
| Lee et al. | Sol–Gel-Derived Zn (1-x) MgxO Thin Films Used as Active Channel Layer of Thin-Film Transistors | |
| JP2889718B2 (ja) | 光起電力装置の製造方法 | |
| CN105097458A (zh) | 一种多晶硅薄膜的沉积方法 | |
| JP2716036B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR102439998B1 (ko) | 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법 | |
| Lin et al. | SrTiO3–SiO2 oxide films for possible high-k gate dielectric applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060908 |