JP2001060553A - Manufacture of silicon thin film - Google Patents
Manufacture of silicon thin filmInfo
- Publication number
- JP2001060553A JP2001060553A JP2000019385A JP2000019385A JP2001060553A JP 2001060553 A JP2001060553 A JP 2001060553A JP 2000019385 A JP2000019385 A JP 2000019385A JP 2000019385 A JP2000019385 A JP 2000019385A JP 2001060553 A JP2001060553 A JP 2001060553A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- thin film
- sputtering
- manufacturing
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】 本発明は、シリコン薄膜の
製造方法に関する。[0001] The present invention relates to a method for manufacturing a silicon thin film.
【０００２】[0002]
【従来の技術】 多結晶シリコン薄膜の製造方法は各種
考えられる。薄漠はＣＶＤ法により多結晶シリコンとし
て堆積されてもよく、最初にアモルファスシリコンとし
て堆積したものをアニーリングにより多結晶シリコンに
変化させてもよい。通常多結晶シリコン膜や微結晶シリ
コン膜、アモルファスシリコン膜の堆積にはＣＶＤ法
（ＬＰＣＶＤ，ＰＥＣＶＤ等）が使われている。それ以
外にシリコンターゲットからスパッタリングによりシリ
コン膜を堆積することもできる。スパッタリング法には
ＲＦスパッタリングおよびＤＣスパッタリングの２法が
ある。2. Description of the Related Art Various methods for producing a polycrystalline silicon thin film are conceivable. The faint may be deposited as polycrystalline silicon by the CVD method, and the one deposited first as amorphous silicon may be changed to polycrystalline silicon by annealing. Usually, a CVD method (LPCVD, PECVD, etc.) is used for depositing a polycrystalline silicon film, a microcrystalline silicon film, and an amorphous silicon film. Alternatively, a silicon film can be deposited from a silicon target by sputtering. There are two sputtering methods, RF sputtering and DC sputtering.
【０００３】[0003]
【発明が解決しようとする課題】 ターゲットの抵抗率
が約１００［Ｏｈｍ−ｃｍ］より大である場合は電荷の
問題が起こりＤＣスパッタリングの使用が不可能とな
る。When the resistivity of the target is greater than about 100 [Ohm-cm], a problem of electric charge occurs and it becomes impossible to use DC sputtering.
【０００４】したがってＤＣスパッタリングを使うかＲ
Ｆスパッタリングを使うかを決定するには、ターゲット
物質の抵抗率を考慮しなければならない。製造されるシ
リコン膜が必要とする抵抗率は、その膜が活用される素
子によって決められる。したがってターゲット抵抗率お
よび製造される膜の抵抗率の関係を最初に検討しなけれ
ばならない。従来、高抵抗のポリシリコン薄膜を製造す
るには、常にＲＦスパッタリングが用いられてきた。Therefore, use DC sputtering or R
In deciding whether to use F sputtering, the resistivity of the target material must be considered. The required resistivity of the silicon film to be manufactured is determined by the device in which the film is used. Therefore, the relationship between the target resistivity and the resistivity of the film to be produced must first be considered. Conventionally, RF sputtering has always been used to produce a high-resistance polysilicon thin film.
【０００５】しかしながら、ＲＦスパッタリングはＤＣ
スパッタリングに比べてスパッタリングレートが低く、
成膜に時間がかかる。また、ＲＦスパッタリング装置
は、一般に装置が複雑である。[0005] However, RF sputtering is DC
Sputtering rate is lower than sputtering,
It takes time to form a film. In general, the RF sputtering apparatus is complicated.
【０００６】そこで本発明は、製造効率の高いシリコン
薄膜の製造方法を提供することを目的とし、特に、ＤＣ
スパッタリングを適用可能なシリコン薄膜の製造方法を
提供することを目的とする。Accordingly, an object of the present invention is to provide a method of manufacturing a silicon thin film with high manufacturing efficiency.
An object is to provide a method for manufacturing a silicon thin film to which sputtering can be applied.
【０００７】[0007]
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は、スパッタリングによってシリコン薄
膜を製造する方法であって、製造されるべきシリコン薄
膜より結晶性が良いシリコンをターゲット物質とするこ
とを特徴とするものである。SUMMARY OF THE INVENTION In order to solve the above problems, the present invention relates to a method for producing a silicon thin film by sputtering, wherein silicon having better crystallinity than the silicon thin film to be produced is used as a target material. It is characterized by the following.
【０００８】ここで、単結晶シリコンまたは大粒子ポリ
シリコンをターゲット物質とすることが望ましい。Here, it is desirable to use single crystal silicon or large grain polysilicon as a target material.
【０００９】また、スパッタリングによってシリコン薄
膜を製造する方法であって、製造されるべきシリコン薄
膜の抵抗率は、スパッタリングのターゲット物質である
シリコンの抵抗率より高いことが望ましい。In a method of manufacturing a silicon thin film by sputtering, it is desirable that the silicon thin film to be manufactured has a higher resistivity than silicon as a sputtering target material.
【００１０】更に、前記ターゲット物質の抵抗率が１０
０［Ｏｈｍ−ｃｍ］未満であることが望ましい。Further, the resistivity of the target material is 10
Desirably, it is less than 0 [Ohm-cm].
【００１１】また、本発明は、単結晶シリコンターゲッ
トまたは大粒子ポリシリコンターゲットをスパッタリン
グすることによって抵抗率が真性シリコンの抵抗率に近
い（１０４ないし１０６［Ｏｈｍ−ｃｍ］）シリコン薄
膜を製造する方法において、ターゲット物質の抵抗率が
１００［Ｏｈｍ−ｃｍ］未満であるようにしたものであ
る。The present invention also provides a silicon thin film whose resistivity is close to that of intrinsic silicon (10 4 to 10 6 [Ohm-cm]) by sputtering a single crystal silicon target or a large grain polysilicon target. In this method, the resistivity of the target material is less than 100 [Ohm-cm].
【００１２】また、前記ターゲット物質の抵抗率の範囲
が０．０５ないし６０［Ｏｈｍ−ｃｍ］であるようにし
たものである。Further, the resistivity of the target material ranges from 0.05 to 60 [Ohm-cm].
【００１３】更に、単結晶シリコンターゲットまたは大
粒子ボリシリコンターゲットをスパッタリングすること
によって抵抗率が真性シリコンの抵抗率より小であるシ
リコン薄膜を製造する方法において、ターゲット物質の
抵抗率が１０［Ｏｈｍ−ｃｍ］未満であるようにしたも
のである。Further, in a method of manufacturing a silicon thin film having a resistivity smaller than that of intrinsic silicon by sputtering a single-crystal silicon target or a large-grain polysilicon target, the resistivity of the target material is 10 [Ohm- cm].
【００１４】そして、前記ターゲット物質の抵抗率の範
囲が０．００１ないし５［Ｏｈｍ−ｃｍ］であるように
したものである。The resistivity of the target material ranges from 0.001 to 5 [Ohm-cm].
【００１５】また、前記シリコンターゲット物質がＮ型
ドーパントまたはＰ型ドーパントあるいは両方のドーパ
ントでドーピングされるようにしたものである。Further, the silicon target material is doped with an N-type dopant, a P-type dopant or both dopants.
【００１６】更に、ＤＣスパッタリング装置またはＤＣ
マグネトロンスパッタリング装置によって前記スパッタ
リングを行なうようにしたものである。そして、スパッ
タリング工程時の操作圧力が０．５ないし５［ｍｔｏｒ
ｒ］にしたものである。Further, a DC sputtering device or DC
The sputtering is performed by a magnetron sputtering apparatus. The operating pressure during the sputtering process is 0.5 to 5 [mtorr].
r].
【００１７】また、前記スパッタリングがＲＦスパッタ
リング装置またはＲＦマグネトロンスパッタリング装置
で行なわれるようにしたものである。更に、スパッタリ
ング工程時の操作圧力が２ないし２０［ｍｔｏｒｒ］に
したものである。Further, the sputtering is performed by an RF sputtering device or an RF magnetron sputtering device. Further, the operating pressure during the sputtering step was 2 to 20 [mtorr].
【００１８】そして、スッパタリングガスがＡｒ，Ｈ
ｅ，Ｎｅ，Ｋｒ，Ｘｅのいずれかまたはそれらの複数の
組み合わせであるようにしたものである。The sputtering gas is Ar, H
e, Ne, Kr, or Xe, or a combination of a plurality of them.
【００１９】更に、スパッタリング中の基板温度純囲が
室温ないし４３０℃であるようにしたものである。Further, the pure temperature of the substrate during the sputtering is from room temperature to 430 ° C.
【００２０】そして、スパッタ堆積膜が微結晶シリコン
または多結晶シリコンであるようにしたものである。Further, the sputter-deposited film is made of microcrystalline silicon or polycrystalline silicon.
【００２１】また、前記スパッタ堆積膜が初期にはアモ
ルフアスシリコン、微結晶シリコン、多結晶シリコンの
いずれかであり、それがアニーリングにより結晶体に変
化するかその結晶性を向上するようにしたものである。
更に、前記アニーリングがファーネスアニーリングか、
ランプアニーリング、レーザーアニーリングのいずれ
か、またはそれら複数の組み合わせであるようにしたも
のである。Further, the sputter-deposited film is initially formed of any one of amorphous silicon, microcrystalline silicon, and polycrystalline silicon, and is changed into a crystal by annealing or has improved crystallinity. It is.
Furthermore, whether the annealing is furnace annealing,
Any one of lamp annealing and laser annealing, or a combination thereof is used.
【００２２】そして、上記シリコン薄膜の製造方法をＭ
ＯＳ型電界効果トランジスタまたは薄膜トランジスタの
製造方法に活用するようにしたものである。The method of manufacturing the silicon thin film is described as follows.
This is used for a method of manufacturing an OS type field effect transistor or a thin film transistor.
【００２３】また、上記シリコン薄膜の製造方法を太陽
電池の製造方法に活用するようにしたものである。更
に、上記シリコン薄膜の製造方法によりに製造されるＴ
ＦＴを液晶表示装置の製造方法に活用するようにしたも
のである。Further, the method for manufacturing a silicon thin film is utilized for a method for manufacturing a solar cell. Further, T manufactured by the method for manufacturing a silicon thin film described above is used.
The FT is used for a method of manufacturing a liquid crystal display device.
【００２４】[0024]
【発明の実施の形態】多結晶シリコン膜は多くの結晶粒
からなる。結晶粒界にはキャリア捕獲準位があり、キャ
リアの捕獲がおきるために、結晶粒界の特性が多結晶シ
リコン膜全体のキャリア伝導特性を決めることになる。
したがってまず多結晶膜における粒界のキャリアー運搬
現象に対する影響を調べることにする。DESCRIPTION OF THE PREFERRED EMBODIMENTS A polycrystalline silicon film is composed of many crystal grains. There is a carrier trap level in the crystal grain boundary, and the carrier is trapped. Therefore, the characteristics of the crystal grain boundary determine the carrier conduction characteristics of the entire polycrystalline silicon film.
Therefore, first, the influence of the grain boundary on the carrier transport phenomenon in the polycrystalline film will be examined.
【００２５】粒界におけるキャリアー捕獲と多結晶シリ
コン膜の粒界におけるキャリアーに許容されるエネルギ
ーレベルは、ａ‐Ｓｉ物質に見られるギャップ状態の検
知と同様な方法で検知できる。このようなギャップ状態
ではキャリアーの捕獲は簡単である。粒界で捕獲される
電荷は粒界を取り囲む反対電荷の空乏層により補充され
る。ポアソンの公式に基づき、空乏層の電荷がエネルギ
ー帯に曲率を生じ、それが電位バリアー（図１ａ）とな
って、残存する自由キャリアーの大部分の結晶粒間の移
動を妨げる。ポアソンの公式によりバリアー高さＶＢは
次のように求められる。The carrier trapping at the grain boundary and the energy level allowed for the carrier at the grain boundary of the polycrystalline silicon film can be detected by the same method as the detection of the gap state found in the a-Si material. In such a gap state, carrier capture is easy. The charge trapped at the grain boundary is supplemented by an oppositely charged depletion layer surrounding the grain boundary. Based on Poisson's formula, the charge in the depletion layer causes a curvature in the energy band, which acts as a potential barrier (FIG. 1a), preventing most of the remaining free carriers from moving between the grains. Barrier height V B by official Poisson is determined as follows.
【００２６】 ｄ２ＶＢ/ｄＸ２＝ｑＮ/ｅ．．．．．．（ｌ） 但しＮはドーパント濃度（ｃｍ−３）、ｑは１電子の電
荷量、ｅはＳｉの誘電率をそれぞれ表す。D 2 V B / dX 2 = qN / e. . . . . . (1) Here, N represents the dopant concentration (cm −3 ), q represents the charge amount of one electron, and e represents the dielectric constant of Si.
【００２７】数式（１）から、 ＶＢ＝ｑＮ（Ｘｄ）２/２ｅ．．．．．（２）となる。
但しＸｄは空乏層の幅を表す。From equation (1), V B = qN (X d ) 2 / 2e. . . . . (2).
Here, Xd represents the width of the depletion layer.
【００２８】数式（２）はバリアー高さＶＢがドーパン
ト濃度に比例して増大することを示している。ドーパン
ト濃度が低い場合は単位面積あたりの総キャリアー数が
捕獲キャリアー数より小となり、ドーパント原子が寄与
するほとんどすべての自由キャリアーは捕獲されること
になり、導電を促す自由キャリアーがほとんど皆無にな
る。したがってドーパント濃度が低い場合は結晶粒を囲
む空乏層領域が結晶粒全体に拡がり、結晶粒内には中性
領域が存在しないことになる。すなわちＸｄが両側にＬ
/２の長さで拡張されることになる。ここでＬは結晶粒
の幅を表す。[0028] Equation (2) indicates that the barrier height V B increases in proportion to the dopant concentration. When the dopant concentration is low, the total number of carriers per unit area is smaller than the number of trapped carriers, almost all free carriers contributed by the dopant atoms are trapped, and there are almost no free carriers that promote conductivity. Therefore, when the dopant concentration is low, the depletion layer region surrounding the crystal grain extends over the entire crystal grain, and the neutral region does not exist in the crystal grain. That is, Xd is L
/ 2 will be extended. Here, L represents the width of the crystal grain.
【００２９】ドーパント濃度が増加するにつれさらに多
くのキャリアーが粒界域で捕獲される。粒径がＬの結晶
粒における単位面積あたりのキャリアー数（Ｎ×Ｌ）が
捕獲されるキャリアー数ＮＴより小であるかぎり、ほと
んどすべてのキャリアーが捕獲されることになり、中性
領域が形成されることはない。したがって空乏層領域の
長さは変わらず、数式（２）が示すようにドーパント濃
度の増加はバリアー高さを増加させることになる（図１
ｂ）。As the dopant concentration increases, more and more carriers are trapped at the grain boundaries. As long as the number of carriers per unit area (N × L) in a crystal grain having a particle size of L is smaller than the number of trapped carriers NT , almost all carriers are trapped, and a neutral region is formed. It will not be done. Therefore, the length of the depletion layer region does not change, and the increase in the dopant concentration increases the barrier height as shown in Expression (2) (FIG. 1).
b).
【００３０】さらにドーパント濃度が増加すると捕獲キ
ャリアー数が限界となる臨界点に達する。この臨界ドー
パント濃度は、Ｎ*＝ＮＴ/Ｌによって求められる。さら
にドーパント濃度が増加すると導電に寄与する捕獲され
ないキャリアー数が増加し、次第に中性領域が形成され
空乏層領域の幅が縮小しはじめる（図１ｃ）。電荷中性
に基づき、空乏層領域の幅は次の数式で求められる。When the dopant concentration further increases, a critical point at which the number of trapped carriers becomes a limit is reached. This critical dopant concentration is determined by N * = NT / L. When the dopant concentration further increases, the number of uncaptured carriers contributing to conduction increases, and a neutral region is gradually formed, and the width of the depletion layer region starts to decrease (FIG. 1c). Based on the charge neutrality, the width of the depletion layer region can be obtained by the following equation.
【００３１】 Ｎ＝ＮＴ/２Ｘｄ．．．．．．．．．．（３） すなわち、 Ｘｄ＝ＮＴ/２Ｎ．．．．．．．．．．（４） 数式（５）を数式（２）に代入するとバリアーの高さ
が、 ＶＢ＝ｑ（ＮＴ）２/８Ｎｅ．．．．．（５） となる。N = NT / 2X d . . . . . . . . . . (3) That is, Xd = NT / 2N. . . . . . . . . . (4) When the equation (5) is substituted into the equation (2), the height of the barrier becomes V B = q ( NT ) 2 / 8Ne. . . . . (5)
【００３２】数式（５）は、ドーパント濃度が増加して
臨界値を超えるとバリアー高さが減少しはじめることを
示している。これは図１ｄに表される。Equation (5) shows that as the dopant concentration increases and exceeds the critical value, the barrier height begins to decrease. This is represented in FIG. 1d.
【００３３】図２は多結晶シリコン膜の抵抗率を単結晶
シリコン膜の抵抗率と比較し、ドーピング濃度の関数と
して表している。ドーピング濃度が低い場合は粒界の存
在により多結晶シリコンの抵抗率がはるかに大きくなっ
ている。しかし、ドーピング濃度が高くなると、多結晶
シリコン膜の抵抗率が単結晶シリコン膜の抵抗率に急速
に近づく。それは粒界の捕獲キャリア数が限界（臨界ド
ーパント濃度）に達すると、さらなるドーパント濃度の
増加バリアー高さを低下させると同時に自由キャリアー
数を増加させるからである。FIG. 2 compares the resistivity of the polycrystalline silicon film with the resistivity of the single crystal silicon film and expresses it as a function of the doping concentration. When the doping concentration is low, the resistivity of polycrystalline silicon is much higher due to the presence of the grain boundaries. However, as the doping concentration increases, the resistivity of the polycrystalline silicon film rapidly approaches the resistivity of the single crystal silicon film. This is because when the number of trapped carriers at the grain boundary reaches a limit (critical dopant concentration), the dopant concentration further increases, the barrier height decreases, and the number of free carriers increases.
【００３４】またこの事実は、図２にある多結晶シリコ
ン膜曲線が、大きな結晶粒が存在し粒界域が少ない状態
あるいは粒界のキャリアー運搬に対する影響が削減され
る状態では左に（単結晶シリコン曲線の方ヘ）移動する
ことを意味している。逆に、結晶粒が小さければ小さい
ほど多結晶シリコン曲線は右に移動することになる。This fact also shows that the polycrystalline silicon film curve shown in FIG. 2 shows a left (single crystal) when large crystal grains are present and the grain boundary area is small or when the influence of the grain boundaries on carrier transport is reduced. Moving toward the silicon curve). Conversely, the smaller the crystal grain, the more the polycrystalline silicon curve moves to the right.
【００３５】また図２から、臨界ドーパント濃度に達す
るまではポリシリコンの抵抗率が変化せず、真性シリコ
ンの抵抗率に近い値にとどまることが解かる。FIG. 2 also shows that the resistivity of polysilicon does not change until the critical dopant concentration is reached, and remains at a value close to the resistivity of intrinsic silicon.
【００３６】典型的な粒界域の密度は１０１２ｃｍ−２
のオーダーであるので、粒径１００ｎｍの典型的なポリ
シリコン結晶粒の捕獲濃度は約１０１７ｃｍ−３とな
る。したがって本件の場合はドーパント濃度が１０１７
ｃｍ−３まで上昇しても、ポリシリコンの抵抗率は１０
４ないし１０６［Ｏｈｍ−ｃｍ］のオーダーである真性
シリコンの抵抗率に近い値に留まることになる。同様に
ドーピングされた単結晶シリコンの抵抗率は１０
−１［Ｏｈｍ‐ｃｍ］のオーダーである。A typical grain boundary area density is 10 12 cm -2.
Therefore, the capture concentration of a typical polysilicon crystal grain having a particle diameter of 100 nm is about 10 17 cm −3 . Therefore, in this case, the dopant concentration is 10 17
Even if the resistance is raised to 10 cm −3 , the resistivity of polysilicon is 10
It will remain at a value close to the resistivity of intrinsic silicon, which is on the order of 4 to 10 6 [Ohm-cm]. The resistivity of similarly doped single crystal silicon is 10
-1 [Ohm-cm].
【００３７】上記の事実は、スパッタリング法により真
性シリコンの抵抗率（１０４ないし１０６［Ｏｈｍ‐ｃ
ｍ］近辺）に近い抵抗率のポリシリコン薄膜の製造に
は、抵抗率が１０−１まで小である単結晶シリコン（ま
たは極度に大粒子のポリシリコン）からなるスパッタタ
ーゲットの使用が可能であることを裏付けている。つま
り、高抵抗率多結晶シリコン薄膜または微結晶シリコン
薄膜の製造に、高抵抗のターゲットは必要でないという
ことである。低抵抗シリコンターゲットの使用が可能で
あることはＤＣスパッタリング法の使用を可能にする。
さらに、より抵抗率の小さなポリシリコン膜の製造には
（例えばＭＯＳＦＥＴのしきい値制御やＭＯＳゲート電
極形成等）、ターゲット物質の抵抗率をさらに低下させ
ることができ（シリコンターゲット物質のドーパント濃
度を増加させることにより）、ＤＣスパッタリング法の
使用が再び可能になる。すなわち、高抵抗率あるいは低
抵抗率の多結晶シリコン膜の製造には単結晶ターゲット
や大粒子ポリシリコンターゲットの使用およびＤＣスパ
ッタリング法の適用が可能になる。The above fact indicates that the resistivity of intrinsic silicon (10 4 to 10 6 [Ohm-c]
m] (approx. m!), it is possible to use a sputter target made of single crystal silicon (or extremely large grain polysilicon) having a resistivity as low as 10 -1. I support that. That is, a high-resistance target is not required for producing a high-resistivity polycrystalline silicon thin film or microcrystalline silicon thin film. The ability to use a low resistance silicon target allows the use of DC sputtering.
Furthermore, in the production of a polysilicon film having a lower resistivity (for example, threshold voltage control of a MOSFET or formation of a MOS gate electrode), the resistivity of the target material can be further reduced (the dopant concentration of the silicon target material can be reduced). The increase) again makes it possible to use the DC sputtering method. That is, the use of a single crystal target or a large-grain polysilicon target and the application of the DC sputtering method become possible for the production of a high resistivity or low resistivity polycrystalline silicon film.
【００３８】ＤＣスパッタリング法はＲＦスパッタリン
グ法に比べ装置が簡単なので高抵抗率（例えば１０
５［Ｏｈｍ−ｃｍ］以上）の微結晶シリコン膜または多
結晶シリコン膜の製造には明らかに有利である。しか
し、必要な場合は、抵抗率の小さな単結晶ターゲットま
たは大粒子ポリシリコンターゲットを使ってＲＦスパッ
タリング法で高抵抗率や低抵抗率の微結晶シリコン膜ま
たは多結晶シリコン膜を製造することができる。The DC sputtering method has a higher resistivity (for example, 10
This is clearly advantageous for the production of a microcrystalline silicon film or a polycrystalline silicon film having a thickness of 5 [Ohm-cm] or more. However, if necessary, a high resistivity or low resistivity microcrystalline silicon film or a polycrystalline silicon film can be manufactured by RF sputtering using a single crystal target having a small resistivity or a large grain polysilicon target. .
【００３９】上記の理論ではターゲット物質と出来上が
る膜が両方とも同じドーパント濃度であると仮定してい
る。しかし、ターゲット物質と出来上がる膜のドーパン
ト濃度の違い（もし存在する場合）は必ず考慮にいれな
ければならない。例えば、生成されるシリコン膜のドー
パント濃度がシリコンターゲット物質のドーパント濃度
より低くなる場合には、ターゲット物質のドーパント濃
度を予め多めにしておく必要がある。The above theory assumes that both the target material and the resulting film have the same dopant concentration. However, the difference (if any) between the dopant concentration of the target material and the resulting film must be taken into account. For example, when the dopant concentration of the generated silicon film is lower than the dopant concentration of the silicon target material, it is necessary to increase the dopant concentration of the target material in advance.
【００４０】[0040]
【発明の効果】スパッタリングによって堆積される膜は
スパッタリング法のパラメータによってアモルファスシ
リコンか結晶性シリコン（微結晶シリコンあるいは多結
晶シリコン）となる。アモルファスシリコンにはそれを
微結晶シリコンまたは多結晶シリコンに変えるためアニ
ーリング（例えばファーネスアニーリングやランプアニ
ーリング、レーザーアニーリング）をおこなわねばなら
ない。堆積された膜が微結晶シリコンか多結晶シリコン
である場合は、その結晶性を向上させるためアニーリン
グを行なってもよいし、アニーリングをおこなわずに堆
積されたままの状態で使用してもよい。The film deposited by sputtering becomes amorphous silicon or crystalline silicon (microcrystalline silicon or polycrystalline silicon) depending on the parameters of the sputtering method. Amorphous silicon must be annealed (e.g., furnace annealing, lamp annealing, laser annealing) to convert it to microcrystalline or polycrystalline silicon. When the deposited film is microcrystalline silicon or polycrystalline silicon, annealing may be performed to improve the crystallinity, or the film may be used as it is without annealing.
【図１】 多結晶シリコンに対するドーピング濃度の関
数で表した粒界バリアー高さのグラフであり、（ａ）
は、対低ドーピング濃度、（ｂ）は、対高ドーピング濃
度、（ｃ）は、対捕獲密度以上のドーピング濃度、
（ｄ）は、ドーピング濃度に対するバリアー高さのグラ
フである。FIG. 1 is a graph of grain boundary barrier height as a function of doping concentration for polycrystalline silicon;
Is the low doping concentration, (b) is the high doping concentration, (c) is the doping concentration higher than the trapping density,
(D) is a graph of barrier height versus doping concentration.
【図２】 多結晶シリコンおよび単結晶シリコンの抵抗
率の比較をドーピング濃度の関数として表したグラフで
ある。FIG. 2 is a graph showing a comparison of the resistivity of polycrystalline silicon and single crystal silicon as a function of doping concentration.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２３Ｃ 14/38 Ｃ２３Ｃ 14/38 Ｆターム(参考） 4K029 BA35 BB08 BD01 CA05 DC02 DC34 DC39 GA01 5F103 AA08 BB22 DD16 GG02 GG03 JJ01 JJ03 NN04 PP03 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) C23C 14/38 C23C 14/38 F term (Reference) 4K029 BA35 BB08 BD01 CA05 DC02 DC34 DC39 GA01 5F103 AA08 BB22 DD16 GG02 GG03 JJ01 JJ03 NN04 PP03
Claims (21)
を製造する方法であって、製造されるべきシリコン薄膜
より結晶性が良いシリコンをターゲット物質とすること
を特徴とするシリコン薄膜の製造方法。1. A method for manufacturing a silicon thin film by sputtering, wherein silicon having better crystallinity than the silicon thin film to be manufactured is used as a target material.
薄膜を製造する方法であって、単結晶シリコンまたは大
粒子ポリシリコンをターゲット物質とすることを特徴と
するシリコン薄膜の製造方法。2. A method of manufacturing a polysilicon thin film by sputtering, wherein single crystal silicon or large grain polysilicon is used as a target material.
を製造する方法であって、製造されるべきシリコン薄膜
の抵抗率は、スパッタリングのターゲット物質であるシ
リコンの抵抗率より高いことを特徴とするシリコン薄膜
の製造方法。3. A method for producing a silicon thin film by sputtering, wherein the resistivity of the silicon thin film to be produced is higher than the resistivity of silicon as a sputtering target material. .
［Ｏｈｍ−ｃｍ］未満であることを特徴とする請求項１
乃至請求項３のいずれか一項に記載のシリコン薄膜の製
造方法。4. The target material has a resistivity of 100.
2. The thickness is less than [Ohm-cm].
The method for producing a silicon thin film according to claim 1.
子ポリシリコンターゲットをスパッタリングすることに
よって抵抗率が真性シリコンの抵抗率に近い（１０４な
いし１０６［Ｏｈｍ−ｃｍ］）シリコン薄膜を製造する
方法において、ターゲット物質の抵抗率が１００［Ｏｈ
ｍ−ｃｍ］未満であることを特徴とするシリコン薄膜の
製造方法。5. A method for producing a silicon thin film having a resistivity close to that of intrinsic silicon (10 4 to 10 6 [Ohm-cm]) by sputtering a single-crystal silicon target or a large-grain polysilicon target. The resistivity of the target material is 100 [Oh
m-cm].
０．０５ないし６０［Ｏｈｍ−ｃｍ］であることを特徴
とする請求項１乃至請求項５のいずれか一項に記載のシ
リコン薄膜の製造方法。6. The method according to claim 1, wherein the resistivity of the target material ranges from 0.05 to 60 [Ohm-cm]. Method.
子ポリシリコンターゲットをスパッタリングすることに
よって抵抗率が真性シリコンの抵抗率より小であるシリ
コン薄膜を製造する方法において、ターゲット物質の抵
抗率が１０［Ｏｈｍ−ｃｍ］未満であることを特徴とす
るシリコン薄膜の製造方法。7. A method of manufacturing a silicon thin film having a resistivity smaller than that of intrinsic silicon by sputtering a single crystal silicon target or a large grain polysilicon target, wherein the resistivity of the target material is 10 [Ohm- cm] or less.
０．００１ないし５［Ｏｈｍ−ｃｍ］であることを特徴
とする請求項７に記載のシリコン薄膜の製造方法。8. The method according to claim 7, wherein the resistivity of the target material ranges from 0.001 to 5 [Ohm-cm].
ーパントまたはＰ型ドーパントあるいは両方のドーパン
トでドーピングされることを特徴とする請求項１乃至請
求項８のいずれか一項に記載のシリコン薄膜の製造方
法。9. The method as claimed in claim 1, wherein the silicon target material is doped with an N-type dopant, a P-type dopant or both dopants. .
グネトロンスパッタリング装置によって前記スパッタリ
ングを行なうことを特徴とする請求項１乃至請求項９の
いずれか一項に記載のシリコン薄膜の製造方法。10. The method for producing a silicon thin film according to claim 1, wherein the sputtering is performed by a DC sputtering device or a DC magnetron sputtering device.
０．５ないし５［ｍｔｏｒｒ］であることを特徴とする
請求項１０に記載のシリコン薄膜の製造方法。11. The method according to claim 10, wherein the operating pressure during the sputtering process is 0.5 to 5 [mtorr].
ング装置またはＲＦマグネトロンスパッタリング装置で
行なわれることを特徴とする請求項ｌ乃至請求項９のい
ずれか一項に記載のシリコン薄膜の製造方法。12. The method for manufacturing a silicon thin film according to claim 1, wherein the sputtering is performed by an RF sputtering device or an RF magnetron sputtering device.
ないし２０［ｍｔｏｒｒ］であることを特徴とする請求
項１２に記載のシリコン薄膜の製造方法。13. The operating pressure during the sputtering step is 2
The method for producing a silicon thin film according to claim 12, wherein the pressure is from 20 to 20 [mtorr].
ｅ，Ｋｒ，Ｘｅのいずれかまたはそれらの複数の組み合
わせであることを特徴とする請求項１乃至請求項１３の
いずれか一項に記載のシリコン薄膜の製造方法。14. The sputtering gas is Ar, He, N
14. The method for producing a silicon thin film according to claim 1, wherein the method is any one of e, Kr, and Xe or a combination thereof.
温ないし４３０℃であることを特徴とする請求項１乃至
請求項１４のいずれか一項に記載のシリコン薄膜の製造
方法。15. The method for producing a silicon thin film according to claim 1, wherein a temperature range of the substrate during the sputtering is from room temperature to 430 ° C.
は多結晶シリコンであることを特徴とする請求項１乃至
請求項１５のいずれか一項に記載のシリコン薄膜の製造
方法。16. The method for manufacturing a silicon thin film according to claim 1, wherein the sputter deposited film is microcrystalline silicon or polycrystalline silicon.
ファスシリコン、微結晶シリコン、多結晶シリコンのい
ずれかであり、それがアニーリングにより結晶体に変化
するかその結晶性を向上することを特徴とする請求項１
乃至請求項１６のいずれか一項に記載のシリコン薄膜の
製造方法。17. The method according to claim 1, wherein the sputter-deposited film is initially made of any of amorphous silicon, microcrystalline silicon, and polycrystalline silicon, and changes into a crystalline body by annealing or improves its crystallinity. Claim 1
A method for manufacturing a silicon thin film according to any one of claims 16 to 16.
リングか、ランプアニーリング、レーザーアニーリング
のいずれかまたはそれら複数の組み合わせであることを
特徴とする請求項１７に記載のシリコン薄膜の製造方
法。18. The method according to claim 17, wherein the annealing is any one of furnace annealing, lamp annealing, and laser annealing, or a combination thereof.
項に記載のシリコン薄膜の製造方法を活用することを特
徴とするＭＯＳ型電界効果トランジスタまたは薄膜トラ
ンジスタの製造方法。19. A method of manufacturing a MOS field effect transistor or a thin film transistor, wherein the method of manufacturing a silicon thin film according to claim 1 is used.
項に記載のシリコン薄膜の製造方法を活用することを特
徴とする太陽電池の製造方法。20. A method for manufacturing a solar cell, comprising utilizing the method for manufacturing a silicon thin film according to claim 1. Description:
造されるＴＦＴを活用することを特徴とする液晶表示装
置の製造方法。21. A method for manufacturing a liquid crystal display device utilizing a TFT manufactured by the manufacturing method according to claim 19.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019385A JP2001060553A (en) | 1999-06-18 | 2000-01-27 | Manufacture of silicon thin film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17242899 | 1999-06-18 | ||
| JP11-172428 | 1999-06-18 | ||
| JP2000019385A JP2001060553A (en) | 1999-06-18 | 2000-01-27 | Manufacture of silicon thin film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060553A true JP2001060553A (en) | 2001-03-06 |
Family
ID=26494786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019385A Withdrawn JP2001060553A (en) | 1999-06-18 | 2000-01-27 | Manufacture of silicon thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060553A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012087391A (en) * | 2010-10-22 | 2012-05-10 | Shin-Etsu Chemical Co Ltd | Sputtering target material, silicon-containing film forming method, and photomask blank |
| JP2013232470A (en) * | 2012-04-27 | 2013-11-14 | Canon Anelva Corp | Semiconductor device and method of manufacturing the same |
| JP2014222352A (en) * | 2014-06-27 | 2014-11-27 | 信越化学工業株式会社 | Method of producing photomask blank |
| JP2015040142A (en) * | 2013-08-21 | 2015-03-02 | 信越半導体株式会社 | Manufacturing method of silicon single crystal material, and silicon single crystal material |
-
2000
- 2000-01-27 JP JP2000019385A patent/JP2001060553A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012087391A (en) * | 2010-10-22 | 2012-05-10 | Shin-Etsu Chemical Co Ltd | Sputtering target material, silicon-containing film forming method, and photomask blank |
| US8647795B2 (en) | 2010-10-22 | 2014-02-11 | Shin-Etsu Chemical Co., Ltd. | Sputtering target material, silicon-containing film forming method, and photomask blank |
| TWI568863B (en) * | 2010-10-22 | 2017-02-01 | 信越化學工業股份有限公司 | Sputtering target material, silicon-containing film forming method, and photomask blank |
| JP2013232470A (en) * | 2012-04-27 | 2013-11-14 | Canon Anelva Corp | Semiconductor device and method of manufacturing the same |
| JP2015040142A (en) * | 2013-08-21 | 2015-03-02 | 信越半導体株式会社 | Manufacturing method of silicon single crystal material, and silicon single crystal material |
| JP2014222352A (en) * | 2014-06-27 | 2014-11-27 | 信越化学工業株式会社 | Method of producing photomask blank |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1091312A (en) | High field capacitor structure employing a carrier trapping region | |
| US5275851A (en) | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates | |
| EP2126966B1 (en) | Thin-film transistor with amorphous insulator film | |
| JP2008514003A (en) | Polysilicon germanium gate stack and method of forming the same | |
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| US7193280B2 (en) | Indium oxide conductive film structures | |
| US20030030078A1 (en) | MOS transistor having aluminum nitrade gate structure and method of manufacturing same | |
| JP2001060553A (en) | Manufacture of silicon thin film | |
| KR100294310B1 (en) | Semiconductor memory device and its manufacturing method | |
| KR20160115076A (en) | BaSnO3 thin film transistor with high field-effect mobility and producing method thereof | |
| EP2765625B1 (en) | Method of Forming Nano Crystals and Method of Manufacturing Organic Light-Emitting Display Apparatus Including Thin Film Having the Same | |
| JP3575698B2 (en) | Method for manufacturing polycrystalline semiconductor device | |
| KR0167658B1 (en) | Method of polycrystalline silicone film growth | |
| US6563154B1 (en) | Polysilicon layer having improved roughness after POCl3 doping | |
| US6057213A (en) | Methods of forming polycrystalline semiconductor layers | |
| JP3006396B2 (en) | Method of forming semiconductor thin film | |
| JPS63146436A (en) | Manufacture of thin film transistor | |
| Mohammed | The electrical properties of post-deposition annealed and as-deposited In-doped CdTe thin films | |
| JP2002299235A (en) | Semiconductor thin-film forming method and thin-film semiconductor device | |
| Lee et al. | Sol–Gel-Derived Zn (1-x) MgxO Thin Films Used as Active Channel Layer of Thin-Film Transistors | |
| JP2889718B2 (en) | Method for manufacturing photovoltaic device | |
| CN105097458A (en) | Deposition method of polysilicon film | |
| JP2716036B2 (en) | Method for manufacturing thin film semiconductor device | |
| JP3278237B2 (en) | Method for manufacturing thin film transistor | |
| KR102439998B1 (en) | Method for manufacturing resistive random access memory using post thermal annealing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060908 |