JP2001053615A - バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 - Google Patents
バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法Info
- Publication number
- JP2001053615A JP2001053615A JP2000214424A JP2000214424A JP2001053615A JP 2001053615 A JP2001053615 A JP 2001053615A JP 2000214424 A JP2000214424 A JP 2000214424A JP 2000214424 A JP2000214424 A JP 2000214424A JP 2001053615 A JP2001053615 A JP 2001053615A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- sampling
- detection sensitivity
- edge detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
信号エッジ検出感度の切り替え可能な信号入力側を有す
る受信手段によりサンプリングする方法を改善して、サ
ンプリング数が最小限度になり、しかも伝送への同期な
らびに伝送エラーの識別が保証されるようにすること。 【解決手段】 信号エッジ検出感度を、信号の定常状態
の論理レベルに応じて立ち下がりまたは立ち上がりエッ
ジに設定して信号の開始を検出する。瞬時に受信中のビ
ットの第1ハーフビットの論理レベルをサンプリング
し、この論理レベルに応じて信号エッジ検出感度を設定
する。第1ハーフビットと第2ハーフビットとの間の信
号エッジの発生が予想される時間窓を設定する。信号エ
ッジが時間窓内で発生したか否かをチェックし、検出さ
れた場合には上記のステップを信号の次のビットに対し
て繰り返し、検出されない場合には信号受信を中断す
る。
Description
化されたデジタル信号を、受信手段によってサンプリン
グする方法に関し、ここでこの手段は信号エッジ検出感
度が切り替え可能な少なくとも1つの信号入力側、また
は信号エッジ検出感度の異なる少なくとも2つの信号入
力側のいずれかを有する。本発明は殊に、照明装置の電
気的負荷、例えばランプの駆動装置を、バイフェーズ符
号化されたデジタル制御信号によって中央制御する方法
に関する。
は、デジタル信号の各ビットは、論理状態の異なる2つ
のハーフビットに区分される。信号の各ビットでは、第
1および第2ハーフビットは相異なる論理レベルを有し
ており、これらの2つのハーフビットの間で、この第1
または第2ハーフビットが論理レベル「1」であるか否
かに応じて立ち下がりまたは立ち上がりの信号エッジが
発生する。したがって通常のデータ伝送では、論理レベ
ル「0」と「1」が周期的に交番する。
信号を受信するために、まず受信信号のスタートビット
のエッジへの同期が行われ、この信号のサンプリング
が、1ハーフビットの伝送時間よりも短い周期で開始さ
れる。したがってハーフビット毎に少なくとも1回、サ
ンプリングが行われる。この方法の質、例えば伝送エラ
ーの識別は、ハーフビット毎の個別サンプリングの数が
多くなればなるほど改善される。評価装置を用いること
によって、ハーフビットの論理レベルの個別サンプリン
グから平均値が形成され、このハーフビットの論理レベ
ルを2つの閾値と比較することによって「0」であるか
または「1」であるかが決定される。個別サンプリング
の数を増やすことによって、確かにエラーの識別は改善
されるが、同時にシステム負荷も増大し、いわゆるマル
チタスクシステムではシステムの速度が低下する。
フェーズ符号化されたデジタル信号を、信号エッジ検出
感度が切り替え可能な少なくとも1つの信号入力側を有
する受信手段によってサンプリングする方法を改善し、
これにより受信信号のサンプリング数を最小限度にしか
必要とせず、しかも伝送への同期ならびに伝送エラーの
識別が保証されるようにすることである。
項1の特徴部分に記載された構成によって解決される。
本発明の殊に有利な実施形態は従属請求項に記載されて
いる。
ル信号を、受信手段すなわち信号エッジ検出感度が切り
替え可能な少なくとも1つの信号入力側か、または信号
エッジ検出感度の異なる、少なくとも2つの信号入力側
のいずれかを、上記のような信号を受信するために有す
る受信手段によってサンプリングする本発明の方法で
は、 A) 信号入力側の定常状態の論理レベルが「1」の場
合には少なくとも1つの信号入力側の信号エッジ検出感
度を立ち下がり信号エッジに設定し、信号入力側の定常
状態の論理レベルが「0」の場合には立ち上がり信号エ
ッジに設定し、または信号の開始を検出するために信号
入力側を相応の信号エッジ検出感度でアクティブ化し、 B) 当該信号の瞬時に受信したビットの第1ハーフビ
ットの論理レベルをサンプリングし、 C) 少なくとも1つの信号入力側の信号エッジ検出感
度を、瞬時に受信したビットの、サンプリングされた第
1ハーフビットの論理レベルに依存して設定するか、ま
たは瞬時に受信したビットの、サンプリングされた第1
ハーフビットの論理レベルに依存して信号入力側を相応
の信号エッジ検出感度でアクティブ化し、 D) 時間窓をつぎのように設定し、すなわち信号の上
記ビットの第1ハーフビットと第2ハーフビットとの間
の信号エッジが発生することが予想され、かつ当該エッ
ジの発生は許容されると評価されるようにし、 E) 上記の信号エッジが、設定した前記の時間窓内で
発生したかどうかをチェックし、第1ハーフビットと第
2ハーフビットと間の信号エッジを、設定した時間窓内
で検出した場合は、ステップB)〜E)を信号のつぎの
ビットに対して繰り返すか、そうでなければ信号受信を
中断する。
回だけサンプリングする。信号を評価し、かつ符号化に
おける信号のエラーを高い信頼性で識別するためには、
信号の各データビットの第1ハーフビットをそれぞれ一
度だけ、サンプリングすればそれだけで十分である。信
号の各ビットに発生する信号エッジは、本発明では少な
くとも1つの信号入力側を受信信号に同期させるため
に、また信号を符号化する時のエラーを識別するために
使用される。第1ハーフビットと第2ハーフビットとの
間の信号エッジを検出可能な時間窓をあらかじめ設定す
ることにより、ビットの時間的な長さの許容される変動
と、ひいては信号伝送レートの許容される変動とが制限
される。
と、これらのランプのための少なくとも1つの駆動装置
と、この少なくとも1つの駆動装置を制御する少なくと
も1つの制御ユニットとを有する照明装置に適用するこ
とができる。
く説明する。
詳しく説明する。上記のように本発明の方法は有利には
照明装置に適用することができ、この照明装置は、複数
の照明ユニットと、場合によっては別の電気的負荷、例
えばブラインド等を操作するためのサーボモータと、上
記の照明ユニットおよび別の電気的負荷を制御するため
の少なくとも1つの中央制御ユニットとを有する。各照
明ユニットは、1つまたは複数のランプと、これらの照
明ユニットのランプを駆動するための電気的な駆動装置
とを備えている。中央制御ユニットと、駆動装置と、場
合によっては設けられている別の電気的負荷との間に
は、双方向の接続線路があり、これらの接続線路によっ
て、バイフェーズ符号化されたデジタル電圧信号の伝送
が、制御ユニットと駆動装置との間、ならびに場合によ
っては設けられている別の電気的負荷との間で双方向に
可能である。ここで駆動装置とは電子的バラストのこと
であり、これらはそれぞれマイクロコントローラをこの
マイクロコントローラによって、中央制御ユニットから
送信された制御信号が受信されて評価され、またこの中
央制御ユニットに返信される。各マイクロコントローラ
は、信号エッジ検出感度が切り替え可能な制御信号入力
側を有しており、この制御信号入力側によってバイフェ
ーズ符号化されたデジタル制御信号を受信する。これら
の制御信号を用いて、個別またはグループにまとめられ
た駆動装置が、制御ユニットによって集中制御され、こ
れらの駆動装置に接続されたランプが、オンないしはオ
フまたは暗くされたり、ないしはその動作状態が問い合
わされる。
号出力側と、マイクロコントローラの制御信号入力側と
の間の伝送線路の論理レベルは「1」である。制御信号
の開始を検出できるためには、マイクロコントローラの
制御信号入力側のエッジ検出感度を、立ち下がり信号エ
ッジに設定する。それは各制御信号のスタートビットの
第1ハーフビットは、論理レベル「0」で始まらなけれ
ばならないからである。バイフェーズ符号化されたデジ
タル制御信号は、例えば16ビットの所定の長さを有
し、スタートビットで始まり、ストップビットで終わ
る。制御信号は、制御されるべき駆動装置の動作アドレ
スと、これらの駆動装置に対する1つまたは複数の制御
命令とを含む。
化されたデジタル制御信号の例が、部分的かつ概略的に
示されている。マイクロコントローラの制御信号入力側
では、制御信号のスタートビットの立ち下がりエッジF
0が検出される。Tで制御信号の1ビットの伝送時間を
表すと時点t=1/4Tで、制御信号の第1のサンプリ
ングS1が行われる。ここではビット1(スタートビッ
ト)の第1ハーフビットの論理レベル「0」がサンプリ
ングされる。さらに制御信号入力側のエッジ検出感度
が、スタートビットの第1ハーフビットの、サンプリン
グされた論理レベル「0」に依存して、立ち上がりエッ
ジに切り替えられる。制御信号入力側の信号エッジ検出
感度の切り替えは、例えば、マイクロプロセッサに組み
込まれたレジスタを用いて、1つのビットをセットない
しはリセットすることによって行われる。スタートビッ
トの第1ハーフビットをS1でサンプリングした後の時
点1/8Tで、時間窓Δtが開かれる。この時間窓の長
さはこの実施例では1/4Tであり、この間にスタート
ビットの第1ハーフビットと第2ハーフビットとの間の
立ち上がりエッジF1が受信されることが予想される。
図1に示した制御信号では、スタートビットの信号エッ
ジF1は、予想される時点t=1/2Tに、したがって
サンプリングS1の後の所定の時間幅Δt内に発生す
る。このためこの信号エッジF1は許容されると評価さ
れる。
プリングS2が行われる。サンプリングS2によって、
ビット2の第1ハーフビットの論理レベル「1」が求め
られる。サンプリングS2では論理レベル「1」が検出
されたため、1つまたは複数の制御信号入力側のエッジ
検出感度が、立ち下がり信号エッジに設定される。サン
プリングS2の1/8T後に所定の時間窓Δtが再びア
クティブ化され、この時間窓の間にビット2の立ち下が
りエッジF2が予想される。ビット2の第1ハーフビッ
トと第2ハーフビットとの間の信号エッジF2は、時点
t=3/2Tに生じる。この時点は、サンプリングS2
後の時間窓Δt内にあるため、この信号エッジF2は許
容されると評価される。時点t=9/4Tに制御信号の
第3のサンプリングS3が行われる。ここではビット3
の第1ハーフビットの論理レベル「1」が検出される。
1つまたは複数の制御入力側のエッジ検出感度は、検出
された論理レベル「1」に応じて、立ち下がり信号エッ
ジに設定される。サンプリングS3後の1/8T後、再
び時間窓Δtがアクティブ化され、この時間窓の間にビ
ット3の立ち下がり信号エッジの受信が予想される。ビ
ット3の信号エッジF3は予想された時点t=5/2T
に受信される。この信号エッジは許容されると評価され
る。それはこの信号エッジがサンプリングS3の後の時
間窓Δt内で発生したからである。
ンプリングS4が行われる。ここではビット4の第1ハ
ーフビットの論理レベル「0」が求められる。求められ
たこの論理レベル「0」に応じて1つまたは複数の制御
入力側のエッジ検出感度が、立ち上がり信号エッジに設
定される。さらにサンプリングS4の1/8T後、長さ
Δtの時間窓がアクティブ化され、この時間窓内でビッ
ト4の立ち上がり信号エッジの受信が予想される。信号
エッジF4は時点t=7/2Tに検出されるため、サン
プリングS4の後の許容される時間窓Δt内にある。
行われ、ここではビット5の第1ハーフビットの論理レ
ベルは「0」である。これに応じて1つまたは複数の制
御信号入力側の信号エッジ検出感度が立ち上がり信号エ
ッジに設定される。サンプリングS5が行われた後、1
/8T後に開始される時間窓Δt内に、ビット5の、信
号エッジF5が予想されたように検出され、したがって
この信号エッジF5は許容されると評価される。これと
まったく同様にこの方法を、制御信号の他のすべてのビ
ットに対して続行する。制御信号のサンプリングはビッ
ト毎に、1ビットを伝送するために必要な時間Tの間隔
で、かつそれぞれ第1ハーフビットの受信中に行われ
る。各サンプリングには1/8Tの時間間隔の後に長さ
Δtの時間窓が続いており、この間に現在伝送され受信
された、制御信号のビットの信号エッジが発生すること
が予想され、この信号エッジは許容されると評価され
る。制御信号の終了は1つまたは複数のストップビット
によってマーキングされ、および/またはビットカウン
タによって検出される。各サンプリングの後の時間窓Δ
tの開始および終了は、マイクロコントローラに組み込
まれたタイマによって形成される。
グ方法による、エラーのある制御信号の識別を示してい
る。図2にはエラーのあるスタートビットを有する制御
信号の例が示されている。マイクロコントローラの制御
信号入力側では、制御信号のスタートビットの立ち下が
りエッジF0が検出される。制御信号の1ビットの伝送
時間をTで表すと時点t=1/4Tに、制御信号の第1
のサンプリングS1が行われる。ここでスタートビット
の第1ハーフビットの論理レベル「0」がサンプリング
される。さらに制御信号入力側のエッジ検出感度が、ス
タートビットの第1ハーフビットの、サンプリングされ
たこの論理レベル「0」に依存して、立ち上がり信号エ
ッジに切り替えられる。スタートビットの第1ハーフビ
ットのサンプリングS1と同時に時間窓Δtが決定さ
れ、その持続時間ないしは長さはこの実施例では1/4
Tであり、この間にスタートビットの第1ハーフビット
と第2ハーフビットとの間の立ち上がりエッジF1の受
信が予想される。予想されたスタートビットの信号エッ
ジF1は、予想された時点T/2に発生せず、明らかに
その後に発生する。この信号エッジは、時間窓Δtが経
過した後はじめて、1つまたは複数の制御信号入力側で
検出される。したがって信号エッジF1は許容されない
と評価され、制御信号の受信は中断される。このように
して本発明のサンプリング方法によりタイミングエラー
と伝送レート(ボーレート)の許容されない変動とが識
別される。
が示されている。この障害信号は、ビット2の第1ハー
フビットの伝送ないしは受信中に発生する。スタートビ
ットの受信およびサンプリングならびにエッジ検出感度
の設定は、すでに図1制御信号の場合に示したのと同様
に行われる。障害信号の立ち上がりエッジF2′は検出
され、許容されないと評価される。それはこの立ち上が
りエッジがサンプリングS1の後の時間窓Δtの外側で
発生し、かつつぎの時間窓Δtの定義の前に発生するか
らである。したがって制御信号の受信は中断される。
も、この方法を照明装置へ上記のように適用した事例に
も限定されない。バイフェーズ符号化されたデジタル信
号に対する本発明のサンプリング方法は一般的に、相応
に符号化されたデジタルデータ伝送につぎのような場合
には使用することができる。すなわち受信側に信号エッ
ジ検出感度の切り替えが可能な信号入力側が設けられて
いるか、または受信側が相異なる信号エッジ検出感度を
有する、適切な論理回路に接続された信号入力側を備え
ているか、または受信側が立ち下がり信号エッジを検出
するための少なくとも1つの信号入力側と、立ち上がり
信号エッジを検出するための少なくとも1つの信号入力
側とを備えており、これらの入力側の間で、最後のサン
プリングの結果に応じて切り替えられる場合に、本発明
のサンプリング方法を、符号化されたデジタルデータ伝
送に使用することができる。
てサンプリングする図である。
伝送時間を、本発明の方法を用いて識別する図である。
て識別する図である。
Claims (6)
- 【請求項1】 バイフェーズ符号化されたデジタル信号
を受信手段によってサンプリングする方法であって、 前記受信手段は、信号エッジ検出感度が切り替え可能な
少なくとも1つの信号入力側か、または信号エッジ検出
感度の異なる少なくとも2つの信号入力側のいずれか
を、前記のデジタル信号を受信するために備えている形
式の、バイフェーズ符号化されたデジタル信号をサンプ
リングする方法において、 A) 信号入力側の定常状態の論理レベルが「1」であ
る場合には信号エッジ検出感度が切り替え可能な少なく
とも1つの信号入力側の信号エッジ検出感度を立ち下が
りエッジ(F0)に設定し、信号入力側の定常状態の論
理レベルが「0」である場合には前記の少なくとも1つ
の信号入力側の信号エッジ検出感度を立ち上がりエッジ
(F1)に設定し、 または信号の開始を検出するために相応の信号エッジ検
出感度を有する信号入力側をアクティブ化し、 B) 信号の瞬時に受信したビットの第1ハーフビット
の論理レベルをサンプリングし、 C) 少なくとも1つの信号入力側の信号エッジ検出感
度を、瞬時に受信したビットのサンプリングした第1ハ
ーフビットの論理レベルに依存して設定するか、または
瞬時に受信したビットのサンプリングした第1ハーフビ
ットの論理レベルに依存して、相応の信号エッジ検出感
度を有する信号入力側をアクティブ化し、 D) 時間窓(Δt)をつぎのように設定し、すなわち
前記信号の前記ビットの第1ハーフビットと第2ハーフ
ビットとの間の信号エッジ(F1,F2,F3,F4,
F5)が発生することが予想され、かつ当該信号エッジ
の発生は許容されると評価されるようにし、 E) 前記信号エッジ(F1,F2,F3,F4,F
5)が、前記時間窓(Δt)内で発生したか否かをチェ
ックし、第1ハーフビットと第2ハーフビットとの間の
前記信号エッジ(F1,F2,F3,F4,F5)が前
記の時間窓(Δt)内で検出された場合にはステップ
B)〜E)を信号の次のビットに対して繰り返し、検出
されない場合には信号の受信を中断することを特徴とす
るバイフェーズ符号化されたデジタル信号をサンプリン
グする方法。 - 【請求項2】 受信すべき信号のビット毎に、高々1回
論理レベルサンプリングを行う請求項1に記載の方法。 - 【請求項3】 各サンプリング(S1,S2,S3,S
4,S5)の後に、時間窓(Δt)を前記ステップD)
にしたがって形成する請求項1に記載の方法。 - 【請求項4】 前記時間窓(Δt)の最大長は1ビット
の伝送時間(T)である請求項1に記載の方法。 - 【請求項5】 第1ハーフビットのサンプリングは、一
定の時間間隔(T)で行われる請求項1に記載の方法。 - 【請求項6】 請求項1から5までのいずれか1項に記
載の方法を、複数のランプと、該ランプのための少なく
とも1つの駆動装置と、少なくとも1つの該駆動装置を
バイフェーズ符号化されたデジタル制御信号によって制
御する少なくとも1つの制御ユニットとを有する照明装
置に適用することを特徴とする使用方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19932692A DE19932692A1 (de) | 1999-07-15 | 1999-07-15 | Verfahren zur Abtastung biphase codierter digitaler Signale |
DE19932692.4 | 1999-07-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001053615A true JP2001053615A (ja) | 2001-02-23 |
JP4436544B2 JP4436544B2 (ja) | 2010-03-24 |
Family
ID=7914602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000214424A Expired - Fee Related JP4436544B2 (ja) | 1999-07-15 | 2000-07-14 | バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6567487B1 (ja) |
EP (1) | EP1069690A3 (ja) |
JP (1) | JP4436544B2 (ja) |
CA (1) | CA2313989C (ja) |
DE (1) | DE19932692A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2164613B1 (es) * | 2000-08-16 | 2003-05-16 | Fuente Vicente Diaz | Metodo, transmisor y receptor para comunicacion digital de espectro ensanchado mediante modulacion de secuencias complementarias golay. |
US6782300B2 (en) * | 2000-12-05 | 2004-08-24 | Cirrus Logic, Inc. | Circuits and methods for extracting a clock from a biphase encoded bit stream and systems using the same |
DE10323689A1 (de) * | 2003-05-22 | 2004-12-09 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Steuerbare Lichtanlage mit zweitem Kommunikationsprotokoll und Geräte hierfür |
DE10323690A1 (de) * | 2003-05-22 | 2004-12-09 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Lichtanlage und Verfahren zur Herstellung derselben |
DE102004006123A1 (de) * | 2004-02-06 | 2005-08-25 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Elektronisches Vorschaltgerät mit Zeitgeberkorrektur |
DE102007008383A1 (de) * | 2007-02-21 | 2008-08-28 | Robert Bosch Gmbh | Steuergerät für den Personenschutz und Verfahren zur Ansteuerung von Mitteln zum Personenschutz |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168275A (en) * | 1990-02-07 | 1992-12-01 | International Business Machines Corporation | Method and apparatus for decoding two frequency (f/2f) data signals |
US5465268A (en) * | 1994-01-14 | 1995-11-07 | The Grass Valley Group, Inc. | Digital decoding of biphase-mark encoded serial digital signals |
US5696800A (en) * | 1995-03-22 | 1997-12-09 | Intel Corporation | Dual tracking differential manchester decoder and clock recovery circuit |
EP0930713B1 (en) * | 1997-12-04 | 2003-09-03 | STMicroelectronics S.r.l. | Decoding of a biphase modulated bitstream and relative selfsynchronizing frequency divider with noninteger ratio |
DE10323689A1 (de) | 2003-05-22 | 2004-12-09 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Steuerbare Lichtanlage mit zweitem Kommunikationsprotokoll und Geräte hierfür |
-
1999
- 1999-07-15 DE DE19932692A patent/DE19932692A1/de not_active Withdrawn
-
2000
- 2000-06-28 EP EP00113732A patent/EP1069690A3/de not_active Ceased
- 2000-07-11 US US09/613,864 patent/US6567487B1/en not_active Expired - Lifetime
- 2000-07-13 CA CA002313989A patent/CA2313989C/en not_active Expired - Fee Related
- 2000-07-14 JP JP2000214424A patent/JP4436544B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4436544B2 (ja) | 2010-03-24 |
DE19932692A1 (de) | 2001-01-18 |
EP1069690A3 (de) | 2008-03-05 |
CA2313989A1 (en) | 2001-01-15 |
US6567487B1 (en) | 2003-05-20 |
CA2313989C (en) | 2008-12-16 |
EP1069690A2 (de) | 2001-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8514065B2 (en) | Method and device for waking users of a bus system, and corresponding users | |
JP4598206B2 (ja) | 集積回路をパラメータ化するための方法とそのための集積回路配置構成 | |
EP0773653B1 (en) | Method and apparatus for decoding Manchester-encoded data | |
JPS581584B2 (ja) | デ−タ通信ル−プ方式 | |
US20130097347A1 (en) | System and method of transmitting data between devices connected via a bus defining a time slot during transmission for responsive output information from bus devices | |
CN113438139B (zh) | 用于检查来自通信总线的帧的设备和方法 | |
JP4436544B2 (ja) | バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 | |
US5105426A (en) | Device for detecting the position of broken line in a series controller | |
EP0568804B1 (en) | Communication control apparatus | |
EP0188251B1 (en) | Signal transmission method in a bus-type network | |
US20240053459A1 (en) | Modified uart interface and uart data transmission for real-time data transmission of echo data to a higher-level computer system | |
JP2752912B2 (ja) | バースト信号検出回路 | |
JP3602233B2 (ja) | Atコマンド解析装置 | |
JP2702773B2 (ja) | データモニタ装置 | |
EP0114998B1 (en) | Serial keyboard interface system | |
JP3894787B2 (ja) | 受信回路 | |
JP2705625B2 (ja) | 光ファイバケーブル断検出方式 | |
JPH0311701B2 (ja) | ||
JPH0516702B2 (ja) | ||
JP3436593B2 (ja) | データ通信装置 | |
JPH10307601A (ja) | Cpuの出力制御回路 | |
US20030215008A1 (en) | Circuit configuration and method for transmitting digital signals | |
JP2009265711A (ja) | 制御システム | |
JPH11205396A (ja) | シリアル通信装置 | |
JPH0795222A (ja) | 通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |