JP3436593B2 - データ通信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、車両に搭載された複数
の ＥＣＵ（Electronic Control Unit）間のデータ通信
に好適に実施されるデータ通信装置に関する。

【０００２】

【従来の技術】図１は、本発明の前提となるデータ通信
装置１の全体的構成を示すブロック図である。データ通
信装置１は、１つのマスタ端末装置Ｍと、複数のスレー
ブ端末装置Ｓ１〜Ｓｎ（総称するときは、参照符Ｓを用
いる）とを含んで構成される。端末装置Ｍ，Ｓは、通信
ラインＫによって接続されている。データ通信装置１
は、ＩＳＯ９１４１（国際標準規格）に準拠した通信方
式が実施される。この通信方式は、いわゆるマスタ・ス
レーブ方式であり、マスタ端末装置Ｍから複数のスレー
ブ端末装置Ｓに対して要求データを送信し、各スレーブ
端末装置Ｓは要求データを受信し、それぞれのスレーブ
端末装置Ｓがマスタ端末装置Ｍに対して応答データを送
信する方式である。

【０００３】スレーブ端末装置Ｓ１〜Ｓｎには、優先順
位が定められており、優先順位の上位のスレーブ端末装
置から順番にマスタ端末装置Ｍに対して応答データを送
信する。ここでは、参照符Ｓの添字１〜ｎが優先順位を
表すものとする。端末装置Ｍ，Ｓは、待機状態では予め
定める第１の電位（ハイレベル）に設定されている通信
ラインＫを、前記第１の電位より低い予め定める第２の
電位（ローレベル）に引下げる手段を有し、これら２つ
のレベルを所定のタイミングで切換えることによってビ
ットデータを作成し、データを送信する。予め定める数
のビットデータによってバイトデータが構成され、さら
に予め定める数のバイトデータによってメッセージデー
タが構成される。このメッセージデータが、前記要求デ
ータおよび応答データに相当する。

【０００４】図１に示すデータ通信装置１においては、
マスタ端末装置Ｍからの要求データを受信してから、各
スレーブ端末装置Ｓ１〜Ｓｎは、それぞれの優先順位に
応じて予め定められた待機期間だけ経過した後に応答デ
ータを送信するように構成されている。要求データと応
答データとの間、および応答データ同士の間は、予め定
める待機期間だけ間隔をあける必要がある。さらに、応
答データおよび要求データを構成する複数のバイトデー
タの間も、予め定める待機期間だけ間隔をあける必要が
ある。

【０００５】メッセージデータが終了したかどうか、お
よびバイトデータが終了したかどうかは、通信ラインＫ
がハイレベルで一定期間継続したかどうかに基づいて判
定する。要求データ長および応答データ長は、可変であ
り、たとえば通信速度が１０．４ｋｂｐｓであり、２０
バイトのデータを送信する場合は、２０ｍｓ〜４００ｍ
ｓとなる。バイトデータ間に確保すべき待機期間は、た
とえば０〜２０ｍｓの範囲に選ばれる。また、メッセー
ジデータ間に確保すべき待機期間は、０〜５０ｍｓの範
囲に選ばれるが、バイトデータ間の待機期間が０〜２０
ｍｓに選ばれる関係から、２０ｍｓ〜５０ｍｓの範囲に
選ばれる。したがって、これらの待機期間を正確に計測
することが、データ通信のタイミング制御において重要
な課題である。

【０００６】図７は、第１の従来例を説明するためのタ
イムチャートである。図７（１）に示すように、バイト
データは、スタートビットと、予め定める数たとえば８
ビットのビットデータと、ストップビットデータとから
成る。バイトデータは、期間Ｗ０の間に送信される。ス
タートビットデータの送信期間は期間Ｗ１であり、ビッ
トデータの送信期間は期間Ｗ２であり、ストップビット
データの送信期間は期間Ｗ３である。端末装置が備える
マイクロコンピュータには、予め受信完了フラグおよび
受信中フラグが設けられたものがある。受信完了フラグ
は、図７（２）に示すように、１バイトデータの受信が
終了した時点、すなわちストップビットデータを受信し
た時点で、オンに設定される。受信中フラグは、図７
（３）に示すように、１バイトデータの受信期間中全て
にわたってオンに設定される。端末装置は、通信ライン
Ｋがハイレベルである期間を計時し、前記受信完了フラ
グおよび受信中フラグがオンになったタイミングで計時
手段をリセットする。また、フラグがオンである期間
は、計時動作を行わない。

【０００７】図８は、第２の従来例を説明するための回
路図である。端末装置Ｍ，Ｓは、データの送信および受
信、各種演算、各種制御などを実行する制御回路１２を
含む。制御回路１２は、マイクロコンピュータなどで実
現され、シリアルデータ入力端子Ｓｉｎ、シリアルデー
タ出力端子Ｓｏｕｔ、各種信号の入出力用のポートＰ
０，Ｐ１を備える。端末装置Ｍ，Ｓは、通信ラインＫを
接続するための接続端子３を備え、接続端子３には出力
バッファ１４を介してシリアルデータ出力端子Ｓｏｕｔ
および入力バッファ１５を介してシリアルデータ入力端
子Ｓｉｎが接続される。Ｓ形フリップフロップ１６は、
入力端子Ｓに前記入力バッファ１５の出力が与えられ、
リセット端子Ｒには制御回路１２のポートＰ１からの出
力が与えられ、出力端子ＯＵＴからの出力は、制御回路
１２のポートＰ０に与えられる。制御回路１２は、前述
した受信完了フラグが備えるが、受信中フラグは備えら
れていない。したがって、フリップフロップ１６を用い
て入力データをラッチし、前記受信中フラグを作成す
る。

【０００８】

【発明が解決しようとする課題】第１の従来例では、端
末装置が内蔵するマイクロコンピュータとして、受信完
了フラグおよび受信中フラグをそれぞれ備えたものを選
ぶ必要があり、使用できるマイクロコンピュータが限定
され、またコスト高になる場合もある。

【０００９】第２の従来例では、受信中フラグを外付け
のフリップフロップ回路１６などを用いて作成する必要
があり、余分な外付け回路が必要となり、また外付けの
回路を接続する手間がかかる。

【００１０】本発明の目的は、通信ラインが待機状態で
ある期間を正確に測定することができ、データの送信タ
イミングの制御を正確に行うことができるデータ通信装
置を提供することである。

【００１１】

【課題を解決するための手段】本発明は、主端末装置
と、主端末装置へのデータ送信の順序を決定する優先順
位が定められている複数の副端末装置とを１つの通信ラ
インで接続し、通信ラインは予め定める第１の電位が待
機状態であり、各端末装置は前記第１の電位とそれより
も低い予め定める第２の電位とを、複数種類の通信速度
の中から選ばれた通信速度に応じたタイミングで切換え
ることによってデータを作成して送信し、各副端末装置
は、主端末装置からの要求データに応答して前記優先順
位に従って応答データを、少なくとも予め定める第１の
待機期間あけて順番に送信するデータ通信装置におい
て、前記要求データおよび応答データは、それぞれ少な
くとも予め定める第２の待機期間をあけて送信される複
数個のバイトデータから成り、前記バイトデータは、第
２の電位に選ばれるスタートビットデータと、予め定め
る数のビットデータと、第１の電位に選ばれるストップ
ビットデータとから成り、各端末装置は、通信速度に同
期してバイトデータを検出するデータ検出手段と、予め
定められるサンプリング間隔で通信ラインの電位を検出
する電位検出手段と、通信ラインが待機状態である期間
を計時し、前記データ検出手段によるバイトデータの検
出終了タイミングでリセットされ、前記電位検出手段に
よって第２の電位が検出された後は計時動作を停止する
計時手段とを備え、前記計時手段による計時期間が、予
め定める第１の待機期間を超えたときは要求データまた
は応答データが終了したと判断し、予め定める第２の待
機期間を超えたときはバイトデータが終了したと判断す
ることを特徴とするデータ通信装置である。また本発明
の前記電位検出手段のサンプリング間隔は、実行中の通
信速度に応じて変更されることを特徴とする。さらにま
た本発明の端末装置は、通信ラインが第２の電位である
期間を計時する第２の計時手段を備え、前記第２の計時
手段による計時期間が、予め定める基準期間を超えたと
きに異常が発生したと判断することを特徴とする。また
本発明の前記予め定める基準期間は、端末装置が持つ最
低速の通信速度によるバイトデータの受信期間に選ばれ
ることを特徴とする。また本発明の前記予め定める基準
期間は、実行中の通信速度によるバイトデータの受信期
間に選ばれることを特徴とする。

【００１２】

【作用】本発明に従えば、主端末装置は、複数の副端末
装置に要求データを送信し、各副端末装置は優先順位に
従って応答データを順番に送信してゆく。要求データと
応答データとの間、および応答データ同士の間には少な
くとも予め定める第１の待機期間が確保される。要求デ
ータおよび応答データは、複数個のバイトデータから成
り、バイトデータ同士の間には少なくとも予め定める第
２の待機期間が確保される。バイトデータは、第２の電
位に選ばれるスタートビットデータと、予め定める数の
ビットデータと、第１の電位に選ばれるストップビット
データとから成る。ビットデータは、第１の電位が論理
値「０」であり、第２の電位が論理値「１」である。１
ビットデータの長さは、通信速度に応じて定められる。
通信速度は、複数種類の中から選ばれる。通信速度の選
択は、たとえばデータ通信に先立って、主端末装置から
副端末装置へ送信される初期化信号によって行う。たと
えば、１ｓｅｃに５ビットのデータを送信する５ボーで
あれば、１ビットのデータの長さは、０．２ｍｓｅｃに
なる。

【００１３】各端末装置は、計時手段によって通信ライ
ンが待機状態（第１の電位）である期間を計時する。計
時手段は、データ検出手段によってバイトデータの終了
時点、すなわちストップビットデータが検出されたタイ
ミングでリセットされ、または、電位検出手段によって
第２の電位が検出された時以降の期間は計時動作を停止
する。通信速度が比較的高速である場合は、ストップビ
ットデータの検出タイミングで計時手段をリセットすれ
ば何ら問題はないが、通信速度が低速である場合、１バ
イトデータの長さが前記予め定める第１および第２の待
機期間を超える場合がある。すなわち、１バイトデータ
として、ビットデータが全て「０」であるとき、１バイ
トデータの中で通信ラインが第１の電位である期間が、
前記第１および第２の待機期間以上に継続する場合があ
り、このとき端末装置はバイトデータが終了したと誤っ
て判断し、あるいは応答データまたは要求データが終了
したと誤って判断してしまう恐れがある。そこで、各端
末装置は、電位検出手段によって通信ラインが第２の電
位であることを検出した後はスタートビットデータが受
信されたものと判断し、計時手段による計時動作を停止
する。これによって、１バイトデータが第１および第２
の待機期間を超えるような場合であっても、待機期間を
正確に計測することができ、データの送信タイミングを
正確に制御することができる。

【００１４】また好ましくは、前記電位検出手段のサン
プリング間隔を、実行中の通信速度に応じて変更するよ
うにしたので、確実にバイトデータのスタートビットデ
ータを検出することができ、タイミング制御をより確実
に行うことができる。

【００１５】また本発明に従えば、第２の計時手段によ
って計時された通信ラインが第２の電位である期間が予
め定める基準期間を超えたとき、異常が発生したと判断
する。すなわち、第２の電位はいわゆるドミナントレベ
ルであり、この第２の電位が一定期間継続されたとき
は、正常なデータ送信が行われていないことになる。し
たがって、この状態を検知することによって、異常発生
を検出することができる。

【００１６】また好ましくは、前記基準期間としては、
端末装置が持つ最低速の通信速度によるバイトデータの
受信期間に選ばれる。

【００１７】さらに好ましくは、前記基準期間として
は、実行中の通信速度によるバイトデータの受信期間に
選ばれる。

【００１８】

【実施例】図１は、本発明の前提となるデータ通信装置
１の全体的構成を示すブロック図である。データ通信装
置１は、１つのマスタ端末装置Ｍと、複数のスレーブ端
末装置Ｓ１〜Ｓｎ（総称するときは、参照符Ｓを用い
る）とを含んで構成される。端末装置Ｍ，Ｓは、通信ラ
インＫによって接続されている。データ通信装置１は、
ＩＳＯ９１４１（国際標準規格）に準拠した通信方式が
実施される。この通信方式は、いわゆるマスタ・スレー
ブ方式であり、マスタ端末装置Ｍから複数のスレーブ端
末装置Ｓに対して要求データを送信し、各スレーブ端末
装置Ｓは要求データを受信し、それぞれのスレーブ端末
装置Ｓがマスタ端末装置Ｍに対して応答データを送信す
る方式である。

【００１９】スレーブ端末装置Ｓ１〜Ｓｎには、優先順
位が定められており、優先順位の上位のスレーブ端末装
置から順番にマスタ端末装置Ｍに対して応答データを送
信する。ここでは、参照符Ｓの添字１〜ｎが優先順位を
表すものとする。端末装置Ｍ，Ｓは、待機状態では予め
定める第１の電位（ハイレベル）に設定されている通信
ラインＫを、前記第１の電位より低い予め定める第２の
電位（ローレベル）に引下げる手段を有し、これら２つ
のレベルを所定のタイミングで切換えることによってビ
ットデータを作成し、データを送信する。予め定める数
のビットデータによってバイトデータが構成され、さら
に予め定める数のバイトデータによってメッセージデー
タが構成される。このメッセージデータが、前記要求デ
ータおよび応答データに相当する。

【００２０】図１に示すデータ通信装置１においては、
マスタ端末装置Ｍからの要求データを受信してから、各
スレーブ端末装置Ｓ１〜Ｓｎは、それぞれの優先順位に
応じて予め定められた待機期間だけ経過した後に応答デ
ータを送信するように構成されている。要求データと応
答データとの間、および応答データ同士の間は、予め定
める第１の待機期間だけ間隔をあける必要がある。さら
に、応答データおよび要求データを構成する複数のバイ
トデータの間も、予め定める第２の待機期間だけ間隔を
あける必要がある。

【００２１】図２は、各端末装置Ｍ，Ｓの構成を示すブ
ロック図である。端末装置Ｍ，Ｓは、データの送信およ
び受信、各種演算、各種制御などを実行する制御回路２
を含む。制御回路２は、マイクロコンピュータなどで実
現され、シリアルデータ入力端子Ｓｉｎ、シリアルデー
タ出力端子Ｓｏｕｔ、各種信号の入出力用のポートＰ０
を備える。

【００２２】端末装置Ｍ，Ｓは、通信ラインＫを接続す
るための接続端子３を備え、接続端子３には出力バッフ
ァ４を介してシリアルデータ出力端子Ｓｏｕｔが接続さ
れ、また入力バッファ５を介してシリアルデータ入力端
子Ｓｉｎが接続される。入力バッファ５の出力は、前記
ポートＰ０にも与えられる。

【００２３】制御回路２は、通信ラインＫを介して与え
られるシリアルデータをシリアルデータ入力端子Ｓｉｎ
から入力し、ストップビットデータを読込んだ時点で、
受信完了フラグＦ１をオンにする。また制御回路２は、
ポートＰ０に入力される信号のレベルを、予め定めるサ
ンプリング間隔でサンプリングし、サンプリング結果に
基づいてデータ受信中であるかどうかを判断する。デー
タ受信中であれば、受信中フラグＦ２をオンにする。

【００２４】図３は、制御回路２が実行する基本動作を
説明するフローチャートである。ステップａ１では、初
期化動作が行われる。ここでは、時間カウンタの計数値
Ｃｍａｉｎが０にセットされる。ステップａ２では、時
間カウンタの計数値に１が加算され、ステップａ３に進
む。ステップａ３では、計数値Ｃｍａｉｎが、サンプリ
ング周期Ｘを決定する定数ｘ０以上であるかどうか判断
される。判断が否定であれば、ステップａ４に進み、
０．５ｍｓｅｃ経過したかどうかが判断され、経過する
とステップａ２に戻り、計時動作を続行する。ステップ
ａ３において、判断が肯定であればステップａ５に進
み、計数値Ｃｍａｉｎを０にリセットし、ステップａ６
で後述するメイン処理を実行し、ステップａ４に進む。
すなわち、制御回路２のポートＰ０のサンプリング周期
Ｘは、０．５ｍｓ×ｘ０となる。

【００２５】図４は、制御回路２の割り込み処理を説明
するためのフローチャートである。シリアルデータ入力
端子Ｓｉｎにデータが入力されると割り込み処理がスタ
ートし、ステップｂ１において、受信したバイトデータ
のストップビットデータを読込んだ時点で、受信完了フ
ラグＦ１をオンにする。

【００２６】図５は、前述の図３に示すフローチャート
のステップａ５において実行されるメイン処理を詳細に
示すフローチャートである。このメイン処理は、前述し
たように、設定されたサンプリング周期Ｘ毎に実行され
る。

【００２７】ステップｃ１では、バスアイドルカウンタ
の計数値ｔｉｄｌに１が加算される。バスアイドルカウ
ンタは、通信ラインＫが待機状態である期間を計時する
カウンタである。ステップｃ２では、通信ラインＫが、
ローレベルであるかどうかが判断される。判断が肯定で
あればステップｃ４に進み、判断が否定であればステッ
プｃ６に進む。通信ラインＫがローレベルであるかどう
かは、ポートＰ０の入力信号のレベルに基づいて判断す
る。

【００２８】ステップｃ４では、受信中フラグＦ２をオ
ンとし、ステップｃ５では、受信中カウンタの計数値ｔ
ｒｅｃに１が加算される。その後、処理はステップｃ６
に進む。受信中カウンタは、通信ラインＫがローレベル
である期間を計時するカウンタである。

【００２９】ステップｃ６では、受信完了フラグＦ１が
オンであるかどうかが判断される。判断が肯定であれば
ステップｃ７に進み、判断が否定であればステップｃ１
１に進む。ステップｃ７では、受信完了フラグＦ１をオ
フとし、ステップｃ８では受信中カウンタの計数値ｔｒ
ｅｃを０にセットし、ステップｃ９では受信中フラグＦ
２をオフとし、ステップｃ１０ではバスアイドルカウン
タの計数値ｔｉｄｌを０にセットし、ステップｃ１１に
進む。

【００３０】ステップｃ１１では、受信中フラグＦ２が
オンであるかどうかが判断される。判断が肯定であれば
ステップｃ１２に進み、判断が否定であればステップｃ
１３に進む。ステップｃ１２では、バスアイドルカウン
タの計数値ｔｉｄｌが０にリセットされ、処理はステッ
プｃ１３に進む。

【００３１】ステップｃ１３では、受信中カウンタの計
数値ｔｒｅｃが予め定める基準期間Ｔｔｈを超えている
かどうかが判断される。ここでは、ｔｒｅｃ×Ｘとして
計数値を時間に変換して判断する。判断が肯定であれば
ステップｃ１４に進み、判断が否定であればステップｃ
１６に進む。ステップｃ１４では、エラーフラグをオン
とし、ステップｃ１５ではフラグＦ１，Ｆ２をクリアし
てステップｃ１６に進む。

【００３２】ステップｃ１６では、初期化信号が受信さ
れたかどうかが判断される。受信された場合はステップ
ｃ１７に進み、受信されなければ処理を終了する。ステ
ップｃ１７では、初期化信号に基づいて通信速度が設定
され、ステップｃ１８では同様に初期化信号に基づいて
サンプリング周期Ｘが設定される。ステップｃ２０では
受信完了フラグＦ１をオンにし、処理を終了する。パラ
メータＴ１とは、要求データおよび応答データの間、ま
たは応答データ同士の間に確保すべき第１の待機期間を
規定するパラメータである。パラメータＴ２は、バイト
データ間に確保すべき第２の待機期間を規定するパラメ
ータである。

【００３３】図６は、端末装置Ｍ，Ｓの動作を示すタイ
ムチャートである。図６（１）に示すように、要求デー
タの終了時からパラメータＴ１だけ経過した後に応答デ
ータが送信され、以下同様に、パラメータＴ１が経過す
ると応答データが送信される。応答データは、図６
（２）に示すように、複数個のバイトデータから成る。
各バイトデータ間は、前記パラメータＴ２だけ間隔が確
保される。バイトデータは、図６（３）に示すように、
常に第２の電位に選ばれるスタートビットデータと、予
め定める数、たとえば８ビットのビットデータと、常に
第１の電位に選ばれるストップビットデータとから成
る。

【００３４】通信速度が低速である場合の動作が、図６
（４）〜（６）に示されている。受信完了フラグＦ１
は、図６（４）に示すように、ストップビットデータの
受信タイミングでオンとされる。受信中フラグＦ２は、
図６（５）に示すように、バイトデータの開始時から終
了時までの間ハイレベルとされる。これは、図６（６）
に示すように、サンプリングパルスが１ビットデータの
タイミングよりも短いため、確実にバイトデータを構成
するスタートビットデータを検知することができるから
である。したがって、スタートビットデータが検知され
てから、予め定める数のビットデータが検出されるまで
の期間は、１バイトデータの送出期間であり、したがっ
て受信中フラグＦ２はオンとなる。スタートビットであ
るかどうかの判断は、第２の電位が検出されるまでに予
め定める期間Ｔ１またはＴ２の待機期間が継続していた
かどうかに基づいて判断する。このように、バスアイド
ルカウンタは、フラグＦ１がオンになったタイミングで
リセットされ、またフラグＦ２がオンである期間は常に
リセットされるため、結果として計時動作が行われな
い。これによって、バイトデータ中にパラメータＴ１ま
たはＴ２よりも長く第１の電位が継続する期間が含まれ
ていたとしても、当該期間は待機状態である期間として
は計時されない。

【００３５】データ通信速度が高速である場合の動作
が、図６（７）〜（９）に示されている。受信完了フラ
グＦ１は、図６（７）に示すように、制御回路２に対し
ての割り込み処理によって必ず１バイトデータの終了時
点でオンとされる。図６（９）に示すように、ポートＰ
０のサンプリングパルスの時間間隔が長く、サンプリン
グパルスの間隔内に１バイトデータが含まれてしまう場
合、制御回路２はポートＰ０の信号を検知してもスター
トビットデータを検知することはできない。しかしなが
ら、１バイトデータは、非常に短期間の間に送出される
ので、予め定める待機期間Ｔ１，Ｔ２に比べて遥かに短
い期間である。したがって、図６（７）に示すフラグＦ
１がオンになるタイミングによってバスアイドルカウン
タをリセットすることにより、正確に通信ラインＫが待
機期間であることを検知することができる。

【００３６】以上のように本実施例によれば、通信ライ
ンＫが待機期間であることを確実に検知することがで
き、要求データに対する応答データの送信タイミングを
正確に制御することができる。また、受信中カウンタが
予め定める基準期間を超えたときは、エラーが発生した
と判断し、動作を中断し、処理を終了する。これによ
り、通信ラインＫが、いわゆるドミナントレベルに固定
され、これによってデータ通信が停止することが防がれ
る。

【００３７】

【発明の効果】以上のように本発明によれば、通信ライ
ンにデータが送信されていない待機期間を正確に検知す
ることができ、データの送信タイミングを正確に制御す
ることができ、通信エラーの発生が防止され、データ通
信の信頼性が向上する。

【００３８】また通信ラインが、いわゆるドミナントレ
ベルである第２の電位で予め定める基準期間を超えたと
きに、通信エラーが発生したと判断し、動作を中断し、
エラーが発生したことを報知することによって、データ
通信の信頼性が格段に向上する。

【図面の簡単な説明】

【図１】本発明の前提となるデータ通信装置１の全体的
構成を示すブロック図である。

【図２】端末装置Ｍ，Ｓの構成を示すブロック図であ
る。

【図３】端末装置Ｍ，Ｓが備える制御回路２の基本動作
を説明するフローチャートである。

【図４】制御回路２が行う割り込み処理を説明するフロ
ーチャートである。

【図５】図３のステップａ５において、制御回路１２が
行う処理を説明するフローチャートである。

【図６】データ通信装置１の通信動作を説明するタイム
チャートである。

【図７】第１の従来例を説明するためのタイムチャート
である。

【図８】第２の従来例を説明するためのブロック図であ
る。

【符号の説明】

１ データ通信装置 ２ 制御回路 ３ 接続端子 ４ 出力バッファ ５ 入力バッファ Ｋ 通信ライン Ｍ マスタ端末装置 Ｓ スレーブ端末装置 Ｓｉｎ シリアルデータ入力端子 Ｓｏｕｔ シリアルデータ出力端子 Ｐ０ ポート Ｔ１，Ｔ２ タイミングパラメータ Ｆ１，Ｆ２ フラグ Ｘ サンプリング周期 ｔｉｄｌ バスアイドルカウンタの計数値 ｔｒｅｃ 受信中カウンタの計数値

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 主端末装置と、主端末装置へのデータ送
   信の順序を決定する優先順位が定められている複数の副
   端末装置とを１つの通信ラインで接続し、通信ラインは
   予め定める第１の電位が待機状態であり、各端末装置は
   前記第１の電位とそれよりも低い予め定める第２の電位
   とを、複数種類の通信速度の中から選ばれた通信速度に
   応じたタイミングで切換えることによってデータを作成
   して送信し、各副端末装置は、主端末装置からの要求デ
   ータに応答して前記優先順位に従って応答データを、少
   なくとも予め定める第１の待機期間あけて順番に送信す
   るデータ通信装置において、 前記要求データおよび応答データは、それぞれ少なくと
   も予め定める第２の待機期間をあけて送信される複数個
   のバイトデータから成り、 前記バイトデータは、第２の電位に選ばれるスタートビ
   ットデータと、予め定める数のビットデータと、第１の
   電位に選ばれるストップビットデータとから成り、 各端末装置は、 通信速度に同期してバイトデータを検出するデータ検出
   手段と、 予め定められるサンプリング間隔で通信ラインの電位を
   検出する電位検出手段と、 通信ラインが待機状態である期間を計時し、前記データ
   検出手段によるバイトデータの検出終了タイミングでリ
   セットされ、前記電位検出手段によって第２の電位が検
   出された後は計時動作を停止する計時手段とを備え、 前記計時手段による計時期間が、予め定める第１の待機
   期間を超えたときは要求データまたは応答データが終了
   したと判断し、予め定める第２の待機期間を超えたとき
   はバイトデータが終了したと判断することを特徴とする
   データ通信装置。
2. 【請求項２】 前記電位検出手段のサンプリング間隔
   は、実行中の通信速度に応じて変更されることを特徴と
   する請求項１記載のデータ通信装置。
3. 【請求項３】 端末装置は、通信ラインが第２の電位で
   ある期間を計時する第２の計時手段を備え、 前記第２の計時手段による計時期間が、予め定める基準
   期間を超えたときに異常が発生したと判断することを特
   徴とする請求項１記載のデータ通信装置。
4. 【請求項４】 前記予め定める基準期間は、端末装置が
   持つ最低速の通信速度によるバイトデータの受信期間に
   選ばれることを特徴とする請求項３記載のデータ通信装
   置。
5. 【請求項５】 前記予め定める基準期間は、実行中の通
   信速度によるバイトデータの受信期間に選ばれることを
   特徴とする請求項３記載のデータ通信装置。