JP2001051912A - シリアルデータ転送システムおよび異常検出方法 - Google Patents
シリアルデータ転送システムおよび異常検出方法Info
- Publication number
- JP2001051912A JP2001051912A JP11228274A JP22827499A JP2001051912A JP 2001051912 A JP2001051912 A JP 2001051912A JP 11228274 A JP11228274 A JP 11228274A JP 22827499 A JP22827499 A JP 22827499A JP 2001051912 A JP2001051912 A JP 2001051912A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal line
- data
- processing circuit
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵや処理プログラムに負担をかけず、ま
た、ＣＰＵが存在しない処理回路でもシリアルデータ転
送の異常検知を実現する。 【解決手段】 シリアルデータ転送手段として受信手段
と送信手段とをそれぞれ有する第１の処理回路１００お
よび第２の処理回路２００を備え、第１の処理回路の送
信手段と第２の処理回路の受信手段との間、および、第
２の処理回路の送信手段と第１の処理回路の受信手段と
間でデータ転送をおこなう際に、テストモード送信側と
なる一方の処理回路から送信されたテストデータは、テ
ストモード受信側となる他方の処理回路との間で折り返
され、全ての信号線を経由して循環してからテストモー
ド送信側となる一方の処理回路に戻る。これにより、信
号線上に異常があるかを信号線数や部品点数を増やさ
ず、ＣＰＵや処理プログラムの負荷を増加させず、また
通常動作時の信号線の入出力の方向を維持したまま、異
常を自動検出できる。
た、ＣＰＵが存在しない処理回路でもシリアルデータ転
送の異常検知を実現する。 【解決手段】 シリアルデータ転送手段として受信手段
と送信手段とをそれぞれ有する第１の処理回路１００お
よび第２の処理回路２００を備え、第１の処理回路の送
信手段と第２の処理回路の受信手段との間、および、第
２の処理回路の送信手段と第１の処理回路の受信手段と
間でデータ転送をおこなう際に、テストモード送信側と
なる一方の処理回路から送信されたテストデータは、テ
ストモード受信側となる他方の処理回路との間で折り返
され、全ての信号線を経由して循環してからテストモー
ド送信側となる一方の処理回路に戻る。これにより、信
号線上に異常があるかを信号線数や部品点数を増やさ
ず、ＣＰＵや処理プログラムの負荷を増加させず、また
通常動作時の信号線の入出力の方向を維持したまま、異
常を自動検出できる。
Description
【０００１】
【発明の属する技術分野】本発明はシリアルデータ転送
システムおよびその異常検出方法に関し、特に、複数の
半導体集積回路の間のシリアルデータ転送における不具
合を自動検出するシリアルデータ転送システムおよびそ
の異常検出方法に関する。
システムおよびその異常検出方法に関し、特に、複数の
半導体集積回路の間のシリアルデータ転送における不具
合を自動検出するシリアルデータ転送システムおよびそ
の異常検出方法に関する。
【０００２】
【従来の技術】各種の機器において、複数の処理回路，
複数の回路基板，複数の半導体集積回路などが存在して
いて、それらの間でデータ転送を行う場合には、シリア
ルデータ転送手段を使用することで配線数を削減できる
という有利がある。
複数の回路基板，複数の半導体集積回路などが存在して
いて、それらの間でデータ転送を行う場合には、シリア
ルデータ転送手段を使用することで配線数を削減できる
という有利がある。
【０００３】ここで、ＡＳＩＣなどの処理回路がそれぞ
れ別基板上に搭載され、基板間の接続にシリアルデータ
転送を使用する場合、基板単位でそれぞれクロックに同
期してＡＳＩＣが動作しているケースがある。このよう
な場合には送信側は自分のクロックでデータを出力し、
受信側も自分のクロックでデータを受信する。データに
は最初にスタートビットを送り、タイミングを合わせ
る。また長時間転送を連続させると送信側と受信側との
クロックのずれが蓄積される可能性があるで、データを
８ビットなどに区切り、ストップビットを最後につけ
る。そして次のデータも最初にスタートビットを付ける
ようにする。
れ別基板上に搭載され、基板間の接続にシリアルデータ
転送を使用する場合、基板単位でそれぞれクロックに同
期してＡＳＩＣが動作しているケースがある。このよう
な場合には送信側は自分のクロックでデータを出力し、
受信側も自分のクロックでデータを受信する。データに
は最初にスタートビットを送り、タイミングを合わせ
る。また長時間転送を連続させると送信側と受信側との
クロックのずれが蓄積される可能性があるで、データを
８ビットなどに区切り、ストップビットを最後につけ
る。そして次のデータも最初にスタートビットを付ける
ようにする。
【０００４】また、従来からデータ転送に関する異常検
出回路として、もっとも多く使用される方法は、送信側
がテストデータを受信側に送り、受信側はそのテストデ
ータを一旦レジスタに格納、あるいは信号処理を施し、
格納したデータあるいは信号処理を施したデータを再び
送信側に送り返すものがある。送信側では送り返された
データを検証し、送受信に異常があったかを検出する。
出回路として、もっとも多く使用される方法は、送信側
がテストデータを受信側に送り、受信側はそのテストデ
ータを一旦レジスタに格納、あるいは信号処理を施し、
格納したデータあるいは信号処理を施したデータを再び
送信側に送り返すものがある。送信側では送り返された
データを検証し、送受信に異常があったかを検出する。
【０００５】しかし、シリアルデータ転送で送受信エラ
ーが発生した場合、 プロトコル（データのレートも含む）上の問題なの
か、 配線（結線）上の物理的な異常なのか、を特定するの
が困難であり、多大な時間を費やすことが多かった。
ーが発生した場合、 プロトコル（データのレートも含む）上の問題なの
か、 配線（結線）上の物理的な異常なのか、を特定するの
が困難であり、多大な時間を費やすことが多かった。
【０００６】すなわち、送受信に問題が発生したことが
だけが判明している場合、 ・問題がソフトなのかハードなのか、 ・クロック等のラッチするための信号の微妙なずれなの
か、 ・シリアルデータのプロトコルの問題なのか、問題点を
絞り込む（切り分けを行う）のに悪戦苦闘することにな
る。
だけが判明している場合、 ・問題がソフトなのかハードなのか、 ・クロック等のラッチするための信号の微妙なずれなの
か、 ・シリアルデータのプロトコルの問題なのか、問題点を
絞り込む（切り分けを行う）のに悪戦苦闘することにな
る。
【０００７】そしていろいろな方面から検討した結果、
配線が切れていた、部品定数に間違いがあり信号が相手
ＡＳＩＣまで正しく転送されていなかった、といったハ
ードウェアに原因があるという結果がでることが多々あ
る。
配線が切れていた、部品定数に間違いがあり信号が相手
ＡＳＩＣまで正しく転送されていなかった、といったハ
ードウェアに原因があるという結果がでることが多々あ
る。
【０００８】
【発明が解決しようとする課題】以上のようなシリアル
データ転送の検査に関し、特開昭６０−４５８５８号公
報には、２つの処理回路において、一方から送信したデ
ータを受信側の回路で受信してしまわずに途中で折り返
すように制御して、送信側で異常の検出を行うものが示
されている。
データ転送の検査に関し、特開昭６０−４５８５８号公
報には、２つの処理回路において、一方から送信したデ
ータを受信側の回路で受信してしまわずに途中で折り返
すように制御して、送信側で異常の検出を行うものが示
されている。
【０００９】この技術によれば、送信側で異常検知がで
きるものの、シリアルデータ転送に使用する各線の受信
側で折り返しの制御をおこなうようにすると共に、送信
側では各線に対してテストデータを送信すると共に、テ
ストデータの受信と検査とを行う必要がある。すなわ
ち、通信要求信号の信号線，通信許可信号の信号線，デ
ータの信号線の各線について両方の処理回路で行うた
め、ＣＰＵや処理プログラムの負担も大きくなる。
きるものの、シリアルデータ転送に使用する各線の受信
側で折り返しの制御をおこなうようにすると共に、送信
側では各線に対してテストデータを送信すると共に、テ
ストデータの受信と検査とを行う必要がある。すなわ
ち、通信要求信号の信号線，通信許可信号の信号線，デ
ータの信号線の各線について両方の処理回路で行うた
め、ＣＰＵや処理プログラムの負担も大きくなる。
【００１０】このため、ＣＰＵが存在していない処理回
路（半導体集積回路）では別途ＣＰＵを設ける必要があ
り、また、ＣＰＵが存在する処理回路でもその負担が大
きくなるという問題を有している。
路（半導体集積回路）では別途ＣＰＵを設ける必要があ
り、また、ＣＰＵが存在する処理回路でもその負担が大
きくなるという問題を有している。
【００１１】したがって、本発明は以上の課題に鑑みて
なされたものであって、ＣＰＵや処理プログラムに負担
をかけず、また、ＣＰＵが存在しない処理回路でもシリ
アルデータ転送の異常検知を実現可能なシリアルデータ
転送システムおよびその異常検出方法を実現することを
目的とする。
なされたものであって、ＣＰＵや処理プログラムに負担
をかけず、また、ＣＰＵが存在しない処理回路でもシリ
アルデータ転送の異常検知を実現可能なシリアルデータ
転送システムおよびその異常検出方法を実現することを
目的とする。
【００１２】
【課題を解決するための手段】以上の課題を解決する本
発明は以下に説明するものである。 （１）請求項１記載の発明は、シリアルデータ転送手段
として受信手段と送信手段とをそれぞれ有する第１の処
理回路および第２の処理回路を備え、前記第１の処理回
路の送信手段と前記第２の処理回路の受信手段との間、
および、前記第２の処理回路の送信手段と前記第１の処
理回路の受信手段と間でデータ転送をおこなうシリアル
データ転送システムにおいて、テストモード送信側とな
る一方の処理回路に、送信手段からのテストデータを通
信要求信号の信号線から送信させ、受信データの信号線
で受信したテストデータを前記受信手段に導く第１切替
手段と、通信許可信号の信号線からのテストデータを送
信データの信号線に折り返し、通信要求信号の信号線か
らのテストデータを通信許可信号の信号線に折り返す第
２切替手段と、各信号線を循環して受信したテストデー
タにより異常検出を行う検出手段と、を設け、テストモ
ード受信側となる他方の処理回路に、通信要求信号の信
号線からのテストデータを通信許可信号の信号線に折り
返し、受信データの信号線からのテストデータを通信要
求信号の信号線に折り返し、通信許可信号の信号線から
のテストデータを送信データの信号線に折り返す第３切
替手段、を設ける、ことを特徴とするシリアルデータ転
送システムである。
発明は以下に説明するものである。 （１）請求項１記載の発明は、シリアルデータ転送手段
として受信手段と送信手段とをそれぞれ有する第１の処
理回路および第２の処理回路を備え、前記第１の処理回
路の送信手段と前記第２の処理回路の受信手段との間、
および、前記第２の処理回路の送信手段と前記第１の処
理回路の受信手段と間でデータ転送をおこなうシリアル
データ転送システムにおいて、テストモード送信側とな
る一方の処理回路に、送信手段からのテストデータを通
信要求信号の信号線から送信させ、受信データの信号線
で受信したテストデータを前記受信手段に導く第１切替
手段と、通信許可信号の信号線からのテストデータを送
信データの信号線に折り返し、通信要求信号の信号線か
らのテストデータを通信許可信号の信号線に折り返す第
２切替手段と、各信号線を循環して受信したテストデー
タにより異常検出を行う検出手段と、を設け、テストモ
ード受信側となる他方の処理回路に、通信要求信号の信
号線からのテストデータを通信許可信号の信号線に折り
返し、受信データの信号線からのテストデータを通信要
求信号の信号線に折り返し、通信許可信号の信号線から
のテストデータを送信データの信号線に折り返す第３切
替手段、を設ける、ことを特徴とするシリアルデータ転
送システムである。
【００１３】この発明では、テストモード送信側となる
一方の処理回路から送信されたテストデータは、テスト
モード受信側となる他方の処理回路との間で折り返さ
れ、全ての信号線を経由して循環してからテストモード
送信側となる一方の処理回路に戻る。
一方の処理回路から送信されたテストデータは、テスト
モード受信側となる他方の処理回路との間で折り返さ
れ、全ての信号線を経由して循環してからテストモード
送信側となる一方の処理回路に戻る。
【００１４】これにより、２本以上の信号線を必要とす
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。
【００１５】このため、ＣＰＵや処理プログラムに負担
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。た
とえば、処理回路をＡＳＩＣ等の集積回路とした場合、
集積回路自体に比較的簡単なテスト回路を搭載すること
で、製品本体のコストアップや部品点数増加はない。
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。た
とえば、処理回路をＡＳＩＣ等の集積回路とした場合、
集積回路自体に比較的簡単なテスト回路を搭載すること
で、製品本体のコストアップや部品点数増加はない。
【００１６】なお、前記検出手段は、送信したテストデ
ータと受信したテストデータとの比較により異常検出を
行う。また、前記検出手段は、テストデータを送信して
から、テストデータを受信するまでの時間間隔により異
常検出を行う。
ータと受信したテストデータとの比較により異常検出を
行う。また、前記検出手段は、テストデータを送信して
から、テストデータを受信するまでの時間間隔により異
常検出を行う。
【００１７】また、テストモードに設定するモード設定
手段と、テストモードに設定されているかを判別するモ
ード判別手段を備え、前記モード判別手段の判別結果に
より、前記第１切替手段，前記第２切替手段および前記
第３切替手段の信号伝達状態が切り替わる、ようにする
ことが可能である。
手段と、テストモードに設定されているかを判別するモ
ード判別手段を備え、前記モード判別手段の判別結果に
より、前記第１切替手段，前記第２切替手段および前記
第３切替手段の信号伝達状態が切り替わる、ようにする
ことが可能である。
【００１８】また、前記モード設定手段は、システムの
電源投入時から一定時間はテストモードの設定を行う、
ことが望ましい。また、前記モード設定手段は、前記検
出手段により異常が検出されなかった場合に、テストモ
ード送信側とテストモード受信側を入れ替える、ことが
望ましい。
電源投入時から一定時間はテストモードの設定を行う、
ことが望ましい。また、前記モード設定手段は、前記検
出手段により異常が検出されなかった場合に、テストモ
ード送信側とテストモード受信側を入れ替える、ことが
望ましい。
【００１９】また、時間計測手段を備え、前記モード設
定手段は、前記時間計測手段の計測結果に基づいて、テ
ストモード送信側とテストモード受信側を入れ替える、
ことが望ましい。
定手段は、前記時間計測手段の計測結果に基づいて、テ
ストモード送信側とテストモード受信側を入れ替える、
ことが望ましい。
【００２０】（２）請求項８記載の発明は、シリアルデ
ータ転送手段として受信手段と送信手段とをそれぞれ有
する第１の処理回路および第２の処理回路を備え、前記
第１の処理回路の送信手段と前記第２の処理回路の受信
手段との間、および、前記第２の処理回路の送信手段と
前記第１の処理回路の受信手段と間でデータ転送をおこ
なうシリアルデータ転送システムでの異常を検出する異
常検出方法であって、いずれか一方の処理回路をテスト
モード送信側、他方の処理回路をテストモード受信側と
設定し、テストモード送信側では送信手段からのテスト
データを通信要求信号の信号線から送信させ、テストモ
ード受信側では通信要求信号の信号線からのテストデー
タを通信許可信号の信号線に折り返し、テストモード送
信側では通信許可信号の信号線からのテストデータをデ
ータの信号線に折り返し、テストモード受信側ではデー
タの信号線からのテストデータを通信要求信号の信号線
に折り返し、テストモード送信側では通信要求信号の信
号線からのテストデータを通信許可信号の信号線に折り
返し、テストモード受信側では通信許可信号の信号線か
らのテストデータをデータの信号線に折り返し、テスト
モード送信側でデータの信号線で受信したテストデータ
を受信手段に導くと共に、送信したテストデータと受信
したテストデータとの比較により異常検出を行う、こと
を特徴とするシリアルデータ転送システムの異常検出方
法である。
ータ転送手段として受信手段と送信手段とをそれぞれ有
する第１の処理回路および第２の処理回路を備え、前記
第１の処理回路の送信手段と前記第２の処理回路の受信
手段との間、および、前記第２の処理回路の送信手段と
前記第１の処理回路の受信手段と間でデータ転送をおこ
なうシリアルデータ転送システムでの異常を検出する異
常検出方法であって、いずれか一方の処理回路をテスト
モード送信側、他方の処理回路をテストモード受信側と
設定し、テストモード送信側では送信手段からのテスト
データを通信要求信号の信号線から送信させ、テストモ
ード受信側では通信要求信号の信号線からのテストデー
タを通信許可信号の信号線に折り返し、テストモード送
信側では通信許可信号の信号線からのテストデータをデ
ータの信号線に折り返し、テストモード受信側ではデー
タの信号線からのテストデータを通信要求信号の信号線
に折り返し、テストモード送信側では通信要求信号の信
号線からのテストデータを通信許可信号の信号線に折り
返し、テストモード受信側では通信許可信号の信号線か
らのテストデータをデータの信号線に折り返し、テスト
モード送信側でデータの信号線で受信したテストデータ
を受信手段に導くと共に、送信したテストデータと受信
したテストデータとの比較により異常検出を行う、こと
を特徴とするシリアルデータ転送システムの異常検出方
法である。
【００２１】この発明では、テストモード送信側となる
一方の処理回路から送信されたテストデータは、テスト
モード受信側となる他方の処理回路との間で折り返さ
れ、全ての信号線を経由して循環してからテストモード
送信側となる一方の処理回路に戻る。
一方の処理回路から送信されたテストデータは、テスト
モード受信側となる他方の処理回路との間で折り返さ
れ、全ての信号線を経由して循環してからテストモード
送信側となる一方の処理回路に戻る。
【００２２】これにより、２本以上の信号線を必要とす
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。
【００２３】このため、ＣＰＵや処理プログラムに負担
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。
【００２４】
【発明の実施の形態】以下に、本発明の実施の形態例を
詳細に説明する。図１は本発明の実施の形態例のシリア
ルデータ転送システムの基本的な詳細構成を示すブロッ
ク図である。また、図２はシリアルデータ転送システム
の基本的な概略構成を示すブロック図である。
詳細に説明する。図１は本発明の実施の形態例のシリア
ルデータ転送システムの基本的な詳細構成を示すブロッ
ク図である。また、図２はシリアルデータ転送システム
の基本的な概略構成を示すブロック図である。
【００２５】ここでは、シリアルデータ転送回路１００
とシリアルデータ転送回路２００とから構成されるシリ
アルデータ転送システムの一例を示す。まず、図２によ
り、全体の概略構成を説明する。
とシリアルデータ転送回路２００とから構成されるシリ
アルデータ転送システムの一例を示す。まず、図２によ
り、全体の概略構成を説明する。
【００２６】本実施の形態例では、シリアルデータ転送
回路１００とシリアルデータ転送回路２００とは略同一
の回路構成になっており、シリアルデータ転送回路１０
０、シリアルデータ転送回路２００は、それぞれ独立し
た処理回路であり、ＡＳＩＣ等の半導体集積回路などで
構成される。そして、それぞれ、データ送信を行う送信
手段１１０，２１０、データ受信を行う受信手段１２
０，２２０、送受信以外の各種の機能を実現するための
別機能回路１９０，２９０を備えている。
回路１００とシリアルデータ転送回路２００とは略同一
の回路構成になっており、シリアルデータ転送回路１０
０、シリアルデータ転送回路２００は、それぞれ独立し
た処理回路であり、ＡＳＩＣ等の半導体集積回路などで
構成される。そして、それぞれ、データ送信を行う送信
手段１１０，２１０、データ受信を行う受信手段１２
０，２２０、送受信以外の各種の機能を実現するための
別機能回路１９０，２９０を備えている。
【００２７】つぎに、図１を参照して送受信に関する詳
細な回路構成を説明する。この図１では、シリアルデー
タ転送回路１００とシリアルデータ転送回路２００とは
同一の回路構成になっている場合を示している。なお、
シリアルデータ転送回路１００、シリアルデータ転送回
路２００は、それぞれ独立した処理回路であり、ＡＳＩ
Ｃ等の半導体集積回路などで構成される。
細な回路構成を説明する。この図１では、シリアルデー
タ転送回路１００とシリアルデータ転送回路２００とは
同一の回路構成になっている場合を示している。なお、
シリアルデータ転送回路１００、シリアルデータ転送回
路２００は、それぞれ独立した処理回路であり、ＡＳＩ
Ｃ等の半導体集積回路などで構成される。
【００２８】まず、シリアルデータ転送回路１００の内
部構成について説明する。なお、シリアルデータ転送回
路２００については、シリアルデータ転送回路１００と
同一構成であるので詳細説明は省略する。
部構成について説明する。なお、シリアルデータ転送回
路２００については、シリアルデータ転送回路１００と
同一構成であるので詳細説明は省略する。
【００２９】なお、この実施の形態例の説明では、シリ
アルデータ転送回路１００がテストモード送信側となる
一方の処理回路、シリアルデータ転送回路２００がテス
トモード受信側となる他方の処理回路、となっている場
合を例にして説明を行う。
アルデータ転送回路１００がテストモード送信側となる
一方の処理回路、シリアルデータ転送回路２００がテス
トモード受信側となる他方の処理回路、となっている場
合を例にして説明を行う。
【００３０】送信手段１１０は、通常時には通信要求信
号（RTS）をSREQ端子より送信し、これに対する通信許
可信号（CTS）をSACK端子で相手側より受信した場合
に、送信データ（TxD）をSDATA端子より送信するもので
ある。なお、本実施の形態例の特徴として、テストモー
ド時には送信手段１１０内のテストデータ送信部１１１
よりテストデータの送信を行う。
号（RTS）をSREQ端子より送信し、これに対する通信許
可信号（CTS）をSACK端子で相手側より受信した場合
に、送信データ（TxD）をSDATA端子より送信するもので
ある。なお、本実施の形態例の特徴として、テストモー
ド時には送信手段１１０内のテストデータ送信部１１１
よりテストデータの送信を行う。
【００３１】受信手段１２０は、通常時には通信要求信
号（RTS）をMREQ端子で受信した場合にこれに対する通
信許可信号（CTS）をMACK端子より送信し、相手側から
の送信データを受信データ（RxD）としてMDATA端子で受
信するものである。なお、本実施の形態例の特徴とし
て、テストモード時には受信手段１２０内のテストデー
タ比較部１２１で受信したテストデータの比較を行う。
号（RTS）をMREQ端子で受信した場合にこれに対する通
信許可信号（CTS）をMACK端子より送信し、相手側から
の送信データを受信データ（RxD）としてMDATA端子で受
信するものである。なお、本実施の形態例の特徴とし
て、テストモード時には受信手段１２０内のテストデー
タ比較部１２１で受信したテストデータの比較を行う。
【００３２】１３１はテストモードの設定とテストモー
ド送信側かテストモード受信側かを処理回路に知らせる
ためのモード信号を受けて、その結果を送信手段１１０
と受信手段１２０とに伝達する論理回路である。なお、
この実施の形態例では、テストＡ＝Ｌで通常モード，テ
ストＡ＝Ｈでテストモードになり、テストＡ＝Ｈ，テス
トＢ＝Ｈでテストモード送信側，テストＡ＝Ｈ，テスト
Ｂ＝Ｌでテストモード受信側になる。
ド送信側かテストモード受信側かを処理回路に知らせる
ためのモード信号を受けて、その結果を送信手段１１０
と受信手段１２０とに伝達する論理回路である。なお、
この実施の形態例では、テストＡ＝Ｌで通常モード，テ
ストＡ＝Ｈでテストモードになり、テストＡ＝Ｈ，テス
トＢ＝Ｈでテストモード送信側，テストＡ＝Ｈ，テスト
Ｂ＝Ｌでテストモード受信側になる。
【００３３】１４１は第１切替手段としてのセレクタで
あり、テストモード時のテストモード送信側では送信手
段１１０からのテストデータを通信要求信号（RTS）送
出用のSREQ端子に接続された信号線から送信させ、受信
データ（RxD）用の信号線で受信したテストデータを受
信手段１２０に導く。
あり、テストモード時のテストモード送信側では送信手
段１１０からのテストデータを通信要求信号（RTS）送
出用のSREQ端子に接続された信号線から送信させ、受信
データ（RxD）用の信号線で受信したテストデータを受
信手段１２０に導く。
【００３４】１４２は第１切替手段としてのセレクタで
あり、テストモード時にはセレクタ１４１を通過した送
信手段１１０からのテストデータを通信要求信号（RT
S）送出用のSREQ端子に接続された信号線から送信さ
せ、通常時は送信手段１１０からの通信要求信号（RT
S）をSREQ端子に接続された信号線から送信させる。
あり、テストモード時にはセレクタ１４１を通過した送
信手段１１０からのテストデータを通信要求信号（RT
S）送出用のSREQ端子に接続された信号線から送信さ
せ、通常時は送信手段１１０からの通信要求信号（RT
S）をSREQ端子に接続された信号線から送信させる。
【００３５】１４３は第２切替手段としてのセレクタで
あり、テストモード時には相手の処理回路からの通信許
可信号（CTS）受信用のSACK端子に接続された信号線で
受信されて振り分け用の論理回路１６２を通過したテス
トデータを、通常時には送信手段１１０からの送信デー
タ（TxD）を、送信データ（TxD）用のSDATA端子に接続
された信号線から送信させる。この場合、論理回路１６
２とセレクタ１４３が折り返し手段を構成している。
あり、テストモード時には相手の処理回路からの通信許
可信号（CTS）受信用のSACK端子に接続された信号線で
受信されて振り分け用の論理回路１６２を通過したテス
トデータを、通常時には送信手段１１０からの送信デー
タ（TxD）を、送信データ（TxD）用のSDATA端子に接続
された信号線から送信させる。この場合、論理回路１６
２とセレクタ１４３が折り返し手段を構成している。
【００３６】１４４は第２切替手段としてのセレクタで
あり、テストモード時には相手の処理回路からの通信要
求信号（RTS）受信用のMREQ端子に接続された信号線で
受信されて振り分け用の論理回路１６４を通過したテス
トデータを、通常時には受信手段１２０からの通信許可
信号（CTS）を、通信許可信号（CTS）用のMACK端子に接
続された信号線から送信させる。この場合、論理回路１
６４とセレクタ１４４が折り返し手段を構成している。
あり、テストモード時には相手の処理回路からの通信要
求信号（RTS）受信用のMREQ端子に接続された信号線で
受信されて振り分け用の論理回路１６４を通過したテス
トデータを、通常時には受信手段１２０からの通信許可
信号（CTS）を、通信許可信号（CTS）用のMACK端子に接
続された信号線から送信させる。この場合、論理回路１
６４とセレクタ１４４が折り返し手段を構成している。
【００３７】１６１と１６２とはテストモード時のテス
トデータと通常時の通信許可信号とを振り分ける論理回
路である。１６３と１６４とはテストモード時のテスト
データと通常時の通信要求信号とを振り分ける論理回路
である。１５１〜１５６は各端子を通過するデータを増
幅するバッファアンプである。
トデータと通常時の通信許可信号とを振り分ける論理回
路である。１６３と１６４とはテストモード時のテスト
データと通常時の通信要求信号とを振り分ける論理回路
である。１５１〜１５６は各端子を通過するデータを増
幅するバッファアンプである。
【００３８】また、テストモード受信側に設定されたシ
リアルデータ転送回路２００の各セレクタは、請求項に
おける第３切替手段を構成している。なお、以上の各セ
レクタは、印加されるテストＡまたはテストＢがＨの場
合にはＨ側の入力が出力され、印加されるテストＡまた
はテストＢがＬの場合にはＨとは逆の側の入力が出力さ
れるように構成されている。
リアルデータ転送回路２００の各セレクタは、請求項に
おける第３切替手段を構成している。なお、以上の各セ
レクタは、印加されるテストＡまたはテストＢがＨの場
合にはＨ側の入力が出力され、印加されるテストＡまた
はテストＢがＬの場合にはＨとは逆の側の入力が出力さ
れるように構成されている。
【００３９】以下、図１のシリアルデータ転送システム
のエラー検出についての動作説明を行う。ここでは、シ
リアルデータ転送回路１００にはテストＡ＝Ｈ，テスト
Ｂ＝Ｈが印加されることでテストモード送信側に設定さ
れ、シリアルデータ転送回路２００にはテストＡ＝Ｈ，
テストＢ＝Ｌが印加されることでテストモード受信側に
設定された場合を考える。
のエラー検出についての動作説明を行う。ここでは、シ
リアルデータ転送回路１００にはテストＡ＝Ｈ，テスト
Ｂ＝Ｈが印加されることでテストモード送信側に設定さ
れ、シリアルデータ転送回路２００にはテストＡ＝Ｈ，
テストＢ＝Ｌが印加されることでテストモード受信側に
設定された場合を考える。
【００４０】この場合、アンド論理の論理回路１３１に
は両入力にＨが印加されるため、その出力はＨになる。
そして、この論理回路１３１の出力Ｈがテストデータ送
信部１１１に印加されるため、テストデータ送信部１１
１はテストデータを出力する。また、この論理回路１３
１の出力Ｈがテストデータ比較部１２１に印加されるた
め、テストデータ比較部１２１はテストデータを受信し
た場合には比較を行う準備をしている。
は両入力にＨが印加されるため、その出力はＨになる。
そして、この論理回路１３１の出力Ｈがテストデータ送
信部１１１に印加されるため、テストデータ送信部１１
１はテストデータを出力する。また、この論理回路１３
１の出力Ｈがテストデータ比較部１２１に印加されるた
め、テストデータ比較部１２１はテストデータを受信し
た場合には比較を行う準備をしている。
【００４１】テストデータ送信部１１１からのテストデ
ータは、通常の送信データと同様に送信手段１１０デー
タ端子から出力される。このテストデータは、セレクタ
１４１とセレクタ１４２とを通過し（図３ア）、通信要
求信号送出用のSREQ端子に接続された信号線を経由して
シリアルデータ転送回路２００に向かう（図３イ）。
ータは、通常の送信データと同様に送信手段１１０デー
タ端子から出力される。このテストデータは、セレクタ
１４１とセレクタ１４２とを通過し（図３ア）、通信要
求信号送出用のSREQ端子に接続された信号線を経由して
シリアルデータ転送回路２００に向かう（図３イ）。
【００４２】シリアルデータ転送回路１００からの通信
要求信号受信用のMREQ端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路２６４を通過し、セレクタ２４４で折り返
されて（図３ウ）、通信許可信号用のMACK端子に接続さ
れた信号線から再びシリアルデータ転送回路１００に向
けて送信される（図３エ）。
要求信号受信用のMREQ端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路２６４を通過し、セレクタ２４４で折り返
されて（図３ウ）、通信許可信号用のMACK端子に接続さ
れた信号線から再びシリアルデータ転送回路１００に向
けて送信される（図３エ）。
【００４３】シリアルデータ転送回路２００からの通信
許可信号受信用のSACK端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路１６２を通過し、セレクタ１４３で折り返
されて（図３オ）、送信データ用のSDATA端子に接続さ
れた信号線から再びシリアルデータ転送回路２００に向
けて送信される（図３カ）。
許可信号受信用のSACK端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路１６２を通過し、セレクタ１４３で折り返
されて（図３オ）、送信データ用のSDATA端子に接続さ
れた信号線から再びシリアルデータ転送回路２００に向
けて送信される（図３カ）。
【００４４】シリアルデータ転送回路１００からの送信
データ用のMDATA端子に接続された信号線で受信された
テストデータは、セレクタ２４１とセレクタ２４２とで
折り返されて（図３キ）、通信要求信号用のSREQ端子に
接続された信号線から再びシリアルデータ転送回路１０
０に向けて送信される（図３ク）。
データ用のMDATA端子に接続された信号線で受信された
テストデータは、セレクタ２４１とセレクタ２４２とで
折り返されて（図３キ）、通信要求信号用のSREQ端子に
接続された信号線から再びシリアルデータ転送回路１０
０に向けて送信される（図３ク）。
【００４５】シリアルデータ転送回路２００からの通信
要求信号受信用のMREQ端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路１６４を通過し、セレクタ１４４で折り返
されて（図３ケ）、通信許可信号用のMACK端子に接続さ
れた信号線から再びシリアルデータ転送回路２００に向
けて送信される（図３コ）。
要求信号受信用のMREQ端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路１６４を通過し、セレクタ１４４で折り返
されて（図３ケ）、通信許可信号用のMACK端子に接続さ
れた信号線から再びシリアルデータ転送回路２００に向
けて送信される（図３コ）。
【００４６】シリアルデータ転送回路１００からの通信
許可信号受信用のSACK端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路２６２を通過し、セレクタ２４３で折り返
されて（図３サ）、送信データ用のSDATA端子に接続さ
れた信号線から再びシリアルデータ転送回路１００に向
けて送信される（図３シ）。
許可信号受信用のSACK端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路２６２を通過し、セレクタ２４３で折り返
されて（図３サ）、送信データ用のSDATA端子に接続さ
れた信号線から再びシリアルデータ転送回路１００に向
けて送信される（図３シ）。
【００４７】シリアルデータ転送回路２００からの送信
データ用のMDATA端子に接続された信号線で受信された
テストデータは、セレクタ２４１は通過せず、受信手段
１２０のデータ端子で受信される（図３ス）。
データ用のMDATA端子に接続された信号線で受信された
テストデータは、セレクタ２４１は通過せず、受信手段
１２０のデータ端子で受信される（図３ス）。
【００４８】すなわち、シリアルデータ転送回路１００
から送信されたテストデータが、シリアル転送に使用さ
れる全ての信号線を循環して再びシリアルデータ転送回
路１００に戻ってくる。
から送信されたテストデータが、シリアル転送に使用さ
れる全ての信号線を循環して再びシリアルデータ転送回
路１００に戻ってくる。
【００４９】この時点で、テストデータ比較部１２１に
おいて、送信手段１１０から送信したテストデータと、
循環して受信手段１２０に届いたテストデータとの内容
の比較を行う。
おいて、送信手段１１０から送信したテストデータと、
循環して受信手段１２０に届いたテストデータとの内容
の比較を行う。
【００５０】このようにして比較を行った結果、送信し
たテストデータと受信したテストデータとが一致すれば
信号線は正常である（異常なし）と判定する。この場合
には、テストモードを終了して通常モードに移行すれば
よい。
たテストデータと受信したテストデータとが一致すれば
信号線は正常である（異常なし）と判定する。この場合
には、テストモードを終了して通常モードに移行すれば
よい。
【００５１】また、比較結果が一致しなければ、いずれ
かの信号線に異常有りと判定する。なお、異常有りの場
合には、その結果をシステムのＣＰＵや表示手段などに
伝達することが望ましい。
かの信号線に異常有りと判定する。なお、異常有りの場
合には、その結果をシステムのＣＰＵや表示手段などに
伝達することが望ましい。
【００５２】また、シリアルデータ転送回路１００内に
時間計測手段（図示せず）を備えておいて、テストデー
タを送信してから、テストデータを受信するまでの時間
間隔の値により異常検出を行うことも可能である。これ
により、未結線を検出できる。なお、比較結果が一致し
ない場合の異常とテストデータが戻ってこない異常とを
区別してＣＰＵや表示手段に伝達することが望ましい。
時間計測手段（図示せず）を備えておいて、テストデー
タを送信してから、テストデータを受信するまでの時間
間隔の値により異常検出を行うことも可能である。これ
により、未結線を検出できる。なお、比較結果が一致し
ない場合の異常とテストデータが戻ってこない異常とを
区別してＣＰＵや表示手段に伝達することが望ましい。
【００５３】これにより、２本以上の信号線を必要とす
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。
【００５４】このため、ＣＰＵや処理プログラムに負担
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。た
とえば、処理回路をＡＳＩＣ等の集積回路とした場合、
集積回路自体に比較的簡単なテスト回路を搭載すること
で、製品本体のコストアップや部品点数増加はない。
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。た
とえば、処理回路をＡＳＩＣ等の集積回路とした場合、
集積回路自体に比較的簡単なテスト回路を搭載すること
で、製品本体のコストアップや部品点数増加はない。
【００５５】なお、テストデータとしては、図４に示す
ようなスタートビットとストップビットを備えた１バイ
トデータ、あるいは、ブロック転送（１バイトデータを
数バイトと順番に連続して転送し、この場合は最初の１
バイト目にテストデータであることを示す情報にする）
として、受信したテストデータをテストデータ比較部１
２１において偶発的な一致により異常なしとの判断がく
だされないようにすることが望ましい。
ようなスタートビットとストップビットを備えた１バイ
トデータ、あるいは、ブロック転送（１バイトデータを
数バイトと順番に連続して転送し、この場合は最初の１
バイト目にテストデータであることを示す情報にする）
として、受信したテストデータをテストデータ比較部１
２１において偶発的な一致により異常なしとの判断がく
だされないようにすることが望ましい。
【００５６】また、テストＡとテストＢとを切り替え
て、テストモード送信側とテストモード受信側とを逆に
することも可能である。また、各シリアルデータ転送回
路間の配線数が奇数の場合は、シリアルデータ転送回路
１００が送信側になり１往復チェックし、その後シリア
ルデータ転送回路２００が送信側になり１往復チェック
すればよい。これにより、２重にチェックする配線が存
在することになるが、奇数の信号線についてもテストが
可能になる。
て、テストモード送信側とテストモード受信側とを逆に
することも可能である。また、各シリアルデータ転送回
路間の配線数が奇数の場合は、シリアルデータ転送回路
１００が送信側になり１往復チェックし、その後シリア
ルデータ転送回路２００が送信側になり１往復チェック
すればよい。これにより、２重にチェックする配線が存
在することになるが、奇数の信号線についてもテストが
可能になる。
【００５７】また、いずれか一方からのテストにより異
常が検出されなかった場合に、テストモード送信側とテ
ストモード受信側を入れ替える、ことも望ましい。さら
に、時間計測手段を備え、前記モード設定手段は、前記
時間計測手段の計測結果に基づいて、テストモード送信
側とテストモード受信側を入れ替える、ことも望まし
い。これらの場合、テストモード送信側になる場合に
は、時間計測に一定のマージンを持たせることが望まし
い。
常が検出されなかった場合に、テストモード送信側とテ
ストモード受信側を入れ替える、ことも望ましい。さら
に、時間計測手段を備え、前記モード設定手段は、前記
時間計測手段の計測結果に基づいて、テストモード送信
側とテストモード受信側を入れ替える、ことも望まし
い。これらの場合、テストモード送信側になる場合に
は、時間計測に一定のマージンを持たせることが望まし
い。
【００５８】なお、以上の動作で、システムの電源投入
時から一定時間はテストモードの設定を行う、ことが望
ましい。これにより、電源投入のたびに自動的に信号線
のテストが可能になる。そして、一定時間経過後に通常
モードに移行させる。
時から一定時間はテストモードの設定を行う、ことが望
ましい。これにより、電源投入のたびに自動的に信号線
のテストが可能になる。そして、一定時間経過後に通常
モードに移行させる。
【００５９】また、シリアルデータ転送回路１００とシ
リアルデータ転送回路２００とで電源投入のタイミング
が異なる場合には、テストモード送信側でマージンを考
えて、一定時間経過後にテストデータの送信を開始する
ことが望ましい。
リアルデータ転送回路２００とで電源投入のタイミング
が異なる場合には、テストモード送信側でマージンを考
えて、一定時間経過後にテストデータの送信を開始する
ことが望ましい。
【００６０】なお、以上の各場合に、時間計測手段を持
たない場合には、外部に切替指示手段を設けることで対
処することができる。また、以上の各場合に、信号線の
配線が交差していてテストデータ送信部１１１からの送
信データがテストデータ比較部１２１に届いてしまう場
合には、異常を検知することができない。このような異
常を検知するためには、テストデータを１往復ずつ順番
にチェックできるような形のセレクタを設ければよい。
この場合には、１往復で異常がなければ、次の１往復、
あるいは最初の１往復と次の１往復とを加えた２往復、
というようにすればよい。
たない場合には、外部に切替指示手段を設けることで対
処することができる。また、以上の各場合に、信号線の
配線が交差していてテストデータ送信部１１１からの送
信データがテストデータ比較部１２１に届いてしまう場
合には、異常を検知することができない。このような異
常を検知するためには、テストデータを１往復ずつ順番
にチェックできるような形のセレクタを設ければよい。
この場合には、１往復で異常がなければ、次の１往復、
あるいは最初の１往復と次の１往復とを加えた２往復、
というようにすればよい。
【００６１】以上のような本実施の形態例により、各種
の機器において、複数の処理回路，複数の回路基板，複
数の半導体集積回路などが存在していて、それらの間で
データ転送を行う場合に、配線上のさまざまな検証が可
能になる。
の機器において、複数の処理回路，複数の回路基板，複
数の半導体集積回路などが存在していて、それらの間で
データ転送を行う場合に、配線上のさまざまな検証が可
能になる。
【００６２】配線が切れている この場合、送信側からのテストデータがいっまで経って
も、送信側のテストデータ比較部に送られてこないこと
になる。受信する際にはスタートビットを検出してから
データを読み取るので、スタートビットがなければ、配
線が切れているなどの配線ミスがあることになる。
も、送信側のテストデータ比較部に送られてこないこと
になる。受信する際にはスタートビットを検出してから
データを読み取るので、スタートビットがなければ、配
線が切れているなどの配線ミスがあることになる。
【００６３】配線が交差している この場合、図１の回路であるとテストモード送信側から
のテストデータはテストデータ比較部１２１に戻ってく
ることになる。よって上述したように１往復ずつチェッ
クするセレクタを設けることにより交差しているという
異常も検出可能になる。
のテストデータはテストデータ比較部１２１に戻ってく
ることになる。よって上述したように１往復ずつチェッ
クするセレクタを設けることにより交差しているという
異常も検出可能になる。
【００６４】配線上の部品定数ミス たとえば、コンデンサの定数を間違え、信号波形が読み
取れないほど鈍ってしまっている（信号劣化）場合、テ
ストモード送信側が自分自身で出力したテストデータを
読み取れなくなり、テストデータ比較部１２１でエラー
となる。逆に、テストデータ比較部１２１で一致が確認
できれば、配線上の部品定数は送受信に関して問題ない
範囲であると判断することができる。
取れないほど鈍ってしまっている（信号劣化）場合、テ
ストモード送信側が自分自身で出力したテストデータを
読み取れなくなり、テストデータ比較部１２１でエラー
となる。逆に、テストデータ比較部１２１で一致が確認
できれば、配線上の部品定数は送受信に関して問題ない
範囲であると判断することができる。
【００６５】
【発明の効果】以上詳細に説明したように、以下のよう
な効果が得られる。本発明では、テストモード送信側と
なる一方の処理回路から送信されたテストデータは、テ
ストモード受信側となる他方の処理回路との間で折り返
され、全ての信号線を経由して循環してからテストモー
ド送信側となる一方の処理回路に戻る。
な効果が得られる。本発明では、テストモード送信側と
なる一方の処理回路から送信されたテストデータは、テ
ストモード受信側となる他方の処理回路との間で折り返
され、全ての信号線を経由して循環してからテストモー
ド送信側となる一方の処理回路に戻る。
【００６６】これにより、２本以上の信号線を必要とす
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。
【００６７】このため、ＣＰＵや処理プログラムに負担
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。た
とえば、処理回路をＡＳＩＣ等の集積回路とした場合、
集積回路自体に比較的簡単なテスト回路を搭載すること
で、製品本体のコストアップや部品点数増加はない。
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。た
とえば、処理回路をＡＳＩＣ等の集積回路とした場合、
集積回路自体に比較的簡単なテスト回路を搭載すること
で、製品本体のコストアップや部品点数増加はない。
【図１】本発明の実施の形態例のシリアルデータ転送シ
ステムの構成や接続状態を示す機能ブロック図である。
ステムの構成や接続状態を示す機能ブロック図である。
【図２】本発明の実施の形態例のシリアルデータ転送シ
ステムの構成や接続状態を示す機能ブロック図である。
ステムの構成や接続状態を示す機能ブロック図である。
【図３】本発明の実施の形態例のシリアルデータ転送シ
ステムの動作状態を示す機能ブロック図である。
ステムの動作状態を示す機能ブロック図である。
【図４】本発明の実施の形態例で使用するテストデータ
の様子を模式的に示す説明図である。
の様子を模式的に示す説明図である。
１００ シリアルデータ転送回路 １１０ 送信手段 １１１ テストデータ送信部 １２０ 受信手段 １２１ テストデータ比較部 ２００ シリアルデータ転送回路 ２１０ 送信手段 ２１１ テストデータ送信部 ２２０ 受信手段 ２２１ テストデータ比較部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B083 AA04 BB06 CC06 DD09 DD10 DD11 DD14 EE11 EE16 GG08 GG09 5K035 AA02 AA04 EE02 GG02 GG06
Claims (8)
- 【請求項１】 シリアルデータ転送手段として受信手段
と送信手段とをそれぞれ有する第１の処理回路および第
２の処理回路を備え、前記第１の処理回路の送信手段と
前記第２の処理回路の受信手段との間、および、前記第
２の処理回路の送信手段と前記第１の処理回路の受信手
段と間でデータ転送をおこなうシリアルデータ転送シス
テムにおいて、 テストモード送信側となる一方の処理回路に、 送信手段からのテストデータを通信要求信号の信号線か
ら送信させ、受信データの信号線で受信したテストデー
タを前記受信手段に導く第１切替手段と、 通信許可信号の信号線からのテストデータを送信データ
の信号線に折り返し、通信要求信号の信号線からのテス
トデータを通信許可信号の信号線に折り返す第２切替手
段と、 各信号線を循環して受信したテストデータにより異常検
出を行う検出手段と、を設け、 テストモード受信側となる他方の処理回路に、 通信要求信号の信号線からのテストデータを通信許可信
号の信号線に折り返し、受信データの信号線からのテス
トデータを通信要求信号の信号線に折り返し、通信許可
信号の信号線からのテストデータを送信データの信号線
に折り返す第３切替手段、を設ける、ことを特徴とする
シリアルデータ転送システム。 - 【請求項２】 前記検出手段は、送信したテストデータ
と受信したテストデータとの比較により異常検出を行
う、ことを特徴とする請求項１記載のシリアルデータ転
送システム。 - 【請求項３】 前記検出手段は、テストデータを送信し
てから、テストデータを受信するまでの時間間隔により
異常検出を行う、ことを特徴とする請求項１または請求
項２のいずれかに記載のシリアルデータ転送システム。 - 【請求項４】 テストモードに設定するモード設定手段
と、 テストモードに設定されているかを判別するモード判別
手段を備え、 前記モード判別手段の判別結果により、前記第１切替手
段，前記第２切替手段および前記第３切替手段の信号伝
達状態が切り替わる、ことを特徴とする請求項１乃至請
求項３のいずれかに記載のシリアルデータ転送システ
ム。 - 【請求項５】 前記モード設定手段は、システムの電源
投入時から一定時間はテストモードの設定を行う、こと
を特徴とする請求項４記載のシリアルデータ転送システ
ム。 - 【請求項６】 前記モード設定手段は、前記検出手段に
より異常が検出されなかった場合に、テストモード送信
側とテストモード受信側を入れ替える、ことを特徴とす
る請求項１乃至請求項５のいずれかに記載のシリアルデ
ータ転送システム。 - 【請求項７】 時間計測手段を備え、 前記モード設定手段は、前記時間計測手段の計測結果に
基づいて、テストモード送信側とテストモード受信側を
入れ替える、ことを特徴とする請求項１乃至請求項５の
いずれかに記載のシリアルデータ転送システム。 - 【請求項８】 シリアルデータ転送手段として受信手段
と送信手段とをそれぞれ有する第１の処理回路および第
２の処理回路を備え、前記第１の処理回路の送信手段と
前記第２の処理回路の受信手段との間、および、前記第
２の処理回路の送信手段と前記第１の処理回路の受信手
段と間でデータ転送をおこなうシリアルデータ転送シス
テムでの異常を検出する異常検出方法であって、 いずれか一方の処理回路をテストモード送信側、他方の
処理回路をテストモード受信側と設定し、 テストモード送信側では送信手段からのテストデータを
通信要求信号の信号線から送信させ、 テストモード受信側では通信要求信号の信号線からのテ
ストデータを通信許可信号の信号線に折り返し、 テストモード送信側では通信許可信号の信号線からのテ
ストデータをデータの信号線に折り返し、 テストモード受信側ではデータの信号線からのテストデ
ータを通信要求信号の信号線に折り返し、 テストモード送信側では通信要求信号の信号線からのテ
ストデータを通信許可信号の信号線に折り返し、 テストモード受信側では通信許可信号の信号線からのテ
ストデータをデータの信号線に折り返し、 テストモード送信側でデータの信号線で受信したテスト
データを受信手段に導くと共に、送信したテストデータ
と受信したテストデータとの比較により異常検出を行
う、ことを特徴とするシリアルデータ転送システムの異
常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22827499A JP3600480B2 (ja) | 1999-08-12 | 1999-08-12 | シリアルデータ転送システムおよび異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22827499A JP3600480B2 (ja) | 1999-08-12 | 1999-08-12 | シリアルデータ転送システムおよび異常検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001051912A true JP2001051912A (ja) | 2001-02-23 |
| JP3600480B2 JP3600480B2 (ja) | 2004-12-15 |
Family
ID=16873920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22827499A Expired - Fee Related JP3600480B2 (ja) | 1999-08-12 | 1999-08-12 | シリアルデータ転送システムおよび異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3600480B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008310389A (ja) * | 2007-06-12 | 2008-12-25 | Omron Corp | Ｉｏユニット |
| JP4869234B2 (ja) * | 2005-08-26 | 2012-02-08 | パナソニック株式会社 | 信号ソース装置 |
-
1999
- 1999-08-12 JP JP22827499A patent/JP3600480B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4869234B2 (ja) * | 2005-08-26 | 2012-02-08 | パナソニック株式会社 | 信号ソース装置 |
| JP2008310389A (ja) * | 2007-06-12 | 2008-12-25 | Omron Corp | Ｉｏユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3600480B2 (ja) | 2004-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10340212A (ja) | クロック同期バス上の障害を分離する方法 | |
| JPS63275241A (ja) | 制御リンク | |
| EP0729101A1 (en) | Synchronization error detection of lock step operated circuits | |
| JP2001051912A (ja) | シリアルデータ転送システムおよび異常検出方法 | |
| JP4953005B2 (ja) | 半導体試験装置 | |
| JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
| JP3473951B2 (ja) | データ処理装置およびシステム | |
| JP2002366505A (ja) | 実装位置検出方法及び装置 | |
| US6553519B1 (en) | Method for detecting signal transfer errors in near real time in a digital system | |
| JP2979814B2 (ja) | シリアルデータ転送装置 | |
| JP2573651B2 (ja) | 信号処理装置 | |
| KR930006894B1 (ko) | 전자 교환기의 신호단말그룹 정합회로 | |
| JP3472891B2 (ja) | 制御通信システム | |
| JP2002011927A (ja) | 画像形成装置およびオプション機器ならびに配線異常検出方法 | |
| KR930006862B1 (ko) | 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로 | |
| KR930006863B1 (ko) | 데이터 수신버스 감시회로 | |
| JPH11338594A (ja) | 接触不良検出回路 | |
| KR950009583B1 (ko) | 엠에스엑스 컴퓨터 네트웍에서 전송라인의 상태를 검사하여 충돌을 인식하는 방법 | |
| JPH06274360A (ja) | エラーチェック回路 | |
| JP2001331384A (ja) | パッケージ間通信障害検出システム及びその方法 | |
| JPH02173852A (ja) | バス診断装置 | |
| JP2919366B2 (ja) | バス障害処理方式 | |
| JP2746144B2 (ja) | 選択系監視システム | |
| JPH0983548A (ja) | 衝突検出装置 | |
| JP3488250B2 (ja) | シリアルデータ通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |