JP2001025148A - 保護継電器 - Google Patents

Abstract

(57)【要約】 【課題】 保護継電器の動作試験にかかる時間の短縮及
び試験設備の経費節減。 【解決手段】 入力トランス群１によりレベル変換され
たアナログ信号はアナログフィルタ２にて高周波成分の
除去が行われ、サンプルホールド回路３、マルチプレク
サ４及びＡ／Ｄ変換器５にてデジタル信号に変換され、
メモリ６に電圧、電力データとして格納される。ＣＰＵ
７はＦＩＦＯメモリ６に格納してある電圧、電力データ
をＲＡＭ８へ転送する。ＣＰＵ７は整定値メモリ10から
読み出した整定値と、電力系統の入力信号から演算処理
した結果とを比較し、リレー動作判定を行う。更にま
た、ＣＰＵ７はテスト回路11と接続しており、保護継電
器の動作状況を表す種々のステータス信号をテスト回路
11へ与えるべくなしてあって、テスト回路11はテストス
イッチ（図示せず）によるテストスイッチＯＮ信号に応
じて処理を開始し、また一つのアナログフィルタ２へ所
定のテスト信号を与える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、異常状態を検知し
たときに所要の電力系統の切り離しを行う保護継電器、
特に切り離し動作の試験を行う構成に特徴を有する保護
継電器に関する。

【０００２】

【従来の技術】保護継電器は、電力系統に短絡または接
地などの事故が発生した場合、または系統に悪影響を与
えるような異常運転が行われた場合、このような異常状
態を検知し、その部分を速やかに系統から切り離すため
の装置である。このような保護継電器の動作試験は、事
故が発生した状況を模擬した周期性信号（以下、事故波
形という）を波形合成によって作り出して、これを前記
保護継電器に与えることによってなされる。

【０００３】特開昭60−51409 号公報において提案され
ている事故波形発生器およびそれを用いた継電器自動試
験装置は、予め記憶してある複数の波形に基づいて事故
波形を合成することで、動作試験の都度、手動で事故波
形の合成及び調整を行うことの煩雑さを解消し、動作試
験の実施を容易にすることを目的とする。

【０００４】図４は前記事故波形発生器の構成を示すブ
ロック図である。図において31は中央制御部である。中
央制御部31は波形をデジタル量で記憶する記憶部32と、
記憶部32からデータを呼び出すためのアドレス及び制御
信号を発生するアドレス発生部33と、アドレス発生部33
に開始アドレスを与えるアドレス設定部34及び35と、ア
ドレス発生部33から出力されるアドレスが予め設定され
た値になったときにアドレス設定部35へ制御信号を与え
るアドレス比較部36と、アドレス発生部33から出力され
るアドレスが予め設定された値になったときに中央制御
部31へ制御信号を与えるアドレス検出部37と、与えられ
たアナログ量を動作試験に必要なレベルにまで増幅する
増幅部38とを制御用バス39によって接続してある。

【０００５】記憶部32は、事故前の定常状態と対応する
第１波形と、事故中の過渡状態と対応する第２波形と、
事故後の定常状態と対応する第３波形とからなる事故波
形のうち、第１波形の１周期分と第２波形の全体と第３
波形の１周期分とを夫々記憶している。アドレス発生部
33は、データの読み出しを指令する読み出し信号及び所
要の波形と対応するアドレスを記憶部32へ順次与えて、
各種波形を出力させる。

【０００６】アドレス設定部35には読み出すべき領域の
先頭と対応するアドレスが予め設定してあって、アドレ
ス設定部35は一致信号を与えられたときアドレス発生部
33へ前記アドレスを設定する。またアドレス比較部36に
は読み出すべき領域の末尾と対応するアドレスが予め設
定してあって、このアドレスとアドレス発生部33より発
生されたアドレスとが一致するとき、一致信号をアドレ
ス設定部35へ与えて、アドレスの初期化を行わせる。す
なわち、タイマ割り込みなどによる事故波形の発生指令
が与えられるまで、同一の波形が繰り返し出力される。
アドレス設定部34には、事故波形の発生指令が与えられ
たときにアドレス発生部33へ設定すべきアドレスが予め
設定してある。

【０００７】また記憶部32は、与えられるデジタル量に
応じたアナログ量を出力するＤ／Ａ変換部40と接続して
あって、またＤ／Ａ変換部40はアナログ量を増幅部38へ
与えるべくなしてある。すなわち、記憶部32より出力さ
れたデジタル量の第１波形，第２波形及び第３波形は、
Ｄ／Ａ変換部40によりアナログ量に変換され、また増幅
部38により増幅されてアナログ出力信号41として出力さ
れ、被試験継電器へ印可される。

【０００８】

【発明が解決しようとする課題】前記事故波形発生器を
用いて動作試験を行う場合、事故波形発生器と被試験継
電器との結線作業が必要であるから、試験時間の短縮に
は限界があった。また、過電圧応動，過電流応動及び地
絡応動の各試験項目に応じて、夫々別個の試験装置が用
いられており、このために試験設備の費用が嵩むという
問題があった。

【０００９】本発明は斯かる事情に鑑みてなされたもの
であって、試験装置と被試験継電器との結線作業を不要
にすることで試験時間の短縮を図り、また試験設備の費
用の低減を可能にする保護継電器の提供を目的とする。

【００１０】

【課題を解決するための手段】本発明に係る保護継電機
はアナログ信号の高周波成分を除去するアナログフィル
タと、該アナログフィルタから出力されたアナログ信号
をデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変
換器から出力されたデジタル信号に基づいて、保護対象
の保護動作を制御し、また該保護動作の動作状況を表す
ステータス信号を出力する制御回路と、保護対象におけ
る事故発生の状況を模擬したデジタル信号を生成する手
段と、前記デジタル信号をアナログ信号に変換するＤ／
Ａ変換器とを備え、該Ｄ／Ａ変換器から出力されたアナ
ログ信号を前記アナログフィルタへ与えるべくなしたこ
とを特徴とする。

【００１１】

【発明の実施の形態】図１は本発明に係る保護継電器の
構成を示すブロック図である。図において、12はサンプ
リングクロック発生回路であって、後述するサンプルホ
ールド回路3,3,…,3のためのサンプリング周波数（周
期）、マルチプレクサ４の切り替え信号、Ａ／Ｄ変換器
５の制御信号及びＦＩＦＯメモリ６の制御信号といっ
た、各信号の発生を制御する。また、後述するＣＰＵ７
との信号の授受を行うべくなしてある。サンプリング周
波数は、この１／２以上の周波数成分については正しい
値を再現できない（サンプリング定理）ことに基づい
て、またＣＰＵ７の演算処理能力及びＣＰＵ７にて実行
されるリレー演算アルゴリズムのデータ処理の簡便さか
ら系統周波数の電気角15°に設定してある。

【００１２】１は複数の絶縁トランスを用いてなる入力
トランス群であって、保護すべき複数の電力系統、即ち
１チャネルからｎチャネルまでの各電力系統と保護継電
器の系統とを絶縁し、かつ、各電力系統の電圧、電流値
が最大となるとき、これらからの交流入力信号を後段に
配置してある後述のＡ／Ｄ変換器５のフルスケールに適
した値に降圧してアナログフィルタ2,2,…,2へ夫々与え
る。例えば、ＣＴ（変流）回路では電力系統からの入力
信号を１／20に降圧することにより、Ａ／Ｄ変換器５の
最大設定電流値８Ａの20倍（８×20＝160 Ａ）の入力信
号を許容するように設定してある。

【００１３】アナログフィルタ2,2,…,2は、与えられた
信号の折り返し周波数（サンプリング周波数の１／２）
以上の高周波成分を除去して、交流入力信号のチャネル
毎に設けたサンプルホールド回路3,3,…,3へ与える。サ
ンプルホールド回路3,3,…,3は各々へ与えられたアナロ
グ信号を所定のサンプリング周期にて一斉に保持する。
各サンプルホールド回路3,3,…,3に保持されたデータは
マルチプレクサ４によって所定のタイミングで１チャネ
ルからｎチャネルまで逐次切り換えられ、この後段に配
置してあるＡ／Ｄ変換器５にて逐次処理される。Ａ／Ｄ
変換器５には許容動作値誤差、リレー動作スピード等の
仕様の要求から12ビット逐次変換型Ａ／Ｄ変換器を用い
ている。Ａ／Ｄ変換器５は与えられた交流入力信号をデ
ジタル信号に変換してＦＩＦＯメモリ（バッファ）６へ
与える。

【００１４】ＦＩＦＯメモリ６は一回に読み出される分
量のデータが蓄積されたときに、ＣＰＵ７へ割り込み信
号を与えるべくなしてある。ＣＰＵ７は基本クロックの
１／４周期で演算を実行しており、前記割り込み信号を
受けてＦＩＦＯメモリ６に格納してあるデジタル信号を
ＲＡＭ８へ転送する。ＲＡＭ８はまた、プログラム実行
時のワークメモリとしても用いられる。

【００１５】またＣＰＵ７は、リレーの保護機能を実現
するために計算式及び処理手順並びに固定のデータを記
録するためのＲＯＭ９及びリレー動作判定の基準となる
整定値を記憶するための整定値メモリ10と接続してい
る。整定値メモリ10は、記憶データを電気的に書き換え
ることが可能なＥＥＰＲＯＭを用いてなる。ＣＰＵ７は
整定値メモリ10から読み出した整定値と、電力系統の入
力信号から演算処理した結果とを比較し、リレー動作判
定を行う。判定の結果、電力系統の保護動作を行う場合
はトリップ信号を出力する。

【００１６】更にまた、ＣＰＵ７はテスト回路11と接続
しており、保護継電器の動作状況を表す種々のステータ
ス信号をテスト回路11へ与えるべくなしてある。テスト
回路11はテストスイッチ（図示せず）によるテストスイ
ッチＯＮ信号に応じて処理を開始し、この処理によって
一つのアナログフィルタ２へアナログ信号にて所定のテ
スト信号を与える。

【００１７】図２はＣＰＵ７における演算処理の概念を
説明するための説明図であって、基本クロック（Ａ）及
び処理シーケンス（Ｂ）を互いに関連付けて表してい
る。ＣＰＵ７の演算処理は、１／４周期毎に起動され、
演算処理する方式でおこなう。基本クロックの１／４周
期毎に入力処理、多数の単体リレーの演算処理、シーケ
ンス制御処理（Ｉ／Ｏ制御）などを実行する。このと
き、過去１周期分のデータを用いて演算を実行する。

【００１８】演算処理について説明する。デジタル信号
に変換された電圧、電流の瞬時値データからリレーの動
作判定を行い、結果を外部に出力するまでのＣＰＵ内部
での演算処理は、概ね次に示す流れで進められる。 １．ＦＩＦＯメモリから過去６回分のサンプリングデー
タを読み込み、格納 ２．過去１周期分のデータから実効値演算処理 ３．動作判定処理 ４．タイマ演算シーケンス制御処理 各項目について、以下に詳述する。

【００１９】１．ＦＩＦＯメモリから過去６回分のサン
プリングデータを読み込み、格納 同一時刻にサンプリングされ、デジタル信号に変換され
た電圧、電流の入力データは、基本クロックの１／４周
期毎にＦＩＦＯメモリ６からＲＡＭ８へ転送され、チャ
ネル毎にサンプリング時刻単位に時系列的にならべられ
系統周波数の１周期分の長さで記憶保持する。 ２．過去１周期分のデータから実効値演算処理 格納された１周期分のデータに基づいて、実行値演算を
実施し、演算結果をＲＡＭ８に格納する。

【００２０】３．動作判定処理 実効値演算されたデータと整定値メモリ10から読み出し
た整定値とを比較し、比較結果をＲＡＭ８に格納する。 ４．タイマ演算シーケンス制御処理 リレー動作の動作次元を計測するタイマ処理について
は、基本周波数の１／４周期を基本時間単位とし、１／
４周期毎にタイマ処理プログラムが起動させられ、動作
判定処理後の動作フラグをチェックし、フラグが立って
いるとき該当タイマカウンタをカウントアップする。タ
イマカウンタが設定値までカウントアップされると最終
出力としてトリップ信号を出力する。

【００２１】図３はテスト回路11の処理手順を示すフロ
ーチャートである。テストスイッチＯＮ信号を受けたと
き、事故波形を生成し(S1)、この事故波形をアナログ変
換したテスト信号を出力する(S2)。ＣＰＵ７からステー
タス信号が与えられたか否かを判別し(S3)、与えられて
いないとき処理をＳ３に戻して、以降の手順を繰り返
す。Ｓ３において、ステータス信号が与えられていると
判別したとき、保護継電器が正常に動作しているか否か
を判定し(S4)、正常に動作しているとき、試験を終了す
るか否かを判別し(S5)、継続するとき、新たな波形パラ
メータを設定して(S6)、処理をＳ１に戻し、以降の手順
を繰り返す。Ｓ４において、正常に動作していないと判
定したとき、またはＳ５において、試験を終了すると判
別したとき、試験結果を出力し(S7)、処理を終了する。

【００２２】

【発明の効果】以上の如き本発明の保護継電器によって
は、保護継電器と、保護継電器の動作試験のための構成
とを一体にしてあるから、動作試験時に試験装置と被試
験継電器との結線作業が不要になるため、試験時間の短
縮に優れた効果を奏する。

【００２３】また過電圧応動、過電流応動及び地絡応動
の各試験項目に応じて用意していた試験設備を本発明の
保護継電器一つで賄うことが可能であるため、試験設備
の費用の低減に優れた効果を奏する。

【図面の簡単な説明】

【図１】 本発明に係る保護継電器の構成を示すブロッ
ク図である。

【図２】 本発明に係る保護継電器による演算処理の概
念を説明するための説明図である。

【図３】 本発明に係る保護継電器のテスト回路の処理
手順を示すフローチャートである。

【図４】 従来の事故波形発生器の構成を示すブロック
図である。

【符号の説明】

７ ＣＰＵ 10 整定値メモリ 11 テスト回路 12 サンプリングクロック発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 アナログ信号の高周波成分を除去するア
   ナログフィルタと、 該アナログフィルタから出力されたアナログ信号をデジ
   タル信号に変換するＡ／Ｄ変換器と、 該Ａ／Ｄ変換器から出力されたデジタル信号に基づい
   て、保護対象の保護動作を制御し、また該保護動作の動
   作状況を表すステータス信号を出力する制御回路と、 保護対象における事故発生の状況を模擬したデジタル信
   号を生成する手段と、 前記デジタル信号をアナログ信号に変換するＤ／Ａ変換
   器とを備え、該Ｄ／Ａ変換器から出力されたアナログ信
   号を前記アナログフィルタへ与えるべくなしたことを特
   徴とする保護継電器。