JP2001015923A - Method for forming via hole on multilayer printed board - Google Patents
Method for forming via hole on multilayer printed boardInfo
- Publication number
- JP2001015923A JP2001015923A JP18770699A JP18770699A JP2001015923A JP 2001015923 A JP2001015923 A JP 2001015923A JP 18770699 A JP18770699 A JP 18770699A JP 18770699 A JP18770699 A JP 18770699A JP 2001015923 A JP2001015923 A JP 2001015923A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer printed
- forming
- via hole
- hole
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多層プリント基板
にビアホールを形成するための方法に関するものであ
る。[0001] 1. Field of the Invention [0002] The present invention relates to a method for forming a via hole in a multilayer printed circuit board.
【０００２】[0002]
【従来の技術】多層プリント基板は、金属等からなり平
面回路パターンを有する導電層と、ポリマー等からなり
導電層間を電気的に絶縁する絶縁層とを交互に積み重ね
て一体化した積層体として構成されている。この多層プ
リント基板において、立体的電気回路を形成するために
ビアホールと呼ばれる電気的な導通孔が絶縁層に設けら
れ、導電層間が電気的に接続される。2. Description of the Related Art A multilayer printed circuit board is formed as a laminated body in which a conductive layer made of metal or the like and having a planar circuit pattern and an insulating layer made of polymer or the like and electrically insulating the conductive layers are alternately stacked and integrated. Have been. In this multilayer printed circuit board, an electrically conductive hole called a via hole is provided in the insulating layer to form a three-dimensional electric circuit, and the conductive layers are electrically connected.
【０００３】ビアホールを形成する一般的な方法とし
て、まず、多層プリント基板の所定のビアホール形成箇
所にビアホール用の孔を形成する。この穿孔手段には、
レーザアブレーション、プラズマエッチング、ドリルに
よる機械的穿孔等が用いられているが、特にドリルによ
る機械的穿孔では困難なブラインドビアホールを形成す
る場合、レーザによる穿孔はランニングコスト及び穿孔
速度において有利である。これらの手段によって形成さ
れた孔の底面又は内壁面には、スミアと呼ばれる絶縁層
の構成物質を含む残滓が残ってしまうことがある。この
スミアは導電層の露出を妨げてビアホールの導通不良の
原因となるため、スミアを除去するデスミア処理が行な
われる。また、導電層の酸化物被膜を除去する処理及び
メッキの下地を形成するメッキ前処理等の湿式処理が行
われることもある。その後、孔に金属等の導電性メッキ
を施すことにより導電層間が電気的に接続され、ビアホ
ールが完成する。As a general method of forming a via hole, first, a hole for a via hole is formed at a predetermined via hole forming position on a multilayer printed circuit board. This piercing means
Laser ablation, plasma etching, mechanical drilling with a drill, and the like are used. In particular, when forming a blind via hole that is difficult with mechanical drilling, drilling with a laser is advantageous in running cost and drilling speed. On the bottom surface or inner wall surface of the hole formed by these means, a residue called a smear containing a constituent material of the insulating layer may be left. Since this smear prevents exposure of the conductive layer and causes conduction failure of the via hole, desmear processing for removing the smear is performed. In addition, a wet process such as a process of removing an oxide film of a conductive layer and a pre-plating process of forming a base for plating may be performed. Thereafter, the conductive layers such as metal are applied to the holes to electrically connect the conductive layers, thereby completing the via holes.
【０００４】従来から、孔内部のスミアを除去するため
に湿式のデスミア処理が用いられていた。すなわち、ビ
アホール用の孔を形成した後、処理液によって孔内部に
残留するスミアを取り除いていた。これに対し、たとえ
ば、特開平０８−３４０１６５号及び特開平１０−０２
２６４４号等において、湿式処理に代わり、孔にレーザ
光を照射することによって孔内部のスミアを除去すると
いう乾式のデスミア処理を用いる方法が提案されてい
る。Conventionally, a wet desmear treatment has been used to remove smear inside the hole. That is, after forming a hole for a via hole, smear remaining inside the hole is removed by the treatment liquid. On the other hand, for example, JP-A-08-340165 and JP-A-10-02
No. 2644 proposes a method using dry desmear treatment in which the smear inside the hole is removed by irradiating the hole with laser light instead of wet treatment.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、多層プ
リント基板の高密度実装化に伴って、要求されるビアホ
ールの径が小さくなってきており、従来の湿式のデスミ
ア処理では十分にスミアを除去できなくなってきた。一
方、乾式のデスミア処理では、多層プリント基板上にお
いて小径の孔を見つけ出し、レーザ光照射位置の微妙な
調整を行ない、孔の内部のみにレーザ光が照射されるよ
うにレーザ光を絞るという複雑な工程を必要とする等、
簡便性、処理速度及び処理コストの点において実用的で
あるとはいえなかった。However, with the high-density mounting of the multilayer printed circuit board, the required diameter of the via hole has been reduced, and the smear cannot be sufficiently removed by the conventional wet desmear processing. Have been. On the other hand, dry desmear processing involves finding a small-diameter hole on a multilayer printed circuit board, making fine adjustments to the laser beam irradiation position, and narrowing the laser beam so that only the inside of the hole is irradiated with the laser beam. Need a process,
It was not practical in terms of simplicity, processing speed and processing cost.
【０００６】本発明は、かかる課題を解決するために、
多層プリント基板表面の絶縁性不純物除去処理及びメッ
キ処理を効果的に行ない、導電層間の電気的な導通不良
を起こしにくいビアホールを、簡便、高速かつ低コスト
で形成することができる多層プリント基板のビアホール
形成方法を提供することを目的とする。The present invention has been made in order to solve such a problem.
Via holes on a multilayer printed circuit board that can effectively and efficiently remove insulating impurities on the surface of the multilayer printed circuit board and plating to form via holes that are less likely to cause electrical continuity failure between conductive layers. It is an object to provide a forming method.
【０００７】[0007]
【課題を解決するための手段】本発明は、導電層と絶縁
層が交互に積層された積層体からなる多層プリント基板
にビアホールを形成する方法であって、多層プリント基
板の所定のビアホール形成箇所にビアホール用の孔を形
成する第１工程と、多層プリント基板の少なくともビア
ホール用の孔が形成された孔形成面に紫外光を照射する
第２工程と、多層プリント基板の少なくとも孔形成面を
湿式処理する第３工程と、ビアホール用の孔の底面又は
内壁面の少なくとも一方に導電性メッキを被覆する第４
工程とを含むことを特徴とする。この方法によれば、多
層プリント基板にビアホール用の孔を形成した後、孔形
成面に紫外光を照射することによって一部のスミアが除
去されるとともに基板表面が親水性となり、その後の湿
式処理における処理液及びメッキ処理におけるメッキ液
が小径の孔に対しても十分に浸入し、絶縁性不純物を除
去して均一に導電性メッキを被覆するため、導電層間の
電気的導通を十分に備えたビアホールを形成することが
できる。SUMMARY OF THE INVENTION The present invention relates to a method of forming via holes in a multilayer printed circuit board comprising a laminate in which conductive layers and insulating layers are alternately stacked, and the method comprises the steps of: A first step of forming a hole for a via hole in the multi-layer printed circuit board; a second step of irradiating at least a hole forming surface of the multi-layer printed circuit board with the hole formed with the hole; A third step of treating, and a fourth step of coating at least one of the bottom surface or the inner wall surface of the via hole with conductive plating.
And a step. According to this method, after forming a hole for a via hole in a multilayer printed circuit board, a portion of the smear is removed by irradiating the hole forming surface with ultraviolet light, and the substrate surface becomes hydrophilic. In order to cover the conductive plating uniformly by removing the processing impurities and the plating solution in the plating treatment sufficiently into the small-diameter holes and removing the insulating impurities, sufficient electrical continuity between the conductive layers was provided. Via holes can be formed.
【０００８】本発明の方法において、導電層の構成物質
は銅を含み、第４工程において被覆される導電性メッキ
は銅メッキであることが電気的特性等の点で好ましい。
また、多層プリント基板の孔形成面の最表層は導電層又
は絶縁層のどちらであっても本発明の効果を得ることが
できる。[0008] In the method of the present invention, the constituent material of the conductive layer contains copper, and the conductive plating to be coated in the fourth step is preferably copper plating in terms of electrical characteristics and the like.
Further, the effect of the present invention can be obtained even if the outermost layer on the hole forming surface of the multilayer printed board is either a conductive layer or an insulating layer.
【０００９】本発明の方法の第１工程において、赤外域
のレーザ光を用いてビアホール用の孔を形成すること
が、ランニングコスト及び穿孔速度の点で好ましい。ま
た、光感光性の絶縁物を露光、現像してビアホール用の
孔を形成することもできる。In the first step of the method of the present invention, it is preferable to form a via hole using a laser beam in the infrared region in terms of running cost and drilling speed. Alternatively, a photosensitive insulator can be exposed and developed to form a via hole.
【００１０】本発明の方法の第２工程において、波長２
００ｎｍ以下の紫外光を照射することが好ましい。これ
によって基板表面の濡れ性が短時間で大きく向上する。
紫外光を照射する光源には、放電ランプ（さらに好まし
くはエキシマランプ）を用いることがランニングコスト
等の点で有利であるため好ましい。紫外光を基板の孔形
成面とその反対面である孔形成面との両面に照射しても
よい。これによって処理速度が上がり生産性が向上す
る。導電層に酸化物が生成することを抑制するために、
あるいは、生成した酸化物を除去するために、不活性ガ
ス（さらに好ましくは窒素ガスもしくはアルゴンガス）
雰囲気、又は、還元性ガス（さらに好ましくは水素ガ
ス）雰囲気において紫外光を照射することができる。In the second step of the method of the present invention, the wavelength 2
It is preferable to irradiate an ultraviolet light of 00 nm or less. This greatly improves the wettability of the substrate surface in a short time.
It is preferable to use a discharge lamp (more preferably, an excimer lamp) as a light source for irradiating ultraviolet light because it is advantageous in terms of running cost and the like. The ultraviolet light may be applied to both the hole forming surface of the substrate and the hole forming surface opposite to the hole forming surface. This increases the processing speed and improves productivity. To suppress generation of oxides in the conductive layer,
Alternatively, an inert gas (preferably, nitrogen gas or argon gas) is used to remove generated oxides.
Ultraviolet light can be irradiated in an atmosphere or a reducing gas (preferably, hydrogen gas) atmosphere.
【００１１】本発明の方法の第３工程における湿式処理
は、絶縁層の構成物質を含む残滓を除去する湿式処理を
含むことが好ましく、この湿式処理において過マンガン
酸イオンを含む処理液が好適に用いられる。これによっ
て、絶縁物質の残滓を除去するとともに、絶縁層表面を
粗化して第４工程の導電性メッキの被覆を容易にする。
また、導電層の構成物質表面の酸化物を除去する湿式処
理を含むことが好ましく、この湿式処理において硫化物
イオンを含む処理液が好適に用いられる。これによって
酸化物被膜を除去して孔内部における導電層の露出を保
ち、ビアホールの導通不良を減少させる。さらに、ビア
ホール用の孔の底面又は内壁面の少なくとも一方に導電
性メッキの下地を形成するための湿式処理を含むことが
好ましい。これによってメッキの乗りが良くなり均一な
メッキを被覆できる。The wet treatment in the third step of the method of the present invention preferably includes a wet treatment for removing a residue containing a constituent material of the insulating layer. In this wet treatment, a treatment liquid containing permanganate ions is preferably used. Used. Thus, the residue of the insulating material is removed, and the surface of the insulating layer is roughened to facilitate the coating of the conductive plating in the fourth step.
Further, it is preferable to include a wet treatment for removing oxides on the surface of the constituent material of the conductive layer. In this wet treatment, a treatment solution containing sulfide ions is suitably used. As a result, the oxide film is removed to keep the conductive layer exposed inside the hole and to reduce the conduction failure of the via hole. Further, it is preferable to include a wet process for forming a conductive plating base on at least one of the bottom surface and the inner wall surface of the via hole. As a result, the plating performance is improved, and uniform plating can be covered.
【００１２】[0012]
【発明の実施の形態】以下、図面を参照して本発明によ
る多層プリント基板のビアホール形成方法の実施形態を
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method for forming a via hole in a multilayer printed circuit board according to the present invention will be described with reference to the drawings.
【００１３】図１は、本発明による多層プリント基板の
ビアホール形成方法の実施形態を表すフローチャートで
ある。図１に示されるように、本実施形態は以下の４つ
の工程を含むことを特徴とする。第１工程において、赤
外レーザによって多層プリント基板の所定の箇所にビア
ホール用の孔が形成される。このとき、孔の底面及び内
壁面にはスミアが残り導電層の露出部分を被覆してしま
う。第２工程において、基板の孔形成面の広い範囲にエ
キシマランプから紫外光が照射される。この乾式処理に
よって、孔形成面が親水化して後の湿式処理を容易にす
る。また、同時にスミアの一部が除去される。第３工程
において、基板の孔形成面に対して湿式処理が施され
る。まず、過マンガン酸塩溶液によってスミアが除去さ
れる。導電層の露出部分の表面が酸化されていることが
あるため、続いて還元剤によって酸化物除去処理がされ
る。これらの処理によって導電層の露出が確保された
後、触媒等のメッキ下地を形成するためのメッキ前処理
が施される。第４工程において、無電解銅メッキが孔の
底面及び内壁面に被覆され、その後電解銅メッキを施す
ことによって、ビアホールの形成が完了する。以下、こ
れらを詳細に説明する。FIG. 1 is a flowchart showing an embodiment of a method for forming a via hole in a multilayer printed circuit board according to the present invention. As shown in FIG. 1, the present embodiment is characterized by including the following four steps. In the first step, a hole for a via hole is formed at a predetermined position on the multilayer printed board by the infrared laser. At this time, smear remains on the bottom surface and the inner wall surface of the hole and covers the exposed portion of the conductive layer. In the second step, a wide range of the hole forming surface of the substrate is irradiated with ultraviolet light from an excimer lamp. By this dry treatment, the surface on which the holes are formed becomes hydrophilic, thereby facilitating the subsequent wet treatment. At the same time, part of the smear is removed. In the third step, wet processing is performed on the hole forming surface of the substrate. First, smear is removed by a permanganate solution. Since the surface of the exposed portion of the conductive layer may be oxidized, the oxide is subsequently removed by a reducing agent. After the exposure of the conductive layer is ensured by these processes, a pre-plating process for forming a plating base such as a catalyst is performed. In the fourth step, the bottom surface and the inner wall surface of the hole are covered with electroless copper plating, and thereafter, the formation of the via hole is completed by performing electrolytic copper plating. Hereinafter, these will be described in detail.
【００１４】図２は、銅箔からなる複数の導電層（本実
施形態においては３層）をはさんでポリマーからなる絶
縁層（本実施形態においては４層）が積層され、最表層
が絶縁層である多層プリント基板１０の断面図であり、
本実施形態によるビアホール形成方法が実施される前の
状態を示す。多層プリント基板１０において、層１２、
１４、１６は導電層であり、層１１、１３、１５、１７
は絶縁層である。この基板１０について、導電層１２
と、絶縁層１１の表層に第４工程で形成される導電性メ
ッキ層とを電気的に導通させるため、基板１０の上面の
１８の箇所に導電層１２に達する深さを有するビアホー
ルＶ１を本実施形態の方法により形成する。また、導電
層１２、１４、１６と、絶縁層１１及び１７の表層に第
４工程で形成される導電性メッキ層とを電気的に導通さ
せるため、基板１０の上面の１９の箇所に下面まで達す
る（すなわち、基板１０を貫通する）ビアホールＶ２を
本実施形態の方法により形成する。一般に、Ｖ１のよう
にある一定の深さを有するものをブラインドビアホール
又はインタースティシャルビアホールといい、Ｖ２のよ
うに基板を貫通するものをスルーホールというが、本願
においてはこれらを総称してビアホールという。FIG. 2 shows that an insulating layer (four layers in this embodiment) made of a polymer is laminated with a plurality of conductive layers (three layers in this embodiment) made of copper foil, and the outermost layer is insulated. FIG. 3 is a cross-sectional view of a multilayer printed circuit board 10 that is a layer;
4 shows a state before the via hole forming method according to the present embodiment is performed. In the multilayer printed circuit board 10, the layers 12,
Reference numerals 14 and 16 denote conductive layers, and layers 11, 13, 15, and 17
Is an insulating layer. With respect to the substrate 10, the conductive layer 12
In order to electrically connect the conductive layer with the conductive plating layer formed in the fourth step on the surface layer of the insulating layer 11, a via hole V1 having a depth reaching the conductive layer 12 is formed at 18 places on the upper surface of the substrate 10. It is formed by the method of the embodiment. Further, in order to electrically connect the conductive layers 12, 14, 16 and the conductive plating layer formed in the surface layer of the insulating layers 11 and 17 in the fourth step, the lower surface is provided at the 19th position on the upper surface of the substrate 10. A via hole V2 that reaches (that is, penetrates through the substrate 10) is formed by the method of the present embodiment. Generally, a hole having a certain depth such as V1 is called a blind via hole or an interstitial via hole, and a hole penetrating a substrate such as V2 is called a through hole. In the present application, these are collectively called a via hole. .
【００１５】図３は、本実施形態による第１工程を説明
するための多層プリント基板１０の断面図である。本工
程において、基板１０の表面のビアホール形成箇所１８
及び１９に赤外域のレーザ光を照射してビアホール用の
孔を形成する。照射されるレーザ光は、レーザ発振器２
０から発振され、ミラー等の光学系２１を介して、形成
する孔の径に合わせて集光レンズ２２によって絞られ
る。所定の深さの孔が形成されるとレーザ光の照射は終
了する。このとき、スミアと呼ばれる削り取られたポリ
マーの残滓Ｓ１、Ｓ２が、孔Ｖ１、Ｖ２の底面及び内壁
面に残留して導電層の露出を妨げている。FIG. 3 is a sectional view of the multilayer printed circuit board 10 for explaining a first step according to the present embodiment. In this step, the via hole formation portion 18 on the surface of the substrate 10 is formed.
And 19 are irradiated with laser light in the infrared region to form via holes. The laser light to be applied is a laser oscillator 2
The light is oscillated from zero and is converged by a condenser lens 22 through an optical system 21 such as a mirror in accordance with the diameter of a hole to be formed. When a hole having a predetermined depth is formed, the irradiation of the laser beam ends. At this time, scraped polymer residues S1 and S2 called smears remain on the bottom and inner wall surfaces of the holes V1 and V2 to prevent the conductive layer from being exposed.
【００１６】図４は、本実施形態による第２工程を説明
するための多層プリント基板１０の断面図である。本工
程において、孔Ｖ１、Ｖ２及びそれらの周辺を含む基板
１０の孔形成面に紫外光を照射する乾式処理が施され
る。本実施形態においてエキシマランプ２３が基板１０
の上方に位置し、エキシマランプ２３から発する波長２
００ｎｍ以下の紫外光が数十秒間にわたって孔形成面に
照射される。このとき、レーザビームのように強い紫外
光を局所に絞る必要はなく、弱い紫外光を基板に広く照
射する。これによって、基板１０の孔形成面は濡れ性が
向上し、また同時に、スミアＳ１、Ｓ２の一部を除去す
ることできる。FIG. 4 is a sectional view of the multilayer printed circuit board 10 for explaining a second step according to the present embodiment. In this step, a dry process of irradiating ultraviolet light to the hole forming surface of the substrate 10 including the holes V1 and V2 and the periphery thereof is performed. In the present embodiment, the excimer lamp 23 is
And the wavelength 2 emitted from the excimer lamp 23
Ultraviolet light of 00 nm or less is applied to the hole forming surface for several tens of seconds. At this time, it is not necessary to locally focus strong ultraviolet light like a laser beam, and weak ultraviolet light is widely applied to the substrate. Thereby, the hole forming surface of the substrate 10 has improved wettability, and at the same time, a part of the smears S1 and S2 can be removed.
【００１７】ここで、紫外光の照射により基板表面が親
水化することを表す実験例を示す。この実験では、光源
としてエキシマランプが用いられ、窒素雰囲気中で波長
１７２ｎｍの紫外光が基板表面に広く照射された。図５
は、それぞれ紫外光の照射による有機物質（エポキシ樹
脂）表面及び金属（アルミニウム）表面の水との濡れ性
の変化を示すグラフであり、縦軸は水の接触角、横軸は
紫外光の照射時間を表している。紫外光未照射における
水の接触角はともに９０°であったが、紫外光の照射時
間の増加に対して水の接触角は減少し、９０秒間紫外光
を照射したエポキシ樹脂表面及びアルミニウム表面にお
ける水の接触角はともに１０°以下になった。このこと
から、紫外光の照射によって有機物質（エポキシ樹脂）
表面及び金属（アルミニウム）表面の濡れ性が飛躍的に
向上していることが分かる。この濡れ性の向上は、紫外
光の波長が２００ｎｍ以下である場合が特に顕著であっ
た。Here, an experimental example showing that the substrate surface becomes hydrophilic by irradiation with ultraviolet light will be described. In this experiment, an excimer lamp was used as a light source, and ultraviolet light having a wavelength of 172 nm was widely applied to the substrate surface in a nitrogen atmosphere. FIG.
Is a graph showing the change in the wettability of the organic substance (epoxy resin) surface and the metal (aluminum) surface with water due to the irradiation of ultraviolet light. The vertical axis represents the contact angle of water, and the horizontal axis represents the irradiation of ultraviolet light. Represents time. The contact angle of water with no UV light irradiation was 90 °, but the contact angle of water decreased with increasing irradiation time of UV light, and the epoxy resin surface and the aluminum surface irradiated with UV light for 90 seconds. Both contact angles of water became 10 ° or less. From this, organic substances (epoxy resin)
It can be seen that the wettability of the surface and the metal (aluminum) surface is dramatically improved. This improvement in wettability was particularly remarkable when the wavelength of the ultraviolet light was 200 nm or less.
【００１８】図６は、本実施形態による第３工程を説明
するための多層プリント基板１０の断面図である。本工
程において、まず基板１０はデスミア処理液が入った処
理漕２４に浸され、孔形成面が湿式処理される。デスミ
ア処理液には、有機物を分解するため過マンガン酸カリ
ウム溶液が用いられる。一般に、孔の径が１００μｍ以
下と小径であると表面張力によって液体が孔内部に浸入
することは困難であるが、本実施形態では第２工程の乾
式処理の効果により、処理液はスムーズに孔Ｖ１、Ｖ２
内部に浸入しスミアＳ１、Ｓ２は除去される。また、絶
縁層表面を粗化して第４工程の導電性メッキの被覆を容
易にする。このとき、導電層が酸化されて酸化物被膜に
よって導電層の露出部分を覆っていることがあるため、
続いて還元剤である硫化ナトリウム溶液によって同様に
湿式処理し、導電層を被覆する酸化物を除去する。これ
らの処理によって、孔Ｖ１、Ｖ２内部では導電層１２、
１４、１６の露出が確保される。さらに、メッキの乗り
をよくするために、Ｐｄ−Ｓｎ触媒等を含むメッキ前処
理液が同様に施され、孔Ｖ１、Ｖ２の内部にメッキ下地
が形成される。FIG. 6 is a sectional view of the multilayer printed circuit board 10 for explaining a third step according to the present embodiment. In this step, first, the substrate 10 is immersed in a processing tank 24 containing a desmear processing liquid, and the surface on which holes are formed is wet-processed. As the desmear treatment liquid, a potassium permanganate solution is used to decompose organic substances. In general, if the diameter of the hole is as small as 100 μm or less, it is difficult for the liquid to enter the inside of the hole due to surface tension. However, in the present embodiment, the treatment liquid is smoothly smoothed due to the effect of the dry process in the second step. V1, V2
The smears S1 and S2 enter the inside and are removed. In addition, the surface of the insulating layer is roughened to facilitate the coating of the conductive plating in the fourth step. At this time, since the conductive layer may be oxidized and cover the exposed portion of the conductive layer with the oxide film,
Subsequently, a wet treatment is similarly performed using a sodium sulfide solution as a reducing agent to remove an oxide covering the conductive layer. By these processes, the conductive layer 12 inside the holes V1 and V2,
Exposure of 14 and 16 is secured. Further, a plating pretreatment liquid containing a Pd-Sn catalyst or the like is similarly applied to improve the riding performance of the plating, and a plating base is formed inside the holes V1 and V2.
【００１９】図７は、本実施形態による第４工程を説明
するための多層プリント基板１０の断面図である。本工
程において、孔Ｖ１、Ｖ２の底面及び内壁面に無電解銅
メッキを施すメッキ処理がされる。メッキ液の入った浴
槽内に基板１０を浸すことにより無電界銅メッキ処理を
行なうが、ここでも乾式処理の効果により、メッキ液は
スムーズに孔Ｖ１、Ｖ２内部に浸入する。この後、電解
銅メッキ等の処理が施され、Ｖ１、Ｖ２内と絶縁層１１
及び１７の表層がメッキされる。一般に、孔のアスペク
ト比（孔の深さ／径）が１以上であるとメッキを均一に
被覆することが困難であるが、乾式処理及びメッキ前処
理を効果的に行なったため、アスペクト比が１以上でも
メッキの均一性が向上する。これによって各導電層が
（Ｖ１においては、導電層１２と、絶縁層１１の表層に
第４工程で形成される導電性メッキ層とが、Ｖ２におい
ては、導電層１２、１４、１６と、絶縁層１１及び１７
の表層に第４工程で形成される導電性メッキ層とが）電
気的に接続されビアホールＶ１、Ｖ２が完成する。FIG. 7 is a sectional view of the multilayer printed circuit board 10 for explaining a fourth step according to the present embodiment. In this step, a plating process for applying electroless copper plating to the bottom surface and the inner wall surface of the holes V1 and V2 is performed. The electroless copper plating process is performed by immersing the substrate 10 in a bath containing a plating solution. In this case, too, the plating solution smoothly enters the holes V1 and V2 due to the effect of the dry process. Thereafter, a treatment such as electrolytic copper plating is performed, and the inside of V1 and V2 and the insulating layer 11 are formed.
And 17 are plated. Generally, when the aspect ratio of the hole (depth / diameter of the hole) is 1 or more, it is difficult to uniformly cover the plating. However, since the dry treatment and the pre-plating treatment are performed effectively, the aspect ratio is 1. Even above, the uniformity of plating is improved. As a result, each conductive layer (the conductive layer 12 in the case of V1 and the conductive plating layer formed in the surface layer of the insulating layer 11 in the fourth step) is insulated from the conductive layers 12, 14, and 16 in the case of V2. Layers 11 and 17
And the conductive plating layer formed in the fourth step is electrically connected) to complete the via holes V1 and V2.
【００２０】本発明による多層プリント基板のビアホー
ル形成方法は、導電層及び絶縁層が交互に積層されたさ
まざまな多層プリント基板において用いることができ
る。一般的に、導電層には銅箔等の金属が用いられ絶縁
層にはエポキシ樹脂等の有機物が用いられるが、図５か
ら明らかなように、導電層又は絶縁層のどちらに対して
も紫外光照射によって表面が親水化されるため、多層プ
リント基板の孔形成面の最表層は導電層又は絶縁層のど
ちらであっても本実施形態の方法による効果が得られ
る。The method of forming a via hole in a multilayer printed board according to the present invention can be used in various multilayer printed boards in which conductive layers and insulating layers are alternately stacked. Generally, a metal such as a copper foil is used for the conductive layer, and an organic material such as an epoxy resin is used for the insulating layer. As is clear from FIG. 5, both the conductive layer and the insulating layer are made of ultraviolet light. Since the surface is rendered hydrophilic by light irradiation, the effect of the method of the present embodiment can be obtained regardless of whether the outermost layer of the hole forming surface of the multilayer printed board is a conductive layer or an insulating layer.
【００２１】第１工程において、ビアホール用の孔を形
成する手段は、レーザによる穿孔、プラズマエッチン
グ、ドリルによる機械的穿孔等のさまざまな穿孔手段を
用いることができるが、ランニングコスト及び穿孔速度
の点でＣＯ2（炭酸ガス）レーザのような赤外レーザ、
又はＹＡＧレーザの高調波（４倍波）等のような紫外レ
ーザによる穿孔が好ましい。照射されるレーザの強度及
び照射時間は、基板の材質又はビアホールの深さ等によ
って決定される。また、光感光性の絶縁物を露光、現像
してビアホールを形成するフォトビア法を用いてもよ
い。In the first step, various means such as laser drilling, plasma etching, and mechanical drilling can be used as means for forming a via hole. An infrared laser, such as a CO 2 (carbon dioxide) laser,
Alternatively, perforation by an ultraviolet laser such as a harmonic (fourth harmonic) of a YAG laser is preferable. The intensity of the laser to be irradiated and the irradiation time are determined by the material of the substrate or the depth of the via hole. Alternatively, a photovia method in which a photosensitive insulator is exposed and developed to form a via hole may be used.
【００２２】第２工程において、照射される紫外光が２
００ｎｍ以下であると、基板表面の濡れ性を短時間で飛
躍的に向上させることができる。紫外光を発する光源に
はコストの点から放電ランプ（さらに好適にはエキシマ
ランプ）を使用することが好ましい。エキシマレーザ等
の紫外レーザを使用することもできる。また、基板の孔
形成面とその反対面である孔形成面との両面に紫外光照
射を行なうことができ、これによって処理速度が上がり
生産性が向上する。加えて、本工程における多層プリン
ト基板の周囲の雰囲気を不活性ガス雰囲気（さらに好適
には窒素ガスもしくはアルゴンガス雰囲気）又は還元性
ガス雰囲気（さらに好適には水素ガス雰囲気）に制御す
ることによって、導電層表面の酸化物被膜の形成を抑制
し、酸化物被膜を除去することができる。In the second step, the irradiated ultraviolet light is 2
When it is not more than 00 nm, the wettability of the substrate surface can be dramatically improved in a short time. As a light source that emits ultraviolet light, it is preferable to use a discharge lamp (more preferably, an excimer lamp) in terms of cost. An ultraviolet laser such as an excimer laser can also be used. In addition, both sides of the hole forming surface of the substrate and the hole forming surface opposite thereto can be irradiated with ultraviolet light, thereby increasing the processing speed and improving the productivity. In addition, by controlling the atmosphere around the multilayer printed board in this step to an inert gas atmosphere (more preferably, a nitrogen gas or argon gas atmosphere) or a reducing gas atmosphere (more preferably, a hydrogen gas atmosphere), Formation of an oxide film on the surface of the conductive layer can be suppressed, and the oxide film can be removed.
【００２３】第３工程において、デスミア処理液には過
マンガン酸塩溶液（さらに好ましくは過マンガン酸イオ
ンを含む溶液）を用いることが好ましい。導電層の酸化
物除去処理液には還元剤（さらに好ましくは硫化物イオ
ンを含む溶液）を用いることができる。メッキ前処理液
には、Ｐｄ−Ｓｎ触媒を含む処理液をはじめとして基板
材料又はメッキ材料等に応じた処理液を用いることがで
きる。また、これらに加えて必要とされる他の湿式処理
を行なうこともできる。In the third step, it is preferable to use a permanganate solution (more preferably a solution containing permanganate ions) as the desmear treatment solution. A reducing agent (more preferably, a solution containing sulfide ions) can be used for the treatment solution for removing oxide from the conductive layer. As the plating pretreatment liquid, a treatment liquid corresponding to a substrate material or a plating material, including a treatment liquid containing a Pd-Sn catalyst, can be used. Further, in addition to these, other required wet processing can be performed.
【００２４】第４工程において、電気的特性等の点で被
覆される導電性メッキは無電解銅メッキ等の銅メッキで
あることが好ましい。In the fourth step, the conductive plating to be coated in terms of electrical characteristics and the like is preferably copper plating such as electroless copper plating.
【００２５】図８は、本発明による多層プリント基板の
ビアホール形成方法を実施するための装置の一形態を示
す図である。本実施形態のビアホール形成装置３０は、
孔形成部３１、紫外光照射部３２、湿式処理部３３及び
メッキ被覆部３４を含むことを特徴とし、各部間はそれ
ぞれ搬送系３５、３６、３７によって接続される。この
装置３０において、基板は孔形成部３１に搬入され、孔
形成部３１において基板の所定の箇所にビアホール用の
孔が形成される。孔が形成された基板は搬送系３５によ
って紫外光照射部３２へ搬送され、紫外光照射部３２に
おいて基板の孔形成面に紫外光が照射される。続いて、
基板は搬送系３６によって湿式処理部３３へ搬送され、
湿式処理部３３において基板の孔形成面が湿式処理され
る。最後に、基板は搬送系３７によってメッキ被覆部３
４に搬送され、メッキ被覆部３４において孔の底面又は
内壁面に導電性メッキが被覆され、ビアホールが完成す
る。その後、基板はメッキ被覆部３４から搬出される。FIG. 8 is a diagram showing an embodiment of an apparatus for carrying out the method for forming a via hole in a multilayer printed circuit board according to the present invention. The via hole forming apparatus 30 according to the present embodiment includes:
It is characterized by including a hole forming section 31, an ultraviolet light irradiation section 32, a wet processing section 33, and a plating covering section 34, and the respective sections are connected by transport systems 35, 36, and 37, respectively. In the apparatus 30, the substrate is carried into the hole forming section 31, and a hole for a via hole is formed in a predetermined portion of the substrate in the hole forming section 31. The substrate in which the holes are formed is transported to the ultraviolet light irradiation unit 32 by the transfer system 35, and the ultraviolet light irradiation unit 32 irradiates the hole forming surface of the substrate with ultraviolet light. continue,
The substrate is transported to the wet processing section 33 by the transport system 36,
In the wet processing section 33, the hole forming surface of the substrate is subjected to wet processing. Finally, the substrate is transferred to the plating coating 3 by the transport system 37.
Then, the bottom surface or the inner wall surface of the hole is coated with conductive plating in the plating coating portion 34, and the via hole is completed. Thereafter, the substrate is carried out of the plating cover 34.
【００２６】本発明による方法を実施するための装置
は、上記実施形態のように単一の装置である必要はな
く、各処理部が別個独立の装置であってもよい。この場
合、各工程を実施する装置において処理された基板は、
適当な搬送手段によって次の工程を実施する装置に搬送
される。The device for carrying out the method according to the present invention does not need to be a single device as in the above embodiment, and each processing unit may be a separate device. In this case, the substrate processed in the apparatus for performing each step is:
It is conveyed to an apparatus for performing the next step by an appropriate conveying means.
【００２７】図９は、本発明の第２工程を実施するため
の紫外光照射装置の一形態を示す。この紫外光照射装置
４０では、箱型のケーシング４１内において多層プリン
ト基板の紫外光照射処理が行なわれる。ケーシング４１
の側面の１つに、基板搬入口４４が設けられ、基板搬入
口４４の外側に未処理の基板をケーシング４１内に搬入
するローダ４８が設置される。また、ケーシング４１の
基板搬入口４４と向かい合う側面に、多層プリント基板
をケーシング４１内から搬出するための基板搬出口４５
が設けられ、基板搬出口４５の外側に処理を終えた基板
をケーシング４１内から搬出するアンローダ４９が設置
される。基板の両面に紫外光が照射できるように基板を
保持するホルダ４２が、ケーシング４１に据え付けられ
たアーム（図示せず）によってケーシング４１内に支持
され、アームを操作することによってホルダ４２は基板
搬入口４４から基板搬出口４５までの間を平行移動する
ことができる。１対のエキシマランプ４３がケーシング
の上面及び下面にホルダを挟んで向かい合って設置され
る。このエキシマランプ４３は基板の両面に波長２００
ｎｍ以下の紫外光を照射することができる。ケーシング
４１の上面には、ケーシング４１内にガスを導入するガ
ス導入口４６と、ケーシング４１内からガスを導出する
ガス導出口４７を備える。FIG. 9 shows an embodiment of an ultraviolet light irradiation apparatus for performing the second step of the present invention. In the ultraviolet light irradiation device 40, an ultraviolet light irradiation process is performed on a multilayer printed circuit board in a box-shaped casing 41. Casing 41
A substrate carry-in port 44 is provided on one of the side surfaces, and a loader 48 for carrying an unprocessed substrate into the casing 41 is provided outside the substrate carry-in port 44. A board outlet 45 for unloading the multilayer printed circuit board from the casing 41 is provided on a side of the casing 41 facing the board inlet 44.
And an unloader 49 that unloads the processed substrate from the casing 41 is provided outside the substrate outlet 45. A holder 42 for holding the substrate so that both sides of the substrate can be irradiated with ultraviolet light is supported in the casing 41 by an arm (not shown) mounted on the casing 41. The holder 42 is loaded by operating the arm. The parallel movement can be performed between the opening 44 and the substrate outlet 45. A pair of excimer lamps 43 are installed on the upper and lower surfaces of the casing with the holder interposed therebetween. The excimer lamp 43 has a wavelength of 200 on both sides of the substrate.
Ultraviolet light of nm or less can be irradiated. The upper surface of the casing 41 is provided with a gas inlet 46 for introducing gas into the casing 41 and a gas outlet 47 for extracting gas from inside the casing 41.
【００２８】この紫外光照射装置４０において、基板の
酸化物被膜を除去することができるように、あらかじめ
ガス導入口４６から水素ガスをケーシング４１内に導入
し、ケーシング４１内を水素ガスによって充填する。孔
形成部において孔を両面に形成された基板が、ローダ４
８によって基板搬入口４４を通ってケーシング４１内に
搬入され、ホルダ４２によって保持される。基板を保持
したホルダ４２は、一定の速度でケーシング４１内を基
板搬出口４５の方向に平行移動する。この間エキシマラ
ンプ４３が基板の両面に照射しつづける。数十秒間の照
射の後、基板を保持したホルダ４２が基板搬出口に達す
ると、処理を終えた基板はアンローダ４９によって基板
搬出口４５を通ってケーシング４１外に搬出される。紫
外光照射処理中は、ガス導入口４６から水素ガスを導入
し、水蒸気等の酸化されたガス又はスミアを含む蒸気等
をガス導出口４７から導出して、ケーシング４１内の雰
囲気を常に還元性に保つ。In the ultraviolet light irradiation device 40, hydrogen gas is introduced into the casing 41 from the gas inlet 46 in advance so that the oxide film on the substrate can be removed, and the inside of the casing 41 is filled with hydrogen gas. . The substrate having holes formed on both sides in the hole forming section is loaded into the loader 4.
8, is carried into the casing 41 through the substrate carrying-in port 44, and is held by the holder 42. The holder 42 holding the substrate moves in the casing 41 at a constant speed in the direction of the substrate outlet 45. During this time, the excimer lamp 43 keeps irradiating both surfaces of the substrate. After the irradiation for several tens of seconds, when the holder 42 holding the substrate reaches the substrate carry-out port, the processed substrate is carried out of the casing 41 through the substrate carry-out port 45 by the unloader 49. During the ultraviolet light irradiation process, hydrogen gas is introduced from the gas inlet 46, and oxidized gas such as water vapor or steam containing smear is led out from the gas outlet 47 to always reduce the atmosphere in the casing 41 to a reducing property. To keep.
【００２９】本実施形態において、ケーシング４１内に
導入するガスは、水素ガス等のような還元性ガスの代わ
りに窒素ガス、アルゴンガス等の不活性ガスを用いるこ
とができる。これらの不活性ガスを用いることによって
も酸化物被膜の生成を抑制することができる。In the present embodiment, the gas introduced into the casing 41 can be an inert gas such as a nitrogen gas or an argon gas instead of a reducing gas such as a hydrogen gas. The use of these inert gases can also suppress the formation of an oxide film.
【００３０】図１０は、上記実施形態において光源をエ
キシマランプからエキシマレーザに置換した紫外光照射
装置を示す。この紫外光照射装置５０では、上記紫外光
照射装置４０におけるエキシマランプ４３が削除され、
ケーシング４１の外部にエキシマレーザ発振器５１が設
置される。エキシマレーザ発振器５１から発振された紫
外レーザは、ビームスプリッタ５２によって２本のレー
ザに分割される。この２本のレーザは、ミラー等の光学
系５３によって反射又は屈折され、ケーシング４１の上
面及び下面から基板を挟んで向き合う方向に進行する。
２本のレーザは、ケーシング４１の上面及び下面の外部
に設置された１対のアッテネータ５４によってそれぞれ
減衰され、１対の発散レンズ５５を介して基板の両面に
照射される。これによって、レーザの指向性が緩和され
基板の広い範囲に対して照射することができる。FIG. 10 shows an ultraviolet light irradiation apparatus in which the light source is replaced by an excimer laser from an excimer lamp in the above embodiment. In the ultraviolet light irradiation device 50, the excimer lamp 43 in the ultraviolet light irradiation device 40 is deleted,
An excimer laser oscillator 51 is provided outside the casing 41. The ultraviolet laser oscillated from the excimer laser oscillator 51 is split by the beam splitter 52 into two lasers. These two lasers are reflected or refracted by an optical system 53 such as a mirror, and travel in a direction facing the upper and lower surfaces of the casing 41 with the substrate interposed therebetween.
The two lasers are attenuated by a pair of attenuators 54 provided outside the upper and lower surfaces of the casing 41, respectively, and are irradiated on both surfaces of the substrate via a pair of diverging lenses 55. As a result, the directivity of the laser is reduced, and irradiation can be performed on a wide area of the substrate.
【００３１】[0031]
【発明の効果】本発明の多層プリント基板のビアホール
形成方法によれば、ビアホール用の孔を形成した後、紫
外光を孔形成面に照射することによって、スミアの一部
を除去するとともに多層プリント基板表面の濡れ性を向
上させ、その後の湿式処理を径の小さなビアホール用の
孔に対しても容易にすることができるため、絶縁性不純
物の除去及び均一な導電性メッキの被覆が可能となり、
導電層間の電気的な導通を十分に備えたビアホールを簡
便、高速かつ低コストで形成することができる。According to the method for forming a via hole in a multilayer printed circuit board of the present invention, after forming a hole for a via hole, ultraviolet light is irradiated to the hole forming surface to remove a part of smear and to perform multilayer printing. Since the wettability of the substrate surface can be improved and the subsequent wet processing can be easily performed even for a small-diameter via hole, it is possible to remove insulating impurities and uniformly coat conductive plating.
Via holes having sufficient electrical continuity between conductive layers can be formed simply, at high speed, and at low cost.
【図１】本発明による多層プリント基板のビアホール形
成方法の実施形態を表すフローチャートである。FIG. 1 is a flowchart illustrating an embodiment of a via hole forming method for a multilayer printed circuit board according to the present invention.
【図２】本実施形態によるビアホール形成方法が実施さ
れる前の多層プリント基板１０の断面図である。FIG. 2 is a cross-sectional view of the multilayer printed circuit board 10 before a via hole forming method according to the present embodiment is performed.
【図３】本実施形態による第１工程を説明するための多
層プリント基板１０の断面図である。FIG. 3 is a cross-sectional view of the multilayer printed circuit board 10 for explaining a first step according to the present embodiment.
【図４】本実施形態による第２工程を説明するための多
層プリント基板１０の断面図である。FIG. 4 is a cross-sectional view of the multilayer printed circuit board 10 for explaining a second step according to the present embodiment.
【図５】紫外光の照射による有機物質（エポキシ樹脂）
表面及び金属（アルミニウム）表面の水との濡れ性の変
化を示すグラフである。FIG. 5: Organic substance (epoxy resin) by irradiation with ultraviolet light
It is a graph which shows the change of the wettability with water of the surface and a metal (aluminum) surface.
【図６】本実施形態による第３工程を説明するための多
層プリント基板１０の断面図である。FIG. 6 is a cross-sectional view of the multilayer printed circuit board 10 for explaining a third step according to the present embodiment.
【図７】本実施形態による第４工程を説明するための多
層プリント基板１０の断面図である。FIG. 7 is a cross-sectional view of the multilayer printed circuit board 10 for explaining a fourth step according to the present embodiment.
【図８】本発明による多層プリント基板のビアホール形
成方法を実施するための装置の一形態を示す図である。FIG. 8 is a view showing one embodiment of an apparatus for implementing a via hole forming method for a multilayer printed circuit board according to the present invention.
【図９】本発明の第２工程を実施するための紫外光照射
装置の一形態を示す。FIG. 9 shows an embodiment of an ultraviolet light irradiation device for performing the second step of the present invention.
【図１０】上記実施形態において光源をエキシマランプ
からエキシマレーザに置換した紫外光照射装置を示す。FIG. 10 shows an ultraviolet light irradiation apparatus in which the light source is replaced with an excimer laser from an excimer lamp in the above embodiment.
１０…多層プリント基板、１１…絶縁層、１２…導電
層、１３…絶縁層、１４…導電層、１５…絶縁層、１６
…導電層、１７…絶縁層、１８…ビアホール形成箇所、
１９…ビアホール形成箇所、２０…レーザ発振器、２１
…光学系、２２…集光レンズ、２３…エキシマランプ、
２４…処理漕、Ｖ１…ブラインドビアホール、Ｖ２…ス
ルーホール、Ｓ１…スミア、Ｓ２…スミア、３０…ビア
ホール形成装置、３１…孔形成部、３２…紫外光照射
部、３３…湿式処理部、３４…メッキ被覆部、３５…搬
送系、３６…搬送系、３７…搬送系、４０…紫外光照射
部、４１…ケーシング、４２…ホルダ、４３…エキシマ
ランプ、４４…基板搬入口、４５…基板搬出口、４６…
ガス導入口、４７…ガス導出口、４８…ローダ、４９…
アンローダ、５０…紫外光照射部、５１…レーザ発振
器、５２…ビームスプリッタ、５３…光学系、５４…ア
ッテネータ、５５…発散レンズDESCRIPTION OF SYMBOLS 10 ... Multilayer printed circuit board, 11 ... Insulating layer, 12 ... Conducting layer, 13 ... Insulating layer, 14 ... Conducting layer, 15 ... Insulating layer, 16
... conductive layer, 17 ... insulating layer, 18 ... via-hole formation location,
19: Via-hole formation location, 20: Laser oscillator, 21
... Optical system, 22 ... Condenser lens, 23 ... Excimer lamp,
Reference numeral 24: processing tank, V1: blind via hole, V2: through hole, S1: smear, S2: smear, 30: via hole forming apparatus, 31: hole forming section, 32: ultraviolet light irradiation section, 33: wet processing section, 34: Plating coating part, 35 ... Transport system, 36 ... Transport system, 37 ... Transport system, 40 ... Ultraviolet light irradiation part, 41 ... Casing, 42 ... Holder, 43 ... Excimer lamp, 44 ... Substrate entrance, 45 ... Substrate exit , 46 ...
Gas inlet, 47 ... Gas outlet, 48 ... Loader, 49 ...
Unloader, 50 ... ultraviolet light irradiation section, 51 ... laser oscillator, 52 ... beam splitter, 53 ... optical system, 54 ... attenuator, 55 ... divergent lens
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高岡 秀嗣 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 (72)発明者 神戸 和之 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 Ｆターム(参考） 5E343 AA02 AA12 BB24 BB71 CC48 CC71 DD33 DD43 EE02 ER01 ER37 ER38 ER43 ER45 GG13 5E346 AA12 AA15 AA43 BB01 CC02 CC08 CC51 CC58 FF02 FF03 FF04 FF07 FF15 GG15 GG16 GG17 HH07 HH33 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Hidetsugu Takaoka 1126-1, Nomachi, Ichinomachi, Hamamatsu City, Shizuoka Prefecture Inside Tonics Co., Ltd. (72) Inventor Kazuyuki Kobe 1126, 1126 Noichimachi, Ichinomachi, Hamamatsu City, Shizuoka Prefecture F-term in Tonics Co., Ltd. (reference) 5E343 AA02 AA12 BB24 BB71 CC48 CC71 DD33 DD43 EE02 ER01 ER37 ER38 ER43 ER45 GG13 5E346 AA12 AA15 AA43 BB01 CC02 CC08 CC51 CC58 FF02 FF03 FF04 FF07 GG16
Claims (18)
体からなる多層プリント基板にビアホールを形成する方
法であって、 前記多層プリント基板の所定のビアホール形成箇所にビ
アホール用の孔を形成する第１工程と、 前記多層プリント基板の少なくとも前記ビアホール用の
孔が形成された孔形成面に紫外光を照射する第２工程
と、 前記多層プリント基板の少なくとも前記孔形成面を湿式
処理する第３工程と、前記ビアホール用の孔の底面又は
内壁面の少なくとも一方に導電性メッキを被覆する第４
工程とを含むことを特徴とする多層プリント基板のビア
ホール形成方法。1. A method of forming a via hole in a multilayer printed circuit board comprising a laminate in which conductive layers and insulating layers are alternately stacked, wherein a hole for a via hole is formed at a predetermined via hole forming position on the multilayer printed circuit board. A second step of irradiating at least a hole forming surface of the multilayer printed circuit board with the holes for via holes with ultraviolet light; and a wet processing of at least the hole forming surface of the multilayer printed circuit board. And a fourth step of covering at least one of the bottom surface or the inner wall surface of the via hole with conductive plating.
And forming a via hole in the multilayer printed circuit board.
第４工程は銅メッキを被覆する工程である請求項１に記
載の多層プリント基板のビアホール形成方法。2. The method according to claim 1, wherein the conductive layer includes copper, and the fourth step is a step of coating copper plating.
最表層は絶縁層である請求項１又は２に記載の多層プリ
ント基板のビアホール形成方法。3. The method for forming a via hole in a multilayer printed board according to claim 1, wherein the outermost layer on the hole forming surface of the multilayer printed board is an insulating layer.
最表層は導電層である請求項１又は２に記載の多層プリ
ント基板のビアホール形成方法。4. The method for forming a via hole in a multilayer printed board according to claim 1, wherein the outermost layer on the hole forming surface of the multilayer printed board is a conductive layer.
ビアホール用の孔を形成する工程である請求項１〜４の
いずれかに記載の多層プリント基板のビアホール形成方
法。5. The method for forming a via hole in a multilayer printed circuit board according to claim 1, wherein said first step is a step of forming a hole for said via hole using a laser beam.
紫外光を照射する工程である請求項１〜５のいずれかに
記載の多層プリント基板のビアホール形成方法。6. The method for forming a via hole in a multilayer printed circuit board according to claim 1, wherein said second step is a step of irradiating ultraviolet light having a wavelength of 200 nm or less.
光を照射する工程である請求項１〜６のいずれかに記載
の多層プリント基板のビアホール形成方法。7. The method for forming a via hole in a multilayer printed circuit board according to claim 1, wherein said second step is a step of irradiating ultraviolet light from a discharge lamp.
紫外光を照射する工程である請求項１〜７のいずれかに
記載の多層プリント基板のビアホール形成方法。8. The method for forming a via hole in a multilayer printed circuit board according to claim 1, wherein said second step is a step of irradiating ultraviolet light from an excimer lamp.
の前記孔形成面とその反対面である孔形成面との両面に
紫外光を照射する工程である請求項１〜８のいずれかに
記載の多層プリント基板のビアホール形成方法。9. The method according to claim 1, wherein the second step is a step of irradiating both sides of the hole forming surface of the multilayer printed board and a hole forming surface opposite to the hole forming surface with ultraviolet light. A via hole forming method for a multilayer printed circuit board according to the above.
おいて紫外光を照射する工程である請求項１〜９のいず
れかに記載の多層プリント基板のビアホール形成方法。10. The method for forming a via hole in a multilayer printed circuit board according to claim 1, wherein the second step is a step of irradiating ultraviolet light in an inert gas atmosphere.
ゴンガスである請求項１０に記載の多層プリント基板の
ビアホール形成方法。11. The method according to claim 10, wherein the inert gas is a nitrogen gas or an argon gas.
おいて紫外光を照射する工程である請求項１〜９のいず
れかに記載の多層プリント基板のビアホール形成方法。12. The method for forming a via hole in a multilayer printed circuit board according to claim 1, wherein said second step is a step of irradiating ultraviolet light in a reducing gas atmosphere.
求項１２に記載の多層プリント基板のビアホール形成方
法。13. The method according to claim 12, wherein the reducing gas is a hydrogen gas.
は、前記絶縁層の構成物質を含む残滓を除去する湿式処
理を含む請求項１〜１３のいずれかに記載の多層プリン
ト基板のビアホール形成方法。14. The method according to claim 1, wherein the wet treatment in the third step includes a wet treatment for removing a residue containing a constituent material of the insulating layer.
は、過マンガン酸イオンを含む処理液による湿式処理を
含む請求項１〜１４のいずれかに記載の多層プリント基
板のビアホール形成方法。15. The method according to claim 1, wherein the wet processing in the third step includes a wet processing using a processing solution containing permanganate ions.
は、前記導電層の構成物質表面の酸化物を除去する湿式
処理を含む請求項１〜１５のいずれかに記載の多層プリ
ント基板のビアホール形成方法。16. The method according to claim 1, wherein the wet treatment in the third step includes a wet treatment for removing an oxide on a surface of a constituent material of the conductive layer. .
は、硫化物イオンを含む処理液による湿式処理を含む請
求項１〜１６のいずれかに記載の多層プリント基板のビ
アホール形成方法。17. The method according to claim 1, wherein the wet processing in the third step includes a wet processing using a processing solution containing sulfide ions.
は、前記ビアホール用の孔の底面又は内壁面の少なくと
も一方に導電性メッキの下地を形成するための湿式処理
を含む請求項１〜１７のいずれかに記載の多層プリント
基板のビアホール形成方法。18. The method according to claim 1, wherein the wet treatment in the third step includes a wet treatment for forming a conductive plating base on at least one of a bottom surface and an inner wall surface of the via hole. 5. A method for forming a via hole in a multilayer printed circuit board according to any one of (1) to (4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18770699A JP2001015923A (en) | 1999-07-01 | 1999-07-01 | Method for forming via hole on multilayer printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18770699A JP2001015923A (en) | 1999-07-01 | 1999-07-01 | Method for forming via hole on multilayer printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015923A true JP2001015923A (en) | 2001-01-19 |
Family
ID=16210752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18770699A Pending JP2001015923A (en) | 1999-07-01 | 1999-07-01 | Method for forming via hole on multilayer printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015923A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232121A (en) * | 2001-01-31 | 2002-08-16 | Hamamatsu Photonics Kk | Surface treatment method and apparatus of multilayer printed circuit board |
| US7202168B2 (en) | 2004-05-26 | 2007-04-10 | Kabushiki Kaisha Toshiba | Method of producing semiconductor device |
-
1999
- 1999-07-01 JP JP18770699A patent/JP2001015923A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232121A (en) * | 2001-01-31 | 2002-08-16 | Hamamatsu Photonics Kk | Surface treatment method and apparatus of multilayer printed circuit board |
| JP4727047B2 (en) * | 2001-01-31 | 2011-07-20 | 浜松ホトニクス株式会社 | Surface treatment method and surface treatment apparatus for multilayer printed circuit board |
| US7202168B2 (en) | 2004-05-26 | 2007-04-10 | Kabushiki Kaisha Toshiba | Method of producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258286B1 (en) | Laser method for plating vias | |
| JP2006049892A (en) | Method and device for manufacturing laminated structure for flexible circuit board, where metal plated layer is formed by vacuum evaporation | |
| JP2009516396A (en) | Method and apparatus for printed circuit boards utilizing laser assisted metallization and substrate patterning | |
| KR101393892B1 (en) | Wiring board and manufacturing process for same | |
| US7145243B2 (en) | Photo-thermal induced diffusion | |
| JP2001015923A (en) | Method for forming via hole on multilayer printed board | |
| JPH0734508B2 (en) | Multilayer wiring board | |
| JPH11274731A (en) | Thin-film multilayer circuit substrate and its manufacture | |
| JP2000202664A (en) | Lasder drilling method | |
| JP2699920B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JP2005050999A (en) | Wiring board and method of forming wiring | |
| JP2008041938A (en) | Method for forming metal interconnection | |
| JP3062142B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JP2000197987A (en) | Via hole cleaning method | |
| JP2000068653A (en) | Smear removing method of multilayer board | |
| CN107665877B (en) | Component carrier with buried conductive strips | |
| JP3551025B2 (en) | Via hole inspection method for printed wiring boards | |
| JP4727047B2 (en) | Surface treatment method and surface treatment apparatus for multilayer printed circuit board | |
| JP2001185862A (en) | Via forming apparatus for multilayer printed boards | |
| KR100434072B1 (en) | Through hole forming method of pcb using laser | |
| JP2002134927A (en) | Via hole forming equipment of multilayer printed board | |
| JPS61229492A (en) | Formation of through-hole to substrate | |
| JP2001144411A (en) | Drilling method for printed wiring board and surface treatment agent used therefor | |
| JP2002050872A (en) | Method and device for processing surface of multilayer printed board | |
| JPS62218580A (en) | Selective plating method with laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060629 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |