JP2000068653A - Smear removing method of multilayer board - Google Patents
Smear removing method of multilayer boardInfo
- Publication number
- JP2000068653A JP2000068653A JP10235299A JP23529998A JP2000068653A JP 2000068653 A JP2000068653 A JP 2000068653A JP 10235299 A JP10235299 A JP 10235299A JP 23529998 A JP23529998 A JP 23529998A JP 2000068653 A JP2000068653 A JP 2000068653A
- Authority
- JP
- Japan
- Prior art keywords
- smear
- via hole
- inner via
- multilayer substrate
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多層基板のインナ
ービアホール内に残留するスミアを除去する多層基板の
スミア除去方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for removing smear remaining in an inner via hole of a multilayer substrate.
【０００２】[0002]
【従来の技術】電子部品の高密度実装に用いられる多層
基板は、複数層の回路パターンを絶縁樹脂層をはさんで
交互に積層したものであり、配線回路を立体的に構成す
ることにより狭いエリア内に高密度の回路を形成できる
という利点がある。配線回路を立体的に構成するために
は、回路パターンを形成する導体層の各層間の所定部分
を導通させる必要があり、このためにインナービアホー
ルを絶縁樹脂層に形成することが行われる。この方法
は、絶縁樹脂層の所定位置にインナービアホールを形成
し、この絶縁樹脂層の表面に銅などの導電体をめっきす
ることにより新たな導体層を形成するとともに、この新
たな導体層を１層下の導体層とインナービアホールの内
面のめっき層を介して導通させるものである。2. Description of the Related Art A multi-layer substrate used for high-density mounting of electronic components is obtained by alternately laminating a plurality of circuit patterns with an insulating resin layer interposed therebetween. There is an advantage that a high-density circuit can be formed in the area. In order to form the wiring circuit three-dimensionally, it is necessary to conduct a predetermined portion between the respective layers of the conductor layer forming the circuit pattern. For this purpose, an inner via hole is formed in the insulating resin layer. According to this method, an inner via hole is formed at a predetermined position of an insulating resin layer, and a conductor such as copper is plated on the surface of the insulating resin layer to form a new conductor layer. The conduction is provided between the underlying conductor layer and the plating layer on the inner surface of the inner via hole.
【０００３】インナービアホールの形成方法としては、
一般にレーザ加工が用いられる。この方法は、絶縁樹脂
層の所定の位置にレーザを照射し、レーザにより照射範
囲内の絶縁樹脂を蒸散させて除去するものである。この
とき、導体層表面上の樹脂を完全に除去することは困難
で、導体層表面には１ミクロン以下の微小厚さの樹脂よ
りなるスミアが残留する。このスミアが残留したまま新
たな導体層形成のためのめっきを行うと、めっき不良や
導通不良などの不具合を生じやすい。このためレーザ加
工後には、めっき工程に先立って、プラズマ処理や湿式
処理などの方法を用いて、インナービアホール内の導体
層表面のスミアを除去することが行われる。[0003] As a method of forming the inner via hole,
Generally, laser processing is used. In this method, a predetermined position of the insulating resin layer is irradiated with a laser, and the insulating resin in the irradiation range is evaporated and removed by the laser. At this time, it is difficult to completely remove the resin on the surface of the conductor layer, and smears made of resin having a minute thickness of 1 μm or less remain on the surface of the conductor layer. If plating for forming a new conductor layer is performed with the smear remaining, problems such as poor plating and poor conduction are likely to occur. Therefore, after the laser processing, smear on the surface of the conductor layer in the inner via hole is removed by a method such as plasma processing or wet processing before the plating step.
【０００４】[0004]
【発明が解決しようとする課題】ところで、絶縁樹脂と
して用いられる樹脂材料には、珪素酸化物などのフィラ
ーが混入される場合がある。このような樹脂材料を用い
た多層基板の場合には、プラズマ処理によってスミア除
去を行い樹脂成分を酸化燃焼させても、インナービアホ
ールの底部には酸化燃焼しない無機物であるフィラー成
分が残留する。このフィラー成分も導体層形成時の銅膜
の付着性を損うため除去する必要がある。しかしなが
ら、従来のプラズマ処理によるスミア除去方法では、こ
のフィラー成分を有効に除去できないという問題点があ
った。By the way, a filler such as silicon oxide may be mixed in a resin material used as an insulating resin. In the case of a multilayer substrate using such a resin material, even if smear is removed by plasma treatment and the resin component is oxidized and burned, an inorganic filler component that is not oxidized and burnt remains at the bottom of the inner via hole. This filler component also needs to be removed because it impairs the adhesion of the copper film when the conductor layer is formed. However, the conventional method of removing smear by plasma treatment has a problem that the filler component cannot be effectively removed.
【０００５】そこで本発明は、フィラー成分が残留せず
完全にスミアを除去することができる多層基板のスミア
除去方法を提供することを目的とする。Accordingly, an object of the present invention is to provide a method for removing smear of a multilayer substrate, which can completely remove smear without leaving a filler component.
【０００６】[0006]
【課題を解決するための手段】請求項１記載の多層基板
のスミア除去方法は、多層基板の絶縁樹脂層にレーザ加
工により形成されたインナービアホール内に残留するス
ミアを除去する多層基板のスミア除去方法であって、酸
素ガスを含んだプラズマ発生用ガスを用いて前記インナ
ービアホールをプラズマ処理することにより、インナー
ビアホール内の導体層の表面に残留するスミアの樹脂成
分を除去する工程と、前記プラズマ処理後になお残留す
るスミアのフィラー成分を除去する工程とを含む。According to a first aspect of the present invention, there is provided a method for removing smear from a multilayer substrate, which removes smear remaining in an inner via hole formed by laser processing in an insulating resin layer of the multilayer substrate. A method for removing the smear resin component remaining on the surface of the conductor layer in the inner via hole by performing a plasma treatment on the inner via hole using a plasma generating gas containing an oxygen gas; and Removing smear filler components still remaining after the treatment.
【０００７】請求項２記載の多層基板のスミア除去方法
は、請求項１記載のスミア除去方法であって、前記フィ
ラー成分を除去する工程において、液体による湿式洗浄
を行うようにした。According to a second aspect of the present invention, there is provided a method of removing smears from a multilayer substrate according to the first aspect of the present invention, wherein the step of removing the filler component comprises wet cleaning with a liquid.
【０００８】各請求項記載の発明によれば、多層基板の
インナービアホールをプラズマ処理してスミアの樹脂成
分を除去した後に、フィラー成分を除去する工程を設け
ることにより、完全なスミア除去を行うことができる。According to the invention described in the claims, after the inner via hole of the multilayer substrate is subjected to the plasma treatment to remove the resin component of the smear, the step of removing the filler component is provided, thereby completely removing the smear. Can be.
【０００９】[0009]
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図１（ａ），（ｂ），（ｃ）は本発
明の一実施の形態の多層基板の断面図、図２は同多層基
板の拡大断面図、図３は同プラズマ処理装置の断面図、
図４、図５は同多層基板の拡大断面図、図６（ａ），
（ｂ），（ｃ）は同多層基板の断面図である。Embodiments of the present invention will now be described with reference to the drawings. 1A, 1B, and 1C are cross-sectional views of a multilayer substrate according to an embodiment of the present invention, FIG. 2 is an enlarged cross-sectional view of the multilayer substrate, FIG. 3 is a cross-sectional view of the plasma processing apparatus,
4 and 5 are enlarged cross-sectional views of the multilayer substrate, and FIGS.
(B), (c) is sectional drawing of the multilayer substrate.
【００１０】図１（ａ）において、樹脂の基板１の上下
両表面には回路パターン２が形成されている。回路パタ
ーン２は導体層である銅膜より成り、基板１の両面に銅
メッキにより銅膜を形成した後、パターニングにより回
路パターン部分以外の部分を除去して形成されたもので
ある。この後、基板１の両面には、回路パターン２を覆
って絶縁樹脂層３が形成される。この絶縁樹脂層３はエ
ポキシ樹脂などの絶縁性の熱硬化樹脂に、フィラーとし
て珪素酸化物など無機物を混入したものであり、数十ミ
クロン〜数百ミクロン程度の膜厚でコーティングされ
る。In FIG. 1A, a circuit pattern 2 is formed on both upper and lower surfaces of a resin substrate 1. The circuit pattern 2 is made of a copper film as a conductor layer, and is formed by forming a copper film on both surfaces of the substrate 1 by copper plating and then removing portions other than the circuit pattern portion by patterning. Thereafter, an insulating resin layer 3 is formed on both surfaces of the substrate 1 so as to cover the circuit pattern 2. The insulating resin layer 3 is made of an insulating thermosetting resin such as an epoxy resin mixed with an inorganic substance such as a silicon oxide as a filler, and is coated with a film thickness of about several tens to several hundreds of microns.
【００１１】この後、絶縁樹脂層３にはインナービアホ
ールが形成される。このインナービアホールは、絶縁樹
脂層３の表面に更に新たに形成される回路パターンと、
基板１表面の既存の回路パターン２とを電気的に導通さ
せるためのものであり、レーザ加工によって図１（ｃ）
に示すように、回路パターン２の所定位置に対応して設
けられる。このとき、図２に示すようにインナービアホ
ール４内の回路パターン２表面には、レーザ加工時に除
去されずに残留する絶縁樹脂の残渣（スミア）が１ミク
ロン程度の極薄の樹脂膜として存在している。このスミ
ア３ａは、次工程での銅メッキに際し回路パターン２の
表面への銅メッキの付着性を損なうため、除去する必要
がある。Thereafter, an inner via hole is formed in the insulating resin layer 3. This inner via hole has a circuit pattern newly formed on the surface of the insulating resin layer 3,
This is for electrically connecting the existing circuit pattern 2 on the surface of the substrate 1 with the laser processing, as shown in FIG.
As shown in (1), they are provided corresponding to predetermined positions of the circuit pattern 2. At this time, as shown in FIG. 2, on the surface of the circuit pattern 2 in the inner via hole 4, a residue (smear) of the insulating resin remaining without being removed at the time of laser processing exists as an extremely thin resin film of about 1 μm. ing. The smear 3a needs to be removed because the smear 3a impairs the adhesion of the copper plating to the surface of the circuit pattern 2 in the copper plating in the next step.
【００１２】そこで、プラズマ処理装置１１を用いて、
レーザ加工後の基板１の表面をプラズマ処理して、イン
ナービアホール４内の回路パターン２表面のスミアを除
去する。図３に示すように、真空容器１２の底部に配設
された下部電極１３上に、基板１を被処理面を上向きに
して載置する。そして真空容器１２を閉鎖・密封し真空
排気部１４により真空容器１２内を排気した後、プラズ
マガス供給部１５によって真空容器１２内に酸素、また
はアルゴンと酸素の混合ガスなどのプラズマ発生用ガス
を供給する。次いで高周波電源１６によって、下部電極
１３と真空容器１２内の上部に設けられた上部電極１７
との間に高周波電圧を印加する。Therefore, using the plasma processing apparatus 11,
The surface of the substrate 1 after the laser processing is subjected to plasma processing to remove smear on the surface of the circuit pattern 2 in the inner via hole 4. As shown in FIG. 3, the substrate 1 is placed on the lower electrode 13 provided on the bottom of the vacuum vessel 12 with the surface to be processed facing upward. After the vacuum vessel 12 is closed and sealed and the inside of the vacuum vessel 12 is evacuated by the vacuum evacuation unit 14, a plasma generating gas such as oxygen or a mixed gas of argon and oxygen is supplied into the vacuum vessel 12 by the plasma gas supply unit 15. Supply. Next, the lower electrode 13 and the upper electrode 17 provided on the upper portion in the vacuum
And a high-frequency voltage is applied.
【００１３】これにより、真空容器１２内には酸素のプ
ラズマが発生し（図３にて示すハッチング参照）、酸素
のイオン、電子などの粒子が基板１の表面に衝突する。
このイオン衝撃により、基板１の表面を覆う有機物であ
る絶縁樹脂層３の表面層は、酸素イオンと結合して水と
二酸化炭素となって絶縁樹脂層３の表面から除去され
る。これと同時にインナービアホール４内の回路パター
ン２表面のスミア３ａも同様に除去される。As a result, oxygen plasma is generated in the vacuum vessel 12 (see hatching in FIG. 3), and particles of oxygen ions, electrons, and the like collide with the surface of the substrate 1.
Due to this ion bombardment, the surface layer of the insulating resin layer 3 which is an organic substance covering the surface of the substrate 1 is removed from the surface of the insulating resin layer 3 by being combined with oxygen ions to become water and carbon dioxide. At the same time, the smear 3a on the surface of the circuit pattern 2 in the inner via hole 4 is similarly removed.
【００１４】このとき、基板１を下部電極１３に直接載
置することにより、基板１にはセルフバイアスが印加さ
れ、基板１に入射する酸素イオンは上方から垂直に入射
する。このイオン衝撃により上述の有機物除去反応は促
進される。これに対し、インナービアホール４の内側面
には、ほとんどイオン衝撃の作用が及ばず、その結果垂
直方向にのみ有機物除去反応が及ぶこととなる。したが
って本実施の形態に示すプラズマ処理方法によれば、従
来のスミア除去方法のようなインナービアホール４の径
が増大することがなく、微小ホールを対象とする場合に
適したスミア除去方法となっている。At this time, by placing the substrate 1 directly on the lower electrode 13, a self-bias is applied to the substrate 1, and oxygen ions incident on the substrate 1 are incident vertically from above. The ion bombardment promotes the above-described organic substance removal reaction. On the other hand, the inner surface of the inner via hole 4 is hardly affected by the ion bombardment, and as a result, the organic substance removing reaction is applied only in the vertical direction. Therefore, according to the plasma processing method described in the present embodiment, the diameter of the inner via hole 4 does not increase as in the conventional smear removing method, and the smear removing method is suitable for a case where minute holes are targeted. I have.
【００１５】次に、プラズマ処理後のインナービアホー
ル４について図４を参照して説明する。図４に示すよう
に、回路パターン２表面に残留していたスミア３ａのう
ち、樹脂成分はプラズマ処理により酸素と反応して分解
・除去されるが、絶縁樹脂層３に混入された珪素酸化物
などの無機物のフィラー成分はプラズマ処理によっては
分解されないため、インナービアホール４内の底面に粒
子状のフィラー成分３ｂとして残留している。これらの
フィラー成分３ｂも、次工程での銅膜の付着を妨げる異
物であるため、除去しなければならない。Next, the inner via hole 4 after the plasma processing will be described with reference to FIG. As shown in FIG. 4, the resin component of the smear 3 a remaining on the surface of the circuit pattern 2 is decomposed and removed by reacting with oxygen by the plasma treatment, but the silicon oxide mixed in the insulating resin layer 3 is removed. Since inorganic filler components such as are not decomposed by the plasma treatment, they remain as particulate filler components 3 b on the bottom surface in the inner via hole 4. These filler components 3b must also be removed because they are foreign substances that hinder the adhesion of the copper film in the next step.
【００１６】そこで、プラズマ処理後の多層基板１は、
フィラー除去工程に送られる。ここでは、液体による湿
式洗浄が行われ、液体の物理的作用により、インナービ
アホール４内のフィラー成分３ｂを除去する。図５に示
すように、多層基板１の表面には純水の低圧シャワー洗
浄が行われ、この純水の水流（矢印ａ参照）がインナー
ビアホール４内に進入することにより、底部に残留する
フィラー成分３ｂを洗い流す。このとき、多層基板１に
超音波振動を付与することにより、または低圧シャワー
そのものに超音波振動を付与する超音波ノズルを用いる
ことにより、フィラー成分の除去を更に効率的に行うこ
とができる。Therefore, the multilayer substrate 1 after the plasma processing is
It is sent to the filler removal process. Here, wet cleaning with a liquid is performed, and the filler component 3b in the inner via hole 4 is removed by the physical action of the liquid. As shown in FIG. 5, low pressure shower cleaning of pure water is performed on the surface of the multilayer substrate 1, and the flow of the pure water (see arrow a) enters the inner via hole 4, so that the filler remaining at the bottom is removed. Wash off component 3b. At this time, by applying ultrasonic vibration to the multilayer substrate 1 or using an ultrasonic nozzle that applies ultrasonic vibration to the low-pressure shower itself, the removal of the filler component can be performed more efficiently.
【００１７】なお、この湿式洗浄は単に流体の物理作用
を利用するものであるため、洗浄媒体としては特に制約
されず、純水以外の一般的な液体の洗浄剤や酸化剤を含
んだデスミア水溶液を用いることができる。プラズマ処
理ではフィラーの下に隠れているスミアに対しては十分
な除去が行われない可能性がある。この場合湿式処理に
デスミア水溶液を使用することによってプラズマ処理で
除去されなかったスミアをフィラーと共に除去すること
ができる。また、湿式処理に銅のエッチングに用いられ
る液体を使用することもできる。更には湿式洗浄以外の
方法、例えばエアブローなどによってフィラー粒子を除
去する方法を用いてもよい。このように、プラズマ処理
後になお残留するスミア中のフィラー成分を除去する工
程を別個に設けることにより、スミアを完全除去するこ
とができる。Since this wet cleaning simply utilizes the physical action of a fluid, the cleaning medium is not particularly limited, and is a general liquid cleaning agent other than pure water or a desmear aqueous solution containing an oxidizing agent. Can be used. In the plasma treatment, smears hidden under the filler may not be sufficiently removed. In this case, by using the desmear aqueous solution for the wet treatment, the smear not removed by the plasma treatment can be removed together with the filler. Further, a liquid used for etching copper can be used in the wet processing. Further, a method other than wet cleaning, for example, a method of removing filler particles by air blowing or the like may be used. As described above, the smear can be completely removed by separately providing the step of removing the filler component in the smear remaining after the plasma treatment.
【００１８】次に、図６（ａ）に示すように、スミア除
去が行われた基板１について、絶縁樹脂層３上に銅メッ
キにより、新たな導体層である銅膜３０を形成する。こ
のとき、銅膜３０は露出しているインナービアホール４
の内部にも同時に形成される。すなわち、これによりイ
ンナービアホール４の底面に露出している回路パターン
２は、新たに形成された銅膜３０と電気的に導通する。
次いで、図６（ｂ）に示すように、銅膜３０に対してパ
ターニングが行われ、絶縁樹脂層３表面には、回路パタ
ーン２と導通した第２層目の回路パターン３０ａが形成
される。Next, as shown in FIG. 6A, a copper film 30 as a new conductor layer is formed on the insulating resin layer 3 of the substrate 1 from which the smear has been removed by copper plating. At this time, the copper film 30 is exposed in the inner via hole 4.
Is formed at the same time in the inside of That is, the circuit pattern 2 exposed on the bottom surface of the inner via hole 4 is electrically connected to the newly formed copper film 30.
Next, as shown in FIG. 6B, patterning is performed on the copper film 30, and a second-layer circuit pattern 30 a electrically connected to the circuit pattern 2 is formed on the surface of the insulating resin layer 3.
【００１９】この後、第２層目の回路パターン３０ａを
覆って、再び絶縁樹脂層３１が形成され、再び図１
（ｃ）に示すインナービアホール４の形成が行われる。
このようにして前述の第１工程から第６工程までの各工
程を、製造される多層基板の総数に応じて所定回数反復
することにより、多層基板の製造が行われる。Thereafter, an insulating resin layer 31 is formed again so as to cover the second-layer circuit pattern 30a.
The formation of the inner via hole 4 shown in (c) is performed.
In this way, the steps from the first step to the sixth step are repeated a predetermined number of times in accordance with the total number of multilayer boards to be manufactured, thereby manufacturing a multilayer board.
【００２０】[0020]
【発明の効果】本発明によれば、多層基板のインナービ
アホールをプラズマ処理してスミアの樹脂成分を除去し
た後に、フィラー成分を除去する工程を別個に設けるよ
うにしたので、無機物のフィラーを含む絶縁樹脂を用い
る場合においても、完全なスミア除去を行うことがで
き、次工程のめっき工程での良好な導通を確保すること
ができる。According to the present invention, after the inner via hole of the multilayer substrate is subjected to plasma treatment to remove the smear resin component, the step of removing the filler component is separately provided, so that the inorganic filler is included. Even when an insulating resin is used, complete smear removal can be performed, and good conduction in the next plating step can be ensured.
【図１】（ａ）本発明の一実施の形態の多層基板の断面
図 （ｂ）本発明の一実施の形態の多層基板の断面図 （ｃ）本発明の一実施の形態の多層基板の断面図FIG. 1A is a cross-sectional view of a multilayer substrate according to an embodiment of the present invention. FIG. 1B is a cross-sectional view of a multilayer substrate according to an embodiment of the present invention. Sectional view
【図２】本発明の一実施の形態の多層基板の拡大断面図FIG. 2 is an enlarged sectional view of a multilayer substrate according to one embodiment of the present invention.
【図３】本発明の一実施の形態のプラズマ処理装置の断
面図FIG. 3 is a sectional view of a plasma processing apparatus according to an embodiment of the present invention.
【図４】本発明の一実施の形態の多層基板の拡大断面図FIG. 4 is an enlarged sectional view of a multilayer substrate according to an embodiment of the present invention.
【図５】本発明の一実施の形態の多層基板の拡大断面図FIG. 5 is an enlarged sectional view of a multilayer substrate according to one embodiment of the present invention.
【図６】（ａ）本発明の一実施の形態の多層基板の断面
図 （ｂ）本発明の一実施の形態の多層基板の断面図 （ｃ）本発明の一実施の形態の多層基板の断面図6A is a cross-sectional view of a multilayer substrate according to an embodiment of the present invention. FIG. 6B is a cross-sectional view of a multilayer substrate according to an embodiment of the present invention. Sectional view
１ 多層基板 ２ 回路パターン ３ 絶縁樹脂層 ３ａ スミア ３ｂ フィラー成分 ４ インナービアホール １１ プラズマ処理装置 DESCRIPTION OF SYMBOLS 1 Multilayer board 2 Circuit pattern 3 Insulating resin layer 3a Smear 3b Filler component 4 Inner via hole 11 Plasma processing apparatus
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森迫 勇 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E346 AA06 AA12 AA15 AA43 BB01 CC08 DD01 DD22 DD32 EE31 FF03 FF07 GG01 GG15 GG16 HH07 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Isamu Morisako 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F term (reference) 5E346 AA06 AA12 AA15 AA43 BB01 CC08 DD01 DD22 DD32 EE31 FF03 FF07 GG01 GG15 GG16 HH07
Claims (2)
内に残留するスミアを除去する多層基板のスミア除去方
法であって、酸素ガスを含んだプラズマ発生用ガスを用
いて前記インナービアホールをプラズマ処理することに
より、インナービアホール内の導体層の表面に残留する
スミアの樹脂成分を除去する工程と、前記プラズマ処理
後になお残留するスミアのフィラー成分を除去する工程
とを含むことを特徴とする多層基板のスミア除去方法。1. A method of removing smear from a multilayer substrate, which removes smear remaining in an inner via hole formed in the multilayer substrate, wherein the inner via hole is plasma-treated using a plasma generating gas containing an oxygen gas. Thereby removing the smear resin component remaining on the surface of the conductor layer in the inner via hole, and removing the smear filler component still remaining after the plasma treatment. Smear removal method.
て、液体による湿式洗浄を行うことを特徴とする請求項
１記載の多層基板のスミア除去方法。2. The method according to claim 1, wherein in the step of removing the filler component, wet cleaning with a liquid is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10235299A JP2000068653A (en) | 1998-08-21 | 1998-08-21 | Smear removing method of multilayer board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10235299A JP2000068653A (en) | 1998-08-21 | 1998-08-21 | Smear removing method of multilayer board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068653A true JP2000068653A (en) | 2000-03-03 |
Family
ID=16984068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10235299A Pending JP2000068653A (en) | 1998-08-21 | 1998-08-21 | Smear removing method of multilayer board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068653A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050872A (en) * | 2000-08-02 | 2002-02-15 | Hamamatsu Photonics Kk | Method and device for processing surface of multilayer printed board |
| JP2002134927A (en) * | 2000-10-23 | 2002-05-10 | Hamamatsu Photonics Kk | Via hole forming equipment of multilayer printed board |
| JP2002232120A (en) * | 2001-01-31 | 2002-08-16 | Hamamatsu Photonics Kk | Surface treating apparatus for board |
| JP2003023259A (en) * | 2001-07-10 | 2003-01-24 | Hamamatsu Photonics Kk | Laminate and its surface processing method |
| CN103002665A (en) * | 2011-09-09 | 2013-03-27 | 揖斐电株式会社 | Method of manufacturing printed wiring board |
-
1998
- 1998-08-21 JP JP10235299A patent/JP2000068653A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050872A (en) * | 2000-08-02 | 2002-02-15 | Hamamatsu Photonics Kk | Method and device for processing surface of multilayer printed board |
| JP2002134927A (en) * | 2000-10-23 | 2002-05-10 | Hamamatsu Photonics Kk | Via hole forming equipment of multilayer printed board |
| JP2002232120A (en) * | 2001-01-31 | 2002-08-16 | Hamamatsu Photonics Kk | Surface treating apparatus for board |
| JP4509404B2 (en) * | 2001-01-31 | 2010-07-21 | 浜松ホトニクス株式会社 | Substrate surface treatment equipment |
| JP2003023259A (en) * | 2001-07-10 | 2003-01-24 | Hamamatsu Photonics Kk | Laminate and its surface processing method |
| CN103002665A (en) * | 2011-09-09 | 2013-03-27 | 揖斐电株式会社 | Method of manufacturing printed wiring board |
| KR101397223B1 (en) * | 2011-09-09 | 2014-05-21 | 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 | Method of manufacturing printed wiring board |
| US9420697B2 (en) | 2011-09-09 | 2016-08-16 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWM254863U (en) | Multi-layer wiring board | |
| JPH024264A (en) | Double-layer resist construction and pattern formation | |
| JP2006041459A (en) | Bga package substrate and its manufacturing method | |
| JPH0590756A (en) | Production of rigid/flexible board | |
| JP4212006B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH0257356B2 (en) | ||
| JPH0141272B2 (en) | ||
| KR20020081042A (en) | Method and apparatus for fabricating printed circuit board using atmospheric pressure capillary discharge plasma shower | |
| JP2000068653A (en) | Smear removing method of multilayer board | |
| JP2002043753A (en) | Manufacturing method of multilayer printed circuit board | |
| JPH05291727A (en) | Manufacture of wiring board | |
| JPH11300487A (en) | Drilling method and drilled body | |
| JP3062142B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JP4094965B2 (en) | Method for forming via in wiring board | |
| WO2004084593A1 (en) | Method for forming fine through hole conductor in circuit board | |
| JP2017157758A (en) | Method of manufacturing wiring substrate and wiring substrate | |
| JP2000049463A (en) | Smear removing method of multilayer board | |
| JPH1117340A (en) | Method for forming blind through-hole | |
| JP2005347429A (en) | Manufacturing method of printed circuit board | |
| KR100619349B1 (en) | Method for forming circuit pattern of printed circuit board | |
| JP2000216521A (en) | Manufacture of wiring board and wiring board using the same | |
| JP2000040881A (en) | Smear remover of multilayer board, and smear removal method | |
| WO2021200538A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP2000124615A (en) | Multilayer printed wiring board and its manufacture | |
| JP2001015560A (en) | Manufacture of film carrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20051003 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Effective date: 20051003 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080422 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080805 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |