JP2001005429A - Driving circuit of liquid crystal display device - Google Patents
Driving circuit of liquid crystal display deviceInfo
- Publication number
- JP2001005429A JP2001005429A JP17204699A JP17204699A JP2001005429A JP 2001005429 A JP2001005429 A JP 2001005429A JP 17204699 A JP17204699 A JP 17204699A JP 17204699 A JP17204699 A JP 17204699A JP 2001005429 A JP2001005429 A JP 2001005429A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- liquid crystal
- output
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は液晶表示装置を駆動
する映像信号処理に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to video signal processing for driving a liquid crystal display device.
【０００２】[0002]
【従来の技術】液晶表示装置の表示セルに印加する電圧
は、液晶の劣化を防ぐために一定の周期で極性を反転す
る交流駆動を行う必要がある。図１１に従来における液
晶表示装置の映像信号極性反転回路の回路図を示す。2. Description of the Related Art A voltage applied to a display cell of a liquid crystal display device needs to be subjected to an AC drive in which the polarity is inverted at a constant cycle in order to prevent the deterioration of the liquid crystal. FIG. 11 is a circuit diagram of a video signal polarity inversion circuit of a conventional liquid crystal display device.
【０００３】図１１において、直流再生された入力映像
信号１０１は序段増幅器１０２によって、閾値を持ち印
加電圧に対して光の透過率がリニアではない液晶の特性
に合わせて増幅される。序段増幅器１０２は互いに逆極
性の入力端子が接続された１組の差動増幅器Ａ１０３、
差動増幅器Ｂ１０４に増幅された映像信号を送る。In FIG. 11, an input video signal 101 which has been DC-reproduced is amplified by an amplifier 102 in accordance with the characteristics of a liquid crystal having a threshold value and a light transmittance which is not linear with respect to an applied voltage. The first-stage amplifier 102 is a set of differential amplifiers A103 to which input terminals of opposite polarities are connected,
The amplified video signal is sent to the differential amplifier B104.
【０００４】一方、映像信号の一定の周期信号より得ら
れたタイミング信号が液晶表示セル１０５の列電極の数
に対応した数のシフトレジスタ１０６に加わる。シフト
レジスタ１０６は映像信号のためのサンプリング信号を
トランスミッションゲ−ト１０７に送り出す。On the other hand, a timing signal obtained from a fixed period signal of a video signal is applied to a number of shift registers 106 corresponding to the number of column electrodes of the liquid crystal display cell 105. The shift register 106 sends a sampling signal for a video signal to the transmission gate 107.
【０００５】トランスミッションゲ−ト１０７の一繋が
りの開閉動作により差動増幅器Ａ１０３からの正の映像
信号または差動増幅器Ｂ１０４からの負の映像信号はス
イッチ回路、トランスミッションゲ−ト１０７を通って
液晶表示セル１０５の一行分の画像信号としてサンプル
ホ−ルド１０８に蓄積される。A positive video signal from the differential amplifier A103 or a negative video signal from the differential amplifier B104 is passed through a switch circuit and the transmission gate 107 by the opening and closing operation of one connection of the transmission gate 107, and the liquid crystal display is performed. An image signal for one row of the cell 105 is stored in the sample hold 108.
【０００６】サンプルホ−ルド１０８からの画像信号は
液晶表示セル内のＴＦＴ１０９に印加され、ＴＦＴ１０
９及び液晶の特性により変化し、画素電極１１０に画素
信号として加わる。The image signal from the sample hold 108 is applied to the TFT 109 in the liquid crystal display cell,
9 and the characteristics of the liquid crystal, and are applied to the pixel electrode 110 as a pixel signal.
【０００７】増幅率調整信号１１１が序段増幅器１０２
に加えられて液晶表示セル１０５のコントラストを調整
し、可変直流電圧信号１１２が差動増幅器Ｂ１０４に加
えられて液晶表示セル１０５の明度を調整するようにな
っている。液晶表示セル中の液晶は画素電極に加わる画
素電圧と対向電極に加わる対向電圧との差の交流電圧で
駆動される（特公平２−４１０３９号公報）。[0007] The amplification factor adjustment signal 111 is
To adjust the contrast of the liquid crystal display cell 105, and the variable DC voltage signal 112 is applied to the differential amplifier B104 to adjust the brightness of the liquid crystal display cell 105. The liquid crystal in the liquid crystal display cell is driven by an AC voltage having a difference between a pixel voltage applied to a pixel electrode and a counter voltage applied to a counter electrode (Japanese Patent Publication No. 2-41039).
【０００８】[0008]
【発明が解決しようとする課題】上記の駆動回路は差動
増幅器の後にスイッチがあるので出力インピーダンスが
大きくなり、周波数特性の低下や出力振幅が制限される
問題があった。また上記駆動回路では、差動増幅器Ａ１
０３と差動増幅器Ｂ１０４との性能差によって表示画面
の位置的または時間的に明るさの不均一が生じる問題が
あった。The above-mentioned drive circuit has a problem that the output impedance is increased due to the presence of the switch after the differential amplifier, and the frequency characteristics are reduced and the output amplitude is limited. In the drive circuit, the differential amplifier A1
03 and the differential amplifier B104, there is a problem that the brightness of the display screen becomes uneven in position or time.
【０００９】[0009]
【課題を解決するための手段】本発明は上記の問題に鑑
み、映像信号処理の経路からスイッチ素子を排除して、
正逆両方の極性信号の直流再生を同じ経路で処理しする
ので周波数特性の低下や出力振幅が制限される事無く、
また明るさの位置的または時間的不均一を生じることな
く画像を表示することが出来る。SUMMARY OF THE INVENTION In view of the above problems, the present invention eliminates a switch element from a video signal processing path.
Since the DC reproduction of both forward and reverse polarity signals is processed in the same path, there is no reduction in frequency characteristics and no restriction on output amplitude.
Further, an image can be displayed without causing unevenness in position or time of brightness.
【００１０】またより高精細画像を狭帯域な映像信号回
路で処理するために映像信号を異なるいくつかの位相の
クロックでサンプリングして相展開した映像信号を液晶
表示装置に入力する駆動方式において、相展開した映像
信号を交流駆動信号処理するための各駆動回路のゲイ
ン、直流再生性能を精度良く揃え明るさの位置的または
時間的不均一を生じることなく画像を表示することが出
来る。In order to process a higher-definition image with a narrow-band video signal circuit, a driving method for sampling a video signal with clocks of several different phases and inputting a phase-developed video signal to a liquid crystal display device, The gain and the DC reproduction performance of each drive circuit for processing the phase-developed video signal into an AC drive signal can be precisely adjusted, and an image can be displayed without causing positional or temporal unevenness in brightness.
【００１１】すなわち回路のダイナミックレンジを有効
に利用した映像信号を１水平期間毎、または１垂直期間
毎、または１水平期間毎かつ１垂直期間毎に極性反転し
て出力する映像処理回路と、映像処理回路の出力を液晶
の駆動に十分な振幅に増幅するアンプ回路と、アンプ回
路の出力に対し直流再生のための信号を発生する発生回
路と、アンプ回路の出力と発生回路の出力を加算する加
算回路とを備え、映像信号の処理経路を切り替えること
なく液晶表示装置を交流駆動する映像信号を作成するこ
とを特徴とした液晶表示装置の駆動回路である。That is, an image processing circuit for inverting and outputting the polarity of a video signal effectively utilizing the dynamic range of the circuit for each horizontal period, for each vertical period, or for each horizontal period and every vertical period, An amplifier circuit for amplifying the output of the processing circuit to an amplitude sufficient for driving the liquid crystal; a generating circuit for generating a signal for DC reproduction with respect to the output of the amplifier circuit; and adding the output of the amplifier circuit and the output of the generating circuit A driving circuit for a liquid crystal display device, comprising: an adding circuit; and generating a video signal for AC driving the liquid crystal display device without switching a processing path of the video signal.
【００１２】また本発明は映像信号を相展開し前記の映
像処理回路、加算回路を少なくとも２経路以上を用いて
１つの液晶表示装置を駆動する駆動回路において、制御
信号によって信号振幅を制御するアンプ回路と、アンプ
回路出力の交流駆動信号における２つのペデスタルレベ
ルを検出する検出回路と、検出回路で検出した２つのペ
デスタルレベルの差から映像信号の大きさを演算しアン
プ回路に対し制御信号を発生する演算回路と、加算回路
の出力から交流駆動信号の一方のペデスタルレベルを検
出しそのレベルと基準レベルとを比較して差分を発生す
る第２演算回路と、第２の演算回路の出力に従い発生回
路の出力をシフトさせるレベルシフト回路とをそれぞれ
の経路に備え、信号処理の経路が異なっても映像信号の
直流再生と信号ゲインが同じになることを特徴とした液
晶表示装置の駆動回路である。According to the present invention, there is provided an amplifier for controlling a signal amplitude by a control signal in a drive circuit for phase-expanding a video signal and driving one liquid crystal display device using at least two paths of the video processing circuit and the addition circuit. Circuit, a detection circuit for detecting two pedestal levels in the AC drive signal output from the amplifier circuit, and a control signal for the amplifier circuit by calculating the magnitude of the video signal from the difference between the two pedestal levels detected by the detection circuit. A second arithmetic circuit that detects one pedestal level of the AC drive signal from the output of the adder circuit and compares the level with a reference level to generate a difference, and generates a difference according to the output of the second arithmetic circuit. A level shift circuit for shifting the output of the circuit is provided in each path, and even if the signal processing path is different, DC reproduction of the video signal and signal Down is a driving circuit of a liquid crystal display device, characterized in that the same.
【００１３】本発明は前記した構成により、映像信号の
処理経路を切り替えることなく液晶表示装置を交流駆動
する映像信号を作成する。According to the present invention, a video signal for AC driving a liquid crystal display device is created without switching the processing path of the video signal.
【００１４】また映像信号を相展開し前記の映像処理回
路、アンプ回路、加算回路を少なくとも２経路以上を用
いて１つの液晶表示装置を駆動する駆動回路において、
交流駆動信号の一方のペデスタルレベルと基準レベルと
を比較して差分を検出して発生回路の出力から減算する
事で信号処理の経路が異なっても映像信号の直流再生を
精度良く一致させ、かつ２つのペデスタルレベルの差か
ら映像信号の大きさを演算してその大きさを一定にする
ためにアンプ回路に対し制御信号を発生して信号処理の
経路が異なっても信号ゲインを精度良く一致させる。Further, in a drive circuit for driving one liquid crystal display device by phase-expanding a video signal and using at least two paths of the video processing circuit, the amplifier circuit, and the addition circuit,
By comparing the pedestal level of one of the AC drive signals with the reference level and detecting the difference and subtracting the difference from the output of the generation circuit, the DC reproduction of the video signal can be accurately matched even if the signal processing path is different, and The magnitude of the video signal is calculated from the difference between the two pedestal levels, and a control signal is generated for the amplifier circuit in order to make the magnitude constant so that the signal gain is accurately matched even if the signal processing path is different. .
【００１５】[0015]
【発明の実施の形態】図１は本発明の第１の実施形態に
おける液晶表示装置の駆動回路のブロック図を示すもの
である。図１において１は映像処理回路、１１は映像処
理回路１におけるデジタルガンマ処理部、１２は映像処
理回路１におけるビット反転部、１３は映像処理回路１
におけるデジタル／アナログ変換部（以下Ｄ／Ａ変換
部）、２は発生回路、３はアンプ回路、４は加算回路、
５は液晶パネルである。FIG. 1 is a block diagram showing a driving circuit of a liquid crystal display device according to a first embodiment of the present invention. In FIG. 1, 1 is a video processing circuit, 11 is a digital gamma processing unit in the video processing circuit 1, 12 is a bit inversion unit in the video processing circuit 1, and 13 is a video processing circuit 1.
, A digital / analog converter (hereinafter D / A converter), 2 is a generation circuit, 3 is an amplifier circuit, 4 is an addition circuit,
5 is a liquid crystal panel.
【００１６】なお従来例におけるシフトレジスタ１０
６、トランスミッションゲート１０７、サンプルホール
ド１０８、ＴＦＴ１０９、画素電極１１０、液晶表示セ
ル１０５をまとめて液晶パネル５とした。The shift register 10 in the conventional example
6, the transmission gate 107, the sample and hold 108, the TFT 109, the pixel electrode 110, and the liquid crystal display cell 105 are collectively referred to as a liquid crystal panel 5.
【００１７】以上のように構成されたこの実施形態の位
相調整回路において、以下その動作を説明する。The operation of the phase adjusting circuit having the above-described configuration according to this embodiment will be described below.
【００１８】映像処理回路１のデジタルガンマ処理部１
１には映像信号が入力される。液晶表示装置は入力信号
に対し、たとえばノーマリブラック駆動では図２で示す
ような非線形な透過特性を示すので、デジタルガンマ処
理部１１では線形な透過特性になるように映像信号を逆
補正する。Digital gamma processing section 1 of video processing circuit 1
1 receives a video signal. Since the liquid crystal display device shows a non-linear transmission characteristic as shown in FIG. 2 in the normally black drive with respect to the input signal, the digital gamma processing unit 11 reversely corrects the video signal so as to have a linear transmission characteristic.
【００１９】次にビット反転部１２では例えば１水平毎
にデジタル映像データをビット反転する。その結果Ｄ／
Ａ変換部１３からは図３で示すようなアナログ映像信号
が出力される。Next, the bit inverting unit 12 inverts the bit of the digital video data, for example, for each horizontal line. As a result, D /
The A-converter 13 outputs an analog video signal as shown in FIG.
【００２０】Ｄ／Ａ変換部１３からの出力はアンプ回路
３で液晶表示装置を駆動するのに十分な信号振幅に増幅
される。The output from the D / A converter 13 is amplified by the amplifier circuit 3 to a signal amplitude sufficient to drive the liquid crystal display.
【００２１】液晶表示装置を駆動する映像信号は、ノー
マリーホワイト駆動であれば例えば図４(ａ)の様な信号
であり、ノーマリーブラック駆動であれば例えば図４
(ｂ)の様な信号である。そのためアンプ回路３の出力に
対して図４(ａ)または(ｂ)の様に映像の黒レベルを決め
る直流再生を加算回路４で行い、液晶パネル５に入力さ
れる。The video signal for driving the liquid crystal display device is, for example, a signal as shown in FIG. 4A for normally white driving, and is a signal as shown in FIG. 4 for normally black driving.
The signal is as shown in FIG. Therefore, as shown in FIG. 4A or 4B, the output of the amplifier circuit 3 is subjected to DC reproduction for determining the black level of an image by the addition circuit 4, and is input to the liquid crystal panel 5.
【００２２】発生回路２では加算回路４で行う直流再生
のための信号を発生する。その信号の１例を図５に示
す。図５(ａ)はノーマリーホワイト駆動に対するアンプ
回路３の出力と発生回路２の出力との関係の１例であ
り、図５(ｂ)はノーマリーブラック駆動に対するアンプ
回路３の出力と発生回路２の出力との関係の１例であ
る。The generation circuit 2 generates a signal for DC reproduction performed by the addition circuit 4. FIG. 5 shows an example of the signal. FIG. 5A shows an example of the relationship between the output of the amplifier circuit 3 and the output of the generator circuit 2 for normally white driving, and FIG. 5B shows the output of the amplifier circuit 3 and generator circuit for normally black driving. 2 is an example of a relationship with the output of No. 2;
【００２３】図５(ａ)、(ｂ)で示されるように液晶駆動
装置がノーマリーホワイト駆動、ノーマリーブラック駆
動のどちらの駆動モードであろうとも発生回路２の出力
電圧と位相を変えるだけで対応が出来、しかも映像信号
が処理される経路自体はどちらの駆動モードでも同一で
ある。As shown in FIGS. 5 (a) and 5 (b), the output voltage and the phase of the generating circuit 2 are merely changed irrespective of the drive mode of the normally white drive or the normally black drive. And the path itself for processing the video signal is the same in both drive modes.
【００２４】その結果この実施形態によれば液晶表示装
置を交流駆動するためにスイッチ素子で映像信号を切り
替える事も無くデジタル処理で容易にかつ同じ性能で処
理できる。またノーマリーホワイト駆動、ノーマリーブ
ラック駆動のどちらの駆動モードであろうとも同一の回
路で映像信号を処理することが出来て常に同じ性能を確
保できる。As a result, according to this embodiment, digital signals can be easily processed with the same performance without switching the video signal by the switch element in order to drive the liquid crystal display device by AC. Also, the same circuit can process the video signal regardless of the drive mode of normally white drive or normally black drive, and the same performance can always be ensured.
【００２５】次に相展開駆動について簡単に説明する。
液晶パネルの画素数が増加していくと、図１１の様にＶ
outの信号配線に全ての液晶セルが接続された構造では
増幅器に求められる帯域性能は画素数に比例して大きく
なる。そのため構成素子のコスト、設計難度は増大す
る。そこで図６のＶout１、Ｖout２の様に信号配線、シ
フトレジスタ１０６、トランスミッションゲート１０
７、サンプルホールド１０８、ＴＦＴ１０９、画素電極
１１０、液晶表示セル１０５を２つのグループに分け、
それを交互に配置する。なお図６において以後の説明と
整合を取るためにＶout１、Ｖout２以前の回路構成を第
１の実施形態を用いている。このように構成された液晶
パネル５に入力される信号について説明する。Next, the phase expansion drive will be briefly described.
As the number of pixels of the liquid crystal panel increases, as shown in FIG.
In the structure in which all the liquid crystal cells are connected to the out signal wiring, the band performance required for the amplifier increases in proportion to the number of pixels. For this reason, the cost and the design difficulty of the constituent elements increase. Therefore, the signal wiring, the shift register 106, the transmission gate 10 like Vout1 and Vout2 in FIG.
7, the sample hold 108, the TFT 109, the pixel electrode 110, and the liquid crystal display cell 105 are divided into two groups,
Arrange them alternately. In FIG. 6, the circuit configuration before Vout1 and Vout2 is used in the first embodiment for consistency with the description below. A signal input to the liquid crystal panel 5 configured as described above will be described.
【００２６】各Ｄ／Ａ変換部１３から出力される映像信
号と相展開される前の映像信号の関係を図７に示す。図
７(ａ)は相展開前の映像信号、図７(ｂ)は一方の相展開
用のクロック、図７（ｃ）はそのクロックで処理される
Ｄ／Ａ変換部１３からの出力信号、図７(ｄ)は他方の相
展開用クロック、図７(e)はそのクロックで処理される
Ｄ／Ａ変換部１３からの出力信号である。FIG. 7 shows the relationship between the video signal output from each D / A converter 13 and the video signal before phase expansion. 7A is a video signal before phase development, FIG. 7B is a clock for one phase development, FIG. 7C is an output signal from the D / A converter 13 processed by the clock, FIG. 7D shows the other phase expansion clock, and FIG. 7E shows the output signal from the D / A converter 13 processed by the clock.
【００２７】図７(ｃ)、(e)の映像信号は、図７(ａ)の
映像信号を半分の周波数で２つに分解した様な映像信号
になっている。このためアンプ回路３、加算回路４に対
して求められる周波数特性は図７（ａ）時と比べ半分と
なる。また応答性が遅い液晶に対しも個々の液晶セルに
求められる応答性は半分の速度でよい。これは高精細な
画像つまり高周波映像信号を表示させるため、映像信号
を上記のように分解し液晶が応答できる周波数に下げ、
液晶表示装置に複数（上記説明では２相展開であり２端
子）の映像入力端子を設けておきパネル上でそれを合成
するような手法である。The video signals shown in FIGS. 7C and 7E are video signals obtained by decomposing the video signal shown in FIG. 7A into two at a half frequency. For this reason, the frequency characteristics required for the amplifier circuit 3 and the adder circuit 4 are halved from those in FIG. In addition, the response required for each liquid crystal cell may be half the speed of the liquid crystal having low response. In order to display a high-definition image, that is, a high-frequency video signal, the video signal is decomposed as described above and lowered to a frequency at which the liquid crystal can respond
This is a method in which a plurality of (two terminals in the above description, two terminals are provided) video input terminals are provided on the liquid crystal display device, and the video input terminals are synthesized on a panel.
【００２８】この場合、問題となるのが各相に入力され
る信号レベルの精度である。ラスター信号の様に画面全
体が一様な信号レベルを考えた場合、各相の回路性能が
ばらつけば装置に入力された信号は均一にあるにも係わ
らず、表示される画像はムラのある画像になってしま
う。このような課題に対しての改善回路を次に説明す
る。In this case, what matters is the accuracy of the signal level input to each phase. Considering a uniform signal level over the entire screen, such as a raster signal, if the circuit performance of each phase varies, the displayed image will be uneven even though the signal input to the device is uniform. It becomes an image. Next, an improvement circuit for solving such a problem will be described.
【００２９】図８は２相展開した場合における第２の実
施形態のブロック図である。図８において１１は図１で
示す第１の実施形態であり、７は検出回路、８は演算回
路、９は第２の演算回路、１０はレベルシフト回路であ
る。また図９は検出回路７と演算回路８の具体回路の一
例である。図９において７１，７２はスイッチ、７３、
７４はコンデンサ、８１は第１の減算器、８２は第２の
減算器、８３は加算器である。FIG. 8 is a block diagram of the second embodiment when two phases are developed. 8, reference numeral 11 denotes the first embodiment shown in FIG. 1, reference numeral 7 denotes a detection circuit, reference numeral 8 denotes an arithmetic circuit, reference numeral 9 denotes a second arithmetic circuit, and reference numeral 10 denotes a level shift circuit. FIG. 9 shows an example of a specific circuit of the detection circuit 7 and the arithmetic circuit 8. 9, 71 and 72 are switches, 73,
74 is a capacitor, 81 is a first subtractor, 82 is a second subtractor, and 83 is an adder.
【００３０】検出回路７のスイッチ７１，スイッチ７２
は、図１０で示す様にアンプ回路３の出力に対して２つ
のペデスタルレベルを検出するタイミングで閉じる。そ
の結果コンデンサ７３、コンデンサ７４は２つのペデス
タルレベルを保持する。第１の減算器８１はコンデンサ
７１の保持レベルからコンデンサ７２の保持レベルを減
算しアンプ回路３の映像信号の大きさを算出する。第２
の減算回路８２は基準値１から第１の減算器８１の出力
を減算する。加算器８３は基準値２と第２の減算器８２
の出力を加算することでアンプ回路３のゲインを制御す
る信号をする。The switches 71 and 72 of the detection circuit 7
Closes at the timing of detecting two pedestal levels with respect to the output of the amplifier circuit 3 as shown in FIG. As a result, the capacitors 73 and 74 maintain two pedestal levels. The first subtracter 81 subtracts the level of the capacitor 72 from the level of the capacitor 71 to calculate the magnitude of the video signal of the amplifier circuit 3. Second
Subtracts the output of the first subtractor 81 from the reference value 1. The adder 83 is composed of the reference value 2 and the second subtractor 82.
The signal for controlling the gain of the amplifier circuit 3 is obtained by adding the outputs of.
【００３１】アンプ回路３の出力が大きい場合には第１
の減算器８１の出力が基準値１より大きくなり第２の減
算器８２はマイナス出力をする。そのため加算器８３は
基準値２を減らしてアンプ回路３の信号ゲインを小さく
しようと動作する。またアンプ回路３の出力が小さい場
合には第１の減算器８１の出力が基準値１より小さくな
り第２の減算器８２はマプラス出力をする。そのため加
算器８３は基準値２を増やしてアンプ回路３の信号ゲイ
ンを大きくしようと動作する。その結果アンプ回路３は
基準値１、基準値２によって常に一定のゲインで動作す
る。さらに２経路ある信号処理回路のそれぞれのアンプ
回路に対し同じ基準値１、基準値２で制御を行えば常に
２つの経路の信号ゲインは同じになる。When the output of the amplifier circuit 3 is large, the first
Of the subtractor 81 becomes larger than the reference value 1, and the second subtractor 82 outputs a minus output. Therefore, the adder 83 operates to reduce the reference value 2 and reduce the signal gain of the amplifier circuit 3. When the output of the amplifier circuit 3 is small, the output of the first subtractor 81 becomes smaller than the reference value 1, and the second subtractor 82 outputs a map plus output. Therefore, the adder 83 operates to increase the reference value 2 and increase the signal gain of the amplifier circuit 3. As a result, the amplifier circuit 3 always operates with a constant gain based on the reference value 1 and the reference value 2. Further, if control is performed with the same reference value 1 and reference value 2 for each amplifier circuit of the signal processing circuit having two paths, the signal gains of the two paths are always the same.
【００３２】次に第２の演算回路９は、加算回路４の出
力から一方のペデスタルレベルを検出する。その検出値
と基準レベルとを比較し、例えば基準値より検出したペ
デスタルレベルが小さければプラスの信号を出力する。
また基準値より検出したペデスタルレベルが大きければ
マイナスのの信号を出力する。Next, the second arithmetic circuit 9 detects one pedestal level from the output of the adder circuit 4. The detected value is compared with the reference level. For example, if the detected pedestal level is smaller than the reference value, a positive signal is output.
If the pedestal level detected is higher than the reference value, a negative signal is output.
【００３３】レベルシフト回路１０は第２の演算回路９
の出力に従い発生回路２の出力のＤＣレベルをシフトさ
せる。その結果加算回路４の出力信号のペデスタルレベ
ルは、第２の演算回路９の基準レベルと一致する様に制
御される。The level shift circuit 10 is connected to the second arithmetic circuit 9
, The DC level of the output of the generation circuit 2 is shifted. As a result, the pedestal level of the output signal of the adding circuit 4 is controlled so as to match the reference level of the second arithmetic circuit 9.
【００３４】２つの経路における第２の演算回路９に同
じ同一の基準レベルを用いれば、常に２つの経路のペデ
スタルレベルは同じになる。If the same reference level is used for the second operation circuit 9 in the two paths, the pedestal levels of the two paths are always the same.
【００３５】以上のようにこの実施形態によればそれぞ
れの経路で行われる制御に対し、同じ基準値１、基準値
２、基準レベルを用いることで経路間の信号ゲイン、Ｄ
Ｃレベルのばらつきを押さえることができる。なお第２
の実施形態では２相展開で説明したがそれ以上の展開数
でも同様の効果が得られる。As described above, according to this embodiment, for the control performed on each path, the same reference value 1, reference value 2, and reference level are used, so that the signal gain between the paths, D
Variations in the C level can be suppressed. The second
In the embodiment, the description has been made of the two-phase expansion, but a similar effect can be obtained with a larger number of expansions.
【００３６】[0036]
【発明の効果】以上説明したように本発明によれば、液
晶表示装置を交流駆動するためにスイッチ素子で映像信
号を切り替える事も無くデジタル処理で容易にかつ同じ
性能で処理できる。またノーマリーホワイト駆動、ノー
マリーブラック駆動のどちらの駆動モードであろうとも
同一の回路で映像信号を処理することが出来て常に同じ
性能を確保できる。As described above, according to the present invention, a digital signal can be easily processed with the same performance without switching a video signal by a switch element in order to drive a liquid crystal display device by AC. Also, the same circuit can process the video signal regardless of the drive mode of normally white drive or normally black drive, and the same performance can always be ensured.
【００３７】また本発明によれば、それぞれの経路で行
われる制御に対し、同じ基準値１、基準値２、基準レベ
ルを用いることで経路間の信号ゲイン、ＤＣレベルのば
らつきを押さえることができる。Further, according to the present invention, the same reference value 1, reference value 2, and reference level are used for the control performed on each path, so that variations in signal gain and DC level between paths can be suppressed. .
【図１】本発明の第１の実施形態による液晶表示装置の
駆動回路のブロック図FIG. 1 is a block diagram of a driving circuit of a liquid crystal display according to a first embodiment of the present invention.
【図２】液晶表示装置の入力信号−透過特性グラフFIG. 2 is an input signal-transmission characteristic graph of a liquid crystal display device.
【図３】同実施形態の映像処理回路１の出力信号を示す
図FIG. 3 is a view showing an output signal of the video processing circuit 1 of the embodiment.
【図４】液晶表示装置の駆動方法を示す波形図FIG. 4 is a waveform chart showing a driving method of the liquid crystal display device.
【図５】同実施形態の加算回路３における直流再生のた
めの波形図FIG. 5 is a waveform diagram for DC regeneration in the adding circuit 3 of the embodiment.
【図６】相展開を示すブロック図FIG. 6 is a block diagram showing phase development.
【図７】相展開を説明する波形図FIG. 7 is a waveform diagram illustrating phase development.
【図８】本発明の第２の実施形態による液晶表示装置の
駆動回路のブロック図FIG. 8 is a block diagram of a driving circuit of a liquid crystal display device according to a second embodiment of the present invention.
【図９】第２の実施形態による検出回路７と演算回路８
の具体例を示す図FIG. 9 shows a detection circuit 7 and an arithmetic circuit 8 according to the second embodiment.
Figure showing a specific example of
【図１０】第２の実施形態による検出回路７の検出タイ
ミングを示す図FIG. 10 is a diagram showing detection timing of a detection circuit 7 according to the second embodiment.
【図１１】従来の液晶表示装置の駆動回路のブロック図FIG. 11 is a block diagram of a driving circuit of a conventional liquid crystal display device.
【符号の説明】 １ 映像処理回路 ２ 発生回路 ３ アンプ回路 ４ 加算回路 ７ 検出回路 ８ 演算回路 ９ 第２の演算回路 １０ レベルシフト回路[Description of Signs] 1 video processing circuit 2 generation circuit 3 amplifier circuit 4 addition circuit 7 detection circuit 8 operation circuit 9 second operation circuit 10 level shift circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ａ Ｆターム(参考） 2H093 NA16 NA32 NA33 NA43 NA53 NC13 NC21 NC34 NC65 ND58 5C006 AA11 AC11 AC27 AC28 AF42 AF43 AF44 AF46 AF82 BB16 BC16 BC23 BF25 FA22 5C080 AA10 BB06 DD05 EE29 FF11 GG08 GG09 JJ02 JJ03 JJ04 JJ05 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 642 G09G 3/20 642A F term (Reference) 2H093 NA16 NA32 NA33 NA43 NA53 NC13 NC21 NC34 NC65 ND58 5C006 AA11 AC11 AC27 AC28 AF42 AF43 AF44 AF46 AF82 BB16 BC16 BC23 BF25 FA22 5C080 AA10 BB06 DD05 EE29 FF11 GG08 GG09 JJ02 JJ03 JJ04 JJ05
Claims (2)
した映像信号を１水平期間毎、または１垂直期間毎、ま
たは１水平期間毎かつ１垂直期間毎に極性反転して出力
する映像処理回路と、映像処理回路の出力を液晶の駆動
に十分な振幅に増幅するアンプ回路と、アンプ回路の出
力に対し直流再生のための信号を発生する発生回路と、
アンプ回路の出力と発生回路の出力を加算する加算回路
とを備え、映像信号の処理経路を切り替えることなく液
晶表示装置を交流駆動する映像信号を作成することを特
徴とした液晶表示装置の駆動回路。A video processing circuit for inverting the polarity of a video signal that effectively utilizes the dynamic range of the circuit for each horizontal period, for each vertical period, or for each horizontal period and for each vertical period, and outputting the video signal; An amplifier circuit for amplifying the output of the video processing circuit to an amplitude sufficient for driving the liquid crystal; a generating circuit for generating a signal for DC reproduction with respect to the output of the amplifier circuit;
A drive circuit for a liquid crystal display device, comprising: an adder circuit for adding an output of an amplifier circuit and an output of a generator circuit, and creating a video signal for AC driving the liquid crystal display device without switching a processing path of the video signal. .
路、加算回路を少なくとも２経路以上を用いて１つの液
晶表示装置を駆動する駆動回路において、加算回路の出
力を制御信号によって信号振幅を制御するアンプ回路
と、アンプ回路出力の交流駆動信号における２つのペデ
スタルレベルを検出する検出回路と、検出回路で検出し
た２つのペデスタルレベルの差から映像信号の大きさを
演算しアンプ回路に対し制御信号を発生する演算回路
と、加算回路の出力から交流駆動信号の一方のペデスタ
ルレベルを検出しそのレベルと基準レベルとを比較して
差分を発生する第２演算回路と、第２の演算回路の出力
に従い発生回路の出力をシフトさせるレベルシフト回路
とをそれぞれの経路に備え、信号処理の経路が異なって
も映像信号の直流再生と信号ゲインが同じになることを
特徴とした液晶表示装置の駆動回路。2. A drive circuit for phase-expanding a video signal and driving one liquid crystal display device using at least two paths of the video processing circuit and the addition circuit, wherein the output of the addition circuit is controlled by a control signal to control the signal amplitude. An amplifier circuit for controlling, a detection circuit for detecting two pedestal levels in an AC drive signal output from the amplifier circuit, and calculating a magnitude of a video signal from a difference between the two pedestal levels detected by the detection circuit to control the amplifier circuit An arithmetic circuit that generates a signal, a second arithmetic circuit that detects one pedestal level of the AC drive signal from the output of the adder circuit, compares the level with a reference level, and generates a difference, and a second arithmetic circuit. A level shift circuit that shifts the output of the generation circuit according to the output is provided in each path. A driving circuit for a liquid crystal display device, wherein the signal gain is the same.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17204699A JP2001005429A (en) | 1999-06-18 | 1999-06-18 | Driving circuit of liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17204699A JP2001005429A (en) | 1999-06-18 | 1999-06-18 | Driving circuit of liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001005429A true JP2001005429A (en) | 2001-01-12 |
Family
ID=15934542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17204699A Withdrawn JP2001005429A (en) | 1999-06-18 | 1999-06-18 | Driving circuit of liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001005429A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003040814A1 (en) * | 2001-11-05 | 2003-05-15 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving apparatus thereof |
| JP2007164142A (en) * | 2005-11-21 | 2007-06-28 | Seiko Epson Corp | Electro-optical apparatus, method for driving electro-optical apparatus, method for monitoring voltage, and electronic device |
| KR100859520B1 (en) * | 2001-11-05 | 2008-09-22 | 삼성전자주식회사 | Liquid crystal display and data driver thereof |
-
1999
- 1999-06-18 JP JP17204699A patent/JP2001005429A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003040814A1 (en) * | 2001-11-05 | 2003-05-15 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving apparatus thereof |
| KR100859520B1 (en) * | 2001-11-05 | 2008-09-22 | 삼성전자주식회사 | Liquid crystal display and data driver thereof |
| CN100426364C (en) * | 2001-11-05 | 2008-10-15 | 三星电子株式会社 | Liquid crystal display and driving device thereof |
| US7859524B2 (en) | 2001-11-05 | 2010-12-28 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving device thereof |
| JP2007164142A (en) * | 2005-11-21 | 2007-06-28 | Seiko Epson Corp | Electro-optical apparatus, method for driving electro-optical apparatus, method for monitoring voltage, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7598969B2 (en) | Electro-optical-device driving method, image processing circuit, electronic apparatus, and correction-data generating method | |
| KR100510500B1 (en) | TFT-LCD source driver integrated circuit for improving display quality and Method for eliminating offset of output amplifier | |
| JP3288142B2 (en) | Liquid crystal display device and driving method thereof | |
| JP5335293B2 (en) | Liquid crystal display device and driving method thereof | |
| JP2000035559A (en) | Liquid crystal display device and its driving method | |
| JP2007121703A (en) | Liquid crystal display drive circuit | |
| JP2006030362A (en) | Device and method for image processing | |
| KR100752070B1 (en) | Liquid display device, projection type image display unit and active matrix display device | |
| JP2005309326A (en) | Liquid crystal display device | |
| JP2002041003A (en) | Liquid-crystal display device and method for driving liquid-crystal | |
| JP2007047476A (en) | Liquid crystal display device and driving method of liquid crystal display device | |
| JP2001004974A (en) | Liquid crystal driving circuit | |
| JP2001005429A (en) | Driving circuit of liquid crystal display device | |
| JP2000330501A (en) | Liquid crystal driving circuit | |
| CN114203085B (en) | Method for controlling offset voltage in display device, and storage medium | |
| JP3519514B2 (en) | Liquid crystal display device and driving method thereof | |
| JP4770290B2 (en) | Liquid crystal display | |
| JP2000221925A (en) | Liquid crystal driving circuit | |
| JP3230405B2 (en) | Liquid crystal display device and driving method thereof | |
| JP3116877B2 (en) | Driving method and driving circuit for liquid crystal display device | |
| JPH06161371A (en) | Gradation correcting device | |
| JP2003091270A (en) | Method for driving electro-optical device, image processing circuit, electronic equipment, and method for generating correction data | |
| JP2010152141A (en) | Electro-optical apparatus, driving method of the same, and electronic device | |
| JP2002244625A (en) | Display device | |
| JP3451827B2 (en) | Display unevenness suppressing device, signal driving device, and image display system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060530 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060613 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080730 |