JP2000338919A - 電気光学装置の駆動回路および電気光学装置および投射型表示装置 - Google Patents
電気光学装置の駆動回路および電気光学装置および投射型表示装置Info
- Publication number
- JP2000338919A JP2000338919A JP11186649A JP18664999A JP2000338919A JP 2000338919 A JP2000338919 A JP 2000338919A JP 11186649 A JP11186649 A JP 11186649A JP 18664999 A JP18664999 A JP 18664999A JP 2000338919 A JP2000338919 A JP 2000338919A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- driving circuit
- film transistor
- thin film
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
る。 【解決手段】 データ線駆動回路のXシフトレジスタを
構成する相補型TFTのうち、Pチャネル型TFTにつ
いては自己整合型構造とし、Nチャネル型TFTについ
てはLDD構造とする。この際、両者の特性を均衡させ
るために、Pチャネル型TFTのチャネル長L1を、N
チャネル型TFTのチャネル長L2よりも長くし、Pチ
ャネル型TFTのチャネル幅W1を、Nチャネル型TF
Tのチャネル幅W2よりも広くする。
Description
動する駆動回路に関し、特に、当該駆動回路を構成する
薄膜トランジスタの長寿命化を図った電気光学装置の駆
動回路、および、この駆動回路を内蔵する電気光学装置
に関する。
の駆動回路は、画像表示領域に配設されたデータ線や走
査線などに、画像信号や走査信号などを所定タイミング
で供給するデータ線駆動回路や、走査線駆動回路、サン
プリング回路などから構成されている。このうち、デー
タ線駆動回路は、一般には、複数のラッチ回路からなる
Xシフトレジスタを備え、水平走査期間の最初に供給さ
れる転送信号をクロック信号に応じて順次シフトして、
これをサンプリング制御信号として出力するものであ
る。また、サンプリング回路は、各データ線毎に設けら
れるサンプリング用のスイッチからなり、外部から供給
される画像信号を、サンプリング制御信号にしたがって
サンプリングして、各データ線に供給するものである。
一方、走査線駆動回路は、複数のラッチ回路からなるY
シフトレジスタを備え、垂直走査期間の最初に供給され
る転送信号をクロック信号に応じて順次シフトして、こ
れを走査信号として出力するものである。
電気光学装置を構成する基板上に設けた周辺回路内蔵型
の電気光学装置が開発されている。この種の電気光学装
置では、周辺回路の構成素子と、画素を駆動するスイッ
チング素子とが、共通プロセスで製造される。例えば、
電気光学材料として液晶を用いた液晶装置において周辺
回路を構成する素子は、画素を駆動する薄膜トランジス
タ(Thin Film Transistor:以下「TFT」と称する)
と同時に形成されるので、周辺回路を別基板上に形成し
て実装する電気光学装置と比較して、装置全体の小型化
やコスト低下を図る上で有利となる。
をスイッチングするTFTよりも、高速応答性や低消費
電力などが要求される。このため、周辺回路を構成する
TFTを相補型で構成するとともに、オフセット構造や
LDD(Lightly Doped Drain)構造を採用することで、
素子の微細化にくわえて、高いオン電流と低いオフ電流
との両立が図られている。
うな電気光学装置、詳細には、周辺回路の構成素子とし
てLDD構造を有するPチャネル型TFTおよびNチャ
ネル型TFTを相補的に組み合わせた周辺回路内蔵型の
電気光学装置について、80℃という温度で連続通電試
験を行ったところ、図10において特性aで示されるよ
うに、最低駆動電圧が短時間のうちに上昇して、寿命が
尽きてしまう、という問題が発生した。一般に、この種
の電気光学装置には、例えば、80℃で5千時間以上の
寿命が要求されている。これは、室温に換算して2万時
間程度の寿命になると言われているが、この図でも判る
ように、特性aは、とても満足できるレベルではない。
たものであり、その目的とするところは、駆動回路内蔵
型の電気光学装置において、当該駆動回路などの周辺回
路における構成素子の劣化を防止して、長寿命化を図っ
た電気光学装置の駆動回路、および、この駆動回路を内
蔵する電気光学装置を提供することにある。
連続通電試験に用いた液晶装置を検査したところ、LD
D構造を有するPチャネル型TFTのみの特性が劣化し
ていることが判明した。この原因として、不純物たる
B(ボロン)をイオン化して打ち込む際のダメージによ
りゲート絶縁膜が劣化する、ホットホール現象が発生
する、などの理由が考えられるが、詳しい原因は、現時
点において判明していない。いずれにしても、Pチャネ
ル型TFTの特性劣化が、LDD構造に起因して発生し
ていると考えられる。なお、実験的には、駆動周波数
が高くなるにつれて、劣化が進行する点、および、環
境温度が高くなるにつれて、劣化が進行する点について
は、本件発明者が確認している。特に、の点について
は、駆動周波数が1MHz以上となると、特性の劣化が
顕著となること、および、駆動周波数の2乗にほぼ比例
して、特性の劣化が進行することが確認されている。
波数で駆動される部分は、一般的には、データ線駆動回
路におけるXシフトレジスタである。また、上記連続通
電試験において、Pチャネル型TFTと組み合わせられ
るNチャネル型TFTの特性は、劣化が問題となる程度
にまでは至っていない。一方、周辺回路を構成するTF
Tには、上述したように高速応答性や、低消費電力、安
定動作などが要求されるため、相補型構成が必要不可欠
である。
おける相補型のTFTのうち、Pチャネル型TFTにつ
いては、LDD構造とはせずに自己整合型(セルフアラ
イン)構造として、高いオン電流を持たせる一方、Nチ
ャネル型TFTについては従来通りLDD構造(もしく
はオフセット構造)として、低いオフ電流を持たせるこ
ととした。詳細には、本発明に係る電気光学装置の駆動
回路は、複数の走査線と、複数のデータ線と、前記走査
線および前記データ線に接続されたスイッチング素子
と、各スイッチング素子に接続された画素電極とからな
る表示領域を有する電気光学装置の駆動回路であって、
前記駆動回路は、所定の画像信号を前記データ線の各々
に供給するデータ線駆動回路を有し、前記データ線駆動
回路は、所定の入力信号を順次転送するXシフトレジス
タを備え、前記Xシフトレジスタのうち、少なくとも1
個以上の論理素子は、Pチャネル型およびNチャネル型
TFTを相補的に組み合わせて構成され、このうち、前
記Pチャネル型TFTは、そのソース領域の端部および
ドレイン領域の端部が当該TFTにおけるゲート電極の
端部でそれぞれ規定される一方、前記Nチャネル型TF
Tは、そのソース領域のゲート電極側と、そのドレイン
領域におけるゲート電極側とに、それぞれ不純物濃度が
当該ソース領域または当該ドレイン領域よりも低い領域
を有することを特徴としている。
TFTのうち、Pチャネル型TFTを自己整合型構造と
し、これと組み合わせられるNチャネル型TFTをLD
D構造とした周辺回路内蔵型の電気光学装置について、
上述した80℃の連続通電試験を行ったところ、図10
において特性bで示されるように、従来の装置の特性a
よりも改善される結果、要求される寿命に対して、ほぼ
満足できるレベルとなった。また、この連続通電試験に
おいて1千時間経過した状態におけるPチャネル型TF
Tの電気特性については図11に示される通りである。
すなわち、この図に示されるように、従来のLDD構造
を有するPチャネル型TFTの特性aよりも、本発明の
自己整合型構造を有するPチャネル型TFTの特性bの
方が、高いオン電流が得られることが判る。
記画像信号は、シリアル−パラレル変換されて、複数本
の画像信号線を介し供給されるものであり、前記データ
線のそれぞれに接続されるとともに、前記サンプリング
制御信号にしたがい画像信号をサンプリングして、対応
するデータ線に供給するサンプリングスイッチを備え、
相隣接する複数本のデータ線に接続される複数個のサン
プリングスイッチが、前記複数本の画像信号線に供給さ
れた画像信号を同時にサンプリングする。この態様によ
れば、サンプリング制御信号が、相隣接する複数(ここ
では、便宜的に「p」として説明する)本のデータ線に
接続されたp個のサンプリングスイッチに同時に供給さ
れる。この際、Xシフトレジスタ回路による転送信号が
順次出力され、この転送信号がサンプリング制御信号と
して出力される。そして、画像信号が、各サンプリング
スイッチにより、サンプリング制御信号にしがたってサ
ンプリングされて、当該p本のデータ線にそれぞれ供給
される。このように、p個のサンプリングスイッチが同
時に駆動されるので、高ドット周波数の画像信号に対し
ても、データ線の駆動が容易となり、また、Xシフトレ
ジスタの段数も1/pに低減される。さらに、サンプリ
ング制御信号は、p個のサンプリングスイッチ毎に供給
されるので、Xシフトレジスタの各段を構成する単位回
路(例えばラッチ回路)を、データ線のピッチではな
く、そのp倍のピッチで設ければ良いことになる。
Tのソース領域のゲート電極側と、ドレイン領域のゲー
ト電極側には、それぞれ低濃度領域が設けられるので、
Xシフトレジスタの論理素子のうち、相補的に組み合わ
せられるPチャネル型のTFTのチャネル長は、当該ト
ランジスタと組み合わせられるNチャネル型の薄膜トラ
ンジスタのチャネル長よりも長い構成が望ましい。この
構成によれば、実質的なチャネル長が両者同士で略等し
くなって、低濃度領域を有しない自己整合構造のPチャ
ネル型TFTと、LDD構造を有するNチャネル型TF
Tとの特性を均衡させることが可能となる。
スタの論理素子のうち、相補的に組み合わせられるPチ
ャネル型のTFTのチャネル幅は、当該TFTと相補的
に組み合わせられるNチャネル型のTFTのチャネル幅
よりも広い構成が望ましい。Pチャネル型のキャリアで
あるホールと、Nチャネル型のキャリアである電子とで
は、後者の質量が軽いために、Nチャネル型のキャリア
移動度が高くなる。このため、Pチャネル型TFTのチ
ャネル幅を、Nチャネル型TFTのチャネル幅よりも広
くすることで、両者の特性が均衡することとなる。
性の劣化は、駆動周波数の2乗にほぼ比例して進行する
ので、データ線駆動回路の駆動周波数よりも2〜3桁程
度低い周波数で動作する走査線駆動回路に、LDD構造
を有するPチャネル型TFTを用いても、特性の劣化は
問題にならないと考えられる。一方、走査線駆動回路の
Yシフトレジスタは、データ線駆動回路のようにシリア
ル−パラレル変換のような手法を用いてピッチを緩和す
ることができないので、狭ピッチで形成することが要求
されている。
タにおける論理素子については、少なくとも、相補型に
組み合わせられるPチャネル型TFTとNチャネル型T
FTとで共通接続される領域のゲート電極側に低濃度領
域を持たせることとした。詳細には、本発明において、
前記駆動回路は、さらに、走査信号を前記走査線の各々
に順次供給する走査線駆動回路を備え、前記走査線駆動
回路は、転送した信号を前記走査信号として順次出力す
るYシフトレジスタを有し、前記Yシフトレジスタのう
ち、少なくとも1個以上の論理素子は、Pチャネル型T
FTおよびNチャネル型TFTを相補的に組み合わせた
ものであって、前記Pチャネル型TFTおよび前記Nチ
ャネル型TFTは、両者に共通接続される領域のゲート
電極側に、不純物濃度が当該領域よりも低い領域をそれ
ぞれ有する構成が望ましい。この構成によれば、共通接
続される領域のゲート電極側に設けられた低濃度領域に
よって、高いオン電流と低いオフ電流とを確保した上
で、素子の微細化が可能となる。なお、この構成におい
て、共通接続される領域とは、例えば、Pチャネル型T
FTおよびNチャネル型TFTによりインバータを構成
するのであれば、Pチャネル型TFTのソース領域、お
よび、Nチャネル型TFTのドレイン領域をいう。
いて、前記Yシフトレジスタの論理素子のうち、相補的
に組み合わせられるPチャネル型の薄膜トランジスタお
よびNチャネル型トランジスタは、前記共通接続される
領域の反対側の領域にも、不純物濃度が当該反対側領域
よりも低い領域をそれぞれ有する構成が望ましい。すな
わち、Yシフトレジスタの論理素子において、相補的に
組み合わせられるPチャネル型TFTおよびNチャネル
型TFTは、ともにLDD構造(またはオフセット構
造)としても、駆動周波数が低いので、特性の劣化が問
題とならずに、素子の微細化を図ることが可能となる。
て、前記Yシフトレジスタは、前記Pチャネル型TFT
または前記Nチャネル型TFTもしくはその双方からな
るトランスミッションゲートを含む構成が望ましい。こ
の構成において、トランスミッションゲートそれ自体
は、クロックドインバータのように電源配線に接続しな
いで済むので、その分、微細化に有利となる。
て、前記Yシフトレジスタの論理素子のうち、相補的に
組み合わせられるPチャネル型TFTのチャネル長は、
前記Xシフトレジスタの論理素子のうち、相補的に組み
合わせられるPチャネル型TFTのチャネル長以下であ
る構成が望ましい。同様に、走査線駆動回路を備える構
成において、前記Yシフトレジスタの論理素子のうち、
相補的に組み合わせられるPチャネル型薄膜トランジス
タのチャネル幅は、前記Xシフトレジスタの論理素子の
うち、相補的に組み合わせられるPチャネル型の薄膜ト
ランジスタのチャネル幅以下である構成が望ましい。こ
のような構成では、Xシフトレジスタの駆動能力が、Y
シフトレジスタよりも高められることとなる。なお、X
シフトレジスタについては、上述したようにYシフトレ
ジスタよりも狭ピッチで形成されることが要求されな
い。このため、上記構成を採用しても、あまり問題とな
らない。
係る電気光学装置、またこの電気光学装置を用いた投射
型表示装置にあっては、上記駆動回路を備えるので、微
細化とともに、特性の劣化を防止して長寿命化を図るこ
とが可能となる。
て、図面を参照して説明する。
装置として、液晶装置を一例にとって説明する。この液
晶装置は、後述するように、TFTアレイ基板と対向基
板とが互いに一定の間隙を保って貼付されて、この間隙
に液晶が挟持された構成となっている。
すブロック図である。この図において、液晶装置100
を構成するTFTアレイ基板にあって、表示領域100
aの外側周辺には、データ線駆動回路200、サンプリ
ング回路300および走査線駆動回路400を含む周辺
回路が設けられている。すなわち、本実施形態は、TF
Tアレイ基板上に、周辺回路が形成された周辺回路内蔵
型のアクティブマトリクス駆動方式の液晶装置である。
査線3aが、X方向に沿って平行に配列して形成される
一方、(6・n)本のデータ線6aが、Y方向に沿って
平行に配列して形成されるとともに、これらの走査線3
aとデータ線6aとの各交差に対応して、画素110が
マトリクス状に配列している。この画素110は、例え
ば図2に示されるように、TFT116のゲートが走査
線3aに接続される一方、そのソースがデータ線6aに
接続されるとともに、そのドレインが矩形状の画素電極
118に接続されている。さらに、画素電極118と、
上記対向基板の対向面に形成される対向電極108との
両電極間には、液晶105が挟持されて液晶層が構成さ
れている。さらに、この液晶層に蓄積される電荷のリー
クを防ぐために、蓄積容量119が、画素電極118と
一定電位VEEとの間において液晶層と並列に付加され
ている。
について説明する。まず、周辺回路のうち、走査線駆動
回路400は、1垂直走査期間において、走査信号G
1、G2、…、Gmを、走査線3aの各々に対しパルス
的に順次供給するものである。一方、データ線駆動回路
200は、1水平走査期間において、すなわち、1本の
走査線3aに走査信号が走査線駆動回路400によって
供給されている期間において、サンプリング制御信号S
1、S2、…、Snを、サンプリング制御信号線114
の各々に順次供給するものである。
線6aの1本毎に設けられるサンプリングスイッチ30
1から構成される。そして、各サンプリングスイッチ3
01は、画像信号線115に供給される画像信号を、サ
ンプリング制御信号S1、S2、…、Snにしたがって
サンプリングして、対応するデータ線6aに供給するも
のである。
6aが相隣接する6本毎にブロック化されるとともに、
このブロックに対応して設けられる6個のサンプリング
スイッチ301が、同一のサンプリング制御信号によっ
て同時に画像信号のサンプリングを行う構成となってい
る。一方、本実施形態における6本の画像信号線115
には、予めシリアル−パラレル変換された6系統の画像
信号VID1〜VID6が、詳細には、1系統の画像信
号を6系統に分配されるとともに時間軸に6倍に伸長さ
れた画像信号VID1〜VID6が、図示せぬ外部画像
処理回路から供給される構成となっている。このため、
あるサンプリング制御信号Si(iは、1≦i≦nを満
たす整数)が供給されると、図1において左から数えて
(6・i−5)本目〜(6・i)本目の6本のデータ線6
aに、それぞれ画像信号VID1〜VID6が同時にサ
ンプリングされることとなる。
線3aに走査信号が供給されると、まず、当該走査線に
接続されるTFT116がすべてオンし、次に、この状
態において、サンプリング制御信号S1、S2、…、S
nが順番に供給されると、データ線6aが左から6本毎
に、画像信号VID1〜VID6がサンプリングされる
結果、オンしたTFT116に対応する液晶層に書き込
まれて、所定の期間保持される。
る電圧レベルに応じて液晶分子の配向や秩序が変化する
ので、その光変調によって階調表示が行われることな
る。例えば、液晶を通過する光量は、ノーマリーホワイ
トモードであれば、印加電圧が高くなるにつれて制限さ
れる一方、ノーマリーブラックモードであれば、印加電
圧が高くなるにつれて緩和されるので、表示領域100
aでは、画像信号に応じたコントラストを持つ光が各画
素毎に出射される。このため、所定の表示が可能となっ
ているのである。
は、一般には、ドット周波数が相対的に低ければ(ある
いはサンプリングスイッチ301のサンプリング能力が
相対的に高ければ)、例えば「3」のように小さな値に
設定しても良い。逆に、ドット周波数が相対的に高けれ
ば(あるいはサンプリング能力が相対的に低ければ)、
例えば「12」や「24」などのように大きな値に設定
してもよい。また、シリアル−パラレル変換数として
は、カラー画像信号が3つの色に係る信号からなること
との関係から、3の倍数であると、ビデオ表示をする際
の制御や回路構成を簡易化する上で好ましい。さらに、
近時の高ドット周波数の場合、既存のTFT製造技術に
鑑みれば、本実施形態である「6」や、ほかに「12」
のような大きな値に設定するのが好ましい。なお、後述
するプロジェクタのように光変調だけを目的とするので
あれば、「2」以上であれば足りる。
回路200の詳細について説明する。図1に示されるよ
うに、データ線駆動回路200は、n段接続されたラッ
チ回路202と、各ラッチ回路202による転送信号Q
1〜Qnの位相を調整するn個の波形選択回路204
と、各波形選択回路の出力信号X1〜Xnの駆動能力を
高めるn個のバッファ回路206とから構成される。な
お、n段のラッチ回路202を総称してXシフトレジス
タという。
最初に供給されるスタートパルスSPXを、各段のラッ
チ回路202により、クロック信号CLX(およびその
反転クロック信号CLX’)にしたがって順次転送し
て、転送信号Q1〜Qnとして出力するものである。こ
こで、各ラッチ回路202の一例としては、例えば、図
3に示されるような構成が挙げられる。図において、各
ラッチ回路202は、それぞれクロックドインバータ2
22、226およびインバータ224から構成され、い
ずれもPチャネル型TFTおよびNチャネル型TFTを
組み合わせて相補的に構成されている。なお、これらの
Pチャネル型TFTおよびNチャネル型TFTは、画素
110におけるTFT116と共通のプロセスで形成さ
れるのは言うまでもない。
て、クロックドインバータ222は、入力側に供給され
る信号(スタートパルスSPX)を、クロック信号CL
XのHレベル期間であって、かつ、反転クロック信号C
LX’のLレベル期間で反転して出力するものである。
次に、インバータ224は、クロックドインバータ22
2の出力を反転して、当該段の転送信号として出力され
るものである。また、クロックドインバータ226は、
インバータ224の出力たる当該段の出力信号を、クロ
ック信号CLXのLレベル期間であって、かつ、反転ク
ロック信号CLX’のHレベル期間で反転して、インバ
ータ224の入力側に帰還するものである。一方、偶数
段のラッチ回路202におけるクロックドインバータ2
22、226は、奇数段におけるクロックドインバータ
222、226と、供給されるクロック信号が入れ替わ
った関係にある。
のラッチ回路202から出力される転送信号Q1、Q
2、…、Qnは、図5に示されるよう出力されることと
なる。すなわち、第1段目のラッチ回路202が、水平
走査期間の最初に供給されるスタートパルスSPXを、
クロック信号CLXの立ち上がりで取り込んで、転送信
号Q1として出力した後、以降の第2〜第n段のラッチ
回路202が、転送信号Q1を、クロック信号CLXの
半周期分だけ順次遅延させて、転送信号Q2〜Qnとし
て出力することとなる。
クロック信号CLXの半周期毎に順次シフトした関係に
あるので、図5に示されるように、相隣接するもの同士
においてその半分期間が互いに重複する。そこで、この
重複期間を除去するために、例えば図4に示されるよう
な波形選択回路204が設けられている。図において、
波形選択回路204は、各ラッチ回路202の出力に対
応して設けられ、各々は、NAND回路204aとイン
バータ204bとの直列接続からなる。このうち、奇数
段目に対応するNAND回路204aは、対応するラッ
チ回路202から供給される転送信号と位相調整信号E
NB1との否定論理積信号を、一方、偶数段目のNAN
D回路204aは、対応するラッチ回路202から供給
される転送信号と位相調整信号ENB2との否定論理積
信号を、それぞれ出力するものである。
は、ともにクロック信号CLX(およびその反転クロッ
ク信号CLX’)と同期して供給されるものであり、そ
の信号波形は、図5に示される通りである。すなわち、
位相調整信号ENB1、ENB2は、そのパルス幅がク
ロック信号CLX(反転クロック信号CLX’)よりも
若干狭められ、かつ、両者のパルス期間が排他的である
信号である。
送信号Q1、Q2、…、Qnは、波形選択回路204の
それぞれによって、互いに重複期間を持たないように、
位相調整信号ENB1またはENB2のパルス幅に制限
されて、サンプリング制御信号X1、X2、…、Xnと
してバッファ回路206に供給されることとなる。
後段となるにつれて大きくなるインバータを、複数段直
列した構成となっており、波形選択回路204によるサ
ンプリング制御信号X1、X2、…、Xnを、波形整形
するとともに、駆動能力を高めて、サンプリング制御信
号S1、S2、…、Snとしてサンプリング回路300
に供給するものである。なお、波形選択回路204にお
けるインバータ204bを、バッファ回路206におけ
る初段のインバータとする場合もある。
回路204によるパルス幅の制限により、相前後するサ
ンプリング制御信号X1〜Xn(S1〜Sn)のパルス
間隔は、図5に示されるように時間的に隔絶されるた
め、これらの信号パルスの重複に起因するクロストーク
やゴーストなどの発生が未然に防止される。すなわち、
サンプリング制御信号S1、S2、…、Snが重複して
いると、本来、あるブロックのデータ線6aにサンプリ
ングされるべき画像信号が、そのブロックの前後に位置
するブロックのデータ線6aに対してもサンプリングさ
れてしまうため、クロストークやゴーストなどが発生し
て表示品位が低下するが、本実施形態によれば、サンプ
リング制御信号S1、S2、…、Snのパルスが時間的
に隔絶されて出力されるため、クロストークやゴースト
などの発生が未然に防止されることとなる。
04の駆動能力よりも、バッファ回路206の駆動能力
の方が遥かに大きい。このためラッチ回路202や波形
選択回路206の駆動能力が低くても、バッファ回路2
06から出力されるサンプリング制御信号S1、S2、
…、Snによって、6個のサンプリングスイッチ301
が良好に同時駆動されることとなる。
線6a毎にブロック化して駆動することによって、Xシ
フトレジスタを構成するラッチ回路202の段数が、デ
ータ線6aの本数(6・n)の1/6であるn段に低減
されるので、データ線6aの駆動が容易となるととも
に、駆動周波数が1/6に低下するので、低消費電力化
を図ることもできる。さらに、ラッチ回路202、波形
選択回路204およびバッファ回路206については、
データ線6aのピッチの6倍に相当するピッチPx(図
1参照)で形成すれば良いので、これら素子の配置や配
線などにおける自由度も高められることとなる。
ータ線駆動回路200、特に、ラッチ回路202におけ
る相補型TFTの構成について、インバータ224を例
にとって説明する。このインバータ224は、図3に示
されるようにPチャネル型TFTとNチャネル型TFT
とが、電源の高位側電圧Vddと低位側電圧Vssとの
間において直列接続された相補型構成となっている。図
6(a)は、このインバータ224を構成するpチャネ
ル型TFTおよびNチャネル型TFTの構成を示す平面
図であり、同図(b)は、同図(a)のA−A’線断面
図である。
型TFTは、そのドレイン領域2202の端部とソース
領域2204の端部とがゲート電極2002の端部で規
定された自己整合型構造となっている。すなわち、この
Pチャネル型TFTは、ゲート電極2002自体をマス
クとして半導体層2200に不純物がドープされたもの
である。
ン領域2302のゲート側とソース領域2304のゲー
ト側にそれぞれ不純物の低濃度領域2312、2314
が設けられたLDD構造となっている。すなわち、この
Nチャネル型TFTは、例えば、第1に、ゲート電極2
002自体をマスクとして半導体層2300に不純物が
低濃度でドープされた後、第2に、ゲート電極2002
上面に、当該ゲート電極2002よりも幅広のレジスト
層が形成され、これをマスクとして不純物が高濃度でド
ープされたものである。なお、Nチャネル型TFTにお
ける低濃度領域2312、2314については、不純物
を存在させないで、オフセット構造としても良い。この
オフセット構造は、例えば、ゲート電極2002をマス
クとしてドープを行った後に、当該ゲート電極をオーバ
ーエッチングして、その端面を後退させたりすることな
どで形成可能である。
ル型TFTで兼用されるゲート電極2002は、クロッ
クドインバータ222、226(図3参照)の出力配線
と接続(または兼用)されるものである。すなわち、ゲ
ート電極2002には、クロックドインバータ222ま
たは226の出力信号が供給される。一方、電源の高位
側電圧Vddが印加される配線2004は、Pチャネル
型TFTのドレイン領域2202に対し、層間絶縁膜2
012およびゲート絶縁膜2100に開口するコンタク
トホール2010を介して接続され、また、電源の低位
側電圧Vssが印加される配線2006は、Nチャネル
型TFTのソース領域2304に対し、コンタクトホー
ル2010を介して接続されている。そして、インバー
タ224の出力となる配線2008は、Pチャネル型T
FTのソース領域2204とNチャネル型TFTのドレ
イン領域2302とに、それぞれコンタクトホール20
10を介して共通接続されている。
ネル型TFTが自己整合型構造であり、Nチャネル型T
FTがLDD構造であるため、仮に両者のチャネル長、
幅を同一としてしまうと、両者の特性に不均衡が生じて
好ましくない。このため、図6(a)に示されるよう
に、Pチャネル型TFTのチャネル長L1と、Nチャネ
ル型TFTのチャネル長L2とは、L1>L2として形
成され、また、Pチャネル型TFTのチャネル幅W1
と、Nチャネル型TFTのチャネル長W2とは、W1>
W2として形成されている。
TFTと、LDD構造のNチャネル型TFTでは、低濃
度領域2312、2314により実質的なチャネル長が
異なるので、これを補償する意味でL1>L2となって
いる。また、Pチャネル型のキャリアであるホールと、
Nチャネル型のキャリアである電子とでは、後者の質量
が軽いため、Nチャネル型のキャリア移動度が高くな
る。このため、W1>W2として、両者の特性を均衡さ
せているのである。
ル長L1、幅W1が、それぞれNチャネル型TFTのチ
ャネル長L2、幅W2よりも大きくなるので、両者をL
DD構造とする場合と比較すると、本実施形態は、サイ
ズ的には不利である。しかしながら、上述したように、
ラッチ回路202については、データ線ピッチの6倍に
相当するピッチPxで形成すれば済むので、TFTのサ
イズが多少大きくなったとしても、あまり問題にはなら
ない。
クロックドインバータ222は、図3に示されるよう
に、電源の高位側電圧Vddと低位側電圧Vssとの間
において、ゲート電極に反転クロック信号CLX’を入
力するPチャネル型TFTと、入力信号をゲート電極に
それぞれ入力する相補型のPチャネル型TFT及びNチ
ャネル型TFTと、ゲート電極にクロック信号CLXを
入力するNチャネル型TFTとを直列に接続した構成と
なっている。また、奇数段のクロックドインバータ22
6については、同じく奇数段のクロックドインバータ2
22におけるクロック信号CLXおよびその反転クロッ
ク信号CLX’を入れ替えた関係となっている。さら
に、偶数段のクロックドインバータ222、226につ
いては、奇数段のものとクロック信号CLXおよびその
反転クロック信号CLX’を入れ替えた関係となってい
る。そして、このようなクロックドインバータ222、
226においても、インバータ224と同様に、Pチャ
ネル型TFTが自己整合型構造であり、また、Nチャネ
ル型TFTがLDD構造となっている。
02(Xシフトレジスタ)を構成するクロックドインバ
ータ222、226およびインバータ224における相
補型のPチャネル型TFTが自己整合型構造となってい
る。すなわち、最も高い周波数で駆動されるため、特性
が劣化しやすいPチャネル型TFTがすべて自己整合型
構造に置換されている。一方、特性の劣化が問題となっ
ていないNチャネル型TFTについては依然としてLD
D構造となっている。したがって、本実施形態では、オ
フリーク電流を低減した上で、特性の劣化が防止される
こととなる。
400の詳細について説明する。この走査線駆動回路4
00は、垂直走査期間の最初に供給されるスタートパル
スSPYをクロック信号CLYおよびその反転クロック
信号CLY’にしたがって転送し、これに基づき走査信
号G1、G2、…、Gmを生成するので、その基本的な
構成は、データ線駆動回路200と同様である。すなわ
ち、走査線駆動回路400は、m段接続されたラッチ回
路402からなるYシフトレジスタと、各ラッチ回路4
02に対応するm個のバッファ回路406とを含む。さ
らに、走査線駆動回路400におけるラッチ回路402
は、図3において括弧書で示されるように、データ線駆
動回路200におけるラッチ回路202と、クロック信
号が異なる以外、全く同一である。
るクロック信号CLY(反転クロック信号CLY’)の
周波数は、データ線駆動回路200に供給されるクロッ
ク信号CLX(反転クロック信号CLX’)の周波数よ
りも必然的に2〜3桁程度低くなるので、ラッチ回路4
02による転送信号を、データ線駆動回路200のよう
に、位相調整信号を用いて積極的に狭める必要がない。
このため、例えば、前後のラッチ回路402による転送
信号同士の論理積を求めて、これを走査信号G1、G
2、…、Gmとして出力する構成となっている。図1に
おいて、データ線駆動回路200の波形選択回路204
に相当するものが、走査線駆動回路400に存在しない
のは、このためである。
線駆動回路400における相補型TFTの構成について
説明する。走査線駆動回路400では、データ線駆動回
路200のようにデータ線6aをブロック化して駆動し
ないので、ラッチ回路402およびバッファ回路406
を走査線3aのピッチPyで形成する必要がある。この
ため、走査線駆動回路400を構成する相補型TFTに
ついては、微細化して形成することが要求される。一
方、走査線駆動回路400の駆動周波数は、上述したよ
うに、データ線駆動回路200のそれよりも必然的に2
〜3桁程度低くなるので、駆動周波数のほぼ2乗で進行
するPチャネル型TFTの特性劣化は、あまり問題とな
らない、と考えられる。
相補型のPチャネル型TFTおよびNチャネル型TFT
については、図7(a)および同図(b)に示されるよ
うに、両者ともLDD構造とした。ここで、図7(a)
は、ラッチ回路402におけるインバータ424を構成
するPチャネル型TFTおよびNチャネル型TFTの構
成を示す平面図であり、同図(b)は、同図(a)のB
−B’線断面図である。
型TFTは、ドレイン領域4202のゲート側とソース
領域4204のゲート側にそれぞれ不純物の低濃度領域
4212、4214が設けられ、同様に、Nチャネル型
TFTは、ドレイン領域4302のゲート側とソース領
域4304のゲート側にそれぞれ不純物の低濃度領域4
312、4314が設けられている。
兼用されるゲート電極4002は、クロックドインバー
タ422、426(図3の括弧書参照)の出力配線と接
続(または兼用)されるものである。一方、電源の高位
側電圧Vddが印加される配線4004は、Pチャネル
型TFTのドレイン領域4202に対し、層間絶縁膜4
012およびゲート絶縁膜4100に開口するコンタク
トホール4010を介して接続され、また、電源の低位
側電圧Vssが印加される配線4006は、Nチャネル
型TFTのソース領域4304に対し、コンタクトホー
ル4010を介して接続されている。そして、インバー
タ424の出力となる配線4008は、Pチャネル型T
FTのソース領域4204とNチャネル型TFTのドレ
イン領域4302とに、それぞれコンタクトホール40
10を介して接続されている。
ネル型TFTおよびNチャネル型TFTがともにLDD
構造であるため、両者のチャネル長L3、L4と、幅W
3、W4とは、それぞれ互いに同一となっている。ま
た、ラッチ回路402については、上述したように、走
査線ピッチPyで形成する必要があるので、データ線ピ
ッチの6倍に相当するPxよりも狭くしなければならな
い場合がある。このため、走査線駆動回路400におけ
るPチャネル型TFTのチャネル長L3は、データ駆動
回路200におけるPチャネル型TFTのチャネル長L
1以下となっており、また、走査線駆動回路400にお
けるPチャネル型TFTのチャネル幅W3は、データ駆
動回路200におけるPチャネル型TFTのチャネル幅
W1以下となっている。
クロックドインバータ422は、図3の括弧書に示され
るように、電源の高位側電圧Vddと低位側電圧Vss
との間に、ゲート電極に反転クロック信号CLY’を入
力するPチャネル型TFTと、入力信号をゲート電極に
それぞれ入力する相補型のPチャネル型TFT及びNチ
ャネル型TFTと、ゲート電極にクロック信号CLYを
入力するNチャネル型TFTとを直列に接続した構成と
なっている。また、奇数段のクロックドインバータ42
6については、クロックドインバータ422におけるク
ロック信号CLYおよびその反転クロック信号CLY’
を入れ替えた関係となっている。さらに、偶数段のクロ
ックドインバータ422、426については、奇数段の
ものとクロック信号CLYおよびその反転クロック信号
CLY’を入れ替えた関係となっている。そして、この
ようなクロックドインバータ422、426において
も、インバータ424と同様に、Pチャネル型TFTお
よびNチャネル型TFTがともにLDD構造となってい
る。
02(Yシフトレジスタ)を構成するクロックドインバ
ータ422、426およびインバータ424における相
補型のPチャネル型TFTおよびNチャネル型TFTが
ともにLDD構造となっている。一般に、ゲート電極4
002とコンタクトホール4010との間隔L5(図7
(a)参照)については、設計ルールの関係上、ある一
定値以下とすることができないが、低濃度領域421
2、4214、4312、4314がコンタクトホール
4010の一部にかかったとしても直ちに不良とはなら
ない。このため、LDD構造とする方が素子の微細化に
有利であるので、ラッチ回路402を、走査線ピッチP
yで形成することが容易となる。なお、走査線ピッチP
yがそれほど狭くないのであれば、Pチャネル型TFT
およびNチャネル型TFTを、ともに自己整合型として
も良い。一方、Yシフトレジスタの駆動周波数は低いの
で、Xシフトレジスタのように特性劣化は問題にならな
い。
TFTおよびNチャネル型TFTにあっては、低濃度領
域(LDD領域)がソース領域側およびドレイン領域側
の双方に設けられたが、図8に示されるように、両TF
Tの共通配線側となる領域のみに設けられるようにして
も良い。すなわち、図8では、Pチャネル型TFTにあ
っては、そのソース領域4204のゲート側にのみに低
濃度領域4214が設けられ、また、Nチャネル型TF
Tにあっては、そのドレイン領域4302のゲート側に
のみに低濃度領域4312が設けられている。このよう
に、一方の領域にのみ低濃度領域を設けても、素子の微
細化に寄与することが可能である。
202(402)おける他の例について説明する。図9
において、各段のラッチ回路202は、それぞれトラン
スミッションゲート232、238およびインバータ2
34、236から構成され、いずれもPチャネル型TF
TおよびNチャネル型TFTを組み合わせて相補的に構
成されている。なお、データ線駆動回路200における
ラッチ回路202にあっては、Pチャネル型TFTは自
己整合型構造となるが、走査線駆動回路400における
ラッチ回路402にあっては、Pチャネル型TFTは自
己整合型構造に限られない。
奇数段のラッチ回路202におけるトランスミッション
ゲート232は、クロック信号CLXのHレベル期間で
あって、かつ、反転クロック信号CLX’のLレベル期
間で出力するものである。インバータ234、236
は、トランスミッションゲート232の出力を両者によ
って正転して、当該段の転送信号として出力するもので
ある。また、トランスミッションゲート238は、イン
バータ236の出力たる当該段の出力信号を、クロック
信号CLXのLレベル期間であって、かつ、反転クロッ
ク信号CLX’のHレベル期間で出力して、インバータ
234の入力側に帰還するものである。一方、偶数段の
ラッチ回路202におけるトランスミッションゲート2
32、238は、奇数段におけるクロックドインバータ
232、238と、供給されるクロック信号が入れ替わ
った関係にある。このため、図9に示されるラッチ回路
202から出力される転送信号Q1、Q2、…は、図3
に示されるラッチ回路と同様に、図5に示される通りと
なる。
402に適用する場合には、図9の括弧書で示されるよ
うに、クロック信号CLXおよび反転クロック信号CL
X’を、それぞれクロック信号CLYおよび反転クロッ
ク信号CLY’に置き換えるとともに、スタートパルス
SPXを、垂直走査期間の最初に供給されるスタートパ
ルスSPYとすれば良い。
よれば、トランスミッションゲート232、238(4
32、438)に対して、電源の高位側電圧Vddおよ
び低位側電圧Vssを印加する必要がなくなるので、配
線が簡略化される。このため、特に、形成ピッチを狭く
する必要のある走査線駆動回路400のラッチ回路40
2に適している。
2、238(432、438)については、相補型とせ
ずに、Nチャネル型TFTのみを用いて構成しても良
い。このように構成すると、特性が劣化しやすいPチャ
ネル型TFTを用いないで済むという利点がある。
施形態に係る液晶装置の全体構成について図12および
図13を参照して説明する。ここで、図12は、液晶装
置100の構成を示す斜視図であり、図13は、図12
におけるC−C’線の断面図である。
00は、画素電極118等が形成されたガラスや、半導
体、石英などからなるTFTアレイ基板10と、対向電
極108等が形成されたガラスなどの透明な対向基板2
0とが、スペーサSPの混入されたシール材52によっ
て一定の間隙を保って、互いに電極形成面が対向するよ
うに貼り合わせられるとともに、この間隙に電気光学材
料としての液晶105が封入された構造となっている。
なお、シール材52は、対向基板20の周辺に沿って形
成されるが、液晶105を封入するために一部が開口し
ている。このため、液晶105の封入後に、その開口部
分が封止材SRによって封止されている。
あって、シール材52の外側一辺においては、上述した
データ線駆動回路200やサンプリング回路300(図
12および図13では省略)が形成されて、Y方向に延
在するデータ線6aを駆動する構成となっている。さら
に、この一辺には複数の外部回路接続端子102が形成
されて、シリアル−パラレル変換された画像信号VID
1〜VID6などの各種信号を入力する構成となってい
る。また、この一辺に隣接する2辺には、2個の走査線
駆動回路400が形成されて、X方向に延在する走査線
3aをそれぞれ両側から駆動する構成となっている。な
お、走査線3aに供給される走査信号の遅延が問題にな
らないのであれば、走査線駆動回路400を片側1個だ
けに形成する構成でも良い。ほかに、TFTアレイ基板
10においては、データ線6aへの画像信号の書込負荷
を低減するため、各データ線6aを、画像信号のサンプ
リングに先行するタイミングにおいて、所定電位にプリ
チャージするプリチャージ回路を形成しても良い。
部分における4隅のうち、少なくとも1箇所において設
けられた導通材によって、TFTアレイ基板10との電
気的導通が図られている。ほかに、対向基板20には、
液晶装置100の用途に応じて、例えば、第1に、スト
ライプ状や、モザイク状、トライアングル状等に配列し
たカラーフィルタが設けられ、第2に、例えば、クロム
やニッケルなどの金属材料や、カーボンやチタンなどを
フォトレジストに分散した樹脂ブラックなどの遮光膜が
設けられる。なお、色光変調の用途の場合には、カラー
フィルタは形成されずに遮光膜が対向基板20に設けら
れる。また、必要に応じて液晶装置10に光を照射する
バックライトが、いずれか一方の基板の背面側に設けら
れる。
向基板20の対向面には、それぞれ所定の方向にラビン
グ処理された配向膜(図示省略)などが設けられる一
方、その各背面側には配向方向に応じた偏光子(図示省
略)がそれぞれ設けられる。ただし、液晶105とし
て、高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、前述の配向膜や偏光子などが不要となる
結果、光利用効率が高まるので、高輝度化や低消費電力
化などの点において有利である。
種の電子機器に適用される場合について説明する。この
場合、電子機器は、図14に示されるように、主に、表
示情報出力源1000、表示情報処理回路1002、駆
動回路1004、液晶装置100、クロック発生回路1
008並びに電源回路1010を備えて構成されてい
る。このうち、表示情報出力源1000は、ROM(Re
ad Only Memory)、RAM(Random Access Memory)な
どのメモリや、光ディスク装置などのストレージユニッ
ト、画像信号を同調して出力する同調回路等を含み、ク
ロック発生回路1008からのクロック信号に基づい
て、所定フォーマットの画像信号などの表示情報を表示
情報処理回路1002に出力するものである。また、表
示情報処理回路1002は、上述したシリアル−パラレ
ル変換回路や、増幅・極性反転回路、ローテーション回
路、ガンマ補正回路、クランプ回路等の周知の各種処理
回路を含んで構成されており、クロック信号に基づいて
入力された表示情報からデジタル信号を順次生成し、ク
ロック信号CLKとともに駆動回路1004に出力するも
のである。駆動回路1004は、液晶装置100を駆動
するものであり、上述したデータ線駆動回路200や、
サンプリング回路300、走査線駆動回路400のほ
か、製造後の検査に用いる検査回路などを含んだもので
ある。電源回路1010は、上述の各回路に所定の電源
を供給するものである。
器に用いた例のいくつかについて説明する。
装置100をライトバルブとして用いたプロジェクタに
ついて説明する。図15は、このプロジェクタの構成を
示す平面図である。この図に示されるように、プロジェ
クタ1100内部には、ハロゲンランプ等の白色光源か
らなるランプユニット1102が設けられている。この
ランプユニット1102から射出された投射光は、内部
に配置された3枚のミラー1106および2枚のダイク
ロイックミラー1108によってRGBの3原色に分離
されて、各原色に対応するライトバルブ100R、10
0Gおよび100Bにそれぞれ導かれる。
および100Bの構成は、上述した液晶装置100と同
様であり、画像信号処理回路(図示省略)から供給され
るR、G、Bの原色信号でそれぞれ駆動されるものであ
る。また、B色の光は、他のR色やG色と比較すると、
光路が長いので、その損失を防ぐために、入射レンズ1
122、リレーレンズ1123および出射レンズ112
4からなるリレーレンズ系1121を介して導かれる。
100Bによってそれぞれ変調された光は、ダイクロイ
ックプリズム1112に3方向から入射される。このダ
イクロイックプリズム1112において、R色およびB
色の光は90度に屈折する一方、G色の光は直進する。
したがって、各色の画像が合成される結果、投射レンズ
1114を介して、スクリーン1120にカラー画像が
投射されることとなる。
よび100Bには、ダイクロイックミラー1108によ
って、R、G、Bの各原色に対応する光が入射するの
で、上述したようにカラーフィルタを設ける必要はな
い。
に、この液晶装置を、モバイル型のパーソナルコンピュ
ータに適用した例について説明する。図16は、このパ
ーソナルコンピュータの構成を示す斜視図である。図に
おいて、コンピュータ1200は、キーボード1202
を備えた本体部1204と、液晶表示ユニット1206
とから構成されている。この液晶表示ユニット1206
は、先に述べた液晶装置100の背面にバックライトを
付加することにより構成されている。
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、携帯電話、テレビ
電話、POS端末、タッチパネルを備えた機器等などが
挙げられる。そして、これらの各種電子機器に対して、
実施形態の液晶装置、さらには電気光学装置が適用可能
なのは言うまでもない。
辺回路内蔵型の電気光学装置において、周辺回路の構成
素子、特に、データ線駆動回路のXシフトレジスタの論
理素子における特性の劣化を防止して、長寿命化を図る
ことが可能となる。
構成を示すブロック図である。
である。
走査線駆動回路のラッチ回路の構成を示す回路図であ
る。
す回路図である。
を説明するためのタイミングチャートである。
バータのレイアウトを示す平面図であり、(b)は、そ
のA−A’線に沿って示す断面図である。
ータのレイアウトを示す平面図であり、(b)は、その
B−B’線に沿って示す断面図である。
様を示す断面図である。
示す回路図である。
発明とを比較した図である。
FTの電気特性について、従来と本発明とを比較した図
である。
面図である。
を示すブロック図である。
プロジェクタの構成を示す断面図である。
パーソナルコンピュータの構成を示す斜視図である。
Claims (11)
- 【請求項1】 複数の走査線と、複数のデータ線と、前
記走査線および前記データ線に接続されたスイッチング
素子と、各スイッチング素子に接続された画素電極とか
らなる表示領域を有する電気光学装置の駆動回路であっ
て、 前記駆動回路は、所定の画像信号を前記データ線の各々
に供給するデータ線駆動回路を有し、 前記データ線駆動回路は、所定の入力信号を順次転送す
るXシフトレジスタを備え、 前記Xシフトレジスタのうち、少なくとも1個以上の論
理素子は、Pチャネル型およびNチャネル型薄膜トラン
ジスタを相補的に組み合わせて構成され、このうち、 前記Pチャネル型薄膜トランジスタは、そのソース領域
の端部およびドレイン領域の端部が当該薄膜トランジス
タにおけるゲート電極の端部でそれぞれ規定される一
方、 前記Nチャネル型の薄膜トランジスタは、そのソース領
域のゲート電極側と、そのドレイン領域におけるゲート
電極側とに、それぞれ不純物濃度が当該ソース領域また
は当該ドレイン領域よりも低い領域を有することを特徴
とする電気光学装置の駆動回路。 - 【請求項2】 前記画像信号は、シリアル−パラレル変
換されて、複数本の画像信号線を介し供給されるもので
あり、 前記データ線のそれぞれに接続されるとともに、前記サ
ンプリング制御信号にしたがい画像信号をサンプリング
して、対応するデータ線に供給するサンプリングスイッ
チを備え、 相隣接する複数本のデータ線に接続される複数個のサン
プリングスイッチが、前記複数本の画像信号線に供給さ
れた画像信号を同時にサンプリングすることを特徴とす
る請求項1に記載の電気光学装置の駆動回路。 - 【請求項3】 前記Xシフトレジスタの論理素子のう
ち、相補的に組み合わせられるPチャネル型薄膜トラン
ジスタのチャネル長は、当該薄膜トランジスタと組み合
わせられるNチャネル型薄膜トランジスタのチャネル長
よりも長いことを特徴とする請求項1に記載の電気光学
装置の駆動回路。 - 【請求項4】 前記Xシフトレジスタの論理素子のう
ち、相補的に組み合わせられるPチャネル型薄膜トラン
ジスタのチャネル幅は、当該薄膜トランジスタと相補的
に組み合わせられるNチャネル型薄膜トランジスタのチ
ャネル幅よりも広いことを特徴とする請求項1に記載の
電気光学装置の駆動回路。 - 【請求項5】 前記駆動回路は、さらに、走査信号を前
記走査線の各々に順次供給する走査線駆動回路を備え、 前記走査線駆動回路は、転送した信号を前記走査信号と
して順次出力するYシフトレジスタを有し、 前記Yシフトレジスタのうち、少なくとも1個以上の論
理素子は、Pチャネル型およびNチャネル型薄膜トラン
ジスタを相補的に組み合わせたものであって、 前記Pチャネル型薄膜トランジスタおよび前記Nチャネ
ル型薄膜トランジスタは、両者に共通接続される領域の
ゲート電極側に、不純物濃度が当該領域よりも低い領域
をそれぞれ有することを特徴とする請求項1に記載の電
気光学装置の駆動回路。 - 【請求項6】 前記Yシフトレジスタの論理素子のう
ち、相補的に組み合わせられるPチャネル型薄膜トラン
ジスタおよびNチャネル型薄膜トランジスタは、 前記共通接続される領域の反対側の領域にも、不純物濃
度が当該反対側領域よりも低い領域をそれぞれ有するこ
とを特徴とする請求項5に記載の電気光学装置の駆動回
路。 - 【請求項7】 前記Yシフトレジスタは、 前記Pチャネル型薄膜トランジスタまたは前記Nチャネ
ル型薄膜トランジスタもしくはその双方からなるトラン
スミッションゲートを含むことを特徴とする請求項5記
載の電気光学装置の駆動回路。 - 【請求項8】 前記Yシフトレジスタの論理素子のう
ち、相補的に組み合わせられるPチャネル型薄膜トラン
ジスタのチャネル長は、 前記Xシフトレジスタの論理素子のうち、相補的に組み
合わせられるPチャネル型の薄膜トランジスタのチャネ
ル長以下であることを特徴とする請求項5に記載の電気
光学装置の駆動回路。 - 【請求項9】 前記Yシフトレジスタの論理素子のう
ち、相補的に組み合わせられるPチャネル型薄膜トラン
ジスタのチャネル幅は、 前記Xシフトレジスタの論理素子のうち、相補的に組み
合わせられるPチャネル型の薄膜トランジスタのチャネ
ル幅以下であることを特徴とする請求項5に記載の電気
光学装置の駆動回路。 - 【請求項10】 請求項1乃至9に記載のいずれかに記
載の電気光学装置の駆動回路を備えたことを特徴とする
電気光学装置。 - 【請求項11】 光源と、前記光源からの光を変調する
ライトバルブと、前記ライトバルブにより変調された光
を投射する光学系とを備え、前記ライトバルブは請求項
10に記載の電気光学装置からなることを特徴とする投
射型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18664999A JP4058847B2 (ja) | 1999-03-25 | 1999-06-30 | 電気光学装置の駆動回路および電気光学装置および投射型表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-82578 | 1999-03-25 | ||
JP8257899 | 1999-03-25 | ||
JP18664999A JP4058847B2 (ja) | 1999-03-25 | 1999-06-30 | 電気光学装置の駆動回路および電気光学装置および投射型表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000338919A true JP2000338919A (ja) | 2000-12-08 |
JP2000338919A5 JP2000338919A5 (ja) | 2004-07-22 |
JP4058847B2 JP4058847B2 (ja) | 2008-03-12 |
Family
ID=26423614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18664999A Expired - Fee Related JP4058847B2 (ja) | 1999-03-25 | 1999-06-30 | 電気光学装置の駆動回路および電気光学装置および投射型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4058847B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004054168A (ja) * | 2002-07-24 | 2004-02-19 | Hitachi Ltd | 画像表示装置 |
JP2005010606A (ja) * | 2003-06-20 | 2005-01-13 | Hitachi Ltd | 画像表示装置 |
US6961054B2 (en) | 2001-05-24 | 2005-11-01 | Sanyo Electric Co., Ltd. | Driving circuit and display comprising the same |
CN1302314C (zh) * | 2001-10-11 | 2007-02-28 | 株式会社半导体能源研究所 | 半导体显示设备及其设计方法制造方法和订单接收*** |
WO2008038635A1 (en) * | 2006-09-26 | 2008-04-03 | Sharp Kabushiki Kaisha | Active matrix substrate |
US7612746B2 (en) | 2001-02-21 | 2009-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
JP2014182203A (ja) * | 2013-03-18 | 2014-09-29 | Japan Display Inc | 表示装置および電子機器 |
-
1999
- 1999-06-30 JP JP18664999A patent/JP4058847B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7612746B2 (en) | 2001-02-21 | 2009-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
US6961054B2 (en) | 2001-05-24 | 2005-11-01 | Sanyo Electric Co., Ltd. | Driving circuit and display comprising the same |
CN1302314C (zh) * | 2001-10-11 | 2007-02-28 | 株式会社半导体能源研究所 | 半导体显示设备及其设计方法制造方法和订单接收*** |
JP2004054168A (ja) * | 2002-07-24 | 2004-02-19 | Hitachi Ltd | 画像表示装置 |
JP2005010606A (ja) * | 2003-06-20 | 2005-01-13 | Hitachi Ltd | 画像表示装置 |
WO2008038635A1 (en) * | 2006-09-26 | 2008-04-03 | Sharp Kabushiki Kaisha | Active matrix substrate |
JPWO2008038635A1 (ja) * | 2006-09-26 | 2010-01-28 | シャープ株式会社 | アクティブマトリクス基板 |
US8093601B2 (en) | 2006-09-26 | 2012-01-10 | Sharp Kabushiki Kaisha | Active matrix substrate |
JP2014182203A (ja) * | 2013-03-18 | 2014-09-29 | Japan Display Inc | 表示装置および電子機器 |
US9619087B2 (en) | 2013-03-18 | 2017-04-11 | Japan Display Inc. | Display device and electronic apparatus |
US10606384B2 (en) | 2013-03-18 | 2020-03-31 | Japan Display Inc. | Display device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4058847B2 (ja) | 2008-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6531996B1 (en) | Electro-optical apparatus and electronic apparatus | |
US6614417B2 (en) | Driving circuit for electrooptical device, electrooptical device, and electronic apparatus | |
JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP3685029B2 (ja) | 液晶表示装置、画像信号補正回路、液晶表示装置の駆動方法、および画像信号補正方法、ならびに電子機器 | |
JP3791208B2 (ja) | 電気光学装置の駆動回路 | |
JP3758503B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
US8014055B2 (en) | Electro-optic device and electronic apparatus | |
JP3648976B2 (ja) | アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法 | |
JPH11265162A (ja) | 電気光学装置及び電子機器 | |
KR100767906B1 (ko) | 전기 광학 장치의 구동 회로 및 이것을 구비한 전기 광학장치 및 전자 기기 | |
JP4058847B2 (ja) | 電気光学装置の駆動回路および電気光学装置および投射型表示装置 | |
JP3635972B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP3855575B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
JP3966326B2 (ja) | アクティブマトリクス基板の検査方法 | |
JP3843658B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP3757646B2 (ja) | 電気光学装置の駆動回路及び電気光学装置 | |
US20040041776A1 (en) | Electro-optical device, driver circuit for electro-optical device, drive method for driving electro-optical device, and electronic equipment | |
JP3633255B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP4168635B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP4406231B2 (ja) | 電気光学装置及び電子機器 | |
JP4419394B2 (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
JP2004061631A (ja) | 電気光学装置、フレキシブルプリント基板及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4058847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |