JP2000330807A - 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体 - Google Patents

複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体

Info

Publication number
JP2000330807A
JP2000330807A JP11142881A JP14288199A JP2000330807A JP 2000330807 A JP2000330807 A JP 2000330807A JP 11142881 A JP11142881 A JP 11142881A JP 14288199 A JP14288199 A JP 14288199A JP 2000330807 A JP2000330807 A JP 2000330807A
Authority
JP
Japan
Prior art keywords
processor
context
thread
exception
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11142881A
Other languages
English (en)
Other versions
JP3557947B2 (ja
Inventor
Yoshiyuki Ito
義行 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14288199A priority Critical patent/JP3557947B2/ja
Priority to US09/573,008 priority patent/US6675191B1/en
Publication of JP2000330807A publication Critical patent/JP2000330807A/ja
Application granted granted Critical
Publication of JP3557947B2 publication Critical patent/JP3557947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/522—Barrier synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/48—Indexing scheme relating to G06F9/48
    • G06F2209/483—Multiproc

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 複数のスレッドを１単位として管理し、同じ
単位のスレッドは複数のプロセッサで同時に実行を開始
させる。 【解決手段】 プロセッサ21,22 で同時に実行を開始す
べき２つのスレッドを１つのスレッド集合とし、主記憶
３上のコンテキスト退避領域32内のコンテキスト領域に
格納して管理する。各プロセッサ21〜2nはコンテキスト
スイッチ時、単一のプロセッサのみがカーネルスケジュ
ーラ実行権限を取得できるよう例外処理中に排他制御変
数31による排他調停を行う。カーネルスケジューラ実行
権限を取得したプロセッサ21は、次に実行すべきスレッ
ド集合を選択し、退避先アドレス指定変数36によってプ
ロセッサ22に対してコンテキストの退避先アドレス、復
帰コンテキストの読み込み先アドレスを指定し、プロセ
ッサ21の主導の下にプロセッサ22と協調してコンテキス
トスイッチを行い、次に実行すべきスレッド集合中の２
つのスレッドの実行を同時に開始する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマルチプロセッサシ
ステムにおけるスレッドコンテキストスイッチ時に複数
のプロセッサで同時にスレッドの実行を開始させる技術
に関し、特に複数のプロセッサにおける複数のスレッド
実行状態、すなわち複数のスレッドコンテキストを単一
の単位として扱うことができる技術に関する。
【０００２】
【従来の技術】従来の複数プロセッサにおけるカーネル
スケジューラの一例として、ソラリス(Solaris) でのス
レッドの扱いがユニックスインターナルズ・ザニューフ
ロンティアーズ、プレンティスホール社、ウレシュバハ
リア著、１９９６年(UNIX Internals The new frontier
s 、Prentice Hall 、Uresh Vahalia)の第１３０頁ない
し第１３９頁、および、マルチスレッドプログラミング
入門、アスキー出版局、ビルルイス、ダニエルベルク原
著１９９６年９月の第７３頁ないし第７７頁に記載され
ている。また、複数プロセッサ間の排他制御の手段につ
いては、ＯＳの基礎と応用、プレンティスホール・トッ
パン社、A.S.タネンバウム原著の第２章第２節等に説明
されている。また、生成された複数のタスクを並列実行
するマルチプロセッサシステムの例が特開平９−３１９
６５３号公報に記載されている。
【０００３】図９に示すように、この従来のカーネルス
ケジューラにおけるプロセッサ数最小とした場合の構成
は、入力装置１と、第１のプロセッサ２７と、第２のプ
ロセッサ２８と、プロセッサ間割り込み通知装置２９
と、主記憶３と、出力装置４とを備える。
【０００４】また、第１のプロセッサ２７内に例外管理
装置２７１と、第１のプロセッサ２７が実行する割り込
み処理手段２７２及びカーネルスケジューラ手段２７３
とを備え、第２のプロセッサ２８内に例外管理装置２８
１と、第２のプロセッサ２８が実行する割り込み処理手
段２８２及びカーネルスケジューラ手段２８３とを備
え、主記憶３上に排他制御変数３１、コンテキスト退避
領域３２、ディスパッチキュー３３、優先度リスト３８
を備える。
【０００５】図１０は、図９の割り込み処理手段２７
２，２８２、および、カーネルスケジューラ手段２７
３，２８３の動作を示す流れ図である。
【０００６】このような構成を有する従来のカーネルス
ケジューラの動作を図９、図１０を用いて、以下説明す
る。
【０００７】仮に入力装置１からの入力による例外を受
けるプロセッサを第１のプロセッサ２７とすると、第１
の例外要因１１が第１のプロセッサ２７の例外管理装置
２７１に受理され、割り込み処理手段２７２が起動され
る（ステップＳ１）。
【０００８】割り込み処理手段２７２内でコンテキスト
退避手段２７２３が呼び出され、第１のプロセッサ２７
の実行状態すなわちコンテキストを、現実行中のスレッ
ドが第１のスレッドとすると、コンテキスト退避領域３
２にある第１のスレッドのコンテキスト３２１として退
避する（ステップ２）。
【０００９】割り込み処理手段２７２は、次にカーネル
スケジューラ手段２７３を起動し、カーネルスケジュー
ラ手段２７３では、まず排他調停手段２７３１が実行さ
れる。第２のプロセッサ２８が排他制御変数３１を変更
している場合は待機し（ステップＳ３）、変更していな
ければ排他制御変数３１を置き換えて、以降の操作に必
要なディスパッチキュー３３等の領域を、他のプロセッ
サがアクセスするのを防止する（ステップＳ４，Ｓ
５）。
【００１０】引続き、カーネルスケジューラ手段２７３
内部のディスパッチキュー操作手段２７３２が、第１の
例外要因１１および割り込み処理手段２７２の処理によ
り新規に実行可能となったスレッドが存在するか判断し
（ステップＳ６）、存在する場合にはそのスレッドを示
す構造体もしくはＩＤ番号をディスパッチキュー３３に
登録する（ステップＳ７）。図９の例では第１のプロセ
ッサ２７が第３のスレッドを示す構造体３３３を優先度
「１１５」で登録した状態を示している。なお、優先度
はその数値が大きいほど高い優先度を示すものとする。
【００１１】さらに、起動対象選択手段２７３３が、デ
ィスパッチキュー３３に待機するスレッドの内、優先度
が最高位のスレッドを検索し（ステップＳ８）、また優
先度リスト３８から実行中スレッドの優先度が最低のプ
ロセッサを検索する（ステップＳ９）。図９の例では、
この検索により、ディスパッチキュー３３から優先度
「１１５」の第３のスレッドが得られ、優先度リスト３
８から優先度「１００」を実行中の第２のプロセッサが
得られる。
【００１２】次に起動対象選択手段２７３３は、ディス
パッチキュー３３に待機するスレッドの内の最高優先度
である第３のスレッドを示す構造体３３３の優先度「１
１５」が、優先度リスト３８中、最低優先度である第２
のプロセッサで実行中のスレッドの優先度「１００」を
上回っているかを調べる（ステップＳ１０）。今の場
合、上回っているので、更に、自プロセッサが優先度最
低のスレッドを実行中かを調べる（ステップＳ１１）。
今の場合、実行中でない。この例のように、ディスパッ
チキュー３３で待機中のスレッドの優先度が他プロセッ
サで現在実行中の優先度よりも上位の場合、プロセッサ
間割り込み手段２７３４は、最低優先度スレッドを実行
中のプロセッサに対してプロセッサ間割り込みを用いて
通知を行う（ステップＳ１２）。図９の例では、第２の
プロセッサ２８が通知の対象となる。
【００１３】第１のプロセッサ２７は、プロセッサ間割
り込みを用いた通知の後、排他制御変数３１を元の状態
に戻すことで排他条件を解除し（ステップＳ１５）、コ
ンテキストを復帰して第１の例外要因１１の発生前の状
態に移る。図９の例では、元の第１のスレッドに戻るこ
とになる。
【００１４】一方、プロセッサ間割り込みの通知対象と
なったプロセッサ２８では、プロセッサ間割り込み通知
装置２９により第２のプロセッサ２８の例外管理装置２
８１にプロセッサ間割り込みが通知されることで、割り
込み処理手段２８２が起動される。
【００１５】割り込み処理手段２８２内では、第１の例
外要因１１を処理した割り込み処理手段２７２と同様
に、コンテキスト退避手段２８２３が呼び出され、第２
のプロセッサの実行状態すなわち第２のスレッドのコン
テキストを、コンテキスト退避領域３２にある第２のス
レッドのコンテキスト３２２として退避する（ステップ
Ｓ２）。
【００１６】割り込み処理手段２８２はカーネルスケジ
ューラ手段２８３を起動し、カーネルスケジューラ手段
２８３では、まず排他調停手段２８３１が実行される。
第１のプロセッサ２７のカーネルスケジューラ手段２７
３の処理が完了していないなど、他のプロセッサが排他
制御変数３１を変更している場合は待機し（ステップＳ
３）、いなければ排他制御変数３１を置き換えて、以降
の操作に必要なディスパッチキュー３３等の領域を、他
のプロセッサがアクセスするのを防止する（ステップＳ
４，Ｓ５）。
【００１７】引続き、カーネルスケジューラ手段２８３
内部のディスパッチキュー操作手段２８３２が、プロセ
ッサ間割り込み通知装置２９および割り込み処理手段２
８２の処理により新規に実行可能となったスレッドが存
在するか判断し（ステップＳ６）、存在する場合にはコ
ンテキスト退避領域３２からコンテキストをディスパッ
チキュー３３に追加登録する（ステップＳ７）。
【００１８】図９の例では第３のスレッドを示す構造体
３３３を第１のプロセッサ２７によって登録した以降に
は、新規に実行可能となったスレッドが存在していない
としている。
【００１９】さらに、起動対象選択手段２８３３が、デ
ィスパッチキュー３３に待機するスレッドの内、優先度
が最高位のスレッドを検索し（ステップＳ８）、また優
先度リスト３８から実行中スレッドの優先度が最低のプ
ロセッサを検索する（ステップＳ９）。図９の例では、
この検索により、ディスパッチキュー３３から優先度
「１１５」の第３のスレッドが得られ、優先度リスト３
８から優先度「１００」を実行中の第２のプロセッサが
得られる。
【００２０】次に起動対象選択手段２８３３は、ディス
パッチキュー３３に待機するスレッドの内の最高優先度
である第３のスレッドを示す構造体３３３の優先度「１
１５」が、優先度リスト３８中、最低優先度である第２
のプロセッサで実行中のスレッドの優先度「１００」を
上回っているかを調べる（ステップＳ１０）。今の場
合、上回っているので、更に、自プロセッサが優先度最
低のスレッドを実行中かを調べる（ステップＳ１１）。
今の場合、実行中である。この例のように、ディスパッ
チキュー３３で待機中のスレッドの優先度が自プロセッ
サで現在実行中の優先度よりも上位の場合、起動対象選
択手段２８３３は、ディスパッチキュー３３に待機する
最高優先度の第３のスレッドを次に実行するスレッドの
コンテキストとして選択し（ステップＳ１３）、優先度
リスト３８内の自プロセッサが実行するスレッドの優先
度を次コンテキストの優先度に更新する（ステップＳ１
４）。
【００２１】最後に第２のプロセッサ２８は、排他制御
変数３１を元の状態に戻すことで排他条件を解除し（ス
テップＳ１５）、次コンテキストを読み込んで新しいス
レッド、即ち第３のスレッドの実行に移る。
【００２２】
【発明が解決しようとする課題】上記したように、従来
においては、各プロセッサでのカーネルスケジューラ手
段がそれぞれ次に実行すべきスレッドを優先度を基に検
出し、相互にプロセッサ間割り込み通知装置を用いてカ
ーネルスケジューラ手段を起動することで、複数のプロ
セッサ間での複数のスレッドの起動処理を実現してい
る。しかし、このような従来方法では、次のような問題
が生じる。
【００２３】第１の問題点は、プロセッサ間で相互のプ
ロセッサが実行するスレッドがいつどのスレッドに切り
替わるか、カーネルスケジューラ手段以外に同期手段を
設けない限り厳密に判定できないということである。
【００２４】つまり、従来では、各プロセッサで動作す
るカーネルスケジューラ手段は、基本的には独立して動
作している。カーネルスケジューラ手段は、ディスパッ
チキュー上のスレッド構造体に収められた優先度が実行
中のスレッドの優先度よりも上位であるならば、実行を
移すという基本的な機能に、他に実行中のスレッドの優
先度が低いプロセッサが存在するならば、プロセッサ間
割り込み通知装置を使って新規スレッドの実行を依頼す
る機能を加え、さらにディスパッチキュー等の操作が競
合しないよう排他調停手段を加えることで、複数プロセ
ッサへの対応としているのである。そのため、あるプロ
セッサにおいてカーネルスケジューラ手段が、他のプロ
セッサに新規スレッドの実行を依頼したとしても、依頼
先のプロセッサにおいて別の高優先度スレッドがディス
パッチキューに登録される可能性があり、依頼元側のプ
ロセッサは依頼の後、依頼先で実際にどのスレッドが起
動されるか、カーネルスケジューラ手段以外に同期手段
を設けて、監視する必要が発生する。
【００２５】なお、依頼元のプロセッサが依頼先のプロ
セッサを監視している最中に、逆に他のプロセッサから
依頼元のプロセッサに対して、別のスレッドの起動が要
求された場合、依頼元側プロセッサが要求を受理できな
いと、実行されるべき優先を持つスレッドが長期間待た
される可能性がある。そのため、従来では依頼先プロセ
ッサの監視の際には、依頼元プロセッサにおけるカーネ
ルスケジューラ手段を完了させて、プロセッサ間割り込
み要求が受理できる状態であるカーネルスケジューラ手
段とは別の手段で改めて監視をしなければならない。
【００２６】第２の問題点として、各プロセッサで実行
されるスレッドの間で相互に同期的に動作しようとした
場合、同期処理によるオーバーヘッドが大きくなること
である。
【００２７】その理由は、第１の問題点から同期相手と
なるスレッドを起動する際、カーネルスケジューラ手段
によるスレッドの起動に加え、上記の監視機構を利用せ
ねばならないためである。
【００２８】そこで、本発明の目的は、各プロセッサ間
で実行されるスレッドの切り替えに際し、複数のプロセ
ッサで指定されたスレッドが同時に実行が開始されるよ
うにすることにある。
【００２９】また本発明の別の目的は、複数のスレッド
を１つの単位として管理し、同じ単位のスレッドは複数
のプロセッサで同時に実行が開始されるようにすること
にある。
【００３０】
【課題を解決するための手段】本発明は上記目的を達成
するため、同時に実行すべき複数のスレッドを１つのス
レッド集合とし、スレッド集合中の各スレッドのコンテ
キストを主記憶上のコンテキスト退避領域にスレッド集
合に１対１に対応して設けたコンテキスト領域に格納
し、マルチプロセッサシステムを構成する複数のプロセ
ッサのうち一時には単一のプロセッサのみがカーネルス
ケジューラ実行権限を取得可能となるよう例外処理中に
排他調停を行い、カーネルスケジューラ実行権限を取得
したプロセッサが、次に実行すべきスレッド集合を選択
して該スレッド集合中の複数のスレッドを自プロセッサ
を含む複数のプロセッサで同時に実行させる制御を行
う。また、前記排他調停の際、カーネルスケジューラ実
行権限の取得に失敗したプロセッサは、カーネルスケジ
ューラ実行権限を取得したプロセッサから、プロセッサ
間割り込みを受理できるよう準備をして待機し、プロセ
ッサ間割り込みを受理したならば待機中であった例外の
発生条件を例外受理前の状態に戻すことで、スレッド切
り替え後に例外が再発生するよう設定する。また、スレ
ッド集合中の複数のスレッドのコンテキストを、各プロ
セッサで読み込んだ後、同期手段を用いて、各プロセッ
サが同時にスレッドの実行を開始するよう調停を行う。
【００３１】より具体的には、本発明は、マルチプロセ
ッサシステムにおいて複数のプロセッサで同時にスレッ
ドの実行を開始させる方法において、（ａ）一時には単
一のプロセッサのみがカーネルスケジューラ実行権限を
取得可能となるよう各プロセッサの例外処理中で排他調
停を行うステップ、（ｂ）カーネルスケジューラ実行権
限を取得したプロセッサが、自プロセッサで実行中のス
レッドのコンテキストを主記憶上のコンテキスト退避領
域に退避すると共に、当該スレッドが属するスレッド集
合中の他のスレッドの実行先プロセッサに対して主記憶
上のコンテキスト退避領域内の場所を指定してコンテキ
スト退避要求にかかるプロセッサ間割り込みを発行する
ステップ、（ｃ）前記コンテキスト退避要求にかかるプ
ロセッサ間割り込みを受信したプロセッサが、指定され
た主記憶上のコンテキスト退避領域の場所に自プロセッ
サで実行中のスレッドのコンテキストを退避し、その完
了を要求元プロセッサに通知するステップ、（ｄ）コン
テキスト退避要求を出したプロセッサが、要求先の全て
のプロセッサにおけるコンテキスト退避の完了を確認
後、次に実行すべきスレッド集合中の他プロセッサで実
行すべきスレッドのコンテキストを記憶している主記憶
上のコンテキスト退避領域の場所を指定してそのスレッ
ドの実行先プロセッサに対してコンテキスト読み込み要
求を出すと共に、次に実行すべきスレッド集合中の自プ
ロセッサで実行すべきスレッドのコンテキストを主記憶
上のコンテキスト退避領域から読み込んでコンテキスト
の復帰を行うステップ、（ｅ）前記コンテキスト読み込
み要求を受けたプロセッサが、指定された主記憶上のコ
ンテキスト退避領域の場所からスレッドのコンテキスト
を読み込んでコンテキストの復帰を行い、その完了を当
該スレッドが属するスレッド集合中のスレッドの全実行
先プロセッサに通知するステップ、（ｆ）前記スレッド
集合中のスレッドを実行する全てのプロセッサにおける
コンテキストの復帰が完了した時点で、当該全てのプロ
セッサが同時にスレッドの実行を開始するステップ、と
を含み、複数のプロセッサで同時に実行すべき複数のス
レッドを１つのスレッド集合として主記憶上のコンテキ
スト退避領域内のスレッド集合に１対１に対応するコン
テキスト領域に格納している。
【００３２】このように複数のプロセッサで同時に実行
すべき複数のスレッドを１つのスレッド集合として扱
い、カーネルスケジューラ実行権限を排他的に取得した
プロセッサの制御の下に、複数のプロセッサが協調して
スレッド集合単位でのコンテキストの退避および復帰を
行うため、カーネルスケジューラの手順が完了した時点
において、複数のプロセッサで同時にスレッドの実行が
開始されることになる。
【００３３】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
【００３４】図１は本発明を適用したマルチプロセッサ
システムの一例を示すブロック図であり、第１〜第ｎの
プロセッサ２１〜２ｎと、これら複数のプロセッサ２１
〜２ｎで共有される主記憶３，入力装置１，出力装置４
およびプロセッサ間割り込み通知装置２９とを含む。
【００３５】主記憶３は、第１〜第ｎのプロセッサ２１
〜２ｎの全てからアクセス可能であり、排他制御変数３
１と、コンテキスト退避領域３２と、ディスパッチキュ
ー３３と、同期変数３４と、完了同期変数３５と、退避
先アドレス指定変数３６とが設けられている。
【００３６】排他制御変数３１は、各プロセッサ２１〜
２ｎの各々でカーネルスケジューラが動作し得る当該マ
ルチプロセッサシステムにおいて、一時には単一のプロ
セッサのみがカーネルスケジューラ実行権限を取得でき
るよう排他調停を行うための変数である。この変数３１
を使った排他調停により、カーネルスケジューラ実行権
限を取得したプロセッサは主位側プロセッサ、他のプロ
セッサは従位側プロセッサとなって、協調してコンテキ
ストスイッチ等の処理を実行する。つまり、コンテキス
トの退避先や復帰するコンテキストの格納位置などは全
て主位側プロセッサから従位側プロセッサに通知され、
主位側プロセッサの主導の下にコンテキストスイッチが
実行される。なお、従位側プロセッサには、一般のユー
ザレベルのスレッドを実行中のプロセッサと、主位側プ
ロセッサになろうとしたが、変数３１による排他調停で
実行権限の取得に失敗した例外処理中のプロセッサとが
あり、後者のプロセッサを本明細書では劣位のプロセッ
サと呼んでいる。
【００３７】コンテキスト退避領域３２は、当該マルチ
プロセッサシステムで実行されるスレッドのコンテキス
トを格納する領域であり、複数のプロセッサで同時に実
行を開始すべきスレッドについては、それら複数のスレ
ッドを１つのスレッド集合として管理し、そのスレッド
集合に含まれる全スレッドのコンテキストを単一のコン
テキスト領域に格納している。
【００３８】図２にコンテキスト退避領域３２の構成例
を示す。コンテキスト退避領域３２は、スレッド集合に
１対１に対応するコンテキスト領域３２１を１以上含
み、１つのコンテキスト領域３２１は、１つの主位側コ
ンテキスト退避領域３２１１と、１つ以上の従位側コン
テキスト退避領域３２１２とを含む。主位側コンテキス
ト退避領域３２１１は、主位側プロセッサの実行状態を
退避する領域であり、従位側コンテキスト退避領域３２
１２は、従位側プロセッサの実行状態を退避する領域で
ある。例えば、主位側プロセッサにおいてスレッドＡ１
が、従位側プロセッサにおいてスレッドＡ２がそれぞれ
実行されている状態において、コンテキストスイッチが
行われた場合、スレッドＡ１のコンテキストが主位側コ
ンテキスト退避領域３２１１に退避され、スレッドＡ２
のコンテキストが従位側コンテキスト退避領域３２１２
に退避される。そして、当該スレッド集合の再開時に
は、主位側コンテキスト退避領域３２１１中のスレッド
Ａ１のコンテキストが主位側プロセッサに設定され、従
位側コンテキスト退避領域３２１２中のスレッドＡ２の
コンテキストが従位側プロセッサに設定され、スレッド
Ａ１およびスレッドＡ２の実行が同時に再開される。
【００３９】ディスパッチキュー３３は、スレッドを示
す構造体もしくはＩＤ番号をスレッド集合毎に登録する
キューである。図３にディスパッチキュー３３の内容例
を示す。この例では、第１のスレッド集合を示す構造体
３３１と第２のスレッド集合を示す構造体３３２との２
つが登録されている。また、各スレッド集合の優先度も
併せて登録されている。つまり、本実施の形態では、複
数のプロセッサで同時に実行を開始すべきスレッドにつ
いては、それらのスレッドを示す構造体を１つのスレッ
ド集合として管理し、そのスレッド集合単位に優先度を
付けてディスパッチキュー３３に登録するようにしてい
る。
【００４０】同期変数３４および完了同期変数３５は、
主位側プロセッサと従位側プロセッサとの間で処理の同
期をとるための変数である。このうち、同期変数３４
は、従位側プロセッサがコンテキストの退避の完了を主
位側プロセッサに通知するために使用され、完了同期変
数３５は、従位側プロセッサがコンテキストの復帰の完
了を主位側プロセッサを含めた他プロセッサに通知する
ために使用される。各変数３４，３５とも、各プロセッ
サ２１〜２ｎに１対１に対応するビットを持ち、自プロ
セッサに対応するビットの値を所定値とすることで、所
定の処理の完了を通知する。
【００４１】退避先アドレス指定変数３６は、主位側プ
ロセッサが従位側プロセッサに対して、スレッドのコン
テキストを退避する場所のアドレスや、復帰すべきコン
テキストが格納されている場所のアドレスを通知するた
めの変数である。退避先アドレス指定変数３６は任意の
構成とすることができるが、本実施の形態では、各プロ
セッサ２１〜２ｎに１対１に対応するビット列を持ち、
主位側プロセッサは、コンテキストの退避や復帰を要求
する従位側プロセッサに対応するビット列にアドレスを
設定する方法を採用している。
【００４２】次に各プロセッサ２１〜２ｎの内部構成に
ついて説明する。
【００４３】第１のプロセッサ２１から第ｎのプロセッ
サ２ｎまでの全プロセッサは、何れも主位側プロセッサ
或いは従位側プロセッサとして動作し得るように同じ内
部構成を有している。図１では、第１のプロセッサ２１
のブロック内にのみ構成要素を描き、残りのプロセッサ
２２〜２ｎのブロック内は図示を省略してある。
【００４４】図１を参照すると、各プロセッサ２１〜２
ｎは、例外管理装置２０１と、例外処理手段２０２と、
劣位待機時プロセッサ間割り込み処理手段２０３と、プ
ロセッサ間割り込み処理手段２０４と、従位側プロセッ
サ起動処理手段２０５と、カーネルスケジューラ手段２
０６とを備える。以下、各々の部分について、その機能
を説明する。
【００４５】○例外管理装置２０１ 例外管理装置２０１は、入力装置１からの外部割り込み
要求信号およびプロセッサ間割り込み通知装置２９経由
の他プロセッサからのプロセッサ間割り込みを外部から
の入力とし、外部または内部で発生もしくは要求された
例外について対応する手段を起動するなどの例外管理機
能に加え、プロセッサ間割り込み通知装置２９を経由し
て任意のプロセッサに対して、プロセッサ間割り込みを
通知する機能などを有している。例外管理装置２０１の
構成例を図４に示す。
【００４６】図４を参照すると、例外管理装置２０１
は、例外認識装置２０１１と、優先順位判定装置２０１
２と、非優先側例外保持装置２０１３と、許可例外優先
順位保持装置２０１４と、起動対象判定装置２０１５
と、例外禁止状態保持装置２０１６と、例外転送装置２
０１８とを主要部として有する。
【００４７】例外認識装置２０１１は、外部割り込み要
求信号１２およびプロセッサ間割り込み通知装置２９経
由で他プロセッサから送られてきたプロセッサ間割り込
みにかかる例外、およびプロセッサ内部で発生した例外
を認識する部分であり、認識した例外は優先順位判定装
置２０１２に送られる。
【００４８】許可例外優先順位保持装置２０１４は、ど
の優先順位までの例外が現在許可されているかの情報を
保持する部分、例外禁止状態保持装置２０１６は、自プ
ロセッサが例外を禁止している状態であるかどうかの情
報を保持する部分であり、これらの装置２０１４，２０
１６に保持された情報は優先順位判定装置２０１２によ
って参照される。
【００４９】非優先側例外保持装置２０１３は、禁止さ
れている例外および優先順位が低いために保留にすべき
と判定された例外を保持する部分である。
【００５０】優先順位判定装置２０１２は、例外認識装
置２０１１において認識された例外および非優先側例外
保持装置２０１３に保留されている例外について、その
時点の許可例外優先順位保持装置２０１４および例外禁
止状態保持装置２０１６の情報に基づいて、その例外を
自プロセッサで実行するか、実行する場合にはどの例外
を実行するか、或いは保留にするかを判定する部分であ
る。保留にすると判定された例外は非優先側例外保持装
置２０１３に保存される。また、実行すると判定された
例外は、起動対象判定装置２０１５に渡される。
【００５１】起動対象判定装置２０１５は、優先順位判
定装置２０１２から渡された例外の種別に応じて、起動
すべき処理に応じた手段を選定し、その手段を起動する
部分である。また、起動対象判定装置２０１５は、起動
対象となる処理に応じた手段を決定しプロセッサに実行
を開始させる際、処理を開始する例外の優先度よりも劣
位にある例外を保留するよう許可例外優先順位保持装置
２０１４に情報を設定し、同時にプロセッサ間割り込み
も保留するよう例外禁止状態保持装置２０１６に情報を
設定する。
【００５２】例外転送装置２０１８は、自プロセッサの
例外処理手段２０２等からの要求に従ってプロセッサ間
割り込み通知装置２９経由で他のプロセッサにプロセッ
サ間割り込みの転送を行う部分である。
【００５３】また、例外管理装置２０１の各部は、自プ
ロセッサで実行されるカーネルレベルの各手段、すなわ
ち例外処理手段２０２、劣位待機時プロセッサ間割り込
み処理手段２０３、プロセッサ間割り込み処理手段２０
４、カーネルスケジューラ手段２０６、従位側プロセッ
サ起動処理手段２０５の、それぞれから操作ならびに設
定が可能である。操作の種類としては、前述した例外転
送装置２０１８に対して、プロセッサ間割り込み通知装
置２９経由で他のプロセッサにプロセッサ間割り込みの
転送を要求する操作や、例外管理装置２０１の例外状態
を解除する操作などがある。また、設定の種類として
は、例外禁止状態保持装置２０１６にプロセッサ間割り
込みを禁止しないよう設定することや、非優先側例外保
持装置２０１３に所定の例外（後述する例外状態巻き戻
し手段２０３１によって巻き戻された例外）を登録して
後刻に再度発生するように設定することなどが含まれ
る。
【００５４】○例外処理手段２０２ 例外処理手段２０２は、外部割り込み要求信号１２およ
びプロセッサ内部から要求される例外に対応する例外処
理を実行する手段であり、例外管理装置２０１の起動対
象判定装置２０１５によって起動される。内部には、排
他調停手段２０２１、プロセッサ間例外許可手段２０２
２、劣位待機手段２０２３、コンテキスト退避手段２０
２４、プロセッサ間割り込み通知手段２０２５、従位側
コンテキスト退避完了待機手段２０２９が含まれる。
【００５５】排他調停手段２０２１は、当該例外処理の
開始時に、排他制御変数３１を用いてプロセッサ間の排
他的な処理を行うための手段である。排他制御変数３１
を使った排他調停により、カーネルスケジューラの実行
権限を取得できた場合、当該プロセッサは主位側プロセ
ッサとなって、コンテキスト退避手段２０２４、プロセ
ッサ間割り込み通知手段２０２５および従位側コンテキ
スト退避完了待機手段２０２９を実行し、カーネルスケ
ジューラ手段２０６へと進む。他方、排他調停手段２０
２１でカーネルスケジューラの実行権限を取得できなか
った場合、当該プロセッサは劣位のプロセッサとなり、
従位側プロセッサとしての動作に備えて、プロセッサ間
例外許可手段２０２２、劣位待機手段２０２３へと進
む。
【００５６】コンテキスト退避手段２０２４は、自プロ
セッサ（主位側プロセッサ）の実行状態（コンテキス
ト）を、コンテキスト退避領域３２に退避する部分であ
る。主位側プロセッサであるため、退避先は、図２に示
したコンテキスト退避領域３２中の現実行中スレッド集
合に対応するコンテキスト領域３２１における主位側コ
ンテキスト退避領域３２１１である。
【００５７】プロセッサ間割り込み通知手段２０２５
は、退避先アドレス指定変数３６に従位側プロセッサの
コンテキストを退避する退避先アドレスを設定した後
に、例外管理装置２０１の例外転送装置２０１８を操作
して、プロセッサ間割り込み通知装置２９経由で、従位
側プロセッサに対してコンテキストの退避を要求するプ
ロセッサ間割り込みを通知する部分である。指定する退
避先アドレスは、図２に示したコンテキスト退避領域３
２中の現実行中スレッド集合に対応するコンテキスト領
域３２１における従位側コンテキスト退避領域３２１２
である。プロセッサ間割り込みを通知するプロセッサ
は、スレッド集合を自プロセッサと共に並行して実行し
ているプロセッサである。通知先のプロセッサが複数存
在する場合、つまり、３つ以上のスレッドを含むスレッ
ド集合の場合、退避先アドレスを個別に通知する。
【００５８】従位側コンテキスト退避完了待機手段２０
２９は、プロセッサ間割り込み通知手段２０２５によっ
てコンテキストの退避を要求した従位側プロセッサの全
てが、コンテキストの退避を完了するまで待機し、その
後にカーネルスケジューラ手段２０６を起動する部分で
ある。後述するように、従位側プロセッサはコンテキス
トの退避を完了すると、同期変数３４の自プロセッサに
対応するビットを操作するので、従位側コンテキスト退
避完了待機手段２０２９は同期変数３４の該当ビットの
変化を監視することで、従位側プロセッサの全てがコン
テキストの退避を完了したかどうか判定することができ
る。なお、従位側コンテキスト退避完了待機手段２０２
９は、従位側プロセッサの全てがコンテキストの退避を
完了したことを確認した時点で、同期変数３４を初期化
する。
【００５９】他方、劣位のプロセッサとなった場合に実
行されるプロセッサ間例外許可手段２０２２は、例外管
理装置２０１の例外禁止状態保持装置２０１６の設定を
変更することにより、例外処理手段２０２の開始時に例
外管理装置２０１により禁止されていたプロセッサ間割
り込みを許可し、従位側プロセッサとして主位側プロセ
ッサからのコンテキスト退避要求にかかるプロセッサ間
割り込みを受理できるようにする部分である。処理完了
後は、次の劣位待機手段２０２３に実行が移る。
【００６０】劣位待機手段２０２３は、排他制御変数３
１が排他条件を取得した主位側プロセッサにより元の値
に戻されるのを待ち、主位側プロセッサが自プロセッサ
に対してコンテキスト退避要求にかかるプロセッサ間割
り込みを発行することなく排他処理を完了した場合に、
自手段２０２３を完了し、排他調停手段２０２１に処理
を戻す部分である。主位側プロセッサが自プロセッサに
対してコンテキスト退避要求にかかるプロセッサ間割り
込みを発行しない状況としては、主位側プロセッサがコ
ンテキストスイッチを行おうとしているスレッド集合中
のスレッドを自プロセッサが実行していない場合などが
ある。なお、劣位待機手段２０２３の実行中に、自プロ
セッサに対してコンテキスト退避要求にかかるプロセッ
サ間割り込みが発行された場合は、後述するように例外
管理装置２０１から劣位待機時プロセッサ間割り込み処
理手段２０３が起動される。
【００６１】○カーネルスケジューラ手段２０６ カーネルスケジューラ手段２０６は、起動するスレッド
集合を選択しコンテキストとして読み込む部分であり、
ディスパッチキュー操作手段２０６２と、従位側プロセ
ッサ起動手段２０６３と、コンテキスト復帰手段２０６
４と、従位側プロセッサ起動完了待機手段２０６５とを
有する。
【００６２】ディスパッチキュー操作手段２０６２は、
ディスパッチキュー３３に実行可能なスレッド集合を登
録し、また、ディスパッチキュー３３から優先順位に応
じて次に起動するスレッド集合を取得する部分である。
【００６３】従位側プロセッサ起動手段２０６３は、デ
ィスパッチキュー操作手段２０６２で次に起動すべきと
されたスレッド集合に含まれるスレッドのうち、従位側
プロセッサで実行するスレッドについて、そのスレッド
のコンテキストが格納されているコンテキスト退避領域
３２の場所のアドレスを退避先アドレス指定変数３６に
設定した後に、例外管理装置２０１の例外転送装置２０
１８を操作して、プロセッサ間割り込み通知装置２９経
由で、従位側プロセッサに対してコンテキストの読み込
みを要求するプロセッサ間割り込みを通知する部分であ
る。指定するアドレスは、図２に示したコンテキスト退
避領域３２中のコンテキスト領域３２１が次に起動すべ
きスレッド集合に対応するとすれば、従位側コンテキス
ト退避領域３２１２である。プロセッサ間割り込みを通
知するプロセッサは、スレッド集合を自プロセッサと共
に並行して実行させるプロセッサである。通知先のプロ
セッサが複数存在する場合、つまり、３つ以上のスレッ
ドを含むスレッド集合の場合、コンテキストの読み込み
先アドレスは個別に通知する。
【００６４】コンテキスト復帰手段２０６４は、ディス
パッチキュー操作手段２０６２が選択した次に起動する
スレッド集合中の自プロセッサで実行するスレッドに関
するコンテキストを、コンテキスト退避領域３２から読
み込むことでスレッド起動の準備を行う部分である。つ
まり、コンテキスト退避領域３２中のコンテキスト領域
３２１が次に起動すべきスレッド集合に対応するとすれ
ば、主位側コンテキスト退避領域３２１１からコンテキ
ストを読み込む。
【００６５】従位側プロセッサ起動完了待機手段２０６
５は、従位側プロセッサ起動手段２０６３によってコン
テキストの読み込みを要求した従位側プロセッサの全て
が、その処理を完了するまで待機し、しかる後に、カー
ネルスケジューラ手段２０６を終え、スレッドの実行を
開始する部分である。後述するように、従位側プロセッ
サはコンテキストの読み込みを完了すると、完了同期変
数３５の自プロセッサに対応するビットを操作するの
で、従位側コンテキスト起動完了待機手段２０６５は完
了同期変数３５の該当ビットの変化を監視することで、
従位側プロセッサの全てがコンテキストの読み込みを完
了したかどうか判定することができる。なお、後述する
従位側プロセッサ起動完了通知手段の処理に備えて、従
位側プロセッサ起動完了待機手段２０６５は、完了同期
変数３５の自プロセッサに対応するビットをコンテキス
トの復帰が完了した値に設定しておく。なお、完了同期
変数３５は複数のプロセッサでスレッド集合中のスレッ
ドが同時に実行を開始した時点で、従位側プロセッサ起
動完了待機手段２０６５によって初期化される。
【００６６】○劣位待機時プロセッサ間割り込み処理手
段２０３ 劣位待機時プロセッサ間割り込み処理手段２０３は、劣
位となったプロセッサが劣位待機手段２０２３の実行中
に、プロセッサ間割り込み通知装置２９経由でコンテキ
スト退避要求にかかるプロセッサ間割り込みが到着した
場合に、例外管理装置２０１が呼び出す手段であり、例
外状態巻戻し手段２０３１を有する。
【００６７】例外状態巻戻し手段２０３１は、劣位待機
の際に処理をしていた例外処理手段２０２の原因となっ
た例外による状態を、一度例外管理装置２０１に受理さ
れる前、すなわち例外発生前の状態に戻す手段である。
例外状態巻戻し手段２０３１は、例外処理を仕掛かり中
であったプロセッサのレジスタなどのプロセッサの構成
要素、および例外管理装置２０１の状態を操作すること
で、それらを例外発生前の状態に戻す。例外状態巻戻し
手段２０３１の次には、プロセッサ間割り込み処理手段
２０４が実行される。
【００６８】○プロセッサ間割り込み処理手段２０４ プロセッサ間割り込み処理手段２０４は、例外処理手段
２０２等のカーネル処理以外のユーザレベルの処理を行
っている場合に、プロセッサ間割り込み通知装置２９経
由で主位側プロセッサからコンテキスト退避要求にかか
るプロセッサ間割り込みが到着した場合に、例外管理装
置２０１から呼び出される。また、ユーザレベルの処理
でなくカーネルレベルの例外処理中に、プロセッサ間割
り込み通知装置２９経由でコンテキスト退避要求にかか
るプロセッサ間割り込みが到着した場合には、前述した
ように、劣位待機時プロセッサ間割り込み処理手段２０
３による処理を完了した後に、起動される。
【００６９】プロセッサ間割り込み処理手段２０４は、
主位側プロセッサからの要求に従って、自プロセッサに
おけるコンテキストの退避を行い、その完了を主位側プ
ロセッサに通知する部分であり、従位側コンテキスト退
避手段２０４１と従位側コンテキスト退避完了通知手段
２０４２とを有する。
【００７０】従位側コンテキスト退避手段２０４１は、
自プロセッサの実行状態（コンテキスト）をコンテキス
ト退避領域３２に退避する部分である。従位側コンテキ
スト退避手段２０４１は、退避先アドレス指定変数３６
を参照して、コンテキスト退避領域３２の中で、自プロ
セッサがコンテキストを退避すべき領域を取得する。
【００７１】従位側コンテキスト退避完了通知手段２０
４２は、コンテキストの退避が完了したことを同期変数
３４を用いて主位側プロセッサに通知する部分である。
【００７２】○従位側プロセッサ起動処理手段２０５ 従位側プロセッサ起動処理手段２０５は、従位側コンテ
キスト退避完了通知手段２０４２によりコンテキストの
退避完了を同期変数３４を用いて主位側プロセッサに通
知した後、例外管理装置２０１およびプロセッサ間割り
込み通知装置２９経由で、主位側プロセッサからコンテ
キストの読み込み要求にかかるプロセッサ間割り込みを
受けたとき、例外管理装置２０１によって起動される。
【００７３】従位側プロセッサ起動処理手段２０５は、
自プロセッサにおけるコンテキストの読み込みを行い、
その完了を主位側プロセッサを含めスレッド集合を同時
に実行する全てのプロセッサに通知し、スレッド集合の
全スレッドにかかるコンテキストの読み込みが各プロセ
ッサで完了したことを検出した時点で、前記読み込んだ
コンテキストでスレッドの実行を開始する部分であり、
従位側コンテキスト復帰手段２０５１と従位側プロセッ
サ起動完了通知手段２０５２とを有する。
【００７４】従位側コンテキスト復帰手段２０５１は、
退避先アドレス指定変数３６の自プロセッサに対応する
ビット列から復帰対象となるコンテキストの読み込み先
アドレスを取得し、コンテキスト退避領域３２における
該当箇所からコンテキストを読み込んで自プロセッサの
実行状態の復帰を行う。
【００７５】従位側プロセッサ起動完了通知手段２０５
２は、従位側コンテキスト復帰手段２０５１の処理が完
了した時点で、完了同期変数３５の自プロセッサに対応
するビットを復帰完了を示す値に設定することにより、
スレッド集合を同時に実行する全てのプロセッサに自プ
ロセッサのコンテキスト復帰の完了を通知する。そし
て、従位側プロセッサ起動完了通知手段２０５２は、完
了同期変数３５を監視し、スレッド集合を同時に実行す
る全てのプロセッサがコンテキストの復帰を完了したこ
とを確認した時点で、例外管理装置２０１を制御して例
外状態を解除し、読み込んだコンテキストでスレッドの
実行を開始する。
【００７６】なお、図１においてＫは、ディスク，半導
体メモリ，その他の機械読み取り可能な記録媒体であ
り、制御プログラムが記録されている。記録媒体Ｋに記
録された制御プログラムは、第１のプロセッサ２１〜第
ｎのプロセッサ２ｎに読み取られ、各プロセッサ上に、
例外処理手段２０２、劣位待機時プロセッサ間割り込み
処理手段２０３、プロセッサ間割り込み処理手段２０
４、カーネルスケジューラ手段２０６、および従位側プ
ロセッサ起動処理手段２０５を実現すると共に、主記憶
３上に、排他制御変数３１、コンテキスト退避領域３
２、ディスパッチキュー３３、同期変数３４、完了同期
変数３５、退避先アドレス指定変数３６を初期生成す
る。
【００７７】図５および図６は、本実施の形態の動作例
を示す流れ図であり、以下、各図を参照して本実施の形
態の動作について詳細に説明する。
【００７８】ここで説明の便宜上、当該マルチプロセッ
サシステムで生成，実行される全てのスレッド集合は２
つのスレッドを含むものとする。１つのスレッド集合に
含まれる２つのスレッドの各々は、一般的には或るプロ
グラムの別々のルーチンに対応する。なお、本来１つの
スレッドで済む場合でも、本実施の形態ではスレッド数
が２のスレッド集合を生成する。その方法としては、一
方のスレッドのみを特定のルーチンに対応させ、他方の
スレッドは実質的な処理を行わないダミー的なスレッド
とする方法などがある。
【００７９】また、第１〜第ｎのプロセッサ２１〜２ｎ
は、２台ずつがグループとなり、各グループでスレッド
集合を同時に実行する。どのプロセッサをどのグループ
に含めるかは、例えばマルチプロセッサシステムの起動
時にパラメータで設定し、各プロセッサに通知する。勿
論、稼働中に全てのプロセッサを一時的に停止させ、再
グループ化するようにしても良い。以下では、第１のプ
ロセッサ２１と第２のプロセッサ２２とが同じグループ
に属するものとして説明する。
【００８０】今、入力装置１から入力された外部割り込
み要求信号１２が要求を行う先を例えば第１のプロセッ
サ２１とすると、外部割り込み要求信号１２は第１のプ
ロセッサ２１の例外管理装置２０１に受信され、例外認
識装置２０１１で認識される。その後、優先順位判定装
置２０１２は、外部割り込み要求信号１２の優先順位と
許可例外優先順位保持装置２０１４が保持する優先順位
を比較し、さらに例外禁止状態保持装置２０１６で例外
が禁止されていないかどうかを調査した上で、場合によ
っては非優先例外保持装置２０１３で保留した上で、起
動対象判定装置２０１５に通知する。
【００８１】起動対象判定装置２０１５は、例外の要求
原因が外部割り込み要求信号１２であることから事前に
登録された例外処理手段２０２を呼び出す（図５のステ
ップＡ２０２０１）。なお、起動対象判定装置２０１５
は、この時点で例外禁止状態保持装置２０１６の設定を
変更してプロセッサ間割り込み禁止状態にする等の処理
を行っている。
【００８２】例外処理手段２０２は、排他調停手段２０
２１により排他制御変数３１が他のプロセッサにより書
き換えられているか確認し（ステップＡ２０２１１）、
置き換えられていなければ排他制御変数３１を置き換え
て（ステップＡ２０２１２）、さらにその置き換え処理
が他のプロセッサと競合していなかったか確認を行う
（ステップＡ２０２１３）。
【００８３】ここまでの処理で、排他制御変数３１の置
き換えが成功した場合、第１のプロセッサ２１は主位側
プロセッサとしての動作を行うべくステップＡ２０２４
以降の処理へと進み、置き換えに失敗した場合は、他の
何れかのプロセッサが主位側プロセッサとして動作を開
始しているため、主位側プロセッサになるのを保留して
ステップＡ２０２２１以降の処理へと進む。ここでは、
置き換えに成功したために第１のプロセッサ２１が主位
側プロセッサになったものとする。
【００８４】第１のプロセッサ２１は、次にコンテキス
ト退避手段２０２４を実行し、自プロセッサの実行状態
すなわちコンテキストをコンテキスト退避領域３２に退
避する（ステップＡ２０２４）。即ち、第１のプロセッ
サ２１が図２のコンテキスト領域３２１に対応するスレ
ッド集合中のスレッドを実行中であった場合、当該スレ
ッドのコンテキストを主位側コンテキスト退避領域３２
１１に退避する。さらに、プロセッサ間割り込み通知手
段２０２５において、退避先アドレス指定変数３６を設
定することで、スレッドの切り替えを同時に行う第２の
プロセッサ２２がコンテキストを退避する領域を指定し
（ステップＡ２０２５１）、例外管理装置２０１を経由
してプロセッサ間割り込み通知装置２９に依頼を行い、
第２のプロセッサ２２に対してコンテキスト退避要求に
かかるプロセッサ間割り込みを通知する（ステップＡ２
０２５２）。
【００８５】次に第１のプロセッサ２１は、第２のプロ
セッサ２２がコンテキスト退避処理を完了するのを待つ
ため、同期変数３４を参照し（ステップＡ２０２９
１）、同期変数３４の該当ビットがコンテキスト退避処
理の完了を示しているかチェックし（ステップＡ２０２
９２）、完了していることを確認した時点で、カーネル
スケジューラ手段２０６へ処理を進める。
【００８６】カーネルスケジューラ手段２０６では、ま
ずディスパッチキュー操作手段２０６２が実行され、例
外処理手段２０２で新規に実行可能なスレッド集合が生
じたか否かを判断し（ステップＡ２０６２１）、生じて
いればディスパッチキュー３３に登録する( ステップＡ
２０６２２) 。引き続いてディスパッチキュー３３から
優先度が最高位にあるスレッド集合を検索し（ステップ
Ａ２０６２３）、例外発生前に実行中であったスレッド
集合の優先度と比較する（ステップＡ２０６２４）。デ
ィスパッチキュー３３に登録されている実行可能なスレ
ッド集合の方が優先度が高い場合には、そのディスパッ
チキュー３３に登録されているスレッド集合を次に実行
するスレッド集合として選択し（ステップＡ２０６２
５）、そうでない場合には、実行中であったスレッド集
合を次に実行するスレッド集合として選択する（ステッ
プＡ２０６２６）。
【００８７】次に実行するスレッド集合を決定したなら
ば、そのスレッド集合中の従位側プロセッサに実行させ
るスレッドの実行状態すなわちコンテキストを読み込ん
でくるコンテキスト退避領域３２中での位置を、退避先
アドレス指定変数３６に設定し（ステップＡ２０６３
１）、第２のプロセッサ２２に対して、例外管理装置２
０１を経由してプロセッサ間割り込み通知装置２９によ
りコンテキスト読み込み要求にかかるプロセッサ間割り
込みを通知する（ステップＡ２０６３２）。
【００８８】第１のプロセッサ２１は、その後、自プロ
セッサのコンテキストもコンテキスト退避領域３３から
読み込んだ後（ステップＡ２０６４）、第２のプロセッ
サ２２がコンテキストの読み込みが完了するのを完了同
期変数３６を用いて監視する（ステップＡ２０６５
１）。
【００８９】第１のプロセッサ２１は、第２のプロセッ
サ２２でのコンテキスト読み込み完了を確認したなら
ば、例外管理装置２０１を操作して例外状態を解除し、
読み込んだコンテキストで実行を開始することでカーネ
ルスケジューラの起動およびカーネルスケジューラ手段
２０６の実行を完了する（ステップＡ２０６５２、Ａ２
０６９）。
【００９０】次に、第２のプロセッサ２２を例に、従位
側プロセッサの動作を説明する。
【００９１】第２のプロセッサ２２の例外管理装置２０
１がプロセッサ間割り込み通知装置２９から第１のプロ
セッサ２１が発行したコンテキスト退避要求にかかるプ
ロセッサ間割り込みを受信した時点では、第２のプロセ
ッサ２２は一般のユーザレベルのスレッドを実行中であ
るか、または、排他調停手段２０２１により排他条件を
取得できなかった劣位のプロセッサとして動作中であ
る。何故ならば、プロセッサ間割り込みを発行した第１
のプロセッサ２１は、排他調停手段２０２１で排他条件
を取得しているからこそ、プロセッサ間割り込みが発行
可能なのであり、第１のプロセッサ２１以外の、第２の
プロセッサ２２を含む全てのプロセッサは、例外処理手
段２０２を実行している場合、排他調停手段２０２１で
は必ず劣位に位置しているためである。
【００９２】第２のプロセッサ２２がユーザレベルのス
レッドを実行中であった場合、例外管理装置２０１の例
外認識装置２０１１、優先順位判定装置２０１２は、受
信したコンテキスト退避要求にかかるプロセッサ間割り
込みにかかる例外を処理すべく起動対象判定装置２０１
５に伝え、起動対象判定装置２０１５は、プロセッサ間
割り込みの処理手段としてプロセッサ間割り込み処理手
段２０４を選択する。これにより、第２のプロセッサ２
２はプロセッサ間割り込み処理手段２０４の実行を開始
する（図６のステップＡ２０４０１）。プロセッサ間割
り込み処理手段２０４の実行を開始した後の動作は後述
する。
【００９３】他方、第２のプロセッサ２２が排他調停手
段２０２１により排他条件を取得できなかった劣位のプ
ロセッサであった場合、第２のプロセッサ２２がプロセ
ッサ間例外許可手段２０２２の処理を完了する以前に第
１のプロセッサ２１からのコンテキスト退避要求にかか
るプロセッサ間割り込みを受信したときは、当該プロセ
ッサ間割り込みは例外管理装置２０１において保留され
る。何故ならば、第２のプロセッサ２２が何らかの例外
要因により例外処理手段２０２を起動する際、例外管理
装置２０１の起動対象判定装置２０１５がプロセッサ間
割り込みを留保するよう設定するためである。
【００９４】しかし、この留保は、第２のプロセッサ２
２がプロセッサ間例外許可手段２０２２の処理を完了し
た時点で解除され、留保された前記プロセッサ間割り込
みが処理されることになる。何故なら、第２のプロセッ
サ２２は、プロセッサ間例外許可手段２０２２におい
て、プロセッサ間割り込みにより従位のプロセッサとし
て動作する場合に備えて処理中の例外を一度例外管理装
置２０１に受理される前の発生前の状態に戻せるように
プロセッサ内部のレジスタ値等に設定を行ってから（ス
テップＡ２０２２１）、例外禁止状態保持装置２０１６
に設定を行うことでプロセッサ間割り込みを許可するか
らである（ステップＡ２０２２２）。
【００９５】また、第１のプロセッサ２１からのコンテ
キスト退避要求にかかるプロセッサ間割り込みが、第２
のプロセッサ２２がプロセッサ間例外許可手段２０２２
の処理を完了した時点以後、つまり第２のプロセッサ２
２が劣位待機手段２０２３を実行中に受信された場合に
は、既にプロセッサ間割り込みの禁止が解かれているの
で、当該プロセッサ間割り込みが保留されることなく直
ちに処理される。
【００９６】以上のようにして、第２のプロセッサ２２
が劣位のプロセッサとして動作している最中に、第１の
プロセッサ２１からのコンテキスト退避要求にかかるプ
ロセッサ間割り込みにかかる例外の処理が開始される
と、例外管理装置２０１の起動対象判定装置２０１５に
より劣位待機時プロセッサ間割り込み処理手段２０３が
起動される（図６のステップＡ２０３０１）。
【００９７】劣位待機時プロセッサ間割り込み処理手段
２０３は、例外状態巻戻し手段２０３１により劣位待機
していた際の例外要因を取得してから（ステップＡ２０
３１１）、一度例外を受理し例外処理手段２０２を実行
していたことを示すプロセッサのレジスタ値等を破棄し
（ステップＡ２０３１２）、待機していた際の例外がス
レッドの実行を再開した時に再度発生するよう例外管理
装置２０１および第２のプロセッサのレジスタ値等を操
作し（ステップＡ２０３１３）、プロセッサ間割り込み
処理手段２０４に実行を移す（ステップＡ２０３１
４）。
【００９８】さて、プロセッサ間割り込み処理手段２０
４では、従位側コンテキスト退避手段２０４１におい
て、退避先アドレス指定変数３６を参照して自プロセッ
サのコンテキストの退避先を取得し（ステップＡ２０４
１１）、自プロセッサの実行状態すなわちコンテキスト
を従位側コンテキストとして退避する（ステップＡ２０
４１２）。
【００９９】退避が完了したならば、従位側コンテキス
ト退避完了通知手段２０４２により、同期変数３４の自
プロセッサに対応するビットの値を書き換えてプロセッ
サ間割り込みの通知元である第１のプロセッサ２１に対
してコンテキスト退避の完了を通知する（ステップＡ２
０４２１）。
【０１００】その後、第１のプロセッサ２１からプロセ
ッサ間割り込み通知装置２９経由でコンテキスト復帰要
求にかかるプロセッサ間割り込みが第２のプロセッサ２
２の例外管理装置２０１で受信されると、起動対象判定
装置２０１５により、従位側プロセッサ起動処理手段２
０５が起動される。
【０１０１】従位側プロセッサ起動処理手段２０５で
は、従位側コンテキスト復帰手段２０５１により、退避
先アドレス指定変数３６から復帰対象となるコンテキス
トの読み込み元を取得し（ステップＡ２０５１１）、自
プロセッサの実行状態すなわち従位側コンテキストの復
帰を行う（ステップＡ２０５１２）。その後、従位側プ
ロセッサ起動完了通知手段２０５２により、完了同期変
数３５の自プロセッサに対応するビットの値を書き換え
て第１のプロセッサ２１に対してコンテキスト復帰の完
了を通知する（ステップＡ２０５２１）。
【０１０２】さらに、第２のプロセッサは完了同期変数
３５を監視し、スレッド集合を同時に実行する全プロセ
ッサ（今の場合は自プロセッサ以外の第１のプロセッサ
２１だけ）のコンテキスト復帰が完了したことを確認し
た時点で（ステップＡ２０５２２）、例外管理装置２０
１を制御して例外状態を解除し、読み込んだコンテキス
トで実行を開始することでカーネルスケジューラの起動
および従位側プロセッサ起動処理手段２０５の実行を完
了する（ステップＡ２０５２３、Ａ２０５９）。
【０１０３】以上のようにして、第１のプロセッサ２１
の主導の下で、第１のプロセッサ２１および第２のプロ
セッサ２２で実行されていたスレッド集合のコンテキス
トスイッチが同期して実行され、第１のプロセッサ２１
および第２のプロセッサ２２に復帰したスレッド集合の
各スレッドが同時に実行を開始する。
【０１０４】なお、主位側プロセッサとなった第１のプ
ロセッサ２１からプロセッサ間割り込みを受けない第３
ないし第ｎのプロセッサでは、ユーザレベルのスレッド
を実行中の場合は、支障なくスレッドの実行を継続する
ことができ、また、別のスレッド集合のコンテキストス
イッチを行うべく主位側プロセッサになろうとして劣位
のプロセッサとなった場合は、劣位待機手段２０２３に
おいて自プロセッサ宛のプロセッサ間割り込みを受信す
ることなく排他制御変数３１が第１のプロセッサ２１に
よって書き換えられたことを検出して排他調停手段２０
２１に戻ることになる。
【０１０５】以上説明したように本実施の形態では、複
数のプロセッサにおいて例外処理を行っている場合でも
排他調停手段２０２１によりカーネルスケジューラ手段
２０６を実行するプロセッサを一つに絞り込め、またカ
ーネルスケジューラ実行権限の取得に失敗したプロセッ
サを、カーネルスケジューラ実行権限を取得したプロセ
ッサからプロセッサ間割り込みを受理できるよう準備を
して待機させることができるため、複数のプロセッサで
同時に別個な例外処理を実行していても、各プロセッサ
でスレッドの切り替え処理を完全に同時に行うことが可
能である。また、劣位のプロセッサは、プロセッサ間割
り込みを受理したならば待機中であった例外の発生条件
を例外受理前の状態に戻すことで、スレッド切り替え後
に例外が再発生するよう設定するため、スレッド切り替
え後に例外を処理することが可能となる。このようにス
レッド切り替え時点で既に同期がとれているので、結果
的に、低オーバヘッドに複数のスレッドを同時に起動す
ることを保障するカーネルスケジューラを実現可能であ
る。
【０１０６】次に、具体例をあげて本実施の形態の動作
を説明する。
【０１０７】図７に示すように、第１のプロセッサ２１
および第２のプロセッサ２２が存在し、第１のプロセッ
サ２１および第２のプロセッサ２２が、第１のスレッド
集合を実行している場合に、外部割り込み要求信号１２
が第１のプロセッサ２１に受理され、例外管理装置２０
１によって例外処理手段２０２が起動され、第１のプロ
セッサ２１が主位側プロセッサになったとする。
【０１０８】第１のプロセッサ２１のコンテキスト退避
手段２０２４は、コンテキスト退避領域３２の中の第１
のスレッド集合のコンテキスト３２１に位置する主位側
コンテキスト退避領域３２１１に、自プロセッサの実行
状態を退避する。第１のプロセッサ２１のプロセッサ間
割り込み通知手段２０２５は、退避先アドレス指定変数
３６に第１のスレッド集合のコンテキスト３２１におけ
る従位側コンテキスト退避領域３２１２を指定する値を
書き込み、第２のプロセッサ２２にコンテキスト退避要
求にかかるプロセッサ間割り込みを発行する。
【０１０９】第２のプロセッサ２２の例外管理装置２０
１では、従位側コンテキスト退避手段２０４１が退避先
アドレス指定変数３６を参照して取得した、第１のスレ
ッド集合のコンテキスト３２１における従位側コンテキ
スト退避領域３２１２にコンテキストを退避する。
【０１１０】第１のプロセッサ２１のディスパッチキュ
ー操作手段２０６２は、ディスパッチキュー３３に収め
られた各スレッド集合の優先順位を参照し、図７の例で
は、第２のスレッド集合を次に実行するスレッド集合と
して選択する。
【０１１１】第２のスレッド集合を次スレッド集合とし
て選択した第１のプロセッサ２１は、従位側プロセッサ
起動手段２０６３により、退避先アドレス指定変数３６
を設定し、第２のスレッド集合のコンテキスト３２２中
の従位側コンテキスト退避領域３２２２を従位側プロセ
ッサに対して指示し、コンテキスト読み込み要求にかか
るプロセッサ間割り込みを第２のプロセッサ２２に発行
する。
【０１１２】第２のプロセッサ２２は、従位側コンテキ
スト復帰手段２０５１により退避先アドレス指定変数３
６を参照し、第２のスレッド集合のコンテキスト３２２
に位置する従位側コンテキスト退避領域３２２２をコン
テキストの読み込み元としてコンテキストの復帰処理を
行う。
【０１１３】その後、第１のプロセッサ２１は第２のプ
ロセッサ２２のコンテキスト読み込み完了を確認し、ま
た、第２のプロセッサ２２は第１のプロセッサ２１のコ
ンテキスト読み込み完了を確認し、同時に第２のスレッ
ド集合の実行を開始する。
【０１１４】図８は各グループ単位で同時にスレッド集
合を実行している様子を示すタイミングチャートであ
る。グループＧ１に属する第１及び第２のプロセッサ２
１，２２でスレッド集合Ａ中のスレッドＡ１，Ａ２が実
行されており、グループＧ２に属する第３及び第４のプ
ロセッサ２３，２４でスレッド集合Ｂ中のスレッドＢ
１，Ｂ２が実行されている状況において、第１のプロセ
ッサ２１に外部割り込み要求信号Ｘ１が入力されると、
第１のプロセッサ２１が主位側プロセッサとなり、第２
のプロセッサ２２と協調してコンテキストスイッチを行
い、第１及び第２のプロセッサ２１，２２でスレッド集
合Ｃ中のスレッドＣ１，Ｃ２が同時に実行を開始してい
る。
【０１１５】また、図８では、その後に第１のプロセッ
サ２１に外部割り込み要求信号Ｘ２が、第２のプロセッ
サ２２に外部割り込み要求信号Ｘ３がほぼ同時期に入力
された状況が示されている。この場合、排他制御変数３
１による排他調停でカーネルスケジューラ権限を早く取
得した方が先に主位側プロセッサとなり、コンテキスト
スイッチを主導する。図８では、第２のプロセッサ２２
が先に主位側プロセッサとなったため、第２のプロセッ
サ２２の主導の下でコンテキストスイッチが行われ、新
たなスレッド集合Ｄ中のスレッドＤ１，Ｄ２が第１及び
第２のプロセッサ２１，２２で同時に実行を開始してい
る。そして、第１のプロセッサ２１では、スレッド切り
替え後に外部割り込み要求信号Ｘ２にかかる例外が再度
発生し、今度は第１のプロセッサ２１が主位側プロセッ
サとなってコンテキストスイッチが制御され、スレッド
集合Ｄと新たに発生したスレッド集合Ｅとの優先度の関
係で、スレッド集合Ｄに代わりスレッド集合Ｅ中のスレ
ッドＥ１，Ｅ２が第１及び第２のプロセッサ２１，２２
で同時に実行が開始されている。
【０１１６】さらに、第３のプロセッサ２３は、自プロ
セッサに発生した外部割り込み要求信号Ｘ４により例外
処理手段２０２を実行して主位側プロセッサになろうと
したタイミングで、第１のプロセッサ２１が既に主位側
プロセッサになっていたため、劣位待機状態となり、自
プロセッサ２３に対するプロセッサ間割り込みが発行さ
れることなく排他制御変数３１による排他が解除される
ことにより、主位側プロセッサとなって、第４のプロセ
ッサ２４と協調し、スレッド集合Ｂをスレッド集合Ｆに
コンテキストスイッチしている。
【０１１７】以上本発明の実施の形態について説明した
が、本発明は以上の実施の形態にのみ限定されず、その
他各種の付加変更が可能である。以下、幾つかの変形例
を列挙する。
【０１１８】前記実施の形態では、ディスパッチキュー
３３にスレッド集合単位での優先度を付与していたが、
明示的な優先度ではなく、キュー上の配置等によって暗
黙的に優先度を保持する方法とする。前記実施の形態で
は、例外処理手段２０２において排他調停手段２０２１
の完了後コンテキスト退避手段２０２４に処理を進めて
いる。これに加え、排他調停手段２０２１の完了後(ス
テップＡ２０２１３)、例外管理装置２０１が保持する
例外要因等を調べ、例外の内容によっては即座に例外要
因に応じた処理を完了させ、排他制御変数３１を初期化
し、直接ステップＡ２０６５２へと進み、例外状態を解
除し元の実行状態(コンテキスト)のまま実行を再開する
処理を追加する。この場合、劣位待機手段２０２３にお
いて、主位側プロセッサが自プロセッサに対してコンテ
キスト退避要求にかかるプロセッサ間割り込みを発行し
ない状況として、主位側プロセッサがカーネルスケジュ
ーラ手順２０６を起動せずに即座に例外処理手段２０２
を完了させる場合が新たに発生するが、劣位待機手段２
０２３からの復帰手順などに影響は無い。前記実施の形
態では、主位側プロセッサの従位側プロセッサ起動手段
２０６３からコンテキスト読み込み要求にかかるプロセ
ッサ間割り込みを従位側プロセッサに発行することで、
従位側プロセッサにおける従位側プロセッサ起動処理手
段２０５を起動したが、同期変数３４を利用して起動す
る。つまり、従位側プロセッサにおける従位側コンテキ
スト退避完了通知手段２０４２は、同期変数３４の自プ
ロセッサに対応するビットをコンテキスト退避完了を示
す値に変更した後、そのビットの値の監視を続け、値が
変化したら、コンテキスト読み込み要求があったものと
して従位側プロセッサ起動処理手段２０５を起動する。
従って、主位側プロセッサでは、従位側プロセッサ起動
手段２０６３においてコンテキストの復帰を要求する先
のプロセッサに対応する同期変数３４のビットの値を変
化させることで、コンテキスト読み込み要求を行うこと
になる。
【０１１９】前記実施の形態では、コンテキストの退避
を完了したことを同期変数３４を使って従位側プロセッ
サから主位側プロセッサに通知したが、従位側プロセッ
サの従位側コンテキスト退避完了通知手段２０４２から
例外管理装置２０１およびプロセッサ間割り込み通知装
置２９経由で、主位側プロセッサにプロセッサ間割り込
みを発行して、コンテキストの退避が完了したことを通
知する。
【０１２０】前記実施の形態では、従位側プロセッサ起
動完了通知手段２０５２において完了同期変数３５を使
ってコンテキストの読み込み完了を他プロセッサに通知
したが、プロセッサ間割り込み通知装置２９を用いて同
期処理を行う構成とする。その場合、コンテキスト読み
込みを要求した主位側プロセッサも含めた、スレッド集
合を起動する全てのプロセッサが、プロセッサ間割り込
み通知装置２９を用いて同期処理を行うことも可能であ
る。前記実施の形態では、排他調停手段２０２１におい
て排他制御変数３１を明示的に操作し、プロセッサ間割
り込み通知手段２０２５において例外転送装置２０１８
を明示的に操作し、従位側コンテキスト退避完了通知手
段２０４２および従位側コンテキスト退避完了待機手段
２０２９で同期変数３４を明示的に操作し、さらに、従
位側プロセッサ起動完了通知手段２０５２および従位側
プロセッサ起動完了待機手段２０６５で完了同期変数３
５を明示的に操作している。であるが、全てあるいはい
ずれかの、明示的な変数操作や装置操作の代わりに、プ
ロセッサの同期用命令によって装置を各手段からは暗黙
の内にプロセッサが操作をして、同期を行う構成とす
る。
【０１２１】前記実施の形態では、各スレッド集合に含
まれるスレッドの数を２としたが、一般的には２以上の
任意の整数値ｎにすることができる。その場合、ｎ台ず
つのプロセッサを同一グループとすれば良い。
【０１２２】
【発明の効果】以上説明したように本発明によれば、以
下のような効果が得られる。
【０１２３】一時には単一のプロセッサのみがカーネル
スケジューラ実行権限を取得可能となるよう排他調停を
行い、カーネルスケジューラ実行権限を取得したプロセ
ッサが、次に同時に実行すべき複数のスレッドを選択し
て自プロセッサを含む複数のプロセッサで同時に実行さ
せる制御を行うため、カーネルスケジューラの手順が完
了した時点で、複数のプロセッサで同時に所定のスレッ
ドの実行を開始させることができる。
【０１２４】複数のスレッドを１つの単位として管理で
き、同じ単位のスレッドは複数のプロセッサで同時に実
行を開始させることができる。その理由は、同時に実行
すべき複数のスレッドを１つのスレッド集合とし、スレ
ッド集合中の各スレッドのコンテキストを主記憶上のコ
ンテキスト退避領域にスレッド集合に１対１に対応して
設けたコンテキスト領域に格納し、スレッド集合単位で
のコンテキストスイッチを行うからである。
【０１２５】複数のプロセッサで同時に別個な例外処理
を実行していても、各プロセッサでスレッドの切り替え
処理を完全に同時に行うことができ、また、例外処理も
その後に実行することができる。その理由は、カーネル
スケジューラ実行権限の取得に失敗したプロセッサは、
カーネルスケジューラ実行権限を取得したプロセッサか
ら、プロセッサ間割り込みを受理できるよう準備をして
待機し、プロセッサ間割り込みを受理したならば待機中
であった例外の発生条件を例外受理前の状態に戻すこと
で、スレッド切り替え後に例外が再発生するよう設定す
るからである。
【図面の簡単な説明】
【図１】本発明を適用したマルチプロセッサシステムの
一実施の形態のブロック図である。
【図２】コンテキスト退避領域の構成例を示す図であ
る。
【図３】ディスパッチキューの内容例を示す図である。
【図４】例外管理装置の構成例を示すブロック図であ
る。
【図５】本発明の実施の形態の動作例を示す流れ図であ
る。
【図６】本発明の実施の形態の動作例を示す流れ図であ
る。
【図７】本発明の実施の形態の動作の具体例を示す図で
ある。
【図８】本発明の実施の形態においてプロセッサの各グ
ループ単位で同時にスレッド集合を実行している様子を
示すタイミングチャートである。
【図９】従来の技術の一構成例を示すブロック図であ
る。
【図１０】従来の技術の動作を説明するための流れ図で
ある。
【符号の説明】
１…入力装置 １１…第１の例外要因 １２…外部割り込み要求信号 ２１〜２ｎ…第１〜第ｎのプロセッサ ２０１…例外管理装置 ２０１１…例外認識装置 ２０１２…優先順位判定装置 ２０１３…非優先側例外保持装置 ２０１４…許可例外優先順位保持装置 ２０１５…起動対象判定装置 ２０１６…例外禁止状態保持装置 ２０２…例外処理手段 ２０２１…排他調停手段 ２０２２…プロセッサ間例外許可手段 ２０２３…劣位待機手段 ２０２４…コンテキスト退避手段 ２０２５…プロセッサ間割り込み通知手段 ２０１９…従位側コンテキスト退避完了待機手段 ２０３…劣位待機時プロセッサ間割り込み処理手段 ２０３１…例外状態巻戻し手段 ２０４…プロセッサ間割り込み処理手段 ２０４１…従位側コンテキスト退避手段 ２０４２…従位側コンテキスト退避完了通知手段 ２０５…従位側プロセッサ起動処理手段 ２０５１…従位側コンテキスト復帰手段 ２０５２…従位側プロセッサ起動完了通知手段 ２０６…カーネルスケジューラ手段 ２０６２…ディスパッチキュー操作手段 ２０６３…従位側プロセッサ起動手段 ２０６４…コンテキスト復帰手段 ２０６５…従位側プロセッサ起動完了待機手段 ２９…プロセッサ間割り込み通知装置 3 …主記憶 ３１…排他制御変数 ３２…コンテキスト退避領域 ３２１…第１のスレッド集合のコンテキスト領域 ３２１１…主位側コンテキスト退避領域 ３２１２…従位側コンテキスト退避領域 ３２２…第２のスレッド集合のコンテキスト領域 ３２２１…主位側コンテキスト退避領域 ３２２２…従位側コンテキスト退避領域 ３３…ディスパッチキュー ３３１…第１のスレッド集合を示す構造体 ３３２…第２のスレッド集合を示す構造体 ３４…同期変数 ３５…完了同期変数 ３６…退避先アドレス指定変数 ４…出力装置 Ｋ…記憶媒体

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 同時に実行すべき複数のスレッドを１つ
    のスレッド集合とし、スレッド集合中の各スレッドのコ
    ンテキストを主記憶上のコンテキスト退避領域にスレッ
    ド集合に１対１に対応して設けたコンテキスト領域に格
    納し、マルチプロセッサシステムを構成する複数のプロ
    セッサのうち一時には単一のプロセッサのみがカーネル
    スケジューラ実行権限を取得可能となるよう例外処理中
    に排他調停を行い、カーネルスケジューラ実行権限を取
    得したプロセッサが、次に実行すべきスレッド集合を選
    択して該スレッド集合中の複数のスレッドを自プロセッ
    サを含む複数のプロセッサで同時に実行させる制御を行
    うことを特徴とする、複数のプロセッサで同時にスレッ
    ドの実行を開始させる方法。
  2. 【請求項２】 前記排他調停の際、カーネルスケジュー
    ラ実行権限の取得に失敗したプロセッサは、カーネルス
    ケジューラ実行権限を取得したプロセッサから、プロセ
    ッサ間割り込みを受理できるよう準備をして待機し、プ
    ロセッサ間割り込みを受理したならば待機中であった例
    外の発生条件を例外受理前の状態に戻すことで、スレッ
    ド切り替え後に例外が再発生するよう設定することを特
    徴とする請求項１記載の、複数のプロセッサで同時にス
    レッドの実行を開始させる方法。
  3. 【請求項３】 スレッド集合中の複数のスレッドのコン
    テキストを、各プロセッサで読み込んだ後、同期手段を
    用いて、各プロセッサが同時にスレッドの実行を開始す
    るよう調停を行うことを特徴とする請求項２記載の、複
    数のプロセッサで同時にスレッドの実行を開始させる方
    法。
  4. 【請求項４】 マルチプロセッサシステムにおいて複数
    のプロセッサで同時にスレッドの実行を開始させる方法
    において、（ａ）一時には単一のプロセッサのみがカー
    ネルスケジューラ実行権限を取得可能となるよう各プロ
    セッサの例外処理中で排他調停を行うステップ、（ｂ）
    カーネルスケジューラ実行権限を取得したプロセッサ
    が、自プロセッサで実行中のスレッドのコンテキストを
    主記憶上のコンテキスト退避領域に退避すると共に、当
    該スレッドが属するスレッド集合中の他のスレッドの実
    行先プロセッサに対して主記憶上のコンテキスト退避領
    域内の場所を指定してコンテキスト退避要求にかかるプ
    ロセッサ間割り込みを発行するステップ、（ｃ）前記コ
    ンテキスト退避要求にかかるプロセッサ間割り込みを受
    信したプロセッサが、指定された主記憶上のコンテキス
    ト退避領域の場所に自プロセッサで実行中のスレッドの
    コンテキストを退避し、その完了を要求元プロセッサに
    通知するステップ、（ｄ）コンテキスト退避要求を出し
    たプロセッサが、要求先の全てのプロセッサにおけるコ
    ンテキスト退避の完了を確認後、次に実行すべきスレッ
    ド集合中の他プロセッサで実行すべきスレッドのコンテ
    キストを記憶している主記憶上のコンテキスト退避領域
    の場所を指定してそのスレッドの実行先プロセッサに対
    してコンテキスト読み込み要求を出すと共に、次に実行
    すべきスレッド集合中の自プロセッサで実行すべきスレ
    ッドのコンテキストを主記憶上のコンテキスト退避領域
    から読み込んでコンテキストの復帰を行うステップ、
    （ｅ）前記コンテキスト読み込み要求を受けたプロセッ
    サが、指定された主記憶上のコンテキスト退避領域の場
    所からスレッドのコンテキストを読み込んでコンテキス
    トの復帰を行い、その完了を当該スレッドが属するスレ
    ッド集合中のスレッドの全実行先プロセッサに通知する
    ステップ、（ｆ）前記スレッド集合中のスレッドを実行
    する全てのプロセッサにおけるコンテキストの復帰が完
    了した時点で、当該全てのプロセッサが同時にスレッド
    の実行を開始するステップ、とを含み、 複数のプロセッサで同時に実行すべき複数のスレッドを
    １つのスレッド集合として主記憶上のコンテキスト退避
    領域内のスレッド集合に１対１に対応するコンテキスト
    領域に格納することを特徴とする、複数のプロセッサで
    同時にスレッドの実行を開始させる方法。
  5. 【請求項５】 前記ステップａにおける排他調停でカー
    ネルスケジューラ実行権限の取得に失敗したプロセッサ
    は、カーネルスケジューラ実行権限を取得したプロセッ
    サから、プロセッサ間割り込みを受理できるよう準備を
    して待機し、プロセッサ間割り込みを受理したならば待
    機中であった例外の発生条件を例外受理前の状態に戻す
    ことで、スレッド切り替え後に例外が再発生するよう設
    定するステップを、更に含むことを特徴とする請求項４
    記載の、複数のプロセッサで同時にスレッドの実行を開
    始させる方法。
  6. 【請求項６】 同時に実行すべき複数のスレッドを１つ
    のスレッド集合とし、スレッド集合中の各スレッドのコ
    ンテキストを主記憶上のコンテキスト退避領域にスレッ
    ド集合に１対１に対応して設けたコンテキスト領域に格
    納する手段と、マルチプロセッサシステムを構成する複
    数のプロセッサのうち一時には単一のプロセッサのみが
    カーネルスケジューラ実行権限を取得可能となるよう例
    外処理中に排他調停を行う手段とを備え、カーネルスケ
    ジューラ実行権限を取得したプロセッサが、次に実行す
    べきスレッド集合を選択して該スレッド集合中の複数の
    スレッドを自プロセッサを含む複数のプロセッサで同時
    に実行させる制御を行うことを特徴とする、複数のプロ
    セッサで同時にスレッドの実行を開始させる装置。
  7. 【請求項7】 複数のプロセッサで同時に実行すべき複
    数のスレッドを１つのスレッド集合として主記憶上のコ
    ンテキスト退避領域内のスレッド集合に１対１に対応す
    るコンテキスト領域に格納するようにしたマルチプロセ
    ッサシステムにおける各プロセッサに、（ａ）一時には
    単一のプロセッサのみがカーネルスケジューラ実行権限
    を取得可能となるよう各プロセッサの例外処理中で排他
    調停を行うステップ、（ｂ）カーネルスケジューラ実行
    権限を取得したプロセッサが、自プロセッサで実行中の
    スレッドのコンテキストを主記憶上のコンテキスト退避
    領域に退避すると共に、当該スレッドが属するスレッド
    集合中の他のスレッドの実行先プロセッサに対して主記
    憶上のコンテキスト退避領域内の場所を指定してコンテ
    キスト退避要求にかかるプロセッサ間割り込みを発行す
    るステップ、（ｃ）前記コンテキスト退避要求にかかる
    プロセッサ間割り込みを受信したプロセッサが、指定さ
    れた主記憶上のコンテキスト退避領域の場所に自プロセ
    ッサで実行中のスレッドのコンテキストを退避し、その
    完了を要求元プロセッサに通知するステップ、（ｄ）コ
    ンテキスト退避要求を出したプロセッサが、要求先の全
    てのプロセッサにおけるコンテキスト退避の完了を確認
    後、次に実行すべきスレッド集合中の他プロセッサで実
    行すべきスレッドのコンテキストを記憶している主記憶
    上のコンテキスト退避領域の場所を指定してそのスレッ
    ドの実行先プロセッサに対してコンテキスト読み込み要
    求を出すと共に、次に実行すべきスレッド集合中の自プ
    ロセッサで実行すべきスレッドのコンテキストを主記憶
    上のコンテキスト退避領域から読み込んでコンテキスト
    の復帰を行うステップ、（ｅ）前記コンテキスト読み込
    み要求を受けたプロセッサが、指定された主記憶上のコ
    ンテキスト退避領域の場所からスレッドのコンテキスト
    を読み込んでコンテキストの復帰を行い、その完了を当
    該スレッドが属するスレッド集合中のスレッドの全実行
    先プロセッサに通知するステップ、（ｆ）前記スレッド
    集合中のスレッドを実行する全てのプロセッサにおける
    コンテキストの復帰が完了した時点で、当該全てのプロ
    セッサが同時にスレッドの実行を開始するステップ、を
    実行させるプログラムを記録したコンピュータ可読記録
    媒体。
JP14288199A 1999-05-24 1999-05-24 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体 Expired - Fee Related JP3557947B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14288199A JP3557947B2 (ja) 1999-05-24 1999-05-24 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体
US09/573,008 US6675191B1 (en) 1999-05-24 2000-05-18 Method of starting execution of threads simultaneously at a plurality of processors and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14288199A JP3557947B2 (ja) 1999-05-24 1999-05-24 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体

Publications (2)

Publication Number Publication Date
JP2000330807A true JP2000330807A (ja) 2000-11-30
JP3557947B2 JP3557947B2 (ja) 2004-08-25

Family

ID=15325775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14288199A Expired - Fee Related JP3557947B2 (ja) 1999-05-24 1999-05-24 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体

Country Status (2)

Country Link
US (1) US6675191B1 (ja)
JP (1) JP3557947B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006155480A (ja) * 2004-12-01 2006-06-15 Sony Computer Entertainment Inc スケジューリング方法、スケジューリング装置およびマルチプロセッサシステム
KR100608220B1 (ko) 2003-06-27 2006-08-08 가부시끼가이샤 도시바 정보처리시스템 및 메모리 관리방법과 이 방법을 실행하기 위한 프로그램을 기록한 기록매체
KR100623217B1 (ko) 2003-06-27 2006-09-18 가부시끼가이샤 도시바 스케줄링 방법과 이 방법을 실행하기 위한 프로그램을 기록한 기록매체 및 실시간 처리시스템
CN101382911A (zh) * 2007-09-03 2009-03-11 松下电器产业株式会社 程序控制装置
US8117425B2 (en) 2007-04-18 2012-02-14 Nec Corporation Multithread processor and method of synchronization operations among threads to be used in same
US8661440B2 (en) 2007-06-26 2014-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing related tasks on multi-core processor
JP2014191468A (ja) * 2013-03-26 2014-10-06 Hitachi Ltd プロセスの待ち行列を共有する複数のプロセッサを有する計算機、及び、プロセスディスパッチ処理方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001046804A1 (en) * 1999-08-16 2001-06-28 Z-Force Corporation System of reusable software parts for implementing concurrency and hardware access, and methods of use
JP2001256062A (ja) * 2000-03-09 2001-09-21 Omron Corp 割込処理方法およびその方法を用いた演算処理装置
JP3975703B2 (ja) * 2001-08-16 2007-09-12 日本電気株式会社 情報処理システムにおける優先実行制御方法及びその装置並びにプログラム
JP4658606B2 (ja) * 2002-10-04 2011-03-23 スターレント・ネットワークス・エルエルシー Ｉｐネットワーク接続のための資源管理
US8194660B2 (en) * 2004-09-09 2012-06-05 Amx Llc System, method, and computer-readable medium for dynamic device discovery for servers binding to multiple masters
US20060075404A1 (en) * 2004-10-06 2006-04-06 Daniela Rosu Method and system for scheduling user-level I/O threads
US7793293B2 (en) * 2004-11-01 2010-09-07 Hewlett-Packard Development Company, L.P. Per processor set scheduling
JP3914230B2 (ja) * 2004-11-04 2007-05-16 株式会社東芝 プロセッサシステム及びその制御方法
US20060123423A1 (en) * 2004-12-07 2006-06-08 International Business Machines Corporation Borrowing threads as a form of load balancing in a multiprocessor data processing system
US7430643B2 (en) * 2004-12-30 2008-09-30 Sun Microsystems, Inc. Multiple contexts for efficient use of translation lookaside buffer
US7877629B2 (en) * 2005-06-01 2011-01-25 Sanmina-Sci Facilitating handling of exceptions in a program implementing a M-on-N threading model
US8028295B2 (en) 2005-09-30 2011-09-27 Intel Corporation Apparatus, system, and method for persistent user-level thread
US8595747B2 (en) * 2005-12-29 2013-11-26 Sony Computer Entertainment Inc. Efficient task scheduling by assigning fixed registers to scheduler
JP4557949B2 (ja) * 2006-04-10 2010-10-06 富士通株式会社 資源ブローカリングプログラム、該プログラムを記録した記録媒体、資源ブローカリング装置、および資源ブローカリング方法
US8156493B2 (en) * 2006-04-12 2012-04-10 The Mathworks, Inc. Exception handling in a concurrent computing process
JPWO2008155849A1 (ja) * 2007-06-20 2010-08-26 富士通株式会社 演算処理装置、ｔｌｂ制御方法、ｔｌｂ制御プログラムおよび情報処理装置
US8352711B2 (en) * 2008-01-22 2013-01-08 Microsoft Corporation Coordinating chores in a multiprocessing environment using a compiler generated exception table
US8725992B2 (en) 2008-02-01 2014-05-13 International Business Machines Corporation Programming language exposing idiom calls to a programming idiom accelerator
US8171476B2 (en) * 2008-02-01 2012-05-01 International Business Machines Corporation Wake-and-go mechanism with prioritization of threads
US8880853B2 (en) * 2008-02-01 2014-11-04 International Business Machines Corporation CAM-based wake-and-go snooping engine for waking a thread put to sleep for spinning on a target address lock
US8516484B2 (en) * 2008-02-01 2013-08-20 International Business Machines Corporation Wake-and-go mechanism for a data processing system
US8612977B2 (en) 2008-02-01 2013-12-17 International Business Machines Corporation Wake-and-go mechanism with software save of thread state
US8250396B2 (en) 2008-02-01 2012-08-21 International Business Machines Corporation Hardware wake-and-go mechanism for a data processing system
US8127080B2 (en) * 2008-02-01 2012-02-28 International Business Machines Corporation Wake-and-go mechanism with system address bus transaction master
US8225120B2 (en) * 2008-02-01 2012-07-17 International Business Machines Corporation Wake-and-go mechanism with data exclusivity
US8386822B2 (en) * 2008-02-01 2013-02-26 International Business Machines Corporation Wake-and-go mechanism with data monitoring
US7865705B2 (en) * 2008-02-01 2011-01-04 International Business Machines Corporation Branch target address cache including address type tag bit
US8341635B2 (en) 2008-02-01 2012-12-25 International Business Machines Corporation Hardware wake-and-go mechanism with look-ahead polling
US8788795B2 (en) * 2008-02-01 2014-07-22 International Business Machines Corporation Programming idiom accelerator to examine pre-fetched instruction streams for multiple processors
US8640141B2 (en) * 2008-02-01 2014-01-28 International Business Machines Corporation Wake-and-go mechanism with hardware private array
US8316218B2 (en) * 2008-02-01 2012-11-20 International Business Machines Corporation Look-ahead wake-and-go engine with speculative execution
US8145849B2 (en) * 2008-02-01 2012-03-27 International Business Machines Corporation Wake-and-go mechanism with system bus response
US8312458B2 (en) * 2008-02-01 2012-11-13 International Business Machines Corporation Central repository for wake-and-go mechanism
US8732683B2 (en) * 2008-02-01 2014-05-20 International Business Machines Corporation Compiler providing idiom to idiom accelerator
US8452947B2 (en) * 2008-02-01 2013-05-28 International Business Machines Corporation Hardware wake-and-go mechanism and content addressable memory with instruction pre-fetch look-ahead to detect programming idioms
US8386753B2 (en) * 2009-04-14 2013-02-26 International Business Machines Corporation Completion arbitration for more than two threads based on resource limitations
US8886919B2 (en) * 2009-04-16 2014-11-11 International Business Machines Corporation Remote update programming idiom accelerator with allocated processor resources
US8082315B2 (en) 2009-04-16 2011-12-20 International Business Machines Corporation Programming idiom accelerator for remote update
US8145723B2 (en) * 2009-04-16 2012-03-27 International Business Machines Corporation Complex remote update programming idiom accelerator
US8230201B2 (en) * 2009-04-16 2012-07-24 International Business Machines Corporation Migrating sleeping and waking threads between wake-and-go mechanisms in a multiple processor data processing system
KR101636377B1 (ko) * 2009-10-23 2016-07-06 삼성전자주식회사 재구성 프로세서, 재구성 제어 장치 및 방법, 그리고, 스레드 모델링 방법
US9979589B2 (en) 2009-12-10 2018-05-22 Royal Bank Of Canada Coordinated processing of data by networked computing resources
CA3109739A1 (en) 2009-12-10 2011-01-11 Royal Bank Of Canada Synchronized processing of data by networked computing resources
US9940670B2 (en) 2009-12-10 2018-04-10 Royal Bank Of Canada Synchronized processing of data by networked computing resources
US9959572B2 (en) 2009-12-10 2018-05-01 Royal Bank Of Canada Coordinated processing of data by networked computing resources
US10057333B2 (en) 2009-12-10 2018-08-21 Royal Bank Of Canada Coordinated processing of data by networked computing resources
US8397958B2 (en) 2010-08-05 2013-03-19 Ds Smith Plastics Limited Closure valve assembly for a container
US9298504B1 (en) * 2012-06-11 2016-03-29 Amazon Technologies, Inc. Systems, devices, and techniques for preempting and reassigning tasks within a multiprocessor system
US9619386B2 (en) 2015-01-29 2017-04-11 Kabushiki Kaisha Toshiba Synchronization variable monitoring device, processor, and semiconductor apparatus
DE102016200777A1 (de) * 2016-01-21 2017-07-27 Robert Bosch Gmbh Verfahren und Vorrichtung zum Überwachen und Kontrollieren quasi-paralleler Ausführungsstränge in einem ereignisorientierten Betriebssystem
CN115543343B (zh) * 2022-11-28 2023-04-07 北京大学 变量跨线程操作方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179702A (en) * 1989-12-29 1993-01-12 Supercomputer Systems Limited Partnership System and method for controlling a highly parallel multiprocessor using an anarchy based scheduler for parallel execution thread scheduling
US5339415A (en) * 1990-06-11 1994-08-16 Cray Research, Inc. Dual level scheduling of processes to multiple parallel regions of a multi-threaded program on a tightly coupled multiprocessor computer system
US5515538A (en) * 1992-05-29 1996-05-07 Sun Microsystems, Inc. Apparatus and method for interrupt handling in a multi-threaded operating system kernel
US6035321A (en) * 1994-06-29 2000-03-07 Acis, Inc. Method for enforcing a hierarchical invocation structure in real time asynchronous software applications
US5481719A (en) * 1994-09-09 1996-01-02 International Business Machines Corporation Exception handling method and apparatus for a microkernel data processing system
JPH09319653A (ja) 1996-05-31 1997-12-12 Canon Inc 情報処理装置、情報処理システム及びその制御方法
US6513057B1 (en) * 1996-10-28 2003-01-28 Unisys Corporation Heterogeneous symmetric multi-processing system
US6269391B1 (en) * 1997-02-24 2001-07-31 Novell, Inc. Multi-processor scheduling kernel

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608220B1 (ko) 2003-06-27 2006-08-08 가부시끼가이샤 도시바 정보처리시스템 및 메모리 관리방법과 이 방법을 실행하기 위한 프로그램을 기록한 기록매체
KR100623217B1 (ko) 2003-06-27 2006-09-18 가부시끼가이샤 도시바 스케줄링 방법과 이 방법을 실행하기 위한 프로그램을 기록한 기록매체 및 실시간 처리시스템
JP2006155480A (ja) * 2004-12-01 2006-06-15 Sony Computer Entertainment Inc スケジューリング方法、スケジューリング装置およびマルチプロセッサシステム
JP4606142B2 (ja) * 2004-12-01 2011-01-05 株式会社ソニー・コンピュータエンタテインメント スケジューリング方法、スケジューリング装置およびマルチプロセッサシステム
US7913257B2 (en) 2004-12-01 2011-03-22 Sony Computer Entertainment Inc. Scheduling method, scheduling apparatus and multiprocessor system
US8166482B2 (en) 2004-12-01 2012-04-24 Sony Computer Entertainment Inc. Scheduling method, scheduling apparatus and multiprocessor system
US8117425B2 (en) 2007-04-18 2012-02-14 Nec Corporation Multithread processor and method of synchronization operations among threads to be used in same
US8661440B2 (en) 2007-06-26 2014-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing related tasks on multi-core processor
CN101382911A (zh) * 2007-09-03 2009-03-11 松下电器产业株式会社 程序控制装置
JP2009059310A (ja) * 2007-09-03 2009-03-19 Panasonic Corp プログラム制御装置
US8413163B2 (en) 2007-09-03 2013-04-02 Panasonic Corporation Program control device including per-timeslot switching of thread execution
JP2014191468A (ja) * 2013-03-26 2014-10-06 Hitachi Ltd プロセスの待ち行列を共有する複数のプロセッサを有する計算機、及び、プロセスディスパッチ処理方法

Also Published As

Publication number Publication date
US6675191B1 (en) 2004-01-06
JP3557947B2 (ja) 2004-08-25

Similar Documents

Publication Publication Date Title
JP3557947B2 (ja) 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体
US6715016B1 (en) Multiple operating system control method
KR100759280B1 (ko) 복수의 오퍼레이팅 시스템을 실행하는 계산기
JPH09128252A (ja) 優先度付きタスク実行制御方法及びデータ処理装置
JPH0533410B2 (ja)
KR101150661B1 (ko) 정보 처리 장치 및 메모리 영역 관리 방법
GB2381336A (en) Object-orientated heterogeneous multiprocessor platform
US11392407B2 (en) Semiconductor device
JP2001306341A (ja) コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
JP3644042B2 (ja) マルチタスク処理装置
JPWO2008114415A1 (ja) マルチプロセッシングシステム
JPH08297581A (ja) リアルタイム・オペレーティングシステムにおける割り込み管理方式
JPH05108380A (ja) データ処理システム
JP2010026575A (ja) スケジューリング方法およびスケジューリング装置並びにマルチプロセッサシステム
JPH0895803A (ja) タスクスケジュール方法
JPH0644234B2 (ja) タスク管理装置
JP2023091314A (ja) 半導体装置、半導体装置の制御方法及びプログラム
JPH01206446A (ja) 共通バス制御方式
JP2973480B2 (ja) 通信レジスタ多重化方式
JPH0981526A (ja) マルチプロセッサシステム
JP2932547B2 (ja) 通信レジスタ仮想化方式
JPH02129724A (ja) プログラム実行方式
JPH03182945A (ja) 主記憶内データ転送方式
JPH0381856A (ja) データ転送制御方式
JPS6248871B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040510

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees