JP2000324396A - 固体撮像素子およびその駆動方法 - Google Patents
固体撮像素子およびその駆動方法Info
- Publication number
- JP2000324396A JP2000324396A JP11125910A JP12591099A JP2000324396A JP 2000324396 A JP2000324396 A JP 2000324396A JP 11125910 A JP11125910 A JP 11125910A JP 12591099 A JP12591099 A JP 12591099A JP 2000324396 A JP2000324396 A JP 2000324396A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- gate
- imaging device
- solid
- barrier gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
した画素構造を有する固体撮像素子およびその駆動方法
において、ダイナミックレンジを拡大することができる
ようにした固体撮像素子およびその駆動方法を提供す
る。 【解決手段】本発明の一態様によると、直列に制御容量
が接続された第1のMOSダイオードより成る受光部
と、上記受光部に隣接した第2のMOSダイオードより
成るバリアゲート部と、ドレインが上記バリアゲート部
に隣接しゲートが上記受光部と短絡されソースが出力線
に接続されたMOSトランジスタとを有する画素構造を
半導体基板上に複数形成して成る固体撮像素子を駆動す
る方法であり、上記バリアゲート部の電位を、受光積分
時とリセット時で、異なる値とすることを特徴とする固
体撮像素子駆動方法が提供される。
Description
り、特に、リセット雑音を発生させないようにした画素
構造を有する固体撮像素子およびその駆動方法に関す
る。
構造、およびポテンシャルを有した固体撮像素子とし
て、文献IEEE Transactions on
Electron Devices,vol.42,n
o.9,pp.1693−1694,Septembe
r 1995に開示されているSimple Floa
ting Gate(以下、SFGと記す) Pixe
lと呼ばれるものが知られている。
(基板電位に固定)、2はn+ ドレイン、3はゲート、
4はn+ ソース、5は結合容量(C0 )、6はフォトゲ
ート(PG)、7はバリアゲート(BG)、8はドレイ
ン電圧(VDD)、9はバリアゲートバイアス電圧
(VBG)、10は行選択線、11は垂直信号線、12は
SFG画素である。
成するようにしてしてもよい。
号電荷積分期間中、行選択線10は積分電圧VINT にバ
イアスされる。
構成するフォトゲート(PG)6下には、電位井戸が形
成され、そこに信号電荷(電子)が蓄積される。
間はDCバイアスされたバリアゲート(BG)7により
分離される。
G)6の間の浮遊ノ一ド(フローティングゲートFG)
電位が増幅用MOSFETのゲート3に印加される。
中、不要な電力消費を避けるため、増幅用MOSFET
がオンしないようにバイアスされることが望ましい。
信号読み出し期間に、行選択線10は積分電圧VRDにバ
イアスされる。
スタ13(図16、図18参照)に接続され、画素内の
増幅用トランジスタとでソースフォロワを構成する。
フローティングゲート電位に応じた電位となる。
出し期間、選択された行以外の画素内増幅トランジスタ
のゲート(…3i,3i−1,3i+1,3i+2…)
にもそれぞれの画素の蓄積電荷量に応じた電位(…V
i,Vi−1,Vi+1,Vi+2…)がかかってい
る。
ゲート−ソース電圧の二乗に比例するため、選択された
行の画素内増幅トランジスタのゲート電位が同一列上の
画素内増幅トランジスタのゲート電位の中で最も高くな
るようにすれば、出力電圧は、選択行にあるMOSFE
Tからの寄与がドミナントになる。
を印加することにより、選択された行の画素内増幅トラ
ンジスタのゲート電位が同一列上画素増幅トランジスタ
のグート電位の中で最も高くなるようにし、選択された
行の画素信号が得られるようしている。
電荷リセット期間には、行選択線10は積分電圧VRSに
バイアスされ、フォトゲート(PG)6下に蓄積されて
いた信号電荷はバリアゲート(BG)7を介してドレイ
ン2に排出される。
ることができるので、リセットノイズは発生しない。
イメージセンサの動作に必要なパルスタイミングを示し
ている。
期間H−BLに、画素内のMOSFETの閾値電圧のば
らつきによつて生じる固定パターン雑音(FPN)をオ
ンチップで抑圧する動作を行う。
て、IEEE Journal of S0lid−S
tate Circuits,vol.31,no.1
2,pp.2046−2050に開示されているイメー
ジセンサのブロック図を示している。
回路VSCから出力される垂直選択パルスはレベルミッ
クス回路LMCにて、図17に示した3値(VINT ,V
RD,VRS)の行選択信号を発生させる。
まず、行選択線にVRDを印加し、パルスφSSHS をHと
して、容量CS にオフセット電圧分を含んだ信号レベル
をサンプルホールドする。
セットする。
し、パルスφSHR をHとして、容量C R にオフセットレ
ベルをサンプルホールドする。
SCから水平選択パルスを順次発生させ容量CS ,CR
に保持された電荷を同時に読み出して、図示しない差動
回路により信号成分だけを取り出すようにする。
に構成されるイメージセンサの各画素12毎にばらつく
オフセット成分を除去することができる。
うなリセット雑音を発生させないようにした画素構造を
有する固体撮像素子は、その画素構造が比較的簡単であ
るため、画素の微細化に適している。
体撮像素子は、非破壊読み出し可能、ブルーミングに強
いといつた特徴に加え、信号電荷のリセット動作を完全
転送モードで行うため、リセットノイズが発生しないと
いう大きな特徴がある。
有する固体撮像素子は、その構成上、電荷一電圧変換効
率Sと飽和信号電荷数Nsatとが互いにトレード−オ
フの関係にある。
れぞれフォトゲート容量、空乏層容量、結合容量、ゲー
ト容量、α=Cdep /CPG、β=C0 /CPG、γ=Cg
/C PGとすると共に、ζ,ξそれぞれ変調度としたと
き、電荷一電圧変換効率Sおよび飽和信号電荷数Nsa
tは、それぞれ以下の式で表せる。
素構造を有する固体撮像素子は、画素サイズが縮小さ
れ、CPGが小さくなると、感度Sは増大するが、飽和信
号電荷数が取れずダイナミックレンジが低下するという
問題がある。
上の非選択画素の出力が選択画素出力に影響しないよう
にするため、積分電圧VINT 、読み出し電圧VRD、バリ
アゲート電圧VBGの設定に制限が加わり、その結果、ダ
イナミックレンジを減少させてしまうことである。
1には読み出し電圧VRDが印加されるが、非選択行の増
幅トランジスタも完全にOFFしているわけではない。
ト−ソース電圧の二乗に比例するため、同一列共通に負
荷トランジスタ13が接続された回路の出力電圧に対し
て、選択行にあるMOSFETからの寄与がドミナント
になるのである。
寄与がドミナントになるように、つまり、選択画素のゲ
ート−ソース電圧が同一列上にある他のMOSFETの
ゲートーソース電圧よりも十分に大きくなるように、バ
イアス値を設定しなければならない。
ので、リセット雑音を発生させないようにした画素構造
を有する固体撮像素子およびその駆動方法において、上
述したような従来の技術による問題を除去すると共に、
ダイナミックレンジを拡大することができるようにした
固体撮像素子およびその駆動方法を提供することを目的
とする。
題を解決するために、(1) 直列に制御容量が接続さ
れた第1のMOSダイオードより成る受光部と、上記受
光部に隣接した第2のMOSダイオードより成るバリア
ゲート部と、ドレインが上記バリアゲート部に隣接し、
ゲートが上記受光部と短絡され、ソースが出力線に接続
されたMOSトランジスタとを有する画素構造を半導体
基板上に複数形成して成る固体撮像素子を駆動する方法
であり、上記バリアゲート部の電位を、受光積分時とリ
セット時で、異なる値とすることを特徴とする固体撮像
素子駆動方法が提供される。
るために、(2) 複数の画素を半導体基板上に形成し
て成る固体撮像素子であり、上記画素の構造は、第1の
MOSダイオードより成る受光部と、上記受光部に隣接
し、直列に制御容量が接続された第2のMOSダイオー
ドより成る電荷電圧変換部と、上記電荷電圧変換部に隣
接した第3のMOSダイオードより成るバリアゲート部
と、ドレインが上記バリアゲート部に隣接し、ゲートが
上記電荷電圧変換部と短絡され、ソースが出力線に接続
されたMOSトランジスタ部とを有し、上記電荷電圧変
換部、上記バリアゲート部、上記MOSトランジスタ部
は遮光されていることを特徴とする固体撮像素子が提供
される。
るために、(3) 複数の画素を半導体基板上に形成し
て成る固体撮像素子であり、上記画素の構造は、第1の
MOSダイオードより成る受光部と、上記受光部に隣接
した第2のMOSダイオードより成るトランスファーゲ
ート部と、上記トランスファーゲート部に隣接し、直列
に制御容量が接続された第3のMOSダイオードより成
る電荷電圧変換部と、上記電荷電圧変換部に隣接した第
4のMOSダイオードより成るバリアゲート部と、ドレ
インが上記バリアゲート部に隣接し、ゲートが上記電荷
電圧変換部と短絡され、ソ一スが出力線に接続されたM
OSトランジスタ部とを有し、上記トランスファーゲー
ト部、上記電荷電圧変換部、上記バリアゲート部、上記
MOSトランジスタ部は遮光されていることを特徴とす
る固体撮像素子が提供される。
の形態について説明する。
り改良されたSFG画素の第1の実施の形態を示す。
成される部分については同一符号を付すものとする。
御容量(C0 )5が接続された第1のMOSダイオード
より成る受光部101と、上記受光部101に隣接した
第2のMOSダイオードより成るバリアゲート部102
(7)と、ドレイン2が上記バリアゲート部102に隣
接し、ゲート3が上記受光部101と短絡され、ソース
4が出力線11に接続されたMOSトランジスタ103
とを有するSFG画素構造12Aを半導体基板1上に複
数形成して成る固体撮像素子を駆動する方法であり、上
記バリアゲート部102(7)の電位を、受光積分時と
リセット時で、異なる値とすることを特徴とする固体撮
像素子駆動方法が提供される。
電荷量を増大させるために、バリアゲート部102に直
流バイアスを印加するのでなく、積分、読み出し、リセ
ットの各状態に応じたパルスφBG(23)によってバイ
アス値を変化させる。
するのに必要最低限のポテンシャル井戸を形成し、フォ
トゲート(PG)6下のポテンシャル井戸とのポテンシ
ャル差をなるべく大きくとるようにする。
を形成し、フォトゲート(PG)6下に蓄積された信号
電荷がドレイン2により効率よく排出されるようにす
る。
トの各状態に応じたパルスφBG(ライン23)によって
バイアス値を変化させるようにすると、効果は上述した
式より明らかであるように、飽和電荷量を増大させるこ
とにより、ダイナミックレンジが低下するという従来の
技術による問題を除去してダイナミックレンジを拡大す
ることができる。
態では、上述した第1の実施の形態において、行の選択
性を向上させるため、画素内のMOSFET103の閾
値電圧を大きくする。
Simple Floating Gate Pix
el) SFG画素においては、上述したように、電荷
一電圧変換効率Sと飽和信号電荷数Nsatはトレード
−オフの関係がある。
と、電荷一電圧変換効率Sは大きくなるが、飽和信号電
荷数Nsatは小さくることにより、ダイナミックレン
ジが低下する。
上述したようなトレード−オフの関係を避けるため、S
FG画素において光電変換領域・電荷蓄積領域と電荷一
電圧変換領域を分離するようにした改良SFG画素構造
を有する固体撮像素子が提供される。
良されたSFG画素構造を有する固体撮像素子を示して
いる。
と同様に構成される部分については同一符号を付すもの
とする。
素構造を半導体基板上に形成して成る固体撮像素子であ
り、上記画素構造は、第1のMOSダイオードより成る
受光部と、上記受光部に隣接し、直列に制御容量
(C0 )5が接続された第2のMOSダイオードより成
る電荷電圧変換部104と、上記電荷電圧変換部に隣接
した第3のMOSダイオードより成るバリアゲート部1
02(7)と、ドレイン2が上記バリアゲート部102
に隣接し、ゲート3が上記電荷電圧変換部104と短絡
され、ソース4が出力線11に接続されたMOSトラン
ジスタ部103とを有し、上記電荷電圧変換部104、
上記バリアゲート部102、上記MOSトランジスタ部
103とが遮光状態になされていることを特徴とする固
体撮像素子が提供される。
できる限り大きくし、電荷一電圧変換領域の容量を小さ
く設計するものとする。
する固体撮像素子に対しては、後述するような幾つかの
駆動方法が考えられる。
バイアスして暗電流を低減する)図3は、この第4の実
施の形態によるフォトゲート(PG)6をアキュミュレ
ーション状態にDCバイアスして暗電流を低減する駆動
方法1に対するポテンシャル図を示している。
負にバイアスされ、フォトゲート(PG)6下のSi界
面は正孔が蓄積された状態になり、界面での暗電荷の発
生はない。
コントロールゲート(CG)ライン(φCG)10はV
INT にバイアスされ、フォトゲート(PG)6下で光電
変換された信号電荷は面積の小さいフローティングゲー
ト(FG)下に流れ込み、蓄積されるようになる。
し時には、コントロールゲートライン(φCG)10はV
RDにバイアスされ、MOSFET103をONさせ、こ
のときのフローティングゲート(FG)の電位に応じた
出力電圧が垂直信号線11に現われる。
ト時には、コントロールゲートラインφCG10はVRSに
バイアスされ、フローティングゲート(FG)下に蓄積
された信号電荷はバリアゲート(BG)7を通ってドレ
イン2に排出される。
サの動作に必要なパルスタイミングは、前述した図17
と同じなので省略する。
次に述べる駆動方法2をとった場合に比べて小さくなる
が、暗電流の多生は抑圧されるので、低照度物体の高感
度撮像に向いている。
換特性にニー特性を持たせると共に、ダイナミックレン
ジを拡大する)図4は、この第5の実施の形態による駆
動方法2に対するポテンシャル図を示している。
フォトゲート(PG)6は積分電圧VPG, INT に、CG
ラインφCG10も積分電圧VCG, INT にバイアスされ
る。
た信号電荷(電子)はフローティングゲート(FG)下
に流れ込み、蓄積される。
シャル井戸が満杯になると信号電荷はフォトゲート(P
G)6下のポテンシャル井戸にも蓄積されようになる。
ンシャル井戸が満杯になると信号電荷はバリアゲート
(BG)7を通してドレイン2に排出される。
し時には、コントロールゲートライン(φCG)10はV
CG, RDにバイアスされ、MOSFET103をONさ
せ、このときのフローティングゲート(FG)の電位に
応じた出力電圧が垂直信号線11に現われる。
ト時には、コントロールゲートラインφCG10はVCG,
RSにバイアスされ、フローティングゲート(FG)下に
蓄積された信号電荷はバリアゲート(BG)7を通って
ドレイン2に排出される。
井戸が満杯になるまでの光量に対する電荷一電圧変換容
量は、フローティングゲート(FG)下のポテンシャル
井戸が満杯になるまでの光量に対する電荷一電圧変換容
量よりも大きくなる。
性を示している。
ンサ動作に必要なパルスタイミングを示している。
SFET103の閾値電圧のばらつきによつて生じる固
定パターン雑音(FPN)をオンチップで抑圧する動作
を仮定している。
されるので省略する。
性を向上させる)第6の実施の形態による駆動方法3で
は、フォトゲート(PG)6,コントロールゲート(C
G)ライン10ともパルス駆動して、行選択性を向上さ
せる。
ャルを示している。
フォトゲート(PG)6は積分電圧VPG,INTに、コント
ロールゲート(CG)10はリセット電圧VCG,RS にバ
イアスされる。
変換された信号電荷(電子)は、フォトゲート(PG)
6下のポテンシャル井戸に蓄積される。
から溢れ出たた電子はバリアゲート(BG)7を通して
ドレインに排出される(オーバーフロー動作)。
し時には、コントロールゲート(CG)10をVCG,RD
にバイアスし、やや遅れてフォトゲート(PG)6を接
地(GND)に落とすと、フォトゲート(PG)6下に
蓄積された信号電荷はFG下に転送されると共に、MO
SFET103はONし、このときのフローティングゲ
ート(FG)の電位に応じた出力電圧が垂直信号線11
に現われる。
行のコントロールゲート(CG)ライン10はリセット
電圧VCG,RS にバイアスされているので、非選択行上の
画素12B内にあるMOSFET103はOFFしてい
る。
で問題となっていた行選択に関わる欠点は除去される。
メージセンサ動作に必要なパルスタイミングを示してい
る。
SFET103の閾値電圧ばらつきによって生じる固定
パターン雑音(FPN)をオンチップで抑圧する動作を
仮定している。
されるので省略する。
の形態による改良されたSFG画素構造を有する固体撮
像素子を示している。
1、図2と同様に構成される部分については同一符号を
付すものとする。
素を半導体基板上に形成して成る固体撮像素子であり、
上記画素の構造は、第1のMOSダイオードより成る受
光部101と、上記受光部101に隣接した第2のMO
Sダイオードより成るトランスファーゲート部105
と、上記トランスファーゲート部105に隣接し、直列
に制御容量(C0 )5が接続された第3のMOSダイオ
ードより成る電荷電圧変換部104と、上記電荷電圧変
換部104に隣接した第4のMOSダイオードより成る
バリアゲート部102(7)と、ドレインが上記バリア
ゲート部7に隣接し、ゲートが上記電荷電圧変換部と短
絡され、ソ一スが出力線に接続されたMOSトランジス
タ部103とを有し、上記トランスファーゲート部10
4、上記電荷電圧変換部104、上記バリアゲート部1
02、上記MOSトランジスタ部103は遮光されてい
ることを特徴とする固体撮像素子12Cが提供される。
構造は、前述した第3の実施の形態による改良されたS
FG画素構造の画素にさらにもう一つの電荷転送ゲート
(トランスファーゲート)105を加え、画素12C内
に2つの電荷蓄積領域を持たせたものである。
体撮像素子12Cの通常動作時のポテンシャル図を示し
ている。
は、フォトゲート(PG)6下にポテンシャル井戸を形
成し、信号電荷を蓄積する。
ングゲート(FG)下はブルーミングを抑圧するのに必
要最低限のレベルに空乏化させる。
の積分期間後、フォトゲート(PG)6のバイアスを落
とし、ポテンシャル井戸を浅くし、また、トランスファ
ーゲート105をオンさせてフォトゲート(PG)6下
に蓄積された信号電荷をフローティングゲート(FG)
下に転送する。
出し時には、トランスファーゲート105をオフし、行
選択線10をVCG,RD にバイアスして選択行上にある画
素の信号レベルを読み出す。
ット時には、行選択線10をVCG,R S にバイアスしてフ
ローティングゲート(FG)下に蓄積された信号電荷を
ドレイン2に排出する。
6下、フローティングゲート(FG)下のポテンシャル
井戸に通常の積分時間および短積分時間に対応した電荷
を蓄積し、本発明の出願人と同一出願人による特願平1
0−279314号に開示された構成による増幅型固体
撮像素子を用いた撮像装置で、それらを同時に読み出し
て信号処理することにより、イメージセンサとしてのダ
イナミックレンジを拡大することができる。
号に開示した構成による増幅型固体撮像素子を用いた撮
像装置は、光電変換部と、該光電変換部で生成された信
号電荷を蓄積する第1の蓄積部と、該第1の蓄積部から
転送された信号電荷を蓄積する遮光された第2の蓄積部
と、第1の蓄積部から第2の蓄積部へ信号電荷を転送す
る転送部と、第1及び第2の蓄積部を初期化する初期化
手段と、第2の蓄積部の信号電荷を増幅して読み出す信
号読み出し部とからなる画素を複数個配列してなる画素
アレイと、前記画素の第1及び第2の蓄積部の初期化を
解除してから第1の所定時)間後に転送部を動作させて
第1の蓄積部の信号電荷を第2の蓄積部へ転送させ、前
記初期化解除から第1の所定時開より長い第2の所定時
間後に読み出し部により第2の蓄積部の第1の信号電荷
を増幅して読み出し、次いで転送部を再度動作させて第
1の蓄積部の信号電荷を第2の蓄積部へ転送させたの
ち、読み出し部により第2の蓄積部の第2の信号電荷を
増幅して読み出す駆勤制御手段と、読み出された前記第
1の信号電荷に基づく画像信号と第2の信号電荷に基づ
く画像信号とを合成して広いダイナミックレンジ画像信
号を生成する合成手段とを備えていることを特徴とす
る。
段を設け、画素内の第2の蓄積部を、短時間の第1の所
定時間の露光に対する信号電荷を最長1フレーム期間保
持するアナログメモリとして利用することにより、画素
アレイの端部に設けるメモリ領域、あるいはオフチップ
のメモリやディレイラインを必要とせずに、広ダイナミ
ックレンジ合成画像の生成可能な増幅型固体撮像素子を
用いた撮像装置を実現することができる。
号に開示された構成による増幅型固体撮像素子を用いた
撮像装置の概略構成を示すブロック図である。
素子、202は増輻型固体撮像素子201を駆動するタ
イミングパルスを発生するタイミングジェネレータ、2
03は増幅型固体撮像素子201から出力される短時間
露光画像信号及び長時間露光画像信号を合成処理して広
ダイナミックレンジ合成画像を生成するための合成回
路、204は各部の制御を行うCPUである。
素子の画素アレイの単一画素及びFPN(固定パターン
ノイズ)抑圧読み出し回路部分の構成を示す回路構成を
示す図である。
ド、C1は該フォトダイオード211で生成された信号
電荷を蓄積する第1の蓄積容量(フォトダイオードの寄
生容量)、C2は第1の蓄積容量C1から転送される信
号電荷を蓄積する遮光された第2の蓄積容量、212は
第1の蓄積容量C1から第2の蓄積容量C2へ信号電荷
を転送するパルスφTXで駆動される転送用MOSトラ
ンジスタ、213は第2の蓄積容量C2を初期化するパ
ルスφRSで駆動されるリセット用MOSトランジス
タ、214は第2の蓄積容量C2に蓄積された信号電荷
を増幅する増幅用MOSトランジスタ、215は増幅さ
れた信号電荷を垂直信号線216に読み出すパルスφ
RDで駆動される読み出し用MOSトランジスタで、こ
れらの素子で画素を構成しており、この構成の画素をマ
トリクス状に配列して画素アレイを構成している。
号線216に読み出された信号を第1のクランプ容量C
C1に転送する第1の転送スイッチ、22−1はクラン
プパルスφCL1で駆動される第1のクランプトランジ
スタ、23−1はサンプルホールドパルスφSH1で駆
動される第1のサンプルホールドスイッチ、CH1は第
1のホールド容量、24−1は水平選択パルスφHで駆
動される第1の水平選択スイッチで、これらの素子で短
時間露光画像信号のFPN抑圧読み出し回路を構成して
いる。
垂直信号線216に読み出された信号を第2のクランプ
容量CC2に転送する第2の転送スイッチ、22−2は
クランプパルスφCL2で駆動される第2のクランプト
ランジスタ、23−2はサンプルホールドパルスφ
SH2で駆動される第2のサンプルホールドスイッチ、
C H2は第2のホールド容量、24−2は水平選択パル
スφHで駆動される第2の水平選択スイッチで、これら
の素子で長時間露光画像信号のFPN抑圧読み出し回路
を構成している。
PN抑圧読み出し回路及び長時間露光画像信号のFPN
抑圧読み出し回路は、それぞれ画素アレイの列毎に設け
られている。
線216に接続されている電流源であり、画素内の増幅
用MOSトランジスタ214と読み出し用MOSトラン
ジスタ215を介してソースフォロア回路を構成してい
る。
FPN抑圧読み出し回路の動作を、図13に示すタイミ
ングチャートを参照しながら説明する。
(1)において、読み出しパルスφ RD、転送パルスφ
T1、クランプパルスφCL1、サンプルホールドパル
スφ SH1をONすることにより、画素の第2の蓄積容
量C2に蓄積された積分時間T1(短時間露光)に対す
る信号VT1を読み出す。
に、他端はクランプ電圧VCLにチャージされる。
プ電圧VCLにチャージされる。
ットパルスφRSをONとして、画素の第2の蓄積容量
C2、すなわち増幅用MOSトランジスタ215の入力
端をリセットする。
出しパルスφRD、転送パルスφT 1、サンプルホール
ドパルスφSH1をONとして、画素のリセット直後の
オフセット電圧VOFFを読み出す。
は、FPNの除去された積分時間T1(短時間露光に相
当)に対する信号〔VCL一α(VT1−VOFF)〕
が保持される。
ールド容量CHで決定される係数である。
同時に転送パルスφT2、クランプパルスφCL2サン
プルホールドパルスφSH2をONとして、画素のオフ
セット電圧VOFFを第2のクランプ容量CC2の一端
に伝え、第2のホールド容量CH2をクランプ電圧V
CLにチャージする。
ルスφTXをONとして、画素において第1の蓄積容量
C1に蓄積された積分時間(T2−T1)(長時間露光
に相当)に対する信号を第2の蓄積容量C2に転送す
る。
出しパルスφRD転送パルスφT2、サンプルホールド
パルスφSH2をONとして、画素において第2の蓄積
容量C2に転送された積分時間(T2−T1)に対する
信号VT2を読み出す。
は、FPNの除去された積分時間(T2−T1)に対す
る信号〔VCL−α(VOFF−VT2)〕が保持され
る。
パルスφTX及びリセットパルスφ RSをONとして、
画素をリセットする。
において、画素の積分期間T1に入り、タイミング
(8)において、転送パルスφTXをONにして、積分
期間T1において第1の蓄積容量C1に蓄積された信号
電荷を第2の蓄積容量C2に転送する。
パルスφRSを印加し、第2の蓄積容量C2を再度リセ
ットしてもよい。
及び第2のホールド容量CH1,C H2に保持されてい
るFPNの除去されている積分期間T1(短時間露光)
に対する信号と、同じくFPNの除去されている積分期
間(T2−T1)(長時間露光に相当)に対する信号と
を、第1及び第2の水平選択スイッチ24−1,24ー
2を水平選択パルスφHで同時にONとして、同時に読
み出し、合成回路3で合成処理して広ダイナミックレン
ジ画像信号の生成を開始させるようになっている。
た本発明には、特許請求の範囲で示した請求項1乃至3
以外にも、以下のような付記1乃至12として示すよう
な発明が含まれている。
第1のMOSダイオードより成る受光部と、上記受光部
に隣接した第2のMOSダイオードより成るバリアゲー
ト部と、ドレインが上記バリアゲート部に隣接し、ゲー
トが上記受光部と短絡され、ソースが出力線に接続され
たMOSトランジスタとを有する画素構造を半導体基板
上に複数形成して成る固体撮像素子を駆動する方法であ
り、上記バリアゲート部の電位を、受光積分時とリセッ
ト時で、異なる値をとる矩形波パルスで駆動することを
特徴とする固体撮像素子駆動方法。
駆動において、バリアゲート下の表面電位が受光積分時
において、受光部PG下の信号電荷がない場合の半導体
表面電位よりも浅くリセット時において、受光部PG下
の信号電荷がない場合の半導体表面電位よりも深くする
ことを特徴とする付記1記載の固体撮像素子の駆動方
法。
換部より広い面積を占めることを特徴とする請求項2記
載の固体撮像素子。
固体撮像素子を駆動する方法であり、 上記受光部下の
領域を信号電荷とは逆極性の電荷蓄積状態に保つことを
特徴とする固体撮像素子駆動方法。
固体撮像素子を駆動する方法であり、 上記受光部を負
にバイアスして、Si界面に正孔を蓄積させることを特
徴とする固体撮像子駆動方法。
固体撮像素子を駆動する方法であり、 上記受光部を負
にバイアスして、Si界面に正孔を蓄積させるととも
に、受光積分時において、上記受光部で発生した電荷は
電位差により上記電荷電圧変換部に移動して蓄積され、
読み出し時において、上記電荷電圧変換部の電位を変動
させて上記MOSトランジスタ部をオン状態にしてソー
スより出力を取り出し、リセット時において、上記電荷
電圧変換部の電位を変動させて、蓄積された電荷を上記
バリアゲート部を経由して上記MOSトランジスタ部の
ドレインに移動させることを特徴とする固体撮像素子駆
動方法。
固体撮像素子を駆動する方法であり、 受光積分時にお
いて、上記受光部に第1のポテンシャル井戸を形成し、
かつ上記電荷電圧変換部に上記第1のポテンシャル井戸
より深い第2のポテンシャル井戸を形成することを特徴
とする固体撮像子の駆動力法。
固体撮像素子を駆動する方法であり、 受光積分時にお
いて、上記受光部に第1のホテンシャル井戸を形成し、
かつ上記電荷電庄変換部に上記第1のポテンシャル井戸
より深い第2のポテンシャル井戸を形成し、上記受光部
に発生した電荷をまず上記第2のポテンシャル井戸に蓄
積し、上記第2のポテンシャル井戸が満杯になつた場合
には上記第1のポテンシャル井戸にも蓄積し、上記第1
と第2のポテンシヤル井戸が両方とも満杯となった場合
は、上記バリアゲート部を経由して溢れた電荷を上記M
OSトランジスタ部のドレインに放出し、読み出し時に
おいて、上記電荷電圧変換部の電位を変動させて上記M
OSトランジスタをオン状態にして上記ソースより出力
を取り出し、リセット時において、上記電荷電圧変換部
の電位を変動させて、蓄積された電荷を上記バリアゲー
ト部を経由して上記MOSトランジスタ部のドレインに
移動させることを特徴とする固体撮像索子駆動方法。
固体撮像素子を駆動する方法であり、 受光積分時にお
いて、上記受光部に第1のポテンシャル井戸を形成し
て、この第1のポテンシャル井戸に信号電荷を蓄積し、
読み出し時において、上記電荷電圧変換部に上記第1の
ポテンシャル井戸より深いポテンシヤル井戸を形成し、
信号電荷を上記第1のポテンシヤル井戸から上記第2の
ポテンシャル井戸に移動させることを特徴とする固体撮
像装置駆動方法。
の固体撮像素子を駆動する方法であり、受光積分時にお
いて、上記受光部に第1のポテンシャル井戸を形成し
て、この第1のポテンシャル井戸に信号電荷を蓄積し、
読み出し時において、上記電荷電圧変換部に上記第1の
ポテンシャル井戸より深いポテンシャル井戸を形成し、
信号電荷を上記第1のポテンシャル井戸から上記第2の
ポテンシャル井戸に移動させるとともに、上記MOSト
ランジスタ部をオン状態にして、上記ソースより出力を
取り出し、リセット時において、上記電荷電圧変換部の
電位を変動させて、蓄積された電荷を上記バリアゲート
部を経由して上記MOSトランジスタ部のドレインに移
動させることを特徴とする固体撮像素子駆動方法。
の固体撮像素子を駆動する方法であり、受光積分時にお
いて、上記受光部に第1のポテンシャル井戸を形成し
て、この第1のポテンシャル井戸に信号電荷を蓄積し、
読み出し時において、上記電荷電圧変換部に上記第1の
ポテンシャル井戸より深いポテンシャル井戸を形成し、
信号電荷を上記第1のポテンシャル井戸から上記第2の
ポテンシャル井戸に移動させるとともに、上記MOSト
ランジスタ部をオン状態にして、上記ソースより出力を
取り出し、リセット時において、上記電荷電圧変換部の
電位を変動させて、蓄積された電荷を上記バリアゲート
部を経由して上記MOSトランジスタ部のドレインに移
動させ、読み出し時以外は上記電荷電圧変換部は上記M
OSトランジスタ部をオフ状態に保つ電位となっている
ことを特徴とする固体撮像素子駆動方法。
子を駆動する方法であり、受光積分時において、1フレ
ーム期間の中間時点で、上記受光部に蓄積した電荷を上
記電荷電圧変換部に移動して蓄積し、読み出し時におい
て、上記電荷電圧変換部に移動し蓄積された電荷と、上
記受光部に蓄積された電荷を区別して読み出すことを特
徴とする固体撮像素子の駆動方法。
よれば、リセット雑音を発生させないようにした画素構
造を有する固体撮像素子およびその駆動方法において、
上述したような従来の技術による問題を除去すると共
に、ダイナミックレンジを拡大することができるように
した固体撮像素子およびその駆動方法を提供することが
できる。
第1の実施の形態を示す図である。
れたSFG画素構造を有する固体撮像素子を示す図であ
る。
ート(PG)6をアキュミュレーション状態にDCバイ
アスして暗電流を低減する駆動方法1に対するポテンシ
ャルを示す図である。
2に対するポテンシャルを示す図である。
示す図である。
動作に必要なパルスタイミングを示す図である。
対するポテンシャルを示す図である。
ジセンサ動作に必要なパルスタイミングを示す図であ
る。
FG画素構造を有する固体撮像素子を示す図である。
撮像素子12Cの通常動作時のポテンシャルを示す図で
ある。
る特願平10−279314号に開示された構成による
増幅型固体撮像素子を用いた撮像装置の概略構成を示す
ブロック図である。
子の画素アレイの単一画素及びFPN(固定パターンノ
イズ)抑圧読み出し回路部分の構成を示す回路構成を示
す図である。
る画素及びFPN抑圧読み出し回路の動作を説明するた
めのタイミングチャートである。
画素構造を示す図である。
る従来の技術による固体撮像素子の駆動時に対するポテ
ンシャルを示す図である。
る従来の技術による固体撮像素子を用いたときに、信号
読み出し期間、選択された行以外の画素増幅トランジス
タのゲート(…3i,3i−1,3i+1,3i+2
…)にもそれぞれの画素の蓄積電荷量に応じた電位(…
Vi,Vi−1,Vi+1,Vi+2…)がかかってい
る様子を示す図である。
る従来の技術による固体撮像素子を用いたイメージセン
サの動作に必要なパルスタイミングを示す図である。
る従来の技術による固体撮像素子を用いたイメージセン
サのFPN抑圧回路の一例を示すブロック図である。
量)、 C2…第2の蓄積容量、 212…転送用MOSトランジスタ、 213…リセット用MOSトランジスタ、 214…増幅用MOSトランジスタ、 215…読み出し用MOSトランジスタ、 216…垂直信号線、 21−1…第1の転送スイッチ、 CC1…第1のクランプ容量、 22−1…第1のクランプトランジスタ、 23−1…第1のサンプルホールドスイッチ、 CH1…第1のホールド容量、 24−1…第1の水平選択スイッチ、 21−2…第2の転送スイッチ、 CC2…第2のクランプ容量、 22−2…第2のクランプトランジスタ、 23−2…第2のサンプルホールドスイッチ、 CH2…第2のホールド容量、 24−2…第2の水平選択スイッチ。
Claims (3)
- 【請求項1】 直列に制御容量が接続された第1のMO
Sダイオードより成る受光部と、 上記受光部に隣接した第2のMOSダイオードより成る
バリアゲート部と、 ドレインが上記バリアゲート部に隣接し、ゲートが上記
受光部と短絡され、ソースが出力線に接続されたMOS
トランジスタとを有する画素構造を半導体基板上に複数
形成して成る固体撮像素子を駆動する方法であり、 上記バリアゲート部の電位を、受光積分時とリセット時
で、異なる値とすることを特徴とする固体撮像素子駆動
方法。 - 【請求項2】 複数の画素を半導体基板上に形成して成
る固体撮像素子であり、上記画素の構造は、 第1のMOSダイオードより成る受光部と、 上記受光部に隣接し、直列に制御容量が接続された第2
のMOSダイオードより成る電荷電圧変換部と、 上記電荷電圧変換部に隣接した第3のMOSダイオード
より成るバリアゲート部と、 ドレインが上記バリアゲート部に隣接し、ゲートが上記
電荷電圧変換部と短絡され、ソースが出力線に接続され
たMOSトランジスタ部とを有し、 上記電荷電圧変換部、上記バリアゲート部、上記MOS
トランジスタ部は遮光されていることを特徴とする固体
撮像素子。 - 【請求項3】 複数の画素を半導体基板上に形成して成
る固体撮像素子であり、上記画素の構造は、 第1のMOSダイオードより成る受光部と、 上記受光部に隣接した第2のMOSダイオードより成る
トランスファーゲート部と、 上記トランスファーゲート部に隣接し、直列に制御容量
が接続された第3のMOSダイオードより成る電荷電圧
変換部と、 上記電荷電圧変換部に隣接した第4のMOSダイオード
より成るバリアゲート部と、 ドレインが上記バリアゲート部に隣接し、ゲートが上記
電荷電圧変換部と短絡され、ソ一スが出力線に接続され
たMOSトランジスタ部とを有し、 上記トランスファーゲート部、上記電荷電圧変換部、上
記バリアゲート部、上記MOSトランジスタ部は遮光さ
れていることを特徴とする固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12591099A JP4242510B2 (ja) | 1999-05-06 | 1999-05-06 | 固体撮像素子およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12591099A JP4242510B2 (ja) | 1999-05-06 | 1999-05-06 | 固体撮像素子およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000324396A true JP2000324396A (ja) | 2000-11-24 |
JP4242510B2 JP4242510B2 (ja) | 2009-03-25 |
Family
ID=14921950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12591099A Expired - Fee Related JP4242510B2 (ja) | 1999-05-06 | 1999-05-06 | 固体撮像素子およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4242510B2 (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081880A (ja) * | 2008-11-27 | 2009-04-16 | Fujifilm Corp | 撮像装置 |
JP2012217059A (ja) * | 2011-03-31 | 2012-11-08 | Honda Motor Co Ltd | 固体撮像装置 |
JP2013513253A (ja) * | 2009-12-08 | 2013-04-18 | ゼーナ テクノロジーズ,インク. | ナノワイヤを有する垂直フォトゲート(vpg)ピクセル構造 |
JP2013513254A (ja) * | 2009-12-08 | 2013-04-18 | ゼーナ テクノロジーズ,インク. | ナノワイヤ構造の光検出器を備えるアクティブピクセルセンサー |
US9000353B2 (en) | 2010-06-22 | 2015-04-07 | President And Fellows Of Harvard College | Light absorption and filtering properties of vertically oriented semiconductor nano wires |
US9018573B2 (en) | 2011-03-31 | 2015-04-28 | Honda Motor Co., Ltd. | Solid-state image sensing device with a change-over switch |
US9054008B2 (en) | 2010-06-22 | 2015-06-09 | Zena Technologies, Inc. | Solar blind ultra violet (UV) detector and fabrication methods of the same |
US9054014B2 (en) | 2011-03-31 | 2015-06-09 | Honda Motor Co., Ltd. | Unit pixel for accurately removing reset noise, solid-state image sensing device, and method for summing unit pixel signals |
US9082673B2 (en) | 2009-10-05 | 2015-07-14 | Zena Technologies, Inc. | Passivated upstanding nanostructures and methods of making the same |
US9123841B2 (en) | 2009-12-08 | 2015-09-01 | Zena Technologies, Inc. | Nanowire photo-detector grown on a back-side illuminated image sensor |
US9177985B2 (en) | 2009-06-04 | 2015-11-03 | Zena Technologies, Inc. | Array of nanowires in a single cavity with anti-reflective coating on substrate |
US9299866B2 (en) | 2010-12-30 | 2016-03-29 | Zena Technologies, Inc. | Nanowire array based solar energy harvesting device |
US9304035B2 (en) | 2008-09-04 | 2016-04-05 | Zena Technologies, Inc. | Vertical waveguides with various functionality on integrated circuits |
US9343490B2 (en) | 2013-08-09 | 2016-05-17 | Zena Technologies, Inc. | Nanowire structured color filter arrays and fabrication method of the same |
US9406709B2 (en) | 2010-06-22 | 2016-08-02 | President And Fellows Of Harvard College | Methods for fabricating and using nanowires |
US9410843B2 (en) | 2008-09-04 | 2016-08-09 | Zena Technologies, Inc. | Nanowire arrays comprising fluorescent nanowires and substrate |
US9429723B2 (en) | 2008-09-04 | 2016-08-30 | Zena Technologies, Inc. | Optical waveguides in image sensors |
US9478685B2 (en) | 2014-06-23 | 2016-10-25 | Zena Technologies, Inc. | Vertical pillar structured infrared detector and fabrication method for the same |
US9515218B2 (en) | 2008-09-04 | 2016-12-06 | Zena Technologies, Inc. | Vertical pillar structured photovoltaic devices with mirrors and optical claddings |
US9543458B2 (en) | 2010-12-14 | 2017-01-10 | Zena Technologies, Inc. | Full color single pixel including doublet or quadruplet Si nanowires for image sensors |
-
1999
- 1999-05-06 JP JP12591099A patent/JP4242510B2/ja not_active Expired - Fee Related
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9429723B2 (en) | 2008-09-04 | 2016-08-30 | Zena Technologies, Inc. | Optical waveguides in image sensors |
US9601529B2 (en) | 2008-09-04 | 2017-03-21 | Zena Technologies, Inc. | Light absorption and filtering properties of vertically oriented semiconductor nano wires |
US9304035B2 (en) | 2008-09-04 | 2016-04-05 | Zena Technologies, Inc. | Vertical waveguides with various functionality on integrated circuits |
US9337220B2 (en) | 2008-09-04 | 2016-05-10 | Zena Technologies, Inc. | Solar blind ultra violet (UV) detector and fabrication methods of the same |
US9515218B2 (en) | 2008-09-04 | 2016-12-06 | Zena Technologies, Inc. | Vertical pillar structured photovoltaic devices with mirrors and optical claddings |
US9410843B2 (en) | 2008-09-04 | 2016-08-09 | Zena Technologies, Inc. | Nanowire arrays comprising fluorescent nanowires and substrate |
JP2009081880A (ja) * | 2008-11-27 | 2009-04-16 | Fujifilm Corp | 撮像装置 |
US9177985B2 (en) | 2009-06-04 | 2015-11-03 | Zena Technologies, Inc. | Array of nanowires in a single cavity with anti-reflective coating on substrate |
US9082673B2 (en) | 2009-10-05 | 2015-07-14 | Zena Technologies, Inc. | Passivated upstanding nanostructures and methods of making the same |
US9490283B2 (en) | 2009-11-19 | 2016-11-08 | Zena Technologies, Inc. | Active pixel sensor with nanowire structured photodetectors |
JP2015097284A (ja) * | 2009-12-08 | 2015-05-21 | ゼーナ テクノロジーズ, インク.Zena Technologies, Inc. | ナノワイヤを有する垂直フォトゲート(vpg)ピクセル構造 |
US9123841B2 (en) | 2009-12-08 | 2015-09-01 | Zena Technologies, Inc. | Nanowire photo-detector grown on a back-side illuminated image sensor |
JP2014241413A (ja) * | 2009-12-08 | 2014-12-25 | ゼーナ テクノロジーズ, インク.Zena Technologies, Inc. | ナノワイヤ構造の光検出器を備えるアクティブピクセルセンサー |
US9263613B2 (en) | 2009-12-08 | 2016-02-16 | Zena Technologies, Inc. | Nanowire photo-detector grown on a back-side illuminated image sensor |
JP2013513254A (ja) * | 2009-12-08 | 2013-04-18 | ゼーナ テクノロジーズ,インク. | ナノワイヤ構造の光検出器を備えるアクティブピクセルセンサー |
JP2013513253A (ja) * | 2009-12-08 | 2013-04-18 | ゼーナ テクノロジーズ,インク. | ナノワイヤを有する垂直フォトゲート(vpg)ピクセル構造 |
US9406709B2 (en) | 2010-06-22 | 2016-08-02 | President And Fellows Of Harvard College | Methods for fabricating and using nanowires |
US9054008B2 (en) | 2010-06-22 | 2015-06-09 | Zena Technologies, Inc. | Solar blind ultra violet (UV) detector and fabrication methods of the same |
US9000353B2 (en) | 2010-06-22 | 2015-04-07 | President And Fellows Of Harvard College | Light absorption and filtering properties of vertically oriented semiconductor nano wires |
US9543458B2 (en) | 2010-12-14 | 2017-01-10 | Zena Technologies, Inc. | Full color single pixel including doublet or quadruplet Si nanowires for image sensors |
US9299866B2 (en) | 2010-12-30 | 2016-03-29 | Zena Technologies, Inc. | Nanowire array based solar energy harvesting device |
US9054014B2 (en) | 2011-03-31 | 2015-06-09 | Honda Motor Co., Ltd. | Unit pixel for accurately removing reset noise, solid-state image sensing device, and method for summing unit pixel signals |
US9018573B2 (en) | 2011-03-31 | 2015-04-28 | Honda Motor Co., Ltd. | Solid-state image sensing device with a change-over switch |
JP2012217059A (ja) * | 2011-03-31 | 2012-11-08 | Honda Motor Co Ltd | 固体撮像装置 |
US9343490B2 (en) | 2013-08-09 | 2016-05-17 | Zena Technologies, Inc. | Nanowire structured color filter arrays and fabrication method of the same |
US9478685B2 (en) | 2014-06-23 | 2016-10-25 | Zena Technologies, Inc. | Vertical pillar structured infrared detector and fabrication method for the same |
Also Published As
Publication number | Publication date |
---|---|
JP4242510B2 (ja) | 2009-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4242510B2 (ja) | 固体撮像素子およびその駆動方法 | |
US6326230B1 (en) | High speed CMOS imager with motion artifact supression and anti-blooming | |
US7176434B2 (en) | Row driven imager pixel | |
JP4200545B2 (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
US7271835B2 (en) | Solid-state image pickup device and device driving control method for solid-state image pickup | |
JP3592107B2 (ja) | 固体撮像装置およびカメラ | |
US7489352B2 (en) | Wide dynamic range pinned photodiode active pixel sensor (APS) | |
EP2654081B1 (en) | Solid state imaging device, driving method of the solid state imaging device, and electronic equipment | |
US7612819B2 (en) | CMOS image sensor and method of operating the same | |
JP4467542B2 (ja) | 固体撮像装置 | |
KR100954487B1 (ko) | Cmos 이미저에서의 효과적인 전하 전송 | |
JP3911788B2 (ja) | 固体撮像素子およびその駆動方法 | |
TWI466541B (zh) | 光感測器及固態攝影裝置 | |
US20080237446A1 (en) | Solid-state image pickup device and method | |
JP4375364B2 (ja) | 固体撮像装置の駆動方法 | |
US20130021509A1 (en) | Solid-state imaging device driving method | |
US20140192241A1 (en) | Imaging apparatus and processing method thereof | |
US8823069B2 (en) | Solid-state imaging device, drive method of solid-state imaging device, and imaging apparatus | |
JPH11177886A (ja) | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 | |
JP2006041866A (ja) | 固体撮像装置 | |
US7045753B1 (en) | Five transistor CMOS pixel | |
US7619671B2 (en) | Method, apparatus and system for charge injection suppression in active pixel sensors | |
JP3814379B2 (ja) | 光電変換装置 | |
JP3919243B2 (ja) | 光電変換装置 | |
JP2000209508A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |