JP2000305113A - 液晶表示装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】アクティブマトリックス型液晶表示装置で、視
野角特性が良好で、製造コストの安い、表示ムラの少な
い高品質大画面画像を実現する。 【構成】少なくとも一方が透明な一対の基板と、前記基
板間に、はさまれた液晶組成物層と、前記基板のいずれ
か一方の基板の向き合った表面に、マトリックス状に配
置された複数の走査線と、映像信号配線、および画素電
極およびアクティブ素子を備えた液晶表示装置におい
て、前記走査、または、走査線と共通電極の両方が、紫
外線を用いた無電界銅メッキプロセスで形成されること
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は低コストで広視野角・高
画質の大画面アクティブマトリックス型液晶表示装置に
関する。

【０００２】

【従来の技術】従来のアクティブマトリックス型液晶表
示装置では、走査線のパターンを形成する場合、ガラス
基板にスパッタリング装置を用いてアルミニウムやモリ
ブデンなどの金属を堆積した後、ホトレジストをコート
してホトマスクを用いて露光・現象していた。このレジ
ストパターンを用いて堆積した金属をエッチングした
後、ホトレジストをはくりする工程を用いていた。カラ
ーフィルターのブラックマスクの形成方法も走査線のパ
ターン形成法とほぼ同じようにガラス基板にクロム酸化
膜と金属クロム膜をスパッタリング装置を用いて堆積し
た後、ホトレジストをコートしてホトマスクを用いて露
光・現象していた。このレジストパターンを用いてクロ
ム酸化膜と金属クロム膜をエッチングした後、ホトレジ
ストをはくりする工程を用いていた。

【０００３】

【発明が解決しようとする課題】図１，図２にあるよう
に従来のＴＮモードのアクティブ素子基板では、全工程
でホトマスク工程が５回必要である。横電界液晶モード
のアクティブ素子基板では全工程でホトマスク工程が４
回以上必要であった。ホトレジスト工程が多い場合、高
価な露光装置の台数も多く必要となり、初期投資の金額
も大きくなる。さらにホトレジストを塗布する工程では
塗布膜厚の均一性が要求され大型基板になればなるほど
レジストの使用量は多くなり、現象工程で使用する現象
液も大量に使用しなければならない。このため生産で使
用するランニングコストも高くなる傾向にあった。基板
が大型になればなるほどレジスト塗布に必要な時間は長
くなりスループットの低下は、さけられない。ガラス基
板を投入してからアクティブ素子基板が完成するまでの
時間を短縮しないと、保管のためのストッカーを大量に
クリーンルーム内に設置しなければならない。同様な問
題はカラーフィルター基板の製造工程にも発生してお
り、大型液晶パネルの製造コストアップの原因になって
いた。

【０００４】さらに従来金属膜をガラス基板に堆積する
時、真空装置（スパッタリング装置）を用いており、ガ
ラス基板が大型化するにつれ、真空装置も大型化し、装
置価格も急激に上昇してきた。ガラス基板が大きくなる
につれ真空排気速度を大きくしなければスループットが
低下してくるので高価なクライオポンプの台数も急激に
増加してきている。

【０００５】金属膜をガラス基板全面に堆積した後ホト
レジスト工程をおえてから、エッチングして目的のパタ
ーンを形成するが、パターン形成後不要となったレジス
トをとりのぞく工程が必要である。このレジストをとり
のぞく工程で用いられる有機溶剤は、非常に危険で有害
な化学物質であり、すてる場合には非常に高い処理コス
トが必要であった。

【０００６】ガラス基板が大型化するにつれ薄膜半導体
層を形成する装置も大型化してきた。従来の装置をただ
スケールアップしただけでは薄膜トランジスタの性能は
低下する傾向にあり、液晶パネルが大画面高精細化すれ
ばするほど薄膜トランジスタの性能向上が必要とされ
る。

【０００７】大画面広視野角液晶モードとして横電界方
式液晶モードが量産されはじめてきたが、残像問題や表
示ムラの問題が多発し安定して生産するには多くのノウ
ハウが必要とされる。

【０００８】本発明は、これらの課題を解決する手段を
提供するもので、その目的とするところは、大型液晶表
示装置の量産工場の投資効率を高め、超大型・超広視野
角液晶表示装置を安価に歩留り良く製造できる方法を提
供することにある。

【０００９】

【課題を解決するための手段】前記課題を解決し、上記
目的を達成するために本発明では以下の手段を用いる。

【００１０】少なくとも一方が透明な一対の基板と、前
記基板間にはさまれた液晶組成物層と前記基板のいずれ
か一方の基板の向き合った表面にマトリックス状に配置
された複数の走査線と映像信号配線および画素電極およ
びアクティブ素子を備えた液晶表示装置において、 〔手段１〕前記走査線を形成するプロセスとして次の工
程を用いた。 ｉ）基板の上に酸化チタン膜または酸化亜鉛膜または酸
化チタンと酸化亜鉛の複合酸化膜を形成する。 ｉｉ）その上にパラジウムイオンまたは銀イオンまたは
ルテニウムイオンを吸着させる。 ｉｉｉ）走査線用のホトマスクを用いて紫外線を基板上
に照射する。 ｉｖ）紫外線の照射されなかった領域の金属イオンを洗
い流す。 ｖ）走査線の形状に還元された金属を足場として無電界
メッキ法を用いて、銅または、銀またはルテニウムを成
長させる。 これ以外に、基板上にパラジウムイオンを印刷法を用い
て走査線の形状に印刷し、Ｈ_２プラズマなどにより還元
してから無電界メッキ法を用いても良い。

【００１１】〔手段２〕手段１を用いて形成した銅また
は銀またはルテニウムの表面に無電界Ｎｉメッキまたは
電界Ｎｉメッキをほどこす。

【００１２】〔手段３〕手段１を用いて形成した銅また
は銀またはルテニウムの堆積膜厚を２μｍ以下とした。

【００１３】〔手段４〕手段１に記載の走査線を形成す
るプロセスにおいて基板の上に形成する金属酸化物の成
分として、酸化チタンのほかに酸化インジウム，酸化ス
ズ，酸化シリコン，酸化アルミニウム，酸化ジルコニウ
ム，酸化マグネシウム，酸化タンタルなどの可視光を透
過する金属酸化物を２種類以上ふくむ複合金属酸化膜を
用いる。

【００１４】〔手段５〕手段１により走査線を形成した
後、前記アクティブ素子のゲート絶縁膜と半導体層とパ
ッシベーション保護膜層を基板上に堆積する時、有効画
素領域を含む局部のみに部分的に堆積し、かつ前記共通
電極と前記走査線を連結している静電気対策用保護アク
ティブ素子と、前記共通電極と前記映像信号配線を連結
している静電気対策用保護アクティブ素子の両方をパッ
シベーション膜によって完全に被覆した。

【００１５】〔手段６〕透過光量変調ホトマスクを薄膜
トランジスタ素子のチャネル部分に用いることで映像信
号配線と画素電極を同時に分離形成しチャネル部のｎ^＋
層も除去して薄膜トランジスタ素子を完成してしまう。
この技術と手段１を組み合せることでホトレジスト工程
を１回だけしか使用しない。

【００１６】〔手段７〕手段１と５を用いて、映像信号
配線と画素電極を同時に形成した後、表面に露出したｎ
^＋層を除去し、パッシベーション膜を基板全面または、
有効画素領域を含む局部のみに、部分的に堆積する。そ
の後薄膜トランジスタのチャネル部と映像信号配線なら
びに画素電極を形成するために余分なパッシベーション
膜と半導体層を除去した。

【００１７】〔手段８〕手段１と５を用いて、ゲート絶
縁膜と半導体層を有効画素領域を含む局部のみに堆積し
た後、薄膜トランジスタ素子の半導体部分をパターンニ
ングする。その後映像信号配線と画素電極を同時に形成
してから薄膜トランジスタのチャネル部分のｎ^＋層を除
去する。それからパッシベーション膜を有効画素領域を
含む局部のみに堆積する。

【００１８】〔手段９〕手段１と５を用いて、映像信号
配線と画素電極を同時に形成した後、透明導電膜を堆積
し、映像信号配線と画素電極を分離形成する時に薄膜ト
ランジスタ部のチャネル部分の金属膜とｎ^＋層を除去す
る。その後パッシベーション膜を有効画素領域を含む、
局部のみに部分的に堆積する。

【００１９】〔手段１０〕手段１と５を用いて、ゲート
絶縁膜を有効画素領域を含む局部のみに部分的に堆積し
た後、半導体層とエッチングストッパー層は基板全面
か、または、有効画素領域を含む局部のみに部分的に堆
積し、オーミックコンタクトをとるためのｎ^＋層は、イ
オン注入する場合には、有効画素領域を含む局部のみに
部分的に注入する。ｎ^＋層をプラズマＣＶＤ法で堆積す
る場合には、基板全面、または有効画素領域を含む局部
のみに、部分的に堆積する。そして映像信号配線と画素
電極を同時に形成する時、余分なｎ^＋層と半導体層を同
時に両方とも除去した後、パッシベーション膜を有効画
素領域を含む局部のみに部分的に堆積する。

【００２０】〔手段１１〕手段６，７，８，９において
ｎ^＋層を除去するのではなく、ｎ^＋層を酸化して絶縁膜
化させた。

【００２１】〔手段１２〕ガラス基板をのせるサセプタ
ーと、このサセプターに平行に対向しているメッシュ電
極または、ハニカム電極から構成されるプラズマ発生装
置においてサセプター電極に高周波電圧を印加し、接地
したメッシュ電極またはハニカム電極のあいだで酸素プ
ラズマ放電を発生させる。そして放電中に石英ガラス窓
をかいして大気中側に設置した紫外線ランプからガラス
基板に紫外光を均一に照射する。

【００２２】〔手段１３〕ガラス基板をのせるサセプタ
ーと、前記サセプターに平行に対向している複数のワイ
ヤー電極または複数の棒状電極または、複数の短冊状電
極から構成されるプラズマ発生装置において、前記複数
の電極に位相の異なる高周波電圧を印加し、サセプター
に対して水平な横方向放電を生じさせる。この横方向放
電時に石英ガラス窓をかいして大気中に設置されている
紫外線ランプからガラス基板に紫外光を均一に照射す
る。

【００２３】〔手段１４〕基板上に走査線と映像信号配
線と、前記走査線と映像信号配線との各交差部に形成さ
れた薄膜トランジスタと、前記薄膜トランジスタに接続
された画素電極を、備えた液晶表示装置において、前記
薄膜トランジスタ素子のゲート絶縁膜にプラズマシリコ
ン窒化膜とダイヤモンドライクカーボン膜の２層膜また
は、プラズマシリコン窒化膜とアモルファスカーボン膜
の２層膜を用いる。

【００２４】〔手段１５〕基板上に走査線と映像信号配
線と前記走査線と映像信号配線との各交差部に形成され
た薄膜トランジスタと前記薄膜トランジスタ素子に接続
された画素電極を備えた液晶表示装置において、前記薄
膜トランジスタ素子のゲート絶縁膜にアルミニウムの陽
極酸化膜とプラズマシリコン窒化膜とダイヤモンドライ
クカーボン膜の３層膜または、アルミニウムの陽極酸化
膜とプラズマシリコン窒化膜とアモルファスカーボン膜
の３層膜またはプラズマシリコン窒化膜とシリコン酸化
膜とアモルファスカーボン膜またはプラズマシリコン窒
化膜とシリコン酸化膜とダイヤモンドライクカーボン膜
の３層膜を用いる。

【００２５】〔手段１６〕前記薄膜半導体素子の半導体
層を、ポリシン層とアモルファスシリコン層とｎ^＋アモ
ルファスシリコン層の３層またはポリシリコン層とアモ
ルファスシリコン層とｎ^＋マイクロクリスタルシリコン
層の３層または、アモルファス炭化シリコン層とアモル
ファスシリコン層とｎ^＋アモルファスシリコン層の３層
または、アモルファス炭化シリコン層とアモルファスシ
リコン層とｎ^＋マイクロクリスタルシリコン層の３層か
ら構成した。

【００２６】〔手段１７〕手段１４，１５に記載のアク
ティブ素子においてダイヤモンドライクカーボン層とポ
リシリコン層とアモルファスシリコン層とｎ^＋アモルフ
ァスシリコン層の４層または、アモルファスカーボン層
とポリシリコン層とアモルファスシリコン層とｎ^＋アモ
ルファスシリコン層の４層をそれぞれの界面を大気中に
さらさずに連続成膜する。

【００２７】〔手段１８〕手段１４，１５に記載のアク
ティブ素子においてダイヤモンドライクカーボン層また
はアモルファスカーボン層の膜厚が２オングストローム
から２０００オングストロームの膜厚になるように成膜
する。

【００２８】〔手段１９〕少なくとも一方が透明な一対
の基板と前記基板間にはさまれた液晶組成物層と前記基
板のいずれか一方の基板の向き合った表面に、マトリッ
クス状に配置された複数の走査線と映像信号配線、およ
び共通電極と対をなす画素電極と、アクティブ素子を備
えた液晶表示装置において、前記共通電極と共通電極と
対をなす画素電極の両方の電極の上に形成された配向膜
の高さよりも、両方の電極にはさまれたバックライトの
光が透過する領域に形成された配向膜の高さの方が高く
なるようにする。

【００２９】〔手段２０〕手段１９において共通電極と
共通電極と対をなす画素電極の両方にはさまれた、バッ
クライト光が透過する領域に形成された凸部領域が、共
通電極と画素電極の両方に対して０．１μｍから３μｍ
程度かさなりあうようにした。

【００３０】〔手段２１〕少なくとも一方が透明な一対
の基板と前記基板間に、はさまれた液晶組成物層と、前
記基板のいずれか一方の基板の向き合った表面にマトリ
ックス状に配置された複数の走査線と映像信号配線、お
よび共通電極と対をなす画素電極とアクティブ素子を備
えた液晶表示装置において、アクティブ素子の形成され
た基板側の配向膜または、アクティブ素子の形成された
基板とカラーフィルター基板の両方の配向膜に、高分子
型帯電防止材（ポリエチレンオキシド，ポリエーテルエ
ステルアミド，ポリエーテルアミドイミド，エチレンオ
キシド−エピフロヒドリン共重合体，ポリエチレングリ
コールメタクリレート共重合体，カルボベタイングラフ
ト共重合体，ボロンエステル高分子電荷移動型結合体）
を０．１％〜１０％程度混入させることで配向膜のシー
ト抵抗値を１×１０^１２Ω／□から１×１０^１４Ω／□
の範囲に設定した。

【００３１】〔手段２２〕手段２１で用いた高分子型帯
電防止材料であるポリエーテル類やベタイン類、ボロン
エステル類を主鎖中に持つジアミン化合物と、テトラカ
ルボン酸化合物を原料とするポリアミック酸をポリアミ
ック酸タイプの配向膜やポリイミドタイプの配向膜にブ
レンドすることで、横電界方式液晶モードの配向膜のシ
ート抵抗値を１×１０^１２Ω／□から１×１０^１４Ω／
□の範囲に設定した。

【００３２】〔手段２３〕手段２１または手段２２に記
載の配向膜を用い、２枚の基板間にはさまれた液晶組成
物にフッ素系の液晶のみを使用した。

【００３３】〔手段２４〕手段２１に記載されている高
分子型帯電防止剤であるポリエーテル類や、ベタイン
類、ボロンエステル類を高分子接着剤に混入し接着材の
シート抵抗値を１×１０^７Ω／□から１×１０^１２Ω／
□の範囲に設定した偏光板を用いる。

【００３４】〔手段２５〕手段２４で用いた偏光板の基
材フィルムの表面にダイヤモンドライクカーボンをコー
ティングした。

【００３５】〔手段２６〕少なくとも一方が透明な一対
の基板と、前記基板間にはさまれた液晶組成物層と、前
記基板のいずれか一方の基板の向き合った表面にマトリ
ックス状に配置された複数の走査線と映像信号配線、お
よび共通電極と対をなす画素電極およびアクティブ素子
を備えた液晶表示装置において、基板の両方の表面、ま
たは、アクティブ素子やカラーフィルターを形成しない
片方の表面のみに、チタンやインジウムやスズや亜鉛の
酸化物を含む抵抗薄膜をディッピング法やスピンコート
法やフレキソ印刷法で塗布し、焼成して形成した。

【００３６】〔手段２７〕手段２６の製造法で形成され
た抵抗薄膜のシート抵抗値を１０^８Ω／□〜１０^１３Ω
／□の範囲に設定した。

【００３７】〔手段２８〕アクティブマトリックス型液
晶表示セルを形成する時、メインシールの接着している
部分の両側にメインシールの周辺全領域にわたり配向膜
でメインシールをとりかこむようにした。

【００３８】〔手段２９〕少なくとも一方が透明な一対
の基板と、前記基板間に、はさまれた液晶組成物層と前
記基板のいずれか一方の基板の向き合った表面に、マト
リックス状に配置された複数の走査線と、映像信号配線
を備えた液晶表示装置の製造工程で、前記基板にポリイ
ミド配向膜を塗布する時に基板の最外周全領域をポリイ
ミドで連続塗布した。

【００３９】〔手段３０〕少なくとも一方が透明な一対
の基板と前記基板間にはさまれた液晶組成物層と前記基
板のいずれか一方の基板の向き合った表面に、マトリッ
クス状に配置された複数の走査線と、映像信号配線を備
えた液晶表示装置において、透明な基板にブラックマス
クを形成するプロセスとして次の工程を用いる。 ｉ）基板の上に酸化チタン膜または、酸化亜鉛膜または
酸化チタンと酸化亜鉛の複合酸化膜を形成する。 ｉｉ）ブラックマスク用のホトマスクを用いて紫外線を
照射する。この場合ブラックマスクの形成される部分に
は紫外線を照射しない。 ｉｉｉ）紫外線を照射された領域に水を吸着させる。 ｉｖ）水の吸着していない領域に黒色インクを塗布す
る。

【００４０】〔手段３１〕透明な基板にブラックマスク
を形成するプロセスとして次の工程を用いる。 ｉ）基板の上に酸化チタン膜または酸化亜鉛膜または酸
化チタンと酸化亜鉛の複合酸化膜を形成する。 ｉｉ）前記金属酸化膜の上にシリコン系または、フッ素
系のはっすい処理をほどこす。 ｉｉｉ）ブラックマスク用のホトマスクを用いて紫外線
を照射する。この場合ブラックマスクの形成される部分
のみに紫外線を照射する。 ｉｖ）紫外線の照射された領域に黒色インクを塗布す
る。

【００４１】〔手段３２〕手段３０，または手段３１の
プロセスによってブラックマスクを形成した基板にＲ，
Ｇ，Ｂ３色のカラーフィルターをインクジェット法やフ
レキソ印刷法を用いて形成した。

【００４２】〔手段３３〕手段１，３０，３１に用いた
酸化チタン膜または、酸化亜鉛膜または、酸化チタンと
酸化亜鉛の複合酸化膜の膜厚を０．１μｍから１０μｍ
以下とした。

【００４３】〔手段３４〕手段１４または手段１５に記
載のアクティブ素子においてダイヤモンドライクカーボ
ン層とアモルファスシリコン層とｎ^＋アモルファスシリ
コン層の３層、または、ダイヤモンドライクカーボン層
とアモルファスシリコン層とｎ^＋マイクロクリスタル層
の３層、または、アモルファスカーボン層とアモルファ
スシリコン層とｎ^＋アモルファスシリコン層の３層、ま
たはアモルファスカーボン層とアモルファスシリコン層
とｎ^＋マイクロクリスタルシリコン層の３層を、それぞ
れの界面を大気中にさらさずに連続成膜する。

【００４４】〔手段３５〕手段１６に記載のアクティブ
素子においてポリシコン層とアモルファス炭化シリコン
層を２オングストロームから５００オングストロームの
膜厚でアモルファスシリコン層は３００オングストロー
ムから２０００オングストロームの膜厚で形成する。

【００４５】

【作用】従来のＴＮ液晶モード用の薄膜トランジスタ素
子基板の断面図は図１のとうりである。従来のＩＰＳ液
晶モード用の薄膜トランジスタ素子基板の断面図は図２
のとうりである。両方ともにゲート絶縁膜と半導体膜と
パッシベーション膜の３層をガラス基板全面に堆積する
製造方法を用いている。ホトマスク工程は全工程で５回
必要である。走査線の金属はアルミニウムの合金系とキ
ャップメタルとしてモリブデンやチタン、クロム，タン
タルなどが用いられる。従来の製造方法では、これらの
金属は、真空スパッタリング方法によってガラス基板上
に堆積された後、ホトレジストを塗布し、露光、現像、
エッチングしてからホトレジストを除去する。ガラス基
板が大きくなればなるほど真空装置も大型になりコスト
も急激に高くなる。さらに問題なのは基板が大きくなる
とスループットは低下する傾向があることです。このた
め、生産量を増加させるには、大きなクリーンルームを
作り装置の台数を増加させる方法が用いられた。投資コ
ストもランニングコストも非常に高いものになってき
た。従来のプロセスを採用していては、コストダウンに
限界があった。

【００４６】手段１，２，３，４，３３を用いることで
高価な真空装置を用いないで低抵抗な銅走査線を形成す
ることが可能となる。無電界メッキ処理には、バッチ処
理が可能でありスループットの大幅な改善ができる。レ
ジスト工程を用いないのでレジストのはくり工程が必要
なくなるので工程の大幅な短縮が可能となる。

【００４７】手段１，５，６，７，８，９，１０を用い
ることで従来最低でも５回必要となっていたホトリソ工
程が２回から３回で終了することになり大幅な工程短縮
が可能となり、大幅なコストダウンと生産性効率向上が
実現できる。量産工場のクリーンルーム面積も縮少化で
き、高価なレジストコーター、露光装置、現像装置、真
空スパッタリング装置が従来の半分以下ですむので初期
の投資コストも大幅に縮少できる。

【００４８】手段１１，１２，１３を用いることで薄膜
半導体トラジスタ素子の半導体層を従来の半分以下にす
ることができるようになるのでプラズマＣＶＤ装置の生
産効率を向上することができる。ｎ^＋層とリンの拡散し
た半導体層を酸化する速度は酸素プラズマ中に紫外光を
強く照射することで大幅に大きくなる。従来酸化速度が
遅いために量産に用いられなかったが、手段１２，１３
を用いることで量産に用いることが可能となった。ｎ^＋
層をエッチングする場合には塩素系やフッ素系のガスを
用いなければならず排ガス処理装置のランニングコスト
も必要であったが、本プロセスと本装置を用いることで
ランニングコストの安いプロセスを実現できる。

【００４９】手段１４，１５，１６，１７，１８，３
４，３５を用いることで電子移動度の低いアモルファス
シリコンの特性を大幅に改善できる。表示面積を大きく
しても解像度が向上しなければ美しい映像を表現するこ
とはできない。従来のアモルファスシリコンのみを用い
た薄膜トランジスタでは走査線の本数は１２００本程度
が限界であったが、本発明の構造により２０００本程度
まで本数を増加させることが可能である。プロセスその
ものは従来のものとほとんど同じプロセスですみコスト
増加は非常にわずかなものにおさえることが可能であ
る。

【００５０】手段１９，２０を用いることで横電界方式
液晶生産工程のラビング処理不良を激減することができ
る。従来の横電界方式の薄膜トランジスタ素子基板は、
図２のようであり、バックライトの光が透過する領域
は、共通電極や画素電極よりもへこんでおり、ポリイミ
ド配向膜を塗布してラビング処理する場合、ラビングの
布の毛先きがあたりにくい構造となっていた。むりにラ
ビング密度をあげると配向膜がこすれて薄くなり膜はが
れが多発した。本発明の手段１９，２０を用いることで
バックライトの光が透過する領域の配向膜は、ラビング
されやすくなり膜はがれは発生しなくなり大幅な歩留り
を向上できる。

【００５１】手段２１，２２，２３，２８を用いること
で横電界方式液晶表示装置の信頼性を大幅に向上でき
る。従来の横電界方式液晶モードでは残像を防止するた
めに液晶そのものに抵抗をもたせていた。抵抗をさげる
ためにシアノ系の液晶をフッ素系の液晶にブレンドして
いた。シアノ系の液晶化合物は、加水分解しやすく温度
特性も悪るい。導光板タイプのバックライトユニットを
用いた場合ランプに近い領域と画面中央部での温度差が
大きく液晶セル内部での液晶の抵抗値が大きく異なる現
象が発生する。このため表示画面領域の周辺ムラが多発
しやすかった。本発明を用いると液晶組成物は信頼性に
実績のあるフッ素系の液晶だけを使用することができる
ようになるのでムラの発生は激減する。さらにアクティ
ブ基板とＣＦ基板をはりあわせたすきまに水分が侵入す
ると、シール周辺ムラが発生しやすくなるが、シールの
両側にポリイミド配向膜が印刷されていると水の浸入が
なくなり信頼性を向上できる。

【００５２】手段２４，２５，２６，２７を用いること
で横電界方式液晶表示装置の静電気に対する画像変化を
防止できる。従来の横電界方式液晶表示装置では、アク
ティブマトリックス基板やＣＦ基板の外側面に数１００
Åの透明導電膜を真空スパッタリング法を用いて形成し
ていた。この方式では、装置コストが高くスループット
も低くかった。本方式を用いることでコストの安い静電
気対策が可能となる。

【００５３】手段２９を用いることで、２枚の基板を合
着した後、合着ガラス基板をフッ酸溶液中に投入しても
フッ酸液は合着基板のすきまにしみこまない。本発明に
よってコストｕｐせずに合着ガラス基板を薄くエッチン
グすることが可能となる。４０インチの液晶パネルを作
ってもガラス板厚を全体で１ｍｍ以下にすることが可能
となり薄型軽量化を実現できる。

【００５４】手段３０，３１，３２，３３を用いること
でレジスト工程が必要なくなり、露光プロセス１回でカ
ラーフィルターを生産することが可能となる。生産工程
の大幅な短縮化・簡素化が可能となり小さなクリーンル
ームでも量産可能となり大幅なコストダウンを実現でき
る。

【００５５】

【実施例】〔実施例１〕図３は本発明の第１の実施例の
工程説明図である。ガラス基板の上に酸化チタン膜また
は酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜
を形成する。その上にパラジウムイオンを吸着させる。
走査線用のホトマスクを用いて紫外線を基板に照射す
る。パラジウムイオンを洗い流す。次に無電界メッキの
手法を用いてパラジウムの上に銅を成長させる。この工
程では酸化チタン膜や酸化亜鉛膜を用いているが、これ
らの膜は紫外線を当てると電子と正孔を作る光触媒効果
があり、紫外線が照射された所のパラジウムイオンだけ
が金属パラジウムに還元される。金属パラジウムは基板
に残り、パラジウムイオンは、洗い流される。残った金
属パラジウムを核として銅を析出させる。可視光に対し
て透明で紫外線に対して光触媒効果を持っている金属酸
化膜であれば酸化チタンや酸化亜鉛以外のものでも良
い。本発明ではパラジウムイオンを利用しているが、無
電界メッキの足場となるものであれば、なんでもよい。
金，ルテニウム，ロジウム，オスミウム，イリジウムプ
ラチナなどのイオンでも適用可能である。コスト的な点
からは銀，ルテニウム，パラジウムが低価格である。比
抵抗の点からは銀，金，ロジウム，イリジウムがすぐれ
ている。上記パラジウム金属を核として銅を析出させた
後、銅は酸化されやすいので銅の表面にＮｉメッキをほ
どこす。Ｎｉメッキは無電界メッキでもよいし電気メッ
キでもよい。本発明では走査線用のホトマスクを用い
て、紫外線を必要な部分に照射しているが、ホトマスク
を用いずにスポット状の紫外線を走査する方法でも必要
な部分に紫外線を照射して走査線を形成可能である。図
６７にあるようにはじめから印刷法を用いて走査線の形
状にパラジウムイオンを吸着させてからＨ_２プラズマ処
理などによりパラジウムイオンを金属パラジウムに還元
する。この後無電界メッキ法を用いて金属パラジウムの
上に銅を成長させる方法も可能である。無電界メッキで
成長させた金属が銅の場合、後の工程で酸化されやすい
ので銅の表面にＮｉメッキをほどこすとよい。

【００５６】手段１で用いられている走査配線の形成方
法は液晶ばかりでなくプラズマディスプレイパネルやＥ
Ｌ表示パネルの走査配線にも利用可能である。ガラス基
板ばかりでなくポリイミドテープを用いたＴＡＢやＣＳ
ＰやＢＧＡの銅配線、ガラスエポキシ基板を用いたプリ
ント回路基板の銅配線形成にも応用可能である。ＩＣの
銅配線用プロセスとしても利用できる。この場合バリヤ
層としてＴａもしくはＴａＮをスパッタリング法で堆積
した後、同じスパッタリング法でパラジウムを連続堆積
してから銅を無電界メッキする。電気メッキ法では表面
の形状によって膜厚ムラが発生しやすいが無電界メッキ
ではこのようなことは発生しない。深い穴の中に銅をう
めこむ場合にはバリヤ層のＴａやＴａＮをスパッタリン
グ法で堆積した後、パラジウムイオンを吸着させた後Ｈ
_２プラズマ処理による還元法を用いてパラジウムイオン
を還元してから無電界メッキにより銅を成長させ穴をう
めこむとよい。

【００５７】〔実施例２〕図４は、本発明の第２の実施
例の断面図である。ガラス基板全面に透明な光触媒膜▲
１９▼をコーティングしてあるが走査線を形成する領域
のみに光触媒膜を部分的にコーティングしてもよい。実
施例１で記載した方法を用いて走査線（ゲート電極）
と共通電極▲１８▼を形成した後、ゲート絶縁膜とア
モルファスシリコン半導体膜とｎ^＋アモルファスシリ
コン膜を局所的に部分堆積している。堆積後走査線端
子部は、金属電極が露出している。それから映像信号
配線と液晶駆動電極▲１７▼と走査線端子部接合金属
電極▲２５▼を同時に形成するために、金属膜をスパッ
タリング方式で堆積する。透過光量変調ホトマスク（図
５０……ホトマスク断面図）（図６０……ホトマスク平
面図）を用いてポジレジストを露光すると図６１のよう
な断面形状が得られる。本発明で用いた透過光量変調ホ
トマスクは、解像力の１／１０から１／５程度のパター
ンを用いて平均透過光量を調整しているが、アメリカの
キャニオンマテリアル社のＨＥＢＳ（Ｈｉｇｈ Ｅｎｅ
ｒｇｙ ＢｅａｍＳｅｎｓｉｔｉｖｅ）ガラスプレート
を用いても同様な透過光量変調ホトマスクを作成するこ
とが可能である。未露光部のポジレジスト膜厚▲６５▼
は１．２〜２．０μｍ程度であり、半透過光量領域の露
光領域のポジレジスト膜厚▲６６▼は、０．０５〜０．
２μｍ付近を利用する。図６２は、本発明で用いたプロ
セスフローの図である。ｎ^＋層の上の金属層はウェット
エッチングで加工して映像信号配線と液晶駆動用の画素
電極と端子部領域のみを残す。次にドライエッチングで
必要のない領域のｎ^＋層とノンドープ半導体層を除去す
る。それから薄膜トランジスタ素子のチャネル部分▲６
３▼の薄く残ったポジレジストをプラズマアッシング処
理により除去してから、チャネル部の金属層とｎ^＋層を
前と同じウェットエッチングとドライエッチングにより
除去する。次にホトレジストをはくりした後パッシベー
ション膜を局所的に部分堆積してアクティブ素子基板が
完成する。ホトマスクプロセスは全工程で２回だけであ
るが、ホトレジスト工程は１回だけしか用いていない。

【００５８】〔実施例３〕図５は本発明の第３の実施例
の断面図である。共通電極を走査線と同時に形成しない
で、一番最後にパッシベーション膜の上に形成するプロ
セスになっている。ホトマスクプロセスは、全工程で３
回である。ホトレジスト工程は２回だけである。

【００５９】〔実施例４〕図６は、本発明の第４の実施
例の断面図である。第２の実施例とほとんど同じである
が、パッシベーション膜を基板全面に堆積した後端子部
の部分をエッチングしてコンタクトホールを形成してい
る。ホトマスクプロセスは全工程で３回ある。ホトレジ
スト工程は２回だけである。

【００６０】〔実施例５〕図７は、本発明の第５の実施
例の断面図である。実施例１により走査線を形成後、
ゲート絶縁膜を局所的に部分堆積する。アモルファス
シリコン半導体層とｎ^＋アモルファスシリコン膜
は、基板全面に堆積する。次に金属膜を全面に堆積して
から、映像信号配線と、液晶駆動電極▲１７▼を同時
形成するために金属膜をウェットエッチングやドライエ
ッチングによりパターンニング加工した後金属膜がなく
なった領域のｎ^＋アモルファスシリコン膜も同様にエッ
チングして除去する。それから基板全面にパッシベーシ
ョン膜を堆積して、薄膜トランジスタ素子のチャネル部
と、映像信号配線と液晶駆動電極を分離させるために余
分な領域のパッシベーション膜とアモルファスシリコン
半導体膜を除去する。この時同時に端子部の電極を被覆
している余分なパッシベーション膜とアモルファスシリ
コン半導体膜も除去する。パッシベーション膜は、全面
堆積でなく局所的な部分堆積でもよい。

【００６１】〔実施例６〕図８は、本発明の第６の実施
例の断面図である。実施例５とほぼ同じ考え方のプロセ
スである。実施例１により走査線を形成後、ゲート絶
縁膜とアモルファスシリコン半導体層とｎ^＋アモル
ファスシリコン膜を局所的に部分堆積する。堆積後走
査線の端子部は金属電極が露出している。次に映像信
号配線と液晶駆動電極▲１７▼を同時に形成するため
に金属膜をスパッタリング法を用いて堆積する。金属膜
をウェットエッチングやドライエッチングを用いてパタ
ーンニング加工した後、金属膜がなくなった部分のｎ^＋
層も同様にドライエッチングにより除去する。それから
基板全面にパッシベーション膜を堆積して、薄膜トタン
ジスタ素子のチャネル部分と映像信号配線と液晶駆動電
極を分離させるために余分な領域のパッシベーション膜
とアモルファスシリコン半導体層を除去する。ホトマス
クプロセスは全工程で３回である。ホトレジスト工程は
２回だけである。

【００６２】〔実施例７〕図９は、本発明の第７の実施
例の断面図である。実施例１により走査線を形成後、
ゲート絶縁膜とアモルファスシリコン半導体層とｎ
^＋アモルファスシリコン膜を局所的に部分堆積する。
次に金属膜を基板全面に堆積し映像信号配線と液晶駆動
電極とをパターンニングする。金属の除去された部分の
ｎ^＋アモルファスシリコン膜とアモルファスシリコン半
導体層を除去してから、再度透明導電膜や金属膜を基板
全面に堆積する。次に映像信号配線と液晶駆動電極とを
電気的に分離するために、薄膜トランジスタ素子のチャ
ネル部分の最初の金属膜とｎ^＋アモルファスシリコン膜
を除去する。最後に局部的にパッシベーション膜を堆積
する。ホトマスクプロセスは全工程で３回である。ホト
レジスト工程は２回だけである。

【００６３】〔実施例８〕図１０，図１２，図５１は、
本発明の第８の実施例の断面図である。ガラス基板に光
触媒層をアクティブ素子側の片面側だけに形成したのが
図１０，図１２，であり図５１は、基板の両面に光触媒
層を形成している。実施例１により走査線と共通電極
▲１８▼を同時に形成した後、ゲート絶縁膜と、アモ
ルファスシリコン半導体膜とｎ^＋アモルファスシリコ
ン膜を局所的に部分堆積する。次にアモルファスシリ
コン半導体膜とｎ^＋アモルファスシリコン膜をパターン
ニングしてトランジスタのチャネル部分を形成する。そ
の後、金属膜を基板全面に堆積してから映像信号配線
と液晶駆動用画素電極▲１７▼をパターンニングする。
次にトランジスタのチャネル部分のｎ^＋層を除去してか
ら最後に局部的にパッシベーション膜を堆積する。図１
２の場合には、液晶駆動用画素電極▲１７▼の下にアモ
ルファスシリコン層が存在しているが、まったく同じプ
ロセスで作ることができる。ホトマスクプロセスは全工
程で３回である。ホトレジスト工程は２回だけである。

【００６４】〔実施例９〕図１１は、本発明の第９の実
施例の断面図である。実施例１により走査線を形成
後、ゲート絶縁膜とアモルファスシリコン半導体膜
とエッチングストッパー膜▲２６▼を局所的に部分堆積
する。堆積後走査線の端子部は、金属電極が露出して
いる。次にトランジスタのチャネル部を形成するための
領域だけにエッチングストッパー膜▲２６▼を残こし、
他の領域は、有効画素領域周辺半導体層以外のエッチン
グストッパー膜はすべて除去する。その後、オーミック
コンタクトをとるためにｎ^＋アモルファスシリコン膜ま
たは、ｎ^＋マイクロクリスタルシリコン層を局部的に堆
積する。イオンシャワードービングやイオンインプラン
テーションを有効画素領域と静電気対策用保護トランジ
スタ領域のみに実施することでもオーミックコンタクト
を得ることは、可能である。次に映像信号配線と液晶駆
動電極を形成するために金属膜を基板全面に堆積する。
映像信号配線と液晶駆動電極をパターンニングしてか
ら、よぶんなｎ^＋アモルファスシリコン膜とアモルファ
スシリコン半導体膜を除去する。最後にパッシベーショ
ン膜を局部的に堆積する。本工程では最後のパッシベー
ション膜は絶対に必要というわけではない。ホトマスク
プロセスは全工程で３回である。ホトレジスト工程は２
回だけである。

【００６５】〔実施例１０〕図１３，図１４，図１５，
図１６，図５２，図５３は、本発明の第１０の実施例の
回路モデルと回路の配置図と回路のパターンの平面図で
ある。静電気対策用の保護アクティブ素子▲３１▼は、
有効画素の２辺以上に形成されており、共通電極と映像
信号配線の接合領域と、共通電極と走査線の接合領域
は、ゲート絶縁膜の堆積領域外に存在しており、静電気
対策用の保護アクティブ素子と上記接合領域は、すべて
完全にパッシベーション膜により被覆されている。図５
２，図５３は、実施例８に記載したプロセスで形成した
静電気対策用保護アクティブ素子の平面図である。実施
例３，４，５，６，７に記載したプロセスでも同様な静
電気対策用保護アクティブ素子を形成することは可能で
ある。液晶画面が大型化すればするほど静電気の帯電エ
ネルギーは大きくなり量産ラインでの歩留りを大きく左
右する。ホトマスク工程とホトレジスト工程を削減して
も静電気対策用保護アクティブ素子を形成できなければ
高歩留りは確保できない。

【００６６】〔実施例１１〕図１７，図１８，図２５，
図５４は本発明の第１１の実施例の断面図である。ガラ
ス基板が大型化するにつれアモルファスシリコン半導体
を堆積するプラズマＣＶＤ装置の放電電極の表面面積に
対するアース側に接地された表面積が縮少する傾向にあ
りガラス基板の表面プラズマ電位が高くなる。このため
プラズマ窒化膜の膜質は向上するがアモルファスシリコ
ン半導体を堆積する時、プラズマ窒化膜の界面にダメー
ジを得えてしまう。このためガラス基板が大型化するに
つれ薄膜トランジスタ素子の特性が悪化する傾向にあっ
た。さらに表示画面が大型化するにつれ高精細化が要求
され、走査線の動作時間は１０μｓｅｃ以下になってき
ている。薄膜トランジスタの性能を向上するために本発
明では、ゲート絶縁膜とアモルファスシリコン半導体の
界面にポリシリコン半導体層を形成した。ポリシリコン
半導体層とアモルファスシリコン半導体層は真空をやぶ
らないで連続堆積する。ポリシリコン半導体層の膜厚は
３００Å〜５００Åもあれば十分である。

【００６７】〔実施例１２〕図１９，図２０，図２６，
図５５は、本発明の第１２の実施例の断面図である。実
施例１１と同様に薄膜トランジスタの性能を向上するた
めに本発明では、ゲート絶縁膜とアモルファスシリコン
半導体の界面にダイヤモンドライクカーボン層またはア
モルファスカーボン層とポリシリコン半導体層を形成し
ている。カーボン層とポリシリコン半導体層とアモルフ
ァスシリコン半導体層は、真空をやぶらずに三層連続堆
積する。カーボン層は数Å程度あれば十分な効果があ
り、電子移動度を大幅に向上できる。

【００６８】〔実施例１３〕図２１，図２２，図５６は
本発明の第１３の実施例の断面図である。実施例１１，
実施例１２では薄膜トランジスタのチャネル部分のｎ^＋
アモルファスシリコン膜をドライエッチングにより除去
していたが、この場合にはアモルファスシリコン半導体
膜▲３２▼は最低でも１０００Å程度の膜厚が必要であ
った。本発明の場合ポリシリコン半導体層が３００Å〜
５００Å程度あるのでアモルファスシリコン半導体膜▲
３２▼は５００Å程度あれば十分に満足できる特性が得
られる。ｎ^＋アモルファスシリコン膜またはｎ^＋マイク
ロクリスタルシリコン膜の膜厚はオーミックコンタクト
がとれれば５０Å〜１００Å程度で十分である。本発明
の場合ｎ^＋アモルファスシリコン膜やｎ^＋マイクロクリ
スタルシリコン膜をプラズマ酸化により絶縁膜化するプ
ロセスを用いている。

【００６９】〔実施例１４〕図２３，図２４，図５７は
本発明の第１４の実施例の断面図である。実施例１２と
同様にゲート絶縁膜とアモルファスシリコン半導体の界
面にダイヤモンドライクカーボン層またはアモルファス
カーボン層とポリシリコン半導体層を形成している。カ
ーボン層とポリシリコン半導体層とアモルファスシリコ
ン半導体膜は、真空をやぶらずに三層連続堆積する。カ
ーボン層は数Å程度あれば十分な効果がある。実施例１
３と同様に本発明の場合ｎ^＋層をエッチングせずにプラ
ズマ酸化するためにアモルファスシリコン半導体膜▲３
２▼は５００Å程度あれば十分である。

【００７０】〔実施例１５〕図２７，図５８は本発明の
第１５の実施例である。実施例１３，実施例１４のプロ
セスで使用するプラズマ酸化装置の断面図である。ｎ^＋
アモルファスシリコン膜やｎ^＋マイクロクリスタルシリ
コン膜は酸化されやすいがノンドープのアモルファスシ
リコン半導体膜▲３２▼は酸化速度が遅い。不純物のリ
ンの拡散層を完全に酸化しなければ実施例１３，実施例
１４の薄膜トランジスタ素子のリーク電流を低減できな
い。本発明の装置では、酸化速度をはやめるためにアク
ティブ素子基板に強力な紫外線を照射するためのランプ
▲３６▼を設置してある。紫外線照射の状態でプラズマ
酸化処理をおこなう。基板をのせているサセプターには
高周波電圧を印加している。メッシュ状のアース電極▲
３９▼の開口部から紫外線が透過できるようにする場合
と、スダレ状の電極に交流電圧を印加できるようにし、
スダレ状の電極の開口部から紫外線を透過する場合とが
ある。

【００７１】〔実施例１６〕図２９，図３０，図３１，
図６６は、本発明の第１６の実施例の断面図である。従
来の構造は図２８にあるように光の透過する領域の配向
膜は、共通電極▲１８▼や液晶駆動電極▲１７▼の上に
塗布された配向膜よりもくぼんだ位置にある。このため
にラビング布でラビング処理をした時に布の毛先きが十
分に光の透過する領域の配向膜にあたらない。横電界方
式の液晶モードでは従来構造の場合、ラビング密度が十
分にはいらない場合が生じやすい。さらに、横電界方式
のアクティブ素子基板は、プラズマ窒化膜で有効画素領
域が被覆されているために配向膜との接着力が非常に弱
いため、ラビング強度をあげると配向膜がはがれやすく
配向不良が多発しやすかった。本発明の場合、従来構造
とは逆に光の透過する領域の配向膜の位置が共通電極▲
１８▼や液晶駆動電極▲１７▼の上に塗布された配向膜
よりもとび出た位置にある。このためラビング処理の時
ラビング布の毛先きが配向膜にあたりやすいので十分な
ラビング密度が得られ液晶分子の安定した配向が得られ
る。図２９では共通電極を形成した後、透明平坦化絶縁
膜▲４４▼を光が透過する領域に形成している。図３０
ではパッシベーション膜を堆積後透明平坦化絶縁膜▲４
５▼を光が透過する領域に形成している。図３１では、
共通電極▲１８▼を形成する前にガラス基板をエッチン
グして光が透過する領域がとび出た構造になるようにし
ている。プロセス的には図３０の場合ネガタイプの透明
レジストを有効画素領域に塗布し、裏面から紫外光を照
射することで精度よくこの構造を再現できる。図６６に
あるように共通電極▲１８▼と液晶駆動電極▲１７▼の
電極エッジ部から電極の内部への透明平坦化絶縁膜▲４
５▼のオーバーラップ幅▲７３▼，▲７４▼は、裏面露
光の光の方向を制御することで０．１μｍから３μｍ程
度まで自由にコントロール可能である。本発明のように
電極エッジ部を被覆することで電極エッジ部の電界集中
を緩和できるのでディスクリネーションの発生を防止で
きる。

【００７２】〔実施例１７〕図６８，図７０，図７２，
図７４は、本発明の第１７の実施例である。アルミニウ
ム合金ゲート金属▲７６▼を陽極酸化処理してアルミニ
ウムの陽極酸化膜▲７７▼を形成した後、プラズマ窒化
膜▲７８▼を堆積する。その後アモルファスカーボン膜
またはダイヤモンドライクカーボン膜を堆積してからア
モルファスシリコン半導体膜▲３２▼とｎ^＋アモルファ
スシリコン膜を堆積している。カーボン膜はアモルフ
ァスシリコン膜が存在している領域のみに残こし、アモ
ルファスシリコン膜のない領域にはカーボン膜▲３４▼
は残らないようにする。カーボン膜▲３４▼がアモルフ
ァスシリコン膜以外の領域に残る場合、映像信号配線の
はくり断線が多発しやすくなるからである。カーボン膜
は数Å程度あれば、界面準位低減の効果があり薄膜トラ
ンジスタ素子の電子移動度を大幅に向上できる。

【００７３】〔実施例１８〕図６９，図７１，図７３，
図７５は、本発明の第１８の実施例である。走査線の
上にプラズマ窒化膜▲７８▼を堆積した後、シリコン酸
化膜を堆積する。その後アモルファスカーボン膜または
ダイヤモンドライクカーボン膜を堆積してからアモルフ
ァスシリコン半導体膜▲３２▼とｎ^＋アモルファスシリ
コン膜を堆積する。カーボン膜は数Å程度あれば、十分
に電子移動度を向上できる。実施例１７と同様に薄膜ト
ランジスタのアモルファスシリコン膜が存在する領域の
みにカーボン膜を残すようにする。実施例１７，実施例
１８ともに実施例１２と同様にカーボン膜▲３４▼とア
モルファスシリコン半導体膜▲３２▼とｎ^＋アモルファ
スシリコン膜は、真空をやぶらずに連続堆積すること
が薄膜トランジスタ特性向上に重要である。実施例１
７，実施例１８ともにカーボン膜は界面準位密度低減効
果がある。カーボン膜はゲート絶縁膜として作用してお
り実施例１７，実施例１８ではゲート絶縁膜は３層構造
となり走査線と映像信号配線のショートを大幅に低減で
きる。

【００７４】〔実施例１９〕図３２，図５１は本発明の
第１９の実施例である。カラーフィルター用ガラス基板
▲５１▼や薄膜トランジスタ素子用ガラス基板の基板
の両面に透明高抵抗膜がコートされている。この膜は静
電気帯電防止の効果がありシート抵抗値が１０^８Ω／□
から１０^１３Ω／□の範囲にあればよい。酸化チタン、
酸化タンタル、酸化ジルコニウム、酸化インジウム，酸
化スズなどの複合金属酸化膜から形成されている。両面
形成の場合ディッピング法により塗布後、焼成すること
で硬い膜が得られる。片面形成の場合には、スピンコー
ト法やフレキソ印刷法で塗布した後焼成する。

【００７５】〔実施例２０〕図３３，図３４，図３６
は、本発明の第２０の実施例の断面図と平面図である。
従来の配向膜塗布形状は図３５にあるようにメインシー
ルライン▲５５▼の外側には配向膜は塗布されていな
い。本発明の配向膜塗布形状は、図３４にあるようにメ
インシールライン▲５５▼の両側に配向膜を塗布してい
る。ＬＣＤセルに分離した時の断面図が図３３である。
ガラスの切断した端部まで配向膜が存在するために液晶
注入して注入口を封止した後の洗浄プロセスで洗浄液が
ＬＣＤセルのすき間に浸入することを防止できる。この
ためシール周辺からの水分の浸入が減少し、シール周辺
ムラの発生が防止できる。横電界方式液晶モードでは液
晶化合物としてシアノ系の液晶が混入されているために
ＬＣＤセル内部に水分が浸入するとシアノ系の液晶が加
水分解して液晶の特性変化が生じやすかった。本発明に
よりこの問題を大幅に改善できる。

【００７６】〔実施例２１〕図３８，図７７は本発明の
第２１の実施例の平面図と断面図である。従来の配向膜
の印刷パターンは図３７のように有効画素領域のみにポ
リイミド配向膜を塗布していた。この場合には、カラー
フィルター基板とアクティブ素子基板を合着した状態で
フッ酸水溶液中でガラス基板をエッチングすると毛管現
象により合着したすきまにフッ酸水溶液がしみこんでし
まう。図３８のような配向膜パターンで基板周辺をかこ
ってしまうと合着した時に図７７のような断面形状とな
る。実施例２０の図３３と同じような構造となり配向膜
によってフッ酸水溶液は、はじかれてしまいガラス基板
のすきまにしみこむことができなくなる。本発明のよう
に水溶液のしみこみを配向膜の形状で防止するシーリン
グ方法は信頼性が高く設計の自由度が大きい。ガラス基
板の周辺全周を配向膜で塗布できない場合には、図７８
のように配向膜の塗布してない部分にメインシール接着
材を用いてシールすることで十分なシール効果が得られ
る。

【００７７】〔実施例２２〕図３９，図４４，図４５，
図４６，図４７，図４８図４９，図５０は本発明で用い
る高分子型帯電防止剤の構造式である。従来は、非イオ
ン性の界面活性剤型帯電防止剤が用いられていたが、分
子量が小さく、耐熱性が悪るく、分解しやすかった。ラ
ビング後の洗浄時に配向膜中から脱落しやすく、洗浄後
の乾燥に注意をはらわないとムラの発生の原因となって
いた。本発明では高分子型帯電防止材料（ポリエチレン
オキシド，ポリエーテルエステルアミド，ポリエーテル
アミドイミド，エチレンオキシド−エピフロヒドリン共
重合体，ポリエチレングリコールメタクリレート共重合
体，カルボベタイングラフト共重合体，ボロンエステル
高分子電荷移動型結合体）をポリアミック酸タイプの配
向膜やポリイミドタイプの配向膜にブレンドすることで
配向膜のシート抵抗値を１×１０^１２Ω／□から１×１
０^１４Ω／□の範囲でコントロール可能である。本発明
の配向膜を用いることで横電界方式の液晶モードに用い
る液晶はすべてフッ素系の液晶だけでも残像の問題が発
生しなくなり、ＬＣＤセルの信頼性が大幅に向上する。
図４０，図４１，図４２，図４３にあるように主鎖中に
ボロンエステル類を持つジアミン化合物とテトラカルボ
ン酸化合物を原料とするポリアミック酸をポリアミック
酸タイプの配向膜やポリイミドタイプの配向膜にブレン
ドすることでも同様な効果が得られる。ポリエーテル類
やベタイン類を用いても同様な効果が得られる。

【００７８】〔実施例２３〕図７６は、本発明の第２３
の実施例の断面図である。実施例２２で用いた高分子帯
電防止剤を偏光板の接着材に混入することで接着材のシ
ート抵抗値を１×１０^７Ω／□から１×１０^１２Ω／□
の範囲に設定している。本発明の偏光板を用いれば、偏
光板はりつけ時の静電気トラブルが減少し歩留りが向上
する。さらに偏光板の表面に酸化チタン層とダイヤモン
ドライクカーボン層▲８０▼をもうけることできずのつ
きにくい偏光板を作ることができる。

【００７９】〔実施例２４〕図６３は、本発明の第２４
の実施例の工程説明図である。ガラス基板▲５１▼の上
に酸化チタン膜、または酸化亜鉛膜または酸化チタンと
酸化亜鉛の複合酸化膜を形成する。カラーフィルターの
ブラックマスク用ホトマスクを用いて紫外線を照射す
る。この場合ブラックマスクの形成される部分には紫外
線を照射しない。次に紫外線の照射された領域に水を吸
着させる。それから水の吸着していない領域に黒インク
を塗布してから基板を加熱し黒インクを硬化させる。次
にＲ，Ｇ，Ｂ三色のカラーフィルターをインクジェット
法やフレキソ印刷法を用いて形成する。図６５は本工程
により作られたカラーフィルター基板の断面図である。

【００８０】〔実施例２５〕図６４は、本発明の第２５
の実施例の工程説明図である。ガラス基板▲５１▼の上
に酸化チタン膜または酸化亜鉛膜または、酸化チタンと
酸化亜鉛の複合酸化膜▲１９▼を形成する。その上にシ
リコン系またはフッ素系のはっすい処理層▲７０▼を形
成する。ブラックマスク用のホトマスクを用いて紫外線
を照射する。この場合ブラックマスクの形成される部分
のみに紫外線を照射する。次に紫外線の照射された領域
に黒色インクを塗布し、加熱して黒インクを硬化させ
る。それからシリコン系またはフッ素系のはっすい処理
層▲７０▼を紫外線を全面照射することでとりのぞく。
次にＲ，Ｇ，Ｂ三色のカラーフィルターをインクジェッ
ト法やフレキソ印刷法を用いて形成する。完成したカラ
ーフィルターは実施例２４と同じく図６５の断面構造を
している。実施例２４，実施例２５で使用している金属
酸化膜（光触媒膜）の膜厚は０．１μｍから１０μｍ程
度あれば良い。実施例２４，実施例２５の工程を用いる
とホトレジスト工程をまったく使用しないカラーフィル
ター工程を作ることができる。製造工程の大幅な短縮化
が可能となりコストの安い大型画面のカラーフィルター
を作ることができる。

【００８１】

【発明の効果】本発明によれば、アクティブ素子基板の
全工程でホトマスク工程の回数を２回から３回程度まで
大幅に低減可能となる。さらにホトレジスト工程は１回
から２回程度までに減少できるのでクリーンルームの面
積を減少でき、露光装置や洗浄装置、レジスト関連装置
やクリーン保管庫の数を大幅に低減できる。初期投資の
金額も大幅に低減でき、工場のランニングコストも大幅
に改善できる。工程が短縮化できるので、品質管理もし
やすく量産工場の運営人員数も大幅に減少できる。生産
効率も大幅に向上しコストの安いアクティブ素子が作れ
る。横電界方式の液晶モードで一番問題となっていた配
向処理のしにくさや残像問題も本発明により解決され
た。信頼性の高いフッ素系の液晶だけを使用できるので
バックライトの熱による経時変化も生じなくなりＬＣＤ
モジュール全体の信頼性が向上する。本発明のカラーフ
ィルター基板はホトレジスト工程はまったくなくホトマ
スクによるパターン焼きつけの工程が一回だけですむの
で、従来の顔料レジストを用いたカラーフィルター工程
とくらべると大幅な工程短縮化がはかれる。生産コスト
も大幅に低減できる。本発明の薄膜トランジスタ素子を
用いることで従来のアモルファスシリコントランジスタ
にくらべて電子移動度を大幅に改善できる。さらに抵抗
の低い銅をゲート金属に用いることで走査信号波形の歪
をおさえることができ、大型高精細広視野角の液晶パネ
ルを低コストで実現できる。

【図面の簡単な説明】

【図１】従来の縦電界方式薄膜半導体基板の単位画素の
断面図

【図２】従来の横電界方式薄膜半導体基板の単位画素の
断面図

【図３】本発明の無電界メッキ法を用いたレジスト不要
走査線形成プロセスフロー図

【図４】本発明の横電界方式薄膜半導体基板の単位画素
の断面図

【図５】本発明の横電界方式薄膜半導体基板の単位画素
の断面図

【図６】本発明の横電界方式薄膜半導体基板の単位画素
の断面図

【図７】本発明の横電界方式薄膜半導体基板の単位画素
の断面図

【図８】本発明の横電界方式薄膜半導体基板の単位画素
の断面図

【図９】本発明の横電界方式薄膜半導体基板の単位画素
の断面図

【図１０】本発明の横電界方式薄膜半導体基板の単位画
素の断面図

【図１１】本発明の横電界方式薄膜半導体基板の単位画
素の断面図

【図１２】本発明の横電界方式薄膜半導体基板の単位画
素の断面図

【図１３】本発明で使用した静電気対策用保護回路図

【図１４】静電気対策用保護回路図

【図１５】本発明の薄膜半導体素子基板の平面図

【図１６】本発明の薄膜半導体素子基板の平面図

【図１７】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図１８】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図１９】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図２０】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図２１】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図２２】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図２３】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図２４】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図２５】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図２６】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図２７】本発明の紫外光アシスト・プラズマ酸化装置

【図２８】従来の横電界方式液晶表示画素電極の断面図

【図２９】本発明の横電界方式液晶表示画素電極の断面
図

【図３０】本発明の横電界方式液晶表示画素電極の断面
図

【図３１】本発明の横電界方式液晶表示画素電極の断面
図

【図３２】本発明の横電界方式液晶表示用カラーフィル
ター基板の断面図

【図３３】本発明の液晶セルの断面図

【図３４】本発明の配向膜塗布パターンの平面図

【図３５】従来の液晶セルの注入口付近の平面図

【図３６】本発明の液晶セルの注入口付近の平面図

【図３７】従来の配向膜塗布パターンの平面図

【図３８】本発明の配向膜塗布パターンの平面図

【図３９】ボロン高分子化合物の構造式

【図４０】ボロンを含むジアミン化合物の構造式

【図４１】ボロンを含むジアミン化合物の構造式

【図４２】ボロンを含むジアミン化合物の構造式

【図４３】ボロンを含むジアミン化合物の構造式

【図４４】高分子型帯電防止剤（ポリエチレンオキシ
ド）

【図４５】高分子型帯電防止剤（ポリエーテルエステル
アミド）

【図４６】高分子型帯電防止剤（ポリエーテルアミドイ
ミド）

【図４７】高分子型帯電防止剤（エチレンオキシド−エ
ピフロヒドリン共重合体）

【図４８】高分子型帯電防止剤（メトキシポリエチレン
グリコール（メタ）アクリレート共重合体）

【図４９】高分子型帯電防止剤（カルボベタイングラフ
ト共重合体）

【図５０】高分子型帯電防止剤（高分子電荷移動型結合
体）

【図５１】本発明の横電界方式液晶表示用薄膜トランジ
スタ素子基板の断面図

【図５２】本発明の静電気対策用保護トランジスタ素子
の平面図

【図５３】本発明の静電気対策用保護トランジスタ素子
の平面図

【図５４】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図５５】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図５６】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図５７】本発明の高移動度低リーク電流薄膜トランジ
スタ素子の断面図

【図５８】本発明の紫外光アシストプラズマ酸化装置

【図５９】本発明の透過光量調整ホトマスクの断面図

【図６０】本発明の透過光量調整ホトマスクの平面図

【図６１】本発明の透過光量調整ホトマスクを用いて露
光・現像処理したポジレジストの断面図。

【図６２】本発明の透過光量調整ホトマスクを用いた薄
膜トランジスタ素子のプロセスフロー。

【図６３】本発明のブラックマスクパターン形成のプロ
セスフロー。

【図６４】本発明のブラックマスクパターン形成のプロ
セスフロー。

【図６５】本発明のブラックマスクパターン形成法を用
いたカラーフィルターの断面図

【図６６】本発明の横電界方式液晶表示画素電極と共通
電極と平坦化膜のオーバーラップ部分の断面図

【図６７】本発明の無電界メッキ法を用いたレジスト不
要走査線形成プロセスフロー図

【図６８】本発明の高性能薄膜トランジスタ素子の断面
図

【図６９】本発明の高性能薄膜トランジスタ素子の断面
図

【図７０】本発明の高性能薄膜トランジスタ素子の断面
図

【図７１】本発明の高性能薄膜トランジスタ素子の断面
図

【図７２】本発明の高性能薄膜トランジスタ素子の断面
図

【図７３】本発明の高性能薄膜トランジスタ素子の断面
図

【図７４】本発明の高性能薄膜トランジスタ素子の断面
図

【図７５】本発明の高性能薄膜トランジスタ素子の断面
図

【図７６】本発明の偏光板の断面構造図

【図７７】本発明のカラーフィルター基板とアクティブ
素子基板のセル合着断面図

【図７８】本発明の配向膜塗布パターンの平面図とフッ
酸水溶液しみこみ防止シール接着材のパターン図

【符号の説明】

１……ガラス基板 ２……走査線（ゲート電極） ３……走査線端子部 ４……ゲート絶縁膜 ５……薄膜半導体層（ノンドープ層） ６……リンをドープしたｎ^＋半導体層 ７……映像信号配線 ８……ドレイン電極 ９……映像信号配線端子部 １０……画素電極コンタクト・ホール １１……走査線端子部コンタクトホール １２……映像信号配線コンタクトホール １３……走査線端子部駆動ＩＣ接合電極（透明電極） １４……画素電極（透明電極） １５……映像信号配線端子部駆動ＩＣ接合電極（透明電
極） １６……パッシベーション膜 １７……横電界方式液晶駆動電極（画素電極） １８……横電界方式共通電極 １９……透明光触媒膜 ２０……パラジウムイオン吸着層 ２１……紫外光 ２２……金属パラジウム膜 ２３……銅メッキ膜 ２４……ニッケルメッキ膜 ２５……走査線端子部駆動ＩＣ接合電極（金属電極） ２６……エッチングストッパー絶縁膜 ２７……有効画素領域周辺共通電極 ２８……共通電極端子部 ２９……ゲート絶縁膜局所堆積領域 ３０……パッシベーション膜局所堆積領域 ３１……静電気対策用保護アクティブ素子 ３２……アモルファスシリコン層 ３３……ポリシリコン層 ３４……アモルファスカーボン層またはダイヤモンドラ
イクカーボン層 ３５……ｎ^＋−ａ−ｓｉ層が酸化され絶縁膜化した層 ３６……紫外線ランプ ３７……紫外線反射ミラー ３８……石英窓ガラス ３９……ワイヤーメッシュ電極 ４０……アクティブマトリックス基板 ４１……サセプター電極 ４２……Ｒｆ高周波電源 ４３……配向膜 ４４……透明平坦化絶縁膜 ４５……透明ネガ型ホト平坦化膜 ４６……ガラス基板エッチング領域 ４７……静電気帯電防止用オーバーコート膜 ４８……樹脂ＢＭ（ブラックマスク） ４９……カラーフィルター層 ５０……透明オーバーコート膜 ５１……カラーフィルター用ガラス基板 ５２……ＬＣＤセル・有効画面内部の配向膜 ５３……ＬＣＤセル・有効画面外部の配向膜 ５４……メインシール材 ５５……メインシールライン ５６……液晶注入口封止材 ５７……ガラスエッチング液侵入防止用配向膜 ５８……横方向放電用ワイヤー電極 ５９……ホトマスク用石英ガラス基板 ６０……半透過ホトマスク領域 ６１……ホトマスク金属（ＣｒまたはＭｏ） ６２……映像信号配線ホトマスク完全遮断領域 ６３……トランジスタ・チャネル部半透過領域 ６４……ドレイン電極ホトマスク完全遮断領域 ６５……ポジレジストＵＶ露光完全遮断領域の現像後の
膜厚 ６６……ポジレジストＵＶ露光半透過領域の現像後の膜
厚 ６７……ポジレジスト ６８……浸し水 ６９……黒色インク ７０……インク反発処理層 ７１……オーバーコート膜 ７２……カラーフィルター層 ７３……共通電極と平坦化膜のオーバーラップ長 ７４……画素電極と平坦化膜のオーバーラップ長 ７５……印刷されたパラジウムイオン層 ７６……アルミニウム合金走査線 ７７……アルミニウム陽極酸化膜 ７８……ゲート絶縁膜（プラズマＣＶＤシリコン窒化
膜） ７９……ゲート絶縁膜（シリコン酸化膜） ８０……ダイヤモンドライクカーボン層 ８１……ベースフィルム ８２……偏光層 ８３……静電気対策用透明抵抗接着材層 ８４……酸化チタン膜 ８５……フッ酸水溶液しみこみ防止シール接着材（ＬＣ
セルメインシール材と同じ材料）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｍ ５Ｆ１１０ 29/786 29/78 ６１２Ｃ Ｆターム(参考） 2H091 FB02 FC23 FC26 FC27 GA13 HA07 LA07 LA12 LA15 LA19 2H092 HA20 JA24 JA34 JA47 JB22 JB31 JB52 JB57 KA05 KB24 MA05 MA08 MA09 MA14 MA15 MA17 MA18 MA19 NA01 NA14 NA27 NA29 PA01 PA08 QA07 4M104 BB04 BB07 BB08 DD21 DD52 DD53 GG20 5C094 AA12 AA14 AA21 AA33 AA43 AA44 AA53 BA03 BA43 CA19 CA24 DA13 DB04 EA04 EA05 EB02 ED03 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 JA05 JA08 5F033 HH07 HH08 HH11 HH14 HH21 HH32 MM08 MM15 PP27 PP28 RR03 RR04 SS26 VV06 VV15 WW00 WW02 5F110 AA01 AA16 CC07 DD02 DD12 DD17 EE03 FF02 FF03 FF09 FF24 FF30 GG02 GG15 GG45 HK09 HK25 QQ10

Claims (37)

【特許請求の範囲】
1. 【請求項１】少なくとも一方が透明な一対の基板と、前
   記基板間に、はさまれた液晶組成物層と、前記基板のい
   ずれか一方の基板の向き合った表面にマトリックス状に
   配置された複数の走査線と映像信号配線、および画素電
   極およびアクティブ素子を備えた液晶表示装置におい
   て、前記走査線を形成するプロセスとして次の行程を用
   いることを特徴とする製造方法。 ｉ）基板の上に酸化チタン膜または酸化亜鉛膜または酸
   化チタンと酸化亜鉛の複合酸化膜を形成する。 ｉｉ）その上にパラジウムイオンまたは銀イオンまたは
   ルテニウムイオンを吸着する。 ｉｉｉ）走査線用のホトマスクを用いて紫外線を照射す
   る。 ｉｖ）紫外線の照射されなかった領域の金属イオンを洗
   い流す。 ｖ）走査線の形状に還元された金属を足場として無電界
   メッキ法を用いて銅または、銀またはルテニウムを成長
   させる。
2. 【請求項２】請求項１に記載の走査線を形成するプロセ
   スにおいて、無電界メッキ法を用いて銅または銀または
   ルテニウムを成長させた後、その表面に無電界Ｎｉメッ
   キまたは、電界Ｎｉメッキをすることを特徴とする製造
   方法。
3. 【請求項３】請求項１に記載の走査線を形成するプロセ
   スにおいて、無電界メッキ法を用いてパラジウムの上に
   銅または銀または、ルテニウムを成長させる時、それら
   の成長させる膜の厚みを２ミクロンメートル以下にした
   ことを特徴とする液晶表示装置
4. 【請求項４】請求項１に記載の走査線を形成するプロセ
   スにおいて、ガラス基板の上に形成する金属酸化物の成
   分として酸化チタンのほかに、酸化インジウム，酸化ス
   ズ，酸化シリコン，酸化アルミニウム，酸化ジルコニウ
   ム，酸化マグネシウム，酸化タンタルなどの可視光を透
   過する金属酸化物が２種類以上ふくまれている複合金属
   酸化膜を用いることを特徴とする液晶表示装置。
5. 【請求項５】請求項１に記載の製造方法を用いた後、前
   記アクティブ素子のゲート絶縁膜と半導体層とパッシベ
   ーション保護膜層を基板上に堆積する時、有効画素領域
   を含む局部のみに、部分的に堆積し、かつ共通電極と前
   記走査線を連結している静電気対策用保護アクティブ素
   子と、前記共通電極と前記映像信号配線を連結している
   静電気対策用保護アクティブ素子の両方を、パッシベー
   ション膜によって完全に被覆することを特徴とする製造
   方法。
6. 【請求項６】請求項１，５に関して映像信号配線と画素
   電極を連結する薄膜トランジスタ素子のチャネル部分の
   ホトマスク透過光量を変調し、ホトレジスト現象後に薄
   膜トランジスタ素子のチャネル部分のホトレジスト膜厚
   を薄くする製造方法を用いることで、映像信号配線と画
   素電極を同時分離形成し、チャネル部のｎ^＋層も除去す
   る。この工程と走査線を形成するホトマスク工程をふく
   め、全工程を２回のホトマスク工程で完了し、ホトレジ
   スト工程は、映像信号配線と画素電極を形成する時の１
   回だけしか用いないことを特徴とする横電界方式液晶表
   示装置の製造方法。
7. 【請求項７】請求項１，５に関して、映像信号配線と画
   素電極を同時に形成した後表面に露出したｎ^＋層を除去
   した後パッシベーション膜を基板全面または有効画素領
   域を含む局部のみに、部分的に堆積する。その後薄膜ト
   ランジスタのチャネル部と映像信号配線ならびに画素電
   極を形成するために、余分なパッシベーション膜と半導
   体層を除去することを特徴とする横電界方式液晶表示装
   置の製造方法。
8. 【請求項８】請求項１，５に関して、ゲート絶縁膜と半
   導体層を有効画素領域を含む局部のみに堆積した後、薄
   膜トランジスタ素子の半導体部分をパターンニングす
   る。その後映像信号配線と画素電極を同時に形成してか
   ら薄膜トランジスタのチャネル部分のｎ^＋層を除去す
   る。それからパッシベーション膜を有効画素領域を含む
   局部のみに堆積することを特徴とする横電界方式液晶表
   示装置の製造方法。
9. 【請求項９】請求項１，５に関して映像信号配線と画素
   電極を同時に形成した後、透明導電膜を堆積し、映像信
   号配線と画素電極を分離形成する時に薄膜トランジスタ
   部のチャネル部分の金属膜とｎ^＋層を除去する。その
   後、パッシベーション膜を有効画素領域を含む局部のみ
   に部分的に堆積することを特徴とする横電界方式液晶表
   示装置の製造方法。
10. 【請求項１０】請求項１，５に関して、ゲート絶縁膜を
    有効画素領域を含む局部のみに部分的に堆積した後、半
    導体層とエッチングストッパー層は、基板全面か、また
    は、有効画素領域を含む、局部のみに、部分的に堆積
    し、オーミックコンタクトをとるためのｎ^＋層は、イオ
    ン注入する場合には、有効画素領域を含む局部のみに部
    分的に注入する。ｎ^＋層をプラズマＣＶＤ法で堆積する
    場合には、基板全面、または有効画素領域を含む局部の
    みに部分的に堆積する。そして映像信号配線と画素電極
    を同時に形成する時余分なｎ^＋層と半導体層を同時に両
    方とも除去した後、パッシベーション膜を有効画素領域
    を含む局部のみに部分的に堆積することを特徴とする横
    電界方式液晶表示装置の製造方法。
11. 【請求項１１】請求項６，７，８，９に関するプロセス
    において、ｎ^＋層を除去するのではなく、ｎ^＋層を酸化
    して絶縁膜化することを特徴とする横電界方式液晶表示
    装置の製造方法。
12. 【請求項１２】ガラス基板をのせるサセプターと前記サ
    セプターに平行に対向しているメッシュ電極またはハニ
    カム電極から構成されるプラズマ発生装置において、サ
    セプター電極に高周波電圧が印加され、接地されている
    メッシュ電極またはハニカム電極とのあいだで酸素プラ
    ズマ放電を発生させている時に、石英ガラス窓をかいし
    て大気中側に設置されている紫外光ランプからガラス基
    板に紫外光を照射することを特徴とするプラズマ酸化装
    置。
13. 【請求項１３】ガラス基板をのせるサセプターと前記サ
    セプターに平行に対向している複数のワイヤー電極また
    は、複数の棒状電極または、複数の短冊状電極から構成
    されるプラズマ発生装置において、複数のワイヤー電極
    または複数の棒状電極または複数の短冊状電極にはそれ
    ぞれ互いに位相の異なる高周波電圧が印加されサセプタ
    ーに対して水平な横方向放電が生じ、この横方向放電時
    に、石英ガラス窓をかいして大気中に設置されている紫
    外光ランプからガラス基板に紫外光を照射することを特
    徴とするプラズマ酸化装置。
14. 【請求項１４】少なくとも一方が透明な一対の基板と、
    前記基板間にはさまれた液晶組成物層と、前記基板のい
    ずれか一方の基板の向き合った表面に、マトリックス状
    に配置された複数の走査線と映像信号配線、および画素
    電極および、アクティブ素子を備えた液晶表示装置にお
    いて、前記アクティブ素子のゲート絶縁膜にプラズマシ
    リコン窒化膜とダイヤモンドライクカーボン膜の２層膜
    または、プラズマシリコン窒化膜とアモルファスカーボ
    ン膜の２層膜または、シリコン酸化膜とダイヤモンドラ
    イクカーボン膜の２層膜またはシリコン酸化膜とアモル
    ファスカーボン膜の２層を用いたことを特徴とする液晶
    表示装置。
15. 【請求項１５】少なくとも一方が透明な一対の基板と、
    前記基板間にはさまれた液晶組成物層と、前記基板のい
    ずれか一方の基板の向き合った表面に、マトリックス状
    に配置された複数の走査線と映像信号配線、および画素
    電極およびアクティブ素子を備えた液晶表示装置におい
    て、前記アクティブ素子のゲート絶縁膜にアルミニウム
    の陽極酸化膜とプラズマシリコン窒化膜とダイヤモンド
    ライクカーボン膜の３層膜またはアルミニウムの陽極酸
    化膜とプラズマシリコン窒化膜とアモルファスカーボン
    膜の３層膜または、プラズマシリコン窒化膜とシリコン
    酸化膜とダイヤモンドライクカーボン膜の３層膜また
    は、プラズマシリコン窒化膜とシリコン酸化膜とアモル
    ファスカーボン膜の３層膜を用いたことを特徴とする液
    晶表示装置。
16. 【請求項１６】少なくとも一方が透明な一対の基板と前
    記基板間にはさまれた液晶組成物層と、前記基板のいず
    れか一方の基板の向き合った表面に、マトリックス状に
    配置された複数の走査線と映像信号配線、および画素電
    極および薄膜半導体素子を備えた液晶表示装置において
    前記薄膜半導体素子の半導体層がポリシリコン層とアモ
    ルファスシリコン層とｎ^＋アモルファスシリコン層の３
    層またはポリシリコン層とアモルファスシリコン層とｎ
    ^＋マイクロクリスタルシリコン層の３層または、アモル
    ファス炭化シリコン層とアモルファスシリコン層とｎ^＋
    アモルファスシリコン層の３層またはアモルファス炭化
    シリコン層とアモルファスシリコン層とｎ^＋マイクロク
    リスタルシリコン層の３層から構成されていることを特
    徴とする液晶表示装置。
17. 【請求項１７】請求項１４または請求項１５に記載のア
    クティブ素子において、ダイヤモンドライクカーボン層
    とポリシリコン層とアモルファスシリコン層とｎ^＋アモ
    ルファスシリコン層の４層、または、アモルファスカー
    ボン層とポリシリコン層とアモルファス・シリコン層と
    ｎ^＋アモルファス・シリコン層の４層をそれぞれの界面
    を大気中にさらさずに、連続成膜することを特徴とする
    製造方法。
18. 【請求項１８】請求項１４または請求項１５に記載のア
    クティブ素子において、ダイヤモンドライクカーボン層
    または、アモルファスカーボン層の膜厚が２オングスト
    ロームから２０００オングストロームの膜厚であること
    を特徴とする液晶表示装置。
19. 【請求項１９】少なくとも一方が透明な一対の基板と、
    前記基板間にはさまれた液晶組成物層と、前記基板のい
    ずれか一方の基板の向き合った表面に、マトリックス状
    に配置された複数の走査線と映像信号配線、および共通
    電極と対をなす画素電極と、前記画素電極、前記走査線
    および前記映像信号配線に接続されたアクティブ素子を
    備えた液晶表示装置において前記共通電極と、共通電極
    と対をなす画素電極の両方の電極の上に形成された配向
    膜の高さよりも、両方の電極にはさまれた、バックライ
    ト光が透過する領域に形成された配向膜の高さの方が高
    いことを特徴とする液晶表示装置。
20. 【請求項２０】請求項１９において、共通電極と、共通
    電極と対をなす画素電極の両方にはさまれた、バックラ
    イト光が透過する領域に形成された凸部領域が、両方の
    電極に対して０．１μｍ〜３μｍ程度かさなりあってい
    ることを特徴とする液晶表示装置。
21. 【請求項２１】少なくとも一方が透明な一対の基板と前
    記基板間に、はさまれた液晶組成物層と、前記基板のい
    ずれか一方の基板の向き合った表面にマトリックス状に
    配置された複数の走査線と映像信号配線、および共通電
    極と対をなす画素電極と、前記画素電極、前記走査線お
    よび前記映像信号配線に接続されたアクティブ素子を備
    えた液晶表示装置において、アクティブ素子の形成され
    た基板側の配向膜またはアクティブ素子の形成された基
    板とカラーフィルター基板の両方の配向膜に、高分子型
    帯電防止材料（ポリエチレンオキシド，ポリエーテルエ
    ステルアミド，ポリエーテルアミドイミド，エチレンオ
    キシド−エピフロヒドリン共重合体，ポリエチレングリ
    コールメタクリレート共重合体，カルボベタイングラフ
    ト共重合体，ボロンエステル高分子電荷移動型結合体）
    をポリアミック酸タイプの配向膜やポリイミドタイプの
    配向膜にブレンドすることで横電界方式液晶モードの配
    向膜のシート抵抗値を１×１０^１２Ω／□から１×１０
    ^１４Ω／□の範囲に設定したことを特徴とする液晶表示
    装置。
22. 【請求項２２】請求項２１において高分子型帯電防止材
    料として用いられているポリエーテル類や、ベタイン
    類，ボロンエステル類を主鎖中に持つジアミン化合物と
    テトラカルボン酸化合物を原料とするポリアミック酸を
    ポリアミック酸タイプの配向膜やポリイミドタイプの配
    向膜にブレンドすることで、横電界方式液晶モードの配
    向膜のシート抵抗値を１×１０^１２Ω／□から１×１０
    ^１４Ω／□の範囲に設定したことを特徴とする液晶表示
    装置
23. 【請求項２３】請求項２１または請求項２２に記載の配
    向膜を用い、２枚の基板間にはさまれた液晶組成物にフ
    ッ素系の液晶のみを使用したことを特徴とする横電界方
    式液晶表示装置
24. 【請求項２４】請求項２１において高分子型帯電防止剤
    として用いられているポリエーテル類や、ベタイン類、
    ボロンエステル類を高分子接着材料に混入することで接
    着材のシート抵抗値を１×１０^７Ω／□から１×１０
    ^１２Ω／□の範囲に設定したことを特徴とする偏光板を
    付着した液晶表示装置。
25. 【請求項２５】請求項２４において記載されている偏光
    板の基材フィルムの表面にダイヤモンドライクカーボン
    をコーティングしたことを特徴とする偏光板。
26. 【請求項２６】少なくとも一方が透明な一対の基板と、
    前記基板間にはさまれた液晶組成物層と、前記基板のい
    ずれか一方の基板の向き合った表面にマトリックス状に
    配置された複数の走査線と映像信号配線、および共通電
    極と対をなす画素電極と前記画素電極、前記走査線およ
    び前記映像信号配線に接続されたアクティブ素子を備え
    た液晶表示装置において、基板の両方の表面、または、
    アクティブ素子やカラーフィルターを形成しない片方の
    表面のみに、チタンやインジウムやスズや亜鉛の酸化物
    を含む抵抗薄膜をディッピング法やスピンコート法やフ
    レキソ印刷法で塗布し、焼成して形成したことを特徴と
    する液晶表示装置。
27. 【請求項２７】請求項２６に記載の製造方法で形成され
    た基板表面の抵抗薄膜のシート抵抗値が１０^８Ω／□〜
    １０^１３Ω／□の範囲にあることを特徴とする液晶表示
    装置。
28. 【請求項２８】少なくとも一方が透明な一対の基板と、
    前記基板間にはさまれた液晶組成物層と、前記基板のい
    ずれか一方の基板の向き合った表面にマトリックス状に
    配置された複数の走査線と映像信号配線、および共通電
    極と対をなす画素電極と前記画素電極、前記走査線およ
    び前記映像信号配線に接続されたアクティブ素子を備え
    た液晶表示装置において、前記一対の基板をはりあわせ
    て、液晶セルを形成する時、メインシールの接着してい
    る部分の両側にメインシールの周辺全領域にわたり配向
    膜でメインシールをとりかこむようにしたことを特徴と
    する液晶表示装置。
29. 【請求項２９】少なくとも一方が透明な一対の基板と前
    記基板間にはさまれた液晶組成物層と、前記基板のいず
    れか一方の基板の向き合った表面に、マトリックス状に
    配置された複数の走査線と映像信号配線を備えた液晶表
    示装置の製造工程において、前記基板にポリイミド配向
    膜を塗布する時に基板の最外周全領域をポリイミドで連
    続塗布することを特徴とする製造方法。
30. 【請求項３０】少なくとも一方が透明な一対の基板と前
    記基板間にはさまれた液晶組成物層と、前記基板のいず
    れか一方の基板の向き合った表面に、マトリックス状に
    配置された複数の走査線と映像信号配線および、アクテ
    ィブ素子を備えた液晶表示装置において、前記透明な基
    板にブラックマスクを形成するプロセスとして次の工程
    を用いることを特徴とする製造方法。 ｉ）基板の上に酸化チタン膜または酸化亜鉛膜または酸
    化チタンと酸化亜鉛の複合酸化膜を形成する。 ｉｉ）ブラックマスク用のホトマスクを用いて紫外線を
    照射する。この場合ブラックマスクの形成される部分に
    は紫外線を照射しない。 ｉｉｉ）紫外線を照射された領域に水を吸着させる。 ｉｖ）水の吸着していない領域に黒色インクを塗布す
    る。
31. 【請求項３１】少なくとも一方が透明な一対の基板と前
    記基板間にはさまれた液晶組成物層と前記基板のいずれ
    か一方の基板の向き合った表面に、マトリックス状に配
    置された複数の走査線と映像信号配線および、アクティ
    ブ素子を備えた液晶表示装置において、前記透明な基板
    にブラックマスクを形成するプロセスとして次の工程を
    用いることを特徴とする製造方法。 ｉ）基板の上に酸化チタン膜または酸化亜鉛膜または酸
    化チタンと酸化亜鉛の複合酸化膜を形成する。 ｉｉ）前記金属酸化膜の上にシリコン系またはフッ素系
    のはっすい処理をする。 ｉｉｉ）ブラックマスク用のホトマスクを用いて紫外線
    を照射する。この場合ブラックマスクの形成される部分
    のみに紫外線を照射する。 ｉｖ）紫外線の照射された領域に黒色インクを塗布す
    る。
32. 【請求項３２】請求項３０または３１に記載のプロセス
    を用いてブラックマスクを形成した基板にＲ，Ｇ，Ｂ３
    色のカラーフィルターをインクジェット法やフレキソ印
    刷法を用いて形成することを特徴とするカラーフィルタ
    ー基板の製造方法。
33. 【請求項３３】請求項１，３０，３１に記載した酸化チ
    タン膜または酸化亜鉛膜または酸化チタンと酸化亜鉛の
    複合酸化膜の膜厚が０．１μｍ以上１０μｍ以下である
    ことを特徴とする液晶表示装置
34. 【請求項３４】請求項１４または請求項１５に記載のア
    クティブ素子において、ダイヤモンドライクカーボン層
    とアモルファスシリコン層とｎ^＋アモルファスシリコン
    層の３層またはダイヤモンドライクカーボン層とアモル
    ファスシリコン層とｎ^＋マイクロクリスタルシリコン層
    の３層、または、アモルファスカーボン層とアモルファ
    スシリコン層とｎ^＋アモルファスシリコン層の３層また
    はアモルファスカーボン層とアモルファスシリコン層と
    ｎ^＋マイクロクリスタルシリコン層の３層を、それぞれ
    の界面を大気中にさらさずに連続成膜することを特徴と
    する製造方法。
35. 【請求項３５】請求項１６に記載のアクティブ素子にお
    いてポリシリコン層とアモルファス炭化シリコン層は２
    オングストロームから５００オングストロームの膜厚で
    アモルファスシリコン層は３００オングストロームから
    ２０００オングストロームの膜厚で形成されていること
    を特徴とする液晶表示装置
36. 【請求項３６】少なくとも一方が透明な一対の基板と、
    前記基板間にはさまれた液晶組成物層と、前記基板のい
    ずれか一方の基板の向き合った表面にマトリックス状に
    配置された複数の走査線と映像信号配線および画素電極
    およびアクティブ素子を備えた液晶表示装置において、
    前記走査線を形成するプロセスとして次の工程を用いる
    ことを特徴とする製造方法。 ｉ）基板の上にパラジウムイオンや銀イオンを印刷法を
    用いて走査線のパターン状に吸着させる。 ｉｉ）Ｈ_２プラズマ処理によりパラジウムイオンや銀イ
    オンを還元して金属パラジウムや金属銀にもどす。 ｉｉｉ）無電界メッキ法を用いてパラジウムの上に銅ま
    たは銀またはルテニウムを成長させる。
37. 【請求項３７】請求項１４または請求項１５に記載のア
    クティブ素子において、ダイヤモンドライクカーボン膜
    またはアモルファスカーボン膜は、半導体層の存在する
    領域のみに存在し、半導体層がすべて完全にエッチング
    された領域には存在していないことを特徴とする液晶表
    示装置