JP2000299374A - Shallow trench etching method for element isolating silicon - Google Patents
Shallow trench etching method for element isolating siliconInfo
- Publication number
- JP2000299374A JP2000299374A JP11104786A JP10478699A JP2000299374A JP 2000299374 A JP2000299374 A JP 2000299374A JP 11104786 A JP11104786 A JP 11104786A JP 10478699 A JP10478699 A JP 10478699A JP 2000299374 A JP2000299374 A JP 2000299374A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- element isolation
- shallow trench
- etching step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の絶縁
分離に用いられるトレンチの形成方法に関する。特に、
角がなく丸みを帯びた形状のＳｉトレンチ開口部の形成
と、側面酸化温度の低温化が可能な素子分離用Ｓｉシャ
ロートレンチエッチング方法に属する。The present invention relates to a method for forming a trench used for insulating and isolating a semiconductor device. In particular,
It belongs to a method of forming an Si trench opening having a rounded shape with no corners and an element isolation Si shallow trench etching method capable of lowering the side surface oxidation temperature.
【０００２】[0002]
【従来の技術】従来、半導体製造におけるＳｉトレンチ
エッチング方法の工程では、単結晶シリコン基板に酸化
膜、チッカ膜を成長させ、レジストパターンでマスキン
グして選択的にエッチングし、次いで、パターン化され
た開口部から基板を覆う酸化膜を貫通する溝をエッチン
グし、さらに基板をエッチングしてトレンチを形成して
いる。2. Description of the Related Art Conventionally, in a process of a Si trench etching method in semiconductor manufacturing, an oxide film and a ticker film are grown on a single crystal silicon substrate, masked with a resist pattern, selectively etched, and then patterned. A trench penetrating the oxide film covering the substrate from the opening is etched, and the substrate is further etched to form a trench.
【０００３】図３に、従来のＳｉトレンチエッチング方
法の一例を説明する基板の断面図を示す。図３（ａ）Ｓ
ｉ単結晶のシリコン基板１０に形成したシリコンチッカ
膜１２と酸化膜１１をフォトレジストパターン１３でマ
スクしてエッチングし、さらに基板をエッチングしてＳ
ｉトレンチ１６を形成する。図３（ｃ）に示すＳｉトレ
ンチエッチング後のＳｉトレンチ１６は、開口部、底部
とも同じテーパー角の形状であるが、Ｓｉトレンチの形
状が平滑でなく、底部や開口部等に角部を有すると、角
部で電界集中が生じ、Ｓｉトレンチ分離トランジスタの
接合リーク特性等の電気特性が劣化する。トレンチの側
面を連続的に平滑にすること、特にトレンチ底部の角に
丸みを持たせ、トレンチ底部を平坦にすることと、エッ
チング時間を短縮することが重要とされる。FIG. 3 is a sectional view of a substrate for explaining an example of a conventional Si trench etching method. FIG. 3 (a) S
The silicon ticker film 12 and the oxide film 11 formed on the i-single-crystal silicon substrate 10 are etched using a photoresist pattern 13 as a mask, and the substrate is further etched to form S
An i-trench 16 is formed. The Si trench 16 after the Si trench etching shown in FIG. 3 (c) has the same taper angle at both the opening and the bottom, but the shape of the Si trench is not smooth and has corners at the bottom and the opening. Then, electric field concentration occurs at the corners, and electrical characteristics such as junction leakage characteristics of the Si trench isolation transistor deteriorate. It is important to continuously smooth the side surfaces of the trench, in particular to make the trench bottom corner rounded and flatten the trench bottom, and to shorten the etching time.
【０００４】特開平７−２６３６９２号公報の半導体の
製造方法には、トレンチを形成した後、１０００℃以上
の酸素雰囲気で熱酸化を行って酸化膜を形成する工程
と、形成した酸化膜を除去する工程とを１、２度繰り返
すことにより、半導体層の欠陥を取り除き、トレンチの
開口部及び底部の角を丸くする方法が開示されている。[0004] In the method of manufacturing a semiconductor disclosed in Japanese Patent Application Laid-Open No. Hei 7-263692, after a trench is formed, thermal oxidation is performed in an oxygen atmosphere at 1000 ° C. or higher to form an oxide film, and the formed oxide film is removed. This process is repeated once or twice to remove defects in the semiconductor layer and to round the corners of the opening and the bottom of the trench.
【０００５】特開平１０−９２７９８号公報の単結晶シ
リコンのエッチング方法には、同一チャンバー内で、Ｈ
Ｂｒ／Ｃｌ２／Ｈｅ／Ｏ２を主とする塩素含有化合物、
フッ素含有化合物、臭素含有化合物と酸素を含む処理ガ
スを用いて、処理ガス流量や処理時間、圧力、高周波電
力等を制御することにより、均一な深さと断面角、また
深さに依存しない断面角、主にトレンチ底部の角が丸
く、滑らかな側壁を有するトレンチを形成する方法が開
示されている。[0005] The method for etching single crystal silicon disclosed in Japanese Patent Application Laid-Open No. 10-92798 includes the steps of:
A chlorine-containing compound mainly containing Br / Cl 2 / He / O 2 ,
By using a processing gas containing a fluorine-containing compound, a bromine-containing compound and oxygen and controlling the processing gas flow rate, processing time, pressure, high-frequency power, etc., a uniform depth and cross-sectional angle, and a cross-sectional angle independent of the depth. Disclosed is a method of forming a trench having a rounded corner and a smooth sidewall, mainly at the bottom of the trench.
【０００６】このように、主としてトレンチエッチング
に用いるガスの組成やエッチング条件を制御してトレン
チ底部の角が丸いトレンチを形成し、レジストおよび側
壁デポジション膜を剥離して９００℃−１１００℃の熱
処理による側面酸化を行いトレンチ開口部の角を丸く
し、Ｓｉトレンチ開口部、底部とも丸みを帯びた滑らか
で連続的な形状を得ている。As described above, the composition of the gas used for the trench etching and the etching conditions are controlled to form a trench with a rounded corner at the bottom of the trench, the resist and the sidewall deposition film are peeled off, and a heat treatment at 900 ° C. to 1100 ° C. is performed. Side oxidation is performed to round the corners of the trench opening, and a smooth and continuous shape with rounded both the Si trench opening and the bottom is obtained.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
Ｓｉトレンチ形成方法には、以下に掲げる問題点があっ
た。Ｓｉトレンチ底部は、トレンチエッチングに用いる
ガスの組成やエッチング条件により、角のない滑らかで
丸みを有する形状となるが、Ｓｉトレンチ開口部は、側
面酸化により角のない形状を得ている。However, the conventional method for forming a Si trench has the following problems. The bottom of the Si trench has a smooth and rounded shape with no corners depending on the composition of the gas used for the trench etching and etching conditions, but the Si trench opening has a cornerless shape due to side oxidation.
【０００８】一方、ウェハが大口径化しているため、高
温熱処理により、基板に転移等のダメージを生じやすく
なっている。しかし、側面酸化により、Ｓｉトレンチ開
口部、底部共、丸みを帯びた連続的に滑らかな形状を得
るには、１０００℃前後の高温が必要とされる。側面酸
化の熱処理を低温化すると、角部が残り、電界集中によ
る電気特性劣化等の欠陥が生じる。On the other hand, since the diameter of the wafer is large, damage such as transfer to the substrate is likely to occur due to the high-temperature heat treatment. However, a high temperature of about 1000 ° C. is required in order to obtain a rounded continuous smooth shape in both the opening and the bottom of the Si trench by side oxidation. When the temperature of the heat treatment for the side surface oxidation is lowered, corners remain, and defects such as deterioration of electric characteristics due to electric field concentration occur.
【０００９】このように、角がなく連続的に滑らかな形
状のトレンチを形成すること、熱処理温度を低温化する
ことが重要となっている。As described above, it is important to form a trench having a smooth shape continuously without corners and to lower the heat treatment temperature.
【００１０】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、特に角がなく丸み
を帯びた形状のＳｉトレンチ開口部を形成可能で、側面
酸化温度の低温化が可能なＳｉトレンチエッチング方法
を提供する点にある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has as its object to form a Si-trench opening having a rounded shape without corners in particular, and a low side-surface oxidation temperature. It is another object of the present invention to provide a Si trench etching method that can be used.
【００１１】[0011]
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、Ｓｉ基板上に形成した絶縁膜をレジストパタ
ーンでマスクして開口し、Ｓｉトレンチを形成するＳｉ
トレンチエッチング方法であって、ＣＦ４ガスその他ガ
ス状物質を用いる絶縁膜の開口エッチング工程と、対Ｓ
ｉ高選択比のガス状物質を用いる絶縁膜のオーバーエッ
チング工程と、ＨＢｒ＋酸素の混合ガスその他のガス状
物質を用いるトレンチエッチング工程とを備えることを
特徴とする。トレンチエッチング工程後に、ＳＦ６＋酸
素の混合ガスその他のガス状物質を用いたラウンドエッ
チング工程を備え、また、トレンチエッチング工程又は
ラウンドエッチング工程後に、９００℃以下の温度で側
面酸化する工程を備える。また、開口エッチング工程で
は、絶縁膜として形成された酸化膜とチッカ膜とを、同
一条件でエッチングすることを特徴とする。オーバーエ
ッチング工程は、ＮＨ３の混合比が１：１以上のＮＦ３
＋ＮＨ３の混合ガスを用いることができる。開口エッチ
ング工程と、オーバーエッチング工程と、トレンチエッ
チング工程と、前記ラウンドエッチング工程とは、一エ
ッチングチャンバー内で連続的に行うことができる。請
求項７記載の発明の要旨は、Ｓｉ基板上に形成した絶縁
膜をレジストパターンでマスクして開口し、Ｓｉトレン
チを形成するＳｉトレンチエッチング方法であって、前
記絶縁膜の断面を、逆テーパー形状に開口して、Ｓｉト
レンチエッチングを行うことを特徴とする。請求項８記
載の発明の要旨は、Ｓｉ基板上に形成した絶縁膜をレジ
ストパターンでマスクして開口し、Ｓｉトレンチを形成
するＳｉトレンチエッチング方法であって、前記絶縁膜
の底部断面を、ノッチ形状に開口して、Ｓｉトレンチエ
ッチングを行うことを特徴とする素子分離用Ｓｉシャロ
ートレンチエッチング方法に存する。請求項９記載の発
明の要旨は、請求項１乃至８のいずれかに記載の素子分
離用Ｓｉシャロートレンチエッチング方法を用いる半導
体製造方法に存する。請求項１０記載の発明の要旨は、
請求項９記載の半導体製造方法により製造された半導体
装置に存する。Means for Solving the Problems In order to solve the above problems, the present invention has the following constitution. The gist of the invention described in claim 1 is that the insulating film formed on the Si substrate is opened by masking it with a resist pattern to form a Si trench.
A trench etching method, comprising: an insulating film opening etching step using CF 4 gas or other gaseous substance;
It is characterized by comprising an over-etching step of an insulating film using a gaseous substance having a high selectivity ratio and a trench etching step using a mixed gas of HBr + oxygen and other gaseous substances. After the trench etching step, a round etching step using a mixed gas of SF 6 + oxygen or other gaseous substances is provided, and after the trench etching step or the round etching step, a side oxidation step at a temperature of 900 ° C. or less is provided. Further, in the opening etching step, the oxide film and the ticker film formed as the insulating film are etched under the same conditions. In the over-etching step, NF 3 having a mixing ratio of NH 3 of 1: 1 or more is used.
A mixed gas of + NH 3 can be used. The opening etching step, the over etching step, the trench etching step, and the round etching step can be continuously performed in one etching chamber. The gist of the present invention is a Si trench etching method for forming an Si trench by opening an insulating film formed on a Si substrate by using a resist pattern as a mask, wherein the insulating film has a reverse tapered cross section. The opening is formed in a shape and Si trench etching is performed. The gist of the invention according to claim 8 is a Si trench etching method for forming an Si trench by opening an insulating film formed on a Si substrate by using a resist pattern as a mask, wherein a bottom section of the insulating film is notched. An Si isolation trench etching method for element isolation, characterized in that an opening is formed in a shape and Si trench etching is performed. The gist of the present invention resides in a semiconductor manufacturing method using the element isolation Si shallow trench etching method according to any one of claims 1 to 8. The gist of the invention described in claim 10 is:
A semiconductor device manufactured by the semiconductor manufacturing method according to claim 9.
【００１２】[0012]
【発明の実施の形態】本発明の素子分離用Ｓｉシャロー
トレンチエッチング方法の実施の形態は、以下の工程に
より行う。基板上に酸化膜、チッカ膜を成長させる。
次にトレンチ形成予定領域の絶縁膜をレジストパターン
でマスキングして除去するが、まずＣＦ４ガスを用いて
絶縁膜の主要部をエッチングし、ＮＦ４＋ＮＨ３の混合
ガスを用いてオーバーエッチングする。シリコントレン
チのエッチングは、ＨＢｒ＋酸素の混合ガスを使用す
る。レジストを剥離した後、９００℃以下の温度にて側
面酸化する。第一実施形態の工程に加えて、シリコ
ンエッチング後にＳＦ６＋酸素の混合ガスでエッチング
してトレンチ底部角をさらに丸くする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for etching a shallow trench for element isolation according to the present invention is as follows. An oxide film and a ticker film are grown on the substrate.
Next, the insulating film in the region where the trench is to be formed is removed by masking with a resist pattern. First, the main part of the insulating film is etched using CF 4 gas, and over-etched using a mixed gas of NF 4 + NH 3 . The etching of the silicon trench uses a mixed gas of HBr + oxygen. After stripping the resist, side oxidation is performed at a temperature of 900 ° C. or less. In addition to the process of the first embodiment, the bottom corner of the trench is further rounded by etching with a mixed gas of SF 6 + oxygen after silicon etching.
【００１３】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【００１４】（第一実施形態）図１は、本発明の素子分
離用Ｓｉシャロートレンチエッチング方法の一実施形態
を工程順に説明する基板の断面図である。(First Embodiment) FIG. 1 is a sectional view of a substrate for explaining an embodiment of a method for etching a shallow trench for element isolation according to the present invention in the order of steps.
【００１５】まず、図１（ａ）に示すように、単結晶Ｓ
ｉのシリコン基板１上に酸化膜２を２０ｎｍ程度、シリ
コンチッカ膜３を２００ｎｍ程度順次形成し、フォトリ
ソグラフィ工程によりフォトレジストパターン４を形成
する。その後、シリコンチッカ膜３、酸化膜２、シリコ
ン基板１を同一エッチングチャンバー内において連続的
にエッチングし、図１（ｂ）のようにＳｉ基板表出部６
を形成し、さらに図１（ｃ）のようにＳｉトレンチを形
成する。このとき、シリコンチッカ膜３、酸化膜２は同
一エッチング条件にて開口エッチングとオーバーエッチ
ングを行う。オーバーエッチング時には、対シリコンと
高選択比となるエッチング条件にて処理を行う。First, as shown in FIG.
An oxide film 2 of about 20 nm and a silicon ticker film 3 of about 200 nm are sequentially formed on a silicon substrate 1 of i, and a photoresist pattern 4 is formed by a photolithography process. Thereafter, the silicon ticker film 3, the oxide film 2, and the silicon substrate 1 are continuously etched in the same etching chamber, and as shown in FIG.
Is formed, and a Si trench is formed as shown in FIG. At this time, the opening etching and the over etching are performed on the silicon ticker film 3 and the oxide film 2 under the same etching conditions. At the time of over-etching, processing is performed under etching conditions that provide a high selectivity to silicon.
【００１６】図１（ｂ）に示すようにオーバーエッチン
グ後のシリコンチッカ膜、酸化膜エッチング形状は、逆
テーパー形状またはノッチ形状５となる。その後シリコ
ン基板をテーパー形状となるエッチング条件にてエッチ
ングを行い、図１（ｃ）に示すようにＳｉトレンチ８上
部を丸みを帯びたラウンド形状７とする。As shown in FIG. 1B, the etched shape of the silicon ticker film and the oxide film after over-etching is an inverted taper shape or a notch shape 5. Thereafter, the silicon substrate is etched under the etching condition of forming a taper shape, and the upper portion of the Si trench 8 is formed into a round shape 7 as shown in FIG.
【００１７】次にレジストおよび側壁デポジション膜を
剥離し、側面酸化を行う。図２は本発明の素子分離用Ｓ
ｉシャロートレンチエッチング方法の一実施形態で形成
されるＳｉトレンチの形状を説明する基板の断面図であ
る。側面酸化は温度９００℃以下の熱処理により行う
と、図２に示すように側面酸化後の形状はＳｉトレンチ
８上部および底部で丸みを帯びたラウンド形状９を得
る。Next, the resist and the side wall deposition film are peeled off, and side oxidation is performed. FIG. 2 shows the element isolation S of the present invention.
FIG. 3 is a cross-sectional view of a substrate illustrating a shape of a Si trench formed in one embodiment of an i-shallow trench etching method. When the side surface oxidation is performed by a heat treatment at a temperature of 900 ° C. or less, the shape after the side surface oxidation obtains a round shape 9 having a round shape at the top and bottom of the Si trench 8 as shown in FIG.
【００１８】エッチング装置としては、例えば低圧高密
度プラズマを生成する誘導結合型プラズマエッチング装
置を使用するとよいが、使用できる装置は誘導結合型プ
ラズマエッチング装置には限らない。シリコンチッカ
膜、酸化膜のメインエッチング時のガスとしては例えば
ＣＦ４ガスを使用する。またシリコンチッカ膜、酸化膜
にオーバーエッチングを行う時のエッチングガスとして
は対シリコン高選択性を実現するガスを使用すればよ
く、例えばＮＦ３にＮＨ３を混合したガスを使用し、ガ
ス混合比は、ＮＨ３混合比を１：１以上を一例として挙
げることができる。Ｓｉトレンチエッチング時のガスと
しては、例えばＨＢｒと酸素の混合ガスを使用する。使
用するガスはこれらに限るものではなく、使用するエッ
チング装置、被エッチング材、被エッチング材膜厚、そ
の他エッチング条件等を考慮して適当なものを用いれば
よい。As the etching apparatus, for example, an inductively coupled plasma etching apparatus for generating low-pressure, high-density plasma may be used, but the usable apparatus is not limited to the inductively coupled plasma etching apparatus. For example, CF 4 gas is used as a gas at the time of main etching of the silicon ticker film and the oxide film. Further, as an etching gas when performing over-etching on the silicon ticker film and the oxide film, a gas that realizes high selectivity to silicon may be used. For example, a gas obtained by mixing NF 3 with NH 3 may be used. As an example, an NH 3 mixing ratio of 1: 1 or more can be mentioned. As a gas for etching the Si trench, for example, a mixed gas of HBr and oxygen is used. The gas to be used is not limited to these, and an appropriate gas may be used in consideration of the used etching apparatus, the material to be etched, the thickness of the material to be etched, other etching conditions, and the like.
【００１９】図３（ｃ）の従来のＳｉトレンチエッチン
グ方法の一例を説明する基板の断面図を参照し、本実施
の形態との比較する。シリコンチッカ膜１２と酸化膜１
１をオーバーエッチングした後に、逆テーパー形状また
はノッチ形状とならない場合、その後、Ｓｉトレンチエ
ッチングを行うと、開口部、底部とも同じテーパー角の
形状のＳｉトレンチ１６となる。図３のようなＳｉトレ
ンチ形状の開口部と底部の角を丸めるには９００−１１
００℃の側面酸化処理が必要である。高温の熱処理はウ
ェハが大口径化した際には基板に転移等のダメージが生
じるが、このダメージは側面酸化等の熱処理を低温化
し、９００℃以下とすることで抑制される。FIG. 3C is a cross-sectional view of a substrate for explaining an example of a conventional Si trench etching method, and a comparison with this embodiment will be made. Silicon ticker film 12 and oxide film 1
If the reverse tapered shape or the notch shape is not formed after over-etching 1, then Si trench etching is performed to form Si trench 16 having the same taper angle at both the opening and the bottom. 900-11 for rounding the corners of the Si trench shaped opening and bottom as shown in FIG.
A side surface oxidation treatment at 00 ° C. is required. The high-temperature heat treatment causes damage such as dislocation to the substrate when the diameter of the wafer increases, but this damage is suppressed by lowering the temperature of heat treatment such as lateral oxidation to 900 ° C. or less.
【００２０】（第二実施形態）図４は、本発明の素子分
離用Ｓｉシャロートレンチエッチング方法の他の一実施
形態を工程順に説明する基板の断面図である。図４
（ａ）のように、第１実施形態と同じく、単結晶Ｓｉの
シリコン基板１７上に酸化膜１８を２０ｎｍ程度、シリ
コンチッカ膜１９を２００ｎｍ程度順次形成し、フォト
リソグラフィ工程によりフォトレジストパターン２０を
形成する。その後シリコンチッカ膜１９、酸化膜１８、
シリコン基板１７を同一エッチングチャンバー内におい
て連続的にエッチングし、Ｓｉトレンチを形成する。こ
のときにシリコンチッカ膜、酸化膜は同一エッチング条
件にてエッチングを行い、そのオーバーエッチング時に
対シリコンと高選択比となるエッチング条件にて処理を
行う。(Second Embodiment) FIG. 4 is a sectional view of a substrate for explaining another embodiment of the method for etching a shallow trench for element isolation according to the present invention in the order of steps. FIG.
As in (a), as in the first embodiment, an oxide film 18 and a silicon ticker film 19 are sequentially formed on a single-crystal Si silicon substrate 17 by about 20 nm and a silicon ticker film 19 by about 200 nm. Form. Then, a silicon ticker film 19, an oxide film 18,
The silicon substrate 17 is continuously etched in the same etching chamber to form a Si trench. At this time, the silicon ticker film and the oxide film are etched under the same etching conditions, and at the time of over-etching, processing is performed under the etching conditions that provide a high selectivity to silicon.
【００２１】図４（ｂ）に示すようにオーバーエッチ後
のシリコンチッカ膜、酸化膜エッチング形状を逆テーパ
ー形状またはノッチ形状２１となるようにする。その
後、シリコン基板をテーパー形状となるエッチング条件
にてエッチングを行い、図４（ｂ）に示すようにＳｉト
レンチ上部をラウンド形状２３とする。さらにその後、
Ｓｉトレンチ底部のラウンドエッチングを行い、図４
（ｃ）に示すＳｉトレンチ底部にラウンド形状２６を得
る。Ｓｉトレンチ底部のラウンドエッチング形状は例え
ばＳＦ６と酸素の混合ガスを使用することができる。As shown in FIG. 4B, the etched shape of the silicon ticker film and the oxide film after the overetching is made to be an inverted taper shape or a notch shape 21. After that, the silicon substrate is etched under the etching condition of forming a taper shape, and the upper portion of the Si trench is formed into a round shape 23 as shown in FIG. And then
After round etching the bottom of the Si trench, FIG.
A round shape 26 is obtained at the bottom of the Si trench shown in FIG. For the round etching shape at the bottom of the Si trench, for example, a mixed gas of SF 6 and oxygen can be used.
【００２２】実施の形態に係る本発明の素子分離用Ｓｉ
シャロートレンチエッチング方法は上記の如く構成され
ているので、以下に掲げる効果を奏する。The Si for element isolation of the present invention according to the embodiment
Since the shallow trench etching method is configured as described above, the following effects are obtained.
【００２３】第一の効果：第一実施形態によればシリコ
ンチッカ膜、酸化膜のオーバーエッチング時に対シリコ
ンと高選択比となるエッチング条件にて処理を行うこと
によりシリコンチッカ膜、酸化膜エッチング形状を逆テ
ーパー形状またはノッチ形状とし、Ｓｉトレンチエッチ
ング後の上部の形状をラウンド形状とすることにより、
側面酸化の温度の低温化が可能となる。またシリコンチ
ッカ膜、酸化膜、シリコン基板の一連のエッチングは同
一エッチングチャンバー内において連続的にエッチング
を行うことができる。シリコンチッカ膜、酸化膜は同一
エッチング条件にてエッチングを行うことができる。First effect: According to the first embodiment, when the silicon ticker film and the oxide film are over-etched, the etching is carried out under the etching condition that provides a high selectivity with respect to silicon. By making a reverse taper shape or a notch shape, and making the upper shape after the Si trench etching a round shape,
It is possible to lower the temperature of the side oxidation. Further, a series of etching of the silicon ticker film, the oxide film, and the silicon substrate can be continuously performed in the same etching chamber. The silicon ticker film and the oxide film can be etched under the same etching conditions.
【００２４】第二の効果：第二実施形態によれば、第一
実施形態の工程にＳｉトレンチ底部のラウンドエッチン
グステップを追加することで側面酸化温度のさらなる低
温化、または側面酸化工程の削除が可能となる。Second effect: According to the second embodiment, by adding a round etching step for the bottom of the Si trench to the process of the first embodiment, the side oxidation temperature can be further lowered or the side oxidation step can be eliminated. It becomes possible.
【００２５】なお、本実施の形態においては、単結晶Ｓ
ｉ基板に酸化膜、チッカ膜を形成したＳｉトレンチエッ
チングの工程を示したが、本発明はそれに限定されず、
本発明を適用する上で好適なトレンチエッチング、半導
体の製造方法に適用することができる。In this embodiment, the single crystal S
Although the process of the Si trench etching in which the oxide film and the ticker film are formed on the i-substrate is shown, the present invention is not limited thereto.
The present invention can be applied to trench etching and a semiconductor manufacturing method suitable for applying the present invention.
【００２６】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。Ｓｉ基板に
形成される膜の種類や膜厚、使用するガスの組成や種類
は、上記実施の形態に限定されない。Further, the number, position, shape, etc. of the above-mentioned constituent members are not limited to the above-mentioned embodiment, but can be set to a suitable number, position, shape, etc. for carrying out the present invention. The type and thickness of the film formed on the Si substrate and the composition and type of the gas to be used are not limited to the above embodiment.
【００２７】なお、各図において、同一構成要素には同
一符号を付している。In each of the drawings, the same components are denoted by the same reference numerals.
【００２８】[0028]
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。本発明の素子分離用Ｓ
ｉシャロートレンチエッチング方法は、Ｓｉ基板上に形
成した絶縁膜をレジストパターンでマスクして、ＣＦ４
ガスその他ガス状物質を用いる絶縁膜の開口エッチング
工程と、対Ｓｉ高選択比のガス状物質を用いる絶縁膜の
オーバーエッチング工程と、ＨＢｒと酸素の混合ガス、
その他のガス状物質を用いるトレンチエッチング工程を
備える。また、絶縁膜の断面を逆テーパー形状に開口
し、または、断面底部をノッチ形状に開口して、Ｓｉト
レンチエッチングを備える。そのため、角がなく丸みを
帯びた形状のＳｉトレンチ開口部が形成され、側面酸化
温度の低温化が可能となる。Since the present invention is configured as described above, the following effects can be obtained. S for element isolation of the present invention
In the i-shallow trench etching method, an insulating film formed on a Si substrate is masked with a resist pattern, and CF 4
An opening etching step of an insulating film using a gas or other gaseous substance, an overetching step of an insulating film using a gaseous substance having a high selectivity to Si, a mixed gas of HBr and oxygen,
A trench etching step using another gaseous substance is provided. In addition, the cross section of the insulating film is opened in a reverse taper shape, or the bottom of the cross section is opened in a notch shape, and Si trench etching is provided. Therefore, a rounded Si trench opening having no corner is formed, and the side surface oxidation temperature can be reduced.
【図１】本発明の素子分離用Ｓｉシャロートレンチエッ
チング方法の一実施形態を工程順に説明する基板の断面
図である。FIG. 1 is a cross-sectional view of a substrate for explaining an embodiment of a method for etching a shallow trench for element isolation according to the present invention in the order of steps.
【図２】本発明の素子分離用Ｓｉシャロートレンチエッ
チング方法の一実施形態で形成されるＳｉトレンチの形
状を説明する基板の断面図である。FIG. 2 is a cross-sectional view of a substrate for explaining a shape of a Si trench formed in an embodiment of a method for etching a shallow trench for element isolation according to the present invention.
【図３】従来のＳｉトレンチエッチング方法の一例を説
明する基板の断面図である。FIG. 3 is a cross-sectional view of a substrate illustrating an example of a conventional Si trench etching method.
【図４】本発明の素子分離用Ｓｉシャロートレンチエッ
チング方法の他の一実施形態を工程順に説明する基板の
断面図である。FIG. 4 is a sectional view of a substrate for explaining another embodiment of the method for etching a shallow trench for element isolation according to the present invention in the order of steps.
１ シリコン基板 ２ 酸化膜 ３ シリコンチッカ膜 ４ フォトレジストパターン ５ 逆テーパーまたはノッチ形状 ６ Ｓｉ基板表出部 ７ Ｓｉトレンチ上部ラウンド形状 ８ Ｓｉトレンチ ９ Ｓｉトレンチ底部ラウンド形状 １０ シリコン基板 １１ 酸化膜 １２ シリコンチッカ膜 １３ フォトレジストパターン １６ Ｓｉトレンチ １７ シリコン基板 １８ 酸化膜 １９ シリコンチッカ膜 ２０ フォトレジストパターン ２１ 逆テーパーまたはノッチ形状 ２２ Ｓｉ基板表出部 ２３ ラウンド形状 ２４ Ｓｉトレンチ ２５ Ｓｉトレンチ ２６ Ｓｉトレンチ底部ラウンド形状 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Oxide film 3 Silicon ticker film 4 Photoresist pattern 5 Reverse taper or notch shape 6 Si substrate exposed part 7 Si trench upper round shape 8 Si trench 9 Si trench bottom round shape 10 Silicon substrate 11 Oxide film 12 Silicon ticker Film 13 Photoresist pattern 16 Si trench 17 Silicon substrate 18 Oxide film 19 Silicon ticker film 20 Photoresist pattern 21 Reverse taper or notch shape 22 Si substrate exposed portion 23 Round shape 24 Si trench 25 Si trench 26 Si trench bottom round shape
Claims (10)
パターンでマスクして開口し、Ｓｉトレンチを形成する
Ｓｉトレンチエッチング方法であって、 ＣＦ４ガスその他ガス状物質を用いる前記絶縁膜の開口
エッチング工程と、 対Ｓｉ高選択比のガス状物質を用いる前記絶縁膜のオー
バーエッチング工程と、 ＨＢｒ＋酸素の混合ガスその他のガス状物質を用いるト
レンチエッチング工程とを備えることを特徴とする素子
分離用Ｓｉシャロートレンチエッチング方法。1. An Si trench etching method for forming an Si trench by opening an insulating film formed on a Si substrate by using a resist pattern as a mask, wherein the opening of the insulating film is formed using a CF 4 gas or other gaseous substance. An element isolation method comprising: an etching step; an over-etching step of the insulating film using a gaseous substance having a high selectivity to Si; and a trench etching step using a mixed gas of HBr + oxygen and other gaseous substances. Si shallow trench etching method.
６＋酸素の混合ガスその他のガス状物質を用いたラウン
ドエッチング工程を備えることを特徴とする請求項１記
載の素子分離用Ｓｉシャロートレンチエッチング方法。2. After the trench etching step, SF
2. The method according to claim 1, further comprising a round etching step using a mixed gas of 6 + oxygen and other gaseous substances.
ウンドエッチング工程後に、９００℃以下の温度で側面
酸化する工程を備えることを特徴とする請求項１又は２
記載の素子分離用Ｓｉシャロートレンチエッチング方
法。3. The method according to claim 1, further comprising a step of performing side oxidation at a temperature of 900 ° C. or less after the trench etching step or the round etching step.
The method for etching shallow trench for element isolation according to the above.
して形成された酸化膜とチッカ膜とを、同一条件でエッ
チングすることを特徴とする請求項１乃至３のいずれか
に記載の素子分離用Ｓｉシャロートレンチエッチング方
法。4. The element isolation Si according to claim 1, wherein, in the opening etching, the oxide film and the ticker film formed as the insulating film are etched under the same conditions. Shallow trench etching method.
の混合比が１：１以上のＮＦ３＋ＮＨ３の混合ガスを用
いることを特徴とする請求項１乃至４のいずれかに記載
の素子分離用Ｓｉシャロートレンチエッチング方法。5. The method according to claim 1, wherein the over-etching step is performed using NH 3.
5. The method for etching a shallow trench for element isolation according to claim 1, wherein a mixed gas of NF 3 + NH 3 having a mixing ratio of 1: 1 or more is used.
ーエッチング工程と、前記トレンチエッチング工程と、
前記ラウンドエッチング工程とを、一エッチングチャン
バー内で連続的に行うことを特徴とする請求項１乃至５
のいずれかに記載の素子分離用Ｓｉシャロートレンチエ
ッチング方法。6. An opening etching step, the over etching step, and the trench etching step.
6. The method according to claim 1, wherein the round etching step is performed continuously in one etching chamber.
The method for etching shallow trench for element isolation according to any one of the above.
パターンでマスクして開口し、Ｓｉトレンチを形成する
素子分離用Ｓｉシャロートレンチエッチング方法であっ
て、 前記絶縁膜の断面を、逆テーパー形状に開口して、Ｓｉ
トレンチエッチングを行うことを特徴とする素子分離用
Ｓｉシャロートレンチエッチング方法。7. An element isolation Si shallow trench etching method for forming an Si trench by forming an opening by masking an insulating film formed on a Si substrate with a resist pattern, wherein the insulating film has a reverse tapered shape. To Si
A shallow trench etching method for element isolation, wherein trench etching is performed.
パターンでマスクして開口し、Ｓｉトレンチを形成する
素子分離用Ｓｉシャロートレンチエッチング方法であっ
て、 前記絶縁膜の底部断面を、ノッチ形状に開口して、Ｓｉ
トレンチエッチングを行うことを特徴とする素子分離用
Ｓｉシャロートレンチエッチング方法。8. An Si shallow trench etching method for element isolation for forming an Si trench by forming an opening by masking an insulating film formed on a Si substrate with a resist pattern, wherein a bottom section of the insulating film has a notch shape. To Si
A shallow trench etching method for element isolation, wherein trench etching is performed.
分離用Ｓｉシャロートレンチエッチング方法を用いる半
導体製造方法。9. A semiconductor manufacturing method using the Si shallow trench etching method for element isolation according to claim 1.
製造された半導体装置。10. A semiconductor device manufactured by the semiconductor manufacturing method according to claim 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10478699A JP3420103B2 (en) | 1999-04-13 | 1999-04-13 | Silicon shallow trench etching method for element isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10478699A JP3420103B2 (en) | 1999-04-13 | 1999-04-13 | Silicon shallow trench etching method for element isolation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299374A true JP2000299374A (en) | 2000-10-24 |
| JP3420103B2 JP3420103B2 (en) | 2003-06-23 |
Family
ID=14390161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10478699A Expired - Fee Related JP3420103B2 (en) | 1999-04-13 | 1999-04-13 | Silicon shallow trench etching method for element isolation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420103B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035823A (en) * | 2005-07-26 | 2007-02-08 | Elpida Memory Inc | Trench forming method, semiconductor device and manufacturing method thereof |
| US7368342B2 (en) | 2001-09-27 | 2008-05-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
1999
- 1999-04-13 JP JP10478699A patent/JP3420103B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368342B2 (en) | 2001-09-27 | 2008-05-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2007035823A (en) * | 2005-07-26 | 2007-02-08 | Elpida Memory Inc | Trench forming method, semiconductor device and manufacturing method thereof |
| US7745303B2 (en) | 2005-07-26 | 2010-06-29 | Elpida Memory Inc. | Method of manufacturing a semiconductor device and the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3420103B2 (en) | 2003-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5807789A (en) | Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI) | |
| JPH03129854A (en) | Manufacture of semiconductor device | |
| JP2903884B2 (en) | Semiconductor device manufacturing method | |
| US6544860B1 (en) | Shallow trench isolation method for forming rounded bottom trench corners | |
| JP2000299374A (en) | Shallow trench etching method for element isolating silicon | |
| US5747357A (en) | Modified poly-buffered isolation | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
| KR100245081B1 (en) | Method of forming an element isolation film in a semiconductor device | |
| KR100780686B1 (en) | Method for fabricating semiconductor device | |
| JP2005032851A (en) | Method for manufacturing semiconductor device | |
| JP3380958B2 (en) | Method for manufacturing semiconductor device | |
| KR20020009213A (en) | Method for forming dual-gate oxide layer in semiconductor device | |
| KR100219416B1 (en) | Method of manufacturing semiconductor device | |
| JPH09270407A (en) | Manufacture of semiconductor device | |
| JP2720833B2 (en) | Method for manufacturing semiconductor device | |
| JPH09213692A (en) | Fabrication of semiconductor integrated circuit through regional oxidation of silicon and structure of semiconductor integrated circuit | |
| JPS5994842A (en) | Manufacture of semiconductor device | |
| JPH0817907A (en) | Manufacture of semiconductor device | |
| JPS59121952A (en) | Manufacture of semiconductor device | |
| JPH08250463A (en) | Manufacture of semiconductor device | |
| JPH02276244A (en) | Formation of gate electrode | |
| JPH0376577B2 (en) | ||
| JPH10294360A (en) | Manufacture of semiconductor device | |
| JP2001203185A (en) | Method of manufacturing semiconductor device | |
| KR20050022169A (en) | Method for forming isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |