JP2720833B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2720833B2
JP2720833B2 JP7156961A JP15696195A JP2720833B2 JP 2720833 B2 JP2720833 B2 JP 2720833B2 JP 7156961 A JP7156961 A JP 7156961A JP 15696195 A JP15696195 A JP 15696195A JP 2720833 B2 JP2720833 B2 JP 2720833B2
Authority
JP
Japan
Prior art keywords
nitride film
oxide film
film
silicon substrate
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7156961A
Other languages
Japanese (ja)
Other versions
JPH08330412A (en
Inventor
直人 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7156961A priority Critical patent/JP2720833B2/en
Publication of JPH08330412A publication Critical patent/JPH08330412A/en
Application granted granted Critical
Publication of JP2720833B2 publication Critical patent/JP2720833B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に素子間分離用の選択酸化膜を形成するととも
に表面の平坦化を図った半導体装置の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device in which a selective oxide film for element isolation is formed and the surface is planarized.

【0002】[0002]

【従来の技術】近年における半導体装置の高集積化によ
り半導体基板上に形成する配線の多層化が進められてく
ると、半導体基板の表面の凹凸による段差部において上
層配線の段切れ等の問題が生じ易くなる。このため、半
導体基板の表面を平坦化するための製造方法が種々提案
されている。このような手法の1つとして、特開平4−
63432号公報に提案されているものがある。
2. Description of the Related Art In recent years, as the number of wirings formed on a semiconductor substrate has been increased due to the high integration of semiconductor devices, problems such as disconnection of upper wirings at step portions due to unevenness on the surface of the semiconductor substrate have occurred. It is easy to occur. For this reason, various manufacturing methods for flattening the surface of a semiconductor substrate have been proposed. One such technique is disclosed in
There is one proposed in JP-A-63432.

【0003】図3はその製造方法を工程順に示す断面図
である。先ず、(a)のように、シリコン基板21の表
面に200Å程度の第1のシリコン酸化膜22を熱酸化
法により形成した後、素子形成領域に酸化防止用の窒化
膜23を選択的に形成する。次いで、(b)のように、
酸素雰囲気中で加熱して窒化膜23以外のシリコン基板
21の表面を選択酸化し、厚い選択酸化膜、即ち素子間
分離酸化膜24を形成する。次いで、(c)のように、
前記窒化膜23をストッパに利用して、機械的化学研磨
法によりボンディング)を行ない、前記選択酸化膜24
の表面を研磨する。しかる後、(d)のように、窒化膜
23を燐酸により除去し、かつシリコン基板21の表面
を軽くエッチングすることで、シリコン基板21の表
面、即ち素子形成領域と素子間分離領域の表面を平坦化
することが可能となる。
FIG. 3 is a sectional view showing the manufacturing method in the order of steps. First, as shown in FIG. 3A, a first silicon oxide film 22 of about 200 ° is formed on the surface of a silicon substrate 21 by a thermal oxidation method, and then a nitride film 23 for preventing oxidation is selectively formed in an element formation region. I do. Then, as shown in (b),
The surface of the silicon substrate 21 other than the nitride film 23 is selectively oxidized by heating in an oxygen atmosphere to form a thick selective oxide film, that is, an element isolation oxide film 24. Then, as shown in (c),
Using the nitride film 23 as a stopper, bonding is performed by mechanical chemical polishing, and the selective oxide film 24 is formed.
Polish the surface. Thereafter, as shown in (d), the nitride film 23 is removed with phosphoric acid, and the surface of the silicon substrate 21 is lightly etched, so that the surface of the silicon substrate 21, that is, the surfaces of the element formation region and the element isolation region are formed. It can be flattened.

【0004】[0004]

【発明が解決しようとする課題】このような技術では、
素子間分離酸化膜を選択形成するために比較的に薄い窒
化膜23を機械的化学研磨のストッパに利用しているた
め、研磨の制御をこの窒化膜の膜厚の範囲内で行う必要
がある。したがって、研磨制御の範囲を大きくするため
には窒化膜23を厚くすることが好ましいが、逆に窒化
膜23が厚いと選択酸化を行う際にシリコン基板21の
表面に欠陥が生じ易く、トランジスタ等の素子特性に悪
影響を与えることになる。また、機械的化学研磨は研磨
の制御性が低いために、この窒化膜23のみで研磨の終
点を検出することは難しく、特に、素子形成領域の面積
が非常に大きな場合にはなおさら困難なものになる。こ
のため、薄く形成せざるを得ない窒化膜23の膜厚以上
に研磨を行って場合には、シリコン基板21の素子形成
領域の表面が研磨されてしまうことになり、その後に形
成するトランジスタ等の素子の特性不良を生じる原因と
なる。
In such a technique,
Since the relatively thin nitride film 23 is used as a stopper for mechanical chemical polishing in order to selectively form an element isolation oxide film, it is necessary to control the polishing within the range of the thickness of the nitride film. . Therefore, in order to increase the range of polishing control, it is preferable to increase the thickness of the nitride film 23. Conversely, if the nitride film 23 is thick, defects are likely to be generated on the surface of the silicon substrate 21 when performing selective oxidation. Will adversely affect the device characteristics. Further, mechanical chemical polishing has a low controllability of polishing, so that it is difficult to detect the end point of polishing only with this nitride film 23, and it is particularly difficult when the area of the element formation region is very large. become. Therefore, if polishing is performed to a thickness equal to or greater than the thickness of the nitride film 23, which must be formed thin, the surface of the element formation region of the silicon substrate 21 will be polished. Of the device.

【0005】[0005]

【発明の目的】本発明の目的は、素子形成領域の表面を
研磨することなく、シリコン基板の表面を好適に平坦化
することが可能な半導体装置の製造方法を提供すること
にある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of suitably flattening the surface of a silicon substrate without polishing the surface of an element forming region.

【0006】[0006]

【課題を解決するための手段】本発明の製造方法は、シ
リコン基板の表面に酸化膜を形成する工程と、前記シリ
コン基板の素子形成領域の前記酸化膜上に第1の窒化膜
を選択的に形成する工程と、前記第1の窒化膜をマスク
材としてシリコン基板の表面を酸化処理して厚い素子分
離酸化膜を形成する工程と、全面に第2の窒化膜を形成
する工程と、前記素子形成領域上に前記第1の窒化膜が
残された状態で終了されるよう機械的化学研磨法により
前記第2の窒化膜ないし素子間分離酸化膜を研磨する工
程と、前記残された第1の窒化膜を除去する工程と、前
記酸化膜及び素子分離酸化膜をエッチングして表面を平
坦化する工程とを含んでいる。
According to the manufacturing method of the present invention, an oxide film is formed on a surface of a silicon substrate, and a first nitride film is selectively formed on the oxide film in an element formation region of the silicon substrate. Forming a thick element isolation oxide film by oxidizing the surface of the silicon substrate using the first nitride film as a mask material; forming a second nitride film over the entire surface; polishing the second nitride film or device isolation oxide film by chemical mechanical polishing method to the on the element formation region a first nitride film is terminated in a state left, first the left 1) a step of removing the nitride film, and a step of etching the oxide film and the element isolation oxide film to flatten the surface.

【0007】ここで、前記第1の窒化膜を燐酸により除
去し、前記酸化膜及び素子分離酸化膜をフッ酸によりエ
ッチングすることが好ましい。
[0007] Here, the first nitride film is removed by phosphoric acid, it is preferable that the oxide film and the element isolation oxide film is etched by hydrofluoric acid.

【0008】[0008]

【作用】シリコン基板を機械的化学研磨により平坦化処
理する際に、第1の窒化膜と、その上に形成した第2の
窒化膜との合計の膜厚の範囲内で研磨制御を行えばよ
く、制御範囲の余裕を大きくし、制御性が悪い場合でも
シリコン基板の素子形成領域の表面が研磨されることを
回避でき、素子特性の劣化が防止される。
[Action] The silicon substrate during the planarized by mechanical chemical polishing, a first nitride film, the second formed thereon
Polishing control may be performed within the range of the total film thickness with the nitride film , the margin of the control range is increased, and even when the controllability is poor, the surface of the element formation region of the silicon substrate can be prevented from being polished, Deterioration of element characteristics is prevented.

【0009】[0009]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の製造方法を工程順に示す断面図であ
る。先ず、(a)のように、シリコン基板1の表面に熱
酸化法により300Å程度の第1の酸化膜2を形成す
る。そして、その上に窒化膜を形成し、かつこれを選択
エッチングして素子形成領域のみに残した選択酸化用の
窒化膜3を形成する。そして、(b)のように、前記窒
化膜3をマスク材としてシリコン基板1の表面を酸素雰
囲気中におき、950℃で加熱して素子分離領域に約5
000Åの選択酸化膜、すなわち素子分離酸化膜4を形
成する。なお、この素子分離酸化膜4は前記シリコン基
板1の表面よりも2000Å程度突出した状態に形成さ
れる。
Next, the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing the manufacturing method of the present invention in the order of steps. First, as shown in FIG. 1A, a first oxide film 2 of about 300 ° is formed on the surface of a silicon substrate 1 by a thermal oxidation method. Then, a nitride film is formed thereon, and this is selectively etched to form a nitride film 3 for selective oxidation left only in the element formation region. Then, as shown in (b), the surface of the silicon substrate 1 is placed in an oxygen atmosphere using the nitride film 3 as a mask material, and is heated at 950 ° C. to about 5 ° C. in the element isolation region.
A selective oxide film, that is, an element isolation oxide film 4 of 000 ° is formed. The element isolation oxide film 4 is formed so as to protrude from the surface of the silicon substrate 1 by about 2000 °.

【0010】次いで、(c)のように、全面に第2の窒
化膜5を2000Å程度の厚さに形成する。この第2の
窒化膜5は前記窒化膜2と協動してストッパ膜として機
能されるものであり、その表面は略平坦に近い面形状に
形成される。そして、(d)のように、機械的化学研磨
法により前記第2の窒化膜5、窒化膜3及び素子分離酸
化膜4を研磨する。これにより、第2の窒化膜5及び窒
化膜3と素子分離酸化膜4の表面が平坦化される。
Next, as shown in FIG. 1C, a second nitride film 5 is formed on the entire surface to a thickness of about 2000 °. The second nitride film 5 functions as a stopper film in cooperation with the nitride film 2, and its surface is formed in a substantially flat surface shape. Then, as shown in (d), the second nitride film 5, the nitride film 3, and the element isolation oxide film 4 are polished by a mechanical chemical polishing method. Thereby, the surfaces of the second nitride film 5 and the nitride film 3 and the element isolation oxide film 4 are flattened.

【0011】この研磨時においては、素子形成領域上に
は、窒化膜3と第2の窒化膜5とが合計された膜厚の窒
化膜が存在されていることになるため、研磨に際しての
制御は、これら合計の膜厚の範囲内で行えばよい。した
がって、通常の研磨制御を行う限りでは、素子形成領域
に窒化膜3が残された状態で研磨を終了させることが容
易となる。場合によっては、第2窒化膜5と窒化膜3が
残された状態で研磨が終了される。したがって、機械的
化学研磨の制御性が低い場合でも、シリコン基板1の素
子形成領域の表面を研磨することは殆ど生じない。
At the time of this polishing, a nitride film having a total thickness of the nitride film 3 and the second nitride film 5 is present on the element formation region. May be performed within the range of the total film thickness. Therefore, as long as normal polishing control is performed, it becomes easy to finish polishing with the nitride film 3 remaining in the element formation region. In some cases, the polishing is completed with the second nitride film 5 and the nitride film 3 remaining. Therefore, even when the controllability of the mechanical chemical polishing is low, the surface of the element formation region of the silicon substrate 1 is hardly polished.

【0012】しかる後、(e)のように、燐酸によって
窒化膜3ないし第2窒化膜5を除去する。次いで、
(f)のように、フッ酸によりシリコン基板1の酸化
膜、すなわち前記酸化膜2および素子分離酸化膜4をエ
ッチングすることで、素子形成領域の酸化膜を除去し、
かつその表面を平坦化することが可能となる。
Thereafter, the nitride film 3 to the second nitride film 5 are removed by phosphoric acid as shown in FIG. Then
As shown in (f), the oxide film on the silicon substrate 1, that is, the oxide film 2 and the element isolation oxide film 4 are etched with hydrofluoric acid, thereby removing the oxide film in the element formation region.
And the surface can be flattened.

【0013】このように、本実施例の製造方法では、機
械的化学研磨に際しての制御範囲を、窒化膜3と第2窒
化膜5との合計の膜厚の範囲内で行えばよいため、研磨
に際しての制御の余裕を大きくとることができる。した
がって、素子形成領域に窒化膜3を残した状態で研磨を
終了させることが容易であり、素子形成領域のシリコン
基板1の表面を機械的化学研磨法により研磨することを
確実に回避することが可能となる。これにより、素子形
成領域に形成するトランジスタ等の素子の特性劣化を未
然に防止することが可能となる。
As described above, in the manufacturing method of this embodiment, the control range for the mechanical chemical polishing may be performed within the range of the total film thickness of the nitride film 3 and the second nitride film 5. In this case, the control margin can be increased. Therefore, it is easy to finish the polishing with the nitride film 3 left in the element forming region, and it is possible to reliably avoid polishing the surface of the silicon substrate 1 in the element forming region by the mechanical chemical polishing method. It becomes possible. As a result, it is possible to prevent deterioration of characteristics of an element such as a transistor formed in the element formation region.

【0014】また、機械的化学研磨の制御範囲を大きく
するために選択酸化用マスク材としての窒化膜3の膜厚
を厚くする必要もないため、選択酸化時にシリコン基板
に欠陥が生じることもなく、この点からも素子特性が劣
化されることはない。
In addition, since it is not necessary to increase the thickness of the nitride film 3 as a mask material for selective oxidation in order to increase the control range of the mechanical chemical polishing, no defect occurs in the silicon substrate during selective oxidation. From this point, the element characteristics are not degraded.

【0015】なお、図2は前記したような処理を行った
シリコン基板にMOS型トランジスタを形成した状態を
示す図である。シリコン基板1の素子形成領域の表面上
にゲート酸化膜11、ゲート電極12を形成し、かつ素
子形成領域にはソース、ドレインの各領域13を形成す
る。そして、全面に第1層間絶縁膜14、第1配線1
5、第2層間絶縁膜16、第2配線17、パッシベーシ
ョン膜18を順次形成してMOS型トランジスタを形成
する。このように形成されたMOS型トランジスタは、
素子形成領域の表面が機械的化学研磨されることがない
ため、トランジスタ特性に高いものを容易に得ることが
できる。また、素子分離酸化膜の表面を平坦化すること
で、配線層における凹凸を緩和し、段切れ等の不具合を
未然に防止することが可能である。
FIG. 2 is a view showing a state in which MOS transistors are formed on the silicon substrate on which the above-described processing has been performed. A gate oxide film 11 and a gate electrode 12 are formed on the surface of an element formation region of the silicon substrate 1, and source and drain regions 13 are formed in the element formation region. Then, the first interlayer insulating film 14 and the first wiring 1 are formed on the entire surface.
5, a second interlayer insulating film 16, a second wiring 17, and a passivation film 18 are sequentially formed to form a MOS transistor. The MOS transistor thus formed is
Since the surface of the element formation region is not mechanically polished, a transistor having high transistor characteristics can be easily obtained. Further, by flattening the surface of the element isolation oxide film, unevenness in the wiring layer can be reduced, and defects such as disconnection can be prevented.

【0016】ここで、前記実施例では機械的化学研磨の
ストッパ膜として第2窒化膜を利用しているが、場合に
よって酸化膜等、他の膜を利用することも可能である。
ただし、前記実施例のように、選択酸化用マスク材とし
ての窒化膜と同じ窒化膜を用いたときには、第2窒化膜
と窒化膜とを同一の機械的化学研磨法によって連続して
研磨することができるため、工程数を増加させることが
ない点で有利である。
Here, in the above-described embodiment, the second nitride film is used as a stopper film for mechanical chemical polishing, but other films such as an oxide film may be used in some cases.
However, when the same nitride film as the mask material for selective oxidation is used as in the above embodiment, the second nitride film and the nitride film are continuously polished by the same mechanical chemical polishing method. This is advantageous in that the number of steps is not increased.

【0017】また、第2窒化膜の膜厚は素子分離酸化膜
の膜厚、ないしは素子分離酸化膜とシリコン基板との表
面段差寸法によって適宜に調整するものであることは言
うまでもない。
Needless to say, the thickness of the second nitride film is appropriately adjusted depending on the thickness of the element isolation oxide film or the surface step size between the element isolation oxide film and the silicon substrate.

【0018】[0018]

【発明の効果】以上説明したように本発明は、第1の
化膜をマスク材としてシリコン基板の表面を酸化処理し
て厚い素子分離酸化膜を形成した後に、全面に第2の窒
化膜を形成し、かつ素子形成領域上に前記第1の窒化膜
が残された状態で終了されるよう機械的化学研磨法によ
り前記第2の窒化膜ないし素子間分離酸化膜を研磨して
いるので、研磨に際しての制御範囲を第1及び第2の窒
化膜の合計の膜厚範囲に拡大でき、シリコン基板の素子
形成領域の表面が研磨されることはなく、形成される素
子の特性劣化を未然に防止することができる。また、選
択酸化用マスク材としての第1の窒化膜を厚くしなくと
も素子形成領域が研磨されることが防止でき、シリコン
基板表面における欠陥の発生を防止することができる。
As described above, according to the present invention, the surface of the silicon substrate is oxidized using the first nitride film as a mask material to form a thick device isolation oxide film, and then the entire surface is coated with the first nitride film . 2 no
Forming a passivation film and polishing the second nitride film or the inter-element isolation oxide film by a mechanical chemical polishing method so as to end with the first nitride film remaining on the element formation region. Therefore, the control range for polishing is limited to the first and second nitrogen
Thus, the surface of the element formation region of the silicon substrate is not polished, and the deterioration of the characteristics of the element to be formed can be prevented. In addition, the element formation region can be prevented from being polished without increasing the thickness of the first nitride film as the selective oxidation mask material, and the occurrence of defects on the surface of the silicon substrate can be prevented.

【0019】また、研磨ストッパ用の膜として第1の窒
化膜と同質の第2の窒化膜を用いることで、機械的化学
研磨を連続して行うことができ、研磨工程の増加を防止
することができる。
The first nitride film is used as a film for a polishing stopper.
By using the second nitride film of the same quality as the passivation film , mechanical chemical polishing can be performed continuously, and an increase in the number of polishing steps can be prevented.

【0020】さらに、第1の窒化膜を燐酸により除去
し、酸化膜及び素子分離酸化膜をフッ酸によりエッチン
グすることで、シリコン基板の素子形成領域にダメージ
を与えることなくその平坦化が実現できる。
Further, by removing the first nitride film with phosphoric acid and etching the oxide film and the element isolation oxide film with hydrofluoric acid, the silicon substrate can be flattened without damaging the element formation region. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を製造工程順に示す断面図であ
る。
FIG. 1 is a sectional view showing an embodiment of the present invention in the order of manufacturing steps.

【図2】本発明の実施例で製造した半導体装置の一例の
断面図である。
FIG. 2 is a cross-sectional view of an example of a semiconductor device manufactured according to an embodiment of the present invention.

【図3】従来の製造方法を工程順に示す断面図である。FIG. 3 is a cross-sectional view showing a conventional manufacturing method in the order of steps.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 酸化膜 3 窒化膜 4 素子分離酸化膜 5 第2の窒化膜 Reference Signs List 1 silicon substrate 2 oxide film 3 nitride film 4 element isolation oxide film 5 second nitride film

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板の表面に酸化膜を形成する
工程と、前記シリコン基板の素子形成領域の前記酸化膜
上に第1の窒化膜を選択的に形成する工程と、前記第1
窒化膜をマスク材としてシリコン基板の表面を酸化処
理して厚い素子分離酸化膜を形成する工程と、全面に
2の窒化膜を形成する工程と、前記素子形成領域上に前
第1の窒化膜が残された状態で終了されるよう機械的
化学研磨法により前記第2の窒化膜ないし素子間分離酸
化膜を研磨する工程と、前記残された第1の窒化膜を除
去する工程と、前記酸化膜及び素子分離酸化膜をエッチ
ングして表面を平坦化する工程とを含むことを特徴とす
る半導体装置の製造方法。
1. A forming an oxide film on the surface of a silicon substrate, a step of selectively forming a first nitride film on the oxide film of the element formation region of the silicon substrate, the first
A step of the surface of the silicon substrate to form a thick isolation oxide film by oxidizing a nitride film as a mask material, the entire surface
Forming a second nitride film and the second nitride film or the inter-element isolation oxide film by a mechanical chemical polishing method so as to end the process with the first nitride film remaining on the element formation region. Polishing the semiconductor device, removing the remaining first nitride film, and etching the oxide film and the element isolation oxide film to flatten the surface. Production method.
【請求項2】 前記第1の窒化膜を燐酸により除去し、
前記酸化膜及び素子分離酸化膜をフッ酸によりエッチン
グする請求項1に記載の半導体装置の製造方法。
2. The method according to claim 1, wherein said first nitride film is removed with phosphoric acid.
2. The method according to claim 1, wherein the oxide film and the element isolation oxide film are etched with hydrofluoric acid.
JP7156961A 1995-05-31 1995-05-31 Method for manufacturing semiconductor device Expired - Lifetime JP2720833B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7156961A JP2720833B2 (en) 1995-05-31 1995-05-31 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7156961A JP2720833B2 (en) 1995-05-31 1995-05-31 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH08330412A JPH08330412A (en) 1996-12-13
JP2720833B2 true JP2720833B2 (en) 1998-03-04

Family

ID=15639107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7156961A Expired - Lifetime JP2720833B2 (en) 1995-05-31 1995-05-31 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2720833B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463432A (en) * 1990-07-03 1992-02-28 Fujitsu Ltd Manufacture of semiconductor device
JPH05218192A (en) * 1992-02-05 1993-08-27 Sharp Corp Manufacture of semiconductor element
JPH06151418A (en) * 1992-11-10 1994-05-31 Rohm Co Ltd Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH08330412A (en) 1996-12-13

Similar Documents

Publication Publication Date Title
JP3934170B2 (en) Manufacturing method of SOI substrate
JP2720833B2 (en) Method for manufacturing semiconductor device
JPS63257231A (en) Manufacture of semiconductor device
JPH10289946A (en) Manufacture of semiconductor device
KR100258228B1 (en) Semiconductor device fabricating method having a gettering step
JP2001110782A (en) Method of manufacturing semiconductor device
KR100298441B1 (en) Method for forming of dual gate oxide
KR100219416B1 (en) Method of manufacturing semiconductor device
JP3053009B2 (en) Method for manufacturing semiconductor device
KR0174984B1 (en) Contact Forming Method of Semiconductor Device
JP4511101B2 (en) Manufacturing method of semiconductor device
JPS60116146A (en) Manufacture of semiconductor device
JP3087363B2 (en) Method for manufacturing thin film transistor
KR100327426B1 (en) Method for forming dual gate oxide of semiconductor device
JP3217280B2 (en) Dry etching post-processing method and method for manufacturing MOS type semiconductor device
JPH11238881A (en) Semiconductor device and manufacture thereof
KR19990084622A (en) Semiconductor device manufacturing method
JP2000100962A (en) Manufacture of semiconductor device
JPH09260664A (en) Manufacture of semiconductor device
JP2002270848A (en) Manufacturing method of semiconductor device
JPS6257228A (en) Manufacture of semiconductor device
JPH04174518A (en) Forming method for contact hole in semiconductor device
JPS594047A (en) Fabrication of semiconductor device
JPS62283663A (en) Thin film transistor
JPS58158928A (en) Manufacture of semiconductor device on insulating substrate