JP2000298585A - Ｒｏｍ書換えシステム及びｒｏｍ書換え方法 - Google Patents
Ｒｏｍ書換えシステム及びｒｏｍ書換え方法Info
- Publication number
- JP2000298585A JP2000298585A JP10561799A JP10561799A JP2000298585A JP 2000298585 A JP2000298585 A JP 2000298585A JP 10561799 A JP10561799 A JP 10561799A JP 10561799 A JP10561799 A JP 10561799A JP 2000298585 A JP2000298585 A JP 2000298585A
- Authority
- JP
- Japan
- Prior art keywords
- rewriting
- rom
- ram
- program
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Read Only Memory (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 内部構成に係わらず、容易にＲＯＭなどの内
容を変更することができるＲＯＭ書換えシステムを提供
する。 【解決手段】 本発明のＲＯＭ書換えシステムは、各構
成部を制御するＣＰＵ１２、プログラムやデータを記憶
するＲＡＭ１３、ＲＯＭ１４、バス制御部１５及びＢＩ
ＯＳ１６を備えているカードＰＣ１１と、外部記憶装置
２４やＲＯＭライタ装置２１内の各構成部などの制御を
行うＣＰＵ２２、カードＰＣ１１を接続するＩ／Ｏ・Ｉ
Ｆ２３、プログラムやデータなどを記憶するＲＡＭ２５
及びＣＰＵに割込み信号を発生するＩ／Ｏポート２６を
備えるＲＯＭライタ装置２１と、を有することを特徴と
する。
容を変更することができるＲＯＭ書換えシステムを提供
する。 【解決手段】 本発明のＲＯＭ書換えシステムは、各構
成部を制御するＣＰＵ１２、プログラムやデータを記憶
するＲＡＭ１３、ＲＯＭ１４、バス制御部１５及びＢＩ
ＯＳ１６を備えているカードＰＣ１１と、外部記憶装置
２４やＲＯＭライタ装置２１内の各構成部などの制御を
行うＣＰＵ２２、カードＰＣ１１を接続するＩ／Ｏ・Ｉ
Ｆ２３、プログラムやデータなどを記憶するＲＡＭ２５
及びＣＰＵに割込み信号を発生するＩ／Ｏポート２６を
備えるＲＯＭライタ装置２１と、を有することを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ターゲットシステ
ムのＢＩＯＳ−ＲＯＭ（Basic Input/Output System-Re
ad Only Memory）やＦｌａｓｈ−ＲＯＭの書き換えを行
うＲＯＭ書換えシステム及びＲＯＭ書換え方法に関す
る。特には、カードサイズのマザーボード（以下、単に
「カードＰＣ（Personal Computer）」ともいう）に実
装されているＢＩＯＳ−ＲＯＭ（以下、単に「ＢＩＯ
Ｓ」ともいう）やＦｌａｓｈ−ＲＯＭ（以下、単に「Ｒ
ＯＭ」ともいう）の書き換えを行うＲＯＭ書換えシステ
ム及びＲＯＭ書換え方法に関する。
ムのＢＩＯＳ−ＲＯＭ（Basic Input/Output System-Re
ad Only Memory）やＦｌａｓｈ−ＲＯＭの書き換えを行
うＲＯＭ書換えシステム及びＲＯＭ書換え方法に関す
る。特には、カードサイズのマザーボード（以下、単に
「カードＰＣ（Personal Computer）」ともいう）に実
装されているＢＩＯＳ−ＲＯＭ（以下、単に「ＢＩＯ
Ｓ」ともいう）やＦｌａｓｈ−ＲＯＭ（以下、単に「Ｒ
ＯＭ」ともいう）の書き換えを行うＲＯＭ書換えシステ
ム及びＲＯＭ書換え方法に関する。
【０００２】
【従来の技術】図３は、従来のカードＰＣ上に設けられ
たＢＩＯＳの書き換えを示す図である。図３において、
カードＰＣ３１は、カードＰＣ３１の各構成部を制御す
るＣＰＵ（Central Processing Unit）３２と、データ
などを記憶するＲＡＭ（RandomAccess Memory）３３
と、制御プログラムなどを記憶するＲＯＭ３４と、装置
内のバスを制御するバス制御部３５と、基本的なハード
ウェアの制御プログラムを記憶するＢＩＯＳ３６と、を
備えている。
たＢＩＯＳの書き換えを示す図である。図３において、
カードＰＣ３１は、カードＰＣ３１の各構成部を制御す
るＣＰＵ（Central Processing Unit）３２と、データ
などを記憶するＲＡＭ（RandomAccess Memory）３３
と、制御プログラムなどを記憶するＲＯＭ３４と、装置
内のバスを制御するバス制御部３５と、基本的なハード
ウェアの制御プログラムを記憶するＢＩＯＳ３６と、を
備えている。
【０００３】また、ＲＯＭライタ装置４１は、ＦＤなど
の外部記憶装置４４からのデータや装置４１内の各構成
部などの制御を行うＣＰＵ４２と、カードＰＣ３１を接
続するためのＩｎｐｕｔ／Ｏｕｔｐｕｔインタフェース
（Ｉ／Ｏ・ＩＦ）４３と、を備えている。
の外部記憶装置４４からのデータや装置４１内の各構成
部などの制御を行うＣＰＵ４２と、カードＰＣ３１を接
続するためのＩｎｐｕｔ／Ｏｕｔｐｕｔインタフェース
（Ｉ／Ｏ・ＩＦ）４３と、を備えている。
【０００４】以下、従来のＲＯＭライタ装置４１によ
る、カードＰＣ３１のＲＯＭ３４やＢＩＯＳ３６の書き
換えについて説明する。
る、カードＰＣ３１のＲＯＭ３４やＢＩＯＳ３６の書き
換えについて説明する。
【０００５】まず、カードＰＣ３１がＲＯＭライタ装置
４１のカードスロット（図示せず）に挿入されると、Ｒ
ＯＭライタ装置４１のＩ／Ｏ・ＩＦ４３に接続される。
カードＰＣ３１がＲＯＭライタ装置４１に接続される
と、ＲＯＭライタ装置４１からカードＰＣ３１のバス制
御部３５にＢＩＯＳ−ＵＰＤＡＴＥ信号が送信される。
４１のカードスロット（図示せず）に挿入されると、Ｒ
ＯＭライタ装置４１のＩ／Ｏ・ＩＦ４３に接続される。
カードＰＣ３１がＲＯＭライタ装置４１に接続される
と、ＲＯＭライタ装置４１からカードＰＣ３１のバス制
御部３５にＢＩＯＳ−ＵＰＤＡＴＥ信号が送信される。
【０００６】カードＰＣ３１のバス制御部３５は、ＢＩ
ＯＳ−ＵＰＤＡＴＥ信号に応じて、カードＰＣ３１内の
バスを制御し、自己のＣＰＵ３２からＲＯＭ３４やＢＩ
ＯＳ３６を切り離し（Ｄｉｓａｂｌｅ処理）、ＣＰＵ３
２のDisable完了を、Ｉ／Ｏ・ＩＦ４３を介してＲＯＭ
ライタ装置４１のＣＰＵ４２に通知する。
ＯＳ−ＵＰＤＡＴＥ信号に応じて、カードＰＣ３１内の
バスを制御し、自己のＣＰＵ３２からＲＯＭ３４やＢＩ
ＯＳ３６を切り離し（Ｄｉｓａｂｌｅ処理）、ＣＰＵ３
２のDisable完了を、Ｉ／Ｏ・ＩＦ４３を介してＲＯＭ
ライタ装置４１のＣＰＵ４２に通知する。
【０００７】ＣＰＵ４２は、ＣＰＵ３２のDisable完了
通知を受けて、ＦＤなどの外部記憶装置４４から新たな
ＢＩＯＳ用のプログラムを読み出し、Ｉ／Ｏ・ＩＦ４３
及びバス制御部３５を介して、ＢＩＯＳ３６を書き換え
る。
通知を受けて、ＦＤなどの外部記憶装置４４から新たな
ＢＩＯＳ用のプログラムを読み出し、Ｉ／Ｏ・ＩＦ４３
及びバス制御部３５を介して、ＢＩＯＳ３６を書き換え
る。
【０００８】以上のように、従来のＲＯＭライタ装置４
１では、ＲＯＭライタ装置４１内のＣＰＵ４２を用い
て、Ｉ／Ｏ・ＩＦ４３及びバス制御部３５を介してカー
ドＰＣ３１のＢＩＯＳ３６を書き換えていた。
１では、ＲＯＭライタ装置４１内のＣＰＵ４２を用い
て、Ｉ／Ｏ・ＩＦ４３及びバス制御部３５を介してカー
ドＰＣ３１のＢＩＯＳ３６を書き換えていた。
【０００９】
【発明が解決しようとする課題】しかしながら、図３に
示したような従来のＲＯＭライタ装置４１によれば、Ｒ
ＯＭライタ装置４１内のＣＰＵ４２を用いて、Ｉ／Ｏ・
ＩＦ４３及びバス制御部３５を介してカードＰＣ３１の
ＢＩＯＳ３６などを書き換えていたので、図３に示すよ
うにカードＰＣ３１内のＲＯＭ３４が内部バスに接続さ
れている場合、バス制御部３５でのＲＯＭ３４のバス制
御が困難で、ＲＯＭ３４の書き換えが容易にできないと
いう問題があった。
示したような従来のＲＯＭライタ装置４１によれば、Ｒ
ＯＭライタ装置４１内のＣＰＵ４２を用いて、Ｉ／Ｏ・
ＩＦ４３及びバス制御部３５を介してカードＰＣ３１の
ＢＩＯＳ３６などを書き換えていたので、図３に示すよ
うにカードＰＣ３１内のＲＯＭ３４が内部バスに接続さ
れている場合、バス制御部３５でのＲＯＭ３４のバス制
御が困難で、ＲＯＭ３４の書き換えが容易にできないと
いう問題があった。
【００１０】また、カードＰＣ３１に書き換えるべきＲ
ＯＭが複数ある場合、バス制御部３５でのバス制御（Ｒ
ＯＭのスイッチング）が困難で、ＲＯＭの書き換えが容
易にできないという問題があった。
ＯＭが複数ある場合、バス制御部３５でのバス制御（Ｒ
ＯＭのスイッチング）が困難で、ＲＯＭの書き換えが容
易にできないという問題があった。
【００１１】したがって、上記の点に鑑み、本発明の目
的は、カードＰＣの内部構成に係わらず、容易にＲＯＭ
やＢＩＯＳの内容を変更することができるＲＯＭ書換え
システム及びＲＯＭ書換え方法を提供することである。
的は、カードＰＣの内部構成に係わらず、容易にＲＯＭ
やＢＩＯＳの内容を変更することができるＲＯＭ書換え
システム及びＲＯＭ書換え方法を提供することである。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１の態様のＲＯＭ書換えシステムは、プ
ログラムやデータなどを記憶する第１のＲＡＭと、制御
プログラムなどを記憶するＲＯＭと、前記第１のＲＡＭ
及び前記ＲＯＭなどを制御する第１の制御部と、を備え
たターゲットと、書換え用のプログラム及びプログラム
データを記憶する第２のＲＡＭと、前記第２のＲＡＭを
制御する第２の制御部と、を備えた書換え装置と、を備
えるＲＯＭ書換えシステムにおいて、前記ターゲットが
前記書換え装置に接続された際に、前記第２の制御部
は、前記第２のＲＡＭの制御を中止し、前記第１の制御
部は、前記第２のＲＡＭから前記書換え用のプログラム
及び前記プログラムデータを読出して前記第１のＲＡＭ
に記憶し、前記第１のＲＡＭに記憶した前記書換え用の
プログラムを実行して前記第１のＲＡＭに記憶した前記
プログラムデータで前記ＲＯＭを書換える、ことを特徴
とする。
め、本発明の第１の態様のＲＯＭ書換えシステムは、プ
ログラムやデータなどを記憶する第１のＲＡＭと、制御
プログラムなどを記憶するＲＯＭと、前記第１のＲＡＭ
及び前記ＲＯＭなどを制御する第１の制御部と、を備え
たターゲットと、書換え用のプログラム及びプログラム
データを記憶する第２のＲＡＭと、前記第２のＲＡＭを
制御する第２の制御部と、を備えた書換え装置と、を備
えるＲＯＭ書換えシステムにおいて、前記ターゲットが
前記書換え装置に接続された際に、前記第２の制御部
は、前記第２のＲＡＭの制御を中止し、前記第１の制御
部は、前記第２のＲＡＭから前記書換え用のプログラム
及び前記プログラムデータを読出して前記第１のＲＡＭ
に記憶し、前記第１のＲＡＭに記憶した前記書換え用の
プログラムを実行して前記第１のＲＡＭに記憶した前記
プログラムデータで前記ＲＯＭを書換える、ことを特徴
とする。
【００１３】また、上記課題を解決するため、本発明の
第２の態様のＲＯＭ書換えシステムは、プログラムやデ
ータなどを記憶する第１のＲＡＭと、制御プログラムな
どを記憶するＲＯＭと、前記第１のＲＡＭ及び前記ＲＯ
Ｍなどを制御する第１の制御部と、前記第１のＲＡＭ、
前記ＲＯＭ、前記第１の制御部などを接続し、データや
信号のやり取りを行うバスと、前記バスを制御するバス
制御部と、を備えたターゲットと、書換え用のプログラ
ム及びプログラムデータを記憶する第２のＲＡＭと、前
記第２のＲＡＭを制御する第２の制御部と、を備えた書
換え装置と、を備えるＲＯＭ書換えシステムにおいて、
前記ターゲットが前記書換え装置に接続された際に、前
記バス制御部は、前記第２の制御部に信号を送出し、前
記第２の制御部は、前記バス制御部からの前記信号に応
じて、前記第２のＲＡＭの制御を中止し、前記第１の制
御部は、前記第２のＲＡＭから前記書換え用のプログラ
ム及び前記プログラムデータを読出して前記第１のＲＡ
Ｍに記憶し、前記第１のＲＡＭに記憶した前記書換え用
のプログラムを実行して前記第１のＲＡＭに記憶した前
記プログラムデータで前記ＲＯＭを書換える、ことを特
徴とする。
第２の態様のＲＯＭ書換えシステムは、プログラムやデ
ータなどを記憶する第１のＲＡＭと、制御プログラムな
どを記憶するＲＯＭと、前記第１のＲＡＭ及び前記ＲＯ
Ｍなどを制御する第１の制御部と、前記第１のＲＡＭ、
前記ＲＯＭ、前記第１の制御部などを接続し、データや
信号のやり取りを行うバスと、前記バスを制御するバス
制御部と、を備えたターゲットと、書換え用のプログラ
ム及びプログラムデータを記憶する第２のＲＡＭと、前
記第２のＲＡＭを制御する第２の制御部と、を備えた書
換え装置と、を備えるＲＯＭ書換えシステムにおいて、
前記ターゲットが前記書換え装置に接続された際に、前
記バス制御部は、前記第２の制御部に信号を送出し、前
記第２の制御部は、前記バス制御部からの前記信号に応
じて、前記第２のＲＡＭの制御を中止し、前記第１の制
御部は、前記第２のＲＡＭから前記書換え用のプログラ
ム及び前記プログラムデータを読出して前記第１のＲＡ
Ｍに記憶し、前記第１のＲＡＭに記憶した前記書換え用
のプログラムを実行して前記第１のＲＡＭに記憶した前
記プログラムデータで前記ＲＯＭを書換える、ことを特
徴とする。
【００１４】上記課題を解決するため、本発明の第１の
態様のＲＯＭ書換え方法は、書換え装置にあるプログラ
ムデータでターゲット内のＲＯＭを書換えるＲＯＭ書換
え方法であって、前記ターゲットの挿入信号に応じて、
割込み信号を送出し、前記割込み信号に応じて、前記タ
ーゲットから前記書換え装置にある書換え用のプログラ
ム及び前記プログラムデータを読出せるようにし、前記
ターゲット側から前記書換え装置にある前記書換え用の
プログラム及び前記プログラムデータを読出して一時的
に前記ターゲット内に記憶し、前記ターゲット内で前記
書換え用のプログラムを起動して、前記プログラムデー
タで前記ＲＯＭを書き換える、ことを特徴とする。
態様のＲＯＭ書換え方法は、書換え装置にあるプログラ
ムデータでターゲット内のＲＯＭを書換えるＲＯＭ書換
え方法であって、前記ターゲットの挿入信号に応じて、
割込み信号を送出し、前記割込み信号に応じて、前記タ
ーゲットから前記書換え装置にある書換え用のプログラ
ム及び前記プログラムデータを読出せるようにし、前記
ターゲット側から前記書換え装置にある前記書換え用の
プログラム及び前記プログラムデータを読出して一時的
に前記ターゲット内に記憶し、前記ターゲット内で前記
書換え用のプログラムを起動して、前記プログラムデー
タで前記ＲＯＭを書き換える、ことを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明のＲＯＭ書換えシス
テム及びＲＯＭ書換え方法について図面を参照しつつ説
明する。
テム及びＲＯＭ書換え方法について図面を参照しつつ説
明する。
【００１６】図１は、本発明のＲＯＭ書換えシステムを
示す図である。図１において、カードＰＣ１１は、カー
ドＰＣ１１の各構成部を制御するＣＰＵ１２と、プログ
ラムやデータなどを記憶するＲＡＭ１３と、制御プログ
ラムなどを記憶するＲＯＭ１４と、装置内のバスを制御
するバス制御部１５と、基本的なハードウェアの制御プ
ログラムを記憶するＢＩＯＳ１６と、を備えている。
示す図である。図１において、カードＰＣ１１は、カー
ドＰＣ１１の各構成部を制御するＣＰＵ１２と、プログ
ラムやデータなどを記憶するＲＡＭ１３と、制御プログ
ラムなどを記憶するＲＯＭ１４と、装置内のバスを制御
するバス制御部１５と、基本的なハードウェアの制御プ
ログラムを記憶するＢＩＯＳ１６と、を備えている。
【００１７】また、ＲＯＭライタ装置２１は、ＦＤなど
の外部記憶装置２４やＲＯＭライタ装置２１内の各構成
部などの制御を行うＣＰＵ２２と、カードＰＣ１１を接
続するためのＩｎｐｕｔ／Ｏｕｔｐｕｔインタフェース
（Ｉ／Ｏ・ＩＦ）２３と、プログラムやデータなどを記
憶するＲＡＭ２５と、ＣＰＵに割込み信号を発生するＩ
／Ｏポート２６と、を備えている。
の外部記憶装置２４やＲＯＭライタ装置２１内の各構成
部などの制御を行うＣＰＵ２２と、カードＰＣ１１を接
続するためのＩｎｐｕｔ／Ｏｕｔｐｕｔインタフェース
（Ｉ／Ｏ・ＩＦ）２３と、プログラムやデータなどを記
憶するＲＡＭ２５と、ＣＰＵに割込み信号を発生するＩ
／Ｏポート２６と、を備えている。
【００１８】以下、本発明のＲＯＭ書換えシステムによ
る、カードＰＣ１１のＲＯＭ１４やＢＩＯＳ１６の書き
換えについて説明する。
る、カードＰＣ１１のＲＯＭ１４やＢＩＯＳ１６の書き
換えについて説明する。
【００１９】図２は、本発明のＲＯＭライタ装置２１に
よる、カードＰＣ１１のＲＯＭ１４やＢＩＯＳ１６の書
換え動作を示すフローチャ−トである。
よる、カードＰＣ１１のＲＯＭ１４やＢＩＯＳ１６の書
換え動作を示すフローチャ−トである。
【００２０】まず、ＲＯＭライタ装置２１のＣＰＵ２２
は、ＦＤなどの外部記憶装置２４からカードＰＣ１１の
ＢＩＯＳ１６及びＲＯＭ１４用のプログラムデータや書
換え制御プログラムなどを読み出し、ＲＡＭ２５に記憶
する（ステップ２０１）。
は、ＦＤなどの外部記憶装置２４からカードＰＣ１１の
ＢＩＯＳ１６及びＲＯＭ１４用のプログラムデータや書
換え制御プログラムなどを読み出し、ＲＡＭ２５に記憶
する（ステップ２０１）。
【００２１】カードＰＣ１１がＲＯＭライタ装置２１の
カードスロット（図示せず）に挿入されると、ＲＯＭラ
イタ装置２１のＩ／Ｏ・ＩＦ２３に接続される（ステッ
プ２０２）。
カードスロット（図示せず）に挿入されると、ＲＯＭラ
イタ装置２１のＩ／Ｏ・ＩＦ２３に接続される（ステッ
プ２０２）。
【００２２】カードＰＣ１１がＲＯＭライタ装置２１に
接続されると、ＲＯＭライタ装置２１からカードＰＣ１
１のバス制御部１５にＢＩＯＳ−ＵＰＤＡＴＥ信号が送
信される（ステップ２０３）。
接続されると、ＲＯＭライタ装置２１からカードＰＣ１
１のバス制御部１５にＢＩＯＳ−ＵＰＤＡＴＥ信号が送
信される（ステップ２０３）。
【００２３】カードＰＣ１１のバス制御部１５は、割込
み信号をＩ／Ｏ・ＩＦを介してＩ／Ｏポート２６に送出
する（ステップ２０４）。
み信号をＩ／Ｏ・ＩＦを介してＩ／Ｏポート２６に送出
する（ステップ２０４）。
【００２４】Ｉ／Ｏポート２６は、割込み信号をＣＰＵ
２２に送出し、ＣＰＵ２２からＲＡＭ２５へのアクセス
を禁止し、カードＰＣ１１の電源を投入する（ステップ
２０５）。
２２に送出し、ＣＰＵ２２からＲＡＭ２５へのアクセス
を禁止し、カードＰＣ１１の電源を投入する（ステップ
２０５）。
【００２５】次に、カードＰＣ１１内のＣＰＵ１２は、
ＲＯＭライタ装置２１のＲＡＭ２５からＩ／Ｏ・ＩＦ４
３を介してＢＩＯＳ１６及びＲＯＭ１４用のプログラム
データや書換え制御プログラムなどを読み出し、ＲＡＭ
１３に記憶する（ステップ２０６）。
ＲＯＭライタ装置２１のＲＡＭ２５からＩ／Ｏ・ＩＦ４
３を介してＢＩＯＳ１６及びＲＯＭ１４用のプログラム
データや書換え制御プログラムなどを読み出し、ＲＡＭ
１３に記憶する（ステップ２０６）。
【００２６】ＣＰＵ１２は、ＲＡＭ１３の書換え制御プ
ログラムを起動し、ＲＡＭ１３から新たなＢＩＯＳ用の
プログラムやＲＯＭ１４用のプログラムを読み出し、Ｒ
ＯＭ１４やＢＩＯＳ１６を書き換える（ステップ２０
７）。
ログラムを起動し、ＲＡＭ１３から新たなＢＩＯＳ用の
プログラムやＲＯＭ１４用のプログラムを読み出し、Ｒ
ＯＭ１４やＢＩＯＳ１６を書き換える（ステップ２０
７）。
【００２７】ＲＯＭ１４やＢＩＯＳ１６などの全てのＲ
ＯＭの書き換えが完了したら（ステップ２０８）、書換
え完了の信号がＩ／Ｏポート２６に送られる（ステップ
２０９）。
ＯＭの書き換えが完了したら（ステップ２０８）、書換
え完了の信号がＩ／Ｏポート２６に送られる（ステップ
２０９）。
【００２８】Ｉ／Ｏポート２６は、ＣＰＵ２２に割込み
信号を発生し、ＣＰＵ２２がＲＡＭ２５へアクセスでき
るようにする（ステップ２１０）。
信号を発生し、ＣＰＵ２２がＲＡＭ２５へアクセスでき
るようにする（ステップ２１０）。
【００２９】以上、本発明のＲＯＭ書換えシステム及び
ＲＯＭ書換え方法では、カードＰＣ１１内のＣＰＵ１２
を用いて、自己のＲＯＭ１４やＢＩＯＳ１６を書き換え
る。
ＲＯＭ書換え方法では、カードＰＣ１１内のＣＰＵ１２
を用いて、自己のＲＯＭ１４やＢＩＯＳ１６を書き換え
る。
【００３０】
【発明の効果】以上のように、本発明のＲＯＭ書換えシ
ステム及びＲＯＭ書換え方法によれば、カードＰＣ内の
ＣＰＵとＲＡＭに記憶されている制御プログラムやデー
タを用いて、自己のＲＯＭやＢＩＯＳを書き換えるた
め、カードＰＣの内部構成、特に、ＲＯＭの数や実装位
置に係わらず、容易にかつ迅速にＲＯＭやＢＩＯＳの書
き換えができるようになった。
ステム及びＲＯＭ書換え方法によれば、カードＰＣ内の
ＣＰＵとＲＡＭに記憶されている制御プログラムやデー
タを用いて、自己のＲＯＭやＢＩＯＳを書き換えるた
め、カードＰＣの内部構成、特に、ＲＯＭの数や実装位
置に係わらず、容易にかつ迅速にＲＯＭやＢＩＯＳの書
き換えができるようになった。
【図１】本発明のＲＯＭ書換えシステムの構成を示すブ
ロック図である。
ロック図である。
【図２】書換え動作の流れを示すフローチャートであ
る。
る。
【図３】従来のＲＯＭ書換えシステムの構成を示すブロ
ック図である。
ック図である。
１１、３１ カードＰＣ １２、２２、３２、４２ ＣＰＵ １３、２５、３３ ＲＡＭ １４、３４ ＲＯＭ １５、３５ バス制御部 １６、３６ ＢＩＯＳ ２１、４１ ＲＯＭライタ装置 ２３、４３ Ｉ／Ｏ・ＩＦ ２４、４４ 外部記憶装置 ２６ Ｉ／Ｏポート
Claims (3)
- 【請求項１】 プログラムやデータなどを記憶する第１
のＲＡＭと、制御プログラムなどを記憶するＲＯＭと、
前記第１のＲＡＭ及び前記ＲＯＭなどを制御する第１の
制御部と、を備えたターゲットと、 書換え用のプログラム及びプログラムデータを記憶する
第２のＲＡＭと、前記第２のＲＡＭを制御する第２の制
御部と、を備えた書換え装置と、 を備えるＲＯＭ書換えシステムにおいて、 前記ターゲットが前記書換え装置に接続された際に、 前記第２の制御部は、前記第２のＲＡＭの制御を中止
し、 前記第１の制御部は、前記第２のＲＡＭから前記書換え
用のプログラム及び前記プログラムデータを読出して前
記第１のＲＡＭに記憶し、前記第１のＲＡＭに記憶した
前記書換え用のプログラムを実行して前記第１のＲＡＭ
に記憶した前記プログラムデータで前記ＲＯＭを書換え
る、 ことを特徴とするＲＯＭ書換えシステム。 - 【請求項２】 プログラムやデータなどを記憶する第１
のＲＡＭと、制御プログラムなどを記憶するＲＯＭと、
前記第１のＲＡＭ及び前記ＲＯＭなどを制御する第１の
制御部と、前記第１のＲＡＭ、前記ＲＯＭ、前記第１の
制御部などを接続し、データや信号のやり取りを行うバ
スと、前記バスを制御するバス制御部と、を備えたター
ゲットと、 書換え用のプログラム及びプログラムデータを記憶する
第２のＲＡＭと、前記第２のＲＡＭを制御する第２の制
御部と、を備えた書換え装置と、 を備えるＲＯＭ書換えシステムにおいて、 前記ターゲットが前記書換え装置に接続された際に、 前記バス制御部は、前記第２の制御部に信号を送出し、 前記第２の制御部は、前記バス制御部からの前記信号に
応じて、前記第２のＲＡＭの制御を中止し、 前記第１の制御部は、前記第２のＲＡＭから前記書換え
用のプログラム及び前記プログラムデータを読出して前
記第１のＲＡＭに記憶し、前記第１のＲＡＭに記憶した
前記書換え用のプログラムを実行して前記第１のＲＡＭ
に記憶した前記プログラムデータで前記ＲＯＭを書換え
る、 ことを特徴とするＲＯＭ書換えシステム。 - 【請求項３】 書換え装置にあるプログラムデータでタ
ーゲット内のＲＯＭを書換えるＲＯＭ書換え方法であっ
て、 前記ターゲットの挿入信号に応じて、割込み信号を送出
し、 前記割込み信号に応じて、前記ターゲットから前記書換
え装置にある書換え用のプログラム及び前記プログラム
データを読出せるようにし、 前記ターゲット側から前記書換え装置にある前記書換え
用のプログラム及び前記プログラムデータを読出して一
時的に前記ターゲット内に記憶し、 前記ターゲット内で前記書換え用のプログラムを起動し
て、前記プログラムデータで前記ＲＯＭを書き換える、 ことを特徴とするＲＯＭ書換え方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10561799A JP2000298585A (ja) | 1999-04-13 | 1999-04-13 | Ｒｏｍ書換えシステム及びｒｏｍ書換え方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10561799A JP2000298585A (ja) | 1999-04-13 | 1999-04-13 | Ｒｏｍ書換えシステム及びｒｏｍ書換え方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000298585A true JP2000298585A (ja) | 2000-10-24 |
Family
ID=14412467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10561799A Withdrawn JP2000298585A (ja) | 1999-04-13 | 1999-04-13 | Ｒｏｍ書換えシステム及びｒｏｍ書換え方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000298585A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004032425A1 (ja) * | 2002-10-02 | 2004-04-15 | Mitsubishi Denki Kabushiki Kaisha | 通信アダプタ装置および通信アダプタおよび不揮発性メモリへの書込み方法とこれに用いる電気機器及びｒｏｍライタ |
| US7401163B2 (en) | 2001-01-31 | 2008-07-15 | Renesas Technology Corporation | Data processing system and data processor |
-
1999
- 1999-04-13 JP JP10561799A patent/JP2000298585A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7401163B2 (en) | 2001-01-31 | 2008-07-15 | Renesas Technology Corporation | Data processing system and data processor |
| US7401165B2 (en) | 2001-01-31 | 2008-07-15 | Renesas Technology Corporation | Data processing system and data processor |
| US7725616B2 (en) | 2001-01-31 | 2010-05-25 | Renesas Technology Corp. | Data processing system and data processor |
| US7975077B2 (en) | 2001-01-31 | 2011-07-05 | Renesas Electronics Corporation | Data processing system and data processor |
| US8244926B2 (en) | 2001-01-31 | 2012-08-14 | Renesas Electronics Corporation | Data processing system and data processor |
| US8595388B2 (en) | 2001-01-31 | 2013-11-26 | Renesas Electronics Corporation | Data processing system and data processor |
| US8812750B2 (en) | 2001-01-31 | 2014-08-19 | Renesas Electronics Corporation | Data processing system and data processor |
| US9069911B2 (en) | 2001-01-31 | 2015-06-30 | Renesas Electronics Corporation | Data processing system and data processor |
| WO2004032425A1 (ja) * | 2002-10-02 | 2004-04-15 | Mitsubishi Denki Kabushiki Kaisha | 通信アダプタ装置および通信アダプタおよび不揮発性メモリへの書込み方法とこれに用いる電気機器及びｒｏｍライタ |
| US8230083B2 (en) | 2002-10-02 | 2012-07-24 | Mitsubishi Denki Kabushiki Kaisha | Communication adapter apparatus, communication adapter, method of writing data in nonvolatile memory, and electric apparatus and ROM writer used for the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04367963A (ja) | 共有記憶通信方法 | |
| JP2002215597A (ja) | マルチプロセッサ装置 | |
| JP2003515831A (ja) | 待機中に他のデータ処理装置の記憶装置にアクセス可能なデータ処理装置 | |
| JP2003058416A (ja) | データアクセスタイミングを調整するデュアルポートメモリコントローラ及びそれによる方法 | |
| CN114661368A (zh) | 一种芯片及其启动方法 | |
| JP2000242612A (ja) | メモリ及びバスを共有化したシステム | |
| JP2000298585A (ja) | Ｒｏｍ書換えシステム及びｒｏｍ書換え方法 | |
| JP2000020492A (ja) | サブｃｐｕへのプログラムダウンロード方法およびそのｎｃ装置 | |
| JPH0855097A (ja) | データ処理システム及びそのメモリアクセス方法 | |
| JP2702743B2 (ja) | 電子機器 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JP2561340B2 (ja) | 情報処理装置 | |
| JP2003158780A (ja) | コントローラ | |
| JPH1047151A (ja) | 自動車用電子制御装置 | |
| JPH04195316A (ja) | 省電力回路 | |
| CN103294619A (zh) | 输出输入控制装置与其控制方法 | |
| JPH0869444A (ja) | マルチプロセッサシステム | |
| JPH1139266A (ja) | マルチプロセッサ装置 | |
| JPH01233651A (ja) | 通信制御方式 | |
| JPH10320366A (ja) | 非常駐型プログラム・ローディング方式 | |
| JP2002041437A (ja) | ハードディスクドライブ切換装置 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| KR19990058887A (ko) | 서로 다른 프로세스의 구성에 의한 부모 또는 자식 프로세스 역할을 하는 프로세스 통제 방법 | |
| JP2002091520A (ja) | プログラマブルコントローラ及びメモリモジュール | |
| JPH02150950A (ja) | バス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |