JP2000294466A - チップマップ生成方法およびその装置 - Google Patents

Abstract

(57)【要約】 【課題】バッドマークが付されたチップを含むチップ配
列から良品／不良品のチップマップを迅速かつ正確に生
成することができる。 【解決手段】パターン形成が行われた半導体基板上にチ
ップ配列されたチップの良品／不良品のチップマップを
生成するチップマップ生成装置において、チップ配列さ
れた各チップに対してパターンマッチング処理等の高速
の第１パターン認識処理を行って良品チップと不良品チ
ップと不明チップとに区分する第１処理部３ａと、不明
チップに対して二値化処理等の信頼度の高い第２パター
ン認識処理を行って良品チップと不良品チップとに確実
に区分する第２処理部３ｂと、第１処理部３ａおよび第
２処理部３ｂによって区分された良品チップと不良品チ
ップの半導体基板上の位置をもとに良品／不良品のチッ
プマップを生成するチップマップ生成部５とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パターン形成が
行われた半導体基板上にチップ配列されたチップのチッ
プマップを生成するチップマップ生成方法およびその装
置に関する。

【０００２】

【従来の技術】半導体ＩＣの製造においては、各種の回
路パターンをもったチップが半導体基板上に形成される
が、これらのチップはその製造過程において不良品が生
ずる場合がある。このため、パターン形成を行う半導体
製造プロセスの前工程においては、半導体基板上の各チ
ップに対してプローバを用いて電気的に接触して回路が
正常に動作するか否かの検査を行う。そして、この検査
結果に対して、「不良品」チップに、不良品であること
を示すバッドマークが印刷されたり、傷をつける等を行
うのが通常である。

【０００３】そして、後工程におけるダイボンディング
を行う場合には、各チップに対して個々にパターン認識
処理を行って良品チップの判別を行うため、良品チップ
と不良品チップの両方に対して処理を行う必要があっ
た。

【０００４】なお、特開平９−１４８３８７号公報に
は、バッドマークが印刷されない半導体基板上の各チッ
プに対して、プローバテスト結果を用いて各チップの良
品／不良品のチップマップを生成するものが記載されて
おり、これにより、その後良品チップに対してのみダイ
ボンダ等を行って後工程を効率的に行うようにしてい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、半導体
製造プロセスの後工程において、不良品を含む各チップ
に対してパターン認識処理を施すことは搬送装置による
移動時間がかかるため、後工程の効率化を妨げるという
問題点があった。

【０００６】また、バッドマークが印刷されたチップを
含むチップ配列から良品チップと不良品チップとを確実
に判別するには、多大な時間がかかり、簡易に良品／不
良品のチップマップを生成することは困難であるという
問題点があった。

【０００７】そこで、本発明は、かかる問題点を除去
し、バッドマークが付されたチップを含むチップ配列か
ら良品／不良品のチップマップを迅速かつ正確に生成す
ることができるチップマップ生成方法およびその装置を
提供することを目的とする。

【０００８】

【課題を解決するための手段および効果】この発明にか
かるチップレイアウト生成方法は、パターン形成が行わ
れた半導体基板上にチップ配列されたチップの良品／不
良品のチップマップを生成するチップマップ生成方法に
おいて、前記チップ配列された各チップに対して第１パ
ターン認識処理を行って良品チップと不良品チップと不
明チップとに区分する第１処理工程と、前記不明チップ
に対して第２パターン認識処理を行って良品チップと不
良品チップとに区分する第２処理工程と、前記第１処理
工程および前記第２処理工程によって区分された良品チ
ップと不良品チップの前記半導体基板上の位置をもとに
良品／不良品のチップマップを生成する生成工程と、を
含むことを特徴とする。

【０００９】この発明によれば、まず第１処理工程によ
ってチップ配列された各チップに対して第１パターン認
識処理、例えば、良品チップを参照モデルとしたパター
ンマッチング処理行って良品チップと不良品チップと不
明チップとに高速に区分し、第２処理工程によって、こ
の不明チップに対して第２パターン認識処理、例えば、
二値化処理や、他の検出アルゴリズムや、第１パターン
認識処理時とは異なる照明条件とした処理等を行って良
品チップと不良品チップとに精度高く区分し、生成工程
は、前記第１処理工程および前記第２処理工程によって
区分された良品チップと不良品チップの前記半導体基板
上の位置をもとに良品／不良品のチップマップを生成す
るようにしているので、高速かつ信頼性の高い良品／不
良品のチップマップを生成することができるという作用
効果を有する。

【００１０】また、このようにして生成した良品／不良
品のチップマップを生成することによって、このチップ
マップを後工程で用いると、ダイボンディング等の処理
が良品チップのみに対して行われ、効率的な半導体製造
プロセスを行うことができるという作用効果を有する。

【００１１】さらに、この良品／不良品のチップマップ
を各ウェハに対して生成することによって、半導体製造
プロセスにおける不具合発生原因の追求を支援すること
ができるという作用効果を有する。

【００１２】次の発明にかかるチップレイアウト生成装
置では、パターン形成が行われた半導体基板上にチップ
配列されたチップの良品／不良品のチップマップを生成
するチップマップ生成装置において、前記チップ配列さ
れた各チップに対して第１パターン認識処理を行って良
品チップと不良品チップと不明チップとに区分する第１
処理手段と、前記不明チップに対して第２パターン認識
処理を行って良品チップと不良品チップとに区分する第
２処理手段と、前記第１処理手段および前記第２処理手
段によって区分された良品チップと不良品チップの前記
半導体基板上の位置をもとに良品／不良品のチップマッ
プを生成する生成手段と、を備えたことを特徴とする。

【００１３】この発明によれば、まず第１処理手段によ
ってチップ配列された各チップに対して第１パターン認
識処理、例えば、良品チップを参照モデルとしたパター
ンマッチング処理行って良品チップと不良品チップと不
明チップとに高速に区分し、第２処理手段によって、こ
の不明チップに対して第２パターン認識処理、例えば、
二値化処理や、他の検出アルゴリズムや、第１パターン
認識処理時とは異なる照明条件とした処理等を行って良
品チップと不良品チップとに精度高く区分し、生成手段
は、前記第１処理手段および前記第２処理手段によって
区分された良品チップと不良品チップの前記半導体基板
上の位置をもとに良品／不良品のチップマップを生成す
るようにしているので、高速かつ信頼性の高い良品／不
良品のチップマップを生成することができるという作用
効果を有する。

【００１４】また、このようにして生成した良品／不良
品のチップマップを生成することによって、このチップ
マップを後工程で用いると、ダイボンディング等の処理
が良品チップのみに対して行われ、効率的な半導体製造
プロセスを行うことができるという作用効果を有する。

【００１５】さらに、この良品／不良品のチップマップ
を各ウェハに対して生成することによって、半導体製造
プロセスにおける不具合発生原因の追求を支援すること
ができるという作用効果を有する。

【００１６】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図１は、この発明の実
施の形態であるチップマップ生成装置の構成を示す図で
ある。図１において、半導体基板としてのウェハ１１
は、ＸＹθテーブル１２上に載置される。光源１３から
の照明光は、ハーフミラー１４で偏向され、ウェハ１１
に照射され、また、光源１５からの照明光は斜め方向か
らウェハ１１に照射され、ウェハ１１からの反射光は、
ハーフミラー１４、レンズ１７を介してＣＣＤ等の撮像
素子１６に結像する。撮像素子１６からの画像信号は、
画像処理部３に出力される。

【００１７】制御部Ｃは、キーボード等によって実現さ
れる入力部１、液晶ディスプレイ等によって実現される
表示部２、画像処理部３、ＸＹθテーブル１２を駆動す
る駆動部４、チップマップ生成部５、および各種のデー
タおよび生成されたチップマップを格納する格納部６を
制御する。

【００１８】画像処理部３は、第１処理部３ａと第２処
理部３ｂとを有し、第１処理部３ａは、取得されたチッ
プの画像信号と良品チップのチップ検出モデルとのパタ
ーンマッチング処理を行って、良品チップと不良チップ
と良品／不良品を判別できなかった不明チップとに区分
する。第２処理部３ｂは、不明チップとして区分された
チップに対して、パターンマッチング処理とは異なる精
度の高いパターン認識処理を行って、この不明チップを
良品チップと不良チップとに区分する。

【００１９】チップマップ生成部５は、画像処理部３か
ら送られる各チップの良品／不良品の判別結果をもと
に、各ウェハに対するチップマップを生成し、格納部６
に格納する。

【００２０】ここで、図２を参照して、ウェハ１１上の
チップに形成されるパターンの一例について説明する。
ウェハ１１は、半導体製造プロセスの前工程によって各
チップにパターンが形成されることになる。そして、こ
の前工程のウェハ検査工程において、プローバを用いた
電気的な検査が行われ、正常動作しないチップに対して
はバッドマークと呼ばれる印が印刷され、あるいは傷が
つけられる。このバッドマークは、チップ上の所定位置
に印刷されるのが通常である。上述した良品チップと
は、このバッドマークが印刷されていないか、傷が付け
られていないないチップのことをいい、不良チップと
は、このバッドマークが印刷されているか、傷かつけら
れたチップのことをいう。なお、この不良チップが生ず
るチップ配列上の位置は、各ウェハによって異なるのは
言うまでもない。また、上述した第１処理部３ａは、良
品チップと不良チップと不明チップとに区分するが、不
明チップが生ずるのは、良品チップであっても、良品チ
ップ上に塵が存在したり、チップ配置上の位置による光
学的条件等が異なる場合があるからである。

【００２１】ここで、上述したパターンマッチングにつ
いて説明すると、パターンマッチングとは、参照画像
（モデル画像）と対象画像の類似度を評価するための一
手法であり、評価関数としては、相関係数が良く用いら
れる。参照画像の各画素の明度値をＭｉｊ、対象画像の
各画素の明度値をＩｉｊとすれば、両画像間の相関係数
ｒは、次のように表せる。

【００２２】 ここで、ｉおよびｊは、画像内での画素のｘ座標および
ｙ座標を示し、Ｎは、画像内の全画素数（画像の幅、高
さをそれぞれｗ、ｈとするとＮ＝ｗ×ｈ）を表す。

【００２３】対象画像がモデル画像に類似しているほ
ど、この相関係数ｒの値は大きくなり、全く同一の画像
の場合に最大値１．０をとる。

【００２４】例えば、図３（ａ）に示すように、任意の
良品チップを予めモデル画像として登録し、各チップ位
置でパターンマッチングを実行すると、照明や回路パタ
ーンの仔細なゆらぎにともなう見え方の変化があって
も、各良品チップの位置では高い類似度、例えば相関係
数０．８以上が得られる（図３（ｂ）参照）。バッドマ
ークが打たれていると、局所的にパターンが異なるの
で、やや低い類似度、例えば相関係数０．６程度になる
（図３（ｃ）参照）。この場合、良品チップと不良チッ
プとを区分するための相関係数の閾値を、例えば０．７
に設定することによって良品チップと不良チップとに区
分することができる。但し、相関係数の値が０．７近傍
である場合には、精度高く良品チップと不良チップとを
区分するために、相関係数が０．７５以上を良品チップ
と判定し、相関係数が０．６５以下を不良チップと判定
し、相関係数が０．６５〜０．７５の範囲のチップは不
明チップとして、第２処理部３ｂによる精度の高いパタ
ーン認識処理によって良品／不良品の判定を行うように
する。

【００２５】次に、図４のフローチャートを参照してチ
ップマップ生成処理手順について説明する。図４は、チ
ップマップ生成処理手順を示すフローチャートであり、
図４において、まず、処理すべきチップの位置をＸＹθ
テーブル１２を駆動してサーチする（ステップＳ１）。
その後、良品チップをチップ検出モデルとして、各チッ
プのパターンマッチング処理を画像処理部３の第１処理
部３ａに行わせる（ステップＳ２）。このチップ検出モ
デルは、ウェハ１１上のチップから良品チップを目視で
選択し、この良品チップの画像をそのまま用いる。次
に、この処理結果が良品チップであるか、不良チップで
あるか、不明チップであるかを判断する（ステップＳ
３）。この判断は、上述したように、例えば、相関係数
の値が０．７５以上である場合には、良品チップとして
判断し、相関係数の値が０．６５以下である場合には、
不良チップとして判断し、相関係数の値が０．６５〜
０．７５の範囲である場合には、不明チップとして判断
する。

【００２６】良品チップとして判断された良品チップは
その半導体基板上の位置とともに格納され（ステップＳ
４）、不良チップとして判断された不良チップはその半
導体基板上の位置とともに格納され（ステップＳ６）、
不明チップとして判断された不明チップはその半導体基
板上の位置とともに格納される（ステップＳ５）。そし
て、全てのチップに対して第１処理部３ａによる処理が
終了し、良品チップ、不良チップ、不明チップに区分さ
れたか否かを判断し（ステップＳ７）、全てのチップに
対して第１処理部３ａによる処理が実行されていない場
合には、ステップＳ１に移行して次のチップに対する上
述した第１処理部３ａによる処理を繰り返して行わせ、
全てのチップに対して第１処理部３ａによる処理が終了
した場合には、ステップＳ７に移行する。

【００２７】その後、格納されている不明チップの一つ
のチップに対するサーチを行い（ステップＳ８）、第２
処理部３ｂによるパターン認識処理を実行する（ステッ
プＳ９）。この第２処理部３ｂによるパターン認識処理
とは、この不明チップの二値化画像を取得し、良品チッ
プの二値化画像であるチップ参照モデルと比較すること
である。特にバッドマーク近傍の情報を参照する。その
後、この第２処理部３ｂによる比較結果から、この不明
チップが良品チップであるか、不良チップであるか否か
を判断する（ステップＳ１０）。

【００２８】その後、良品チップとして判断された不明
チップは、良品チップとして格納し（ステップＳ１
１）、不良チップとして判断された不明チップは、不良
チップとして格納する（ステップＳ１２）。その後、不
明チップの全てに対する第２処理部３ｂによる処理が行
われたか否かを判断し（ステップ１３）、全ての不明チ
ップに対して第２処理部３ｂによる処理が終了していな
い場合には、ステップＳ８に移行して次の不明チップに
対する第２処理部３ｂによる処理を実行させ、全ての不
明チップに対する第２処理部３ｂによる処理が終了した
場合には、ステップＳ１４に移行する。その後、第１処
理部３ａおよび第２処理部３ｂによって判定された良品
チップと不良チップと、これらの半導体基板上の位置と
をもとに、図２（ｂ）に示すような良品／不良チップマ
ップを生成し（ステップＳ１４）、本処理を終了する。

【００２９】ところで、上述した実施の形態では、第１
処理部３ａによるパターン認識処理を良品チップのパタ
ーンをチップ参照モデルとしたパターンマッチング処理
を行い、第２処理部３ｂによる二値化処理によって不明
チップを良品チップと不良チップとに判別するようにし
ているが、これは、半導体基板上に存在するチップ数が
多いため、第１処理部３ａによって高速のパターン認識
処理を行わせて、確実に良品／不良品を判別できるもの
を先に判別し、判別できなかった不明チップを時間がか
かるが確実に良品／不良品を判別できる検出アルゴリズ
ムを用いて、全てのチップを確実かつ高速に良品／不良
品判別を行うようにするためである。従って、第１処理
部３ａによる処理は、高速に良品／不良品判別でき、第
２処理部３ｂによる処理は、複雑な処理で時間がかかっ
ても確実に良品／不良品判別を行うことができるパター
ン認識であればよい。

【００３０】従って、第２処理部３ｂによる処理には、
図５に示すような各種のパターン認識処理を行うように
することができる。図５（ａ）に示す第２処理部３ｂに
よるパターン認識処理は、第１処理部３ａと同じパター
ンマッチング処理を行うが、その照明条件を変えて処理
を行わせるようにしている。図５（ａ）に示すように、
照明の角度によってチップ表面における光の散乱が異な
り、これによってさらに不明チップを確実に良品／不良
品判別することができる。この場合、図１に示した光源
１５の照射量を適切に調整することによって、上述した
照明条件を変更することができる。

【００３１】また、図５（ｂ）は、上述した実施の形態
で用いられる二値化処理であり、第１処理部３ａによる
パターンマッチング処理とは異なる検出アルゴリズムを
用いている。従って、他の精度の高いパターン認識処理
アルゴリズムが存在するのであれば、これを適用しても
よい。

【００３２】さらに、図５（ｃ）による第２処理部３ｂ
の処理は、検出エリアを変更するようにしている。これ
は、バッドマークの付される位置は各チップに対して固
定されているのが通常であり、このような場合には、こ
のバッドマークが付されている部分のエリアのみのパタ
ーン認識処理を行えばよく、これによって精度の高い良
品／不良判別が可能となる。

【００３３】また、第１処理部３ａによる処理をパター
ンマッチング処理として説明したが、例えば、図２
（ｂ）に示す検出アルゴリズムによる良品／不良判別を
高速に実行することができるのであれば、その検出アル
ゴリズムを第１処理部３ａによるパターン認識処理とし
て適用してもよい。但し、現時点において、パターンマ
ッチング処理は、高速処理が可能であり、このパターン
マッチング処理を第１処理部３ａによる処理とするのが
好適である。

【００３４】さらに、上述した図４のフローチャートで
は、第２処理部３ｂによる不明チップに対する良品／不
良品判別を良品チップを基準として判別していたが、不
良品チップすなわちバッドマークが付されたチップを基
準として判別するようにしてもよい。もちろん、第１処
理部３ａも同様である。また、第２処理部３ｂにおける
処理において、まず良品チップを基準として判別し、良
品チップとして判別されなかった不明チップをさらに不
良チップを基準として判別し、確実に全ての不明チップ
を良品／不良品判別するようにしてもよい。

【００３５】上述した実施の形態によれば、第１処理部
３ａによって各チップを高速に良品／不良品／不明の判
別を行い、第２処理部３ｂによって不明チップを精度高
く確実に良品／不良品判別を行うようにしているので、
高速かつ信頼性の高い良品／不良品のチップマップを生
成することができる。

【００３６】また、このようにして生成した良品／不良
品のチップマップを生成することによって、このチップ
マップを後工程で用いると、ダイボンディング等の処理
が良品チップのみに対して行われ、効率的な半導体製造
プロセスを行うことができる。

【００３７】さらに、この良品／不良品のチップマップ
を各ウェハに対して生成することによって、半導体製造
プロセスにおける不具合発生原因の追求を支援すること
にもなる。

【図面の簡単な説明】

【図１】この発明の実施の形態であるチップマップ生成
装置の構成を示す図である。

【図２】良品チップと不良チップとを有したウェハのチ
ップマップ生成処理を説明する図である。

【図３】パターンマッチング処理を説明する図である。

【図４】チップマップ生成処理手順を示すフローチャー
トである。

【図５】第２処理部３ｂによる他の処理内容を示す図で
ある。

【符号の説明】

１…入力部 ２…表示部 ３…画像処理部 ３ａ…第１
処理部 ３ｂ…第２処理部 ４…駆動部 ５…チップレイアウト
生成部 ６…格納部 １１…ウェハ １２…ＸＹθテーブル １３…光源 １
４…ハーフミラー １５…光源 １６…撮像素子 １７…レンズ

フロントページの続き Ｆターム(参考） 4M106 AA01 DA14 DA15 DB01 DB04 DB07 DB12 DB13 DB14 DB21 DJ04 DJ06 DJ14 DJ15 DJ17 DJ18 DJ20 DJ21 DJ23 DJ32 DJ38

Claims (2)

【特許請求の範囲】
1. 【請求項１】 パターン形成が行われた半導体基板上に
   チップ配列されたチップの良品／不良品のチップマップ
   を生成するチップマップ生成方法において、 前記チップ配列された各チップに対して第１パターン認
   識処理を行って良品チップと不良品チップと不明チップ
   とに区分する第１処理工程と、 前記不明チップに対して第２パターン認識処理を行って
   良品チップと不良品チップとに区分する第２処理工程
   と、 前記第１処理工程および前記第２処理工程によって区分
   された良品チップと不良品チップの前記半導体基板上の
   位置をもとに良品／不良品のチップマップを生成する生
   成工程と、 を含むことを特徴とするチップマップ生成方法。
2. 【請求項２】 パターン形成が行われた半導体基板上に
   チップ配列されたチップの良品／不良品のチップマップ
   を生成するチップマップ生成装置において、 前記チップ配列された各チップに対して第１パターン認
   識処理を行って良品チップと不良品チップと不明チップ
   とに区分する第１処理手段と、 前記不明チップに対して第２パターン認識処理を行って
   良品チップと不良品チップとに区分する第２処理手段
   と、 前記第１処理手段および前記第２処理手段によって区分
   された良品チップと不良品チップの前記半導体基板上の
   位置をもとに良品／不良品のチップマップを生成する生
   成手段と、 を備えたことを特徴とするチップマップ生成装置。