JP2000287376A - 過充電防止方法、充電回路、電子機器および時計 - Google Patents
過充電防止方法、充電回路、電子機器および時計Info
- Publication number
- JP2000287376A JP2000287376A JP11089914A JP8991499A JP2000287376A JP 2000287376 A JP2000287376 A JP 2000287376A JP 11089914 A JP11089914 A JP 11089914A JP 8991499 A JP8991499 A JP 8991499A JP 2000287376 A JP2000287376 A JP 2000287376A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- power supply
- voltage
- potential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Electromechanical Clocks (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Rectifiers (AREA)
- Secondary Cells (AREA)
Abstract
(57)【要約】
【課題】 簡易な構成で、確実に過充電を防止すること
が可能であるとともに、充電効率を向上させる。 【解決手段】 複数の整流素子Ｄ1、Ｄ2、Ｑ1、Ｑ2を有
し、一対の入力端子AG1、AG2を介して外部の交流電源Ａ
Ｇより入力される交流を直流に変換して出力する整流回
路１０を用い、充電素子２０に電力を充電する充電回路
において、充電素子２０の充電電圧を検出し、検出され
た充電電圧を予め定められた電圧を上回る場合には、充
電素子２０を交流電源ＡＧから電気的に切り離し、交流
電源ＡＧにおける高電位側電源ＶDDと低電位側電源ＶSS
とを短絡する。
が可能であるとともに、充電効率を向上させる。 【解決手段】 複数の整流素子Ｄ1、Ｄ2、Ｑ1、Ｑ2を有
し、一対の入力端子AG1、AG2を介して外部の交流電源Ａ
Ｇより入力される交流を直流に変換して出力する整流回
路１０を用い、充電素子２０に電力を充電する充電回路
において、充電素子２０の充電電圧を検出し、検出され
た充電電圧を予め定められた電圧を上回る場合には、充
電素子２０を交流電源ＡＧから電気的に切り離し、交流
電源ＡＧにおける高電位側電源ＶDDと低電位側電源ＶSS
とを短絡する。
Description
【０００１】
【発明の属する技術分野】本発明は、過充電を防止する
のに好適な過充電防止方法、充電回路および過充電防止
方法および充電回路を用いた電子機器および時計に関す
る。
のに好適な過充電防止方法、充電回路および過充電防止
方法および充電回路を用いた電子機器および時計に関す
る。
【０００２】
【従来の技術】発電機によって発電された交流電圧を大
容量コンデンサに充電する充電回路として、ダイオード
ブリッジ回路が知られている。図８に従来のダイオード
ブリッジ回路を用いた充電回路を示す。充電回路１００
の主要部は、交流発電機ＡＧの発電電圧を整流すべくダ
イオードブリッジを構成するダイオードＤ1〜Ｄ4と、充
電電流を蓄電する大容量コンデンサ１０１と、大容量コ
ンデンサ１０１の充電電圧Ｖaを検出し、検出した充電
電圧Ｖaに基づいて高電位側電源ラインＶDDと低電位側
電源ラインＶSSとを短絡するリミットトランジスタ１０
２と、逆電流を防止するための逆電流防止ダイオード１
０３と、を備えて構成されている。この場合において、
リミッタトランジスタ１０２としては、Ｐチャンネルエ
ンハスメント型トランジスタが用いられ、電源ラインＶ
DD，ＶSSに接続されている。この例では、Ｐチャンネル
で構成されているので、制御信号CSがローレベルのとき
オン状態（接続）、制御信号CSがハイレベルのときオフ
状態（開放）となる。したがって、充電電圧Ｖａが所定
電圧を上回ると、高電位側電源ラインＶDDと低電位側電
源ラインＶSSとを短絡させてリミッタ電流ILIMが流れ、
大容量コンデンサ２０には充電電流ｉが流れ込まないよ
うになる。
容量コンデンサに充電する充電回路として、ダイオード
ブリッジ回路が知られている。図８に従来のダイオード
ブリッジ回路を用いた充電回路を示す。充電回路１００
の主要部は、交流発電機ＡＧの発電電圧を整流すべくダ
イオードブリッジを構成するダイオードＤ1〜Ｄ4と、充
電電流を蓄電する大容量コンデンサ１０１と、大容量コ
ンデンサ１０１の充電電圧Ｖaを検出し、検出した充電
電圧Ｖaに基づいて高電位側電源ラインＶDDと低電位側
電源ラインＶSSとを短絡するリミットトランジスタ１０
２と、逆電流を防止するための逆電流防止ダイオード１
０３と、を備えて構成されている。この場合において、
リミッタトランジスタ１０２としては、Ｐチャンネルエ
ンハスメント型トランジスタが用いられ、電源ラインＶ
DD，ＶSSに接続されている。この例では、Ｐチャンネル
で構成されているので、制御信号CSがローレベルのとき
オン状態（接続）、制御信号CSがハイレベルのときオフ
状態（開放）となる。したがって、充電電圧Ｖａが所定
電圧を上回ると、高電位側電源ラインＶDDと低電位側電
源ラインＶSSとを短絡させてリミッタ電流ILIMが流れ、
大容量コンデンサ２０には充電電流ｉが流れ込まないよ
うになる。
【０００３】このとき、逆電流防止ダイオード１０３
は、リミッタ電流ILIMが充電電流として大容量コンデン
サ２０に流れ込むのを防止している。
は、リミッタ電流ILIMが充電電流として大容量コンデン
サ２０に流れ込むのを防止している。
【発明が解決しようとする課題】上記従来の充電回路１
００においては、整流回路にダイオードブリッジを用い
ているため、ダイオード２個分の電圧降下だけ損失が発
生するので、小振幅の交流電圧を充電するのには向かな
いという問題点があった。また、逆流防止ダイオード１
０１が充電経路に設けられているため、その電圧降下に
より充電効率が低下してしまうという問題点があった。
そこで、本発明の目的は、簡易な構成で、確実に過充電
を防止することが可能であるとともに、充電効率を向上
させることが可能な過充電防止方法および確実に過充電
を防止することが可能な充電回路を提供することにあ
る。また、本発明の他の目的は、この充電回路を電子機
器や腕時計に適用することにある。
００においては、整流回路にダイオードブリッジを用い
ているため、ダイオード２個分の電圧降下だけ損失が発
生するので、小振幅の交流電圧を充電するのには向かな
いという問題点があった。また、逆流防止ダイオード１
０１が充電経路に設けられているため、その電圧降下に
より充電効率が低下してしまうという問題点があった。
そこで、本発明の目的は、簡易な構成で、確実に過充電
を防止することが可能であるとともに、充電効率を向上
させることが可能な過充電防止方法および確実に過充電
を防止することが可能な充電回路を提供することにあ
る。また、本発明の他の目的は、この充電回路を電子機
器や腕時計に適用することにある。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の構成は、複数の整流素子を有し、一
対の入力端子を介して外部の交流電源より入力される交
流を直流に変換して出力する整流回路を用い、充電素子
に電力を充電する充電回路に用いられる過充電防止方法
であって、前記充電素子の充電電圧を検出し、 検出さ
れた充電電圧が予め定めた所定の電圧を上回る場合に
は、前記充電素子を前記整流回路より電気的に切り離
し、前記整流回路出力を閉ループ状態とする、ことを特
徴としている。
め、請求項１記載の構成は、複数の整流素子を有し、一
対の入力端子を介して外部の交流電源より入力される交
流を直流に変換して出力する整流回路を用い、充電素子
に電力を充電する充電回路に用いられる過充電防止方法
であって、前記充電素子の充電電圧を検出し、 検出さ
れた充電電圧が予め定めた所定の電圧を上回る場合に
は、前記充電素子を前記整流回路より電気的に切り離
し、前記整流回路出力を閉ループ状態とする、ことを特
徴としている。
【０００５】請求項２記載の構成は、交流電圧が給電さ
れる各入力端子の一方の端子電圧に応じて、高電位側電
源と低電位側電源とを閉ループ状態とするか否か制御さ
れる閉ループ形成手段と、各入力端子と一方の電源ライ
ンとの間に各々接続された第１および第２のダイオード
と、前記高電位側電源および前記低電位側電源間に接続
される充電素子とを備え、前記交流電圧を整流して前記
充電素子に電力を充電する充電回路に用いられる過充電
防止方法であって、前記充電素子の充電電圧を検出し、
検出された充電電圧が予め定めた所定の電圧を上回る場
合には、前記充電素子を電気的に切り離し、前記閉ルー
プ形成手段により前記高電位側電源と前記低電位側電源
とを閉ループ状態とすること、を特徴としている。
れる各入力端子の一方の端子電圧に応じて、高電位側電
源と低電位側電源とを閉ループ状態とするか否か制御さ
れる閉ループ形成手段と、各入力端子と一方の電源ライ
ンとの間に各々接続された第１および第２のダイオード
と、前記高電位側電源および前記低電位側電源間に接続
される充電素子とを備え、前記交流電圧を整流して前記
充電素子に電力を充電する充電回路に用いられる過充電
防止方法であって、前記充電素子の充電電圧を検出し、
検出された充電電圧が予め定めた所定の電圧を上回る場
合には、前記充電素子を電気的に切り離し、前記閉ルー
プ形成手段により前記高電位側電源と前記低電位側電源
とを閉ループ状態とすること、を特徴としている。
【０００６】請求項３記載の構成は、複数の整流素子を
有し、一対の入力端子を介して外部の交流電源より入力
される交流を直流に変換して出力する整流回路を用い、
充電素子に電力を充電する充電回路において、前記充電
素子の充電電圧を検出する充電電圧検出手段と、前記充
電電圧検出手段により検出された充電電圧が予め定めた
所定の電圧を上回る場合には、前記交流電源における高
電位側電源と低電位側電源とを閉ループ状態とする閉ル
ープ形成手段と、前記充電素子の放電を防止する逆流防
止手段と、を備えたことを特徴としている。
有し、一対の入力端子を介して外部の交流電源より入力
される交流を直流に変換して出力する整流回路を用い、
充電素子に電力を充電する充電回路において、前記充電
素子の充電電圧を検出する充電電圧検出手段と、前記充
電電圧検出手段により検出された充電電圧が予め定めた
所定の電圧を上回る場合には、前記交流電源における高
電位側電源と低電位側電源とを閉ループ状態とする閉ル
ープ形成手段と、前記充電素子の放電を防止する逆流防
止手段と、を備えたことを特徴としている。
【０００７】請求項４記載の構成は、請求項３記載の構
成において、前記逆流防止手段は、前記充電電圧検出手
段により検出された充電電圧が予め定めた所定の電圧を
上回る場合には、前記閉ループ形成手段により前記高電
位側電源と前記低電位側電源とを閉ループ状態とするこ
とを特徴としている。
成において、前記逆流防止手段は、前記充電電圧検出手
段により検出された充電電圧が予め定めた所定の電圧を
上回る場合には、前記閉ループ形成手段により前記高電
位側電源と前記低電位側電源とを閉ループ状態とするこ
とを特徴としている。
【０００８】請求項５記載の構成は、複数の整流素子を
有し、一対の入力端子を介して外部の交流電源より入力
される交流を直流に変換して出力する整流回路を用い、
充電素子に電力を充電する充電回路において、前記充電
素子の充電電圧を検出する充電電圧検出手段と、検出さ
れた充電電圧を予め定められた基準電圧と比較する比較
手段と、前記充電電圧が前記基準電圧を上回る場合に
は、前記充電素子を前記整流回路から電気的に切り離す
逆流防止手段と、前記交流電源における高電位側電源と
低電位側電源とを閉ループ状態とする閉ループ形成手段
と、を備えたことを特徴としている。
有し、一対の入力端子を介して外部の交流電源より入力
される交流を直流に変換して出力する整流回路を用い、
充電素子に電力を充電する充電回路において、前記充電
素子の充電電圧を検出する充電電圧検出手段と、検出さ
れた充電電圧を予め定められた基準電圧と比較する比較
手段と、前記充電電圧が前記基準電圧を上回る場合に
は、前記充電素子を前記整流回路から電気的に切り離す
逆流防止手段と、前記交流電源における高電位側電源と
低電位側電源とを閉ループ状態とする閉ループ形成手段
と、を備えたことを特徴としている。
【０００９】請求項６記載の構成は、第１および第２の
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電荷を充電する充電回路において、前記第１の
入力端子と前記高電位側電源あるいは低電位側電源のい
ずれか一方の電源である選択電源との間に設けられ、前
記第２の入力端子の電圧に基づいてオン・オフが制御さ
れる第１のスイッチ手段と、前記第２の入力端子と前記
選択電源との間に設けられ、前記第１入力端子の電圧に
基づいてオン・オフが制御される第２のスイッチ手段
と、前記第１の入力端子と前記第２の電源ラインとの間
に設けられる第１のダイオードと、前記第２の入力端子
と前記第２の電源ラインとの間に設けられる第２のダイ
オードと、前記充電素子の充電電圧を検出し、検出され
た充電電圧が予め定められた電圧を上回る場合に、前記
充電素子を前記整流回路から電気的に切り離す逆流防止
手段と、前記交流電源における高電位側電源と低電位側
電源とを閉ループ状態とする閉ループ形成手段と、を備
えたことを特徴としている。
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電荷を充電する充電回路において、前記第１の
入力端子と前記高電位側電源あるいは低電位側電源のい
ずれか一方の電源である選択電源との間に設けられ、前
記第２の入力端子の電圧に基づいてオン・オフが制御さ
れる第１のスイッチ手段と、前記第２の入力端子と前記
選択電源との間に設けられ、前記第１入力端子の電圧に
基づいてオン・オフが制御される第２のスイッチ手段
と、前記第１の入力端子と前記第２の電源ラインとの間
に設けられる第１のダイオードと、前記第２の入力端子
と前記第２の電源ラインとの間に設けられる第２のダイ
オードと、前記充電素子の充電電圧を検出し、検出され
た充電電圧が予め定められた電圧を上回る場合に、前記
充電素子を前記整流回路から電気的に切り離す逆流防止
手段と、前記交流電源における高電位側電源と低電位側
電源とを閉ループ状態とする閉ループ形成手段と、を備
えたことを特徴としている。
【００１０】請求項７記載の構成は、第１および第２の
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電荷を充電する充電回路において、前記第１の
入力端子と前記高電位側電源あるいは低電位側電源のい
ずれか一方の電源である選択電源との間に設けられ、前
記第２の入力端子の電圧に基づいてオン・オフが制御さ
れる第１のスイッチ手段と、前記第２の入力端子と前記
選択電源との間に設けられ、前記第１入力端子の電圧に
基づいてオン・オフが制御される第２のスイッチ手段
と、前記第１の入力端子と前記第２の電源ラインとの間
に設けられる第１のダイオードと、前記第２の入力端子
と前記第２の電源ラインとの間に設けられる第２のダイ
オードと、前記充電素子の充電電圧を検出し、検出され
た充電電圧と予め定められた基準電圧とを比較する比較
手段と、前記比較手段の比較結果に基づいて、前記充電
素子を前記整流回路から電気的に切り離す逆流防止手段
と、前記交流電源における高電位側電源と低電位側電源
とを閉ループ状態とする閉ループ形成手段と、を備えた
ことを特徴としている。
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電荷を充電する充電回路において、前記第１の
入力端子と前記高電位側電源あるいは低電位側電源のい
ずれか一方の電源である選択電源との間に設けられ、前
記第２の入力端子の電圧に基づいてオン・オフが制御さ
れる第１のスイッチ手段と、前記第２の入力端子と前記
選択電源との間に設けられ、前記第１入力端子の電圧に
基づいてオン・オフが制御される第２のスイッチ手段
と、前記第１の入力端子と前記第２の電源ラインとの間
に設けられる第１のダイオードと、前記第２の入力端子
と前記第２の電源ラインとの間に設けられる第２のダイ
オードと、前記充電素子の充電電圧を検出し、検出され
た充電電圧と予め定められた基準電圧とを比較する比較
手段と、前記比較手段の比較結果に基づいて、前記充電
素子を前記整流回路から電気的に切り離す逆流防止手段
と、前記交流電源における高電位側電源と低電位側電源
とを閉ループ状態とする閉ループ形成手段と、を備えた
ことを特徴としている。
【００１１】請求項８記載の構成は、請求項３ないし請
求項７のいずれかに記載の構成において、前記閉ループ
形成手段は、前記高電位側電源および前記低電位側電源
を短絡させるためのトランジスタとを備えたことを特徴
としている。
求項７のいずれかに記載の構成において、前記閉ループ
形成手段は、前記高電位側電源および前記低電位側電源
を短絡させるためのトランジスタとを備えたことを特徴
としている。
【００１２】請求項９記載の構成は、第１および第２の
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電力を充電する充電回路において、前記第１の
入力端子にアノードが接続され、高電位側電源ラインに
カソードが接続される第１のダイオードと、前記第２の
入力端子にアノードが接続され、高電位側電源ラインに
カソードが接続される第２のダイオードと、前記第１の
入力端子にドレインが接続され、低電位側電源ラインに
ソースが接続され、前記第２の入力端子にゲートが接続
される第１のＮチャネル電界効果トランジスタと、前記
第２の入力端子にドレインが接続され、低電位側電源ラ
インにソースが接続され、前記第１の入力端子にゲート
が接続される第２のＮチャネル電界効果トランジスタ
と、前記充電素子の充電電圧と予め定められた基準電圧
とを比較するコンパレータと、前記高電位側電源あるい
は低電位側電源のいずれか一方と前記充電素子の一方の
端子との間に設けられ、前記充電素子を前記整流回路か
ら電気的に切り離す逆流防止トランジスタと、前記高電
位側電源および低電位側電源の間に設けられ、前記コン
パレータの比較結果に基づいてオン・オフが制御される
リミッタトランジスタと、を備えたことを特徴としてい
る。
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電力を充電する充電回路において、前記第１の
入力端子にアノードが接続され、高電位側電源ラインに
カソードが接続される第１のダイオードと、前記第２の
入力端子にアノードが接続され、高電位側電源ラインに
カソードが接続される第２のダイオードと、前記第１の
入力端子にドレインが接続され、低電位側電源ラインに
ソースが接続され、前記第２の入力端子にゲートが接続
される第１のＮチャネル電界効果トランジスタと、前記
第２の入力端子にドレインが接続され、低電位側電源ラ
インにソースが接続され、前記第１の入力端子にゲート
が接続される第２のＮチャネル電界効果トランジスタ
と、前記充電素子の充電電圧と予め定められた基準電圧
とを比較するコンパレータと、前記高電位側電源あるい
は低電位側電源のいずれか一方と前記充電素子の一方の
端子との間に設けられ、前記充電素子を前記整流回路か
ら電気的に切り離す逆流防止トランジスタと、前記高電
位側電源および低電位側電源の間に設けられ、前記コン
パレータの比較結果に基づいてオン・オフが制御される
リミッタトランジスタと、を備えたことを特徴としてい
る。
【００１３】請求項１０記載の構成は、請求項３ないし
請求項９のいずれかに記載の充電回路を内蔵するととも
に、前記充電回路から給電される電力によって、動作す
ることを特徴としている。
請求項９のいずれかに記載の充電回路を内蔵するととも
に、前記充電回路から給電される電力によって、動作す
ることを特徴としている。
【００１４】請求項１１記載の構成は、請求項３ないし
請求項９のいずれかに記載の充電回路を内蔵するととも
に、前記充電回路から給電される電力によって時刻を計
測する時計回路とを備えたことを特徴としている。
請求項９のいずれかに記載の充電回路を内蔵するととも
に、前記充電回路から給電される電力によって時刻を計
測する時計回路とを備えたことを特徴としている。
【００１５】
【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態について説明する。 ［１］ 第１実施形態 ［１．１］ 第１実施形態の原理構成 図１は、第１実施形態に係わる腕時計に使用される充電
回路の原理説明図である。充電回路１の主要部は、交流
発電機ＡＧの発電電圧を整流する整流部１０、充電電流
を蓄電する大容量コンデンサ２０および逆電流を防止す
るための逆電流防止トランジスタ４１を有し、大容量コ
ンデンサ２０の充電電圧Ｖaを検出し、検出した充電電
圧Ｖaに基づいて高電位側電源ＶDDと低電位側電源ＶSS
とを短絡する短絡部４０と、から構成されている。な
お、図中に示すｄは、寄生ダイオードである。
な実施形態について説明する。 ［１］ 第１実施形態 ［１．１］ 第１実施形態の原理構成 図１は、第１実施形態に係わる腕時計に使用される充電
回路の原理説明図である。充電回路１の主要部は、交流
発電機ＡＧの発電電圧を整流する整流部１０、充電電流
を蓄電する大容量コンデンサ２０および逆電流を防止す
るための逆電流防止トランジスタ４１を有し、大容量コ
ンデンサ２０の充電電圧Ｖaを検出し、検出した充電電
圧Ｖaに基づいて高電位側電源ＶDDと低電位側電源ＶSS
とを短絡する短絡部４０と、から構成されている。な
お、図中に示すｄは、寄生ダイオードである。
【００１６】ここで、整流部１０の構成について説明す
る。整流部１０は、アノードが交流発電機ＡＧの端子AG
1に接続され、カソードが電源ＶDDに接続された第１ダ
イオードＤ1と、アノードが交流発電機ＡＧの端子AG2に
接続され、カソードが電源ＶDDに接続された第２ダイオ
ードＤ2と、ドレインＤが端子AG1に接続され、ソースＳ
が電源ＶSSに接続され、ゲートＧが端子AG2に接続され
て交流発電機ＡＧの端子AG1の端子電圧Ｖ1が下降し、端
子AG2の端子電圧Ｖ2が上昇した場合にオンする第１トラ
ンジスタＱ1と、ドレインＤが端子AG2に接続され、ソー
スＳが電源ＶSSに接続され、ゲートＧが端子AG1に接続
されて交流発電機ＡＧの端子AG1の端子電圧Ｖ1が上昇
し、端子AG2の端子電圧Ｖ2が下降した場合にオンする第
２トランジスタＱ2と、を備えて構成されている。次に
短絡部４０の構成について説明する。短絡部４０は、ソ
ースＳが電源ＶDDに接続され、ドレインＤが電源ＶSSに
接続されたリミッタトランジスタ４２と、大容量コンデ
ンサ２０の充電電圧Ｖaを検出し、検出した充電電圧Ｖa
に基づいて逆流防止トランジスタ４１およびリミッタト
ランジスタ４２をオン／オフ制御するための制御信号CS
を出力する制御部４３と、を備えて構成されている。
る。整流部１０は、アノードが交流発電機ＡＧの端子AG
1に接続され、カソードが電源ＶDDに接続された第１ダ
イオードＤ1と、アノードが交流発電機ＡＧの端子AG2に
接続され、カソードが電源ＶDDに接続された第２ダイオ
ードＤ2と、ドレインＤが端子AG1に接続され、ソースＳ
が電源ＶSSに接続され、ゲートＧが端子AG2に接続され
て交流発電機ＡＧの端子AG1の端子電圧Ｖ1が下降し、端
子AG2の端子電圧Ｖ2が上昇した場合にオンする第１トラ
ンジスタＱ1と、ドレインＤが端子AG2に接続され、ソー
スＳが電源ＶSSに接続され、ゲートＧが端子AG1に接続
されて交流発電機ＡＧの端子AG1の端子電圧Ｖ1が上昇
し、端子AG2の端子電圧Ｖ2が下降した場合にオンする第
２トランジスタＱ2と、を備えて構成されている。次に
短絡部４０の構成について説明する。短絡部４０は、ソ
ースＳが電源ＶDDに接続され、ドレインＤが電源ＶSSに
接続されたリミッタトランジスタ４２と、大容量コンデ
ンサ２０の充電電圧Ｖaを検出し、検出した充電電圧Ｖa
に基づいて逆流防止トランジスタ４１およびリミッタト
ランジスタ４２をオン／オフ制御するための制御信号CS
を出力する制御部４３と、を備えて構成されている。
【００１７】逆流防止トランジスタ４１としては、Ｎチ
ャネルエンハンスメント型トランジスタが用いられ、リ
ミッタトランジスタとしては、Ｐチャネルエンハンスメ
ント型トランジスタが用いられる。この例では、逆流防
止トランジスタ４１はＮチャネル、リミッタトランジス
タ４２はＰチャネルで構成されているので、制御信号CS
が“Ｌ”レベルのとき逆流防止トランジスタがオフ状態
（開放）、リミッタトランジスタ４２がオン状態（接
続）となり、制御信号CSが“Ｈ”レベルのとき逆流防止
トランジスタがオン状態（接続）、リミッタトランジス
タ４２がオフ状態（開放）となる。したがって、充電電
圧Ｖａが所定電圧を上回ると、高電位側電源ラインＶDD
と低電位側電源ラインＶSSとを短絡させてリミッタ電流
ILIMが流れるとともに、大容量コンデンサ２０は整流部
１０から電気的にほぼ切り離され、大容量コンデンサ２
０には充電電流ｉが流れ込まないようになる。このと
き、逆電流防止トランジスタ４１の寄生ダイオードｄを
介して低効率で大容量コンデンサ２０には充電が行われ
る。
ャネルエンハンスメント型トランジスタが用いられ、リ
ミッタトランジスタとしては、Ｐチャネルエンハンスメ
ント型トランジスタが用いられる。この例では、逆流防
止トランジスタ４１はＮチャネル、リミッタトランジス
タ４２はＰチャネルで構成されているので、制御信号CS
が“Ｌ”レベルのとき逆流防止トランジスタがオフ状態
（開放）、リミッタトランジスタ４２がオン状態（接
続）となり、制御信号CSが“Ｈ”レベルのとき逆流防止
トランジスタがオン状態（接続）、リミッタトランジス
タ４２がオフ状態（開放）となる。したがって、充電電
圧Ｖａが所定電圧を上回ると、高電位側電源ラインＶDD
と低電位側電源ラインＶSSとを短絡させてリミッタ電流
ILIMが流れるとともに、大容量コンデンサ２０は整流部
１０から電気的にほぼ切り離され、大容量コンデンサ２
０には充電電流ｉが流れ込まないようになる。このと
き、逆電流防止トランジスタ４１の寄生ダイオードｄを
介して低効率で大容量コンデンサ２０には充電が行われ
る。
【００１８】［１．１．１］ 過充電防止動作 次に、過充電防止動作について、その概略を説明する。
交流発電機ＡＧが発電し、そのの発電電圧が整流部１０
により整流されると、充電が行われ、大容量コンデンサ
２０に充電電流ｉが流れ込むので、その充電電圧Ｖaが
次第に上昇する。この場合において、制御部４３は、充
電電圧Ｖaが予め定めた電圧を超過した場合に、電源ＶD
D、ＶSSを短絡するとともに、逆流防止トランジスタ４
１をオフするための制御信号CSが出力されるように構成
され、あるいは、充電電圧Ｖaが予め定めた電圧を超過
したか否かを判別し、超過していると判別した場合に電
源ＶDD、ＶSSを短絡するとともに、逆流防止トランジス
タ４１をオフするための制御信号CSが出力されるように
構成されている。なお、逆流を確実に防止すべく、逆流
防止トランジスタ４１がオフした後にリミッタトランジ
スタ４２をオフする必要がある。これにより、短絡部４
０が動作し、電源ＶDD、ＶSSが短絡されるとともに、逆
流防止トランジスタ４１がオフされ、その後、リミッタ
トランジスタ４２がオンすると、例えば、端子AG1の端
子電圧Ｖ1が上昇し、端子AG2の端子電圧Ｖ2が下降した
場合は、図中の矢印で示す経路でリミッタ電流ILIMが流
れる。従って、大容量コンデンサ２０に充電電流ｉが流
れ込むことがなくなり、過充電を防止できるのである。
交流発電機ＡＧが発電し、そのの発電電圧が整流部１０
により整流されると、充電が行われ、大容量コンデンサ
２０に充電電流ｉが流れ込むので、その充電電圧Ｖaが
次第に上昇する。この場合において、制御部４３は、充
電電圧Ｖaが予め定めた電圧を超過した場合に、電源ＶD
D、ＶSSを短絡するとともに、逆流防止トランジスタ４
１をオフするための制御信号CSが出力されるように構成
され、あるいは、充電電圧Ｖaが予め定めた電圧を超過
したか否かを判別し、超過していると判別した場合に電
源ＶDD、ＶSSを短絡するとともに、逆流防止トランジス
タ４１をオフするための制御信号CSが出力されるように
構成されている。なお、逆流を確実に防止すべく、逆流
防止トランジスタ４１がオフした後にリミッタトランジ
スタ４２をオフする必要がある。これにより、短絡部４
０が動作し、電源ＶDD、ＶSSが短絡されるとともに、逆
流防止トランジスタ４１がオフされ、その後、リミッタ
トランジスタ４２がオンすると、例えば、端子AG1の端
子電圧Ｖ1が上昇し、端子AG2の端子電圧Ｖ2が下降した
場合は、図中の矢印で示す経路でリミッタ電流ILIMが流
れる。従って、大容量コンデンサ２０に充電電流ｉが流
れ込むことがなくなり、過充電を防止できるのである。
【００１９】［１．２］ 第１実施形態の構成 図２は、第１実施形態に係わる腕時計に使用される充電
回路の回路図である。充電回路１Ａの主要部は、交流発
電機ＡＧの発電電圧を整流する整流部１０、充電電流を
蓄電する大容量コンデンサ２０、および検出される大容
量コンデンサ２０の充電電圧Ｖaに対応する電圧Ｖa’を
基準電圧Ｖrefと比較し比較結果信号ＳCOMを出力する比
較部３０、比較部３０の比較結果信号ＳCOMに基づいて
リミッタトランジスタ４２を制御して電源ＶDD、ＶSSを
短絡するとともに、逆流防止トランジスタ４１をオフす
るための制御信号CS（＝CS1＋CS2）を出力する短絡制御
部４４から構成されている。なお、図中に示すｄは、寄
生ダイオードである。この場合において、比較部３０お
よび短絡制御部４０は、制御部４３を構成し、逆流防止
トランジスタ４１、リミッタトランジスタ４２および制
御部４３は、短絡部４０を構成している。まず、整流部
１０は、ブリッジ型の全波整流回路として構成されてお
り、端子AG1，AG2に交流発電機ＡＧの発電電圧が給電さ
れるようになっている。具体的には、整流部１０は、ア
ノードが交流発電機ＡＧの端子AG1に接続され、カソー
ドが電源ＶDDに接続された第１ダイオードＤ1と、アノ
ードが交流発電機ＡＧの端子AG2に接続され、カソード
が電源ＶDDに接続された第２ダイオードＤ2と、ドレイ
ンＤが端子AG1に接続され、ソースＳが電源ＶSSに接続
され、ゲートＧが端子AG2に接続されて交流発電機ＡＧ
の端子AG1の端子電圧Ｖ1が下降し、端子AG2の端子電圧
Ｖ2が上昇した場合にオンする第１トランジスタＱ1と、
ドレインＤが端子AG2に接続され、ソースＳが電源ＶSS
に接続され、ゲートＧが端子AG1に接続されて交流発電
機ＡＧの端子AG1の端子電圧Ｖ1が上昇し、端子AG2の端
子電圧Ｖ2が下降した場合にオンする第２トランジスタ
Ｑ2と、を備えて構成されている。逆流防止トランジス
タ４１としては、Ｎチャネルエンハンスメント型トラン
ジスタが用いられ、リミッタトランジスタとしては、Ｐ
チャネルエンハンスメント型トランジスタが用いられ
る。
回路の回路図である。充電回路１Ａの主要部は、交流発
電機ＡＧの発電電圧を整流する整流部１０、充電電流を
蓄電する大容量コンデンサ２０、および検出される大容
量コンデンサ２０の充電電圧Ｖaに対応する電圧Ｖa’を
基準電圧Ｖrefと比較し比較結果信号ＳCOMを出力する比
較部３０、比較部３０の比較結果信号ＳCOMに基づいて
リミッタトランジスタ４２を制御して電源ＶDD、ＶSSを
短絡するとともに、逆流防止トランジスタ４１をオフす
るための制御信号CS（＝CS1＋CS2）を出力する短絡制御
部４４から構成されている。なお、図中に示すｄは、寄
生ダイオードである。この場合において、比較部３０お
よび短絡制御部４０は、制御部４３を構成し、逆流防止
トランジスタ４１、リミッタトランジスタ４２および制
御部４３は、短絡部４０を構成している。まず、整流部
１０は、ブリッジ型の全波整流回路として構成されてお
り、端子AG1，AG2に交流発電機ＡＧの発電電圧が給電さ
れるようになっている。具体的には、整流部１０は、ア
ノードが交流発電機ＡＧの端子AG1に接続され、カソー
ドが電源ＶDDに接続された第１ダイオードＤ1と、アノ
ードが交流発電機ＡＧの端子AG2に接続され、カソード
が電源ＶDDに接続された第２ダイオードＤ2と、ドレイ
ンＤが端子AG1に接続され、ソースＳが電源ＶSSに接続
され、ゲートＧが端子AG2に接続されて交流発電機ＡＧ
の端子AG1の端子電圧Ｖ1が下降し、端子AG2の端子電圧
Ｖ2が上昇した場合にオンする第１トランジスタＱ1と、
ドレインＤが端子AG2に接続され、ソースＳが電源ＶSS
に接続され、ゲートＧが端子AG1に接続されて交流発電
機ＡＧの端子AG1の端子電圧Ｖ1が上昇し、端子AG2の端
子電圧Ｖ2が下降した場合にオンする第２トランジスタ
Ｑ2と、を備えて構成されている。逆流防止トランジス
タ４１としては、Ｎチャネルエンハンスメント型トラン
ジスタが用いられ、リミッタトランジスタとしては、Ｐ
チャネルエンハンスメント型トランジスタが用いられ
る。
【００２０】また、第１トランジスタＱ1および第２ト
ランジスタＱ2は、Ｎチャネルエンハンスメント型トラ
ンジスタが用いられ、同一の電気的特性を有しており、
それらのしきい値電圧はＶtとなっている。したがっ
て、交流発電機ＡＧから発電電圧が給電され、端子電圧
Ｖ2が端子電圧Ｖ1を上回り、端子電圧Ｖ2が閾値電圧Ｖt
を越えると、第１トランジスタＱがオン状態になる。こ
のとき、第２トランジスタＱ2はオフ状態である。ま
た、発電電圧の振幅がごく小さければダイオードＤ2は
オフ状態となっている。ここで、発電電圧が次第に高く
なり、端子電圧Ｖ2が、充電電圧ＶaとダイオードＤ2の
降下電圧Ｖfとの合計値を上回ると、ダイオードＤ2がオ
ン状態になる。すると、充電電流ｉが「端子AG2→ダイ
オードＤ2→電源ＶDD→大容量コンデンサ２０→電源ＶS
S→第１トランジスタＱ1→端子AG1」の経路で流れ、大
容量コンデンサ２０に電荷が充電される。また、逆に端
子電圧Ｖ1が端子電圧Ｖ2を上回る場合には、「端子AG1
→ダイオードＤ1→電源ＶDD→大容量コンデンサ２０→
電源ＶSS→第２トランジスタＱ2→端子AG2」の経路で充
電電流ｉが流れ、大容量コンデンサ２０に電荷が充電さ
れる。この整流部１０は、従来のダイオードブリッジと
比較して、電圧損失が少ないので、発電電圧の振幅が小
さくても効率良く充電できるという利点がある。次に、
大容量コンデンサ２０は、例えば充電可能な二次電池か
ら構成されており、一定の耐圧を有する。仮に、耐圧を
越えて充電を行うと、過充電の状態となり大容量コンデ
ンサ２０が劣化して充電効率が低下する。次に、比較部
３０は、コンパレータCOM、充電電圧Ｖaを分圧する抵抗
Ｒ1，Ｒ2、および基準電圧Ｖrefを発生する基準電圧発
生回路３１から構成されている。
ランジスタＱ2は、Ｎチャネルエンハンスメント型トラ
ンジスタが用いられ、同一の電気的特性を有しており、
それらのしきい値電圧はＶtとなっている。したがっ
て、交流発電機ＡＧから発電電圧が給電され、端子電圧
Ｖ2が端子電圧Ｖ1を上回り、端子電圧Ｖ2が閾値電圧Ｖt
を越えると、第１トランジスタＱがオン状態になる。こ
のとき、第２トランジスタＱ2はオフ状態である。ま
た、発電電圧の振幅がごく小さければダイオードＤ2は
オフ状態となっている。ここで、発電電圧が次第に高く
なり、端子電圧Ｖ2が、充電電圧ＶaとダイオードＤ2の
降下電圧Ｖfとの合計値を上回ると、ダイオードＤ2がオ
ン状態になる。すると、充電電流ｉが「端子AG2→ダイ
オードＤ2→電源ＶDD→大容量コンデンサ２０→電源ＶS
S→第１トランジスタＱ1→端子AG1」の経路で流れ、大
容量コンデンサ２０に電荷が充電される。また、逆に端
子電圧Ｖ1が端子電圧Ｖ2を上回る場合には、「端子AG1
→ダイオードＤ1→電源ＶDD→大容量コンデンサ２０→
電源ＶSS→第２トランジスタＱ2→端子AG2」の経路で充
電電流ｉが流れ、大容量コンデンサ２０に電荷が充電さ
れる。この整流部１０は、従来のダイオードブリッジと
比較して、電圧損失が少ないので、発電電圧の振幅が小
さくても効率良く充電できるという利点がある。次に、
大容量コンデンサ２０は、例えば充電可能な二次電池か
ら構成されており、一定の耐圧を有する。仮に、耐圧を
越えて充電を行うと、過充電の状態となり大容量コンデ
ンサ２０が劣化して充電効率が低下する。次に、比較部
３０は、コンパレータCOM、充電電圧Ｖaを分圧する抵抗
Ｒ1，Ｒ2、および基準電圧Ｖrefを発生する基準電圧発
生回路３１から構成されている。
【００２１】コンパレータCOMの正入力端子には基準電
圧Ｖrefが供給され、一方、その負入力端子には、抵抗
Ｒ1，Ｒ2によって分圧された電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ
1+Ｒ2)）が供給されている。コンパレータCOMは、基準
電圧Ｖrefと電圧Ｖa'とを比較して比較結果信号ＳCOMを
生成する。電圧Ｖa'が基準電圧Ｖrefを上回るならば比
較結果信号ＳCOMは“Ｌ”レベルになり、一方、電圧Ｖ
a'が基準電圧Ｖrefを下回るならば比較結果信号ＳCOMは
“Ｈ”レベルになる。ここで、基準電圧Ｖrefは、大容
量コンデンサ２０の耐圧を考慮して、大容量コンデンサ
２０が過充電にならないように設定する。なお、充電電
圧Ｖaを基準電圧Ｖrefと直接比較せずに、電圧Ｖa'と比
較するようにしたのは基準電圧Ｖrefの作り易さを考慮
したためである。次に、短絡制御部４４は、比較結果信
号ＳCOMが“Ｌ”レベルになると、まず逆流防止トラン
ジスタ４１をオフとすべく、制御信号CS1を“Ｌ”レベ
ルとし、その後、リミッタトランジスタ４２をオンとす
べく、制御信号CS2を“Ｌ”レベルとする。その後、比
較結果信号ＳCOMが再び“Ｈ”レベルになると、まずリ
ミッタトランジスタ４２をオフとすべく、制御信号CS2
を“Ｈ”レベルとし、その後、逆流防止トランジスタ４
１をオンとすべく、制御信号CS1を“Ｈ”レベルとす
る。したがって、充電電圧Ｖａが所定電圧を上回ると、
電源ＶDD、ＶSSが接続されリミッタ電流ILIMが流れ、大
容量コンデンサ２０には充電電流ｉが流れ込まないよう
になる。
圧Ｖrefが供給され、一方、その負入力端子には、抵抗
Ｒ1，Ｒ2によって分圧された電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ
1+Ｒ2)）が供給されている。コンパレータCOMは、基準
電圧Ｖrefと電圧Ｖa'とを比較して比較結果信号ＳCOMを
生成する。電圧Ｖa'が基準電圧Ｖrefを上回るならば比
較結果信号ＳCOMは“Ｌ”レベルになり、一方、電圧Ｖ
a'が基準電圧Ｖrefを下回るならば比較結果信号ＳCOMは
“Ｈ”レベルになる。ここで、基準電圧Ｖrefは、大容
量コンデンサ２０の耐圧を考慮して、大容量コンデンサ
２０が過充電にならないように設定する。なお、充電電
圧Ｖaを基準電圧Ｖrefと直接比較せずに、電圧Ｖa'と比
較するようにしたのは基準電圧Ｖrefの作り易さを考慮
したためである。次に、短絡制御部４４は、比較結果信
号ＳCOMが“Ｌ”レベルになると、まず逆流防止トラン
ジスタ４１をオフとすべく、制御信号CS1を“Ｌ”レベ
ルとし、その後、リミッタトランジスタ４２をオンとす
べく、制御信号CS2を“Ｌ”レベルとする。その後、比
較結果信号ＳCOMが再び“Ｈ”レベルになると、まずリ
ミッタトランジスタ４２をオフとすべく、制御信号CS2
を“Ｈ”レベルとし、その後、逆流防止トランジスタ４
１をオンとすべく、制御信号CS1を“Ｈ”レベルとす
る。したがって、充電電圧Ｖａが所定電圧を上回ると、
電源ＶDD、ＶSSが接続されリミッタ電流ILIMが流れ、大
容量コンデンサ２０には充電電流ｉが流れ込まないよう
になる。
【００２２】［１．３］ 交流発電機とその周辺機構の
構成 次に、交流発電機ＡＧとその周辺機構の構成を説明す
る。図３は交流発電機ＡＧとその周辺機構の構成を示す
斜視図である。図３に示すように、交流発電機ＡＧは、
ロータ１４とステータ１５を備えており、２極磁化され
たディスク状のロータ１４が回転するとステータ１５の
出力用コイル１６に起電力が発生し、交流出力が取り出
せるようになっている。また、図３において、回転錘１
３は腕時計本体ケース内で旋回運動を行い、輪列機構１
１は回転錘１３の回転運動を発電機ＡＧに伝達する。こ
の場合において、回転錘１３は腕時計を装着した人の腕
の振りに応じて回転し、これに伴って交流発電機ＡＧか
ら起電力が得られるようになっている。交流発電機ＡＧ
から出力された交流は、充電回路１Ａで整流され、処理
装置９に供給される。処理装置９は、充電回路１Ａから
放電される電力によって時計装置７を駆動する。なお、
交流発電機AGが非発電状態であっても、大容量コンデン
サ２０から供給される電力によって処理装置９および時
計装置７が駆動される。この時計装置７は、水晶発振器
やカウンタ回路等で構成されており、水晶発振器で生成
されるマスタクロック信号をカウンタ回路で分周し、こ
の分周結果に基づいて時刻を計測している。
構成 次に、交流発電機ＡＧとその周辺機構の構成を説明す
る。図３は交流発電機ＡＧとその周辺機構の構成を示す
斜視図である。図３に示すように、交流発電機ＡＧは、
ロータ１４とステータ１５を備えており、２極磁化され
たディスク状のロータ１４が回転するとステータ１５の
出力用コイル１６に起電力が発生し、交流出力が取り出
せるようになっている。また、図３において、回転錘１
３は腕時計本体ケース内で旋回運動を行い、輪列機構１
１は回転錘１３の回転運動を発電機ＡＧに伝達する。こ
の場合において、回転錘１３は腕時計を装着した人の腕
の振りに応じて回転し、これに伴って交流発電機ＡＧか
ら起電力が得られるようになっている。交流発電機ＡＧ
から出力された交流は、充電回路１Ａで整流され、処理
装置９に供給される。処理装置９は、充電回路１Ａから
放電される電力によって時計装置７を駆動する。なお、
交流発電機AGが非発電状態であっても、大容量コンデン
サ２０から供給される電力によって処理装置９および時
計装置７が駆動される。この時計装置７は、水晶発振器
やカウンタ回路等で構成されており、水晶発振器で生成
されるマスタクロック信号をカウンタ回路で分周し、こ
の分周結果に基づいて時刻を計測している。
【００２３】［１．４］ 第１実施形態の動作 次に、第１実施形態に係わる腕時計の動作を図面を参照
しつつ説明する。 ［１．４．１］ 充電動作 図５は、充電回路の充電動作を示すタイミングチャート
である。交流発電機ＡＧが発電を開始すると、発電電圧
が両入力端子AG1，AG2に給電される。この場合、入力端
子AG1の端子電圧Ｖ1と入力端子AG2の端子電圧Ｖ2は、図
５（ａ）、（ｂ）に示すように、位相が反転している。
なお、図中のＶtknは、第１トランジスタＱ1、第２トラ
ンジスタＱ2のしきい値電圧である。図に示すように端
子電圧Ｖ1が時刻Ｔ1で閾値電圧Ｖtknを越えると、第２
トランジスタＱ2がオン状態となる。この後、端子電圧
Ｖ1が上昇し、時刻Ｔ2で電源ＶDDの電圧を越え、さらに
時刻Ｔ3においてダイオードＤ1の降下電圧Ｖfだけ上昇
すると、ダイオードＤ1がオン状態となる。このとき、
端子電圧Ｖ2はしきい値電圧Ｖtknを下回っているので、
第１トランジスタＱ1はオフ状態になっている。したが
って、ダイオードＤ1がオン状態となる期間（＝Ｔ3〜Ｔ
4)において、「端子AG1→ダイオードＤ1→電源ＶDD→大
容量コンデンサ２０→電源ＶSS→第２トランジスタＱ
2」の経路で充電電流ｉが流れ、大容量コンデンサ２０
に電荷が充電される。この後、端子電圧Ｖ1が下降する
と逆に端子電圧Ｖ2が上昇し、端子電圧Ｖ2は時刻Ｔ5に
おいて閾値電圧Ｖtknを越える。すると、第１トランジ
スタＱ1がオン状態となる。この後、端子電圧Ｖ2が上昇
し、時刻Ｔ6で電源ＶDDの電圧を越え、さらに時刻Ｔ7に
おいてダイオードＤ2の降下電圧Ｖfだけ上昇すると、ダ
イオードＤ2がオン状態となる。このとき、端子電圧Ｖ1
はしきい値電圧Ｖtknを下回っているので、第２トラン
ジスタＱ2はオフ状態になっている。したがって、ダイ
オードＤ2がオン状態となる期間（＝Ｔ7〜Ｔ8）におい
て、「端子AG2→ダイオードＤ2→電源ＶDD→大容量コン
デンサ２０→電源ＶSS→第１トランジスタＱ1」の経路
で充電電流ｉが流れ、大容量コンデンサ２０に電荷が充
電される。これにより、発電電圧は全波整流され、図５
（ｃ）に示す充電電流ｉが得られることになる。
しつつ説明する。 ［１．４．１］ 充電動作 図５は、充電回路の充電動作を示すタイミングチャート
である。交流発電機ＡＧが発電を開始すると、発電電圧
が両入力端子AG1，AG2に給電される。この場合、入力端
子AG1の端子電圧Ｖ1と入力端子AG2の端子電圧Ｖ2は、図
５（ａ）、（ｂ）に示すように、位相が反転している。
なお、図中のＶtknは、第１トランジスタＱ1、第２トラ
ンジスタＱ2のしきい値電圧である。図に示すように端
子電圧Ｖ1が時刻Ｔ1で閾値電圧Ｖtknを越えると、第２
トランジスタＱ2がオン状態となる。この後、端子電圧
Ｖ1が上昇し、時刻Ｔ2で電源ＶDDの電圧を越え、さらに
時刻Ｔ3においてダイオードＤ1の降下電圧Ｖfだけ上昇
すると、ダイオードＤ1がオン状態となる。このとき、
端子電圧Ｖ2はしきい値電圧Ｖtknを下回っているので、
第１トランジスタＱ1はオフ状態になっている。したが
って、ダイオードＤ1がオン状態となる期間（＝Ｔ3〜Ｔ
4)において、「端子AG1→ダイオードＤ1→電源ＶDD→大
容量コンデンサ２０→電源ＶSS→第２トランジスタＱ
2」の経路で充電電流ｉが流れ、大容量コンデンサ２０
に電荷が充電される。この後、端子電圧Ｖ1が下降する
と逆に端子電圧Ｖ2が上昇し、端子電圧Ｖ2は時刻Ｔ5に
おいて閾値電圧Ｖtknを越える。すると、第１トランジ
スタＱ1がオン状態となる。この後、端子電圧Ｖ2が上昇
し、時刻Ｔ6で電源ＶDDの電圧を越え、さらに時刻Ｔ7に
おいてダイオードＤ2の降下電圧Ｖfだけ上昇すると、ダ
イオードＤ2がオン状態となる。このとき、端子電圧Ｖ1
はしきい値電圧Ｖtknを下回っているので、第２トラン
ジスタＱ2はオフ状態になっている。したがって、ダイ
オードＤ2がオン状態となる期間（＝Ｔ7〜Ｔ8）におい
て、「端子AG2→ダイオードＤ2→電源ＶDD→大容量コン
デンサ２０→電源ＶSS→第１トランジスタＱ1」の経路
で充電電流ｉが流れ、大容量コンデンサ２０に電荷が充
電される。これにより、発電電圧は全波整流され、図５
（ｃ）に示す充電電流ｉが得られることになる。
【００２４】［１．４．２］ 過充電防止動作 次に、過充電防止動作について、図２および図４の処理
フローチャートを参照しつつ説明する。上述した充電が
行われると、大容量コンデンサ２０に充電電流ｉが流れ
込むので、その充電電圧Ｖaが次第に上昇する。比較部
３０のコンパレータCOMは、充電電圧Ｖaを抵抗Ｒ1，Ｒ2
で分圧した電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ1+Ｒ2)）と基準電
圧Ｖrefとを比較して（ステップＳ１）、前者が後者を
上回ると（ステップＳ１；Ｙｅｓ）比較結果信号ＳCOM
を“Ｌ”レベルにする。これにより短絡制御部４４は、
比較結果信号ＳCOMが“Ｌ”レベルになると、まず逆流
防止トランジスタ４１をオフとすべく、時刻Ｔ9におい
て、制御信号CS1を“Ｌ”レベルとする（ステップＳ
２）。そして、逆流防止トランジスタ４１が確実にオフ
状態となった、時刻Ｔ10において、リミッタトランジス
タ４２をオンとすべく、制御信号CS2を“Ｌ”レベルと
する（ステップＳ３）。これにより、リミッタトランジ
スタ４２がオフ状態からオン状態に移行するため（ステ
ップＳ２）、電源ＶDD，ＶSSが短絡され、例えば、端子
電圧AG1（Ｖ1）が上昇し、端子電圧AG2（Ｖ2）が下降し
た場合は、図中の矢印Ｘで示す経路でリミッタ電流ILIM
が流れる。その後、比較部３０のコンパレータCOMは、
充電電圧Ｖaを抵抗Ｒ1，Ｒ2で分圧した電圧Ｖa'（=Ｖa
・Ｒ2／(Ｒ1+Ｒ2)）と基準電圧Ｖrefとを再び比較して
（ステップＳ４）、前者が後者を下回ると（ステップＳ
４；Ｙｅｓ）比較結果信号ＳCOMを“Ｈ”レベルにす
る。これにより短絡制御部４４は、時刻Ｔ11において、
まずリミッタトランジスタ４２をオフとすべく、制御信
号CS2を“Ｈ”レベルとする（ステップＳ５）そして、
リミッタトランジスタ４２が確実にオフ状態となった、
時刻Ｔ12において、逆流防止トランジスタ４１をオンと
すべく、制御信号CS2を“Ｈ”レベルとする（ステップ
Ｓ６）。これにより、再び充電電流ｉが流れ、大容量コ
ンデンサ２０に電荷が充電されることとなる。
フローチャートを参照しつつ説明する。上述した充電が
行われると、大容量コンデンサ２０に充電電流ｉが流れ
込むので、その充電電圧Ｖaが次第に上昇する。比較部
３０のコンパレータCOMは、充電電圧Ｖaを抵抗Ｒ1，Ｒ2
で分圧した電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ1+Ｒ2)）と基準電
圧Ｖrefとを比較して（ステップＳ１）、前者が後者を
上回ると（ステップＳ１；Ｙｅｓ）比較結果信号ＳCOM
を“Ｌ”レベルにする。これにより短絡制御部４４は、
比較結果信号ＳCOMが“Ｌ”レベルになると、まず逆流
防止トランジスタ４１をオフとすべく、時刻Ｔ9におい
て、制御信号CS1を“Ｌ”レベルとする（ステップＳ
２）。そして、逆流防止トランジスタ４１が確実にオフ
状態となった、時刻Ｔ10において、リミッタトランジス
タ４２をオンとすべく、制御信号CS2を“Ｌ”レベルと
する（ステップＳ３）。これにより、リミッタトランジ
スタ４２がオフ状態からオン状態に移行するため（ステ
ップＳ２）、電源ＶDD，ＶSSが短絡され、例えば、端子
電圧AG1（Ｖ1）が上昇し、端子電圧AG2（Ｖ2）が下降し
た場合は、図中の矢印Ｘで示す経路でリミッタ電流ILIM
が流れる。その後、比較部３０のコンパレータCOMは、
充電電圧Ｖaを抵抗Ｒ1，Ｒ2で分圧した電圧Ｖa'（=Ｖa
・Ｒ2／(Ｒ1+Ｒ2)）と基準電圧Ｖrefとを再び比較して
（ステップＳ４）、前者が後者を下回ると（ステップＳ
４；Ｙｅｓ）比較結果信号ＳCOMを“Ｈ”レベルにす
る。これにより短絡制御部４４は、時刻Ｔ11において、
まずリミッタトランジスタ４２をオフとすべく、制御信
号CS2を“Ｈ”レベルとする（ステップＳ５）そして、
リミッタトランジスタ４２が確実にオフ状態となった、
時刻Ｔ12において、逆流防止トランジスタ４１をオンと
すべく、制御信号CS2を“Ｈ”レベルとする（ステップ
Ｓ６）。これにより、再び充電電流ｉが流れ、大容量コ
ンデンサ２０に電荷が充電されることとなる。
【００２５】ここで、短絡制御部４４について説明す
る。図６に短絡制御部４４の概要構成ブロック図を示
す。短絡制御部４４においては、比較結果信号ＳCOMは
遅延回路４４ａに供給されるとともに、そのまま、ＡＮ
Ｄ回路４４ｂの一方の入力端子とＯＲ回路４４ｃの一方
の入力端子に入力される。遅延回路４４ａでは、比較結
果信号ＳCOMが所定時間だけ遅延され、遅延比較結果信
号ＳCOM’としてＡＮＤ回路４４ｂの他方の入力端子と
ＯＲ回路４４ｃの他方の入力端子に供給される。従っ
て、短絡制御部４４からは、比較信号ＳCOMと同一のタ
イミングで、“Ｌ”レベルとなる制御信号ＣＳ1が出力
されるとともに、比較結果信号ＳCOMから所定時間だけ
遅延されて“Ｌ”レベルとなる制御信号ＣＳ2が出力さ
れることとなる。これにより確実に逆流防止トランジス
タ４１がオフの間だけ、リミッタトランジスタ４２がオ
ンするようになる。
る。図６に短絡制御部４４の概要構成ブロック図を示
す。短絡制御部４４においては、比較結果信号ＳCOMは
遅延回路４４ａに供給されるとともに、そのまま、ＡＮ
Ｄ回路４４ｂの一方の入力端子とＯＲ回路４４ｃの一方
の入力端子に入力される。遅延回路４４ａでは、比較結
果信号ＳCOMが所定時間だけ遅延され、遅延比較結果信
号ＳCOM’としてＡＮＤ回路４４ｂの他方の入力端子と
ＯＲ回路４４ｃの他方の入力端子に供給される。従っ
て、短絡制御部４４からは、比較信号ＳCOMと同一のタ
イミングで、“Ｌ”レベルとなる制御信号ＣＳ1が出力
されるとともに、比較結果信号ＳCOMから所定時間だけ
遅延されて“Ｌ”レベルとなる制御信号ＣＳ2が出力さ
れることとなる。これにより確実に逆流防止トランジス
タ４１がオフの間だけ、リミッタトランジスタ４２がオ
ンするようになる。
【００２６】なお、過電圧検出は、常時検出していない
場合であっても、サンプリング的に検出動作を行っても
良い。具体的には、コンパレータＣＯＭおよび抵抗Ｒ
1、Ｒ２はトランジスタスイッチで電源供給を停止する
ように構成し、数秒周期でトランジスタスイッチをオン
してコンパレータＣＯＭと抵抗Ｒ１、Ｒ2に電源供給し
て過電圧検出を行うことで検出動作に拘わる消費電流を
削減することができる。また、その場合は、サンプリン
グ周期の間、コンパレータ出力信号を保持しておくため
にコンパレータ出力にラッチ回路を設けておくと良い。
リミッタ電流ILIMが交流発電機ＡＧに流れると、そのロ
ータ１４の回転に電磁ブレーキがかかる。したがって、
腕時計を激しく動かしてもロータ１４には負荷がかかる
ので回転数が減少し、端子電圧Ｖ1，Ｖ2が低下する。換
言すれば、この充電回路１Ａは、短絡する経路を形成す
ることによってリミッタ電流ILIMが小さくなるという自
己制御特性を有している。ところで、過充電を防止する
方法としては、リミッタトランジスタLIMTrを整流部１
０と大容量コンデンサ２０との間に設け、充電電圧Ｖa
が所定の電圧を越える場合にリミッタトランジスタLIMT
rをオフ状態にして、整流部１０と大容量コンデンサ２
０を切断することも考えられる。しかしながら、そのよ
うに構成すると、入力端子AG1,AG2には大きな発電電圧
が発生し、リミッタトランジスタ４２の耐圧を大きくす
る必要があるが、腕時計のように小型携帯機器の充電回
路では、耐圧の小さいトランジスタを用いてＩＣ化する
ので、大きな耐圧のリミッタトランジスタ４２はＩＣ化
に適さない。
場合であっても、サンプリング的に検出動作を行っても
良い。具体的には、コンパレータＣＯＭおよび抵抗Ｒ
1、Ｒ２はトランジスタスイッチで電源供給を停止する
ように構成し、数秒周期でトランジスタスイッチをオン
してコンパレータＣＯＭと抵抗Ｒ１、Ｒ2に電源供給し
て過電圧検出を行うことで検出動作に拘わる消費電流を
削減することができる。また、その場合は、サンプリン
グ周期の間、コンパレータ出力信号を保持しておくため
にコンパレータ出力にラッチ回路を設けておくと良い。
リミッタ電流ILIMが交流発電機ＡＧに流れると、そのロ
ータ１４の回転に電磁ブレーキがかかる。したがって、
腕時計を激しく動かしてもロータ１４には負荷がかかる
ので回転数が減少し、端子電圧Ｖ1，Ｖ2が低下する。換
言すれば、この充電回路１Ａは、短絡する経路を形成す
ることによってリミッタ電流ILIMが小さくなるという自
己制御特性を有している。ところで、過充電を防止する
方法としては、リミッタトランジスタLIMTrを整流部１
０と大容量コンデンサ２０との間に設け、充電電圧Ｖa
が所定の電圧を越える場合にリミッタトランジスタLIMT
rをオフ状態にして、整流部１０と大容量コンデンサ２
０を切断することも考えられる。しかしながら、そのよ
うに構成すると、入力端子AG1,AG2には大きな発電電圧
が発生し、リミッタトランジスタ４２の耐圧を大きくす
る必要があるが、腕時計のように小型携帯機器の充電回
路では、耐圧の小さいトランジスタを用いてＩＣ化する
ので、大きな耐圧のリミッタトランジスタ４２はＩＣ化
に適さない。
【００２７】この点、本第１実施形態では充電電圧Ｖa
が所定電圧を越えると電源ＶDD，ＶSSを短絡するように
構成したので、リミッタトランジスタ４２として耐圧の
低いものを使用することができ、容易にＩＣ化できると
いう利点がある。以上、説明したように第１実施形態に
よれば、整流部１０にトランジスタを用いているので、
ダイオードブリッジに比較して損失が小さく、整流効率
を高くすることができる。また、短絡部４０において、
充電電圧Ｖaを分圧した電圧Ｖa'が基準電圧Ｖrefを上回
ると、リミッタトランジスタ４２がオン状態になるよう
に制御したので、充電電圧Ｖaが大容量コンデンサ２０
の耐圧を越えることが無く、大容量コンデンサ２０の過
充電を防止できる。この場合、短絡部４０は、整流部１
０と大容量コンデンサ２０を切断するのではなく、電源
ＶDDおよび電源ＶSSを短絡して発電電流を流すようにし
たので、短絡部４０に用いられるリミッタトランジスタ
４２に耐圧の低いものを使用でき、ＩＣ化が容易にな
る。また、電源ＶDDおよび電源ＶSSを短絡した場合に
は、ショートブレーキが掛かるので、端子電圧Ｖ1，Ｖ2
の振幅を自動的に下げることができる。
が所定電圧を越えると電源ＶDD，ＶSSを短絡するように
構成したので、リミッタトランジスタ４２として耐圧の
低いものを使用することができ、容易にＩＣ化できると
いう利点がある。以上、説明したように第１実施形態に
よれば、整流部１０にトランジスタを用いているので、
ダイオードブリッジに比較して損失が小さく、整流効率
を高くすることができる。また、短絡部４０において、
充電電圧Ｖaを分圧した電圧Ｖa'が基準電圧Ｖrefを上回
ると、リミッタトランジスタ４２がオン状態になるよう
に制御したので、充電電圧Ｖaが大容量コンデンサ２０
の耐圧を越えることが無く、大容量コンデンサ２０の過
充電を防止できる。この場合、短絡部４０は、整流部１
０と大容量コンデンサ２０を切断するのではなく、電源
ＶDDおよび電源ＶSSを短絡して発電電流を流すようにし
たので、短絡部４０に用いられるリミッタトランジスタ
４２に耐圧の低いものを使用でき、ＩＣ化が容易にな
る。また、電源ＶDDおよび電源ＶSSを短絡した場合に
は、ショートブレーキが掛かるので、端子電圧Ｖ1，Ｖ2
の振幅を自動的に下げることができる。
【００２８】［２］ 第２実施形態 ［２．１］ 第２実施形態の構成 図７は、第１実施形態の比較部３０に代えて用いられる
電圧検出判別部３０Ａの回路図である。図７において、
図２の第１実施形態と同様の部分には同一の符号を付
す。電圧検出判別部３０Ａは、一端が電源ＶDDに接続さ
れた定電流源ＣCNSTと、定電流源ＣCNSTの他端にソース
Ｓ及びゲートＧが共通接続されたトランジスタＱ11と、
トランジスタＱ11のドレインＤにソースＳ及びゲートＧ
が共通接続されたトランジスタＱ12と、一端が電源ＶDD
に接続されたプルダウン抵抗ＲPDと、プルダウン抵抗Ｒ
PDの他端に入力端子が接続された第１インバータＩＮＶ
1と、第１インバータＩＮＶ1の出力端子に入力端子が接
続され、比較結果信号ＳCOMと同機能を有する制御信号
ＳCOM’を出力する第２インバータＩＮＶ2と、トランジ
スタＱ2のドレインＤ及びプルダウン抵抗ＲPDの他端並
びに電源ＶSSの間に接続されたカレントミラー回路ＣＭ
Ｃと、を備えて構成されている。カレントミラー回路Ｃ
ＭＣは、トランジスタＱ11のドレインＤにソースＳ及び
ゲートＧが共通接続され、ドレインＤが電源ＶSSに接続
されたトランジスタＱDと、プルダウン抵抗ＲPDの他端
にソースＳが接続され、トランジスタＱDのゲートＧに
ゲートＧが接続され、ドレインＤが電源ＶSSに接続され
たトランジスタＱCと、を備えて構成されている。
電圧検出判別部３０Ａの回路図である。図７において、
図２の第１実施形態と同様の部分には同一の符号を付
す。電圧検出判別部３０Ａは、一端が電源ＶDDに接続さ
れた定電流源ＣCNSTと、定電流源ＣCNSTの他端にソース
Ｓ及びゲートＧが共通接続されたトランジスタＱ11と、
トランジスタＱ11のドレインＤにソースＳ及びゲートＧ
が共通接続されたトランジスタＱ12と、一端が電源ＶDD
に接続されたプルダウン抵抗ＲPDと、プルダウン抵抗Ｒ
PDの他端に入力端子が接続された第１インバータＩＮＶ
1と、第１インバータＩＮＶ1の出力端子に入力端子が接
続され、比較結果信号ＳCOMと同機能を有する制御信号
ＳCOM’を出力する第２インバータＩＮＶ2と、トランジ
スタＱ2のドレインＤ及びプルダウン抵抗ＲPDの他端並
びに電源ＶSSの間に接続されたカレントミラー回路ＣＭ
Ｃと、を備えて構成されている。カレントミラー回路Ｃ
ＭＣは、トランジスタＱ11のドレインＤにソースＳ及び
ゲートＧが共通接続され、ドレインＤが電源ＶSSに接続
されたトランジスタＱDと、プルダウン抵抗ＲPDの他端
にソースＳが接続され、トランジスタＱDのゲートＧに
ゲートＧが接続され、ドレインＤが電源ＶSSに接続され
たトランジスタＱCと、を備えて構成されている。
【００２９】［２．２］ 第２実施形態の動作 次に第２実施形態の電圧検出判別部３０Ａの動作を図２
及び図７を参照して説明する。電源電圧（ＶDD−ＶSS）
が低いうち、すなわち、図７においては、トランジスタ
Ｑ11、トランジスタＱ12及びトランジスタＱDのしきい
値電圧の合計電圧未満の場合には、定電流源ＣCNSTから
電流は流れず、カレントミラー回路ＣＭＣのトランジス
タＱD及びトランジスタＱCはオフ状態であり、第１イン
バータＩＮＶ1の入力端子には、電源ＶDDをプルダウン
抵抗ＲPDによりプルダウンした電圧Ｖ1（＝“Ｈ”レベ
ル相当）が印加され、第１インバータＩＮＶ1は、
“Ｌ”レベルの信号を出力する。
及び図７を参照して説明する。電源電圧（ＶDD−ＶSS）
が低いうち、すなわち、図７においては、トランジスタ
Ｑ11、トランジスタＱ12及びトランジスタＱDのしきい
値電圧の合計電圧未満の場合には、定電流源ＣCNSTから
電流は流れず、カレントミラー回路ＣＭＣのトランジス
タＱD及びトランジスタＱCはオフ状態であり、第１イン
バータＩＮＶ1の入力端子には、電源ＶDDをプルダウン
抵抗ＲPDによりプルダウンした電圧Ｖ1（＝“Ｈ”レベ
ル相当）が印加され、第１インバータＩＮＶ1は、
“Ｌ”レベルの信号を出力する。
【００３０】これにより第２インバータＩＮＶ2は、制
御信号ＳCOM’を“Ｈ”レベルとするので、リミッタト
ランジスタ４０は、オフ状態を保持する。一方、電源電
圧（ＶDD−ＶSS）が大きくなって、所定の電圧（図７に
おいては、トランジスタＱ11、トランジスタＱ12及びト
ランジスタＱDのしきい値電圧の合計電圧）を超過する
と、定電流源ＣCNSTからトランジスタＱ11、Ｑ12、ＱD
を介して電源ＶSS側に電流が流れ、トランジスタＱDの
ソースＳ−ドレインＤ間の電流と同じ大きさの電流がト
ランジスタＱCのソースＳ−ドレインＤ間を流れる。こ
こで、トランジスタＱCに流れる電流はプルダウン抵抗
ＲPDに流れ得る電流よりも大きくなるように設定されて
おり、この結果、電圧Ｖ1は“Ｌ”レベルに相当する電
圧となる。これにより、第１インバータＩＮＶ1は、
“Ｈ”レベルの信号を出力し、第２インバータＩＮＶ2
は、制御信号ＳCOM’を“Ｌ”レベルとするので、リミ
ッタトランジスタ４０は、オン状態となり、リミッタ電
流が流れることとなる。このように本第２実施形態の電
圧検出判別部３０Ａは、電源電圧が低い場合には、ほと
んど電流を消費することがなく、電池駆動されている携
帯用電子機器などにおいて、過電圧を防止する回路とし
て好適となっている。
御信号ＳCOM’を“Ｈ”レベルとするので、リミッタト
ランジスタ４０は、オフ状態を保持する。一方、電源電
圧（ＶDD−ＶSS）が大きくなって、所定の電圧（図７に
おいては、トランジスタＱ11、トランジスタＱ12及びト
ランジスタＱDのしきい値電圧の合計電圧）を超過する
と、定電流源ＣCNSTからトランジスタＱ11、Ｑ12、ＱD
を介して電源ＶSS側に電流が流れ、トランジスタＱDの
ソースＳ−ドレインＤ間の電流と同じ大きさの電流がト
ランジスタＱCのソースＳ−ドレインＤ間を流れる。こ
こで、トランジスタＱCに流れる電流はプルダウン抵抗
ＲPDに流れ得る電流よりも大きくなるように設定されて
おり、この結果、電圧Ｖ1は“Ｌ”レベルに相当する電
圧となる。これにより、第１インバータＩＮＶ1は、
“Ｈ”レベルの信号を出力し、第２インバータＩＮＶ2
は、制御信号ＳCOM’を“Ｌ”レベルとするので、リミ
ッタトランジスタ４０は、オン状態となり、リミッタ電
流が流れることとなる。このように本第２実施形態の電
圧検出判別部３０Ａは、電源電圧が低い場合には、ほと
んど電流を消費することがなく、電池駆動されている携
帯用電子機器などにおいて、過電圧を防止する回路とし
て好適となっている。
【００３１】［３］ 変形例 本発明は、上述した実施形態に限定されるものではな
く、例えば、以下に述べる各種の変形が可能である。
く、例えば、以下に述べる各種の変形が可能である。
【００３２】［３．１］ 第１変形例 上述した各実施形態の充電回路は、電源ＶDDと電源ＶSS
を逆転させた構成とすることも可能である。つまり、整
流部１０の整流ダイオードがＶSS側に接続され、整流ト
ランジスタがＶDD側に接続されていても良い。
を逆転させた構成とすることも可能である。つまり、整
流部１０の整流ダイオードがＶSS側に接続され、整流ト
ランジスタがＶDD側に接続されていても良い。
【００３３】［３．２］ 第２変形例 上述した各実施形態においては、充電回路１、１Ａを用
いた電子機器の一例として腕時計を取り上げ説明した
が、本発明はこれに限定されるものではなく、例えば、
置き時計、クロック等の時計、携帯型の血圧計、携帯電
話機、ページャ、万歩計、電卓、携帯用パーソナルコン
ピュータ、電子手帳、携帯ラジオ等に適用することがで
きる。要は電力を消費する電子機器であればどのような
ものに適用してもよい。このような電子機器において
は、電池がなくてもそこに内蔵される電子回路や機構系
を継続して動作させることができるので、何時でも電子
機器を使用することができ、また、煩わしい電池の交換
を不要にできる。さらには、電池の廃棄に伴う問題が生
ずることもない。なお、蓄電作用のない電池と充電回路
１，１Ａとを兼用してもよく、この場合は、電子機器を
長時間持ち歩かなっかった場合に、電池からの電力によ
り即座に電子機器を動作させることができ、その後、使
用者が電子機器を持ち歩くことによって、発電された電
力によって電子機器を動作させることができる。
いた電子機器の一例として腕時計を取り上げ説明した
が、本発明はこれに限定されるものではなく、例えば、
置き時計、クロック等の時計、携帯型の血圧計、携帯電
話機、ページャ、万歩計、電卓、携帯用パーソナルコン
ピュータ、電子手帳、携帯ラジオ等に適用することがで
きる。要は電力を消費する電子機器であればどのような
ものに適用してもよい。このような電子機器において
は、電池がなくてもそこに内蔵される電子回路や機構系
を継続して動作させることができるので、何時でも電子
機器を使用することができ、また、煩わしい電池の交換
を不要にできる。さらには、電池の廃棄に伴う問題が生
ずることもない。なお、蓄電作用のない電池と充電回路
１，１Ａとを兼用してもよく、この場合は、電子機器を
長時間持ち歩かなっかった場合に、電池からの電力によ
り即座に電子機器を動作させることができ、その後、使
用者が電子機器を持ち歩くことによって、発電された電
力によって電子機器を動作させることができる。
【００３４】［３．３］ 第３変形例 上述した各実施形態においては、Ｐチャネル電界効果ト
ランジスタあるいはＮチャネル電界効果トランジスタを
用いていたが、Ｐチャネルトランジスタに代えてＰＮＰ
型のトランジスタ、Ｎチャンネルトランジスタに代えて
ＮＰＮ型のバイポーラトランジスタを使用してもよい。
ただし、これらのバイポーラトランジスタにあっては、
エミッタ・コレクタ間の飽和電圧が０．３Ｖ程度あるの
が通常であるから、交流発電機ＡＧの起電圧が小さい場
合には、上述した実施形態のように電界効果トランジス
タを使用することが望ましい。
ランジスタあるいはＮチャネル電界効果トランジスタを
用いていたが、Ｐチャネルトランジスタに代えてＰＮＰ
型のトランジスタ、Ｎチャンネルトランジスタに代えて
ＮＰＮ型のバイポーラトランジスタを使用してもよい。
ただし、これらのバイポーラトランジスタにあっては、
エミッタ・コレクタ間の飽和電圧が０．３Ｖ程度あるの
が通常であるから、交流発電機ＡＧの起電圧が小さい場
合には、上述した実施形態のように電界効果トランジス
タを使用することが望ましい。
【００３５】［３．４］ 第４変形例 上述した各実施形態において、コンパレータCOMをＦＥ
Ｔを使用して構成し、充電回路１全体を１チップのＩＣ
に内蔵するようにしてもよい。また、ダイオードＤ1、
Ｄ2は、一方向に電流を流す一方向性素子であればどの
ようなものであってもよく、その種類は問わない。例え
ば、ゲルマニウムダイオードの他、ショットキーダイオ
ードを使用してもよい。特に、ショットキーダイオード
は、降下電圧が０．３Ｖと小さいので、交流発電機ＡＧ
の起電圧が小さい場合に好適である。 ［３．５］ 第５変形例 上述した各実施形態に係わる充電回路１、１Ａは、ゼン
マイ式発電機を備えた電子制御機械時計に応用してもよ
い。ゼンマイ式発電機を備えた電子制御機械時計は、ゼ
ンマイはリューズに連結されており、リューズを巻くこ
とによって、ゼンマイに機械エネルギが蓄積されるよう
になっている。ゼンマイと発電機のロータの間には、分
針が固定されている二番車、三番車、および秒針が固定
されている四番車等から構成され増速輪列が設けられて
いる。そして、この増速輪列によってゼンマイの運動が
発電機のロータに伝達され、発電が行われるようになっ
ている。 ［３．６］ 第６変形例 以上の説明においては、リミッタ動作時に整流回路出力
を短絡状態として閉ループを形成していたが、短絡経路
に抵抗素子を直列に挿入する構成とすることも可能であ
る。この場合には、リミッタ動作状態において、短絡経
路を流れる短絡電流の電流量を制限する効果が得られ
る。
Ｔを使用して構成し、充電回路１全体を１チップのＩＣ
に内蔵するようにしてもよい。また、ダイオードＤ1、
Ｄ2は、一方向に電流を流す一方向性素子であればどの
ようなものであってもよく、その種類は問わない。例え
ば、ゲルマニウムダイオードの他、ショットキーダイオ
ードを使用してもよい。特に、ショットキーダイオード
は、降下電圧が０．３Ｖと小さいので、交流発電機ＡＧ
の起電圧が小さい場合に好適である。 ［３．５］ 第５変形例 上述した各実施形態に係わる充電回路１、１Ａは、ゼン
マイ式発電機を備えた電子制御機械時計に応用してもよ
い。ゼンマイ式発電機を備えた電子制御機械時計は、ゼ
ンマイはリューズに連結されており、リューズを巻くこ
とによって、ゼンマイに機械エネルギが蓄積されるよう
になっている。ゼンマイと発電機のロータの間には、分
針が固定されている二番車、三番車、および秒針が固定
されている四番車等から構成され増速輪列が設けられて
いる。そして、この増速輪列によってゼンマイの運動が
発電機のロータに伝達され、発電が行われるようになっ
ている。 ［３．６］ 第６変形例 以上の説明においては、リミッタ動作時に整流回路出力
を短絡状態として閉ループを形成していたが、短絡経路
に抵抗素子を直列に挿入する構成とすることも可能であ
る。この場合には、リミッタ動作状態において、短絡経
路を流れる短絡電流の電流量を制限する効果が得られ
る。
【００３６】
【発明の効果】上述したように本発明によれば、高電位
側電源と低電位側電源とを短絡させるリミッタ構成とし
ているため、リミッタの耐圧を低くすることができ、Ｉ
Ｃ化が容易となる。また、ダイオードブリッジを用いる
場合と比較して電圧降下による損失が小さく、整流効率
を向上させ、ひいては充電効率を向上させることができ
る。また、逆流防止ダイオードに代えて通常時はオン状
態にある逆流防止トランジスタを用いているため、電圧
降下による損失が小さく、充電効率を向上することがで
きる。
側電源と低電位側電源とを短絡させるリミッタ構成とし
ているため、リミッタの耐圧を低くすることができ、Ｉ
Ｃ化が容易となる。また、ダイオードブリッジを用いる
場合と比較して電圧降下による損失が小さく、整流効率
を向上させ、ひいては充電効率を向上させることができ
る。また、逆流防止ダイオードに代えて通常時はオン状
態にある逆流防止トランジスタを用いているため、電圧
降下による損失が小さく、充電効率を向上することがで
きる。
【図１】 本発明の第１実施形態の原理説明図である。
【図２】 本発明の第１実施形態に係わる腕時計に使用
される充電回路の回路図である。
される充電回路の回路図である。
【図３】 第１実施形態に係わる交流発電機とその周辺
機構の構成を示す斜視図である。
機構の構成を示す斜視図である。
【図４】 第１実施形態に係わるリミッタトランジスタ
の動作説明のための処理フローチャートである。
の動作説明のための処理フローチャートである。
【図５】 第１同実施形態に係わる充電回路の充電動作
を示すタイミングチャートである。
を示すタイミングチャートである。
【図６】 短絡制御部の概要構成ブロック図である。
【図７】 第２実施形態の電圧検出判別部を示す回路図
である。
である。
【図８】 従来の充電回路の回路図である。
１ 充電回路 ＡＧ 交流発電機 １０ 整流部 ２０ 大容量コンデンサ ４１ 逆電流防止トランジスタ ４０ 短絡部 ｄ 寄生ダイオード AG1、AG2 端子 Ｑ1 第１トランジスタ Ｑ2 第２トランジスタ ４１ 逆流防止トランジスタ ４２ リミッタトランジスタ ４３ 制御部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｍ 7/12 ６０１ Ｈ０２Ｍ 7/12 ６０１Ｂ Ｆターム(参考） 2F084 AA00 BB01 BB09 CC03 GG02 GG04 JJ05 JJ08 5G003 AA01 AA07 BA01 CA14 CC04 GA01 GB01 5H006 AA05 CA02 CA07 CB02 CB08 CC01 CC08 DA04 DB01 DC05 FA01 5H030 AA03 AS11 BB01 DD05 FF43
Claims (11)
- 【請求項１】 複数の整流素子を有し、一対の入力端子
を介して外部の交流電源より入力される交流を直流に変
換して出力する整流回路を用い、充電素子に電力を充電
する充電回路に用いられる過充電防止方法であって、 前記充電素子の充電電圧を検出し、 検出された充電電圧が予め定めた所定の電圧を上回る場
合には、前記充電素子を前記整流回路より電気的に切り
離し、前記整流回路出力を閉ループ状態とする、 ことを特徴とする過充電防止方法。 - 【請求項２】 交流電圧が給電される各入力端子の一方
の端子電圧に応じて、高電位側電源と低電位側電源とを
閉ループ状態とするか否か制御される閉ループ形成手段
と、各入力端子と一方の電源ラインとの間に各々接続さ
れた第１および第２のダイオードと、前記高電位側電源
および前記低電位側電源間に接続される充電素子とを備
え、前記交流電圧を整流して前記充電素子に電力を充電
する充電回路に用いられる過充電防止方法であって、 前記充電素子の充電電圧を検出し、 検出された充電電圧が予め定めた所定の電圧を上回る場
合には、前記充電素子を電気的に切り離し、 前記閉ループ形成手段により前記高電位側電源と前記低
電位側電源とを閉ループ状態とすること、 を特徴とする過充電防止方法。 - 【請求項３】 複数の整流素子を有し、一対の入力端子
を介して外部の交流電源より入力される交流を直流に変
換して出力する整流回路を用い、充電素子に電力を充電
する充電回路において、 前記充電素子の充電電圧を検出する充電電圧検出手段
と、 前記充電電圧検出手段により検出された充電電圧が予め
定めた所定の電圧を上回る場合には、前記交流電源にお
ける高電位側電源と低電位側電源とを閉ループ状態とす
る閉ループ形成手段と、 前記充電素子の放電を防止する逆流防止手段と、 を備えたことを特徴とする充電回路。 - 【請求項４】 請求項３記載の充電回路において、 前記逆流防止手段は、前記充電電圧検出手段により検出
された充電電圧が予め定めた所定の電圧を上回る場合に
は、前記閉ループ形成手段により前記高電位側電源と前
記低電位側電源とを閉ループ状態とすることを特徴とす
る充電回路。 - 【請求項５】 複数の整流素子を有し、一対の入力端子
を介して外部の交流電源より入力される交流を直流に変
換して出力する整流回路を用い、充電素子に電力を充電
する充電回路において、 前記充電素子の充電電圧を検出する充電電圧検出手段
と、 検出された充電電圧を予め定められた基準電圧と比較す
る比較手段と、 前記充電電圧が前記基準電圧を上回る場合には、前記充
電素子を前記整流回路から電気的に切り離す逆流防止手
段と、 前記交流電源における高電位側電源と低電位側電源とを
閉ループ状態とする閉ループ形成手段と、 を備えたことを特徴とする充電回路。 - 【請求項６】 第１および第２の入力端子に給電される
交流電圧を整流回路により整流して高電位側電源および
低電位側電源の間に設けられた充電素子に電荷を充電す
る充電回路において、 前記第１の入力端子と前記高電位側電源あるいは低電位
側電源のいずれか一方の電源である選択電源との間に設
けられ、前記第２の入力端子の電圧に基づいてオン・オ
フが制御される第１のスイッチ手段と、 前記第２の入力端子と前記選択電源との間に設けられ、
前記第１入力端子の電圧に基づいてオン・オフが制御さ
れる第２のスイッチ手段と、 前記第１の入力端子と前記第２の電源ラインとの間に設
けられる第１のダイオードと、 前記第２の入力端子と前記第２の電源ラインとの間に設
けられる第２のダイオードと、 前記充電素子の充電電圧を検出し、検出された充電電圧
が予め定められた電圧を上回る場合に、前記充電素子を
前記整流回路から電気的に切り離す逆流防止手段と、 前記交流電源における高電位側電源と低電位側電源とを
閉ループ状態とする閉ループ形成手段と、 を備えたことを特徴とする充電回路。 - 【請求項７】 第１および第２の入力端子に給電される
交流電圧を整流回路により整流して高電位側電源および
低電位側電源の間に設けられた充電素子に電荷を充電す
る充電回路において、 前記第１の入力端子と前記高電位側電源あるいは低電位
側電源のいずれか一方の電源である選択電源との間に設
けられ、前記第２の入力端子の電圧に基づいてオン・オ
フが制御される第１のスイッチ手段と、 前記第２の入力端子と前記選択電源との間に設けられ、
前記第１入力端子の電圧に基づいてオン・オフが制御さ
れる第２のスイッチ手段と、 前記第１の入力端子と前記第２の電源ラインとの間に設
けられる第１のダイオードと、 前記第２の入力端子と前記第２の電源ラインとの間に設
けられる第２のダイオードと、 前記充電素子の充電電圧を検出し、検出された充電電圧
と予め定められた基準電圧とを比較する比較手段と、 前記比較手段の比較結果に基づいて、前記充電素子を前
記整流回路から電気的に切り離す逆流防止手段と、 前記交流電源における高電位側電源と低電位側電源とを
閉ループ状態とする閉ループ形成手段と、 を備えたことを特徴とする充電回路。 - 【請求項８】 請求項３ないし請求項７のいずれかに記
載の充電回路において、 前記閉ループ形成手段は、前記高電位側電源および前記
低電位側電源を短絡させるためのトランジスタとを備え
たことを特徴とする充電回路。 - 【請求項９】 第１および第２の入力端子に給電され
る交流電圧を整流回路により整流して高電位側電源およ
び低電位側電源の間に設けられた充電素子に電力を充電
する充電回路において、 前記第１の入力端子にアノードが接続され、高電位側電
源ラインにカソードが接続される第１のダイオードと、 前記第２の入力端子にアノードが接続され、高電位側電
源ラインにカソードが接続される第２のダイオードと、 前記第１の入力端子にドレインが接続され、低電位側電
源ラインにソースが接続され、前記第２の入力端子にゲ
ートが接続される第１のＮチャネル電界効果トランジス
タと、 前記第２の入力端子にドレインが接続され、低電位側電
源ラインにソースが接続され、前記第１の入力端子にゲ
ートが接続される第２のＮチャネル電界効果トランジス
タと、 前記充電素子の充電電圧と予め定められた基準電圧とを
比較するコンパレータと、 前記高電位側電源あるいは低電位側電源のいずれか一方
と前記充電素子の一方の端子との間に設けられ、前記充
電素子を前記整流回路から電気的に切り離す逆流防止ト
ランジスタと、 前記高電位側電源および低電位側電源の間に設けられ、
前記コンパレータの比較結果に基づいてオン・オフが制
御されるリミッタトランジスタと、 を備えたことを特徴とする充電回路。 - 【請求項１０】 請求項３ないし請求項９のいずれかに
記載の充電回路を内蔵するとともに、前記充電回路から
給電される電力によって、動作することを特徴とする電
子機器。 - 【請求項１１】 請求項３ないし請求項９のいずれかに
記載の充電回路を内蔵するとともに、前記充電回路から
給電される電力によって時刻を計測する時計回路とを備
えたことを特徴とする時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08991499A JP3663964B2 (ja) | 1999-03-30 | 1999-03-30 | 過充電防止方法、充電回路、電子機器および時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08991499A JP3663964B2 (ja) | 1999-03-30 | 1999-03-30 | 過充電防止方法、充電回路、電子機器および時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000287376A true JP2000287376A (ja) | 2000-10-13 |
| JP3663964B2 JP3663964B2 (ja) | 2005-06-22 |
Family
ID=13983991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08991499A Expired - Fee Related JP3663964B2 (ja) | 1999-03-30 | 1999-03-30 | 過充電防止方法、充電回路、電子機器および時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3663964B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312484A (ja) * | 2006-05-17 | 2007-11-29 | Rohm Co Ltd | 電池充電回路、携帯電子機器、及び半導体集積回路 |
| CN104426220A (zh) * | 2013-08-31 | 2015-03-18 | 深圳市海洋王照明工程有限公司 | 一种调压电路 |
| JP2015171266A (ja) * | 2014-03-07 | 2015-09-28 | 旭化成エレクトロニクス株式会社 | 過充電防止回路 |
| JP2015171265A (ja) * | 2014-03-07 | 2015-09-28 | 旭化成エレクトロニクス株式会社 | 電力供給回路 |
| JP2021118572A (ja) * | 2020-01-23 | 2021-08-10 | セイコーエプソン株式会社 | 整流回路、および電子時計 |
| WO2023190966A1 (ja) * | 2022-03-31 | 2023-10-05 | シチズン時計株式会社 | 電子時計 |
-
1999
- 1999-03-30 JP JP08991499A patent/JP3663964B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312484A (ja) * | 2006-05-17 | 2007-11-29 | Rohm Co Ltd | 電池充電回路、携帯電子機器、及び半導体集積回路 |
| JP4673252B2 (ja) * | 2006-05-17 | 2011-04-20 | ローム株式会社 | 電池充電回路、携帯電子機器、及び半導体集積回路 |
| CN104426220A (zh) * | 2013-08-31 | 2015-03-18 | 深圳市海洋王照明工程有限公司 | 一种调压电路 |
| JP2015171266A (ja) * | 2014-03-07 | 2015-09-28 | 旭化成エレクトロニクス株式会社 | 過充電防止回路 |
| JP2015171265A (ja) * | 2014-03-07 | 2015-09-28 | 旭化成エレクトロニクス株式会社 | 電力供給回路 |
| JP2021118572A (ja) * | 2020-01-23 | 2021-08-10 | セイコーエプソン株式会社 | 整流回路、および電子時計 |
| JP7347232B2 (ja) | 2020-01-23 | 2023-09-20 | セイコーエプソン株式会社 | 整流回路、および電子時計 |
| WO2023190966A1 (ja) * | 2022-03-31 | 2023-10-05 | シチズン時計株式会社 | 電子時計 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3663964B2 (ja) | 2005-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652057B2 (ja) | 発電装置 | |
| EP1017146B1 (en) | Overcharge protection, charger, electronic device and timepiece | |
| EP0862262B1 (en) | Power generating device including a chopper amplifier, charging method and timepiece | |
| US6327164B1 (en) | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus | |
| US6476580B1 (en) | Electronic apparatus and control method for electronic apparatus | |
| JP3472878B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| US6421263B1 (en) | AC voltage detection circuit and method, charging circuit and method, chopper circuit and chopping method, chopper charging circuit and method, electronic apparatus, and timepiece | |
| US6584043B1 (en) | Electronically controlled mechanical watch and method of preventing overcharge | |
| JP3663964B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| US6304474B1 (en) | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus | |
| JP2870516B2 (ja) | 発電装置付電子時計 | |
| JP3575257B2 (ja) | 電源装置、発電装置および電子機器 | |
| JP2004032980A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP3582338B2 (ja) | スイッチングユニット、電源装置および電子機器 | |
| JP3575262B2 (ja) | チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3528563B2 (ja) | チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3575256B2 (ja) | チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3680697B2 (ja) | 電子時計およびその駆動制御方法 | |
| JP2003235167A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP3294194B2 (ja) | 発電装置付電子時計 | |
| JP3246508B2 (ja) | 昇圧回路付発電装置、及びそれを有した電子時計 | |
| JP2001249191A (ja) | 発電装置付電子時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |