JP2000287376A - 過充電防止方法、充電回路、電子機器および時計 - Google Patents
過充電防止方法、充電回路、電子機器および時計Info
- Publication number
- JP2000287376A JP2000287376A JP11089914A JP8991499A JP2000287376A JP 2000287376 A JP2000287376 A JP 2000287376A JP 11089914 A JP11089914 A JP 11089914A JP 8991499 A JP8991499 A JP 8991499A JP 2000287376 A JP2000287376 A JP 2000287376A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- power supply
- voltage
- potential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Electromechanical Clocks (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Rectifiers (AREA)
- Secondary Cells (AREA)
Abstract
が可能であるとともに、充電効率を向上させる。 【解決手段】 複数の整流素子D1、D2、Q1、Q2を有
し、一対の入力端子AG1、AG2を介して外部の交流電源A
Gより入力される交流を直流に変換して出力する整流回
路10を用い、充電素子20に電力を充電する充電回路
において、充電素子20の充電電圧を検出し、検出され
た充電電圧を予め定められた電圧を上回る場合には、充
電素子20を交流電源AGから電気的に切り離し、交流
電源AGにおける高電位側電源VDDと低電位側電源VSS
とを短絡する。
Description
のに好適な過充電防止方法、充電回路および過充電防止
方法および充電回路を用いた電子機器および時計に関す
る。
容量コンデンサに充電する充電回路として、ダイオード
ブリッジ回路が知られている。図8に従来のダイオード
ブリッジ回路を用いた充電回路を示す。充電回路100
の主要部は、交流発電機AGの発電電圧を整流すべくダ
イオードブリッジを構成するダイオードD1〜D4と、充
電電流を蓄電する大容量コンデンサ101と、大容量コ
ンデンサ101の充電電圧Vaを検出し、検出した充電
電圧Vaに基づいて高電位側電源ラインVDDと低電位側
電源ラインVSSとを短絡するリミットトランジスタ10
2と、逆電流を防止するための逆電流防止ダイオード1
03と、を備えて構成されている。この場合において、
リミッタトランジスタ102としては、Pチャンネルエ
ンハスメント型トランジスタが用いられ、電源ラインV
DD,VSSに接続されている。この例では、Pチャンネル
で構成されているので、制御信号CSがローレベルのとき
オン状態(接続)、制御信号CSがハイレベルのときオフ
状態(開放)となる。したがって、充電電圧Vaが所定
電圧を上回ると、高電位側電源ラインVDDと低電位側電
源ラインVSSとを短絡させてリミッタ電流ILIMが流れ、
大容量コンデンサ20には充電電流iが流れ込まないよ
うになる。
は、リミッタ電流ILIMが充電電流として大容量コンデン
サ20に流れ込むのを防止している。
00においては、整流回路にダイオードブリッジを用い
ているため、ダイオード2個分の電圧降下だけ損失が発
生するので、小振幅の交流電圧を充電するのには向かな
いという問題点があった。また、逆流防止ダイオード1
01が充電経路に設けられているため、その電圧降下に
より充電効率が低下してしまうという問題点があった。
そこで、本発明の目的は、簡易な構成で、確実に過充電
を防止することが可能であるとともに、充電効率を向上
させることが可能な過充電防止方法および確実に過充電
を防止することが可能な充電回路を提供することにあ
る。また、本発明の他の目的は、この充電回路を電子機
器や腕時計に適用することにある。
め、請求項1記載の構成は、複数の整流素子を有し、一
対の入力端子を介して外部の交流電源より入力される交
流を直流に変換して出力する整流回路を用い、充電素子
に電力を充電する充電回路に用いられる過充電防止方法
であって、前記充電素子の充電電圧を検出し、 検出さ
れた充電電圧が予め定めた所定の電圧を上回る場合に
は、前記充電素子を前記整流回路より電気的に切り離
し、前記整流回路出力を閉ループ状態とする、ことを特
徴としている。
れる各入力端子の一方の端子電圧に応じて、高電位側電
源と低電位側電源とを閉ループ状態とするか否か制御さ
れる閉ループ形成手段と、各入力端子と一方の電源ライ
ンとの間に各々接続された第1および第2のダイオード
と、前記高電位側電源および前記低電位側電源間に接続
される充電素子とを備え、前記交流電圧を整流して前記
充電素子に電力を充電する充電回路に用いられる過充電
防止方法であって、前記充電素子の充電電圧を検出し、
検出された充電電圧が予め定めた所定の電圧を上回る場
合には、前記充電素子を電気的に切り離し、前記閉ルー
プ形成手段により前記高電位側電源と前記低電位側電源
とを閉ループ状態とすること、を特徴としている。
有し、一対の入力端子を介して外部の交流電源より入力
される交流を直流に変換して出力する整流回路を用い、
充電素子に電力を充電する充電回路において、前記充電
素子の充電電圧を検出する充電電圧検出手段と、前記充
電電圧検出手段により検出された充電電圧が予め定めた
所定の電圧を上回る場合には、前記交流電源における高
電位側電源と低電位側電源とを閉ループ状態とする閉ル
ープ形成手段と、前記充電素子の放電を防止する逆流防
止手段と、を備えたことを特徴としている。
成において、前記逆流防止手段は、前記充電電圧検出手
段により検出された充電電圧が予め定めた所定の電圧を
上回る場合には、前記閉ループ形成手段により前記高電
位側電源と前記低電位側電源とを閉ループ状態とするこ
とを特徴としている。
有し、一対の入力端子を介して外部の交流電源より入力
される交流を直流に変換して出力する整流回路を用い、
充電素子に電力を充電する充電回路において、前記充電
素子の充電電圧を検出する充電電圧検出手段と、検出さ
れた充電電圧を予め定められた基準電圧と比較する比較
手段と、前記充電電圧が前記基準電圧を上回る場合に
は、前記充電素子を前記整流回路から電気的に切り離す
逆流防止手段と、前記交流電源における高電位側電源と
低電位側電源とを閉ループ状態とする閉ループ形成手段
と、を備えたことを特徴としている。
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電荷を充電する充電回路において、前記第1の
入力端子と前記高電位側電源あるいは低電位側電源のい
ずれか一方の電源である選択電源との間に設けられ、前
記第2の入力端子の電圧に基づいてオン・オフが制御さ
れる第1のスイッチ手段と、前記第2の入力端子と前記
選択電源との間に設けられ、前記第1入力端子の電圧に
基づいてオン・オフが制御される第2のスイッチ手段
と、前記第1の入力端子と前記第2の電源ラインとの間
に設けられる第1のダイオードと、前記第2の入力端子
と前記第2の電源ラインとの間に設けられる第2のダイ
オードと、前記充電素子の充電電圧を検出し、検出され
た充電電圧が予め定められた電圧を上回る場合に、前記
充電素子を前記整流回路から電気的に切り離す逆流防止
手段と、前記交流電源における高電位側電源と低電位側
電源とを閉ループ状態とする閉ループ形成手段と、を備
えたことを特徴としている。
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電荷を充電する充電回路において、前記第1の
入力端子と前記高電位側電源あるいは低電位側電源のい
ずれか一方の電源である選択電源との間に設けられ、前
記第2の入力端子の電圧に基づいてオン・オフが制御さ
れる第1のスイッチ手段と、前記第2の入力端子と前記
選択電源との間に設けられ、前記第1入力端子の電圧に
基づいてオン・オフが制御される第2のスイッチ手段
と、前記第1の入力端子と前記第2の電源ラインとの間
に設けられる第1のダイオードと、前記第2の入力端子
と前記第2の電源ラインとの間に設けられる第2のダイ
オードと、前記充電素子の充電電圧を検出し、検出され
た充電電圧と予め定められた基準電圧とを比較する比較
手段と、前記比較手段の比較結果に基づいて、前記充電
素子を前記整流回路から電気的に切り離す逆流防止手段
と、前記交流電源における高電位側電源と低電位側電源
とを閉ループ状態とする閉ループ形成手段と、を備えた
ことを特徴としている。
求項7のいずれかに記載の構成において、前記閉ループ
形成手段は、前記高電位側電源および前記低電位側電源
を短絡させるためのトランジスタとを備えたことを特徴
としている。
入力端子に給電される交流電圧を整流回路により整流し
て高電位側電源および低電位側電源の間に設けられた充
電素子に電力を充電する充電回路において、前記第1の
入力端子にアノードが接続され、高電位側電源ラインに
カソードが接続される第1のダイオードと、前記第2の
入力端子にアノードが接続され、高電位側電源ラインに
カソードが接続される第2のダイオードと、前記第1の
入力端子にドレインが接続され、低電位側電源ラインに
ソースが接続され、前記第2の入力端子にゲートが接続
される第1のNチャネル電界効果トランジスタと、前記
第2の入力端子にドレインが接続され、低電位側電源ラ
インにソースが接続され、前記第1の入力端子にゲート
が接続される第2のNチャネル電界効果トランジスタ
と、前記充電素子の充電電圧と予め定められた基準電圧
とを比較するコンパレータと、前記高電位側電源あるい
は低電位側電源のいずれか一方と前記充電素子の一方の
端子との間に設けられ、前記充電素子を前記整流回路か
ら電気的に切り離す逆流防止トランジスタと、前記高電
位側電源および低電位側電源の間に設けられ、前記コン
パレータの比較結果に基づいてオン・オフが制御される
リミッタトランジスタと、を備えたことを特徴としてい
る。
請求項9のいずれかに記載の充電回路を内蔵するととも
に、前記充電回路から給電される電力によって、動作す
ることを特徴としている。
請求項9のいずれかに記載の充電回路を内蔵するととも
に、前記充電回路から給電される電力によって時刻を計
測する時計回路とを備えたことを特徴としている。
な実施形態について説明する。 [1] 第1実施形態 [1.1] 第1実施形態の原理構成 図1は、第1実施形態に係わる腕時計に使用される充電
回路の原理説明図である。充電回路1の主要部は、交流
発電機AGの発電電圧を整流する整流部10、充電電流
を蓄電する大容量コンデンサ20および逆電流を防止す
るための逆電流防止トランジスタ41を有し、大容量コ
ンデンサ20の充電電圧Vaを検出し、検出した充電電
圧Vaに基づいて高電位側電源VDDと低電位側電源VSS
とを短絡する短絡部40と、から構成されている。な
お、図中に示すdは、寄生ダイオードである。
る。整流部10は、アノードが交流発電機AGの端子AG
1に接続され、カソードが電源VDDに接続された第1ダ
イオードD1と、アノードが交流発電機AGの端子AG2に
接続され、カソードが電源VDDに接続された第2ダイオ
ードD2と、ドレインDが端子AG1に接続され、ソースS
が電源VSSに接続され、ゲートGが端子AG2に接続され
て交流発電機AGの端子AG1の端子電圧V1が下降し、端
子AG2の端子電圧V2が上昇した場合にオンする第1トラ
ンジスタQ1と、ドレインDが端子AG2に接続され、ソー
スSが電源VSSに接続され、ゲートGが端子AG1に接続
されて交流発電機AGの端子AG1の端子電圧V1が上昇
し、端子AG2の端子電圧V2が下降した場合にオンする第
2トランジスタQ2と、を備えて構成されている。次に
短絡部40の構成について説明する。短絡部40は、ソ
ースSが電源VDDに接続され、ドレインDが電源VSSに
接続されたリミッタトランジスタ42と、大容量コンデ
ンサ20の充電電圧Vaを検出し、検出した充電電圧Va
に基づいて逆流防止トランジスタ41およびリミッタト
ランジスタ42をオン/オフ制御するための制御信号CS
を出力する制御部43と、を備えて構成されている。
ャネルエンハンスメント型トランジスタが用いられ、リ
ミッタトランジスタとしては、Pチャネルエンハンスメ
ント型トランジスタが用いられる。この例では、逆流防
止トランジスタ41はNチャネル、リミッタトランジス
タ42はPチャネルで構成されているので、制御信号CS
が“L”レベルのとき逆流防止トランジスタがオフ状態
(開放)、リミッタトランジスタ42がオン状態(接
続)となり、制御信号CSが“H”レベルのとき逆流防止
トランジスタがオン状態(接続)、リミッタトランジス
タ42がオフ状態(開放)となる。したがって、充電電
圧Vaが所定電圧を上回ると、高電位側電源ラインVDD
と低電位側電源ラインVSSとを短絡させてリミッタ電流
ILIMが流れるとともに、大容量コンデンサ20は整流部
10から電気的にほぼ切り離され、大容量コンデンサ2
0には充電電流iが流れ込まないようになる。このと
き、逆電流防止トランジスタ41の寄生ダイオードdを
介して低効率で大容量コンデンサ20には充電が行われ
る。
交流発電機AGが発電し、そのの発電電圧が整流部10
により整流されると、充電が行われ、大容量コンデンサ
20に充電電流iが流れ込むので、その充電電圧Vaが
次第に上昇する。この場合において、制御部43は、充
電電圧Vaが予め定めた電圧を超過した場合に、電源VD
D、VSSを短絡するとともに、逆流防止トランジスタ4
1をオフするための制御信号CSが出力されるように構成
され、あるいは、充電電圧Vaが予め定めた電圧を超過
したか否かを判別し、超過していると判別した場合に電
源VDD、VSSを短絡するとともに、逆流防止トランジス
タ41をオフするための制御信号CSが出力されるように
構成されている。なお、逆流を確実に防止すべく、逆流
防止トランジスタ41がオフした後にリミッタトランジ
スタ42をオフする必要がある。これにより、短絡部4
0が動作し、電源VDD、VSSが短絡されるとともに、逆
流防止トランジスタ41がオフされ、その後、リミッタ
トランジスタ42がオンすると、例えば、端子AG1の端
子電圧V1が上昇し、端子AG2の端子電圧V2が下降した
場合は、図中の矢印で示す経路でリミッタ電流ILIMが流
れる。従って、大容量コンデンサ20に充電電流iが流
れ込むことがなくなり、過充電を防止できるのである。
回路の回路図である。充電回路1Aの主要部は、交流発
電機AGの発電電圧を整流する整流部10、充電電流を
蓄電する大容量コンデンサ20、および検出される大容
量コンデンサ20の充電電圧Vaに対応する電圧Va’を
基準電圧Vrefと比較し比較結果信号SCOMを出力する比
較部30、比較部30の比較結果信号SCOMに基づいて
リミッタトランジスタ42を制御して電源VDD、VSSを
短絡するとともに、逆流防止トランジスタ41をオフす
るための制御信号CS(=CS1+CS2)を出力する短絡制御
部44から構成されている。なお、図中に示すdは、寄
生ダイオードである。この場合において、比較部30お
よび短絡制御部40は、制御部43を構成し、逆流防止
トランジスタ41、リミッタトランジスタ42および制
御部43は、短絡部40を構成している。まず、整流部
10は、ブリッジ型の全波整流回路として構成されてお
り、端子AG1,AG2に交流発電機AGの発電電圧が給電さ
れるようになっている。具体的には、整流部10は、ア
ノードが交流発電機AGの端子AG1に接続され、カソー
ドが電源VDDに接続された第1ダイオードD1と、アノ
ードが交流発電機AGの端子AG2に接続され、カソード
が電源VDDに接続された第2ダイオードD2と、ドレイ
ンDが端子AG1に接続され、ソースSが電源VSSに接続
され、ゲートGが端子AG2に接続されて交流発電機AG
の端子AG1の端子電圧V1が下降し、端子AG2の端子電圧
V2が上昇した場合にオンする第1トランジスタQ1と、
ドレインDが端子AG2に接続され、ソースSが電源VSS
に接続され、ゲートGが端子AG1に接続されて交流発電
機AGの端子AG1の端子電圧V1が上昇し、端子AG2の端
子電圧V2が下降した場合にオンする第2トランジスタ
Q2と、を備えて構成されている。逆流防止トランジス
タ41としては、Nチャネルエンハンスメント型トラン
ジスタが用いられ、リミッタトランジスタとしては、P
チャネルエンハンスメント型トランジスタが用いられ
る。
ランジスタQ2は、Nチャネルエンハンスメント型トラ
ンジスタが用いられ、同一の電気的特性を有しており、
それらのしきい値電圧はVtとなっている。したがっ
て、交流発電機AGから発電電圧が給電され、端子電圧
V2が端子電圧V1を上回り、端子電圧V2が閾値電圧Vt
を越えると、第1トランジスタQがオン状態になる。こ
のとき、第2トランジスタQ2はオフ状態である。ま
た、発電電圧の振幅がごく小さければダイオードD2は
オフ状態となっている。ここで、発電電圧が次第に高く
なり、端子電圧V2が、充電電圧VaとダイオードD2の
降下電圧Vfとの合計値を上回ると、ダイオードD2がオ
ン状態になる。すると、充電電流iが「端子AG2→ダイ
オードD2→電源VDD→大容量コンデンサ20→電源VS
S→第1トランジスタQ1→端子AG1」の経路で流れ、大
容量コンデンサ20に電荷が充電される。また、逆に端
子電圧V1が端子電圧V2を上回る場合には、「端子AG1
→ダイオードD1→電源VDD→大容量コンデンサ20→
電源VSS→第2トランジスタQ2→端子AG2」の経路で充
電電流iが流れ、大容量コンデンサ20に電荷が充電さ
れる。この整流部10は、従来のダイオードブリッジと
比較して、電圧損失が少ないので、発電電圧の振幅が小
さくても効率良く充電できるという利点がある。次に、
大容量コンデンサ20は、例えば充電可能な二次電池か
ら構成されており、一定の耐圧を有する。仮に、耐圧を
越えて充電を行うと、過充電の状態となり大容量コンデ
ンサ20が劣化して充電効率が低下する。次に、比較部
30は、コンパレータCOM、充電電圧Vaを分圧する抵抗
R1,R2、および基準電圧Vrefを発生する基準電圧発
生回路31から構成されている。
圧Vrefが供給され、一方、その負入力端子には、抵抗
R1,R2によって分圧された電圧Va'(=Va・R2/(R
1+R2))が供給されている。コンパレータCOMは、基準
電圧Vrefと電圧Va'とを比較して比較結果信号SCOMを
生成する。電圧Va'が基準電圧Vrefを上回るならば比
較結果信号SCOMは“L”レベルになり、一方、電圧V
a'が基準電圧Vrefを下回るならば比較結果信号SCOMは
“H”レベルになる。ここで、基準電圧Vrefは、大容
量コンデンサ20の耐圧を考慮して、大容量コンデンサ
20が過充電にならないように設定する。なお、充電電
圧Vaを基準電圧Vrefと直接比較せずに、電圧Va'と比
較するようにしたのは基準電圧Vrefの作り易さを考慮
したためである。次に、短絡制御部44は、比較結果信
号SCOMが“L”レベルになると、まず逆流防止トラン
ジスタ41をオフとすべく、制御信号CS1を“L”レベ
ルとし、その後、リミッタトランジスタ42をオンとす
べく、制御信号CS2を“L”レベルとする。その後、比
較結果信号SCOMが再び“H”レベルになると、まずリ
ミッタトランジスタ42をオフとすべく、制御信号CS2
を“H”レベルとし、その後、逆流防止トランジスタ4
1をオンとすべく、制御信号CS1を“H”レベルとす
る。したがって、充電電圧Vaが所定電圧を上回ると、
電源VDD、VSSが接続されリミッタ電流ILIMが流れ、大
容量コンデンサ20には充電電流iが流れ込まないよう
になる。
構成 次に、交流発電機AGとその周辺機構の構成を説明す
る。図3は交流発電機AGとその周辺機構の構成を示す
斜視図である。図3に示すように、交流発電機AGは、
ロータ14とステータ15を備えており、2極磁化され
たディスク状のロータ14が回転するとステータ15の
出力用コイル16に起電力が発生し、交流出力が取り出
せるようになっている。また、図3において、回転錘1
3は腕時計本体ケース内で旋回運動を行い、輪列機構1
1は回転錘13の回転運動を発電機AGに伝達する。こ
の場合において、回転錘13は腕時計を装着した人の腕
の振りに応じて回転し、これに伴って交流発電機AGか
ら起電力が得られるようになっている。交流発電機AG
から出力された交流は、充電回路1Aで整流され、処理
装置9に供給される。処理装置9は、充電回路1Aから
放電される電力によって時計装置7を駆動する。なお、
交流発電機AGが非発電状態であっても、大容量コンデン
サ20から供給される電力によって処理装置9および時
計装置7が駆動される。この時計装置7は、水晶発振器
やカウンタ回路等で構成されており、水晶発振器で生成
されるマスタクロック信号をカウンタ回路で分周し、こ
の分周結果に基づいて時刻を計測している。
しつつ説明する。 [1.4.1] 充電動作 図5は、充電回路の充電動作を示すタイミングチャート
である。交流発電機AGが発電を開始すると、発電電圧
が両入力端子AG1,AG2に給電される。この場合、入力端
子AG1の端子電圧V1と入力端子AG2の端子電圧V2は、図
5(a)、(b)に示すように、位相が反転している。
なお、図中のVtknは、第1トランジスタQ1、第2トラ
ンジスタQ2のしきい値電圧である。図に示すように端
子電圧V1が時刻T1で閾値電圧Vtknを越えると、第2
トランジスタQ2がオン状態となる。この後、端子電圧
V1が上昇し、時刻T2で電源VDDの電圧を越え、さらに
時刻T3においてダイオードD1の降下電圧Vfだけ上昇
すると、ダイオードD1がオン状態となる。このとき、
端子電圧V2はしきい値電圧Vtknを下回っているので、
第1トランジスタQ1はオフ状態になっている。したが
って、ダイオードD1がオン状態となる期間(=T3〜T
4)において、「端子AG1→ダイオードD1→電源VDD→大
容量コンデンサ20→電源VSS→第2トランジスタQ
2」の経路で充電電流iが流れ、大容量コンデンサ20
に電荷が充電される。この後、端子電圧V1が下降する
と逆に端子電圧V2が上昇し、端子電圧V2は時刻T5に
おいて閾値電圧Vtknを越える。すると、第1トランジ
スタQ1がオン状態となる。この後、端子電圧V2が上昇
し、時刻T6で電源VDDの電圧を越え、さらに時刻T7に
おいてダイオードD2の降下電圧Vfだけ上昇すると、ダ
イオードD2がオン状態となる。このとき、端子電圧V1
はしきい値電圧Vtknを下回っているので、第2トラン
ジスタQ2はオフ状態になっている。したがって、ダイ
オードD2がオン状態となる期間(=T7〜T8)におい
て、「端子AG2→ダイオードD2→電源VDD→大容量コン
デンサ20→電源VSS→第1トランジスタQ1」の経路
で充電電流iが流れ、大容量コンデンサ20に電荷が充
電される。これにより、発電電圧は全波整流され、図5
(c)に示す充電電流iが得られることになる。
フローチャートを参照しつつ説明する。上述した充電が
行われると、大容量コンデンサ20に充電電流iが流れ
込むので、その充電電圧Vaが次第に上昇する。比較部
30のコンパレータCOMは、充電電圧Vaを抵抗R1,R2
で分圧した電圧Va'(=Va・R2/(R1+R2))と基準電
圧Vrefとを比較して(ステップS1)、前者が後者を
上回ると(ステップS1;Yes)比較結果信号SCOM
を“L”レベルにする。これにより短絡制御部44は、
比較結果信号SCOMが“L”レベルになると、まず逆流
防止トランジスタ41をオフとすべく、時刻T9におい
て、制御信号CS1を“L”レベルとする(ステップS
2)。そして、逆流防止トランジスタ41が確実にオフ
状態となった、時刻T10において、リミッタトランジス
タ42をオンとすべく、制御信号CS2を“L”レベルと
する(ステップS3)。これにより、リミッタトランジ
スタ42がオフ状態からオン状態に移行するため(ステ
ップS2)、電源VDD,VSSが短絡され、例えば、端子
電圧AG1(V1)が上昇し、端子電圧AG2(V2)が下降し
た場合は、図中の矢印Xで示す経路でリミッタ電流ILIM
が流れる。その後、比較部30のコンパレータCOMは、
充電電圧Vaを抵抗R1,R2で分圧した電圧Va'(=Va
・R2/(R1+R2))と基準電圧Vrefとを再び比較して
(ステップS4)、前者が後者を下回ると(ステップS
4;Yes)比較結果信号SCOMを“H”レベルにす
る。これにより短絡制御部44は、時刻T11において、
まずリミッタトランジスタ42をオフとすべく、制御信
号CS2を“H”レベルとする(ステップS5)そして、
リミッタトランジスタ42が確実にオフ状態となった、
時刻T12において、逆流防止トランジスタ41をオンと
すべく、制御信号CS2を“H”レベルとする(ステップ
S6)。これにより、再び充電電流iが流れ、大容量コ
ンデンサ20に電荷が充電されることとなる。
る。図6に短絡制御部44の概要構成ブロック図を示
す。短絡制御部44においては、比較結果信号SCOMは
遅延回路44aに供給されるとともに、そのまま、AN
D回路44bの一方の入力端子とOR回路44cの一方
の入力端子に入力される。遅延回路44aでは、比較結
果信号SCOMが所定時間だけ遅延され、遅延比較結果信
号SCOM’としてAND回路44bの他方の入力端子と
OR回路44cの他方の入力端子に供給される。従っ
て、短絡制御部44からは、比較信号SCOMと同一のタ
イミングで、“L”レベルとなる制御信号CS1が出力
されるとともに、比較結果信号SCOMから所定時間だけ
遅延されて“L”レベルとなる制御信号CS2が出力さ
れることとなる。これにより確実に逆流防止トランジス
タ41がオフの間だけ、リミッタトランジスタ42がオ
ンするようになる。
場合であっても、サンプリング的に検出動作を行っても
良い。具体的には、コンパレータCOMおよび抵抗R
1、R2はトランジスタスイッチで電源供給を停止する
ように構成し、数秒周期でトランジスタスイッチをオン
してコンパレータCOMと抵抗R1、R2に電源供給し
て過電圧検出を行うことで検出動作に拘わる消費電流を
削減することができる。また、その場合は、サンプリン
グ周期の間、コンパレータ出力信号を保持しておくため
にコンパレータ出力にラッチ回路を設けておくと良い。
リミッタ電流ILIMが交流発電機AGに流れると、そのロ
ータ14の回転に電磁ブレーキがかかる。したがって、
腕時計を激しく動かしてもロータ14には負荷がかかる
ので回転数が減少し、端子電圧V1,V2が低下する。換
言すれば、この充電回路1Aは、短絡する経路を形成す
ることによってリミッタ電流ILIMが小さくなるという自
己制御特性を有している。ところで、過充電を防止する
方法としては、リミッタトランジスタLIMTrを整流部1
0と大容量コンデンサ20との間に設け、充電電圧Va
が所定の電圧を越える場合にリミッタトランジスタLIMT
rをオフ状態にして、整流部10と大容量コンデンサ2
0を切断することも考えられる。しかしながら、そのよ
うに構成すると、入力端子AG1,AG2には大きな発電電圧
が発生し、リミッタトランジスタ42の耐圧を大きくす
る必要があるが、腕時計のように小型携帯機器の充電回
路では、耐圧の小さいトランジスタを用いてIC化する
ので、大きな耐圧のリミッタトランジスタ42はIC化
に適さない。
が所定電圧を越えると電源VDD,VSSを短絡するように
構成したので、リミッタトランジスタ42として耐圧の
低いものを使用することができ、容易にIC化できると
いう利点がある。以上、説明したように第1実施形態に
よれば、整流部10にトランジスタを用いているので、
ダイオードブリッジに比較して損失が小さく、整流効率
を高くすることができる。また、短絡部40において、
充電電圧Vaを分圧した電圧Va'が基準電圧Vrefを上回
ると、リミッタトランジスタ42がオン状態になるよう
に制御したので、充電電圧Vaが大容量コンデンサ20
の耐圧を越えることが無く、大容量コンデンサ20の過
充電を防止できる。この場合、短絡部40は、整流部1
0と大容量コンデンサ20を切断するのではなく、電源
VDDおよび電源VSSを短絡して発電電流を流すようにし
たので、短絡部40に用いられるリミッタトランジスタ
42に耐圧の低いものを使用でき、IC化が容易にな
る。また、電源VDDおよび電源VSSを短絡した場合に
は、ショートブレーキが掛かるので、端子電圧V1,V2
の振幅を自動的に下げることができる。
電圧検出判別部30Aの回路図である。図7において、
図2の第1実施形態と同様の部分には同一の符号を付
す。電圧検出判別部30Aは、一端が電源VDDに接続さ
れた定電流源CCNSTと、定電流源CCNSTの他端にソース
S及びゲートGが共通接続されたトランジスタQ11と、
トランジスタQ11のドレインDにソースS及びゲートG
が共通接続されたトランジスタQ12と、一端が電源VDD
に接続されたプルダウン抵抗RPDと、プルダウン抵抗R
PDの他端に入力端子が接続された第1インバータINV
1と、第1インバータINV1の出力端子に入力端子が接
続され、比較結果信号SCOMと同機能を有する制御信号
SCOM’を出力する第2インバータINV2と、トランジ
スタQ2のドレインD及びプルダウン抵抗RPDの他端並
びに電源VSSの間に接続されたカレントミラー回路CM
Cと、を備えて構成されている。カレントミラー回路C
MCは、トランジスタQ11のドレインDにソースS及び
ゲートGが共通接続され、ドレインDが電源VSSに接続
されたトランジスタQDと、プルダウン抵抗RPDの他端
にソースSが接続され、トランジスタQDのゲートGに
ゲートGが接続され、ドレインDが電源VSSに接続され
たトランジスタQCと、を備えて構成されている。
及び図7を参照して説明する。電源電圧(VDD−VSS)
が低いうち、すなわち、図7においては、トランジスタ
Q11、トランジスタQ12及びトランジスタQDのしきい
値電圧の合計電圧未満の場合には、定電流源CCNSTから
電流は流れず、カレントミラー回路CMCのトランジス
タQD及びトランジスタQCはオフ状態であり、第1イン
バータINV1の入力端子には、電源VDDをプルダウン
抵抗RPDによりプルダウンした電圧V1(=“H”レベ
ル相当)が印加され、第1インバータINV1は、
“L”レベルの信号を出力する。
御信号SCOM’を“H”レベルとするので、リミッタト
ランジスタ40は、オフ状態を保持する。一方、電源電
圧(VDD−VSS)が大きくなって、所定の電圧(図7に
おいては、トランジスタQ11、トランジスタQ12及びト
ランジスタQDのしきい値電圧の合計電圧)を超過する
と、定電流源CCNSTからトランジスタQ11、Q12、QD
を介して電源VSS側に電流が流れ、トランジスタQDの
ソースS−ドレインD間の電流と同じ大きさの電流がト
ランジスタQCのソースS−ドレインD間を流れる。こ
こで、トランジスタQCに流れる電流はプルダウン抵抗
RPDに流れ得る電流よりも大きくなるように設定されて
おり、この結果、電圧V1は“L”レベルに相当する電
圧となる。これにより、第1インバータINV1は、
“H”レベルの信号を出力し、第2インバータINV2
は、制御信号SCOM’を“L”レベルとするので、リミ
ッタトランジスタ40は、オン状態となり、リミッタ電
流が流れることとなる。このように本第2実施形態の電
圧検出判別部30Aは、電源電圧が低い場合には、ほと
んど電流を消費することがなく、電池駆動されている携
帯用電子機器などにおいて、過電圧を防止する回路とし
て好適となっている。
く、例えば、以下に述べる各種の変形が可能である。
を逆転させた構成とすることも可能である。つまり、整
流部10の整流ダイオードがVSS側に接続され、整流ト
ランジスタがVDD側に接続されていても良い。
いた電子機器の一例として腕時計を取り上げ説明した
が、本発明はこれに限定されるものではなく、例えば、
置き時計、クロック等の時計、携帯型の血圧計、携帯電
話機、ページャ、万歩計、電卓、携帯用パーソナルコン
ピュータ、電子手帳、携帯ラジオ等に適用することがで
きる。要は電力を消費する電子機器であればどのような
ものに適用してもよい。このような電子機器において
は、電池がなくてもそこに内蔵される電子回路や機構系
を継続して動作させることができるので、何時でも電子
機器を使用することができ、また、煩わしい電池の交換
を不要にできる。さらには、電池の廃棄に伴う問題が生
ずることもない。なお、蓄電作用のない電池と充電回路
1,1Aとを兼用してもよく、この場合は、電子機器を
長時間持ち歩かなっかった場合に、電池からの電力によ
り即座に電子機器を動作させることができ、その後、使
用者が電子機器を持ち歩くことによって、発電された電
力によって電子機器を動作させることができる。
ランジスタあるいはNチャネル電界効果トランジスタを
用いていたが、Pチャネルトランジスタに代えてPNP
型のトランジスタ、Nチャンネルトランジスタに代えて
NPN型のバイポーラトランジスタを使用してもよい。
ただし、これらのバイポーラトランジスタにあっては、
エミッタ・コレクタ間の飽和電圧が0.3V程度あるの
が通常であるから、交流発電機AGの起電圧が小さい場
合には、上述した実施形態のように電界効果トランジス
タを使用することが望ましい。
Tを使用して構成し、充電回路1全体を1チップのIC
に内蔵するようにしてもよい。また、ダイオードD1、
D2は、一方向に電流を流す一方向性素子であればどの
ようなものであってもよく、その種類は問わない。例え
ば、ゲルマニウムダイオードの他、ショットキーダイオ
ードを使用してもよい。特に、ショットキーダイオード
は、降下電圧が0.3Vと小さいので、交流発電機AG
の起電圧が小さい場合に好適である。 [3.5] 第5変形例 上述した各実施形態に係わる充電回路1、1Aは、ゼン
マイ式発電機を備えた電子制御機械時計に応用してもよ
い。ゼンマイ式発電機を備えた電子制御機械時計は、ゼ
ンマイはリューズに連結されており、リューズを巻くこ
とによって、ゼンマイに機械エネルギが蓄積されるよう
になっている。ゼンマイと発電機のロータの間には、分
針が固定されている二番車、三番車、および秒針が固定
されている四番車等から構成され増速輪列が設けられて
いる。そして、この増速輪列によってゼンマイの運動が
発電機のロータに伝達され、発電が行われるようになっ
ている。 [3.6] 第6変形例 以上の説明においては、リミッタ動作時に整流回路出力
を短絡状態として閉ループを形成していたが、短絡経路
に抵抗素子を直列に挿入する構成とすることも可能であ
る。この場合には、リミッタ動作状態において、短絡経
路を流れる短絡電流の電流量を制限する効果が得られ
る。
側電源と低電位側電源とを短絡させるリミッタ構成とし
ているため、リミッタの耐圧を低くすることができ、I
C化が容易となる。また、ダイオードブリッジを用いる
場合と比較して電圧降下による損失が小さく、整流効率
を向上させ、ひいては充電効率を向上させることができ
る。また、逆流防止ダイオードに代えて通常時はオン状
態にある逆流防止トランジスタを用いているため、電圧
降下による損失が小さく、充電効率を向上することがで
きる。
される充電回路の回路図である。
機構の構成を示す斜視図である。
の動作説明のための処理フローチャートである。
を示すタイミングチャートである。
である。
Claims (11)
- 【請求項1】 複数の整流素子を有し、一対の入力端子
を介して外部の交流電源より入力される交流を直流に変
換して出力する整流回路を用い、充電素子に電力を充電
する充電回路に用いられる過充電防止方法であって、 前記充電素子の充電電圧を検出し、 検出された充電電圧が予め定めた所定の電圧を上回る場
合には、前記充電素子を前記整流回路より電気的に切り
離し、前記整流回路出力を閉ループ状態とする、 ことを特徴とする過充電防止方法。 - 【請求項2】 交流電圧が給電される各入力端子の一方
の端子電圧に応じて、高電位側電源と低電位側電源とを
閉ループ状態とするか否か制御される閉ループ形成手段
と、各入力端子と一方の電源ラインとの間に各々接続さ
れた第1および第2のダイオードと、前記高電位側電源
および前記低電位側電源間に接続される充電素子とを備
え、前記交流電圧を整流して前記充電素子に電力を充電
する充電回路に用いられる過充電防止方法であって、 前記充電素子の充電電圧を検出し、 検出された充電電圧が予め定めた所定の電圧を上回る場
合には、前記充電素子を電気的に切り離し、 前記閉ループ形成手段により前記高電位側電源と前記低
電位側電源とを閉ループ状態とすること、 を特徴とする過充電防止方法。 - 【請求項3】 複数の整流素子を有し、一対の入力端子
を介して外部の交流電源より入力される交流を直流に変
換して出力する整流回路を用い、充電素子に電力を充電
する充電回路において、 前記充電素子の充電電圧を検出する充電電圧検出手段
と、 前記充電電圧検出手段により検出された充電電圧が予め
定めた所定の電圧を上回る場合には、前記交流電源にお
ける高電位側電源と低電位側電源とを閉ループ状態とす
る閉ループ形成手段と、 前記充電素子の放電を防止する逆流防止手段と、 を備えたことを特徴とする充電回路。 - 【請求項4】 請求項3記載の充電回路において、 前記逆流防止手段は、前記充電電圧検出手段により検出
された充電電圧が予め定めた所定の電圧を上回る場合に
は、前記閉ループ形成手段により前記高電位側電源と前
記低電位側電源とを閉ループ状態とすることを特徴とす
る充電回路。 - 【請求項5】 複数の整流素子を有し、一対の入力端子
を介して外部の交流電源より入力される交流を直流に変
換して出力する整流回路を用い、充電素子に電力を充電
する充電回路において、 前記充電素子の充電電圧を検出する充電電圧検出手段
と、 検出された充電電圧を予め定められた基準電圧と比較す
る比較手段と、 前記充電電圧が前記基準電圧を上回る場合には、前記充
電素子を前記整流回路から電気的に切り離す逆流防止手
段と、 前記交流電源における高電位側電源と低電位側電源とを
閉ループ状態とする閉ループ形成手段と、 を備えたことを特徴とする充電回路。 - 【請求項6】 第1および第2の入力端子に給電される
交流電圧を整流回路により整流して高電位側電源および
低電位側電源の間に設けられた充電素子に電荷を充電す
る充電回路において、 前記第1の入力端子と前記高電位側電源あるいは低電位
側電源のいずれか一方の電源である選択電源との間に設
けられ、前記第2の入力端子の電圧に基づいてオン・オ
フが制御される第1のスイッチ手段と、 前記第2の入力端子と前記選択電源との間に設けられ、
前記第1入力端子の電圧に基づいてオン・オフが制御さ
れる第2のスイッチ手段と、 前記第1の入力端子と前記第2の電源ラインとの間に設
けられる第1のダイオードと、 前記第2の入力端子と前記第2の電源ラインとの間に設
けられる第2のダイオードと、 前記充電素子の充電電圧を検出し、検出された充電電圧
が予め定められた電圧を上回る場合に、前記充電素子を
前記整流回路から電気的に切り離す逆流防止手段と、 前記交流電源における高電位側電源と低電位側電源とを
閉ループ状態とする閉ループ形成手段と、 を備えたことを特徴とする充電回路。 - 【請求項7】 第1および第2の入力端子に給電される
交流電圧を整流回路により整流して高電位側電源および
低電位側電源の間に設けられた充電素子に電荷を充電す
る充電回路において、 前記第1の入力端子と前記高電位側電源あるいは低電位
側電源のいずれか一方の電源である選択電源との間に設
けられ、前記第2の入力端子の電圧に基づいてオン・オ
フが制御される第1のスイッチ手段と、 前記第2の入力端子と前記選択電源との間に設けられ、
前記第1入力端子の電圧に基づいてオン・オフが制御さ
れる第2のスイッチ手段と、 前記第1の入力端子と前記第2の電源ラインとの間に設
けられる第1のダイオードと、 前記第2の入力端子と前記第2の電源ラインとの間に設
けられる第2のダイオードと、 前記充電素子の充電電圧を検出し、検出された充電電圧
と予め定められた基準電圧とを比較する比較手段と、 前記比較手段の比較結果に基づいて、前記充電素子を前
記整流回路から電気的に切り離す逆流防止手段と、 前記交流電源における高電位側電源と低電位側電源とを
閉ループ状態とする閉ループ形成手段と、 を備えたことを特徴とする充電回路。 - 【請求項8】 請求項3ないし請求項7のいずれかに記
載の充電回路において、 前記閉ループ形成手段は、前記高電位側電源および前記
低電位側電源を短絡させるためのトランジスタとを備え
たことを特徴とする充電回路。 - 【請求項9】 第1および第2の入力端子に給電され
る交流電圧を整流回路により整流して高電位側電源およ
び低電位側電源の間に設けられた充電素子に電力を充電
する充電回路において、 前記第1の入力端子にアノードが接続され、高電位側電
源ラインにカソードが接続される第1のダイオードと、 前記第2の入力端子にアノードが接続され、高電位側電
源ラインにカソードが接続される第2のダイオードと、 前記第1の入力端子にドレインが接続され、低電位側電
源ラインにソースが接続され、前記第2の入力端子にゲ
ートが接続される第1のNチャネル電界効果トランジス
タと、 前記第2の入力端子にドレインが接続され、低電位側電
源ラインにソースが接続され、前記第1の入力端子にゲ
ートが接続される第2のNチャネル電界効果トランジス
タと、 前記充電素子の充電電圧と予め定められた基準電圧とを
比較するコンパレータと、 前記高電位側電源あるいは低電位側電源のいずれか一方
と前記充電素子の一方の端子との間に設けられ、前記充
電素子を前記整流回路から電気的に切り離す逆流防止ト
ランジスタと、 前記高電位側電源および低電位側電源の間に設けられ、
前記コンパレータの比較結果に基づいてオン・オフが制
御されるリミッタトランジスタと、 を備えたことを特徴とする充電回路。 - 【請求項10】 請求項3ないし請求項9のいずれかに
記載の充電回路を内蔵するとともに、前記充電回路から
給電される電力によって、動作することを特徴とする電
子機器。 - 【請求項11】 請求項3ないし請求項9のいずれかに
記載の充電回路を内蔵するとともに、前記充電回路から
給電される電力によって時刻を計測する時計回路とを備
えたことを特徴とする時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08991499A JP3663964B2 (ja) | 1999-03-30 | 1999-03-30 | 過充電防止方法、充電回路、電子機器および時計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08991499A JP3663964B2 (ja) | 1999-03-30 | 1999-03-30 | 過充電防止方法、充電回路、電子機器および時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000287376A true JP2000287376A (ja) | 2000-10-13 |
JP3663964B2 JP3663964B2 (ja) | 2005-06-22 |
Family
ID=13983991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08991499A Expired - Fee Related JP3663964B2 (ja) | 1999-03-30 | 1999-03-30 | 過充電防止方法、充電回路、電子機器および時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3663964B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007312484A (ja) * | 2006-05-17 | 2007-11-29 | Rohm Co Ltd | 電池充電回路、携帯電子機器、及び半導体集積回路 |
CN104426220A (zh) * | 2013-08-31 | 2015-03-18 | 深圳市海洋王照明工程有限公司 | 一种调压电路 |
JP2015171266A (ja) * | 2014-03-07 | 2015-09-28 | 旭化成エレクトロニクス株式会社 | 過充電防止回路 |
JP2015171265A (ja) * | 2014-03-07 | 2015-09-28 | 旭化成エレクトロニクス株式会社 | 電力供給回路 |
JP2021118572A (ja) * | 2020-01-23 | 2021-08-10 | セイコーエプソン株式会社 | 整流回路、および電子時計 |
WO2023190966A1 (ja) * | 2022-03-31 | 2023-10-05 | シチズン時計株式会社 | 電子時計 |
-
1999
- 1999-03-30 JP JP08991499A patent/JP3663964B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007312484A (ja) * | 2006-05-17 | 2007-11-29 | Rohm Co Ltd | 電池充電回路、携帯電子機器、及び半導体集積回路 |
JP4673252B2 (ja) * | 2006-05-17 | 2011-04-20 | ローム株式会社 | 電池充電回路、携帯電子機器、及び半導体集積回路 |
CN104426220A (zh) * | 2013-08-31 | 2015-03-18 | 深圳市海洋王照明工程有限公司 | 一种调压电路 |
JP2015171266A (ja) * | 2014-03-07 | 2015-09-28 | 旭化成エレクトロニクス株式会社 | 過充電防止回路 |
JP2015171265A (ja) * | 2014-03-07 | 2015-09-28 | 旭化成エレクトロニクス株式会社 | 電力供給回路 |
JP2021118572A (ja) * | 2020-01-23 | 2021-08-10 | セイコーエプソン株式会社 | 整流回路、および電子時計 |
JP7347232B2 (ja) | 2020-01-23 | 2023-09-20 | セイコーエプソン株式会社 | 整流回路、および電子時計 |
WO2023190966A1 (ja) * | 2022-03-31 | 2023-10-05 | シチズン時計株式会社 | 電子時計 |
Also Published As
Publication number | Publication date |
---|---|
JP3663964B2 (ja) | 2005-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2652057B2 (ja) | 発電装置 | |
EP1017146B1 (en) | Overcharge protection, charger, electronic device and timepiece | |
EP0862262B1 (en) | Power generating device including a chopper amplifier, charging method and timepiece | |
US6327164B1 (en) | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus | |
US6476580B1 (en) | Electronic apparatus and control method for electronic apparatus | |
JP3472878B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
US6421263B1 (en) | AC voltage detection circuit and method, charging circuit and method, chopper circuit and chopping method, chopper charging circuit and method, electronic apparatus, and timepiece | |
US6584043B1 (en) | Electronically controlled mechanical watch and method of preventing overcharge | |
JP3663964B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
US6304474B1 (en) | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus | |
JP2870516B2 (ja) | 発電装置付電子時計 | |
JP3575257B2 (ja) | 電源装置、発電装置および電子機器 | |
JP2004032980A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
JP3582338B2 (ja) | スイッチングユニット、電源装置および電子機器 | |
JP3575262B2 (ja) | チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
JP3528563B2 (ja) | チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
JP3575256B2 (ja) | チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
JP3680697B2 (ja) | 電子時計およびその駆動制御方法 | |
JP2003235167A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
JP3294194B2 (ja) | 発電装置付電子時計 | |
JP3246508B2 (ja) | 昇圧回路付発電装置、及びそれを有した電子時計 | |
JP2001249191A (ja) | 発電装置付電子時計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |