JP2000286345A - 読み出し増幅器装置 - Google Patents

読み出し増幅器装置

Info

Publication number
JP2000286345A
JP2000286345A JP2000069416A JP2000069416A JP2000286345A JP 2000286345 A JP2000286345 A JP 2000286345A JP 2000069416 A JP2000069416 A JP 2000069416A JP 2000069416 A JP2000069416 A JP 2000069416A JP 2000286345 A JP2000286345 A JP 2000286345A
Authority
JP
Japan
Prior art keywords
bathtub
voltage
potential
effect transistor
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000069416A
Other languages
English (en)
Inventor
Helmut Schneider
シュナイダー ヘルムート
Juergen Lindolf
リンドルフ ユルゲン
Thomas Borst
ボルスト トーマス
Hermann Ruckerbauer
ルッカーバウアー ヘルマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2000286345A publication Critical patent/JP2000286345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 半導体基板４，５に設けられていて、短いチ
ャネル長ＬDesignおよび調整設定可能なターンオン電圧
Ｖｔｈを有している電界効果トランジスタ１０を備えて
いる読み出し増幅器装置をターンオン電圧Ｖｔｈを所期
の値に調整設定できるようにする。 【解決手段】 電界効果トランジスタ１０は半導体基板
４，５内で隔離されているバスタブ９に設けられてお
り、該バスタブには可変のバスタブ電位が供給されるよ
うになっている（Ｂ）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、読み出し増幅器装
置であって、該増幅器装置は、半導体基板に設けられて
いる電界効果トランジスタを備え、該電界効果トランジ
スタは短いチャネル長および調整設定可能なターンオン
電圧を有している形式のものに関する。
【０００２】
【従来の技術】集積回路における集積密度が増大するに
従って必然的に、トランジスタの寸法は低減されること
になる。トランジスタの寸法のこの低減は、トランジス
タが電界効果トランジスタであるとき、チャネル長をま
すます減少させることになる。低減されたチャネル長を
有する電界効果トランジスタは、短チャネルトランジス
タとも称される。
【０００３】しかしこの種の短チャネルトランジスタは
作動中、少ないとは言えない不都合を示す。すなわち、
この種の短チャネルトランジスタは顕著ないわゆる「ロ
ールオフ」特性を有している。このことは、チャネルま
たはゲート長が減少するに従ってターンオン電圧が多か
れ少なかれ低減されることを表している。例えばマスク
のバイアス電圧の変化にその原因を求めることができ
る、ゲート長の比較的僅かな変動で既に、ターンオン電
圧の比較的大きな変化が生じることになる。
【０００４】換言すれば、電界効果トランジスタのチャ
ネルないしゲート長が大きく低減されればされる程、こ
のチャネルないしゲート長の僅かな変動がターンオン電
圧にますます大きな影響を及ぼすようになる。すなわ
ち、電界効果トランジスタのチャネルないしゲート長が
一段と低減されるとき、ターンオン電圧に対する所期の
値を正確に厳守するのは非常に難しくなってくる。
【０００５】読み出し増幅器ないしセンスアンプでは、
短チャネルトランジスタの「ロールオフ」特性は特別不
都合である：すなわち、これらトランジスタの読み出し
ないしセンス速度は、読み出すべき信号と読み出し増幅
器の相応する電界効果トランジスタのターンオン電圧と
の間の電圧差に敏感に依存している。
【０００６】顕著な「ロールオフ」特性を妨げかつ申し
分な「オーバドライブ」を有する読み出し増幅器を実現
するために、読み出し増幅器はデザインにおいてこれま
で次のようにレイアウトされた：プロセス変動を収める
ための十分なスパンが保証されている。しかしこの形式
のスパンを設けることは、小型化という普通定められて
いる目標と基本的に相容れない。
【０００７】
【発明が解決しようとする課題】本発明の課題は、短チ
ャネルトランジスタを使用する際にも、規定のターンオ
ン電圧の調整設定を可能にする読み出し増幅器装置を提
供することである。
【０００８】
【課題を解決するための手段】この課題は、読み出し増
幅器装置であって、該増幅器装置は、半導体基板に設け
られている電界効果トランジスタを備え、該電界効果ト
ランジスタは短いチャネル長および調整設定可能なター
ンオン電圧を有している形式のものにおいて、本発明に
よれば、電界効果トランジスタが半導体基板内で隔離さ
れているバスタブに設けられており、該バスタブは可変
のバスタブ電位を有しているようにしたことによって解
決される。
【０００９】
【発明の実施の形態】読み出し増幅器の複数のトランジ
スタが同一のバスタブ中に存在している装置も可能であ
る。このことは本発明の主な使用の１つですらある。
【００１０】従って短チャネルトランジスタとして実現
されている電界効果トランジスタはそれぞれ相互に隔離
されているバスタブ中に設けられ、その電位は可変であ
る。その場合、バスタブ電位の相応の調整設定によっ
て、実際のターンオン電圧の、その目標値からの偏差を
基板制御効果を用いて難なく補償することができる。す
なわち、バスタブ電位の大きくなる負の電圧値は、チャ
ネルないしゲート長を同じとした場合電界効果トランジ
スタのターンオン電圧を上昇させ、その結果、バスタブ
電位を介して基板制御効果を用いてターンオン電圧を所
望の目標値に持っていくことができる。これにより、読
み出し増幅器の読み出しないしセンス速度を最適化する
ことができる。
【００１１】バスタブ電位の調整設定は例えば、ヒュー
ズを介して行うことができる。その場合ヒューズは、実
際のターンオン電圧とその目標値との間の偏差が所定の
しきい値を上回るとき、バスタブに所定の電圧を供給す
る。しかし、電界効果トランジスタのターン電圧がその
目標値に相応するように、バスタブ電位を自動適応型制
御回路において調整設定するようにすることも可能であ
る。
【００１２】バスタブ電位を調整設定するための電圧に
対する適当な値は例えば＋２００ｍＶから−４００ｍＶ
までの間にあるようにすることができ、その際調整設定
は約５０ｍＶの段階において可能とすることができる。
電流を低く抑えるという理由から、トランジスタの遮断
された状態において、活性電位とは異なっているバスタ
ブ電位を調整設定するようにすれば有利である。この電
位は例えば値０Ｖであってよい。
【００１３】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
【００１４】図１には、電界効果トランジスタにおける
ターンオン電圧Ｖｔｈ（Ｖにおいて）の、寸法ないしチ
ャネルまたはゲート長ＬDesign（μｍ）に対する依存性
が示されている。バルク（半導体基体）ソース電圧ＶBS
によって決められているバスタブ電位に依存して、同じ
寸法ＬDesign、すなわち例えば０．３６μｍに対して、
ターンオン電圧Ｖｔｈに対して種々異なった値が生じ、
その結果例えば約１３０ｍＶの領域において変動する可
変の動作点Ａが存在する。その際動作点Ａは電圧ＶBSが
負になればなる程高いＶｔｈの値の方に移動する。従っ
てターンオン電圧は、バスタブ電位の負の電圧値がます
ます大きくなるに従って増大する。
【００１５】図１に示されているように、電圧ＶBSは例
えば、寸法ＬDesignが決められている場合にターンオン
電圧に対する所期の目標値に最も近いターンオン電圧Ｖ
ｔｈを実現するために、例えば５０ｍＶのステップにお
いて＋２００ｍＶから−４００ｍＶまで可変に変えるこ
とができる。
【００１６】有利には、電圧ＶBS＝０Ｖが電界効果トラ
ンジスタの遮断された状態に対応付けられ、この場合電
流が僅かですむことになる。
【００１７】図２には、ドレインＤ、ゲートＧおよびソ
ースＳを備えた電界効果トランジスタ１が略示されてい
る。更に、バスタブ電位を加えるための接続端子Ｂ
（「バルク」）が設けられている。この接続端子Ｂを介
して、電圧ＶBSが電界効果トランジスタ１のバスタブに
供給され、このために所望のターンオン電圧Ｖｔｈが得
られることになる。
【００１８】図３には、共通のバスタブを有する２つの
電界効果トランジスタ２，３を有する回路が略示されて
おり、その際接続端子Ｂに、可変の電位が加わるように
なっておりかつ電界効果トランジスタ２，３は入力側Ｉ
Ｎ＋およびＩＮ−に接続されている。
【００１９】図４には、絶縁されたバスタブを有する電
界効果トランジスタの断面が示されている：Ｎ-導電性
の半導体基板にｐ導電性のエピタキシャル層５が配置さ
れており、その際半導体基板４とエピタキシャル層５と
の間に、ｎ+導電性の、埋め込まれた層（“buried laye
r”）が設けられている。この埋め込まれた層６はｎ導
電性の拡散領域７，８と共に、バスタブ９を形成する。
拡散領域は、バスタブ９内に配置されている、ｎ導電性
のドレインＤ、ｎ導電性のソースＳおよび多結晶シリコ
ンから成るゲートＧを有する電界効果トランジスタ１０
を他の素子から隔離している。接続端子Ｂを有するｐ+
導電帯域を介して電界効果トランジスタに、電圧ＶBSの
印加によりバスタブ電位が供給されて、電界効果トラン
ジスタが所期のターンオン電圧Ｖｔｈを有するようにな
される。遮断されている状態においてこの電位は有利に
は値０Ｖを有している。
【００２０】図４に示されているような構造は例えばイ
オンプランテーションによって製造することができる。
【００２１】その際接続端子Ｂを介して供給されるバス
タブ電位は、実際のターンオン電圧およびターンオン電
圧の目標値に依存して、すなわち最終的には実際のター
ンオン電圧とその目標値との差に依存して制御すること
ができる。その際、接続端子Ｂに加えられるバスタブ電
位が「自動的に」、ターンオン電圧Ｖｔｈをその目標値
に導くような値に調整設定する制御も可能である。
【００２２】場合によってはバスタブ９において、読み
出し増幅器の複数の電界効果トランジスタがあるように
してもよい。
【図面の簡単な説明】
【図１】パラメータとしてバスタブ電位ＶBSを有するタ
ーンオン電圧Ｖｔｈ（Ｖ）の、寸法ないしチャネル長Ｌ
Design（μｍ）に対する依存性を説明するための特性曲
線図である。
【図２】本発明を説明するための基本回路図である。
【図３】本発明を説明するための別の基本回路図であ
る。
【図４】隔離されているバスタブを有する電界効果トラ
ンジスタの断面図である。
【符号の説明】
４ 半導体基板、 ５ エピタキシャル層、 ６ 埋め
込み層、 ７．８ 拡散層、 ９ バスタブ、 １０
電界効果トランジスタ、 Ｂ バスタブ電位用接続端
子、 Ｖｔｈ 電界効果トランジスタのターンオン電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ボルスト ドイツ連邦共和国 ノイビーベルク ティ ツィアンシュトラーセ 22アー (72)発明者 ヘルマン ルッカーバウアー ドイツ連邦共和国 モース ファイルヒェ ンシュトラーセ １

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 読み出し増幅器装置であって、該増幅器
    装置は、半導体基板に設けられている電界効果トランジ
    スタを備え、該電界効果トランジスタは短いチャネル長
    （ＬDesign）および調整設定可能なターンオン電圧（Ｖ
    ｔｈ）を有している形式のものにおいて、電界効果トラ
    ンジスタ（１０）は半導体基板（４，５）内で隔離され
    ているバスタブ（９）に設けられており、該バスタブは
    可変のバスタブ電位（Ｂ）を有していることを特徴とす
    る読み出し増幅器装置。
  2. 【請求項２】 ターンオン電圧（Ｖｔｈ）はバスタブ電
    位（ＶBS）の電圧値が負の方向に大きくなっていくかに
    従って上昇する請求項１記載の読み出し増幅器装置。
  3. 【請求項３】 バスタブ電位（ＶBS）は実際のターンオ
    ン電圧とその目標値との値の差に依存して制御可能であ
    る請求項１または２記載の読み出し増幅器装置。
  4. 【請求項４】 バスタブ電位（ＶBS）は＋２００ｍＶか
    ら−４００ｍＶまで変化可能である請求項４記載の読み
    出し増幅器装置。
  5. 【請求項５】 バスタブ電位（ＶBS）は約５０ｍＶの段
    階において変化可能である請求項４記載の読み出し増幅
    器装置。
  6. 【請求項６】 電界効果トランジスタの遮断された状態
    において、バスタブ電位は活性電位とは異なっておりか
    つ例えば値０Ｖを有している請求項１から５までのいず
    れか１項記載の読み出し増幅器装置。
  7. 【請求項７】 読み出し増幅器の複数の電界効果トラン
    ジスタが同一のバスタブ内に存在している請求項１から
    ６までのいずれか１項記載の読み出し増幅器装置。
  8. 【請求項８】 読み出し増幅器装置はイオンインプラン
    テーションによって製造されている請求項１から７まで
    のいずれか１項記載の読み出し増幅器装置。
JP2000069416A 1999-03-15 2000-03-13 読み出し増幅器装置 Pending JP2000286345A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19911463A DE19911463C1 (de) 1999-03-15 1999-03-15 Leseverstärkeranordnung mit Feldeffekttransistor mit kurzer Kanallänge und einstellbarer Einsatzspannung
DE19911463.3 1999-03-15

Publications (1)

Publication Number Publication Date
JP2000286345A true JP2000286345A (ja) 2000-10-13

Family

ID=7901022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000069416A Pending JP2000286345A (ja) 1999-03-15 2000-03-13 読み出し増幅器装置

Country Status (6)

Country Link
US (1) US6417722B1 (ja)
EP (1) EP1037273B1 (ja)
JP (1) JP2000286345A (ja)
KR (1) KR100369500B1 (ja)
DE (2) DE19911463C1 (ja)
TW (1) TW498460B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003925A (ja) * 2008-06-20 2010-01-07 Toppan Printing Co Ltd 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891404B2 (en) * 2002-06-11 2005-05-10 Infineon Technologies Auto-adjustment of self-refresh frequency
US7026843B1 (en) * 2004-01-16 2006-04-11 Spansion Llc Flexible cascode amplifier circuit with high gain for flash memory cells

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264857A (en) * 1978-06-30 1981-04-28 International Business Machines Corporation Constant voltage threshold device
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
JPH07235608A (ja) 1994-02-24 1995-09-05 Hitachi Ltd 半導体集積回路装置
JP3641511B2 (ja) * 1995-06-16 2005-04-20 株式会社ルネサステクノロジ 半導体装置
US6507235B1 (en) * 1996-06-18 2003-01-14 Micron Technology, Inc. Local substrate pumping in integrated circuits
DE19624474C2 (de) * 1996-06-19 1998-04-23 Sgs Thomson Microelectronics Monolithisch integrierte Mehrfachbetriebsartenschaltung
JP4046383B2 (ja) * 1997-04-01 2008-02-13 株式会社ルネサステクノロジ 半導体集積回路装置
JP4253052B2 (ja) * 1997-04-08 2009-04-08 株式会社東芝 半導体装置
US6218895B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Multiple well transistor circuits having forward body bias
AU7970898A (en) * 1997-06-20 1999-01-04 Intel Corporation Forward body bias transistor circuits
US6249027B1 (en) * 1998-06-08 2001-06-19 Sun Microsystems, Inc. Partially depleted SOI device having a dedicated single body bias means
US6097243A (en) * 1998-07-21 2000-08-01 International Business Machines Corporation Device and method to reduce power consumption in integrated semiconductor devices using a low power groggy mode
US6225852B1 (en) * 1999-10-01 2001-05-01 Advanced Micro Devices, Inc. Use of biased high threshold voltage transistor to eliminate standby current in low voltage integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003925A (ja) * 2008-06-20 2010-01-07 Toppan Printing Co Ltd 半導体装置

Also Published As

Publication number Publication date
EP1037273A2 (de) 2000-09-20
US6417722B1 (en) 2002-07-09
TW498460B (en) 2002-08-11
EP1037273A3 (de) 2004-09-08
KR100369500B1 (ko) 2003-01-29
DE50014661D1 (de) 2007-10-31
DE19911463C1 (de) 2001-02-08
EP1037273B1 (de) 2007-09-19
KR20000062862A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
JP3110262B2 (ja) 半導体装置及び半導体装置のオペレーティング方法
US6713779B2 (en) Semiconductor device and method of manufacturing the same
US6504213B1 (en) SOI-structure field-effect transistor and method of manufacturing the same
US20050218449A1 (en) Semiconductor device realizing characteristics like a SOI mosfet
JP3353875B2 (ja) Ｓｏｉ・ｍｏｓ電界効果トランジスタ
JP2000196089A (ja) 半導体装置
JPH11340465A (ja) Ｓｏｉ半導体装置及びその製造方法
US5330923A (en) Manufacturing process for a micro MIS type FET
US4306352A (en) Field effect transistor having an extremely short channel length
JP3781740B2 (ja) 半導体集積回路、半導体装置および半導体装置の製造方法
JP2000286345A (ja) 読み出し増幅器装置
JP2000012851A (ja) 電界効果型トランジスタ及びその製造方法
JP2951292B2 (ja) 相補型半導体装置及びその製造方法
US6815765B2 (en) Semiconductor device with function of modulating gain coefficient and semiconductor integrated circuit including the same
JP3230184B2 (ja) 半導体装置の製造方法
JP3282965B2 (ja) トランジスタ
JPS6046547B2 (ja) 相補型ｍｏｓ半導体装置
US7220638B2 (en) Method for fabricating semiconductor device
JPH04225238A (ja) ラテラルトランジスタ及びそれを用いたカレントミラー回路
JP2728070B2 (ja) 電界効果トランジスタ
JPH1012876A (ja) 半導体装置
JPH0812917B2 (ja) Ｍｉｓトランジスタの動作方法およびｍｉｓトランジスタ
JPH04313238A (ja) 半導体素子
JP3474849B2 (ja) 半導体集積回路の製造方法および半導体集積回路
JPS62283672A (ja) 電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051021